JP2015041635A

JP2015041635A - Chip resistor

Info

Publication number: JP2015041635A
Application number: JP2013170501A
Authority: JP
Inventors: 真輔小川; Shinsuke Ogawa
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2013-08-20
Filing date: 2013-08-20
Publication date: 2015-03-02

Abstract

PROBLEM TO BE SOLVED: To provide a chip resistor capable of preventing generation of cracks.SOLUTION: A chip resistor includes: a substrate 1 having a main surface 11 and a rear surface 12; a first electrode part 2 formed in the substrate 1; a second electrode part 3 which is formed in the substrate 1 and separated from the first electrode part 2 in a first direction X1; and a resistor 4 which is formed in the main surface 11 and in contact with the first electrode part 2 and the second electrode part 3. The first electrode part 2 includes a first rear surface electrode 23, and a first plating electrode 27. The first rear surface electrode 23 is formed on a rear surface 12, the first plating electrode 27 covers the first rear surface electrode 23, and the first rear surface electrode 23 includes a first resin part 231 and a first conductor 232 mixed into the resin part 231.

Description

本発明は、チップ抵抗器に関する。 The present invention relates to a chip resistor.

従来からチップ抵抗器が知られている（たとえば特許文献１参照）。同文献に記載のチップ抵抗器は、絶縁基板と、下面電極と、抵抗体と、保護膜と、メッキと、を備える。抵抗体は絶縁基板の上面に形成されている。保護膜は絶縁基板の上面に形成されている。保護膜は抵抗体を覆っている。下面電極は絶縁基板の下面に形成されており、焼成を経ることにより形成される。メッキは抵抗体に導通しており、下面電極と接している。 Conventionally, a chip resistor is known (for example, refer to Patent Document 1). The chip resistor described in the document includes an insulating substrate, a lower surface electrode, a resistor, a protective film, and plating. The resistor is formed on the upper surface of the insulating substrate. The protective film is formed on the upper surface of the insulating substrate. The protective film covers the resistor. The lower surface electrode is formed on the lower surface of the insulating substrate, and is formed by firing. The plating is electrically connected to the resistor and is in contact with the lower surface electrode.

特開２００７−１３４４５２号公報JP 2007-134452 A

このようなチップ抵抗器が使用される際、チップ抵抗器は、周囲環境の温度の影響を受ける。この温度によりチップ抵抗器における各構成等が熱膨張あるいは収縮する。そのため従来のチップ抵抗器においては、熱膨張あるいは収縮の影響により、メッキと下面電極との間に亀裂が生じるおそれがある。 When such a chip resistor is used, the chip resistor is affected by the temperature of the surrounding environment. This temperature causes each component in the chip resistor to thermally expand or contract. Therefore, in the conventional chip resistor, there is a possibility that a crack may occur between the plating and the lower electrode due to the effect of thermal expansion or contraction.

本発明は、上記した事情のもとで考え出されたものであって、亀裂の発生を防止できるチップ抵抗器を提供することをその主たる課題とする。 The present invention has been conceived under the circumstances described above, and its main object is to provide a chip resistor capable of preventing the occurrence of cracks.

本発明の第１の側面によると、主面および裏面を有する基材と、前記基材に形成された第１電極部と、前記基材に形成され、且つ、前記第１電極部に対し第１方向に離間している第２電極部と、前記主面に形成され、前記第１電極部および前記第２電極部に接する抵抗体と、を備え、前記第１電極部は、第１裏面電極と、第１メッキ電極と、を含み、前記第１裏面電極は、前記裏面に形成されており、前記第１メッキ電極は、前記第１裏面電極を覆っており、前記第１裏面電極は、第１樹脂部と、前記第１樹脂部に混合された第１導電体と、を含む、チップ抵抗器が提供される。 According to a first aspect of the present invention, a base material having a main surface and a back surface, a first electrode portion formed on the base material, a base material formed on the base material, and a first electrode portion relative to the first electrode portion. A second electrode part spaced apart in one direction; and a resistor formed on the main surface and in contact with the first electrode part and the second electrode part, wherein the first electrode part is a first back surface An electrode and a first plating electrode, wherein the first back electrode is formed on the back surface, the first plating electrode covers the first back electrode, and the first back electrode is A chip resistor including a first resin part and a first conductor mixed in the first resin part is provided.

好ましくは、前記第１裏面電極は、前記抵抗体のうち前記第１方向とは反対の第２方向側の端よりも、前記第１方向側に位置する部位を有する。 Preferably, the first back electrode has a portion located on the first direction side of the resistor, on the second direction side opposite to the first direction.

好ましくは、前記第１裏面電極の前記第１方向における寸法は、１００〜３５０μｍである。 Preferably, the dimension of the first back electrode in the first direction is 100 to 350 μm.

好ましくは、前記第１裏面電極の厚さは、１０〜４０μｍである。 Preferably, the thickness of the first back electrode is 10 to 40 μm.

好ましくは、前記裏面は、前記第１方向に沿って延びる一対の端縁を有し、前記第１裏面電極は、前記一対の端縁のいずれもから離間している。 Preferably, the back surface has a pair of end edges extending along the first direction, and the first back surface electrode is separated from both of the pair of end edges.

好ましくは、前記第１樹脂部は、エポキシ系樹脂またはフェノール系樹脂よりなる。 Preferably, the first resin portion is made of an epoxy resin or a phenol resin.

好ましくは、前記第１導電体は、Ａｇ、Ａｕ、Ｃｕ、ＮｉまたはＰｔよりなる。 Preferably, the first conductor is made of Ag, Au, Cu, Ni, or Pt.

好ましくは、前記第１導電体は、粒子状である。 Preferably, the first conductor is particulate.

好ましくは、前記基材は、前記第１方向とは反対の第２方向を向く第１側面を有し、前記第１電極部は、前記第１側面に形成された第１下地電極を含む。 Preferably, the base material has a first side surface facing a second direction opposite to the first direction, and the first electrode portion includes a first base electrode formed on the first side surface.

好ましくは、前記第１下地電極は、前記第１裏面電極に接しており、且つ、前記第１メッキ電極に覆われている。 Preferably, the first base electrode is in contact with the first back electrode and is covered with the first plating electrode.

好ましくは、前記第１裏面電極は、前記第１下地電極と前記裏面との間に介在している。 Preferably, the first back electrode is interposed between the first base electrode and the back surface.

好ましくは、前記第１方向と前記基材の厚さ方向とに直交する方向において、前記第１下地電極の寸法は、前記第１裏面電極の寸法よりも、大きい。 Preferably, in the direction orthogonal to the first direction and the thickness direction of the base material, the dimension of the first base electrode is larger than the dimension of the first back electrode.

好ましくは、前記第１下地電極は、前記主面側に形成された部位を有する。 Preferably, the first base electrode has a portion formed on the main surface side.

好ましくは、前記基材には、前記第１側面から凹む第１凹部が形成されており、前記第１凹部の内面の一部は、前記第１下地電極に覆われている。 Preferably, the base is formed with a first recess recessed from the first side surface, and a part of the inner surface of the first recess is covered with the first base electrode.

好ましくは、前記第１電極部は、前記主面に形成された前記第１主面電極を含み、前記第１主面電極は、前記抵抗体に接している。 Preferably, the first electrode portion includes the first main surface electrode formed on the main surface, and the first main surface electrode is in contact with the resistor.

好ましくは、前記第１主面電極は、前記第１メッキ電極と前記主面との間に介在している。 Preferably, the first main surface electrode is interposed between the first plating electrode and the main surface.

好ましくは、前記第２電極部は、第２裏面電極と、第２メッキ電極と、を含み、前記第２裏面電極は、前記裏面に形成されており、前記第２メッキ電極は、前記第２裏面電極を覆っており、前記第２裏面電極は、第２樹脂部と、前記第２樹脂部に混合された第２導電体と、を含む。 Preferably, the second electrode portion includes a second back electrode and a second plating electrode, the second back electrode is formed on the back surface, and the second plating electrode is the second plating electrode. It covers a back electrode, and the second back electrode includes a second resin part and a second conductor mixed in the second resin part.

好ましくは、前記第２裏面電極は、前記第１方向側の端よりも、前記第１方向とは反対の第２方向側に位置する部位を有する。 Preferably, the second back electrode has a portion located on the second direction side opposite to the first direction from the end on the first direction side.

好ましくは、前記基材は、前記第１方向を向く第２側面を有し、前記第２電極部は、前記第２側面に形成された第２下地電極を含む。 Preferably, the base material has a second side surface facing the first direction, and the second electrode portion includes a second base electrode formed on the second side surface.

好ましくは、前記基材には、前記第２側面から凹む第２凹部が形成されており、前記第２凹部の内面の一部は、前記第２下地電極に覆われている。 Preferably, the substrate is provided with a second recess recessed from the second side surface, and a part of the inner surface of the second recess is covered with the second base electrode.

好ましくは、前記第２電極部は、前記主面に形成された前記第２主面電極を含み、前記第２主面電極は、前記抵抗体に接している。 Preferably, the second electrode portion includes the second main surface electrode formed on the main surface, and the second main surface electrode is in contact with the resistor.

好ましくは、前記抵抗体を覆う、絶縁性のアンダーコートを更に備える。 Preferably, an insulating undercoat is further provided to cover the resistor.

好ましくは、前記アンダーコートの一部は、前記主面に接している。 Preferably, a part of the undercoat is in contact with the main surface.

好ましくは、前記抵抗体を覆う、絶縁性のオーバーコートを更に備える。 Preferably, an insulating overcoat is further provided to cover the resistor.

好ましくは、前記第１メッキ電極は、前記オーバーコートに接している。 Preferably, the first plating electrode is in contact with the overcoat.

好ましくは、前記第１メッキ電極は、Ｃｕ、Ａｕ、Ｎｉ、および、Ｓｎの少なくともいずれかよりなる。 Preferably, the first plating electrode is made of at least one of Cu, Au, Ni, and Sn.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第１実施形態にかかるチップ抵抗器の平面図（第１メッキ電極および第２メッキ電極を省略、また、一部構成透視化）である。FIG. 3 is a plan view of the chip resistor according to the first embodiment of the present invention (the first plating electrode and the second plating electrode are omitted, and a partial configuration is made transparent). 図１のＩＩ−ＩＩ線に沿う断面図である。It is sectional drawing which follows the II-II line | wire of FIG. 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 図１からオーバーコートを省略した平面図（一部透視化）である。FIG. 2 is a plan view (partially see through) with the overcoat omitted from FIG. 図４から第１下地電極および第２下地電極を省略した平面図（一部透視化）である。FIG. 5 is a plan view (partially see through) in which the first base electrode and the second base electrode are omitted from FIG. 4. 本発明の第１実施形態にかかるチップ抵抗器の底面図（第１メッキ電極および第２メッキ電極を省略、また、一部構成透視化）である。FIG. 3 is a bottom view of the chip resistor according to the first embodiment of the present invention (the first plating electrode and the second plating electrode are omitted, and a partial configuration is made transparent). 図６から第１下地電極および第２下地電極を省略した底面図である。It is the bottom view which abbreviate | omitted the 1st base electrode and the 2nd base electrode from FIG. 図１に示したチップ抵抗器の左側面図（一部透視化）である。FIG. 2 is a left side view (partially see through) of the chip resistor shown in FIG. 1. 図１に示したチップ抵抗器の右側面図（一部透視化）である。FIG. 2 is a right side view (partially see through) of the chip resistor shown in FIG. 1. 図１に示したチップ抵抗器の正面図である。It is a front view of the chip resistor shown in FIG. 図１に示したチップ抵抗器の背面図である。FIG. 2 is a rear view of the chip resistor illustrated in FIG. 1.

以下、本発明の実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

＜第１実施形態＞
図１〜図１１を用いて、本発明の第１実施形態について説明する。 <First Embodiment>
1st Embodiment of this invention is described using FIGS.

図１は、本発明の第１実施形態にかかるチップ抵抗器の平面図（第１メッキ電極および第２メッキ電極を省略、また、一部構成透視化）である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 FIG. 1 is a plan view of the chip resistor according to the first embodiment of the present invention (the first plating electrode and the second plating electrode are omitted, and part of the structure is made transparent). 2 is a cross-sectional view taken along line II-II in FIG. 3 is a cross-sectional view taken along line III-III in FIG.

これらの図に示すチップ抵抗器１００は、基材１と、第１電極部２と、第２電極部３と、抵抗体４と、アンダーコート５と、オーバーコート６と、を備える。 The chip resistor 100 shown in these drawings includes a base material 1, a first electrode part 2, a second electrode part 3, a resistor 4, an undercoat 5, and an overcoat 6.

本実施形態のチップ抵抗器１００は、抵抗体４が複数形成されたタイプ（多連タイプ）のチップ抵抗器である。そのため、本実施形態では、第１電極部２と、第２電極部３と、抵抗体４と、はそれぞれ複数（本実施形態では２つ）形成されている。本実施形態とは異なり、チップ抵抗器１００は、多連タイプではなくてもよい。すなわち、チップ抵抗器１００は、抵抗体４が１つのみ形成されたタイプのものであってもよい。 The chip resistor 100 of the present embodiment is a type (multiple type) chip resistor in which a plurality of resistors 4 are formed. Therefore, in this embodiment, the 1st electrode part 2, the 2nd electrode part 3, and the resistor 4 are each formed in multiple numbers (two in this embodiment). Unlike this embodiment, the chip resistor 100 may not be a multiple type. That is, the chip resistor 100 may be of a type in which only one resistor 4 is formed.

図４は、図１からオーバーコートを省略した平面図（一部透視化）である。図５は、図４から第１下地電極および第２下地電極を省略した平面図（一部透視化）である。図６は、本発明の第１実施形態にかかるチップ抵抗器の底面図（第１メッキ電極および第２メッキ電極を省略、また、一部構成透視化）である。図７は、図６から第１下地電極および第２下地電極を省略した底面図である。図８は、図１に示したチップ抵抗器の左側面図（一部透視化）である。図９は、図１に示したチップ抵抗器の右側面図（一部透視化）である。図１０は、図１に示したチップ抵抗器の正面図である。図１１は、図１に示したチップ抵抗器の背面図である。 FIG. 4 is a plan view (partially see through) in which the overcoat is omitted from FIG. FIG. 5 is a plan view (partially see through) in which the first base electrode and the second base electrode are omitted from FIG. FIG. 6 is a bottom view of the chip resistor according to the first embodiment of the present invention (the first plating electrode and the second plating electrode are omitted, and part of the configuration is made transparent). FIG. 7 is a bottom view in which the first base electrode and the second base electrode are omitted from FIG. FIG. 8 is a left side view (partially see through) of the chip resistor shown in FIG. FIG. 9 is a right side view (partially see through) of the chip resistor shown in FIG. FIG. 10 is a front view of the chip resistor shown in FIG. FIG. 11 is a rear view of the chip resistor shown in FIG.

図１〜図９に示す基材１は板状である。基材１は絶縁材料よりなる。このような絶縁材料としてはアルミナなどのセラミックが挙げられる。 The base material 1 shown in FIGS. 1-9 is plate shape. The substrate 1 is made of an insulating material. Examples of such an insulating material include ceramics such as alumina.

基材１は、主面１１と、裏面１２と、第１側面１３と、第２側面１４と、第３側面１５と、第４側面１６と、を有する。主面１１、裏面１２、第１側面１３、第２側面１４、第３側面１５、第４側面１６はいずれも平坦である。 The substrate 1 includes a main surface 11, a back surface 12, a first side surface 13, a second side surface 14, a third side surface 15, and a fourth side surface 16. The main surface 11, the back surface 12, the first side surface 13, the second side surface 14, the third side surface 15, and the fourth side surface 16 are all flat.

主面１１および裏面１２は互いに反対側を向く。第１側面１３と第２側面１４と第３側面１５と第４側面１６とはいずれも、主面１１および裏面１２につながっている。第１側面１３および第２側面１４は互いに反対側を向く。具体的には、第１側面１３は第２方向Ｘ２を向き、第２側面１４は第１方向Ｘ１を向く。第３側面１５および第４側面１６は互いに反対側を向く。具体的には、第３側面１５は図１における下側を向き、第４側面１６は図１における上側を向く。 The main surface 11 and the back surface 12 face opposite to each other. The first side surface 13, the second side surface 14, the third side surface 15, and the fourth side surface 16 are all connected to the main surface 11 and the back surface 12. The first side surface 13 and the second side surface 14 face opposite to each other. Specifically, the first side surface 13 faces the second direction X2, and the second side surface 14 faces the first direction X1. The third side surface 15 and the fourth side surface 16 face opposite to each other. Specifically, the third side surface 15 faces the lower side in FIG. 1, and the fourth side surface 16 faces the upper side in FIG.

図６、図７に示すように、裏面１２は、第１方向Ｘ１に沿って延びる一対の端縁１２１，１２２を有している。端縁１２１は、裏面１２と第３側面１５との境界に一致し、端縁１２２は、裏面１２と第４側面１６との境界に一致する。本実施形態では、基材１には、第１凹部１３１および第２凹部１４１が形成されている。第１凹部１３１は、第１側面１３から凹んでいる。第２凹部１４１は、第２側面１４から凹んでいる。 As shown in FIGS. 6 and 7, the back surface 12 has a pair of end edges 121 and 122 extending along the first direction X1. The edge 121 coincides with the boundary between the back surface 12 and the third side surface 15, and the edge 122 coincides with the boundary between the back surface 12 and the fourth side surface 16. In the present embodiment, a first recess 131 and a second recess 141 are formed in the base material 1. The first recess 131 is recessed from the first side surface 13. The second recess 141 is recessed from the second side surface 14.

図２に示すように、第１電極部２は、基材１に形成されている。第１電極部２は、抵抗体４に接している。 As shown in FIG. 2, the first electrode portion 2 is formed on the base material 1. The first electrode portion 2 is in contact with the resistor 4.

第１電極部２は、第１主面電極２１と、第１下地電極２２と、第１裏面電極２３と、第１メッキ電極２７と、を含む。第１電極部２は、基材１における第２方向Ｘ２側に形成されている。 The first electrode unit 2 includes a first main surface electrode 21, a first base electrode 22, a first back electrode 23, and a first plating electrode 27. The first electrode portion 2 is formed on the base material 1 on the second direction X2 side.

第１主面電極２１は基材１の主面１１に形成されている。第１主面電極２１は主面１１における、第２方向Ｘ２側の領域に形成されている。本実施形態において第１主面電極２１は、主面１１と第１側面１３との境界に至っている。第１主面電極２１は、第１側面１３と面一の端面を有する。第１主面電極２１を構成する材料は、たとえば銀系メタルグレーズが挙げられる。本実施形態においては、第１主面電極２１は、印刷、乾燥、および焼成を経て形成される。図１、図４、図５に示すように、本実施形態では、第１主面電極２１は複数形成されている。 The first main surface electrode 21 is formed on the main surface 11 of the substrate 1. The first main surface electrode 21 is formed in a region on the main surface 11 on the second direction X2 side. In the present embodiment, the first main surface electrode 21 reaches the boundary between the main surface 11 and the first side surface 13. The first main surface electrode 21 has an end surface that is flush with the first side surface 13. Examples of the material constituting the first main surface electrode 21 include silver-based metal glaze. In the present embodiment, the first main surface electrode 21 is formed through printing, drying, and baking. As shown in FIGS. 1, 4, and 5, in the present embodiment, a plurality of first principal surface electrodes 21 are formed.

本実施形態とは異なり、第１主面電極２１が主面１１と第１側面１３との境界まで至っていなくてもよい。 Unlike the present embodiment, the first main surface electrode 21 may not reach the boundary between the main surface 11 and the first side surface 13.

図５、図１０等に示す第１裏面電極２３は基材１の裏面１２に形成されている。図６、図７に示すように、本実施形態では、第１裏面電極２３は複数形成されている。第１裏面電極２３は、裏面１２における、第２方向Ｘ２側の領域に形成されている。第１裏面電極２３は裏面１２と第１側面１３との境界に至っている。一方、第１裏面電極２３は、裏面１２と第３側面１５との境界に至っていない。また、第１裏面電極２３は、裏面１２と第４側面１６との境界に至っていない。すなわち、第１裏面電極２３は、一対の端縁１２１，１２２のいずれもから離間している。図２に示すように、第１裏面電極２３は、抵抗体４のうち第１方向Ｘ１とは反対の第２方向Ｘ２側の端よりも、第１方向Ｘ１側に位置する部位を有する。第１裏面電極２３の第１方向Ｘ１における寸法Ｌ１１は、たとえば、１００〜３５０μｍであり、好ましくは、２００〜３００μｍである。第１裏面電極２３の厚さは、たとえば、１０〜４０μｍである。第１裏面電極２３は、印刷および乾燥を経て形成され、第１裏面電極２３を形成するのに焼成は用いられない。 The first back electrode 23 shown in FIGS. 5, 10, etc. is formed on the back surface 12 of the substrate 1. As shown in FIGS. 6 and 7, in the present embodiment, a plurality of first back electrodes 23 are formed. The first back surface electrode 23 is formed in a region on the back surface 12 on the second direction X2 side. The first back electrode 23 reaches the boundary between the back surface 12 and the first side surface 13. On the other hand, the first back surface electrode 23 does not reach the boundary between the back surface 12 and the third side surface 15. Further, the first back surface electrode 23 does not reach the boundary between the back surface 12 and the fourth side surface 16. That is, the first back electrode 23 is separated from both of the pair of edges 121 and 122. As shown in FIG. 2, the first back surface electrode 23 has a portion located on the first direction X1 side of the end of the resistor 4 on the second direction X2 side opposite to the first direction X1. The dimension L11 of the first back electrode 23 in the first direction X1 is, for example, 100 to 350 μm, and preferably 200 to 300 μm. The thickness of the first back electrode 23 is, for example, 10 to 40 μm. The first back electrode 23 is formed through printing and drying, and firing is not used to form the first back electrode 23.

本実施形態では、第１裏面電極２３は、裏面１２に接している。しかしながら、第１裏面電極２３は裏面１２に接している必要は必ずしもない。たとえば、第１裏面電極２３と裏面１２との間に、焼成することにより形成された電極層が介在していてもよい。 In the present embodiment, the first back electrode 23 is in contact with the back surface 12. However, the first back surface electrode 23 is not necessarily in contact with the back surface 12. For example, an electrode layer formed by firing may be interposed between the first back electrode 23 and the back surface 12.

本実施形態においては、第１裏面電極２３は、樹脂を含んだ材料よりなる。図２に示すように、具体的には、第１裏面電極２３は、第１樹脂部２３１および第１導電体２３２を有する。 In the present embodiment, the first back electrode 23 is made of a material containing resin. As shown in FIG. 2, specifically, the first back electrode 23 includes a first resin portion 231 and a first conductor 232.

第１樹脂部２３１は、エポキシ系樹脂またはフェノール系樹脂よりなる。第１導電体２３２は、第１樹脂部２３１に混合されている。第１導電体２３２は粒子状である。第１導電体２３２は、Ａｇ、Ａｕ、Ｃｕ、ＮｉまたはＰｔよりなる。第１導電体２３２がＡｇよりなる場合、第１樹脂部２３１に第１導電体２３２が混合されたものは、樹脂銀と称されることがある。上述のように、第１裏面電極２３を形成するのに焼成が用いられない理由は、第１裏面電極２３を形成する際に第１樹脂部２３１を気化させないためである。これにより、第１裏面電極２３に第１樹脂部２３１が残存する。 The first resin portion 231 is made of an epoxy resin or a phenol resin. The first conductor 232 is mixed in the first resin portion 231. The first conductor 232 is particulate. The first conductor 232 is made of Ag, Au, Cu, Ni, or Pt. When the 1st conductor 232 consists of Ag, what mixed the 1st conductor 232 with the 1st resin part 231 may be called resin silver. As described above, the reason that baking is not used to form the first back electrode 23 is that the first resin portion 231 is not vaporized when the first back electrode 23 is formed. As a result, the first resin portion 231 remains on the first back electrode 23.

図１〜図４、図６等に示す第１下地電極２２は基材１の第１側面１３に形成されている。本実施形態においては、第１下地電極２２は第１側面１３の全面を覆っている。本実施形態とは異なり、第１下地電極２２が第１側面１３の全面を覆っている必要はない。すなわち、第１下地電極２２から第１側面１３が露出していてもよい。本実施形態では、第１方向Ｘ１と基材１の厚さ方向Ｚとに直交する方向（方向Ｙ）において、第１下地電極２２の寸法は、第１裏面電極２３の寸法よりも、大きい。図１等に示すように、本実施形態では、第１下地電極２２は複数形成されている。第１下地電極２２は、第１主面電極２１側に形成された部位を有する。第１下地電極２２は、第１主面電極２１と、第１裏面電極２３と、に接している。これにより、第１下地電極２２は、第１主面電極２１と第１裏面電極２３とに導通している。本実施形態においては更に、第１下地電極２２と主面１１との間には、第１主面電極２１が介在している。第１下地電極２２と裏面１２との間には、第１裏面電極２３が介在している。また、第１下地電極２２は、第１凹部１３１の内面の一部を覆っている。 The first base electrode 22 shown in FIGS. 1 to 4, 6, etc. is formed on the first side surface 13 of the substrate 1. In the present embodiment, the first base electrode 22 covers the entire surface of the first side surface 13. Unlike the present embodiment, the first base electrode 22 does not need to cover the entire surface of the first side surface 13. That is, the first side surface 13 may be exposed from the first base electrode 22. In the present embodiment, the dimension of the first base electrode 22 is larger than the dimension of the first back electrode 23 in a direction (direction Y) orthogonal to the first direction X1 and the thickness direction Z of the substrate 1. As shown in FIG. 1 and the like, in the present embodiment, a plurality of first base electrodes 22 are formed. The first base electrode 22 has a portion formed on the first main surface electrode 21 side. The first base electrode 22 is in contact with the first main surface electrode 21 and the first back surface electrode 23. Thereby, the first base electrode 22 is electrically connected to the first main surface electrode 21 and the first back surface electrode 23. Further, in the present embodiment, a first main surface electrode 21 is interposed between the first base electrode 22 and the main surface 11. A first back electrode 23 is interposed between the first base electrode 22 and the back surface 12. The first base electrode 22 covers a part of the inner surface of the first recess 131.

本実施形態では、第１下地電極２２は、第１裏面電極２３と同様に、樹脂部と、樹脂部に混合された導電体と、を含む。第１下地電極２２における樹脂部と導電体との説明は、第１裏面電極２３における第１樹脂部２３１と第１導電体２３２との説明を適用できるから、省略する。本実施形態では、第１下地電極２２は、ディップコーティング法により形成される。そのため、図２に示すように、第１下地電極２２は、方向Ｚにおける中央部分が第２方向Ｘ２に膨らんだ形状となっている。 In the present embodiment, the first base electrode 22 includes a resin part and a conductor mixed in the resin part, like the first back electrode 23. The description of the resin portion and the conductor in the first base electrode 22 is omitted because the description of the first resin portion 231 and the first conductor 232 in the first back electrode 23 can be applied. In the present embodiment, the first base electrode 22 is formed by a dip coating method. Therefore, as shown in FIG. 2, the first base electrode 22 has a shape in which the central portion in the direction Z swells in the second direction X2.

本実施形態とは異なり、第１下地電極２２がスパッタによって形成されていてもよい。第１下地電極２２がスパッタによって形成される場合、第１下地電極２２を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。 Unlike the present embodiment, the first base electrode 22 may be formed by sputtering. In the case where the first base electrode 22 is formed by sputtering, examples of the material constituting the first base electrode 22 include Ni and Cr.

なお、第１メッキ電極２７についての説明は、オーバーコート６の説明をした後に行う。 The first plating electrode 27 will be described after the overcoat 6 is described.

図２に示すように、第２電極部３は、基材１に形成されている。第２電極部３は、抵抗体４に接している。第２電極部３は、第１電極部２に対し第１方向Ｘ１に離間している。 As shown in FIG. 2, the second electrode portion 3 is formed on the base material 1. The second electrode unit 3 is in contact with the resistor 4. The second electrode portion 3 is separated from the first electrode portion 2 in the first direction X1.

第２電極部３は、第２主面電極３１と、第２下地電極３２と、第２裏面電極３３と、第２メッキ電極３７と、を含む。第２電極部３は、基材１における第１方向Ｘ１側に形成されている。 The second electrode unit 3 includes a second main surface electrode 31, a second base electrode 32, a second back surface electrode 33, and a second plating electrode 37. The second electrode portion 3 is formed on the first direction X1 side in the base material 1.

第２主面電極３１は基材１の主面１１に形成されている。第２主面電極３１は主面１１における、第１方向Ｘ１側の領域に形成されている。本実施形態において第２主面電極３１は、主面１１と第２側面１４との境界に至っている。第２主面電極３１は、第２側面１４と面一の端面を有する。第２主面電極３１を構成する材料は、たとえば銀系メタルグレーズが挙げられる。本実施形態においては、第２主面電極３１は、印刷、乾燥、および焼成を経て形成される。本実施形態では、チップ抵抗器１００は多連タイプであるので、第２主面電極３１は複数形成されている。 The second main surface electrode 31 is formed on the main surface 11 of the substrate 1. The second main surface electrode 31 is formed in a region of the main surface 11 on the first direction X1 side. In the present embodiment, the second main surface electrode 31 reaches the boundary between the main surface 11 and the second side surface 14. The second main surface electrode 31 has an end surface that is flush with the second side surface 14. Examples of the material constituting the second main surface electrode 31 include silver-based metal glaze. In the present embodiment, the second main surface electrode 31 is formed through printing, drying, and baking. In the present embodiment, since the chip resistor 100 is a multiple type, a plurality of second main surface electrodes 31 are formed.

本実施形態とは異なり、第２主面電極３１が主面１１と第２側面１４との境界まで至っていなくてもよい。 Unlike the present embodiment, the second main surface electrode 31 may not reach the boundary between the main surface 11 and the second side surface 14.

図５、図１０等に示す第２裏面電極３３は基材１の裏面１２に形成されている。本実施形態では、第２裏面電極３３は複数形成されている。第２裏面電極３３は、裏面１２における、第１方向Ｘ１側の領域に形成されている。第２裏面電極３３は裏面１２と第２側面１４との境界に至っている。一方、第２裏面電極３３は、裏面１２と第３側面１５との境界に至っていない。また、第２裏面電極３３は、裏面１２と第４側面１６との境界に至っていない。すなわち、第２裏面電極３３は、一対の端縁１２１，１２２のいずれもから離間している。第２裏面電極３３は、抵抗体４のうち第２方向Ｘ２とは反対の第１方向Ｘ１側の端よりも、第２方向Ｘ２側に位置する部位を有する。第２裏面電極３３の第２方向Ｘ２における寸法Ｌ１２は、たとえば１００〜３５０μｍであり、好ましくは、２００〜３００μｍである。第２裏面電極３３の厚さは、たとえば、１０〜４０μｍである。第２裏面電極３３は、印刷および乾燥を経て形成され、第２裏面電極３３を形成するのに焼成は用いられない。 The second back surface electrode 33 shown in FIGS. 5, 10, etc. is formed on the back surface 12 of the substrate 1. In the present embodiment, a plurality of second back electrodes 33 are formed. The second back surface electrode 33 is formed in a region on the back surface 12 on the first direction X1 side. The second back electrode 33 reaches the boundary between the back surface 12 and the second side surface 14. On the other hand, the second back surface electrode 33 does not reach the boundary between the back surface 12 and the third side surface 15. Further, the second back surface electrode 33 does not reach the boundary between the back surface 12 and the fourth side surface 16. That is, the second back surface electrode 33 is separated from both the pair of end edges 121 and 122. The second back surface electrode 33 has a portion located on the second direction X2 side of the end of the resistor 4 on the first direction X1 side opposite to the second direction X2. The dimension L12 of the second back surface electrode 33 in the second direction X2 is, for example, 100 to 350 μm, and preferably 200 to 300 μm. The thickness of the second back electrode 33 is, for example, 10 to 40 μm. The second back electrode 33 is formed through printing and drying, and firing is not used to form the second back electrode 33.

本実施形態では、第２裏面電極３３は、裏面１２に接している。しかしながら、第２裏面電極３３は裏面１２に接している必要は必ずしもない。たとえば、第２裏面電極３３と裏面１２との間に、焼成することにより形成された電極層が介在していてもよい。 In the present embodiment, the second back surface electrode 33 is in contact with the back surface 12. However, the second back surface electrode 33 is not necessarily in contact with the back surface 12. For example, an electrode layer formed by firing may be interposed between the second back electrode 33 and the back surface 12.

本実施形態においては、第２裏面電極３３は、樹脂を含んだ材料よりなる。具体的には、第２裏面電極３３は、第２樹脂部３３１および第２導電体３３２を有する。 In the present embodiment, the second back electrode 33 is made of a material containing resin. Specifically, the second back electrode 33 includes a second resin portion 331 and a second conductor 332.

第２樹脂部３３１は、エポキシ系樹脂またはフェノール系樹脂よりなる。第２導電体３３２は、第２樹脂部３３１に混合されている。第２導電体３３２は粒子状である。第２導電体３３２は、Ａｇ、Ａｕ、Ｃｕ、ＮｉまたはＰｔよりなる。第２導電体３３２がＡｇよりなる場合、第２樹脂部３３１に第２導電体３３２が混合されたものは、樹脂銀と称されることがある。上述のように、第２裏面電極３３を形成するのに焼成が用いられない理由は、第２裏面電極３３に第２樹脂部３３１を残存させるためである。 The second resin portion 331 is made of an epoxy resin or a phenol resin. The second conductor 332 is mixed with the second resin portion 331. The second conductor 332 is particulate. The second conductor 332 is made of Ag, Au, Cu, Ni, or Pt. When the 2nd conductor 332 consists of Ag, what mixed the 2nd conductor 332 with the 2nd resin part 331 may be called resin silver. As described above, the reason why baking is not used to form the second back electrode 33 is to leave the second resin portion 331 on the second back electrode 33.

図１〜図４、図６等に示す第２下地電極３２は基材１の第２側面１４に形成されている。本実施形態においては、第２下地電極３２は第２側面１４の全面を覆っている。本実施形態とは異なり、第２下地電極３２が第２側面１４の全面を覆っている必要はない。すなわち、第２下地電極３２から第２側面１４が露出していてもよい。本実施形態では、第１方向Ｘ１と基材１の厚さ方向Ｚとに直交する方向（方向Ｙ）において、第２下地電極３２の寸法は、第２裏面電極３３の寸法よりも、大きい。本実施形態では、第２下地電極３２は複数形成されている。第２下地電極３２は、第２主面電極３１側に形成された部位を有する。第２下地電極３２は、第２主面電極３１と、第２裏面電極３３と、に接している。これにより、第２下地電極３２は、第２主面電極３１と第２裏面電極３３とに導通している。本実施形態においては更に、第２下地電極３２と主面１１との間には、第２主面電極３１が介在している。第２下地電極３２と裏面１２との間には、第２裏面電極３３が介在している。また、第２下地電極３２は、第２凹部１４１の内面の一部を覆っている。 The second base electrode 32 shown in FIGS. 1 to 4, 6, etc. is formed on the second side surface 14 of the substrate 1. In the present embodiment, the second base electrode 32 covers the entire surface of the second side surface 14. Unlike the present embodiment, the second base electrode 32 does not need to cover the entire surface of the second side surface 14. That is, the second side surface 14 may be exposed from the second base electrode 32. In the present embodiment, the dimension of the second base electrode 32 is larger than the dimension of the second back electrode 33 in a direction (direction Y) orthogonal to the first direction X1 and the thickness direction Z of the substrate 1. In the present embodiment, a plurality of second base electrodes 32 are formed. The second base electrode 32 has a portion formed on the second main surface electrode 31 side. The second base electrode 32 is in contact with the second main surface electrode 31 and the second back surface electrode 33. Thereby, the second base electrode 32 is electrically connected to the second main surface electrode 31 and the second back surface electrode 33. Further, in the present embodiment, the second main surface electrode 31 is interposed between the second base electrode 32 and the main surface 11. A second back electrode 33 is interposed between the second base electrode 32 and the back surface 12. The second base electrode 32 covers a part of the inner surface of the second recess 141.

本実施形態では、第２下地電極３２は、第２裏面電極３３と同様に、樹脂部と、樹脂部に混合された導電体と、を含む。第２下地電極３２における樹脂部と導電体との説明は、第２裏面電極３３における第２樹脂部３３１と第２導電体３３２との説明を適用できるから、省略する。本実施形態では、第２下地電極３２は、ディップコーティング法により形成される。そのため、図２に示すように、第２下地電極３２は、方向Ｚにおける中央部分が第１方向Ｘ１に膨らんだ形状となっている。 In the present embodiment, the second base electrode 32 includes a resin part and a conductor mixed in the resin part, like the second back electrode 33. The description of the resin part and the conductor in the second base electrode 32 is omitted because the description of the second resin part 331 and the second conductor 332 in the second back electrode 33 can be applied. In the present embodiment, the second base electrode 32 is formed by a dip coating method. Therefore, as shown in FIG. 2, the second base electrode 32 has a shape in which the central portion in the direction Z swells in the first direction X1.

本実施形態とは異なり、第２下地電極３２がスパッタによって形成されていてもよい。第２下地電極３２がスパッタによって形成される場合、第２下地電極３２を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。 Unlike the present embodiment, the second base electrode 32 may be formed by sputtering. When the second base electrode 32 is formed by sputtering, examples of the material constituting the second base electrode 32 include Ni and Cr.

なお、第２メッキ電極３７についての説明は、オーバーコート６の説明をした後に行う。 The second plating electrode 37 will be described after the overcoat 6 is described.

図１、図２、図４、図５等に示す抵抗体４は基材１の主面１１に形成されている。本実施形態では、チップ抵抗器１００は多連タイプであるので、抵抗体４は複数形成されている。抵抗体４は、第１主面電極２１および第２主面電極３１に接している。抵抗体４は、第１主面電極２１と第２主面電極３１との間に電気的に介在している。抵抗体４と主面１１との間には、第１主面電極２１の一部分が介在している。同様に、抵抗体４と主面１１との間には第２主面電極３１の一部分が介在している。図４に示すように、抵抗体４は、第１主面電極２１および第２主面電極３１に跨るように形成されている。抵抗体４は、たとえば酸化ルテニウム等の抵抗材料よりなる。抵抗体４は、たとえば、印刷、乾燥、および焼成を経て形成される。 The resistor 4 shown in FIGS. 1, 2, 4, 5 and the like is formed on the main surface 11 of the substrate 1. In this embodiment, since the chip resistor 100 is a multiple type, a plurality of resistors 4 are formed. Resistor 4 is in contact with first main surface electrode 21 and second main surface electrode 31. The resistor 4 is electrically interposed between the first main surface electrode 21 and the second main surface electrode 31. A part of the first main surface electrode 21 is interposed between the resistor 4 and the main surface 11. Similarly, a part of the second main surface electrode 31 is interposed between the resistor 4 and the main surface 11. As shown in FIG. 4, the resistor 4 is formed so as to straddle the first main surface electrode 21 and the second main surface electrode 31. The resistor 4 is made of a resistance material such as ruthenium oxide. The resistor 4 is formed through printing, drying, and baking, for example.

図２等では、抵抗体４と主面１１との間に第１主面電極２１が介在している例を示したが、抵抗体４が主面１１と第１主面電極２１との間に介在していてもよい。同様に、図２等では、抵抗体４と主面１１との間に第２主面電極３１が介在している例を示したが、抵抗体４が主面１１と第２主面電極３１との間に介在していてもよい。 In FIG. 2 and the like, an example in which the first main surface electrode 21 is interposed between the resistor 4 and the main surface 11 is shown, but the resistor 4 is between the main surface 11 and the first main surface electrode 21. May be interposed. Similarly, in FIG. 2 and the like, the example in which the second main surface electrode 31 is interposed between the resistor 4 and the main surface 11 is shown. However, the resistor 4 includes the main surface 11 and the second main surface electrode 31. Between the two.

図１、図２、図４、図５に示す、絶縁性のアンダーコート５は抵抗体４を覆っている。図２に示すように、アンダーコート５と主面１１との間には抵抗体４が介在している。アンダーコート５は、トリミング時の抵抗体４への熱衝撃を緩和するためのものである。本実施形態においては、アンダーコート５の第１方向Ｘ１における寸法は、抵抗体４の第１方向Ｘ１における寸法よりも大きい。そのため、アンダーコート５は、第１主面電極２１および第２主面電極３１に直接接している。また、アンダーコート５の方向Ｙにおける寸法は、抵抗体４の方向Ｙにおける寸法よりも大きい。そのため、アンダーコート５は主面１１に直接接している。アンダーコート５はガラス系の材料よりなる。このようなガラス系の材料としては、ホウケイ酸鉛系ガラスが挙げられる。アンダーコート５は、たとえば、印刷、乾燥、および焼成を経て形成される。 An insulating undercoat 5 shown in FIGS. 1, 2, 4, and 5 covers the resistor 4. As shown in FIG. 2, the resistor 4 is interposed between the undercoat 5 and the main surface 11. The undercoat 5 is for alleviating thermal shock to the resistor 4 during trimming. In the present embodiment, the dimension of the undercoat 5 in the first direction X1 is larger than the dimension of the resistor 4 in the first direction X1. Therefore, the undercoat 5 is in direct contact with the first main surface electrode 21 and the second main surface electrode 31. Further, the dimension of the undercoat 5 in the direction Y is larger than the dimension of the resistor 4 in the direction Y. Therefore, the undercoat 5 is in direct contact with the main surface 11. The undercoat 5 is made of a glass-based material. Examples of such a glass-based material include lead borosilicate glass. The undercoat 5 is formed, for example, through printing, drying, and baking.

抵抗体４およびアンダーコート５には、トリミング溝７９が形成されている。トリミング溝７９を形成してトリミングを行うことにより、チップ抵抗器１００の抵抗値が調整される。 A trimming groove 79 is formed in the resistor 4 and the undercoat 5. By forming the trimming groove 79 and performing trimming, the resistance value of the chip resistor 100 is adjusted.

図１〜図３、図１０、図１１に示す、絶縁性のオーバーコート６は、第１主面電極２１と第２主面電極３１と抵抗体４とを覆っている。オーバーコート６は絶縁材料よりなる。このような絶縁材料としてはエポキシ樹脂が挙げられる。図２に示すように、オーバーコート６は、第１主面電極２１と第２主面電極３１とアンダーコート５とに直接接している。オーバーコート６と主面１１との間には、第１主面電極２１が介在している。また、オーバーコート６と主面１１との間には、第２主面電極３１が介在している。オーバーコート６と抵抗体４との間には、アンダーコート５が介在している。本実施形態においては、図１に示すように、オーバーコート６の方向Ｙにおける寸法は、主面１１の方向Ｙにおける寸法と同一である。そのため、オーバーコート６は主面１１と直接接している。オーバーコート６は、たとえば、印刷、乾燥、および焼成を経て形成される。 The insulating overcoat 6 shown in FIGS. 1 to 3, 10, and 11 covers the first main surface electrode 21, the second main surface electrode 31, and the resistor 4. The overcoat 6 is made of an insulating material. An example of such an insulating material is an epoxy resin. As shown in FIG. 2, the overcoat 6 is in direct contact with the first main surface electrode 21, the second main surface electrode 31, and the undercoat 5. A first main surface electrode 21 is interposed between the overcoat 6 and the main surface 11. A second main surface electrode 31 is interposed between the overcoat 6 and the main surface 11. An undercoat 5 is interposed between the overcoat 6 and the resistor 4. In the present embodiment, as shown in FIG. 1, the dimension in the direction Y of the overcoat 6 is the same as the dimension in the direction Y of the main surface 11. Therefore, the overcoat 6 is in direct contact with the main surface 11. The overcoat 6 is formed through printing, drying, and baking, for example.

図２、図３等に示す第１メッキ電極２７は、第１主面電極２１と、第１下地電極２２と、第１裏面電極２３とを覆っている。更に具体的には、第１メッキ電極２７は、第１主面電極２１と、第１下地電極２２と、第１裏面電極２３と、に接している。第１メッキ電極２７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる。たとえば、第１メッキ電極２７は、第１裏面電極２３に近接するものから、Ｎｉ層、Ｓｎ層の順に積層されたものであってもよい。更には、Ｎｉ層とＳｎ層との間に、Ｃｕ層が介在していてもよい。あるいは、第１メッキ電極２７は、Ｃｕ層のみからなっていてもよい。第１メッキ電極２７からはオーバーコート６が露出している。第１メッキ電極２７の厚さは、たとえば、６〜１５μｍである。 The first plating electrode 27 shown in FIGS. 2 and 3 covers the first main surface electrode 21, the first base electrode 22, and the first back electrode 23. More specifically, the first plating electrode 27 is in contact with the first main surface electrode 21, the first base electrode 22, and the first back electrode 23. The first plating electrode 27 is made of at least one of Cu, Au, Ni, and Sn. For example, the first plating electrode 27 may be one in which the Ni layer and the Sn layer are laminated in order from the one close to the first back electrode 23. Furthermore, a Cu layer may be interposed between the Ni layer and the Sn layer. Or the 1st plating electrode 27 may consist only of Cu layer. The overcoat 6 is exposed from the first plating electrode 27. The thickness of the 1st plating electrode 27 is 6-15 micrometers, for example.

図２、図３等に示す第２メッキ電極３７は、第２主面電極３１と、第２下地電極３２と、第２裏面電極３３とを覆っている。更に具体的には、第２メッキ電極３７は、第２主面電極３１と、第２下地電極３２と、第２裏面電極３３と、に接している。第２メッキ電極３７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる。たとえば、第２メッキ電極３７は、第２裏面電極３３に近接するものから、Ｎｉ層、Ｓｎ層の順に積層されたものであってもよい。更には、Ｎｉ層とＳｎ層との間に、Ｃｕ層が介在していてもよい。あるいは、第２メッキ電極３７は、Ｃｕ層のみからなっていてもよい。第２メッキ電極３７からはオーバーコート６が露出している。第２メッキ電極３７の厚さは、たとえば、６〜１５μｍである。 The second plating electrode 37 shown in FIGS. 2, 3, etc. covers the second main surface electrode 31, the second base electrode 32, and the second back electrode 33. More specifically, the second plating electrode 37 is in contact with the second main surface electrode 31, the second base electrode 32, and the second back surface electrode 33. The second plating electrode 37 is made of at least one of Cu, Au, Ni, and Sn. For example, the second plating electrode 37 may be one in which an Ni layer and an Sn layer are stacked in this order from the one close to the second back electrode 33. Furthermore, a Cu layer may be interposed between the Ni layer and the Sn layer. Or the 2nd plating electrode 37 may consist only of Cu layer. The overcoat 6 is exposed from the second plating electrode 37. The thickness of the second plating electrode 37 is, for example, 6 to 15 μm.

図２に示すように、チップ抵抗器１００が面実装される場合、チップ抵抗器１００は導電性接合部８８２を介して、実装基板８８１に実装される。実装基板８８１はたとえばガラスエポキシ樹脂基板であり、導電性接合部８８２は、たとえばハンダである。実装基板８８１にチップ抵抗器１００が実装された際、第１メッキ電極２７および第２メッキ電極３７が導電性接合部８８２に接することとなる。 As shown in FIG. 2, when the chip resistor 100 is surface-mounted, the chip resistor 100 is mounted on the mounting substrate 881 via the conductive joint 882. The mounting substrate 881 is, for example, a glass epoxy resin substrate, and the conductive bonding portion 882 is, for example, solder. When the chip resistor 100 is mounted on the mounting substrate 881, the first plating electrode 27 and the second plating electrode 37 are in contact with the conductive joint portion 882.

図示は省略するが、チップ抵抗器１００を製造するには、まず、基材１となる母材に第１主面電極２１と第２主面電極３１とを形成する。次に、抵抗体４を形成し、その後、アンダーコート５を形成し、抵抗体４およびアンダーコート５に対しトリミングを行う。次に、オーバーコート６を形成した後に、第１主面電極２１および第２主面電極３１を形成する。次に、第１裏面電極２３および第２裏面電極３３を形成する。次に、母材を切断し、方向Ｙに延びるバー部材を形成する。この際に、上述の第１側面１３および第２側面１４が形成される。次に、第１下地電極２２および第２下地電極３２を形成した後に、バー部材を切断し個片を形成する。この際に、上述の第３側面１５および第４側面１６が形成される。その後、第１メッキ電極２７および第２メッキ電極３７を形成することにより、チップ抵抗器１００が製造される。 Although illustration is omitted, in order to manufacture the chip resistor 100, first, the first main surface electrode 21 and the second main surface electrode 31 are formed on the base material to be the base material 1. Next, the resistor 4 is formed, and then the undercoat 5 is formed, and the resistor 4 and the undercoat 5 are trimmed. Next, after the overcoat 6 is formed, the first main surface electrode 21 and the second main surface electrode 31 are formed. Next, the first back electrode 23 and the second back electrode 33 are formed. Next, the base material is cut to form a bar member extending in the direction Y. At this time, the first side surface 13 and the second side surface 14 described above are formed. Next, after the first base electrode 22 and the second base electrode 32 are formed, the bar member is cut to form individual pieces. At this time, the third side surface 15 and the fourth side surface 16 described above are formed. Thereafter, the chip resistor 100 is manufactured by forming the first plating electrode 27 and the second plating electrode 37.

なお、母材やバー部材を切断するには、たとえば、ブレイクやダイシングを用いる。ブレイクを用いる場合、母材には予めブレイク溝を形成しておくとよい。 In order to cut the base material or the bar member, for example, break or dicing is used. When using a break, a break groove is preferably formed in the base material in advance.

次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.

本実施形態においては、第１裏面電極２３は、第１樹脂部２３１と、第１樹脂部２３１に混合された第１導電体２３２と、を含む。このような構成によると、第１裏面電極２３は、焼成された材料よりなる場合と比較して、第１メッキ電極２７の変形に伴って伸縮しやすい。そのため、熱膨張や収縮の影響により、チップ抵抗器１００の使用時に第１メッキ電極２７が変形したとしても、第１裏面電極２３と第１メッキ電極２７との間に亀裂が生じることを防止することが可能となる。 In the present embodiment, the first back electrode 23 includes a first resin portion 231 and a first conductor 232 mixed with the first resin portion 231. According to such a configuration, the first back electrode 23 is easily expanded and contracted with the deformation of the first plating electrode 27 as compared with the case where the first back electrode 23 is made of a fired material. Therefore, even if the first plating electrode 27 is deformed when the chip resistor 100 is used due to the influence of thermal expansion or contraction, a crack is prevented from being generated between the first back electrode 23 and the first plating electrode 27. It becomes possible.

本実施形態のように、裏面１２側を実装面とする場合、実装基板８８１が熱膨張すると、第１メッキ電極２７の熱膨張に起因する変形に加え、実装基板８８１の熱膨張に起因する第１メッキ電極２７における裏面１２側の部分の変形が顕著となる。このような第１メッキ電極２７の変形が生じた場合であっても、チップ抵抗器１００は、第１メッキ電極２７と第１裏面電極２３との間に亀裂が生じることを、好適に防止できる。 In the case where the back surface 12 side is the mounting surface as in the present embodiment, when the mounting substrate 881 is thermally expanded, in addition to the deformation caused by the thermal expansion of the first plating electrode 27, the first caused by the thermal expansion of the mounting substrate 881. The deformation of the portion of the 1-plated electrode 27 on the back surface 12 side becomes significant. Even when such a deformation of the first plating electrode 27 occurs, the chip resistor 100 can suitably prevent a crack from occurring between the first plating electrode 27 and the first back electrode 23. .

本実施形態においては、第２裏面電極３３は、第２樹脂部３３１と、第２樹脂部３３１に混合された第２導電体３３２と、を含む。このような構成によると、第１裏面電極２３に関して述べたのと同様に、第２裏面電極３３と第２メッキ電極３７との間に亀裂が生じることを防止することが可能となる。 In the present embodiment, the second back electrode 33 includes a second resin portion 331 and a second conductor 332 mixed with the second resin portion 331. According to such a configuration, it is possible to prevent a crack from occurring between the second back surface electrode 33 and the second plating electrode 37 as described with respect to the first back surface electrode 23.

チップ抵抗器のサイズが大きくなると、上記のような熱膨張の影響が大きくなる。そのため、本実施形態の構成は、比較的大型のサイズのチップ抵抗器に好適である。また、多連タイプのチップ抵抗器は、大型のチップ抵抗器となる傾向にある。したがって、本実施形態の構成は、多連タイプのチップ抵抗器に特に好適である。 As the size of the chip resistor increases, the influence of the thermal expansion as described above increases. Therefore, the configuration of the present embodiment is suitable for a chip resistor having a relatively large size. Multiple type chip resistors tend to be large chip resistors. Therefore, the configuration of the present embodiment is particularly suitable for a multiple-type chip resistor.

本実施形態においては、第１裏面電極２３は、抵抗体４のうち第１方向Ｘ１とは反対の第２方向Ｘ２側の端よりも、第１方向Ｘ１側に位置する部位を有する。このような構成によると、第１裏面電極２３の第１方向Ｘ１における寸法を大きくするのに適する。これにより、第１裏面電極２３が第１メッキ電極２７の変形により追従して伸縮しやすくなる。そのため、第１裏面電極２３と第１メッキ電極２７との間に亀裂が生じることを、より効果的に防止することが可能となる。 In this embodiment, the 1st back surface electrode 23 has a site | part located in the 1st direction X1 side rather than the edge of the 2nd direction X2 side opposite to the 1st direction X1 among the resistors 4. FIG. Such a configuration is suitable for increasing the dimension of the first back electrode 23 in the first direction X1. As a result, the first back electrode 23 can easily expand and contract following the deformation of the first plating electrode 27. Therefore, it is possible to more effectively prevent a crack from occurring between the first back electrode 23 and the first plating electrode 27.

本実施形態においては、第２裏面電極３３は、抵抗体４のうち第１方向Ｘ１側の端よりも、第２方向Ｘ２側に位置する部位を有する。このような構成によると、第２裏面電極３３の第２方向Ｘ２における寸法を大きくできるから、第１裏面電極２３に関して述べたのと同様に、第２裏面電極３３と第２メッキ電極３７との間に亀裂が生じることを、より効果的に防止することが可能となる。 In the present embodiment, the second back surface electrode 33 has a portion located on the second direction X2 side of the resistor 4 relative to the end on the first direction X1 side. According to such a configuration, since the dimension of the second back electrode 33 in the second direction X2 can be increased, the second back electrode 33 and the second plating electrode 37 can be formed in the same manner as described for the first back electrode 23. It is possible to more effectively prevent cracks between them.

本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways.

１００チップ抵抗器
１基材
１１主面
１２裏面
１２１端縁
１２２端縁
１３第１側面
１３１第１凹部
１４第２側面
１４１第２凹部
１５第３側面
１６第４側面
２第１電極部
２１第１主面電極
２２第１下地電極
２３第１裏面電極
２３１第１樹脂部
２３２第１導電体
２７第１メッキ電極
３第２電極部
３１第２主面電極
３２第２下地電極
３３第２裏面電極
３３１第２樹脂部
３３２第２導電体
３７第２メッキ電極
４抵抗体
５アンダーコート
６オーバーコート
７９トリミング溝
８８１実装基板
８８２導電性接合部
Ｌ１１寸法
Ｌ１２寸法
Ｘ１第１方向
Ｘ２第２方向
Ｙ方向
Ｚ方向 DESCRIPTION OF SYMBOLS 100 Chip resistor 1 Base material 11 Main surface 12 Back surface 121 Edge 122 Edge edge 13 1st side surface 131 1st recessed part 14 2nd side surface 141 2nd recessed part 15 3rd side surface 16 4th side surface 2 1st electrode part 21 1st Main surface electrode 22 First base electrode 23 First back electrode 231 First resin portion 232 First conductor 27 First plating electrode 3 Second electrode portion 31 Second main surface electrode 32 Second base electrode 33 Second back electrode 331 Second resin portion 332 Second conductor 37 Second plating electrode 4 Resistor 5 Undercoat 6 Overcoat 79 Trimming groove 881 Mounting substrate 882 Conductive joint L11 Size L12 Size X1 First direction X2 Second direction Y direction Z direction

Claims

A substrate having a main surface and a back surface;
A first electrode portion formed on the substrate;
A second electrode part formed on the substrate and spaced apart from the first electrode part in a first direction;
A resistor formed on the main surface and in contact with the first electrode portion and the second electrode portion;
The first electrode part includes a first back electrode and a first plating electrode,
The first back electrode is formed on the back surface,
The first plating electrode covers the first back electrode;
The first back electrode is a chip resistor including a first resin part and a first conductor mixed in the first resin part.

2. The chip resistor according to claim 1, wherein the first back electrode has a portion located on the first direction side of an end of the resistor on the second direction side opposite to the first direction. .

3. The chip resistor according to claim 1, wherein a dimension of the first back electrode in the first direction is 100 to 350 μm.

The chip resistor according to claim 1, wherein a thickness of the first back electrode is 10 to 40 μm.

The back surface has a pair of edges extending along the first direction;
5. The chip resistor according to claim 1, wherein the first back electrode is separated from both of the pair of end edges.

The chip resistor according to claim 1, wherein the first resin portion is made of an epoxy resin or a phenol resin.

The chip resistor according to claim 1, wherein the first conductor is made of Ag, Au, Cu, Ni, or Pt.

The chip resistor according to claim 1, wherein the first conductor is particulate.

The substrate has a first side surface facing a second direction opposite to the first direction;
The chip resistor according to claim 1, wherein the first electrode portion includes a first base electrode formed on the first side surface.

The chip resistor according to claim 9, wherein the first base electrode is in contact with the first back electrode and is covered with the first plating electrode.

The chip resistor according to claim 9 or 10, wherein the first back electrode is interposed between the first base electrode and the back surface.

The dimension of the first base electrode is larger than the dimension of the first back electrode in a direction orthogonal to the first direction and the thickness direction of the base material. Chip resistor described in 1.

The chip resistor according to claim 9, wherein the first base electrode has a portion formed on the main surface side.

The substrate is formed with a first recess that is recessed from the first side surface,
The chip resistor according to claim 9, wherein a part of an inner surface of the first recess is covered with the first base electrode.

The first electrode portion includes a first main surface electrode formed on the main surface,
The chip resistor according to claim 1, wherein the first main surface electrode is in contact with the resistor.

The chip resistor according to claim 15, wherein the first main surface electrode is interposed between the first plating electrode and the main surface.

The second electrode part includes a second back electrode and a second plating electrode,
The second back electrode is formed on the back surface,
The second plating electrode covers the second back electrode;
The chip resistor according to claim 1, wherein the second back electrode includes a second resin part and a second conductor mixed in the second resin part.

The chip resistor according to claim 17, wherein the second back surface electrode has a portion located on a second direction side opposite to the first direction from an end on the first direction side.

The base material has a second side surface facing the first direction,
The chip resistor according to claim 17, wherein the second electrode portion includes a second base electrode formed on the second side surface.

The substrate is formed with a second recess recessed from the second side surface,
The chip resistor according to claim 19, wherein a part of the inner surface of the second recess is covered with the second base electrode.

The second electrode portion includes a second main surface electrode formed on the main surface,
The chip resistor according to claim 17, wherein the second main surface electrode is in contact with the resistor.

The chip resistor according to any one of claims 1 to 21, further comprising an insulating undercoat covering the resistor.

The chip resistor according to claim 22, wherein a part of the undercoat is in contact with the main surface.

The chip resistor according to claim 1, further comprising an insulating overcoat that covers the resistor.

The chip resistor according to claim 24, wherein the first plating electrode is in contact with the overcoat.

The chip resistor according to any one of claims 1 to 25, wherein the first plating electrode is made of at least one of Cu, Au, Ni, and Sn.