JP2015041302A - 並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム - Google Patents
並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム Download PDFInfo
- Publication number
- JP2015041302A JP2015041302A JP2013172716A JP2013172716A JP2015041302A JP 2015041302 A JP2015041302 A JP 2015041302A JP 2013172716 A JP2013172716 A JP 2013172716A JP 2013172716 A JP2013172716 A JP 2013172716A JP 2015041302 A JP2015041302 A JP 2015041302A
- Authority
- JP
- Japan
- Prior art keywords
- search
- information processing
- free
- parallel computer
- continuous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/503—Resource availability
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
10,30 並列計算機
11 計算ノード
20,40 管理装置
21 ノード状態記憶部
22,42 探索データ記憶部
23,43 探索部
24 ソート部
25 ソート結果記憶部
26 受付部
27 割当部
41 階層型データ記憶部
48 ビット数テーブル
51〜54 ブロック
61 ブロック
90 コンピュータ
91 メインメモリ
92 CPU
93 LANインタフェース
94 HDD
95 スーパーIO
96 DVI
97 ODD
Claims (10)
- 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理する管理装置とを備えた並列計算機システムにおいて、
前記管理装置は、
前記所定軸の方向における接続端を跨いで前記所定数の2倍の数の情報処理装置を検索対象として、自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き装置数の探索データを、起点とした各情報処理装置ごとに記憶する探索データ記憶部と、
前記探索データ記憶部が記憶する探索データを用いて、前記所定軸の方向に接続点を跨ぐ場合を含めて前記連続空き装置数を探索する探索部と、
前記探索部が探索した連続空き装置数に基づき、割当対象のジョブに複数の情報処理装置を割り当てる割当部と
を有することを特徴とする並列計算機システム。 - 前記探索部は、他の軸の方向に連続して情報処理装置が空き状態にある数の固定値に対して前記軸の方向に連続して情報処理装置が空き状態にある数を探索する処理を前記固定値を変えながら繰り返すことにより1つの情報処理装置を起点とする前記連続空き装置数を探索することを特徴とする請求項1に記載の並列計算機システム。
- 前記探索部は、前記起点から前記軸の増加方向に使用中の情報処理装置が見つかるまで情報処理装置の使用状態を1つずつ判定していくことで、前記固定値に対して前記軸の方向に連続して情報処理装置が空き状態にある数を探索する処理を行うことを特徴とする請求項2に記載の並列計算機システム。
- 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理する管理装置とを備えた並列計算機システムにおいて、
前記管理装置は、
自装置を起点として前記所定軸を除いた軸方向について一定の数連続して情報処理装置が空き状態にあるか否かを示す情報を、起点とした各情報処理装置ごとに表すブロックデータを、前記所定軸を除いた軸の方向に連続して情報処理装置が空き状態にある数ごとに展開して得られる階層型データを記憶する階層型データ記憶部と、
自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き情報処理装置数の探索データを、起点とした各情報処理装置ごとに記憶する探索データ記憶部と、
前記探索データ記憶部が記憶する探索データと前記階層型データ記憶部が記憶する階層型データとを用いて、前記連続空き情報処理装置数を各情報処理装置について探索する探索部と、
前記探索部が探索した連続空き情報処理装置数に基づき、割当対象のジョブに複数の情報処理装置を割り当てる割当部と
を有することを特徴とする並列計算機システム。 - 前記ブロックデータは、前記情報を1ビットで表し、
前記探索部は、所定のビット数のデータについて連続する1の数を記憶したビット数テーブルを用いて前記ブロックデータの前記軸方向の連続する空き情報処理装置の数を探索することを特徴とする請求項4に記載の並列計算機システム。 - 前記探索部は、各情報処理装置が空き状態にあるか否かを示す情報を、自装置を起点として1つの軸を除く軸方向で1つ連続して情報処理装置が空き状態にあるか否かを示す情報として用いて、前記階層型データを作成して前記階層型データ記憶部に書き込み、該書き込んだ階層型データを用いて前記連続空き情報処理装置数を各情報処理装置について探索することを特徴とする請求項4又は5に記載の並列計算機システム。
- 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理するとともに、前記所定軸の方向における接続端を跨いで前記所定数の2倍の数の情報処理装置を検索対象として、自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き装置数の探索データを起点とした各情報処理装置ごとに記憶する探索データ記憶部を有する管理装置とを備えた並列計算機システムの制御方法において、
前記管理装置が有する探索部が、前記探索データ記憶部が記憶する探索データを用いて、前記所定軸の方向に接続点を跨ぐ場合を含めて前記連続空き装置数を探索し、
前記探索部が探索した連続空き装置数に基づき、前記管理装置が有する割当部が、割当対象のジョブに複数の情報処理装置を割り当てることを特徴とする並列計算機システムの制御方法。 - 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理するとともに、前記所定軸の方向における接続端を跨いで前記所定数の2倍の数の情報処理装置を検索対象として、自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き装置数の探索データを起点とした各情報処理装置ごとに記憶する探索データ記憶部を有する管理装置の制御プログラムにおいて、
前記管理装置が有する探索部に、前記探索データ記憶部が記憶する探索データを用いて、前記所定軸の方向に接続点を跨ぐ場合を含めて前記連続空き装置数を探索させ、
前記探索部が探索した連続空き装置数に基づき、前記管理装置が有する割当部に、割当対象のジョブに複数の情報処理装置を割り当てさせることを特徴とする管理装置の制御プログラム。 - 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理するとともに、自装置を起点として前記所定軸を除いた軸方向について一定の数連続して情報処理装置が空き状態にあるか否かを示す情報を起点とした各情報処理装置ごとに表すブロックデータを、前記所定軸を除いた軸の方向に連続して情報処理装置が空き状態にある数ごとに展開して得られる階層型データを記憶する階層型データ記憶部と、自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き情報処理装置数の探索データを、起点とした各情報処理装置ごとに記憶する探索データ記憶部とを有する管理装置とを備えた並列計算機システムの制御方法において、
前記管理装置が有する探索部が、前記探索データ記憶部が記憶する探索データと前記階層型データ記憶部が記憶する階層型データとを用いて、前記連続空き情報処理装置数を各情報処理装置について探索し、
前記探索部が探索した連続空き情報処理装置数に基づき、前記管理装置が有する割当部が、割当対象のジョブに複数の情報処理装置を割り当てることを特徴とする並列計算機システムの制御方法。 - 所定軸の方向に接続端を介して円環状に接続された所定数の情報処理装置を有する並列計算機と前記並列計算機を管理するとともに、自装置を起点として前記所定軸を除いた軸方向について一定の数連続して情報処理装置が空き状態にあるか否かを示す情報を起点とした各情報処理装置ごとに表すブロックデータを、前記所定軸を除いた軸の方向に連続して情報処理装置が空き状態にある数ごとに展開して得られる階層型データを記憶する階層型データ記憶部と、自装置を起点として全ての軸方向について連続して空き状態にある情報処理装置を探索した数である連続空き情報処理装置数の探索データを、起点とした各情報処理装置ごとに記憶する探索データ記憶部とを有する管理装置の制御プログラムにおいて、
前記管理装置が有する探索部に、前記探索データ記憶部が記憶する探索データと前記階層型データ記憶部が記憶する階層型データとを用いて、前記連続空き情報処理装置数を各情報処理装置について探索させ、
前記探索部が探索した連続空き情報処理装置数に基づき、前記管理装置が有する割当部に、割当対象のジョブに複数の情報処理装置を割り当てさせることを特徴とする管理装置の制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172716A JP6191332B2 (ja) | 2013-08-22 | 2013-08-22 | 並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム |
US14/445,108 US9146782B2 (en) | 2013-08-22 | 2014-07-29 | Parallel computer system, controlling method for parallel computer system, and storage medium storing controlling program for management apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172716A JP6191332B2 (ja) | 2013-08-22 | 2013-08-22 | 並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015041302A true JP2015041302A (ja) | 2015-03-02 |
JP6191332B2 JP6191332B2 (ja) | 2017-09-06 |
Family
ID=52481610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172716A Active JP6191332B2 (ja) | 2013-08-22 | 2013-08-22 | 並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9146782B2 (ja) |
JP (1) | JP6191332B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447329B2 (ja) * | 2015-04-09 | 2019-01-09 | 富士通株式会社 | 並列計算制御装置、並列計算システムおよびマイグレーション時間推定プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146864A (ja) * | 2004-11-17 | 2006-06-08 | Raytheon Co | 高性能計算(hpc)システムにおけるスケジューリング |
JP2011227747A (ja) * | 2010-04-21 | 2011-11-10 | Nec Corp | 並列計算機システム、ジョブサーバ、ジョブスケジューリング方法及びジョブスケジューリングプログラム |
WO2012020474A1 (ja) * | 2010-08-10 | 2012-02-16 | 富士通株式会社 | ジョブ管理装置及びジョブ管理方法 |
JP2015036924A (ja) * | 2013-08-14 | 2015-02-23 | 富士通株式会社 | 並列計算機システム、管理装置の制御プログラムおよび並列計算機システムの制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161990A (ja) | 1992-11-19 | 1994-06-10 | Fujitsu Ltd | 配置方式 |
WO2008114440A1 (ja) | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 一意情報集団通信プログラム、コンピュータ、一意情報集団通信方法、および記録媒体 |
JP2012252591A (ja) | 2011-06-03 | 2012-12-20 | Hitachi Ltd | プロセス割当システム、プロセス割当方法、およびプロセス割当プログラム |
-
2013
- 2013-08-22 JP JP2013172716A patent/JP6191332B2/ja active Active
-
2014
- 2014-07-29 US US14/445,108 patent/US9146782B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146864A (ja) * | 2004-11-17 | 2006-06-08 | Raytheon Co | 高性能計算(hpc)システムにおけるスケジューリング |
JP2011227747A (ja) * | 2010-04-21 | 2011-11-10 | Nec Corp | 並列計算機システム、ジョブサーバ、ジョブスケジューリング方法及びジョブスケジューリングプログラム |
WO2012020474A1 (ja) * | 2010-08-10 | 2012-02-16 | 富士通株式会社 | ジョブ管理装置及びジョブ管理方法 |
JP2015036924A (ja) * | 2013-08-14 | 2015-02-23 | 富士通株式会社 | 並列計算機システム、管理装置の制御プログラムおよび並列計算機システムの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150058860A1 (en) | 2015-02-26 |
US9146782B2 (en) | 2015-09-29 |
JP6191332B2 (ja) | 2017-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109255828B (zh) | 执行相交测试以绘制3d场景图像的方法、光线跟踪单元 | |
Ozdal et al. | Energy efficient architecture for graph analytics accelerators | |
JP6225509B2 (ja) | メッシュ化方法およびメッシュ化装置 | |
JP7377852B2 (ja) | プログラマブル集積回路のための階層型部分的再構成 | |
CN103793876A (zh) | 分布式拼接式进行高速缓存 | |
US11715254B2 (en) | Systems and methods for distributed scalable ray processing | |
KR20130011961A (ko) | 연산 제어 장치, 연산 제어 방법, 프로그램, 및 병렬 프로세서 | |
JP6503072B2 (ja) | 半導体システムおよび計算方法 | |
US9996391B2 (en) | Parallel computer system, method of controlling parallel computer system, and recording medium | |
JP2015149038A (ja) | 演算制御装置及び演算制御方法並びにプログラム、OpenCLデバイス | |
US20190173781A1 (en) | Constructing staging trees in hierarchical circuit designs | |
Guo et al. | Modeling, analysis, and experimental comparison of streaming graph-partitioning policies | |
GB2555929A (en) | Task assembly | |
KR102326586B1 (ko) | 큰 규모 분산 행렬 곱 처리 방법 및 그 장치 | |
Feng et al. | Scalable 3D hybrid parallel Delaunay image-to-mesh conversion algorithm for distributed shared memory architectures | |
JP6191332B2 (ja) | 並列計算機システム、並列計算機システムの制御方法及び管理装置の制御プログラム | |
CN103218259A (zh) | 计算任务的调度和执行 | |
US6952701B2 (en) | Simultaneous array configuration and store assignment for a data storage system | |
US20050213823A1 (en) | Distributed CAD apparatus | |
US11960868B2 (en) | Branch objects for dependent optimization problems | |
Camata et al. | Parallel linear octree meshing with immersed surfaces | |
JP6191401B2 (ja) | 並列計算機システム、制御装置、並列計算機システムの制御方法及び制御装置の制御プログラム | |
US20230260194A1 (en) | Building an acceleration structure for use in ray tracing | |
Mohapatra et al. | Parallel algorithms for using Lagrangian markers in immersed boundary method with adaptive mesh refinement in FLASH | |
CN106991009B (zh) | 一种可重构器件片上面积管理优化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |