JP2015035280A - 保護回路基板 - Google Patents

保護回路基板 Download PDF

Info

Publication number
JP2015035280A
JP2015035280A JP2013164517A JP2013164517A JP2015035280A JP 2015035280 A JP2015035280 A JP 2015035280A JP 2013164517 A JP2013164517 A JP 2013164517A JP 2013164517 A JP2013164517 A JP 2013164517A JP 2015035280 A JP2015035280 A JP 2015035280A
Authority
JP
Japan
Prior art keywords
circuit board
electrode
protection
insulating substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164517A
Other languages
English (en)
Other versions
JP6231324B2 (ja
Inventor
裕治 古内
Yuji Kouchi
裕治 古内
貴史 藤畑
Takashi Fujihata
貴史 藤畑
幸市 向
Koichi Mukai
幸市 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2013164517A priority Critical patent/JP6231324B2/ja
Publication of JP2015035280A publication Critical patent/JP2015035280A/ja
Application granted granted Critical
Publication of JP6231324B2 publication Critical patent/JP6231324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Abstract

【課題】発熱体の熱の放熱を抑えて溶断特性を損なうことのない保護回路基板を得る。
【解決手段】回路基板2と保護素子3とを有する保護回路基板1において、保護素子3は、絶縁基板11と、発熱体14と、絶縁基板11に積層された第1及び第2の電極12と、回路基板2への実装面側の側縁部に設けられ、第1、第2の電極と連続する第1、第2の接続端子21と、第1、第2の電極の間に設けられ、発熱体14に電気的に接続された発熱体引出電極16と、第1、第2の電極間に設けられた可溶導体13とを備え、回路基板2は、保護素子3が実装される領域R内において、保護素子3との接続電極25を除き、電極パターンが設けられていない。
【選択図】図1

Description

本発明は、過充電、過放電等の異常時に、電流経路を遮断する保護素子が実装された保護回路基板に関する。
充電して繰り返し利用することのできる二次電池の多くは、バッテリパックに加工されてユーザに提供される。特に重量エネルギ密度の高いリチウムイオン二次電池においては、ユーザ及び電子機器の安全を確保するために、一般的に、過充電保護、過放電保護等のいくつもの保護回路をバッテリパックに内蔵し、所定の場合にバッテリパックの出力を遮断する機能を有している。
この種の保護素子には、バッテリパックに内蔵されたFETスイッチを用いて出力のON/OFFを行うことにより、バッテリパックの過充電保護又は過放電保護動作を行うものがある。しかしながら、何らかの原因でFETスイッチが短絡破壊した場合、雷サージ等が印加されて瞬間的な大電流が流れた場合、あるいはバッテリセルの寿命によって出力電圧が異常に低下したり、逆に過大異常電圧を出力した場合であっても、バッテリパックや電子機器は、発火等の事故から保護されなければならない。そこで、このような想定し得るいかなる異常状態においても、バッテリセルの出力を安全に遮断するために、外部からの信号によって電流経路を遮断する機能を有するヒューズ素子からなる保護素子が用いられている。
図19(A)及び図19(B)に示すように、このようなリチウムイオン二次電池等向けの保護回路の保護素子80としては、電流経路上に接続された第1及び第2の電極81,82間に亘って可溶導体83を接続して電流経路の一部をなし、この電流経路上の可溶導体83を、過電流による自己発熱、あるいは保護素子80内部に設けた発熱体84によって溶断するものが提案されている。
具体的に、保護素子80は、絶縁基板85と、絶縁基板85に積層され、絶縁部材86に覆われた発熱体84と、絶縁基板85の両端に形成された第1、第2の電極81,82と、絶縁部材86上に発熱体84と重畳するように積層された発熱体引出電極88と、両端が第1、第2の電極81,82にそれぞれ接続され、中央部が発熱体引出電極88に接続された可溶導体83とを備える。
保護素子80は、過充電、過放電等の異常が検知されると、発熱体84が通電されることにより発熱する。すると、この熱により可溶導体83が溶融し、この溶融導体83を発熱体引出電極88に集めることにより、第1及び第2の電極81,82間の電流経路を遮断する。
特開2010−003665号公報 特開2004−185960号公報 特開2012−003878号公報
保護素子80は、第1、第2の電極81,82に設けられたハーフスルーホール90,91を介して絶縁基板85の裏面に形成された第1、第2の接続端子92,93が、回路基板95側に形成された第1、第2の接続電極96,97に接続されることにより実装される。これにより、回路基板95に形成された第1、第2の接続電極96,97間にわたって接続された保護素子80が電流経路の一部を構成する。
ところで、近年、各種電子機器の高容量化、高定格化に伴い、通電電流が高くなり、これに伴い、保護素子80や回路基板95自体の発熱を抑制する、あるいは放熱を促進する必要が生じている。このため、回路基板95に形成する電極パターンを幅広かつ厚くし、また保護素子80が実装される領域にダミー電極パターンを設け、熱容量の大きな電極パターンを多く形成することで放熱を促進するなどの対策が取られる傾向がある。
しかし、保護素子80は、過充電、過放電等の異常が検知されると速やかに可溶導体83を溶融させて電流経路を遮断する必要があることから、発熱体の熱を優先的に可溶導体83へ伝えることが求められる。したがって、保護素子80は、発熱体84の熱が第1、第2の電極81,82や第1、第2の接続端子92,93、あるいはダミー電極パターン等を介して周囲や回路基板95側へ放熱されることは、可溶導体83の速溶断性を阻害し、好ましくない。
そこで、本発明は、発熱体の熱の放熱を抑えて保護素子の溶断特性を損なうことなく、回路基板に実装することができる保護回路基板を提供することを目的とする。
上述した課題を解決するために、本発明に係る保護回路基板は、回路基板と、上記回路基板上に実装される保護素子とを有する保護回路基板において、上記保護素子は、絶縁基板と、上記絶縁基板に形成された発熱体と、上記絶縁基板に積層された第1及び第2の電極と、上記絶縁基板の上記回路基板への実装面側の一側縁部に設けられ、上記第1の電極と連続する第1の接続端子と、上記実装面側の他側縁部に設けられ、上記第2の電極と連続する第2の接続端子と、上記第1及び第2の電極の間の電流経路上に設けられ、上記発熱体に電気的に接続された発熱体引出電極と、上記発熱体引出電極から上記第1及び第2の電極にわたって積層され、熱により溶断することにより、該第1の電極と該第2の電極との間の電流経路を遮断する可溶導体とを備え、上記回路基板は、上記保護素子が実装される領域内において、上記保護素子との接続電極を除き、上記保護素子の下側に電極パターンが設けられていないものである。
本発明によれば、回路基板の保護素子が実装される実装領域には、熱容量の大きな電極パターンが必要最小限の面積で形成されているため、保護素子の絶縁基板の裏面側からの放熱を抑制することができる。したがって、本発明によれば、発熱体の熱を効率よく可溶導体へ伝えることができ、過充電、過放電等の異常が検知されると速やかに可溶導体を溶融させて電流経路を遮断することができる。
(A)は本発明が適用された保護回路基板の保護素子を示す平面図であり、(B)は保護回路基板のA−A‘断面図である。 保護素子の裏面を示す裏面図である。 本発明が適用された保護回路基板の回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 比較例に係る回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板を示す断面図である。 本発明が適用された保護回路基板の回路基板及び比較例に係る回路基板を示す平面図である。 本発明が適用された保護回路基板の回路基板の第2導電層を示す平面図である。 バッテリパックの回路図である。 保護素子の回路図である。 (A)は本発明の参考例に係る保護回路基板の保護素子を示す平面図であり、(B)は保護回路基板の断面図である。
以下、本発明が適用された保護回路基板について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
[保護回路基板]
本発明が適用された保護回路基板1は、図1に示すように、回路基板2と、回路基板2上に実装される保護素子3とを有する。この保護回路基板1は、例えばリチウムイオン二次電池のバッテリパックに内蔵され、電流経路の一部を構成するとともに、過充電、過放電等の異常が検知されると速やかに保護素子3の可溶導体13を溶融させて電流経路を遮断する。
[保護素子]
保護素子3は、図1(A)に示すように、絶縁基板11と、絶縁基板11に積層され、絶縁部材15に覆われた発熱体14と、絶縁基板11の両端に形成された第1の電極12(A1)及び第2の電極12(A2)と、絶縁部材15上に発熱体14と重畳するように積層された発熱体引出電極16と、両端が第1、第2の電極12(A1),12(A2)にそれぞれ接続され、中央部が発熱体引出電極16に接続された可溶導体13とを備える。
絶縁基板11は、たとえば、アルミナ、ガラスセラミックス、ムライト、ジルコニアなどの絶縁性を有する部材によって形成される。その他、ガラスエポキシ基板、フェノール基板等のプリント配線基板に用いられる材料を用いてもよいが、ヒューズ溶断時の温度に留意する必要がある。絶縁基板11は、例えば図1(A)に示すように矩形状に形成されている。
発熱体14は、比較的抵抗値が高く通電すると発熱する導電性を有する部材であって、たとえばW、Mo、Ru等からなる。これらの合金あるいは組成物、化合物の粉状体を樹脂バインダ等と混合して、ペースト状にしたものを絶縁基板11上にスクリーン印刷技術を用いてパターン形成して、焼成する等によって形成する。
発熱体14を覆うように絶縁部材15が配置され、この絶縁部材15を介して発熱体14に対向するように発熱体引出電極16が配置される。発熱体14の熱を効率良く可溶導体13に伝えるために、発熱体14と絶縁基板11の間にも絶縁部材15を積層しても良い。絶縁部材15としては、例えばガラスを用いることができる。
なお、発熱体14は、図1に示すように、絶縁基板11の電極12(A1),12(A2)が設けられた表面側に形成してもよく、絶縁基板11の表面と反対側の裏面11aに形成してもよい。また、発熱体14は、絶縁基板11の内部に形成してもよい。さらに、発熱体14は、発熱体引出電極16や可溶導体13を重畳させてもよく、あるいは絶縁基板11の表面上において、発熱体引出電極16や可溶導体13と並列して形成してもよい。また、いずれの場合も、発熱体14は、周囲との絶縁を図る必要がある場合は、絶縁部材15によって被覆され、絶縁の必要がない場合は、絶縁部材15によって被覆されなくともよい。
発熱体引出電極16の一端は、発熱体電極18(P1)に接続されるとともに、発熱体14の一端と連続される。また、発熱体14の他端は、他方の発熱体電極18(P2)に接続される。なお、発熱体電極18(P1)は、絶縁基板11の第3の辺11d側に形成され、発熱体電極18(P2)は、絶縁基板11の第4の辺11e側に形成されている。また、図2に示すように、発熱体電極18(P2)は、第4の辺11eに形成されたハーフスルーホール20を介して絶縁基板11の裏面11aに形成された外部接続電極21(P2)と接続されている。
可溶導体13は、発熱体14の発熱により速やかに溶断される材料からなり、例えばSnを主成分とするPbフリーハンダ等の低融点金属を好適に用いることができる。また、可溶導体13は、In、Pb、Ag、Cu又はこれらのうちのいずれかを主成分とする合金等の高融点金属を用いてもよく、あるいは低融点金属と高融点金属との積層体であってもよい。
なお、可溶導体13は、発熱体引出電極16及び電極12(A1),12(A2)へ、ハンダ等により接続されている。可溶導体13は、リフローはんだ付けによって容易に接続することができる。
図2に示すように、絶縁基板11の両側縁に形成され、可溶導体13によって接続されている第1の電極12(A1)、第2の電極12(A2)は、それぞれ、ハーフスルーホール20を介して、絶縁基板の裏面11aに設けられた第1、第2の外部接続端子21(A1),21(A2)と接続されている。保護素子3は、外部接続端子21(A1),21(A2)が、後述する回路基板2に設けられた接続電極25(A1),25(A2)に接続されることにより、電流経路の一部に組み込まれる。
ハーフスルーホール20は、内壁に導電層が形成され、第1の電極12(A1)と第1の外部接続端子21(A1)、第2の電極12(A2)と第2の外部接続端子21(A2)とを、電気的に接続するものである。ハーフスルーホール20は、第1の電極12(A1)が形成された絶縁基板11の第1の辺11b、及び第2の電極12(A2)が形成された第2の辺11cに形成されている。ハーフスルーホール20の内壁に形成された導電層は、例えば導電ペーストを充填することにより形成することができる。
第1の電極12(A1)は、矩形状に形成された絶縁基板11の第1の辺11bの側縁部に形成されている。また、第1の電極12(A1)は、絶縁基板11の第1の辺11bの両端よりも内側に形成されている。これにより、保護素子3は、第1の電極12(A1)を絶縁基板11の外縁からできるだけ離間した位置に設け、発熱体14の熱が第1の電極12(A1)を介して回路基板2や外方へ放熱することを防止でき、可溶導体13の速溶断特性を向上することができる。
すなわち、発熱体14の熱は可溶導体13を介して第1の電極12(A1)にも伝わり、第1の電極12(A1)からも放熱される。保護素子3は、電子機器等の異常時には可溶導体13を速やかに溶断し電流経路を遮断することが求められており、そのために発熱体14の熱が第1の電極12(A1)等から放熱される事態をできるだけ抑え、速やかに可溶導体13を溶融温度まで昇温させることが求められる。第1の電極12(A1)の熱は、絶縁基板11の外縁より多く放熱されることから、保護素子3は、第1の電極12(A1)を絶縁基板11の第1の辺11bの両端よりも内側に形成し、第1の電極12(A1)を絶縁基板11の外縁からできるだけ離間した位置に設ける。これにより、保護素子3は、発熱体14の熱が第1の電極12(A1)を介して回路基板2や外方へ放熱される事態を抑制することができる。
また、第1の電極12(A1)は、絶縁基板11の当該第1の辺11bの中央部C1付近に形成してもよい。これにより、第1の電極12(A1)は、電極面積が小さくなり熱容量が抑えられるとともに、放熱経路がハーフスルーホール20に限定され、より第1の電極12(A1)からの放熱を抑制することができる。
[スルーホール]
第1の電極12(A1)と第1の外部接続端子21(A1)とを接続するハーフスルーホール20は、絶縁基板11の第1の辺11bの中央部C1に形成されている。これにより、ハーフスルーホール20が第1の辺11bの一端側に偏倚して形成されている場合に比して(図19参照)、放熱経路が短く、発熱体14の熱が第1の電極12(A1)に拡散することを防止し、効率よく発熱体14の熱を可溶導体13に集中させることができる。
すなわち、保護素子3は、絶縁基板11の外縁から最も遠く発熱体14の熱が最も逃げにくい基板中心が最も高温になる。この基板中心に応じて、スルーホール20を絶縁基板11の第1の辺11bの中央部C1に形成することにより、放熱経路が第1の電極12(A1)や第1の電極12(A1)が形成された第1の辺11bに拡散することがなく、発熱体14の熱を可溶導体13に集中させることができる。
このとき、上述したように、第1の電極12(A1)も、絶縁基板11の第1の辺11bの中央部C1に形成することにより、第1の電極12(A1)の熱容量を抑えるとともに、第1の電極12(A1)に拡散した熱も放熱しにくくなり、より発熱体14の熱の放熱を抑制することができる。
以上は、第1の電極12(A1)について述べたが、第2の電極12(A2)においても、同様である。すなわち、第2の電極12(A2)は、絶縁基板11の第2の辺11cの両端よりも内側に形成され、好ましくは絶縁基板11の当該第2の辺11cの中央部C2付近に形成される。
これにより、第2の電極12(A2)は、発熱体14の熱が伝搬しても回路基板2や外方へ放熱することを防止でき、可溶導体13の速溶断特性を向上することができ、また、電極面積が小さくなり熱容量が抑えられるとともに、放熱経路がハーフスルーホール20に限定され、より第2の電極12(A2)からの放熱を抑制することができる。
また、第2の電極12(A2)に設けられるハーフスルーホール20も、同様に、絶縁基板11の第2の辺11cの中央部C2に形成されている。これにより、ハーフスルーホール20が第2の辺11cの一端側に偏倚して形成されている場合に比して、放熱経路が短く、発熱体14の熱が第2の電極12(A2)に拡散することを防止し、効率よく発熱体14の熱を可溶導体13に集中させることができる。
[可溶導体13の位置]
また、このとき、可溶導体13は、絶縁基板11の第1の辺11b及び第2の辺11cの中央部C1、C2を結ぶ絶縁基板11の中心線C0上に搭載されることが好ましい。これにより、可溶導体13は、絶縁基板11の最も高温となる基板中央部上に搭載されるため、効率よく発熱体の熱が伝達され、速やかに溶断することができる。
なお、可溶導体13は、第1、第2の電極12(A1),12(A2)間に接続されていればよく、絶縁基板11の中心線C0上からオフセットされて配置されていてもよい。この場合も、可溶導体13は、第1の電極12(A1)及び第2の電極12(A2)からの放熱が抑制されているため、発熱体14の熱で効率よく昇温され、速やかに溶断することができる。また、可溶導体13は、第1、第2の電極12(A1),12(A2)間に複数搭載されていてもよく、このうち1つの可溶導体13は絶縁基板11の中心線C0上に配置されてもよく、あるいはすべての可溶導体13が絶縁基板11の中心線C0上からオフセットされて配置されていてもよい。
なお、保護素子3は、可溶導体13の酸化防止のために、可溶導体13上のほぼ全面にフラックス17を塗布してもよい。
また、保護素子3は、内部を保護するために、絶縁基板11上にカバー部材(図示せず)が設けられている。
[参考例]
次いで、保護素子の第1、第2の電極の配置を変えて可溶導体の溶断時間を計測した参考例について説明する。参考比較例に係る従来の保護素子80では、図19(A)に示すように、第1、第2の電極81,82が絶縁基板85の第1の辺85a及び第2の辺85bの各中央部から一端側にかけて形成されている。そして、保護素子80は、回路基板の接続電極に接続されるハーフスルーホール90,91が、それぞれ第1の辺85a又は第2の辺85bの一端側に偏倚して設けられている。保護素子80は、これにより回路基板上に180°回転して実装されることを防止することができる。
一方、参考実施例に係る保護素子3は、第1、第2の電極12(A1),12(A2)及びハーフスルーホール20が、絶縁基板11の第1の辺11b及び第2の辺11cの各中央部C1、C2に形成されている(図1参照)。保護素子80と保護素子3とは、その他の構成は同じである。
そして、参考実施例及び参考比較例に係る保護素子の各発熱体に10Wの電力を印加し、可溶導体13,83の溶断時間を比べたところ、参考比較例に係る保護素子80では、可溶導体83の溶断時間が1.5secであったのに対して、参考実施例に係る保護素子3では、可溶導体13の溶断時間が。1.2secとなり、速溶断性に優れていることが分かった。
これは、参考比較例に係る保護素子80においては、第1、第2の電極81,82が絶縁基板85の第1の辺85a及び第2の辺85bの各中央部から一端側にかけて形成され、絶縁基板85の外縁より外方に臨む領域が多いため、発熱体84の熱がより多く放熱されたことによる。また、参考比較例に係る保護素子80においては、熱容量の大きなハーフスルーホール90,91が絶縁基板85の一方の辺85a及び他方の辺85bの一端側に偏倚して設けられているため、発熱体84の熱の放熱経路が広がり、可溶導体83の昇温を阻害したことによる。
一方、参考実施例に係る保護素子3は、第1、第2の電極12(A1),12(A2)及びハーフスルーホール20が、絶縁基板11の第1の辺11b及び第2の辺11cの各中央部C1、C2に形成されている。したがって、放熱経路が限定され、発熱体14の熱が第1、第2の電極12(A1),12(A2)及びハーフスルーホール20を介して放熱されにくく、発熱体14の熱を優先的に可溶導体13に伝わり速やかに溶融温度まで昇温させることができたことによる。
[回路基板]
[第1の形態]
次いで、保護素子3が接続される回路基板2について説明する。回路基板2は、例えばガラスエポキシ基板やガラス基板、セラミック基板等のリジッド基板や、フレキシブル基板等、公知の絶縁基板が用いられ、図3に示すように、保護素子3が実装される実装領域Rを有し、実装領域R内に保護素子3との接続電極が設けられている。実装領域Rは、保護素子3の絶縁基板11と同形、同面積である。なお、回路基板2は、保護素子3の発熱体14に通電させるFET等の素子が実装される。
実装領域Rは、保護素子3の絶縁基板11と同じ面積を有し、絶縁基板11の裏面11aに設けられた外部接続端子21(A1),21(A2),21(P2)とそれぞれ接続される接続電極25(A1),25(A2),25(P2)が形成されている。また、実装領域Rには、保護素子3との接続に必要な接続電極25(A1),25(A2),25(P2)を除いて、保護素子3との接続に不要な電極パターンが形成されていない。
これにより、実装領域Rには、熱容量の大きな電極パターンが保護素子3の実装に必要な限度で形成されているため、絶縁基板11の裏面11a側からの放熱を抑制することができる。したがって、保護回路基板1は、発熱体14の熱を効率よく可溶導体13へ熱を伝えることができる。これにより、保護回路基板1は、過充電、過放電等の異常が検知されると速やかに可溶導体13を溶融させて電流経路を遮断することができる。
接続電極25(A1),25(A2)は、外部接続端子21(A1),21(A2)の幅以上の幅を有し、保護素子3との接続抵抗を低減させている。一方、接続電極25(A1),25(A2)は、保護素子3の実装領域R内において広範に設けると、発熱体14の熱を吸収し、可溶導体13の速やかな溶断を阻害する。また、接続電極25(A1),25(A2)は、保護素子3の絶縁基板11がセラミックにより形成されている場合、当該セラミック基板のコーナー部が接触すると熱が逃げてしまうことから、絶縁基板11の第1、第2の辺11b,11cよりも狭い幅で形成し、保護素子3が傾いて実装された場合にも絶縁基板11のコーナー部との接触を避けること好ましい。以上のことから、接続電極25(A1),25(A2)は、外部接続端子21(A1),21(A2)と略同じ幅に形成されることが好ましい。
次いで、第1の実施例について説明する。第1の実施例では、回路基板2の実装領域Rにダミー電極を設けた保護回路基板と、ダミー電極を設けていない保護回路基板との、各可溶導体の溶断時間を測定した。図4に示すように、比較例1に係る回路基板100には、実装領域Rに、保護素子3の外部接続端子21(A1),21(A2),21(P2)と接続される接続電極25(A1),25(A2),25(P2)の他、ダミー電極101が設けられている。接続電極25(A1),25(A2),25(P2)及びダミー電極101の線幅Wは2mmである。実施例1に係る回路基板2は、実装領域Rに接続電極25(A1),25(A2),25(P2)のみが設けられている他は、比較例1と同じ構成である(図3参照)。また、実施例1及び比較例1に係る保護素子としては、上述した保護素子3を用いた。
そして、実施例1及び比較例1に係る保護素子3の各発熱体14に10Wの電力を印加し、可溶導体13の溶断時間を比べたところ、比較例1に係る保護素子3では、可溶導体13の溶断時間が1.8secであったのに対して、実施例1に係る保護素子3では、可溶導体13の溶断時間が。1.2secとなり、速溶断性に優れていることが分かった。
これは、比較例1に係る保護素子においては、実装領域R内にダミー電極101を設けたことによって、発熱体14の熱が回路基板100の裏面側により多く放熱され、可溶導体13へ優先的に熱が回らなかったことによる。一方、実施例1では、実装領域R内には、保護素子3の実装に必要最小限の接続電極25のみが形成され、保護素子3の下方には熱容量の大きな不要パターンが設けられていない。したがって、実施例1に係る保護回路基板によれば、絶縁基板11の下方への放熱が抑制され、効率よく発熱体14の熱を可溶導体13に伝えることができたことにより、速溶断特性を向上させることができた。
なお、実施例1と比較例1に係る保護回路基板に、それぞれ5A通電させたときの、保護素子3の温度を測定したところ、放熱対策上ダミー電極101が実装領域Rに形成された比較例では59℃であった。一方、実装領域Rにダミー電極が設けられていない実施例1では、60℃と、比較例1に比して若干昇温したが、実使用上は問題ない程度であった。
次いで、第2の実施例について説明する。第2の実施例では、保護素子3の実装に寄与しないダミー電極を実装領域Rの内外にわたって形成した保護回路基板と、ダミー電極を実装領域R外に形成した保護回路基板との、各可溶導体13の溶断時間を測定した。
図5に示すように、比較例2に係る回路基板110には、実装領域Rに、保護素子3の外部接続端子21(A1),21(A2),21(P2)と接続される接続電極25(A1),25(A2),25(P2)の他、ダミー電極111が設けられている。ダミー電極111は、実装領域Rの内外にわたって形成されている。接続電極25(A1),25(A2),25(P2)及びダミー電極111の線幅Wは2mmである。一方、図6に示すように、実施例2に係る回路基板2は、実装領域Rに接続電極25(A1),25(A2),25(P2)のみが設けられ、ダミー電極111は実装領域R外に形成されている他は、比較例2に係る回路基板110と同じ構成である。また、実施例2及び比較例2に係る保護素子としては、上述した保護素子3を用いた。
そして、実施例2及び比較例2に係る保護素子3の各発熱体14に10Wの電力を印加し、可溶導体13の溶断時間を比べたところ、比較例2に係る保護素子3では、可溶導体13の溶断時間が2.5secであったのに対して、実施例2に係る保護素子3では、可溶導体13の溶断時間が。1.3secとなり、速溶断性に優れていることが分かった。
すなわち、図5に示すようにダミー電極111が実装領域Rの内外にわたって長く形成されている場合も、放熱が促進され、可溶導体13へ優先的に熱が回らず、速溶断性を阻害する。
なお、実施例2と比較例2に係る保護回路基板に、それぞれ5A通電させたときの、保護素子3の温度を測定したところ、放熱対策上ダミー電極111が実装領域Rの内外にわたって形成された比較例2では58℃であった。一方、実装領域R外にダミー電極111が設けられている実施例2では、59℃と、比較例2に比して若干昇温したが、実使用上は問題ない程度であった。
[接続電極の幅]
ここで、接続電極25(A1),25(A2),25(P2)は、図3、図6に示すように、接続対象となる保護素子3の外部接続端子21(A1),21(A2),21(P2)の幅と略同じ幅で形成されている。これにより、回路基板2は、実装領域Rにおける熱容量の大きな電極パターンの面積を必要最小限に抑え、保護素子3からの放熱を抑制して効率よく可溶導体13を加熱、溶断することができる。
[第2の形態]
また、回路基板2は、接続電極25(A1),25(A2)の実装領域R外の幅を、実装領域R内における幅よりも拡幅してもよい。例えば、図7に示すように、回路基板2は、接続電極25(A1),25(A2)の実装領域R内の幅W1を保護素子3の外部接続端子21(A1),21(A2)と略同じ幅に形成するとともに、実装領域R外の幅W2を絶縁基板11の第1、第2の辺11b,11cと同じ幅に形成してもよい。
このように、回路基板2は、接続電極25(A1),25(A2)の幅を、実装領域R内においては保護素子3の外部接続端子21(A1),21(A2)と略同じに狭く形成することで、保護素子3の下部に形成された電極を必要最小限に抑えて放熱を抑制することができる。また、回路基板2は、接続電極25(A1),25(A2)の幅を、実装領域R外において拡幅し、保護素子3の絶縁基板11と略同じ幅に形成することで、保護素子3からの放熱を抑制しながら、回路基板2の熱容量を増大させて高定格化に対する熱対策を図り、また接続電極25(A1),25(A2)の低抵抗化による高定格化を図ることができる。
接続電極25(A1),25(A2)は、保護素子3の放熱抑制と、回路基板2の高定格化及び低抵抗化を図るために、図7に示すように、実装領域Rの直前で幅狭となるように形成することが好ましい。
次いで、第3の実施例について説明する。第3の実施例では、実装領域Rの内における接続電極25(A1),25(A2)の幅を変えた保護回路基板1を用意し、各可溶導体13の溶断時間を測定した。
比較例3に係る回路基板120は、図8に示すように、接続電極25(A1),25(A2)の幅Wを、実装領域Rの内外にわたって絶縁基板11の第1、第2の辺11b,11cの幅と同幅(4mm)で形成した。一方、実施例3に係る回路基板2は、実装領域R内においては保護素子3の外部接続端子21(A1),21(A2)と略同幅(2mm)で、実装領域R外においては絶縁基板11の第1、第2の辺11b,11cの幅と同幅(4mm)で形成した(図7参照)。また、実施例3及び比較例3に係る保護素子としては、上述した保護素子3を用いた。
そして、実施例3及び比較例3に係る保護素子3の各発熱体14に10Wの電力を印加し、可溶導体13の溶断時間を比べたところ、比較例3に係る保護素子3では、可溶導体13の溶断時間が3.5secであったのに対して、実施例3に係る保護素子3では、可溶導体13の溶断時間が。1.6secとなり、速溶断性に優れていることが分かった。
また、実施例3と比較例3に係る保護回路基板に、それぞれ5A通電させたときの、保護素子3の温度を測定したところ、実施例3及び比較例3ともに55℃と同じであった。
すなわち、比較例3では、接続電極25(A1),25(A2)が幅広に形成され、保護素子3の実装領域R内に、必要以上の面積で熱容量の大きな電極パターンが形成されているため、絶縁基板11の下方へより多くの熱が放熱され、発熱体14の熱が効率よく可溶導体13へ伝わらなかった。これに対して、実施例3では、実装領域R内においては、接続電極25(A1),25(A2)が外部接続端子21(A1),21(A2)と略同幅で幅狭に形成されているため、絶縁基板11の下方への放熱が抑制され効率よく可溶導体13を加熱することができたことによる。
一方、5A通電時の保護素子3の温度は、実施例3及び比較例3ともに55℃と同じであり、保護素子3の温度上昇率は同等であり、通常使用時における放熱性は同等であることが分かる。
なお、比較例3の構成において、接続電極25(A1),25(A2)に、実装領域R内の外部接続端子21(A1),21(A2)と接続する領域を除いてカバーレイを形成し、絶縁を図った場合も、10W印加時の可溶導体13の溶断時間は、カバーレイを形成しない場合と同じであった。これより、カバーレイによって実装領域R内における接続電極25(A1),25(A2)の露出面積を調整しても、放熱抑制効果はみられないことが分かった。
次いで、第4の実施例について説明する。第4の実施例においても、実装領域Rの内における接続電極25(A1),25(A2)の幅を変えた保護回路基板1を用意し、各可溶導体13の溶断時間を測定した。
第4の実施例では、保護素子として、図19に示す保護素子80を用いた。上述したように、保護素子80は、第1、第2の電極81,82が絶縁基板85の一辺の中央から端部にかけて形成されるとともに、ハーフスルーホール90、91が、当該辺の端部に偏倚して形成されている。また、保護素子80は、ハーフスルーホール90、91を介して第1、第2の電極81,82と接続され、回路基板95に形成された第1、第2の接続電極96,97と接続される第1、第2の接続端子92,93も、絶縁基板85の裏面において一辺の端部に偏倚して形成されている。
比較例4に係る回路基板121は、図10に示すように、接続電極25(A1),25(A2)の幅Wを、実装領域Rの内外にわたって絶縁基板85の第1、第2の電極81,82が形成された辺の幅と同幅(W=4mm)で形成した。一方、実施例4に係る回路基板2は、図9に示すように、実装領域R内においては保護素子80の第1、第2の接続端子92,93と略同幅(W1=2mm)で、実装領域R外においては絶縁基板85の第1、第2の電極81,82が形成された辺の幅と同幅(W2=4mm)で形成した。
また、実施例4に係る回路基板2は、保護素子80の第1、第2の接続端子92,93に応じて、実装領域R内における接続電極25(A1),25(A2)を、第1、第2の電極81,82が形成された辺の幅方向の一端側に偏倚させて形成した。
そして、実施例4及び比較例4に係る保護素子80の各発熱体84に10Wの電力を印加し、可溶導体83の溶断時間を比べたところ、比較例4に係る保護素子80では、可溶導体83の溶断時間が3.9secであったのに対して、実施例4に係る保護素子80では、可溶導体83の溶断時間が。2.1secとなり、速溶断性に優れていることが分かった。
また、実施例4と比較例4に係る保護回路基板に、それぞれ5A通電させたときの、保護素子80の温度を測定したところ、比較例4では56℃であるのに対し、実施例4は57℃と、比較例4に比して若干昇温したが、実使用上は、問題ない程度であった。
すなわち、比較例3と同様に、比較例4においても、接続電極25(A1),25(A2)が幅広に形成され、保護素子80の実装領域R内に、必要以上の面積で熱容量の大きな電極パターンが形成されているため、絶縁基板85の下方へより多くの熱が放熱され、発熱体84の熱が効率よく可溶導体83へ伝わらなかった。これに対して、実施例4では、実施例3と同様に、実装領域R内においては、接続電極25(A1),25(A2)が第1、第2の接続端子92,93と略同幅で幅狭に形成されているため、絶縁基板85の下方への放熱が抑制され効率よく可溶導体83を加熱することができたことによる。
一方、5A通電時の保護素子80の温度は、実施例4は57℃、比較例4は56℃と、保護素子80の温度上昇率は同等であり、通常使用時における放熱性は同等であることが分かる。
[第3の形態]
なお、上述した実施の形態では、接続電極25(A1),25(A2)の実装領域R外の幅W2を、絶縁基板11の第1、第2の辺11b,11cと同じ幅に形成したが、図11に示すように、保護回路基板1は、実装領域Rを除いて、回路基板2の広範囲にわたって接続電極25(A1),25(A2)を形成してもよい。
図11に示すように、回路基板2は、接続電極25(A1),25(A2)の実装領域R内の幅W1を保護素子3の外部接続端子21(A1),21(A2)と略同じ幅に形成するとともに、実装領域R外の幅W2を回路基板2の幅方向に亘って広範に形成してもよい。
これにより、保護回路基板1は、電子機器の高容量化、高定格化に伴い通電電流が高くなった場合にも、発熱の抑制、あるいは放熱の促進を効率よく行うことができる。また、保護回路基板1は、回路基板2の実装領域Rを除く広範囲に接続電極25(A1),25(A2)を広げるとともに、必要な個所には、適宜カバーレイの形成、ソルダーレジストの印刷などにより絶縁を図ってもよい。
この場合も、保護回路基板1は、保護素子3の実装領域Rにおいては、接続電極25(A1),25(A2)の幅W1を外部接続端子21(A1),21(A2)と略同等とするとともに、他の不要電極を形成しないことにより、絶縁基板11の下方への放熱を抑制し、効率よく可溶導体13を加熱することができる。
次いで、第5の実施例について説明する。図11、図12に示すように、第5の実施例では、第3の実施例に比して、実装領域R外における接続電極25(A1),25(A2)の幅を大幅に広げ、回路基板2の広範囲にわたって形成した点で異なる。
すなわち、図12に示すように、第5の実施例の比較例5に係る回路基板130は、接続電極25(A1),25(A2)の幅Wを、実装領域Rの内外にわたって回路基板2の幅方向に亘って広範に(W=12mm)で形成した。一方、図11に示すように、第5の実施例の実施例5に係る回路基板2は、実装領域R内の幅W1を保護素子3の外部接続端子21(A1),21(A2)と略同幅(W1=2mm)とし、実装領域R外の幅W2を回路基板2の幅方向に亘って広範に(W2=12mm)で形成した。また、実施例5及び比較例5に係る保護素子としては、上述した保護素子3を用いた。
そして、実施例5及び比較例5に係る保護素子3の各発熱体に10Wの電力を印加し、可溶導体13の溶断時間を比べたところ、比較例5に係る保護素子3では、可溶導体13の溶断時間が5.8secであったのに対して、実施例5に係る保護素子3では、可溶導体13の溶断時間が。2.4secとなり、速溶断性に優れていることが分かった。
また、実施例5と比較例5に係る保護回路基板に、それぞれ5A通電させたときの、保護素子3の温度を測定したところ、実施例5は42℃、比較例5では41℃であった。
第5の実施例においても、比較例5では、保護素子3の実装領域R内に、必要以上の面積で電極パターンが形成されているため、絶縁基板11の下方より多くの熱が放熱され、発熱体14の熱が効率よく可溶導体13へ伝わらなかった。これに対して、実施例5では、実装領域R内においては、接続電極25(A1),25(A2)が外部接続端子21(A1),21(A2)と略同幅で幅狭に形成されているため、絶縁基板11の下方への放熱が抑制され効率よく可溶導体13を加熱することができた。
また、5A通電時の保護素子3の温度は、実施例5で42℃、比較例5で41℃と、保護素子3の温度上昇率は同等であり、通常使用時における放熱性は同等であることが分かる。
なお、比較例5に係る回路基板130の構成において、図13に示すように、実装領域R内の接続電極25(A1),25(A2),25(P2)の外部接続端子21(A1),21(A2),21(P2)と接続する領域を除いてカバーレイ131を形成し、絶縁を図った場合も、10W印加時の可溶導体13の溶断時間は5.7secと、カバーレイ131を形成しない場合(図12参照)とほぼ同じであった。これより、カバーレイによって実装領域R内における接続電極25(A1),25(A2),25(P2)の露出面積を調整しても、放熱抑制効果はみられないことが分かった。
なお、5A通電時の保護素子3の温度は、比較例5では41℃であるのに対し、カバーレイを付した場合、43℃と上昇し、通常使用時における放熱性は、カバーレイ131を付した場合にやや悪化することが分かる。
[第4の形態]
また、保護回路基板1は、回路基板2を絶縁層を介して複数の導電層を積層することにより多層化を図るとともに、実装領域Rの下方の導電パターンを削除してもよい。すなわち、図14に示すように、回路基板を、銅箔が貼付されたガラスエポキシ基板等を積層して多層化した積層板30として形成する。図15に示すように、保護素子3が実装される第1導電層31は、接続電極25(A1),25(A2),25(P2)がパターニングされている。第1導電層31の直下の第2導電層32では、図16に示すように、実装領域Rの投影面内における導電パターンが除去されている。
これにより、保護素子3は、実装領域Rの下方には、実装に必要な接続電極25(A1),25(A2),25(P2)を除き、熱容量の大きな電極パターンが設けられていないため、絶縁基板11の下方への放熱を抑制される。したがって、保護回路基板1は、発熱体14の熱を効率よく可溶導体13へ伝え、速やかな溶断を実現することができる。
なお、第1導電層31と第2導電層32との間に設けられている第1絶縁層35や第2導電層32と第3導電層33との間に設けられている第2絶縁層36は、ガラスエポキシ基板等の熱容量の小さい材料で構成されているため、実装領域Rの下方に設けられていても、これによって放熱が促進することはない。また、回路基板2は、第3導電層33以下の層においても、第2導電層32と同様に、実装領域Rの投影面内における導電層を削除することが放熱抑制上、好ましい。
次いで、第6の実施例について説明する。第6の実施例では、4つの導電層31〜34が積層された厚さ0.8mmの4層基板からなる回路基板30を用い、第2層32を、実装領域Rの投影面内における導電パターンを除去して形成した回路基板(図15、実施例6)と、第2層32を、実装領域Rの投影面を含め全面ベタで導電パターンを形成した回路基板(比較例6)とを形成してそれぞれ可溶導体13の溶断時間を測定した。
実施例6及び比較例6に用いた回路基板2は、図14に示すように、保護素子3が実装される最上層から順に、厚さ35μmのCuパターンが形成された第1導電層31、厚さ0.1mmのガラスエポキシ基板からなる第1絶縁層35、厚さ12μmのCuパターンが形成された第2導電層32、厚さ0.6mmのガラスエポキシ基板からなる第2絶縁層36、厚さ12μmのCuパターンが形成された第3導電層33、厚さ0.1mmのガラスエポキシ基板からなる第3絶縁層37、厚さ35μmのCuパターンが形成された第4導電層34が形成されている。
また、実施例6及び比較例6の第1導電層には、図15に示すように、接続電極25(A1),25(A2),25(P2)が形成されている。接続電極25(A1),25(A2)は、実装領域R内における幅W1が、保護素子3の外部接続端子21(A1),21(A2)と略同じ幅(W1=2mm)に形成され、実装領域R外における幅W2が、絶縁基板11の第1、第2の辺11b,11cと略同じ幅(W2=4mm)に形成されている。また、接続電極15(P2)は、実装領域R内外にわたる幅W3が、保護素子3の外部接続端子21(P2)と略同じ幅(W3=2mm)に形成されている。
実施例6では、図16に示すように、第2層32のCuパターンは、実装領域Rの投影面内において除去されている。なお、実施例6では、第3層33、第4層34の各Cuパターンは、実装領域Rを含め第3絶縁層37のガラスエポキシ基板全面にわたって形成されている。
比較例6では、第2導電層32、第3導電層33、第4導電層34の各Cuパターンは、実装領域Rを含め第2絶縁層36及び第3絶縁層37のガラスエポキシ基板全面にわたって形成されている。また、実施例6及び比較例6に係る保護素子としては、上述した保護素子3を用いた。
そして、実施例6及び比較例6に係る保護素子3の各発熱体14に10Wの電力を印加し、可溶導体13の溶断時間を比べたところ、比較例6に係る保護素子3では、可溶導体13の溶断時間が4.0secであったのに対して、実施例6に係る保護素子3では、可溶導体13の溶断時間が。3.2secとなり、速溶断性に優れていることが分かった。
また、実施例6と比較例6に係る保護回路基板に、それぞれ5A通電させたときの、保護素子3の温度を測定したところ、実施例6及び比較例6ともに40℃と同じであった。
これは、実施例6では、第2導電層32は、実装領域Rの投影面内においてCuパターンが除去されていることから、実装領域Rに実装された保護素子3の下方には、第1導電層31に形成された接続電極25(A1),25(A2),25(P2)以外に、第2導電層32まで、熱容量の大きな電極パターンが形成されていないことによる。発熱体14の瞬間的な発熱は、絶縁基板11の垂直方向に拡散しやすいことから、実施例6においては、当該垂直方向において必要最小限の電極パターンのみ形成しているため、放熱抑制が図られ、効率よく可溶導体13を加熱することができた。
[保護回路基板の使用方法]
次いで、保護回路基板1の使用方法について説明する。図17に示すように、上述した保護回路基板1は、例えば、リチウムイオン二次電池のバッテリパック内の回路として用いられる。
たとえば、保護素子3は、合計4個のリチウムイオン二次電池のバッテリセル41〜44からなるバッテリスタック45を有するバッテリパック40に組み込まれて使用される。
バッテリパック40は、バッテリスタック45と、バッテリスタック45の充放電を制御する充放電制御回路50と、バッテリスタック45の異常時に充電を遮断する本発明が適用された保護素子3と、各バッテリセル41〜44の電圧を検出する検出回路46と、検出回路46の検出結果に応じて保護素子3の動作を制御する電流制御素子47とを備える。
バッテリスタック45は、過充電及び過放電状態から保護するための制御を要するバッテリセル41〜44が直列接続されたものであり、バッテリパック40の正極端子40a、負極端子40bを介して、着脱可能に充電装置55に接続され、充電装置55からの充電電圧が印加される。充電装置55により充電されたバッテリパック40の正極端子40a、負極端子40bをバッテリで動作する電子機器に接続することによって、この電子機器を動作させることができる。
充放電制御回路50は、バッテリスタック45から充電装置55に流れる電流経路に直列接続された2つの電流制御素子51、52と、これらの電流制御素子51、52の動作を制御する制御部53とを備える。電流制御素子51、52は、たとえば電界効果トランジスタ(以下、FETと呼ぶ。)により構成され、制御部53によりゲート電圧を制御することによって、バッテリスタック45の電流経路の導通と遮断とを制御する。制御部53は、充電装置55から電力供給を受けて動作し、検出回路46による検出結果に応じて、バッテリスタック45が過放電又は過充電であるとき、電流経路を遮断するように、電流制御素子51、52の動作を制御する。
保護素子3は、たとえば、バッテリスタック45と充放電制御回路50との間の充放電電流経路上に接続され、その動作が電流制御素子47によって制御される。
検出回路46は、各バッテリセル41〜44と接続され、各バッテリセル41〜44の電圧値を検出して、各電圧値を充放電制御回路50の制御部53に供給する。また、検出回路46は、いずれか1つのバッテリセル41〜44が過充電電圧又は過放電電圧になったときに電流制御素子47を制御する制御信号を出力する。
電流制御素子47は、たとえばFETにより構成され、検出回路46から出力される検出信号によって、バッテリセル41〜44の電圧値が所定の過放電又は過充電状態を超える電圧になったとき、保護素子3を動作させて、バッテリスタック45の充放電電流経路を電流制御素子51、52のスイッチ動作によらず遮断するように制御する。
以上のような構成からなるバッテリパック40において、保護素子3の構成について具体的に説明する。
まず、本発明が適用された保護素子3は、図18に示すような回路構成を有する。すなわち、保護素子3は、発熱体引出電極16を介して直列接続された可溶導体13と、可溶導体13の接続点を介して通電して発熱させることによって可溶導体13を溶融する発熱体14とからなる回路構成である。また、保護素子3では、たとえば、可溶導体13が充放電電流経路上に直列接続され、発熱体14が電流制御素子47と接続される。保護素子3の2個の電極12は、それぞれ外部接続端子21を介して、一方は、A1に接続され、他方は、A2に接続される。また、発熱体引出電極16とこれに接続された発熱体電極18は、P1に接続され、他方の発熱体電極18は、外部接続端子21を介してP2に接続される。
このような回路構成からなる保護素子3は、発熱体14の発熱により、電流経路上の可溶導体13を確実に溶断することができる。このとき、回路基板2の実装領域Rには、実装に必要な最小限の電極パターンのみ形成され、保護素子3の下方には熱容量の大きな不要な電極パターンが設けられていないため、保護素子3の絶縁基板11の法線方向への放熱が抑制され、発熱体14の熱を効率よく可溶導体13へ伝えることができる。したがって、保護回路基板1は、可溶導体13を速やかに溶断することができる。
なお、本発明の保護素子は、リチウムイオン二次電池のバッテリパックに用いる場合に限らず、電気信号による電流経路の遮断を必要とする様々な用途にももちろん応用可能である。
1 保護回路基板、 2 回路基板、3 保護素子、11 絶縁基板、11a 裏面、11b 第1の辺、11c 第2の辺、11d 第3の辺、12 電極、13 可溶導体、14 発熱体、15 絶縁部材、16 発熱体引出電極、17 フラックス、18 発熱体電極、20 ハーフスルーホール、21 外部接続端子、25 接続電極、30 積層板、31 最上層、32 第2層、33 第3層、40 バッテリパック、41〜44 バッテリセル、45 バッテリスタック、46 検出回路、47 電流制御素子、50 充放電制御回路、51,52 電流制御素子、53 制御部、55 充電装置

Claims (7)

  1. 回路基板と、上記回路基板上に実装される保護素子とを有する保護回路基板において、
    上記保護素子は、
    絶縁基板と、
    上記絶縁基板に形成された発熱体と、
    上記絶縁基板に積層された第1及び第2の電極と、
    上記絶縁基板の上記回路基板への実装面側の一側縁部に設けられ、上記第1の電極と連続する第1の接続端子と、
    上記実装面側の他側縁部に設けられ、上記第2の電極と連続する第2の接続端子と、
    上記第1及び第2の電極の間の電流経路上に設けられ、上記発熱体に電気的に接続された発熱体引出電極と、
    上記発熱体引出電極から上記第1及び第2の電極にわたって積層され、熱により溶断することにより、該第1の電極と該第2の電極との間の電流経路を遮断する可溶導体とを備え、
    上記回路基板は、上記保護素子が実装される領域内において、上記保護素子との接続電極を除き、上記保護素子の下側に電極パターンが設けられていない保護回路基板。
  2. 上記回路基板は、上記第1、第2の接続端子と接続される第1、第2の接続電極を有し、少なくとも上記保護素子が実装される領域内において、上記第1、第2の接続電極の幅が、上記絶縁基板の上記第1、第2の接続端子が設けられた側縁の幅より狭い請求項1記載の保護回路基板。
  3. 上記第1、第2の接続電極は、上記保護素子の実装領域外において、上記絶縁基板の上記第1、第2の接続端子が設けられた側縁の幅以上の幅を有し、上記実装領域内において、線幅が細線化される請求項2記載の保護回路基板。
  4. 上記第1、第2の接続電極は、上記第1、第2の接続端子の幅以上の幅を有する請求項2又は3に記載の保護回路基板。
  5. 上記回路基板は、上記実装領域外において、ダミー電極が形成されている請求項1〜4のいずれか1項に記載の保護回路基板。
  6. 上記回路基板は、多層基板であり、上記保護素子の下側が、一又は複数層にわたって導電パターンが除去されている請求項1記載の保護回路基板。
  7. 上記保護素子は、上記第1、第2の電極及び上記第1、第2の接続端子が、該第1、第2の電極が設けられた側縁の中央部に形成され、上記中央部に形成されたスルーホールを介して連続されている請求項1〜6のいずれか1項に記載の保護回路基板。
JP2013164517A 2013-08-07 2013-08-07 保護回路基板 Active JP6231324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013164517A JP6231324B2 (ja) 2013-08-07 2013-08-07 保護回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013164517A JP6231324B2 (ja) 2013-08-07 2013-08-07 保護回路基板

Publications (2)

Publication Number Publication Date
JP2015035280A true JP2015035280A (ja) 2015-02-19
JP6231324B2 JP6231324B2 (ja) 2017-11-15

Family

ID=52543687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164517A Active JP6231324B2 (ja) 2013-08-07 2013-08-07 保護回路基板

Country Status (1)

Country Link
JP (1) JP6231324B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032583B2 (en) 2016-02-17 2018-07-24 Dexerials Corporation Protective circuit substrate
CN108701566A (zh) * 2016-03-23 2018-10-23 迪睿合株式会社 保护元件
USD976215S1 (en) * 2021-01-18 2023-01-24 Dexerials Corporation Fuse
USD976216S1 (en) * 2021-01-18 2023-01-24 Dexerials Corporation Fuse
USD981966S1 (en) * 2021-01-18 2023-03-28 Dexerials Corporation Fuse

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173427A (ja) * 1998-12-03 2000-06-23 Nec Kansai Ltd 保護装置組立構体および保護装置
JP2000285777A (ja) * 1999-03-31 2000-10-13 Nec Kansai Ltd 保護素子
JP2004022290A (ja) * 2002-06-14 2004-01-22 Nec Schott Components Corp チップタイプ温度ヒューズの実装構造
JP2010003665A (ja) * 2008-05-23 2010-01-07 Sony Chemical & Information Device Corp 保護素子及び二次電池装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173427A (ja) * 1998-12-03 2000-06-23 Nec Kansai Ltd 保護装置組立構体および保護装置
JP2000285777A (ja) * 1999-03-31 2000-10-13 Nec Kansai Ltd 保護素子
JP2004022290A (ja) * 2002-06-14 2004-01-22 Nec Schott Components Corp チップタイプ温度ヒューズの実装構造
JP2010003665A (ja) * 2008-05-23 2010-01-07 Sony Chemical & Information Device Corp 保護素子及び二次電池装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032583B2 (en) 2016-02-17 2018-07-24 Dexerials Corporation Protective circuit substrate
CN108701566A (zh) * 2016-03-23 2018-10-23 迪睿合株式会社 保护元件
CN108701566B (zh) * 2016-03-23 2020-06-30 迪睿合株式会社 保护元件
USD976215S1 (en) * 2021-01-18 2023-01-24 Dexerials Corporation Fuse
USD976216S1 (en) * 2021-01-18 2023-01-24 Dexerials Corporation Fuse
USD981966S1 (en) * 2021-01-18 2023-03-28 Dexerials Corporation Fuse

Also Published As

Publication number Publication date
JP6231324B2 (ja) 2017-11-15

Similar Documents

Publication Publication Date Title
JP6336725B2 (ja) 保護素子、及びこれを用いた保護回路基板
JP6437253B2 (ja) 保護素子及び実装体
JP6576618B2 (ja) 保護素子
JP6371118B2 (ja) 保護素子、及びバッテリパック
WO2015156019A1 (ja) 保護素子、保護回路及びバッテリ回路
WO2020129406A1 (ja) 保護素子及びバッテリパック
TWI765940B (zh) 保護元件
JP6231324B2 (ja) 保護回路基板
JP2018092892A (ja) 保護素子
JP2024009983A (ja) 保護素子及びバッテリパック
WO2016017567A1 (ja) 保護素子及び保護回路
KR102043051B1 (ko) 보호 소자
JP6621255B2 (ja) 保護素子、ヒューズ素子
US20170236667A1 (en) Protective element and protective circuit substrate using the same
JP6254859B2 (ja) 遮断素子、遮断素子回路、
WO2015030020A1 (ja) 遮断素子、及び遮断素子回路
JP6058476B2 (ja) 保護素子、及び保護素子が実装された実装体
JP6231323B2 (ja) 保護素子、及びこれを用いた保護回路基板
US10032583B2 (en) Protective circuit substrate
JP6202992B2 (ja) 保護回路、バッテリ回路、保護素子、保護素子の駆動方法
JP2014127269A (ja) 保護素子、バッテリモジュール
JP2018018835A (ja) 保護素子、ヒューズ素子
JP6223142B2 (ja) 短絡素子
WO2015107632A1 (ja) 保護素子
JP2014127270A (ja) 保護素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6231324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250