JP2015032670A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2015032670A
JP2015032670A JP2013160673A JP2013160673A JP2015032670A JP 2015032670 A JP2015032670 A JP 2015032670A JP 2013160673 A JP2013160673 A JP 2013160673A JP 2013160673 A JP2013160673 A JP 2013160673A JP 2015032670 A JP2015032670 A JP 2015032670A
Authority
JP
Japan
Prior art keywords
electrode pad
region
hole
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013160673A
Other languages
Japanese (ja)
Inventor
伸 早坂
Shin Hayasaka
伸 早坂
山田　智也
Tomoya Yamada
智也 山田
鈴木　俊夫
Toshio Suzuki
俊夫 鈴木
大竹　精一郎
Seiichiro Otake
精一郎 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013160673A priority Critical patent/JP2015032670A/en
Publication of JP2015032670A publication Critical patent/JP2015032670A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which prevents a needle tip of a probe needle from easily reaching a bonding region at the time of a probing test without processing a base material by etching.SOLUTION: A semiconductor device 1 comprises a base material 2 having a plane surface 2a and an electrode pad 3 provided on the plane surface 2a. The electrode pad 3 includes in a region between a bonding region 3a and a test region 3b, a through hole 3c penetrating from one surface of the electrode pad 3, which contacts the base material 2 to the other surface opposite to the one surface. The through hole 3c is formed so as to zone the bonding region 3a and the test region 3b of the electrode pad 3 when viewed from a normal direction with respect to the plane surface 2a. As a result, even when a needle tip of a probe needle slides to the bonding region 3a side, shifting of the needle tip is stopped by a level difference produced by the through hole 3a and the needle tip of the probe needle is prevented from easily reaching the bonding region 3a.

Description

本発明は、電極パッドが備えられた半導体装置に関する。   The present invention relates to a semiconductor device provided with an electrode pad.

従来、半導体装置の製造工程におけるウェハ上に半導体集積回路を作りこむ前工程とダイシング、マウント、ボンディング、仕上げなどを行う後工程との間に、半導体集積回路の機能・性能に関するテストが行われている。このテストは、半導体素子をテスタに接続して回路を動作させることで行われる。具体的には、プローバと呼ばれる駆動装置により、プローブ針の針先を検査対象の半導体素子の電極パッドに接触させて半導体素子の電気的特性の検査（プロービング試験）が行われる。そして、この電極パッド内には、一般に、ワイヤボンディング用のボンディング領域とプローブによる検査用の検査領域が設けられる。   Conventionally, tests related to the function and performance of a semiconductor integrated circuit have been performed between a pre-process for forming a semiconductor integrated circuit on a wafer in a semiconductor device manufacturing process and a post-process for performing dicing, mounting, bonding, finishing, etc. Yes. This test is performed by connecting a semiconductor element to a tester and operating the circuit. Specifically, the electrical characteristics of the semiconductor element (probing test) are performed by a driving device called a prober with the probe tip brought into contact with the electrode pad of the semiconductor element to be inspected. In general, a bonding area for wire bonding and an inspection area for inspection by a probe are provided in the electrode pad.

ここで、半導体装置は微細であるため、プロービング試験中にプローブ針の針先が検査領域をはみ出してボンディング領域まで到達してしまうことがある。プローブ針の針先が検査領域をはみ出してボンディング領域まで到達してしまうと、電極パッドの表面が荒れ、電極パッドの構成材料（アルミニウムなど）が剥離してしまうことがある。このように損傷した電極パッドの表面にワイヤボンディングを行った際には、ボンディングワイヤ（金など）と電極パッドの構成材料（アルミニウムなど）との合金層が形成されず、ワイヤボンディングの十分な接合強度を得ることが困難となる。   Here, since the semiconductor device is fine, the probe tip of the probe needle may protrude from the inspection region and reach the bonding region during the probing test. If the probe tip of the probe needle protrudes from the inspection area and reaches the bonding area, the surface of the electrode pad may be rough, and the constituent material (such as aluminum) of the electrode pad may be peeled off. When wire bonding is performed on the surface of the electrode pad damaged in this way, an alloy layer between the bonding wire (such as gold) and the constituent material of the electrode pad (such as aluminum) is not formed, and sufficient bonding of the wire bonding is achieved. It becomes difficult to obtain strength.

そこで、プロービング試験の際にプローブ針の針先がボンディング領域に到達し難くなる構造を備えた半導体装置として、特許文献１に記載の半導体装置が提案されている。この半導体装置は、基材であるＩＣチップと電極パッド（アルミニウム）とを有する構成とされている。この基材は、半導体基板上に金属配線（銅）等が備えられていると共にその最表面に絶縁膜（二酸化シリコン膜）が備えられた構成とされており、この絶縁膜（二酸化シリコン膜）の表面において電極パッドが設けられている。電極パッド内には、ワイヤボンディング用のボンディング領域とプローブによる検査用の検査領域が設けられている。この半導体装置では、ボンディング領域と検査領域との間の領域において、ボンディング領域と検査領域との境界部分を目視により明確に確認するための溝部が設けられている。より具体的には、絶縁膜（二酸化シリコン膜）の表面のうちボンディング領域と検査領域との間の領域において、溝部が形成されている。そして、この溝に倣うように、電極パッドであるアルミニウム層の表面において溝部が形成されている。   Therefore, a semiconductor device described in Patent Document 1 has been proposed as a semiconductor device having a structure in which the probe tip of the probe needle does not easily reach the bonding region during the probing test. This semiconductor device has an IC chip as a base material and electrode pads (aluminum). This base material has a structure in which a metal wiring (copper) or the like is provided on a semiconductor substrate and an insulating film (silicon dioxide film) is provided on the outermost surface thereof. This insulating film (silicon dioxide film) An electrode pad is provided on the surface. In the electrode pad, a bonding area for wire bonding and an inspection area for inspection by a probe are provided. In this semiconductor device, in a region between the bonding region and the inspection region, a groove portion is provided for clearly confirming the boundary portion between the bonding region and the inspection region by visual observation. More specifically, a groove is formed in a region between the bonding region and the inspection region in the surface of the insulating film (silicon dioxide film). And the groove part is formed in the surface of the aluminum layer which is an electrode pad so that this groove | channel may be followed.

なお、この特許文献１に記載の半導体装置における溝部は、製造工程において以下のように形成される。まず、半導体基板上に金属配線（銅）等が備えられた層の表面において、プラズマ化学気相成長法により絶縁膜（二酸化シリコン膜）を積層形成する。次に、この膜上にフォトリソグラフィ技術によりレジストマスクを形成した後に、このレジストマスクを用いてドライエッチングを施すことにより、絶縁膜の表面に溝部を形成する。そして、溝部が形成された絶縁膜の表面に、スパッタリング法によりアルミニウム層を積層形成することで、絶縁膜の表面に形成された溝部に倣うように、電極パッド（アルミニウム層）の表面にも溝部を形成する。   Note that the groove in the semiconductor device described in Patent Document 1 is formed as follows in the manufacturing process. First, an insulating film (silicon dioxide film) is formed by plasma chemical vapor deposition on the surface of a layer provided with metal wiring (copper) or the like on a semiconductor substrate. Next, after a resist mask is formed on the film by a photolithography technique, a groove is formed on the surface of the insulating film by performing dry etching using the resist mask. Then, an aluminum layer is laminated on the surface of the insulating film in which the groove is formed, so that the groove is also formed on the surface of the electrode pad (aluminum layer) so as to follow the groove formed on the surface of the insulating film. Form.

特開２０１０−２０６１４１号公報JP 2010-206141 A

特許文献１の半導体装置では、基材の一部である絶縁膜（二酸化シリコン膜）に溝部を設けることで電極パッドに溝部を形成している。そして、この絶縁膜（二酸化シリコン膜）における溝部は、エッチングにより形成される。すなわち、この半導体装置の製造においては、電極パッドに溝部を形成するために基材をエッチングにより加工する工程が必要となる。しかしながら、エッチングを施すことができる材料には制限があり、また、エッチングにより基材中の配線に悪影響を与える等の不具合が生じることがあるため、電極パッドに溝部を形成するために基材をエッチングにより加工することは好ましくない。   In the semiconductor device of Patent Document 1, the groove is formed in the electrode pad by providing the groove in the insulating film (silicon dioxide film) which is a part of the base material. And the groove part in this insulating film (silicon dioxide film) is formed by etching. That is, in the manufacture of this semiconductor device, a step of processing the base material by etching is required to form the groove in the electrode pad. However, there is a limit to the material that can be etched, and the etching may adversely affect the wiring in the base material. For this reason, the base material may be used to form a groove in the electrode pad. Processing by etching is not preferable.

本発明は上記点に鑑みて、電極パッドが備えられた半導体装置において、基材を加工せずに、基材の平面が維持されたままで貫通穴を形成することで、プロービング試験の際にボンディング領域にプローブ針の針先が到達し難くなる構成を提供することを目的とする。   In view of the above points, the present invention provides a semiconductor device equipped with an electrode pad by forming a through-hole while maintaining the flat surface of the base material without processing the base material. An object of the present invention is to provide a configuration that makes it difficult for the probe tip to reach the region.

上記目的を達成するため、請求項１に記載の発明では、平面（２ａ）を有する基材（２）と、この平面上に設けられた金属膜よりなる電極パッド（３）と、が備えられた半導体装置において、電極パッドのうちワイヤボンディング用のボンディング領域とプローブによる検査用の検査領域とを区画するように形成された、電極パッドのうち基材と接触する一面とこの一面に対向する他面まで貫通する貫通穴（３ｃ）が設けられていることを特徴とする。   In order to achieve the above object, the invention described in claim 1 includes a base material (2) having a flat surface (2a) and an electrode pad (3) made of a metal film provided on the flat surface. In the semiconductor device, one surface of the electrode pad that is in contact with the substrate and that is opposed to the one surface is formed so as to partition a bonding region for wire bonding and an inspection region for inspection by a probe. A through hole (3c) penetrating to the surface is provided.

このような構成とされているため、プロービング試験の際に、プローブ針の針先がボンディング領域側に滑ってしまっても、貫通穴による段差によりプローブ針の針先の移動が止められる。この貫通穴の滑り止め効果により、プローブ針の針先がボンディング領域に到達し難くなる。さらに、基材を加工せずに基材の平面が維持されたままで貫通穴を形成するため、基材の材料がエッチングを施すことができる材料に制限されることや、エッチングにより基材中の配線に悪影響を与える等の不具合が生じることがない。   Due to such a configuration, even when the probe tip of the probe needle slips to the bonding region side during the probing test, the movement of the probe tip of the probe needle is stopped by the step due to the through hole. This anti-slip effect of the through hole makes it difficult for the needle tip of the probe needle to reach the bonding region. Furthermore, in order to form a through-hole while maintaining the plane of the substrate without processing the substrate, the material of the substrate is limited to a material that can be etched, There are no problems such as adversely affecting the wiring.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態における半導体装置を示す概略平面図である。1 is a schematic plan view showing a semiconductor device according to a first embodiment of the present invention. （ａ）は、図１に示す半導体装置の電極パッド付近の部分（図１中の一点鎖線で囲んだ部分）の拡大図であり、（ｂ）は、（ａ）が示す部分のIIｂ−IIｂ概略断面図である。(A) is an enlarged view of a portion in the vicinity of the electrode pad of the semiconductor device shown in FIG. 1 (a portion surrounded by a one-dot chain line in FIG. 1), and (b) is a portion IIb-IIb of the portion shown in (a). It is a schematic sectional drawing. （ａ）は、本発明の第２実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のIIIｂ−IIIｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to a second embodiment of the present invention, and (b) is a schematic cross-sectional view of the portion indicated by (a) in IIIb-IIIb. （ａ）は、本発明の第３実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のIＶｂ−IＶｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to a third embodiment of the present invention, and (b) is a schematic IVb-IVb cross-sectional view of the portion indicated by (a). （ａ）は、本発明の他の実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のＶｂ−Ｖｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to another embodiment of the present invention, and (b) is a schematic Vb-Vb cross-sectional view of the portion indicated by (a). （ａ）は、本発明の別の他の実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のＶIｂ−ＶIｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to another embodiment of the present invention, and (b) is a schematic VIb-VIb sectional view of the portion indicated by (a). （ａ）は、本発明の別の他の実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のＶIIｂ−ＶIIｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to another embodiment of the present invention, and (b) is a schematic cross-sectional view of the portion indicated by (a), VIIb-VIIb. （ａ）は、本発明の別の他の実施形態における半導体装置の電極パッド付近の部分の拡大図であり、（ｂ）は、（ａ）が示す部分のＶIIIｂ−ＶIIIｂ概略断面図である。(A) is an enlarged view of a portion near an electrode pad of a semiconductor device according to another embodiment of the present invention, and (b) is a schematic cross-sectional view of the portion indicated by (a), VIIIb-VIIIb.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
本発明の第１実施形態に係る半導体装置１について図１を参照して説明する。 (First embodiment)
A semiconductor device 1 according to a first embodiment of the present invention will be described with reference to FIG.

半導体装置１は、半導体集積回路が備えられた装置であり、平面２ａを有する基材２と、平面２ａ上に設けられた複数の電極パッド３と、が備えられた構成とされる。半導体装置１は、例えば、ＩＣチップや、ＩＣチップがセラミック等の基板に搭載された構成の装置等で構成される。   The semiconductor device 1 is a device provided with a semiconductor integrated circuit, and includes a base material 2 having a flat surface 2a and a plurality of electrode pads 3 provided on the flat surface 2a. The semiconductor device 1 is configured by, for example, an IC chip or a device having a configuration in which the IC chip is mounted on a substrate such as ceramic.

基材２は、半導体基板に半導体集積回路が備えられて構成されるＩＣチップであり、その表面や内層において金属配線（例えば銅）が設けられた構成とされている。   The substrate 2 is an IC chip configured by providing a semiconductor integrated circuit on a semiconductor substrate, and has a configuration in which metal wiring (for example, copper) is provided on the surface or inner layer thereof.

ここでは、図１に示されるように、半導体装置１は、シリコン半導体を用いた平板状で半導体集積回路が設けられた一般的なＩＣチップを基材２として、このＩＣチップ２の表面である平面２ａ上に複数の電極パッド３が備えられた構成とされている。   Here, as shown in FIG. 1, the semiconductor device 1 is a surface of the IC chip 2 using a general IC chip having a flat plate shape using a silicon semiconductor and provided with a semiconductor integrated circuit as a base material 2. A plurality of electrode pads 3 are provided on the plane 2a.

各電極パッド３は、スパッタリング法などの一般的な製法により形成されるアルミニウムよりなる膜であり、図２（ａ）に示されるように、ＩＣチップ２の平面２ａに対する法線方向から見て、その外形が長方形状となるように形成されている。   Each electrode pad 3 is a film made of aluminum formed by a general manufacturing method such as a sputtering method. As shown in FIG. 2A, the electrode pad 3 is seen from the normal direction to the plane 2a of the IC chip 2, The outer shape is formed in a rectangular shape.

図１に示されるように、ポリイミド膜よりなる保護膜４が、ＩＣチップ２の平面２ａの全域に亘って、かつ、各電極パッド３の表面が露出するようにして形成されている。具体的には、図２（ａ）に示されるように、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の表面のうち外縁部のみを覆うように保護膜４が設けられており、この保護膜４に囲まれた長方形状の領域において各電極パッド３が露出している。   As shown in FIG. 1, a protective film 4 made of a polyimide film is formed over the entire area of the flat surface 2a of the IC chip 2 so that the surface of each electrode pad 3 is exposed. Specifically, as shown in FIG. 2A, the protective film 4 is provided so as to cover only the outer edge portion of the surface of each electrode pad 3 when viewed from the normal direction to the plane 2a of the IC chip 2. Each electrode pad 3 is exposed in a rectangular region surrounded by the protective film 4.

そして、本実施形態では、図２（ａ）に示されるように、保護膜４で囲まれた各電極パッド３の長方形状の領域のうち、一方側の領域がワイヤボンディング用のボンディング領域３ａとされ、他方側の領域がプローブによる検査用の検査領域３ｂとされている。   In the present embodiment, as shown in FIG. 2A, one of the rectangular regions of each electrode pad 3 surrounded by the protective film 4 is a bonding region 3a for wire bonding. The other region is an inspection region 3b for inspection with a probe.

図２（ａ）、（ｂ）に示されるように、各電極パッド３のうちボンディング領域３ａと検査領域３ｂの間の領域において、電極パッド３のうち基材２と接触する一面とこの一面に対向する他面まで貫通する貫通穴３ｃが設けられている。貫通穴３ｃは、基材２の平面２ａに対する法線方向から見て、電極パッド３のうちボンディング領域３ａと検査領域３ｂとを区画するように形成されている。また、貫通穴３ｃは、その外形が、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の短手方向を長手方向とする長方形状となるように形成されている。なお、この貫通穴３ｃは、例えばエッチングなどの一般的な製法により形成される。   As shown in FIGS. 2 (a) and 2 (b), in each electrode pad 3 between the bonding region 3a and the inspection region 3b, one surface of the electrode pad 3 that comes into contact with the substrate 2 and this one surface. A through hole 3c that penetrates to the opposite other surface is provided. The through hole 3 c is formed so as to partition the bonding region 3 a and the inspection region 3 b in the electrode pad 3 when viewed from the normal direction to the flat surface 2 a of the substrate 2. Further, the through hole 3c is formed so that its outer shape becomes a rectangular shape with the short direction of the rectangle, which is the outer shape of each electrode pad 3, as the longitudinal direction when viewed from the normal direction to the plane 2a of the IC chip 2. Has been. The through hole 3c is formed by a general manufacturing method such as etching.

図２（ａ）に示されるように、貫通穴３ｃは、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の短手方向のうち一方側および他方側の両側において、保護膜４にまで及ぶように形成されている。すなわち、本実施形態では、各電極パッド３の外形である長方形の短手方向におけるボンディング領域３ａの端から端まで、および、各電極パッド３の外形である長方形の短手方向における検査領域３ｂの端から端まで、貫通穴３ｃが形成されている。   As shown in FIG. 2A, the through hole 3 c is formed on one side and the other side of the rectangular short direction which is the outer shape of each electrode pad 3 when viewed from the normal direction to the plane 2 a of the IC chip 2. It is formed so as to extend to the protective film 4 on both sides. That is, in this embodiment, the end of the bonding region 3a in the rectangular short direction which is the outer shape of each electrode pad 3 and the inspection region 3b in the short direction of the rectangle which is the outer shape of each electrode pad 3 are used. A through hole 3c is formed from end to end.

ただし、図２（ａ）に示されるように、貫通穴３ｃは、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の内側に形成されている。すなわち、本実施形態では、電極パッド３を構成する金属膜が、長方形状とされた貫通穴３ｃの長手方向の両端において、ボンディング領域３ａを含む部位と検査領域３ｂを含む部位とが連結された構成とされている。そして、本実施形態では、このように各電極パッド３のうちボンディング領域３ａを含む部位と検査領域３ｂを含む部位とが連結されていることで、各電極パッド３のうちボンディング領域３ａと検査領域３ｂとが電気的に接続されている。   However, as shown in FIG. 2A, the through hole 3 c is formed inside the rectangle that is the outer shape of each electrode pad 3 when viewed from the normal direction to the plane 2 a of the IC chip 2. That is, in this embodiment, the metal film constituting the electrode pad 3 is connected to the part including the bonding region 3a and the part including the inspection region 3b at both ends in the longitudinal direction of the rectangular through hole 3c. It is configured. And in this embodiment, the part containing bonding area | region 3a and the part containing test | inspection area | region 3b among each electrode pad 3 are connected in this way, and bonding area | region 3a and test | inspection area | region among each electrode pad 3 are connected. 3b is electrically connected.

ここで、貫通穴３ｃの大きさは、プロービング試験に用いられるプローブ針の針先の大きさを考慮して、後述する貫通穴３ｃの滑り止め効果を得るために必要な大きさとされる。ここでは、プローブ針の針先が直径５０μｍ以下であるため、ＩＣチップ２の平面２ａに対する法線方向から見て、貫通穴３ｃの外形である長方形の短手方向の長さを、プローブ針の針先の直径の１／２以上としている。なお、貫通穴３ｃの外形である長方形の長手方向の長さは、ボンディングワイヤの径を考慮した任意の長さとされ得る。また、貫通穴３ｃの深さは、電極パッド３を構成する金属膜の膜厚と同一となるため、一般的に１０μｍ以下となる。   Here, the size of the through-hole 3c is set to a size necessary for obtaining the anti-slip effect of the through-hole 3c described later in consideration of the size of the tip of the probe needle used in the probing test. Here, since the needle tip of the probe needle has a diameter of 50 μm or less, the length in the short direction of the rectangle that is the outer shape of the through hole 3c when viewed from the normal direction to the plane 2a of the IC chip 2 is set to It is set to 1/2 or more of the diameter of the needle tip. In addition, the length of the longitudinal direction of the rectangle which is the external shape of the through-hole 3c can be made into arbitrary length considering the diameter of the bonding wire. Moreover, since the depth of the through hole 3c is the same as the thickness of the metal film constituting the electrode pad 3, it is generally 10 μm or less.

以上のように、本実施形態に係る半導体装置１は、各電極パッド３のうちボンディング領域３ａと検査領域３ｂの間の領域において、電極パッド３のうち基材２と接触する一面とこの一面に対向する他面まで貫通する貫通穴３ｃが設けられた構成とされている。貫通穴３ｃは、基材２の平面２ａに対する法線方向から見て、電極パッド３のうちボンディング領域３ａと検査領域３ｂとを区画するように形成されている。   As described above, in the semiconductor device 1 according to the present embodiment, in the electrode pad 3 in the region between the bonding region 3a and the inspection region 3b, one surface of the electrode pad 3 that is in contact with the substrate 2 and this one surface. It is set as the structure provided with the through-hole 3c which penetrates to the other surface which opposes. The through hole 3 c is formed so as to partition the bonding region 3 a and the inspection region 3 b in the electrode pad 3 when viewed from the normal direction to the flat surface 2 a of the substrate 2.

このため、本実施形態に係る半導体装置１では、プロービング試験の際に、プローブ針の針先がボンディング領域３ａ側に滑ってしまっても、貫通穴３ｃによる段差によりプローブ針の針先の移動が止められる。この貫通穴３ｃの滑り止め効果により、本実施形態に係る半導体装置１では、プローブ針の針先がボンディング領域３ａに到達し難くなる。なお、基材であるＩＣチップ２の平面２ａが、電極パッド３を構成する金属膜よりも硬く崩れにくい材料である酸化膜などで構成されている場合には、この酸化膜などが貫通穴３ｃの内部で露出している部分の滑り止め効果によりプローブ針がさらに移動し難くなる。   For this reason, in the semiconductor device 1 according to the present embodiment, even if the probe tip of the probe needle slips to the bonding region 3a side during the probing test, the probe tip of the probe needle moves due to the step formed by the through hole 3c. It can be stopped. Due to the anti-slip effect of the through hole 3c, in the semiconductor device 1 according to the present embodiment, the probe tip of the probe needle hardly reaches the bonding region 3a. In addition, when the flat surface 2a of the IC chip 2 that is the base material is formed of an oxide film that is harder than the metal film constituting the electrode pad 3 and is not easily broken, the oxide film is formed in the through hole 3c. The probe needle is more difficult to move due to the anti-slip effect of the exposed portion inside the.

さらに、本実施形態係る半導体装置１では、基材であるＩＣチップ２を加工せずに、ＩＣチップ２の平面２ａが維持されたままで貫通穴３ｃを形成している。   Furthermore, in the semiconductor device 1 according to the present embodiment, the through-hole 3c is formed while the flat surface 2a of the IC chip 2 is maintained without processing the IC chip 2 as the base material.

このため、本実施形態係る半導体装置１では、基材の材料がエッチングを施すことができる材料に制限されることや、エッチングにより基材中の配線に悪影響を与える等の不具合が生じることがない。   For this reason, in the semiconductor device 1 according to the present embodiment, the material of the base material is not limited to a material that can be etched, and problems such as adversely affecting the wiring in the base material due to etching do not occur. .

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して、各電極パッド３における貫通穴３ｃが設けられた領域を変更したものあり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。 (Second Embodiment)
A second embodiment of the present invention will be described. The present embodiment is different from the first embodiment in the region where the through hole 3c is provided in each electrode pad 3, and the other parts are the same as those in the first embodiment, and the description is omitted here. To do.

第１実施形態では、図２（ａ）に示されるように、貫通穴３ｃを、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の短手方向のうち一方側および他方側の両側において、保護膜４にまで及ぶように形成していた。しかしながら、本実施形態に係る半導体装置１では、図３（ａ）に示されるように、貫通穴３ｃを、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の短手方向のうち一方側および他方側の両側において、保護膜４にまで及ばないように形成している。ただし、プローブ針の針先が電極パッド３の表面のうち保護膜４と貫通穴３ｃとの間の領域を移動できない程度の距離だけ保護膜４から離すようにして貫通穴３ｃを形成している。ここでは、プローブ針の針先を直径５０μｍ以下としているため、プローブ針の針先の直径の１／２未満の距離だけ保護膜４から離すようにして貫通穴３ｃを形成している。   In the first embodiment, as shown in FIG. 2A, the through-hole 3c is viewed from the normal direction with respect to the plane 2a of the IC chip 2 in the rectangular short direction which is the outer shape of each electrode pad 3. Of these, both sides of one side and the other side are formed to reach the protective film 4. However, in the semiconductor device 1 according to the present embodiment, as shown in FIG. 3A, the through hole 3 c is the outer shape of each electrode pad 3 when viewed from the normal direction with respect to the plane 2 a of the IC chip 2. It is formed so as not to reach the protective film 4 on both sides on one side and the other side in the rectangular short direction. However, the through hole 3c is formed so that the tip of the probe needle is separated from the protective film 4 by a distance that cannot move the region between the protective film 4 and the through hole 3c on the surface of the electrode pad 3. . Here, since the tip of the probe needle has a diameter of 50 μm or less, the through hole 3c is formed so as to be separated from the protective film 4 by a distance less than ½ of the diameter of the probe tip.

なお、ここでは、上述したようにプローブ針の針先が直径５０μｍ以下であるため、ＩＣチップ２の平面２ａに対する法線方向から見て、貫通穴３ｃの外形である長方形の短手方向の長さを、プローブ針の針先の直径の１／２以上としている。なお、貫通穴３ｃの外形である長方形の長手方向の長さは、第１実施形態と同様、ボンディングワイヤの径を考慮した任意の長さとされ得る。また、貫通穴３ｃの深さも、第１実施形態と同様、電極パッド３を構成する金属膜と同一となるため、一般的に１０μｍ以下となる。   Here, since the tip of the probe needle has a diameter of 50 μm or less as described above, the length in the short side direction of the rectangle which is the outer shape of the through hole 3c when viewed from the normal direction to the plane 2a of the IC chip 2 This is set to be 1/2 or more of the diameter of the probe tip of the probe needle. Note that the length in the longitudinal direction of the rectangle which is the outer shape of the through hole 3c can be set to an arbitrary length in consideration of the diameter of the bonding wire, as in the first embodiment. Moreover, since the depth of the through hole 3c is the same as that of the metal film constituting the electrode pad 3 as in the first embodiment, it is generally 10 μm or less.

上記構成としていることで、本実施形態でも第１実施形態と同様、プロービング試験の際に、プローブ針の針先がボンディング領域３ａ側に滑ってしまっても、貫通穴３ｃによる段差によりプローブ針の針先の移動が止められる。この貫通穴３ｃの滑り止め効果により、プローブ針の針先がボンディング領域３ａに到達し難くなる。なお、貫通穴３ｃを、プローブ針の針先が移動できない程度の距離だけ保護膜４から離して形成しているため、プローブ針の針先が電極パッド３の表面のうち保護膜４と貫通穴３ｃとの間の領域を移動してボンディング領域３ａに到達することは防止される。   With the above configuration, in this embodiment as well as in the first embodiment, even when the probe tip of the probe needle slips to the bonding region 3a side during the probing test, the step of the probe needle causes the step of the probe needle. The movement of the needle tip is stopped. The anti-slip effect of the through hole 3c makes it difficult for the probe needle tip to reach the bonding region 3a. In addition, since the through hole 3c is formed away from the protective film 4 by a distance that does not allow the probe needle to move, the probe needle tip is formed on the surface of the electrode pad 3 with the protective film 4 and the through hole. It is possible to prevent the region between 3c and the bonding region 3a from being moved.

さらに、本実施形態では第１実施形態と異なり、貫通穴３ｃを、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の短手方向のうち一方側および他方側の両側において保護膜４にまで及ばないように形成している。このため、第１実施形態では、製造工程においてエッチングにより貫通穴３ｃを形成する際に、貫通穴３ｃが形成された領域付近の保護膜４が、貫通穴３ｃ内に垂れてしまう可能性があるのに対して、本実施形態ではそのような不具合が生じ難い。   Furthermore, in the present embodiment, unlike the first embodiment, the through-hole 3c is viewed from the normal direction with respect to the plane 2a of the IC chip 2, and one side of the rectangular short direction that is the outer shape of each electrode pad 3 and It is formed so as not to reach the protective film 4 on both sides on the other side. Therefore, in the first embodiment, when the through hole 3c is formed by etching in the manufacturing process, the protective film 4 near the region where the through hole 3c is formed may hang down in the through hole 3c. On the other hand, in the present embodiment, such a problem hardly occurs.

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して、各電極パッド３において貫通穴３ｃが設けられた領域を変更すると共に、各電極パッド３とＩＣチップ（基材）２との間に下層配線５等が設けられた構成に変更したものである。その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。 (Third embodiment)
A third embodiment of the present invention will be described. The present embodiment is different from the first embodiment in that the region where the through hole 3 c is provided in each electrode pad 3 is changed, and the lower layer wiring 5 is provided between each electrode pad 3 and the IC chip (base material) 2. Etc. are changed to the configuration provided. Since other aspects are the same as those in the first embodiment, description thereof is omitted here.

第１実施形態では、図２（ａ）に示されるように、貫通穴３ｃを、ＩＣチップ２の平面２ａに対する法線方向から見て、各電極パッド３の外形である長方形の内側に形成していた。しかしながら、本実施形態に係る半導体装置１では、図４（ａ）に示されるように、貫通穴３ｃを、各電極パッド３の外形である長方形の短手方向における端から端まで設けた構成としている。すなわち、本実施形態に係る半導体装置１では、各電極パッド３が、互いに物理的に離された２つの電極パッド３１、３２により構成されるようにしている。そして、本実施形態に係る半導体装置１では、一方の電極パッド３１においてボンディング領域３ａが構成されており、他方の電極パッド３２において検査領域３ｂが構成されている。   In the first embodiment, as shown in FIG. 2A, the through hole 3c is formed inside a rectangle which is the outer shape of each electrode pad 3 when viewed from the normal direction to the plane 2a of the IC chip 2. It was. However, in the semiconductor device 1 according to the present embodiment, as shown in FIG. 4A, the through hole 3 c is provided from end to end in the rectangular lateral direction that is the outer shape of each electrode pad 3. Yes. That is, in the semiconductor device 1 according to the present embodiment, each electrode pad 3 is configured by two electrode pads 31 and 32 that are physically separated from each other. In the semiconductor device 1 according to the present embodiment, the bonding region 3 a is configured in one electrode pad 31, and the inspection region 3 b is configured in the other electrode pad 32.

本実施形態では、図４（ｂ）に示されるように、ＩＣチップ２の一面に下層配線５が設けられ、下層配線５のうちＩＣチップ２と接触する一面に対向する他面に絶縁膜６が設けられ、絶縁膜６中にビア７が設けられた構成としている。そして、本実施形態に係る半導体装置１では、絶縁膜６のうち下層配線５と接触する一面に対向する他面と、ビア７と、により形成される面において、２つの電極パッド３１、３２で構成された電極パッド３が複数備えられた構成としている。   In the present embodiment, as shown in FIG. 4B, the lower layer wiring 5 is provided on one surface of the IC chip 2, and the insulating film 6 is formed on the other surface of the lower layer wiring 5 facing the one surface contacting the IC chip 2. And a via 7 is provided in the insulating film 6. In the semiconductor device 1 according to the present embodiment, the two electrode pads 31 and 32 are formed on the surface formed by the other surface facing the lower surface wiring 5 of the insulating film 6 and the via 7. A plurality of configured electrode pads 3 are provided.

ビア７は、２つのビア７ａ、７ｂで構成され、本実施形態では、それぞれのビア７ａ、７ｂが、絶縁膜６のうち下層配線５と接触する一面から該一面に対向する他面まで貫通するように絶縁膜６中に設けられている。本実施形態では、一方のビア７ａが、電極パッド３１（ボンディング領域３ａ）と下層配線５とを電気的に接続しており、他方のビア７ｂが、電極パッド３２（検査領域３ｂ）と下層配線５とを電気的に接続している。すなわち、本実施形態では、この２つのビア７ａ、７ｂと下層配線５により、ボンディング領域３ａと検査領域３ｂとを電気的に接続している。   The via 7 includes two vias 7a and 7b. In this embodiment, each via 7a and 7b penetrates from one surface of the insulating film 6 that contacts the lower wiring 5 to the other surface that faces the one surface. Thus, it is provided in the insulating film 6. In the present embodiment, one via 7a electrically connects the electrode pad 31 (bonding region 3a) and the lower layer wiring 5, and the other via 7b connects the electrode pad 32 (inspection region 3b) and the lower layer wiring. 5 is electrically connected. That is, in the present embodiment, the bonding region 3a and the inspection region 3b are electrically connected by the two vias 7a and 7b and the lower layer wiring 5.

なお、ここでは、プローブ針の針先が直径５０μｍ以下であるため、ＩＣチップ２の平面２ａに対する法線方向から見て、貫通穴３ｃの外形である長方形の短手方向の長さを、プローブ針の針先の直径の１／２以上としている。なお、貫通穴３ｃの外形である長方形の長手方向の長さは、ボンディングワイヤの径を考慮した任意の長さとされ得る。また、貫通穴３ｃの深さは、電極パッド３を構成する金属膜の膜厚と同一となるため、一般的に１０μｍ以下となる。   Here, since the tip of the probe needle has a diameter of 50 μm or less, the length in the short direction of the rectangle, which is the outer shape of the through hole 3 c, when viewed from the normal direction to the plane 2 a of the IC chip 2, is It is set to 1/2 or more of the diameter of the needle tip of the needle. In addition, the length of the longitudinal direction of the rectangle which is the external shape of the through-hole 3c can be made into arbitrary length considering the diameter of the bonding wire. Moreover, since the depth of the through hole 3c is the same as the thickness of the metal film constituting the electrode pad 3, it is generally 10 μm or less.

上記構成としていることで、本実施形態でも第１実施形態と同様、プロービング試験の際に、プローブ針の針先がボンディング領域３ａ側に滑ってしまっても、貫通穴３ｃによる段差によりプローブ針の針先の移動が止められる。この貫通穴３ｃの滑り止め効果により、プローブ針の針先がボンディング領域３ａに到達し難くなる。   With the above configuration, in the present embodiment as well as in the first embodiment, even when the probe tip of the probe needle slips to the bonding region 3a side during the probing test, the step of the probe needle causes a difference in the probe needle. The movement of the needle tip is stopped. The anti-slip effect of the through hole 3c makes it difficult for the probe needle tip to reach the bonding region 3a.

（他の実施形態）
上記第１実施形態では、図２（ａ）に示されるように、電極パッド３を構成する金属膜を、長方形状とされた貫通穴３ｃの長手方向の両端において、ボンディング領域３ａを含む部位と検査領域３ｂを含む部位とが連結された構成としていた。しかしながら、図５（ａ）、（ｂ）に示されるように、電極パッド３を構成する金属膜を、長方形状とされた貫通穴３ｃの長手方向の一端のみにおいて、ボンディング領域３ａを含む部位と検査領域３ｂを含む部位とが連結された構成としてもよい。この場合は、この一端における連結により、各電極パッド３のうちボンディング領域３ａと検査領域３ｂとが電気的に接続される。 (Other embodiments)
In the first embodiment, as shown in FIG. 2 (a), the metal film constituting the electrode pad 3 is formed at a portion including the bonding region 3a at both ends in the longitudinal direction of the rectangular through hole 3c. It was set as the structure connected with the site | part containing the test | inspection area | region 3b. However, as shown in FIGS. 5A and 5B, the metal film constituting the electrode pad 3 is formed only at one end in the longitudinal direction of the rectangular through hole 3c and the portion including the bonding region 3a. It is good also as a structure with which the site | part containing the test | inspection area | region 3b was connected. In this case, the bonding region 3a and the inspection region 3b of each electrode pad 3 are electrically connected by the connection at this one end.

また、上記実施形態では、図２〜５に示されるように、電極パッド３のうち基材２と接触する一面とこの一面に対向する他面まで貫通する貫通穴３ｃが設けられていることにより、貫通穴３ｃの内部において基材２が露出した構成としていた。しかしながら、上記実施形態において、貫通穴３ｃの内部に、電極パッド３のうち基材２と接触する一面を超えないように保護膜４が充填された構成としてもよい。例えば、第１実施形態において、この構成とした場合は図６に示されるような構成となり、第２実施形態において、この構成とした場合は図７に示されるような構成となり、第３実施形態において、この構成とした場合は図８に示されるような構成となる。   Moreover, in the said embodiment, as FIG. 2-5 shows, by providing the through-hole 3c which penetrates to one surface which contacts the base material 2 among the electrode pads 3, and the other surface which opposes this one surface. The base material 2 is exposed inside the through hole 3c. However, in the said embodiment, it is good also as a structure by which the protective film 4 was filled so that the inside of the through-hole 3c might not exceed one surface which contacts the base material 2 among the electrode pads 3. FIG. For example, when this configuration is used in the first embodiment, the configuration is as shown in FIG. 6, and when this configuration is used in the second embodiment, the configuration is as shown in FIG. In this case, this configuration is as shown in FIG.

これらの場合でも、貫通穴３ｃが形成されていることによって、電極パッド３のうち基材２と接触する一面に対向する他面と、貫通穴３ｃに充填された保護膜４とにより、電極パッド３のうちボンディング領域３ａと検査領域３ｂの間の領域において段差が形成される。そして、この段差によりプローブ針の針先の移動が止められるため、この場合でも、上記実施形態のようなプローブ針に対する滑り止め効果を得られる。   Even in these cases, since the through hole 3c is formed, the electrode pad 3 is formed by the other surface of the electrode pad 3 that faces the base 2 and the protective film 4 filled in the through hole 3c. 3, a step is formed in a region between the bonding region 3 a and the inspection region 3 b. Since the movement of the probe tip of the probe needle is stopped by this step, even in this case, the anti-slip effect on the probe needle as in the above embodiment can be obtained.

１ 半導体装置
２ 基材
２ａ 平面
３ 電極パッド
３ａ ボンディング領域
３ｂ 検査領域
３ｃ 貫通穴
４ 保護膜
５ 下層配線
７ ビア
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Base material 2a Plane 3 Electrode pad 3a Bonding area 3b Inspection area 3c Through hole 4 Protective film 5 Lower layer wiring 7 Via

Claims (3)

平面（２ａ）を有する基材（２）と、前記平面上に設けられた金属膜よりなる電極パッド（３）と、が備えられた半導体装置であって、
前記電極パッドのうち一部の領域が、ワイヤボンディング用のボンディング領域（３ａ）として構成され、前記電極パッドのうち前記ボンディング領域とは別の一部の領域が、前記ボンディング領域と電気的に接続された、プローブによる検査用の検査領域（３ｂ）として構成されており、
前記電極パッドのうち前記ボンディング領域と前記検査領域の間の領域において、前記基材の平面に対する法線方向から見て、前記電極パッドのうち前記ボンディング領域と前記検査領域とを区画するように形成された、前記電極パッドのうち前記基材と接触する一面とこの一面に対向する他面まで貫通する貫通穴（３ｃ）が設けられていることを特徴とする半導体装置。 A semiconductor device comprising: a base material (2) having a flat surface (2a); and an electrode pad (3) made of a metal film provided on the flat surface,
A part of the electrode pad is configured as a bonding area (3a) for wire bonding, and a part of the electrode pad other than the bonding area is electrically connected to the bonding area. Configured as an inspection area (3b) for inspection with a probe,
A region between the bonding region and the inspection region in the electrode pad is formed so as to partition the bonding region and the inspection region in the electrode pad when viewed from a normal direction to the plane of the base material. The semiconductor device according to claim 1, further comprising: a through hole (3 c) penetrating to one surface of the electrode pad contacting the base material and the other surface facing the one surface. 前記電極パッドを構成する金属膜が、前記基材の平面に対する法線方向から見て、前記貫通穴の一端と該一端に対向する他端のうちの少なくともいずれかにおいて、前記ボンディング領域を含む部位と前記検査領域を含む部位とが連結された構成とされていることで、前記電極パッドのうち前記ボンディング領域と前記検査領域とが電気的に接続されていることを特徴とする請求項１に記載の半導体装置。   A portion in which the metal film constituting the electrode pad includes the bonding region in at least one of the one end of the through hole and the other end facing the one end when viewed from the normal direction to the plane of the base material The bonding region and the inspection region of the electrode pad are electrically connected to each other by connecting the portion including the inspection region to the portion including the inspection region. The semiconductor device described. 前記電極パッドが、互いに物理的に離された２つの電極パッド（３１、３２）により構成され、前記２つの電極パッドのうち一方の電極パッド（３１）において前記ボンディング領域が構成されており、前記２つの電極パッドのうち他方の電極パッド（３２）において前記検査領域が構成されており、
前記基材の一面に下層配線（５）が設けられ、前記下層配線のうち前記基材と接触する一面に対向する他面に絶縁膜（６）が設けられ、前記絶縁膜中に複数のビア（７）が設けられた構成とされており、
前記絶縁膜のうち前記下層配線と接触する一面に対向する他面と、前記ビアと、により形成される面において、前記２つの電極パッドで構成された前記電極パッドが複数備えられた構成とされており、
前記複数のビアのうち一部のビア（７ａ）が、前記２つの電極パッドのうち一方の電極パッドと前記下層配線とを電気的に接続しており、前記２つのビアのうち残りのビア（７ｂ）が、前記２つの電極パッドのうち他方の電極パッドと前記下層配線とを電気的に接続していることで、前記ボンディング領域と前記検査領域とが電気的に接続していることを特徴とする請求項１に記載の半導体装置。









The electrode pad is configured by two electrode pads (31, 32) physically separated from each other, and the bonding region is configured in one of the two electrode pads (31), The inspection area is configured in the other electrode pad (32) of the two electrode pads,
A lower layer wiring (5) is provided on one surface of the base material, and an insulating film (6) is provided on the other surface of the lower layer wiring facing the base material, and a plurality of vias are provided in the insulating film. (7) is provided, and
On the surface formed by the other surface of the insulating film facing one surface that contacts the lower layer wiring and the via, a plurality of the electrode pads configured by the two electrode pads are provided. And
A part of the plurality of vias (7a) electrically connects one electrode pad of the two electrode pads and the lower layer wiring, and the remaining via ( 7b) is characterized in that the bonding area and the inspection area are electrically connected by electrically connecting the other electrode pad of the two electrode pads and the lower layer wiring. The semiconductor device according to claim 1.









JP2013160673A 2013-08-01 2013-08-01 Semiconductor device Pending JP2015032670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013160673A JP2015032670A (en) 2013-08-01 2013-08-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160673A JP2015032670A (en) 2013-08-01 2013-08-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2015032670A true JP2015032670A (en) 2015-02-16

Family

ID=52517761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160673A Pending JP2015032670A (en) 2013-08-01 2013-08-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2015032670A (en)

Similar Documents

Publication Publication Date Title
KR100835245B1 (en) Probe and probe manufacturing method
CN109427718B (en) Electronic assembly and method of manufacturing the same
KR101045671B1 (en) Probe Card with Spatial Transducer
JP2016025124A (en) Semiconductor device and method of manufacturing the same
JP6341634B2 (en) Probe guide plate, manufacturing method thereof, and semiconductor inspection apparatus
JP2006351793A (en) Semiconductor device
JP2006210438A (en) Semiconductor device and its manufacturing method
CN106664795B (en) Structure and method for manufacturing same
JP2011059021A (en) Substrate inspection apparatus and alignment method for the same
US20190103327A1 (en) Wafer scale testing and initialization of small die chips
JP2009164607A (en) Bonding pad structure, manufacturing method thereof, and semiconductor package including bonding pad structure
JP6872960B2 (en) Electrical connection device
JP2015132524A (en) Test apparatus
JP2015032670A (en) Semiconductor device
JP2008098225A (en) Semiconductor device
KR102536988B1 (en) Probe-head for electrical device inspection
JP4300795B2 (en) Semiconductor device and inspection method thereof
JP2015002234A (en) Semiconductor device and method of manufacturing the same
JP2012174789A (en) Semiconductor device
JP2010098046A (en) Probe card and method for manufacturing semiconductor device
KR100787745B1 (en) Pcm test pattern for menufacturing semiconductor device
KR100743978B1 (en) Contact element for probe card and method for producing the same
JP2011103334A (en) Semiconductor device and method of manufacturing semiconductor device
CN209544323U (en) Semiconductor devices
JP5164543B2 (en) Probe card manufacturing method