JP2015029238A - Duplexer - Google Patents

Duplexer Download PDF

Info

Publication number
JP2015029238A
JP2015029238A JP2013158439A JP2013158439A JP2015029238A JP 2015029238 A JP2015029238 A JP 2015029238A JP 2013158439 A JP2013158439 A JP 2013158439A JP 2013158439 A JP2013158439 A JP 2013158439A JP 2015029238 A JP2015029238 A JP 2015029238A
Authority
JP
Japan
Prior art keywords
terminal
transmission
reception
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013158439A
Other languages
Japanese (ja)
Other versions
JP6409255B2 (en
Inventor
川端 一也
Kazuya Kawabata
一也 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013158439A priority Critical patent/JP6409255B2/en
Publication of JP2015029238A publication Critical patent/JP2015029238A/en
Application granted granted Critical
Publication of JP6409255B2 publication Critical patent/JP6409255B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transceivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a variable frequency duplexer that can transmit/receive communication signals at low loss in each of a plurality of frequency bands, in a simple configuration.SOLUTION: A variable frequency duplexer 10 includes a transmission terminal Ptx, a reception terminal Prx and a common terminal Pcom. The transmission terminal Ptx and the reception terminal Prx are connected with first and second phase shift circuits 21, 22 having the same circuit configuration, respectively. An impedance compensation circuit 30 is connected between a junction A of the first and second phase shift circuits 21, 22 and the common terminal Pcom. The impedance compensation circuit 30 includes an inductor 301 connected between the junction A and the common terminal Pcom, and a capacitor 302 connected between a common terminal Pcom side of the inductor 301 and a ground. The capacitor 302 is a variable capacitance element, and a change in capacitance adjusts a characteristic of isolation between transmission and reception and reduces insertion losses in transmission and reception signals.

Description

本発明は、送信端子、受信端子、および共通端子を備え、送信端子から入力された高周波信号は共通端子から出力し、共通端子から入力された高周波信号は受信端子から出力するデュプレクサに関する。   The present invention relates to a duplexer that includes a transmission terminal, a reception terminal, and a common terminal, a high-frequency signal input from the transmission terminal is output from the common terminal, and a high-frequency signal input from the common terminal is output from the reception terminal.

従来、携帯通信機器のような無線で高周波信号を送受信する装置では、送信信号と受信信号において共通のアンテナを用いることが一般的である。この場合、送信回路からの送信信号をアンテナに供給し、アンテナから受信信号を受信回路に伝送するために、デュプレクサが多く用いられている。   2. Description of the Related Art Conventionally, an apparatus that transmits and receives a high-frequency signal wirelessly, such as a portable communication device, generally uses a common antenna for a transmission signal and a reception signal. In this case, a duplexer is often used to supply a transmission signal from the transmission circuit to the antenna and transmit a reception signal from the antenna to the reception circuit.

例えば、非特許文献1のFIG22.7.2には、ディバイダ(分配器)の回路構成を用いて、デュプレクサを実現することが記載されている。このデュプレクサは、所謂ウィルキンソン型ディバイダの構成を用いている。このような構成では、デュプレクサの回路構成要素が少なく、低損失な送受信が可能になる。この場合、分配損失が生じるため、送信周波数と受信周波数が異なる場合には、フィルタ構成のデュプレクサが用いられる。   For example, FIG. 22.7.2 of Non-Patent Document 1 describes that a duplexer is realized by using a circuit configuration of a divider (distributor). This duplexer uses a so-called Wilkinson divider configuration. In such a configuration, there are few circuit components of the duplexer, and transmission / reception with low loss becomes possible. In this case, since a distribution loss occurs, a duplexer having a filter configuration is used when the transmission frequency and the reception frequency are different.

22.7 A Tunable Integrated Duplexer with 50dB Isolation in 40nm CMOS, M.Mikhemar,H.Darabi,A.Abidi, ISSCC 2009/SESSION 22/PA AND ANTENNA INTERFACE/ 22.722.7 A Tunable Integrated Duplexer with 50 dB Isolation in 40 nm CMOS, M.M. Mikhemar, H.M. Darabi, A .; Abidi, ISSCC 2009 / SESSION 22 / PA AND ANTENNA INTERFACE / 22.7

一方、現在では、マルチバンド化が進んできており、その結果、デュプレクサの数が増えてしまう、という問題がある。また、上述の従来の回路構成では、単一の狭い周波数帯域で送受信を行う場合には、各通信信号、すなわち送信信号および受信信号を低損失に伝送できるが、異なる周波数帯域を利用する複数の通信信号を、それぞれ低損失に伝送することは難しい。   On the other hand, there is a problem that the number of duplexers is increased as a result of the trend toward multibanding. In the conventional circuit configuration described above, when transmission / reception is performed in a single narrow frequency band, each communication signal, that is, a transmission signal and a reception signal can be transmitted with low loss, but a plurality of different frequency bands are used. It is difficult to transmit communication signals with low loss.

例えば、異なる周波数帯域を利用する複数の通信信号をそれぞれ低損失で送受信するためには、通信信号毎に上述のディバイダの回路構成を備えなければならず、デュプレクサが大型化してしまう。   For example, in order to transmit and receive a plurality of communication signals using different frequency bands with low loss, it is necessary to provide the above-described divider circuit configuration for each communication signal, which increases the size of the duplexer.

また、非特許文献1のFIG22.7.3に示すような回路構成を用いることにより、伝送する周波数を可変できることが記載されているが、回路構成が複雑になるとともに、伝送しようとする複数の通信信号の周波数帯域間で損失の差が大きくなってしまい、実用性に欠ける。さらに、共通端子に接続されるアンテナのインピーダンスが人体などの影響で変化した場合、送信信号と受信信号のアイソレーションが劣化する、という問題がある。   Moreover, although it is described that the frequency to be transmitted can be varied by using the circuit configuration as shown in FIG. 22.7.3 of Non-Patent Document 1, the circuit configuration becomes complicated and a plurality of transmission attempts are made. The difference in loss between the frequency bands of communication signals becomes large and lacks practicality. Furthermore, when the impedance of the antenna connected to the common terminal changes due to the influence of a human body or the like, there is a problem that the isolation between the transmission signal and the reception signal deteriorates.

本発明に目的は、複数の周波数帯域でそれぞれ低損失に通信信号を送受信でき、且つ従来よりも簡単な回路構成で、送信信号と受信信号のアイソレーションを改善できるデュプレクサを提供することにある。   An object of the present invention is to provide a duplexer that can transmit and receive a communication signal with low loss in each of a plurality of frequency bands and that can improve isolation between a transmission signal and a reception signal with a simpler circuit configuration than conventional ones.

この発明は、送信端子、受信端子、および共通端子を備え、送信端子から入力される送信信号を共通端子から出力し、共通端子から入力される受信信号を受信端子から出力するデュプレクサに関するものであり、次の特徴を有する。この発明のデュプレクサは、第1移相回路、第2移相回路、インピーダンス補償回路、および終端抵抗を備える。第1移相回路は、送信端子と共通端子との間に接続された第1のインダクタと第1のキャパシタを含む。第2移相回路は、受信端子と共通端子との間に接続され、第2のインダクタと第2キャパシタを含む。インピーダンス補償回路は、第1の可変キャパシタを備える。第1の可変キャパシタは、第1移相回路と第2移相回路との接続点と共通端子を接続する伝送ラインまたはインダクタとグランドとの間に接続されている。終端抵抗は、送信端子と受信端子との間に接続されている。   The present invention relates to a duplexer that includes a transmission terminal, a reception terminal, and a common terminal, outputs a transmission signal input from the transmission terminal from the common terminal, and outputs a reception signal input from the common terminal from the reception terminal. Have the following characteristics. The duplexer of the present invention includes a first phase shift circuit, a second phase shift circuit, an impedance compensation circuit, and a termination resistor. The first phase shift circuit includes a first inductor and a first capacitor connected between the transmission terminal and the common terminal. The second phase shift circuit is connected between the reception terminal and the common terminal, and includes a second inductor and a second capacitor. The impedance compensation circuit includes a first variable capacitor. The first variable capacitor is connected between a connection point of the first phase shift circuit and the second phase shift circuit and a transmission line or inductor connecting the common terminal and the ground. The termination resistor is connected between the transmission terminal and the reception terminal.

この構成では、第1、第2移相回路、インピーダンス補償回路および終端抵抗によって決まる第1の周波数の送信信号において、送信端子と受信端子との間のアイソレーションを確保できる。さらに、インピーダンス補償回路の第1の可変キャパシタのキャパシタンスを調整することで、第1の周波数とは異なる周波数においても、送信端子と受信端子との間のアイソレーションを確保できる。この際、共通端子と送信端子との間のインピーダンス、および共通端子と受信端子との間のインピーダンスもインピーダンス補償回路で調整することができるので、第1の周波数のみでなく、複数の周波数で低損失な送受信が可能になる。すなわち、周波数可変デュプレクサを構成することができる。   With this configuration, it is possible to ensure isolation between the transmission terminal and the reception terminal in the transmission signal having the first frequency determined by the first and second phase shift circuits, the impedance compensation circuit, and the termination resistor. Furthermore, by adjusting the capacitance of the first variable capacitor of the impedance compensation circuit, it is possible to ensure isolation between the transmission terminal and the reception terminal even at a frequency different from the first frequency. At this time, since the impedance between the common terminal and the transmission terminal and the impedance between the common terminal and the reception terminal can also be adjusted by the impedance compensation circuit, the impedance is reduced not only at the first frequency but also at a plurality of frequencies. Loss transmission / reception becomes possible. That is, a frequency variable duplexer can be configured.

また、この発明のデュプレクサは、インピーダンス補償回路の第1の可変キャパシタと離れた分岐接続点とグランドとの間に接続された第2の可変キャパシタをさらに備えていることが好ましい。   The duplexer according to the present invention preferably further includes a second variable capacitor connected between the first variable capacitor of the impedance compensation circuit and the branch connection point remote from the first variable capacitor.

この構成では、第2の可変キャパシタのキャパシタンスを調整することで、共通端子に接続されるアンテナのインピーダンスが変化しても低損失に送受信を行うことができる。   In this configuration, by adjusting the capacitance of the second variable capacitor, transmission / reception can be performed with low loss even when the impedance of the antenna connected to the common terminal changes.

また、この発明のデュプレクサは、送信端子および受信端子に伝送される送信信号および受信信号をモニタリングして、第2の可変キャパシタのキャパシタンスを調整するキャパシタンス調整回路を備えることが好ましい。   The duplexer of the present invention preferably includes a capacitance adjustment circuit that monitors the transmission signal and the reception signal transmitted to the transmission terminal and the reception terminal and adjusts the capacitance of the second variable capacitor.

この構成では、送信信号の受信端子への漏れを観測して、インピーダンス補償回路にフィードバックできるので、受信端子に接続される受信回路部への送信信号の漏洩による受信回路部のS/N比の劣化を抑制するようにインピーダンスを最適化することができる。   In this configuration, since the leakage of the transmission signal to the reception terminal can be observed and fed back to the impedance compensation circuit, the S / N ratio of the reception circuit unit due to the leakage of the transmission signal to the reception circuit unit connected to the reception terminal can be reduced. Impedance can be optimized to suppress degradation.

また、この発明のデュプレクサは、接続点とグランドとの間に接続されたインダクタとキャパシタの直列回路からなり、送信信号の高調波周波数を共振周波数とするトラップ回路を備えることが好ましい。   The duplexer of the present invention preferably includes a series circuit of an inductor and a capacitor connected between the connection point and the ground, and includes a trap circuit having a harmonic frequency of the transmission signal as a resonance frequency.

この構成では、送信信号の高調波が共通端子から外部へ出力されることを抑制できる。   In this configuration, it is possible to suppress the harmonics of the transmission signal from being output from the common terminal to the outside.

この発明によれば、従来よりも簡単な回路構成でありながら、複数の周波数帯域でそれぞれ低損失に通信信号を送受信することができる。   According to the present invention, a communication signal can be transmitted and received with a low loss in each of a plurality of frequency bands, though the circuit configuration is simpler than in the past.

本発明の第1の実施形態に係る周波数可変デュプレクサの回路図である。1 is a circuit diagram of a variable frequency duplexer according to a first embodiment of the present invention. 本発明の第1の実施形態に係る周波数可変デュプレクサの送信端子と受信端子との間のアイソレーション特性を示すグラフである。It is a graph which shows the isolation characteristic between the transmission terminal and receiving terminal of the variable frequency duplexer which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る周波数可変デュプレクサの送信信号および受信信号の挿入損失特性を示すグラフである。It is a graph which shows the insertion loss characteristic of the transmission signal and reception signal of the frequency variable duplexer which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る周波数可変デュプレクサの回路図である。It is a circuit diagram of the frequency variable duplexer which concerns on the 2nd Embodiment of this invention. 共通端子Pcomに接続する外部回路のインピーダンスが変化した場合の送受信間のアイソレーション特性の変化を示す図である。It is a figure which shows the change of the isolation characteristic between transmission / reception when the impedance of the external circuit connected to the common terminal Pcom changes. 本発明の第3の実施形態に係る周波数可変デュプレクサの回路図である。It is a circuit diagram of the frequency variable duplexer which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る周波数可変デュプレクサの回路図である。It is a circuit diagram of the variable frequency duplexer which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る周波数可変デュプレクサの回路図である。It is a circuit diagram of the frequency variable duplexer which concerns on the 5th Embodiment of this invention.

本発明の第1の実施形態に係る周波数可変デュプレクサについて、図を参照して説明する。図1は、本発明の第1の実施形態に係る周波数可変デュプレクサの回路図である。図2は、本発明の第1の実施形態に係る周波数可変デュプレクサの送信端子と受信端子との間のアイソレーション特性を示すグラフである。図3は、本発明の第1の実施形態に係る周波数可変デュプレクサの送信信号および受信信号の挿入損失特性を示すグラフである。   A frequency variable duplexer according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a variable frequency duplexer according to a first embodiment of the present invention. FIG. 2 is a graph showing isolation characteristics between the transmission terminal and the reception terminal of the variable frequency duplexer according to the first embodiment of the present invention. FIG. 3 is a graph showing insertion loss characteristics of a transmission signal and a reception signal of the variable frequency duplexer according to the first embodiment of the present invention.

周波数可変デュプレクサ10は、送信端子Ptx、受信端子Prx、および共通端子Pcomを備える。送信端子Ptxには、第1移相回路21が接続されており、受信端子Prxには、第2移相回路22が接続されている。第1移相回路21における送信端子Ptxに接続する側と反対側の端部と、第2移相回路22における受信端子Prxに接続する側と反対側の端部は、接続点Aで接続されている。接続点Aと共通端子Pcomとの間には、インピーダンス補償回路30が接続されている。また、送信端子Ptxと第1移相回路21との途中点と、受信端子Prxと第2移相回路22との途中点とは、終端抵抗器23によって接続されている。   The variable frequency duplexer 10 includes a transmission terminal Ptx, a reception terminal Prx, and a common terminal Pcom. A first phase shift circuit 21 is connected to the transmission terminal Ptx, and a second phase shift circuit 22 is connected to the reception terminal Prx. The end of the first phase shift circuit 21 opposite to the side connected to the transmission terminal Ptx and the end of the second phase shift circuit 22 opposite to the side connected to the reception terminal Prx are connected at the connection point A. ing. An impedance compensation circuit 30 is connected between the connection point A and the common terminal Pcom. In addition, a midpoint between the transmission terminal Ptx and the first phase shift circuit 21 and a midpoint between the reception terminal Prx and the second phase shift circuit 22 are connected by a termination resistor 23.

第1移相回路21は、インダクタ211およびキャパシタ212を備える。インダクタ211は、送信端子Ptxと接続点Aとの間に接続されている。キャパシタ212は、インダクタ211の送信端子Ptx側の端部とグランドとの間に接続されている。   The first phase shift circuit 21 includes an inductor 211 and a capacitor 212. The inductor 211 is connected between the transmission terminal Ptx and the connection point A. The capacitor 212 is connected between the end of the inductor 211 on the transmission terminal Ptx side and the ground.

インダクタ211のインダクタンスおよびキャパシタ212のキャパシタンス、すなわち、第1移相回路のインピーダンスは、第1送信信号と第1受信信号からなる第1通信信号の周波数に基づいて決定されている。具体的には、第1移相回路は、送信端子Ptxから入力される第1送信信号を、当該第1の送信信号の波長の1/4だけ移相変化させるように設定されている。   The inductance of the inductor 211 and the capacitance of the capacitor 212, that is, the impedance of the first phase shift circuit are determined based on the frequency of the first communication signal including the first transmission signal and the first reception signal. Specifically, the first phase shift circuit is set to shift the phase of the first transmission signal input from the transmission terminal Ptx by ¼ of the wavelength of the first transmission signal.

第2移相回路22は、インダクタ221およびキャパシタ222を備える。インダクタ221は、受信端子Prxと接続点Aとの間に接続されている。キャパシタ222は、インダクタ221の受信端子Prx側の端部とグランドとの間に接続されている。   The second phase shift circuit 22 includes an inductor 221 and a capacitor 222. The inductor 221 is connected between the reception terminal Prx and the connection point A. The capacitor 222 is connected between the end of the inductor 221 on the receiving terminal Prx side and the ground.

インダクタ221のインダクタンスおよびキャパシタ222のキャパシタンスは、インダクタ211のインダクタンスおよびキャパシタ212のキャパシタンスとほぼ同じである。すなわち、第2移相回路は第1移相回路とほぼ同じである。   The inductance of the inductor 221 and the capacitance of the capacitor 222 are substantially the same as the inductance of the inductor 211 and the capacitance of the capacitor 212. That is, the second phase shift circuit is substantially the same as the first phase shift circuit.

終端抵抗器23のインピーダンスは、例えば、高周波回路における受信回路の特性インピーダンスの略2倍に設定されている。   The impedance of the termination resistor 23 is set to approximately twice the characteristic impedance of the receiving circuit in the high frequency circuit, for example.

インピーダンス補償回路30は、インダクタ301およびキャパシタ302を備える。キャパシタ302は可変容量素子である。インダクタ301は、接続点Aと共通端子Pcomとの間に接続されている。キャパシタ302は、インダクタ301の共通端子Pcom側の端部とグランドとの間に接続されている。   The impedance compensation circuit 30 includes an inductor 301 and a capacitor 302. The capacitor 302 is a variable capacitance element. The inductor 301 is connected between the connection point A and the common terminal Pcom. The capacitor 302 is connected between the end of the inductor 301 on the common terminal Pcom side and the ground.

このような回路構成は、所謂ウィルキンソン型ディバイダの接続点と共通端子Pcomとの間に、インピーダンス補償回路30を接続した構成となる。   Such a circuit configuration is a configuration in which an impedance compensation circuit 30 is connected between a connection point of a so-called Wilkinson divider and a common terminal Pcom.

このような回路構成では、第1通信信号を構成する第1送信信号および第1受信信号は、次のように伝送される。   In such a circuit configuration, the first transmission signal and the first reception signal constituting the first communication signal are transmitted as follows.

送信端子Ptxから入力された第1送信信号は、第1移相回路21、接続点A、インピーダンス補償回路30を介して、共通端子Pcomへ伝送される。   The first transmission signal input from the transmission terminal Ptx is transmitted to the common terminal Pcom via the first phase shift circuit 21, the connection point A, and the impedance compensation circuit 30.

また、送信端子Ptxから受信端子Prxへの伝送経路を考えると、第1移相回路21、接続点A、第2移相回路22を伝送する第1伝送経路と、抵抗器23を伝送する第2伝送経路がある。第1送信信号における第1伝送経路を伝送する成分は、波長の1/2(半波長)位相が進む。したがって、第1送信信号における第1伝送経路を伝送する成分と、第2伝送経路を伝送する成分は、逆位相となる。これにより、第1伝送経路を伝送する成分と、第2伝送線路を伝送する成分とが相殺され、第1送信信号は、受信端子Prxに伝送されない。すなわち、第1送信信号の周波数において、送信端子Ptxと受信端子Prxとのアイソレーションを確保することができる。   Further, considering the transmission path from the transmission terminal Ptx to the reception terminal Prx, the first transmission path that transmits the first phase shift circuit 21, the connection point A, and the second phase shift circuit 22, and the first transmission path that transmits the resistor 23. There are two transmission paths. The component that transmits the first transmission path in the first transmission signal has a half (half wavelength) phase of the wavelength. Accordingly, the component that transmits the first transmission path and the component that transmits the second transmission path in the first transmission signal have opposite phases. Thereby, the component transmitted through the first transmission path and the component transmitted through the second transmission line are canceled out, and the first transmission signal is not transmitted to the reception terminal Prx. That is, the isolation between the transmission terminal Ptx and the reception terminal Prx can be ensured at the frequency of the first transmission signal.

また、第1受信信号の周波数において、接続点Aから第1移相回路21側を見たインピーダンスと、接続点Aから第2移相回路22側を見たインピーダンスは、受信端子Prxに接続する受信回路のインピーダンスの2倍である。したがって、接続点Aから第1、第2移相回路21,22側を見たインピーダンスは、受信回路のインピーダンスに一致する。これにより、共通端子Pcomからインピーダンス補償回路30を介して接続点Aに達した第1受信信号は、第1移相回路21、第2移相回路22に低損失で伝送される。   Further, at the frequency of the first reception signal, the impedance when the first phase shift circuit 21 side is viewed from the connection point A and the impedance when the second phase shift circuit 22 side is viewed from the connection point A are connected to the reception terminal Prx. It is twice the impedance of the receiving circuit. Therefore, the impedance when the first and second phase shift circuits 21 and 22 are viewed from the connection point A matches the impedance of the receiving circuit. As a result, the first received signal that reaches the connection point A from the common terminal Pcom via the impedance compensation circuit 30 is transmitted to the first phase shift circuit 21 and the second phase shift circuit 22 with low loss.

そして、第1位相回路21と第2移相回路22はほぼ同じ回路構成であるので、抵抗器23の両端では、第1受信信号における第1移相回路21を伝送した成分と、第1受信信号における第2移相回路22を伝送した成分とは、位相が一致する。したがって、これらの成分は相殺されない。これにより、受信端子Prxに、第1受信信号が低損失で伝送される。   Since the first phase circuit 21 and the second phase shift circuit 22 have substantially the same circuit configuration, at both ends of the resistor 23, the component transmitted through the first phase shift circuit 21 in the first received signal and the first reception The phase of the component transmitted through the second phase shift circuit 22 in the signal is the same. Therefore, these components are not canceled out. As a result, the first reception signal is transmitted to the reception terminal Prx with low loss.

このように、本実施形態の構成を用いれば、第1通信信号(第1送信信号および第1受信信号)に対して、分配損失を除けば低損失なデュプレクサを構成することができる。   As described above, by using the configuration of the present embodiment, a low-loss duplexer can be configured for the first communication signal (the first transmission signal and the first reception signal) except for the distribution loss.

さらに、本実施形態の構成を用いれば、第1通信信号と周波数帯域が比較的近い他の周波数帯域を利用する通信信号に対しても、低損失なデュプレクサを実現できる。例えば、第1通信信号が略800MHzを利用している場合に、略700MHzから略900MHzの周波数帯域を利用する通信信号に対しても、低損失な周波数可変の送受デュプレクサ(周波数可変デュプレクサ)を実現できる。   Furthermore, if the configuration of the present embodiment is used, a low-loss duplexer can be realized for a communication signal using another frequency band whose frequency band is relatively close to that of the first communication signal. For example, when the first communication signal uses approximately 800 MHz, a low loss frequency variable transmission / reception duplexer (frequency variable duplexer) is realized even for communication signals using a frequency band from approximately 700 MHz to approximately 900 MHz. it can.

第1通信信号(第1送信信号および第1受信信号)と異なる周波数帯域を利用する第2通信信号(第2送信信号および第2受信信号)の場合、インピーダンス補償回路30のキャパシタ302のキャパシタンスを変化させる。このように、キャパシタ302のキャパシタンスを変化させると、送信端子Ptxから第1,第2移相回路21,22を介して受信端子Prxに伝送する伝送経路のインピーダンスを変化させることができる。したがって、第2送信信号に対して、送信端子Ptxから第1,第2移相回路21,22を介して抵抗器23の受信端子Prx側の端部に達するまでの位相変化量を、当該第2送信信号の波長の略1/2にすることができる。これにより、第2送信信号の周波数における送信端子Ptxと受信端子Prxとの間のアイソレーションを確保することができる。   In the case of a second communication signal (second transmission signal and second reception signal) that uses a frequency band different from that of the first communication signal (first transmission signal and first reception signal), the capacitance of the capacitor 302 of the impedance compensation circuit 30 is changed. Change. As described above, when the capacitance of the capacitor 302 is changed, the impedance of the transmission path for transmission from the transmission terminal Ptx to the reception terminal Prx via the first and second phase shift circuits 21 and 22 can be changed. Therefore, with respect to the second transmission signal, the amount of phase change from the transmission terminal Ptx to the end of the resistor 23 on the reception terminal Prx side via the first and second phase shift circuits 21 and 22 is determined. 2 The wavelength of the transmission signal can be approximately ½. Thereby, the isolation between the transmission terminal Ptx and the reception terminal Prx at the frequency of the second transmission signal can be ensured.

また、第1位相回路21と第2移相回路22は同じ回路構成であり、第1受信信号の周波数が第2受信信号の周波数に近いため、第2受信信号の周波数においても、接続点Aから第1移相回路21側を見たインピーダンスと、接続点Aから第2移相回路22側を見たインピーダンスは、受信端子Prxに接続する受信回路のインピーダンスの略2倍にすることができる。したがって、接続点Aから第1、第2移相回路21,22側を見たインピーダンスは、受信回路のインピーダンスに略一致する。この際、インピーダンス補償回路30を経由することで、共通端子Pcomから受信端子Prxおよび送信端子Ptx側を見たインピーダンスを、受信回路のインピーダンスにさらに近づけることができる。これにより、共通端子Pcomから入力された第2受信信号は、第1移相回路21、第2移相回路22に低損失で伝送される。   The first phase circuit 21 and the second phase shift circuit 22 have the same circuit configuration, and the frequency of the first reception signal is close to the frequency of the second reception signal. The impedance when the first phase shift circuit 21 side is viewed from the side and the impedance when the second phase shift circuit 22 side is viewed from the connection point A can be approximately double the impedance of the reception circuit connected to the reception terminal Prx. . Therefore, the impedance of the first and second phase shift circuits 21 and 22 viewed from the connection point A substantially matches the impedance of the receiving circuit. At this time, the impedance viewed from the common terminal Pcom to the reception terminal Prx and the transmission terminal Ptx can be made closer to the impedance of the reception circuit by passing through the impedance compensation circuit 30. Thus, the second received signal input from the common terminal Pcom is transmitted to the first phase shift circuit 21 and the second phase shift circuit 22 with low loss.

そして、抵抗器23の両端では、第2受信信号における第1移相回路21を伝送した成分と、第2受信信号における第2移相回路22を伝送した成分とは、位相が一致する。したがって、これらの成分は相殺されない。これにより、第2受信信号は受信端子Prxに低損失で伝送される。   At both ends of the resistor 23, the phase of the component transmitted through the first phase shift circuit 21 in the second received signal and the component transmitted through the second phase shift circuit 22 in the second received signal are the same. Therefore, these components are not canceled out. Thereby, the second received signal is transmitted to the receiving terminal Prx with low loss.

このように、本実施形態の構成を用いれば、単一の回路構成を用いて、インピーダンス補償回路30のキャパシタンスを変化させるだけで、異なる複数種類の周波数の通信信号に対して、送信端子Ptxと受信端子Prx間のアイソレーションを確保でき、且つ、共通端子Pcomと送信端子Ptx、受信端子Prxとの間での挿入損失を抑制できる。これにより、周波数可変型で低損失なデュプレクサを構成することができる。   As described above, by using the configuration of the present embodiment, the transmission terminal Ptx and the transmission terminal Ptx can be used for communication signals of different types of frequencies by simply changing the capacitance of the impedance compensation circuit 30 using a single circuit configuration. Isolation between the reception terminals Prx can be ensured, and insertion loss between the common terminal Pcom, the transmission terminal Ptx, and the reception terminal Prx can be suppressed. As a result, it is possible to configure a frequency-variable and low-loss duplexer.

図2は、本発明の第1の実施形態に係る周波数可変デュプレクサの送信端子と受信端子との間のアイソレーション特性の一例を示すグラフである。図2におけるC=C1で表される特性曲線は、上述のキャパシタ302のキャパシタンスがデフォルト値、すなわち、第1送信信号の周波数f1に対応する値となる場合の特性曲線を示す。また、C=C2で表される特性曲線は、第1送信信号の周波数f1よりも低周波数である周波数f2の第2送信信号を用いる場合のキャパシタ302のキャパシタンスで得られる特性曲線である。また、C=C3で表される特性曲線は、第1送信信号の周波数f1よりも高周波数である周波数f3の第3送信信号を用いる場合のキャパシタ302のキャパシタンスで得られる特性曲線である。なお、他の特性曲線は、キャパシタ302が、C1,C2,C3以外の所定値である場合を示している。   FIG. 2 is a graph illustrating an example of isolation characteristics between the transmission terminal and the reception terminal of the variable frequency duplexer according to the first embodiment of the present invention. A characteristic curve represented by C = C1 in FIG. 2 is a characteristic curve when the capacitance of the capacitor 302 described above is a default value, that is, a value corresponding to the frequency f1 of the first transmission signal. A characteristic curve represented by C = C2 is a characteristic curve obtained by the capacitance of the capacitor 302 when the second transmission signal having the frequency f2 that is lower than the frequency f1 of the first transmission signal is used. A characteristic curve represented by C = C3 is a characteristic curve obtained by the capacitance of the capacitor 302 when a third transmission signal having a frequency f3 that is higher than the frequency f1 of the first transmission signal is used. The other characteristic curve indicates a case where the capacitor 302 has a predetermined value other than C1, C2, and C3.

図2に示すように、第1送信信号に対しては、当該第1送信信号の周波数f1(略800MHz)を中心とする略60MHzの幅の周波数帯域内において、−30dB以上のアイソレーションを確保することができる。   As shown in FIG. 2, for the first transmission signal, an isolation of −30 dB or more is ensured in a frequency band having a width of approximately 60 MHz centered on the frequency f1 (approximately 800 MHz) of the first transmission signal. can do.

また、第2送信信号に対しては、当該第2送信信号の周波数f2(略720MHz)を中心とする略50MHzの幅の周波数帯域内において、−30dB以上のアイソレーションを確保することができる。   Further, with respect to the second transmission signal, an isolation of −30 dB or more can be ensured in a frequency band having a width of about 50 MHz centered on the frequency f2 (about 720 MHz) of the second transmission signal.

また、第3送信信号に対しては、当該第3送信信号の周波数f3(略920MHz)を中心とする略70MHzの幅の周波数帯域内において、−30dB以上のアイソレーションを確保することができる。   Further, with respect to the third transmission signal, an isolation of −30 dB or more can be ensured in a frequency band with a width of about 70 MHz centered on the frequency f3 (about 920 MHz) of the third transmission signal.

このように、本実施形態の構成を用いることで、周波数帯域の異なる複数の通信信号に対して、送信端子Ptxと受信端子Prxとの間のアイソレーションを確保することができる。   Thus, by using the configuration of the present embodiment, it is possible to ensure isolation between the transmission terminal Ptx and the reception terminal Prx for a plurality of communication signals having different frequency bands.

図3は本発明の第1の実施形態に係る周波数可変デュプレクサの送信信号および受信信号の挿入損失特性を示すグラフである。図3においても、C=C2で表される特性曲線は、第1送信信号の周波数f1よりも低周波数である周波数f2の第2送信信号を用いる場合のキャパシタ302のキャパシタンスで得られる特性曲線である。また、C=C3で表される特性曲線は、第1送信信号の周波数f1よりも高周波数である周波数f3の第3送信信号を用いる場合のキャパシタ302のキャパシタンスで得られる特性曲線である。また、Txで表される特性曲線が送信信号の挿入損失であり、Rxで表される特性曲線が受信信号の挿入損失である。   FIG. 3 is a graph showing insertion loss characteristics of a transmission signal and a reception signal of the variable frequency duplexer according to the first embodiment of the present invention. Also in FIG. 3, the characteristic curve represented by C = C2 is a characteristic curve obtained by the capacitance of the capacitor 302 when the second transmission signal having the frequency f2 which is lower than the frequency f1 of the first transmission signal is used. is there. A characteristic curve represented by C = C3 is a characteristic curve obtained by the capacitance of the capacitor 302 when a third transmission signal having a frequency f3 that is higher than the frequency f1 of the first transmission signal is used. The characteristic curve represented by Tx is the insertion loss of the transmission signal, and the characteristic curve represented by Rx is the insertion loss of the reception signal.

図3に示すように、本実施形態の構成を用いることで、周波数f2を含む周波数帯域BAND(f2)と、周波数f3を含む周波数帯域BAND(f3)とのそれぞれにおいて、送信信号の挿入損失および受信信号の挿入損失を低くすることができる。すなわち、周波数帯域BAND(f2),BAND(f3)の両周波数帯域で低損失な周波数可変デュプレクサとして機能させることができる。   As shown in FIG. 3, by using the configuration of the present embodiment, the insertion loss of the transmission signal and the frequency band BAND (f2) including the frequency f2 and the frequency band BAND (f3) including the frequency f3 are reduced. The insertion loss of the received signal can be reduced. That is, it can function as a low-loss variable frequency duplexer in both frequency bands BAND (f2) and BAND (f3).

次に、本発明の第2の実施形態に係る周波数可変デュプレクサについて、図を参照して説明する。図4は、本発明の第1の実施形態に係る周波数可変デュプレクサの回路図である。   Next, a variable frequency duplexer according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a circuit diagram of the variable frequency duplexer according to the first embodiment of the present invention.

本実施形態の周波数可変デュプレクサ10Aは、第1の実施形態に示した周波数可変デュプレクサ10に対して、インピーダンス補償用のキャパシタ40を追加したものであり、他の構成は、第1の実施形態に示した周波数可変デュプレクサ10と同じである。したがって、異なる箇所のみを具体的に説明する。   The frequency variable duplexer 10A of this embodiment is obtained by adding an impedance compensation capacitor 40 to the frequency variable duplexer 10 shown in the first embodiment, and other configurations are the same as those of the first embodiment. This is the same as the variable frequency duplexer 10 shown. Therefore, only different parts will be specifically described.

キャパシタ40は、可変容量素子である。キャパシタ40は、接続点Aとグランドとの間に接続されている。このような構成では、キャパシタ40のキャパシタンスを変化させることで、共通端子Pcomに接続する外部回路(具体的には、例えばアンテナ)のインピーダンス変化による送受信間のアイソレーションの劣化を抑制することができる。   The capacitor 40 is a variable capacitance element. The capacitor 40 is connected between the connection point A and the ground. In such a configuration, by changing the capacitance of the capacitor 40, it is possible to suppress deterioration of isolation between transmission and reception due to impedance change of an external circuit (specifically, for example, an antenna) connected to the common terminal Pcom. .

図5は、共通端子Pcomに接続する外部回路のインピーダンスが変化した場合の送受信間のアイソレーション特性の変化を示す図である。図5(A)は、本実施形態のキャパシタ40による補償を行わなかった場合を示し、図5(B)は、本実施形態のキャパシタ40による補償を行った場合を示す。図5は、インピーダンスが50Ωの時に、各特性が最適化されるように、周波数可変デュプレクサ10Aの各素子の素子値が決定されている。また、図5では、インピーダンスが6.25Ωから200Ωまで離散的に変化した状態を示している。   FIG. 5 is a diagram illustrating a change in isolation characteristics between transmission and reception when the impedance of an external circuit connected to the common terminal Pcom changes. FIG. 5A shows a case where compensation by the capacitor 40 of the present embodiment is not performed, and FIG. 5B shows a case where compensation by the capacitor 40 of the present embodiment is performed. In FIG. 5, the element value of each element of the frequency variable duplexer 10A is determined so that each characteristic is optimized when the impedance is 50Ω. FIG. 5 shows a state where the impedance is discretely changed from 6.25Ω to 200Ω.

図5(A)に示すように、本実施形態の構成を用いなければ、共通端子Pcomに接続する外部回路のインピーダンスの変化に伴って、アイソレーション特性が変化する。そして、図5(A)に示すように、インピーダンスの変化に伴って、アイソレーションを必要とする周波数f4でのアイソレーションが劣化する。   As shown in FIG. 5A, if the configuration of the present embodiment is not used, the isolation characteristics change as the impedance of the external circuit connected to the common terminal Pcom changes. Then, as shown in FIG. 5A, the isolation at the frequency f4 that requires isolation deteriorates with the change in impedance.

一方、図5(B)に示すように、本実施形態の構成を用いれば、すなわち、キャパシタ40のキャパシタンスを調整することで、共通端子Pcomに接続される外部回路のインピーダンスの変化に伴ってアイソレーション特性は変化するものの、アイソレーションを必要とする周波数f4でのアイソレーションは高く維持することができる。また、アイソレーションが最も得られる周波数を、略維持することができる。   On the other hand, as shown in FIG. 5B, if the configuration of the present embodiment is used, that is, by adjusting the capacitance of the capacitor 40, the impedance of the external circuit connected to the common terminal Pcom is increased with the change in impedance. Although the isolation characteristics change, the isolation at the frequency f4 that requires isolation can be kept high. In addition, the frequency at which isolation is most obtained can be substantially maintained.

なお、図5では、周波数f4が略860MHzの場合を示したが、当該周波数以外においても、同様にアイソレーション特性を調整することができる。   Although FIG. 5 shows the case where the frequency f4 is approximately 860 MHz, the isolation characteristic can be similarly adjusted at other frequencies.

このように、本実施形態の構成を用いれば、上述の第1の実施形態と同様の作用効果を得ながら、さらに、共通端子Pcomに接続する外部回路のインピーダンス変化の影響も抑圧でき、低損失で送受信間のアイソレーションが高いデュプレクサを安定して実現することができる。   As described above, by using the configuration of this embodiment, it is possible to obtain the same effect as that of the above-described first embodiment, and to further suppress the influence of the impedance change of the external circuit connected to the common terminal Pcom, thereby reducing the loss. Thus, a duplexer with high isolation between transmission and reception can be stably realized.

次に、本発明の第3の実施形態に係る周波数可変デュプレクサについて、図を参照して説明する。図6は、本発明の第3の実施形態に係る周波数可変デュプレクサの回路図である。   Next, a variable frequency duplexer according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a circuit diagram of a variable frequency duplexer according to the third embodiment of the present invention.

本実施形態に係る周波数可変デュプレクサ10Bは、第2の実施形態に示した周波数可変デュプレクサ10Aに対して、周波数可変とは別に、アンテナ端のインピーダンス変化による送受信間のアイソレーション劣化を補償するために、キャパシタ40のキャパシタンスを調整するキャパシタンス調整回路を追加したものであり、他の構成は第2の実施形態に示した周波数可変デュプレクサ10Aと同じである。したがって、第2の実施形態に係る周波数可変デュプレクサ10Aと異なる箇所のみを、具体的に説明する。   The frequency variable duplexer 10B according to the present embodiment is different from the frequency variable duplexer 10A according to the second embodiment in order to compensate isolation degradation between transmission and reception due to a change in impedance at the antenna end, separately from the frequency variable. A capacitance adjustment circuit for adjusting the capacitance of the capacitor 40 is added, and the other configuration is the same as that of the frequency variable duplexer 10A shown in the second embodiment. Therefore, only portions different from the frequency variable duplexer 10A according to the second embodiment will be specifically described.

周波数可変デュプレクサ10Bでは、送信端子Ptxと抵抗器23とを接続する伝送ラインに対して、送信信号の受信端への漏れをモニタする微小容量のキャパシタ51が接続されている。また、受信端子Prxと抵抗器23とを接続する伝送ラインに対して、受信端へ漏れた送信信号と比較するための送信信号のモニタ信号取り出し用として、微小容量のキャパシタ52が接続されている。モニタ信号取り出し用キャパシタ51,52は、キャパシタンス調整回路50に接続されている。この構成により、キャパシタンス調整回路50は、送信端子Ptxから出力される送信信号のレベルと、受信端子Prxに漏洩する送信信号のレベルから、送受信間のアイソレーションを補償することができる。   In the variable frequency duplexer 10B, a capacitor 51 having a very small capacity for monitoring leakage of a transmission signal to the reception end is connected to a transmission line connecting the transmission terminal Ptx and the resistor 23. In addition, a minute-capacitance capacitor 52 is connected to the transmission line connecting the reception terminal Prx and the resistor 23 for extracting a monitor signal of the transmission signal for comparison with the transmission signal leaked to the reception end. . The monitor signal extraction capacitors 51 and 52 are connected to the capacitance adjustment circuit 50. With this configuration, the capacitance adjustment circuit 50 can compensate for isolation between transmission and reception from the level of the transmission signal output from the transmission terminal Ptx and the level of the transmission signal leaking to the reception terminal Prx.

キャパシタンス調整回路50は、送信端子Ptxから出力される送信信号のレベルを基準とした、受信端子Prxに漏洩する送信信号のレベルから、送信端子Ptxと受信端子Prxとの間のアイソレーション劣化量を推定検出する。キャパシタンス調整回路50は、検出したアイソレーション劣化量に基づいて、アイソレーションが高くなるように、キャパシタ40のキャパシタンスを調整する。   The capacitance adjustment circuit 50 determines the amount of isolation deterioration between the transmission terminal Ptx and the reception terminal Prx from the level of the transmission signal leaking to the reception terminal Prx with reference to the level of the transmission signal output from the transmission terminal Ptx. Estimate and detect. The capacitance adjustment circuit 50 adjusts the capacitance of the capacitor 40 based on the detected isolation deterioration amount so that the isolation becomes high.

このような構成とすることで、送信端子Ptxと受信端子Prx間のアイソレーションを経時的に観測することができ、略リアルタイムで、送信端子Ptxと受信端子Prx間のアイソレーションが高くなるように調整することができる。これにより、低損失で送受信間のアイソレーションが高いデュプレクサを、さらに安定して実現することができる。また、受信端子に接続される受信回路部への送信信号の漏洩による受信回路部のS/N比の劣化を抑制できる。   With such a configuration, the isolation between the transmission terminal Ptx and the reception terminal Prx can be observed over time, and the isolation between the transmission terminal Ptx and the reception terminal Prx is increased in substantially real time. Can be adjusted. As a result, a duplexer with low loss and high isolation between transmission and reception can be realized more stably. Further, it is possible to suppress the deterioration of the S / N ratio of the receiving circuit unit due to the leakage of the transmission signal to the receiving circuit unit connected to the receiving terminal.

次に、本発明の第4の実施形態に係る周波数可変デュプレクサについて、図を参照して説明する。図7は、本発明の第4の実施形態に係る周波数可変デュプレクサの回路図である。   Next, a variable frequency duplexer according to a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a circuit diagram of a variable frequency duplexer according to the fourth embodiment of the present invention.

本実施形態に係る周波数可変デュプレクサ10Cは、第2の実施形態に示した周波数可変デュプレクサ10Aに対して、さらにキャパシタ60を追加したものであり、他の構成は第2の実施形態に示したデュプレクサ周波数可変10Aと同じである。したがって、第2の実施形態に係る周波数可変デュプレクサ10Aと異なる箇所のみを、具体的に説明する。   The variable frequency duplexer 10C according to the present embodiment is obtained by further adding a capacitor 60 to the variable frequency duplexer 10A shown in the second embodiment, and the other configuration is the duplexer shown in the second embodiment. This is the same as the variable frequency 10A. Therefore, only portions different from the frequency variable duplexer 10A according to the second embodiment will be specifically described.

キャパシタ60は、可変容量素子である。キャパシタ60は、インピーダンス補償回路30のインダクタ301に並列接続されている。このような構成では、キャパシタ60のキャパシタンスを調整することで、上述のキャパシタ40とともに、共通端子Pcomに接続される外部回路のインピーダンス変化による送受信間のアイソレーションへの影響を抑圧することができる。この際、キャパシタ60は、接続点Aと共通端子Pcomとの間に直列接続されているので、接続点Aとグランドとの間に接続されているキャパシタ40とは異なる軌跡でインピーダンスを変化させることができる。したがって、より精度良く所望の周波数に対するインピーダンスの補償を行うことができる。   The capacitor 60 is a variable capacitance element. The capacitor 60 is connected in parallel to the inductor 301 of the impedance compensation circuit 30. In such a configuration, by adjusting the capacitance of the capacitor 60, it is possible to suppress the influence on the isolation between transmission and reception due to the impedance change of the external circuit connected to the common terminal Pcom together with the capacitor 40 described above. At this time, since the capacitor 60 is connected in series between the connection point A and the common terminal Pcom, the impedance is changed along a different locus from the capacitor 40 connected between the connection point A and the ground. Can do. Therefore, the impedance can be compensated for the desired frequency with higher accuracy.

また、キャパシタ60は、インピーダンス補償回路30の一部としても利用することができ、キャパシタ60のキャパシタンスを適宜調整することで、送受信間のアイソレーションを高く保ち、さらに低損失な送受信が可能な周波数可変型のデュプレクサを実現することができる。   The capacitor 60 can also be used as a part of the impedance compensation circuit 30, and by adjusting the capacitance of the capacitor 60 as appropriate, the frequency between which transmission and reception can be kept high and transmission and reception with lower loss can be achieved. A variable duplexer can be realized.

次に、本発明の第5の実施形態に係る周波数可変デュプレクサについて、図を参照して説明する。図8は、本発明の第5の実施形態に係る周波数可変デュプレクサの回路図である。   Next, a variable frequency duplexer according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 8 is a circuit diagram of a variable frequency duplexer according to the fifth embodiment of the present invention.

本実施形態に係る周波数可変デュプレクサ10Dは、第2の実施形態に示した周波数可変デュプレクサ10Aに対して、トラップ回路を追加したものであり、他の構成は第2の実施形態に示した周波数可変デュプレクサ10Aと同じである。したがって、第2の実施形態に係る周波数可変デュプレクサ10Aと異なる箇所のみを、具体的に説明する。   The frequency variable duplexer 10D according to the present embodiment is obtained by adding a trap circuit to the frequency variable duplexer 10A illustrated in the second embodiment, and other configurations are the frequency variable duplexers illustrated in the second embodiment. Same as duplexer 10A. Therefore, only portions different from the frequency variable duplexer 10A according to the second embodiment will be specifically described.

周波数可変デュプレクサ10Dは、トラップ回路70を備える。トラップ回路70は、インダクタ701およびキャパシタ702を備え、インダクタ701とキャパシタ702が直列接続された回路である。トラップ回路70は、接続点Aとグランドとの間に接続されている。言い換えれば、インダクタ701とキャパシタ702が、接続点Aとグランドとの間に直列接続されている。インダクタ701のインダクタンスおよびキャパシタ702のキャパシタンスは、送信信号の2倍高調波の周波数が共振周波数となるように設定されている。例えば、上述の第1通信信号における第1送信信号の2倍高調波の周波数が共振周波数になるように設定されている。   The frequency variable duplexer 10 </ b> D includes a trap circuit 70. The trap circuit 70 includes an inductor 701 and a capacitor 702, and the inductor 701 and the capacitor 702 are connected in series. The trap circuit 70 is connected between the connection point A and the ground. In other words, the inductor 701 and the capacitor 702 are connected in series between the connection point A and the ground. The inductance of the inductor 701 and the capacitance of the capacitor 702 are set such that the frequency of the second harmonic of the transmission signal becomes the resonance frequency. For example, the frequency of the second harmonic of the first transmission signal in the first communication signal is set to be the resonance frequency.

このような構成とすることで、送信端子Ptxから入力された送信信号の2倍高調波信号がトラップ回路70を介してグランドに導かれる。   With such a configuration, the second harmonic signal of the transmission signal input from the transmission terminal Ptx is guided to the ground via the trap circuit 70.

本発明の実施形態に係る周波数可変デュプレクサは、ウィルキンソン型ディバイダを基本構成としているので、2倍高調波信号も、比較的損失せずに伝送されてしまうことがある。しかしながら、本実施形態の構成に示すトラップ回路70を備えることで、送信信号の2倍高調波信号は、共通端子Pcomに伝送されず、当該共通端子Pcomから外部へ出力されない。   Since the frequency variable duplexer according to the embodiment of the present invention is based on the Wilkinson divider, the second harmonic signal may be transmitted without any loss. However, by providing the trap circuit 70 shown in the configuration of the present embodiment, the second harmonic signal of the transmission signal is not transmitted to the common terminal Pcom and is not output from the common terminal Pcom to the outside.

なお、本実施形態の構成では、1種類の送信信号の2倍高調波信号をトラップするトラップ回路を用いた例を示した。しかしながら、デュプレクサ10Dで伝送する全ての送信信号の2倍高調波信号に対するトラップ回路を追加してもよい。また、トラップ回路を構成するキャパシタを可変容量素子とすることで、周波数可変型のトラップ回路にしてもよい。   In the configuration of the present embodiment, an example is shown in which a trap circuit that traps a second harmonic signal of one type of transmission signal is used. However, you may add the trap circuit with respect to the 2nd harmonic signal of all the transmission signals transmitted with the duplexer 10D. Further, a variable frequency type trap circuit may be formed by using a variable capacitance element as a capacitor constituting the trap circuit.

なお、上述の各実施形態に示した回路構成は、必要に応じて適宜組み合わせることができる。   Note that the circuit configurations shown in the above-described embodiments can be appropriately combined as necessary.

10,10A,10B,10C,10D:周波数可変デュプレクサ
21:第1移相回路
22:第2移相回路
23:終端抵抗器
30:インピーダンス補償回路
40:キャパシタ(可変容量素子)
50:キャパシタンス調整回路
51,52:モニタ信号取り出し用のキャパシタ
60:キャパシタ(可変容量素子)
70:トラップ回路
211,221,301,701:インダクタ
212,222,702:キャパシタ
302:キャパシタ(可変容量素子)
10, 10A, 10B, 10C, 10D: frequency variable duplexer 21: first phase shift circuit 22: second phase shift circuit 23: termination resistor 30: impedance compensation circuit 40: capacitor (variable capacitance element)
50: Capacitance adjustment circuit 51, 52: Capacitor for taking out monitor signal 60: Capacitor (variable capacitance element)
70: Trap circuit 211, 221, 301, 701: Inductor 212, 222, 702: Capacitor 302: Capacitor (variable capacitance element)

Claims (4)

送信端子、受信端子、および共通端子を備え、前記送信端子から入力される送信信号を前記共通端子から出力し、前記共通端子から入力される受信信号を前記受信端子から出力するデュプレクサであって、
前記送信端子と前記共通端子との間に接続された第1のインダクタと第1のキャパシタを含む第1移相回路と、
前記受信端子と前記共通端子との間に接続された第2のインダクタと第2のキャパシタを含む第2移相回路と、
前記第1移相回路と前記第2移相回路との接続点と前記共通端子を接続する伝送ラインとグランドとの間に接続された第1の可変キャパシタを少なくとも備えるインピーダンス補償回路と、
前記送信端子と前記受信端子との間に接続された終端抵抗と、
を備えたデュプレクサ。
A duplexer that includes a transmission terminal, a reception terminal, and a common terminal, outputs a transmission signal input from the transmission terminal from the common terminal, and outputs a reception signal input from the common terminal from the reception terminal,
A first phase shift circuit including a first inductor and a first capacitor connected between the transmission terminal and the common terminal;
A second phase shift circuit including a second inductor and a second capacitor connected between the receiving terminal and the common terminal;
An impedance compensation circuit comprising at least a first variable capacitor connected between a connection point between the first phase shift circuit and the second phase shift circuit, a transmission line connecting the common terminal, and a ground;
A terminating resistor connected between the transmitting terminal and the receiving terminal;
Duplexer with
前記インピーダンス補償回路の第1の可変キャパシタと離れた分岐接続点と前記グランドとの間に接続された第2の可変キャパシタを、さらに備える、請求項1に記載のデュプレクサ。   The duplexer according to claim 1, further comprising a second variable capacitor connected between a branch connection point remote from the first variable capacitor of the impedance compensation circuit and the ground. 前記送信端子および前記受信端子に伝送される前記送信信号および前記受信信号をモニタリングして、前記第2の可変キャパシタのキャパシタンスを調整するキャパシタンス調整回路を備える、請求項2に記載のデュプレクサ。   The duplexer according to claim 2, further comprising a capacitance adjustment circuit that monitors the transmission signal and the reception signal transmitted to the transmission terminal and the reception terminal and adjusts the capacitance of the second variable capacitor. 前記接続点と前記グランドとの間に接続されたインダクタとキャパシタの直列回路からなり、前記送信信号の高調波周波数を共振周波数とするトラップ回路を備える、
請求項1乃至請求項3のいずれかに記載のデュプレクサ。
It consists of a series circuit of an inductor and a capacitor connected between the connection point and the ground, and includes a trap circuit having a harmonic frequency of the transmission signal as a resonance frequency.
The duplexer according to any one of claims 1 to 3.
JP2013158439A 2013-07-31 2013-07-31 Duplexer Active JP6409255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013158439A JP6409255B2 (en) 2013-07-31 2013-07-31 Duplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013158439A JP6409255B2 (en) 2013-07-31 2013-07-31 Duplexer

Publications (2)

Publication Number Publication Date
JP2015029238A true JP2015029238A (en) 2015-02-12
JP6409255B2 JP6409255B2 (en) 2018-10-24

Family

ID=52492673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013158439A Active JP6409255B2 (en) 2013-07-31 2013-07-31 Duplexer

Country Status (1)

Country Link
JP (1) JP6409255B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180038525A (en) * 2015-08-12 2018-04-16 슈레 애쿼지션 홀딩스, 인코포레이티드 Wideband tunable combiner system
TWI647876B (en) * 2016-06-27 2019-01-11 日商村田製作所股份有限公司 High frequency electronic parts
JP2019507972A (en) * 2015-12-28 2019-03-22 クアルコム,インコーポレイテッド Multiplexer configuration using a 2D passive on-glass filter integrated with a 3D through-glass via filter
JP2022185112A (en) * 2018-08-30 2022-12-13 株式会社村田製作所 Power distribution/coupling component

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969799A (en) * 1995-09-01 1997-03-11 Antenna Giken Kk Automatic control circulator device
JPH09232909A (en) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Branch filter
JPH09307331A (en) * 1996-03-11 1997-11-28 Murata Mfg Co Ltd Matching circuit and antenna system using it
JPH10322105A (en) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd Branching filter
JPH11251956A (en) * 1998-03-05 1999-09-17 Nec Corp Antenna matching adjustment circuit
JP2002344276A (en) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd High-frequency power distribution/synthesis circuit and component
JP2003174367A (en) * 2001-09-27 2003-06-20 Toshiba Corp Portable radio equipment
JP2007281768A (en) * 2006-04-05 2007-10-25 Murata Mfg Co Ltd Rf device, and rf data transmission method
JP2010206375A (en) * 2009-03-02 2010-09-16 Ube Ind Ltd Branching filter
US20110300817A1 (en) * 2010-06-03 2011-12-08 Sungkyunkwan University Foundation For Corporate Collaboration Apparatus and method for removing transmission leakage signal
JP2012010083A (en) * 2010-06-24 2012-01-12 Netcomsec Co Ltd Antenna matching circuit
WO2012099084A1 (en) * 2011-01-19 2012-07-26 株式会社村田製作所 Mems module, variable reactance circuit and antenna device
US20120256702A1 (en) * 2011-04-05 2012-10-11 Rf Micro Devices, Inc. Tunable duplexer method using hybrid transformer with dual antenna

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969799A (en) * 1995-09-01 1997-03-11 Antenna Giken Kk Automatic control circulator device
JPH09232909A (en) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Branch filter
JPH09307331A (en) * 1996-03-11 1997-11-28 Murata Mfg Co Ltd Matching circuit and antenna system using it
JPH10322105A (en) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd Branching filter
JPH11251956A (en) * 1998-03-05 1999-09-17 Nec Corp Antenna matching adjustment circuit
JP2002344276A (en) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd High-frequency power distribution/synthesis circuit and component
JP2003174367A (en) * 2001-09-27 2003-06-20 Toshiba Corp Portable radio equipment
JP2007281768A (en) * 2006-04-05 2007-10-25 Murata Mfg Co Ltd Rf device, and rf data transmission method
JP2010206375A (en) * 2009-03-02 2010-09-16 Ube Ind Ltd Branching filter
US20110300817A1 (en) * 2010-06-03 2011-12-08 Sungkyunkwan University Foundation For Corporate Collaboration Apparatus and method for removing transmission leakage signal
JP2012010083A (en) * 2010-06-24 2012-01-12 Netcomsec Co Ltd Antenna matching circuit
WO2012099084A1 (en) * 2011-01-19 2012-07-26 株式会社村田製作所 Mems module, variable reactance circuit and antenna device
US20120256702A1 (en) * 2011-04-05 2012-10-11 Rf Micro Devices, Inc. Tunable duplexer method using hybrid transformer with dual antenna

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180038525A (en) * 2015-08-12 2018-04-16 슈레 애쿼지션 홀딩스, 인코포레이티드 Wideband tunable combiner system
JP2018532286A (en) * 2015-08-12 2018-11-01 シュアー アクイジッション ホールディングス インコーポレイテッドShure Acquisition Holdings,Inc. Broadband adjustable synthesizer system
JP7013364B2 (en) 2015-08-12 2022-01-31 シュアー アクイジッション ホールディングス インコーポレイテッド Wideband adjustable synthesizer system
KR102499248B1 (en) * 2015-08-12 2023-02-10 슈어 애쿼지션 홀딩스, 인코포레이티드 Broadband tunable combiner system
JP2019507972A (en) * 2015-12-28 2019-03-22 クアルコム,インコーポレイテッド Multiplexer configuration using a 2D passive on-glass filter integrated with a 3D through-glass via filter
TWI647876B (en) * 2016-06-27 2019-01-11 日商村田製作所股份有限公司 High frequency electronic parts
JP2022185112A (en) * 2018-08-30 2022-12-13 株式会社村田製作所 Power distribution/coupling component
JP7347621B2 (en) 2018-08-30 2023-09-20 株式会社村田製作所 Power distribution/coupling components

Also Published As

Publication number Publication date
JP6409255B2 (en) 2018-10-24

Similar Documents

Publication Publication Date Title
US9799444B2 (en) Reconfigurable directional coupler
US9985682B2 (en) Broadband isolation low-loss ISM/MB-HB tunable diplexer
US9899986B2 (en) RF diplexer
JP6365776B2 (en) High frequency front end circuit
US10700659B2 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
WO2015002127A1 (en) Power amplification module, and front end circuit
JP2014171212A (en) Integrated receive filter including matched balun
JP6409255B2 (en) Duplexer
WO2015093462A1 (en) High-frequency circuit and transceiver circuit using high-frequency circuit
TW201409951A (en) Transceiver front-end
US20190081612A1 (en) Signal Filtering Using Magnetic Coupling
JP6311785B2 (en) High frequency front end circuit
KR102020555B1 (en) HF Circuit and HF Module
US9112473B2 (en) Branching circuit and RF circuit module
JP6428184B2 (en) High frequency front end circuit, high frequency module
KR102432604B1 (en) Multiplexers, High-Frequency Front-End Circuits and Communication Devices
KR20130028656A (en) Electronic component
JP6590019B2 (en) High frequency front end circuit
US9973166B2 (en) Phase shift circuit
WO2016054455A1 (en) Circuits and methods for transceiver self-interference cancellers
US10277200B2 (en) Attenuator and high frequency circuit
US9893750B2 (en) Tunable transmit cancellation in acoustic receiver filters
JP2013042477A (en) Band-stop filter
WO2015125637A1 (en) High frequency front end circuit
JP2008228173A (en) Receiver input circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6409255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150