JP2015014886A - 液晶表示装置 - Google Patents

Abstract

【課題】 表示品質の向上および製造コストの低下が実現されるタッチパネル内蔵型の液晶表示装置を提供する。【解決手段】 液晶表示装置１は、ゲート配線ＧＬ１〜ＧＬｍのいずれにもゲート電圧が印加されていない非ゲート電圧印加期間に、ゲート配線ＧＬ１〜ＧＬｍから選択された検出用ゲート配線ＤＧＬ１〜ＤＧＬｐに、ＴＦＴ３１のソース３１ｓとドレイン３１ｄとが導通しない検出用電圧ＶＧＬＨを順次印加するタッチ検出用ドライブ回路１４と、タッチ検出用ドライブ回路１４によって検出用電圧ＶＧＬＨが検出用ゲート配線ＤＧＬ１〜ＤＧＬｐに与えられている期間に、ソース配線ＳＬ１〜ＳＬｎから選択された検出用ソース配線ＳＳＬ１〜ＳＳＬｑの各電圧Ｖｄｅｔを検出するタッチ検出用センス回路１５と、検出された電圧Ｖｄｅｔと、予め設定された閾値電圧Ｖｔｈとを比較し、タッチ位置の座標を取得するタッチ位置検出回路１６とを備える。【選択図】 図１

Description

本発明は、タッチ検出機能を備えた液晶表示装置に関し、特にインセル型のタッチパネルが内蔵された液晶表示装置に関する。

近年、表示デバイスにおける表示部上にタッチパネルが装着されたデジタル情報機器が普及している。アウターセル（Outer Cell）とも呼ばれる外付け型のタッチパネルは、表示部上に積重して設置されるため、装置全体の厚さおよび重量が増大してしまうという問題だけではなく、表示部から出射される光がタッチパネルを通過することに起因する透過率の低下によって表示品質が悪化してしまうという問題がある。

そこで、最近では、タッチパネルとしての機能を表示デバイスに内蔵させた内蔵型タッチパネルが注目されている。内蔵型タッチパネルとしては、タッチパネル機能をカラーフィルタが形成されたガラス基板と表示側に設けられた偏光板との間に内蔵させたオンセル（On Cell）型と、タッチパネル機能を液晶パネル内のアレイ部分に内蔵させたインセル（In Cell）型とが知られている。

液晶表示デバイスと一体に構成されたオンセル型のタッチパネルが、たとえば特許文献１に開示されている。特許文献１によれば、液晶表示デバイスは、ゲート配線、ソース配線、画素電極およびＴＦＴ（Thin Film Transistor）が形成された画素基板と、カラーフィルタおよび駆動信号Ｖ_ｃｏｍが印加される駆動電極が形成された対向基板との間に液晶層を設け、さらに、対向基板と表示側に設けられた偏光板との間にタッチ検出電極を形成することによって構成され、駆動電極は、ゲート配線に平行な方向に延在する複数のストライプ状の電極パターンに分割され、また、タッチ検出電極は、駆動電極の電極パターンの延在方向と直交する方向に延びる複数のストライプ状の電極パターンから構成されている。そして、駆動電極の電極パターンとタッチ検出電極の電極パターンとの交差部分における電界の変化を、タッチ検出電極によって検出することにより、タッチの有無の検出を可能にしている。

特開２０１１−８７２４号公報

上記のように、オンセル型のタッチパネルが搭載された液晶表示デバイスを構成するためには、対向基板上にタッチ検出用電極を設ける必要がある。したがって、表示部から出射される光は、タッチ検出用電極を通過することとなる。このため、タッチ検出用電極を通過することに起因する透過率の低下は避けられず、アウターセル型の場合と同様に、表示品質が悪化してしまうという問題がある。

また、対向基板上にタッチ検出用電極を形成する工程が新たに必要となるため、工程数の増加に伴ってタクトタイムが増大してしまうという問題がある。さらに、タッチパネルとしての機能が正常に動作しない場合には、液晶表示デバイス毎に廃棄をしなければならず、歩留まりの低下により製造コストが増大してしまうという問題もある。

本発明の目的は、工程数を増加させることなく、表示品質の向上および製造コストの低下が実現されるタッチパネル内蔵型の液晶表示装置を提供することである。

本発明は、一方の基板と、他方の基板と、一方の基板と他方の基板との間に設けられる液晶層とを含み、前記一方の基板に、複数のゲート配線と、前記複数のゲート配線に交差して設けられる複数のソース配線と、ゲート配線とソース配線との交差部ごとに設けられる画素電極と、前記交差部ごとに設けられ、該交差部を成すゲート配線に予め定める電圧以上のゲート電圧が印加されると、該交差部を成すソース配線と該交差部の画素電極とを導通するアクティブ素子と、前記複数のゲート配線が接続され、各ゲート配線に前記ゲート電圧を順次印加するゲート駆動回路と、前記複数のソース配線が接続され、各ソース配線に画像データに応じた電圧を印加するソース駆動回路と備える液晶表示装置であって、
前記複数のゲート配線に含まれる予め定める複数の検出用のゲート配線が接続され、前記複数のゲート配線のいずれにもゲート電圧が印加されていない非ゲート電圧印加期間に、前記予め定める複数の検出用のゲート配線に、前記予め定める電圧未満の検出用電圧を順次印加する検出駆動回路と、
前記複数のソース配線に含まれる予め定める複数の検出用のソース配線が接続され、前記検出駆動回路によって前記検出用電圧が検出用のゲート配線に与えられている期間に、前記予め定める複数の検出用のソース配線の各電圧を検出する検出回路と、
前記検出回路によって検出された電圧と、接触または近接状態を検出するために予め設定された閾値とを比較し、接触または近接位置の座標を取得する座標取得部とを備えることを特徴とする液晶表示装置である。

前記検出駆動回路は、前記非ゲート電圧印加期間のうちの垂直ブランキング期間に、前記予め定める複数の検出用のゲート配線に、前記予め定める電圧未満の検出用電圧を順次印加することを特徴とする。

また本発明は、隣接する前記検出用のゲート配線間の間隔、および、隣接する前記検出用のソース配線間の間隔が、指を接触させたときに接触状態を検出可能な接触領域の寸法以下に設定されていることを特徴とする。

また本発明は、隣接する前記検出用のゲート配線間の間隔が互いに等しく、隣接する前記検出用のソース配線間の間隔が互いに等しいことを特徴とする。

また本発明は、前記検出駆動回路および前記検出回路が、前記一方の基板に設けられていることを特徴とする。

また本発明は、前記ゲート駆動回路および前記検出駆動回路がいずれも、前記複数のゲート配線の延在方向の一方側に設けられていることを特徴とする。

また本発明は、前記ソース駆動回路および前記検出回路がいずれも、前記複数のソース配線の延在方向の一方側に設けられていることを特徴とする。

また本発明は、前記ゲート駆動回路は、前記検出駆動回路によって前記検出用電圧が検出用のゲート配線に与えられている期間に、前記検出用のゲート配線が接続される各接続端をハイインピーダンス状態に設定し、
前記検出駆動回路は、前記ゲート駆動回路によって前記ゲート電圧がゲート配線に与えられている期間に、前記検出用のゲート配線が接続される各接続端をハイインピーダンス状態に設定することを特徴とする。

また本発明は、前記ゲート駆動回路は、前記複数のゲート配線のうちの一のゲート配線に前記ゲート電圧を印加しているとき、前記複数のゲート配線のうちの前記一のゲート配線を除く残余のゲート配線には、前記予め定める電圧未満の第１オフ電圧を印加し、
前記検出駆動回路は、前記複数の検出用のゲート配線のうちの一の検出用のゲート配線に前記検出用電圧を印加しているとき、前記複数の検出用のゲート配線のうちの前記一の検出用のゲート配線を除く残余の検出用のゲート配線には、前記検出用電圧未満の第２オフ電圧を印加し、
前記検出用電圧および前記第２オフ電圧は、それらの平均値が前記第１オフ電圧に略等しくなるように設定されていることを特徴とする。

本発明によれば、タッチパネル内蔵型の液晶表示装置の表示品質を向上させ、製造コストを低下することができる。

本発明の第１実施形態に係る液晶表示装置１の構成例を示すブロック図である。 液晶表示装置１を表示側から見た平面図である。 図２における切断面線ＩＩＩ−ＩＩＩから見た断面図である。 画素電極３２、ＴＦＴ３１、ソース配線ＳＬおよびゲート配線ＧＬの接続例を示す説明図である。 タイミングコントローラ１８からゲートドライバ１２およびソースドライバ１３へ与えられる信号の入力タイミング、ならびに、出力バッファＧ_１〜Ｇ_ｍの出力端の電圧の変化の例を示すタイミングチャートである。 タイミングコントローラ１８からタッチ検出用ドライブ回路１４へ与えられる信号の入力タイミング、および出力バッファＤ_１〜Ｄ_ｐの出力端の電圧の変化の例を示すタイミングチャートである。 検出信号Ｖ_ｄｅｔおよび出力バッファＤ_ｓの出力端の電圧の波形の一例を示す図である。 本実施形態に係る液晶表示装置１の一実施例を説明するための図である。 本発明の第２実施形態に係る液晶表示装置１Ａの構成例を示すブロック図である。 液晶表示装置１Ａを表示側から見た平面図である。 図１０における切断面線ＸＩ−ＸＩから見た断面図である。

図１は、本発明の第１実施形態に係る液晶表示装置１の構成例を示すブロック図である。図２は、液晶表示装置１を表示側から見た平面図であり、図３は、図２における切断面線ＩＩＩ−ＩＩＩから見た断面図である。本実施形態に係る液晶表示装置１は、アクティブ素子としてＴＦＴ（Thin Film Transistor）３１を用いたアクティブマトリクス方式の液晶表示装置によって実現される。

液晶表示装置１は、図１に示すように、液晶パネル１１と、ゲートドライバ１２と、ソースドライバ１３と、タッチ検出用ドライブ回路１４と、タッチ検出用センス回路１５と、タッチ位置検出回路１６と、コモン電極電位設定回路１７と、タイミングコントローラ１８とを備えて構成される。

液晶パネル１１は、図２および図３に示すように、互いに対向して設けられるＣＦ（Color Filter）基板２１およびＴＦＴ基板２２と、ＣＦ基板２１とＴＦＴ基板２２との間に封入された液晶を含む液晶層２３と、ＣＦ基板２１における、液晶層２３が設けられる側とは反対側の主面に設けられる偏光板２４と、ＴＦＴ基板２２における、液晶層２３が設けられる側とは反対側の主面に設けられる偏光板２５とを備えて構成される。なお、図２では、液晶パネル１１における画像の有効表示領域Ａを仮想線で示している。

ＣＦ基板２１は、ガラス基板と、カラーフィルタ層と、ＴＦＴ基板２２にマトリクス状に設けられた複数の画素電極３２に対向するように設けられるコモン電極１９と、配向膜とを備えており、カラーフィルタ層は、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタ、およびブラックマトリクスを含んでいる。なお、液晶パネル１１としてＩＰＳ（In-Plane-Switching）方式の液晶パネルを用いる場合には、コモン電極１９は、ＣＦ基板２１側ではなく、ＴＦＴ基板２２側に設けられる。

コモン電極１９は、液晶表示装置１の動作中、コモン電極電位設定回路１７によってコモン電圧Ｖ_ｃｏｍが印加される。本実施形態では、コモン電圧Ｖ_ｃｏｍは一定の電圧とされる。

ＴＦＴ基板２２は、ガラス基板と、電極層と、配向膜とを備えており、電極層は、平面視で互いに垂直に交差して配置されるｍ（ただし、ｍは２以上の自然数）本のゲート配線ＧＬ_１〜ＧＬ_ｍ（区別しない場合には、単に「ゲート配線ＧＬ」と記す）およびｎ（ただし、ｎは２以上の自然数）本のソース配線ＳＬ_１〜ＳＬ_ｎ（区別しない場合には、単に「ソース配線ＳＬ」と記す）と、ゲート配線ＧＬ_１〜ＧＬ_ｍとソース配線ＳＬ_１〜ＳＬ_ｎとが交差する各交差部にそれぞれ設けられる（ｍ×ｎ）個のＴＦＴ３１と、各交差部に近接してそれぞれ設けられる（ｍ×ｎ）個の画素電極３２とを含んでいる。

すなわち、画素電極３２は、ｍ行ｎ列のマトリクス状に配置される。また、一の画素電極３２が配置される領域が、一の画素に相当する。ゲート配線ＧＬは、画素の列ごとに設けられ、ソース配線ＳＬは、画素の行ごとに設けられる。

図４は、画素電極３２、ＴＦＴ３１、ソース配線ＳＬおよびゲート配線ＧＬの接続例を示す説明図である。図４では、マトリクス状に配置される複数の画素電極３２のうち、第ｉ行、第ｊ列に配置される画素電極３２を例示している。ただし、ｉは、ｍ以下の任意の自然数であり、ｊは、ｎ以下の任意の自然数である。

図４に示すように、第ｉ行、第ｊ列に配置される画素電極３２は、ｉ行目のゲート配線ＧＬ_ｉとｊ列目のソース配線ＳＬ_ｊとが交差する交差部に近接して設けられ、その交差部に設けられるＴＦＴ３１のドレイン３１ｄに接続される。また、そのＴＦＴ３１のゲート３１ｇがゲート配線ＧＬ_ｉに接続され、そのＴＦＴ３１のソース３１ｓがソース配線ＳＬ_ｊに接続される。

本実施形態では、各ゲート配線ＧＬ_１〜ＧＬ_ｍは、ゲートドライバ１２によって、後述する垂直表示期間Ｗａに線順次に選択される。選択されたゲート配線ＧＬ_ｉには、ゲートオン電圧Ｖ_ＧＨ（ゲート電圧）が印加され、選択されていないゲート配線ＧＬ_１〜ＧＬ_ｉ−１，ＧＬ_ｉ＋１〜ＧＬ_ｍには、ゲートオフ電圧Ｖ_ＧＬ（第１オフ電圧）が印加される。

ここで、ゲートオン電圧Ｖ_ＧＨとは、ドレイン３１ｄとソース３１ｓとを導通状態にするために必要なゲート３１ｇへの印加電圧以上の電圧であり、ゲートオフ電圧Ｖ_ＧＬとは、ドレイン３１ｄとソース３１ｓとを導通状態にするために必要なゲート３１ｇへの印加電圧よりも充分に低い電圧である。

第ｉ行、第ｊ列に配置される画素電極３２に接続されたＴＦＴ３１は、ゲート配線ＧＬ_ｉにゲートオン電圧Ｖ_ＧＨが印加されると、ドレイン３１ｄとソース３１ｓとを導通状態にする。これにより、画素電極３２は、ソース配線ＳＬ_ｊと導通する。

すなわち、ＴＦＴ３１は、ゲート配線ＧＬ_ｉを介してゲートｇに印加される電圧に応じて、画素電極３２とソース配線ＳＬ_ｊとが導通する導通状態と、画素電極３２とソース配線ＳＬ_ｊとの導通が遮断される非導通状態とを切り替えるスイッチング素子として機能する。

このようにして、選択行に配置される各画素電極３２、すなわちゲートオン電圧Ｖ_ＧＨが印加されたゲート配線ＧＬ_ｉに接続される各画素電極３２と、対応するソース配線ＳＬ_１〜ＳＬ_ｎとがそれぞれ導通状態とされると、ソースドライバ１３によって、各ソース配線ＳＬ_１〜ＳＬ_ｎに対し、選択行の画素の画像データに応じたデータ電圧Ｖ_Ｄが印加される。これにより、選択行の各画素の液晶に、選択行の画像データに応じた電圧が印加され、その画素の表示状態が定まる。

ゲートドライバ１２は、シフトレジスタと、レベルシフタと、各ゲート配線ＧＬ_１〜ＧＬ_ｍにそれぞれ接続されるｍ個の出力バッファＧ_１〜Ｇ_ｍとを備えて構成され、タイミングコントローラ１８の制御に従って、後述する垂直表示期間Ｗａにおいて、各ゲート配線ＧＬ_１〜ＧＬ_ｍを線順次選択しながら、選択したゲート配線ＧＬ_ｉにゲートオン電圧Ｖ_ＧＨが印加するとともに、選択していないゲート配線ＧＬ_１〜ＧＬ_ｉ−１，ＧＬ_ｉ＋１〜ＧＬ_ｍにゲートオフ電圧Ｖ_ＧＬを印加する。

本実施形態では、ＴＦＴ３１は、ゲート３１ｇにおよそ＋２０Ｖの電圧が印加されると、ドレイン３１ｄとソース３１ｓとが導通状態になるように構成されているので、ゲートドライバ１２は、ゲートオン電圧Ｖ_ＧＨとして＋２２Ｖを印加し、ゲートオフ電圧Ｖ_ＧＬとして−５Ｖを印加するように構成されている。

ソースドライバ１３は、シフトレジスタ、ＤＡＣ（Digital Analog Converter）、および、各ソース配線ＳＬ_１〜ＳＬ_ｎにそれぞれ接続されるｎ個の出力バッファＳ_１〜Ｓ_ｎなどを備えて構成され、タイミングコントローラ１８の制御に従って、画像データを取り込み、ゲートドライバ１２によってゲート配線ＧＬ_ｉが選択されると、各出力バッファＳ_１〜Ｓ_ｎに接続されている各ソース配線ＳＬ_１〜ＳＬ_ｎに、第ｉ行の画素の画像データに応じたデータ電圧Ｖ_Ｄを印加する。

図５は、タイミングコントローラ１８からゲートドライバ１２およびソースドライバ１３へ与えられる信号の入力タイミング、ならびに、出力バッファＧ_１〜Ｇ_ｍの出力端の電圧の変化の例を示すタイミングチャートである。

図５には、タイミングコントローラ１８からソースドライバ１３に与えられる画像データの、Ｋ番目のフレーム期間Ｆ_Ｋと、フレーム期間Ｆ_Ｋに隣接するＫ−１番目およびＫ＋１番目のフレーム期間Ｆ_Ｋ−１，Ｆ_Ｋ＋１の一部とが示されている。なお、図５では、出力バッファＧ_３〜Ｇ_ｍ−１の出力端の電圧の変化については省略している。

タイミングコントローラ１８は、ゲートドライバ１２に対して、１行目のゲート配線ＧＬ_１から順次選択を開始することを指示する制御信号ＳＴＶと、選択行の切り替えを指示するクロック信号ＧＣＫとを入力する。制御信号ＳＴＶは、ゲートスタートパルスとも呼ばれ、ＧＣＫは、ゲートクロックとも呼ばれる。

また、タイミングコントローラ１８は、ソースドライバ１３に対して、画像データを示すデータ信号と、データ電圧Ｖ_Ｄの出力許可期間を示す制御信号ＤＥと、１行内の画像データの取り込みの開始を指示する制御信号ＳＴＨと、１行内の１画素分の取り込みを指示するクロック信号ＣＬＫ（図示せず）と、取り込み済みの画像データに応じたデータ電圧Ｖ_Ｄの出力を指示する制御信号ＬＰとを入力する。制御信号ＤＥは、データイネーブルとも呼ばれ、制御信号ＳＴＨは、ソーススタートパルスとも呼ばれ、クロック信号ＣＬＫは、ドットクロックとも呼ばれ、制御信号ＬＰは、ラッチパルスとも呼ばれる。

ここで、各フレーム期間Ｆにおいて、制御信号ＤＥがローレベルの区間Ｗｂは、垂直ブランキング期間を示し、制御信号ＤＥがハイレベルの区間Ｗａは、垂直表示期間を示している。ここで、垂直表示期間Ｗａとは、１フレーム期間Ｆにおいて、垂直ブランキング期間Ｗｂを除く期間のことである。

タイミングコントローラ１８は、１行目のゲート配線ＧＬ_１から順次選択を開始することをゲートドライバ１２に指示する場合、制御信号ＳＴＶをハイレベルにし、制御信号ＳＴＶがハイレベルである期間中にクロック信号ＧＣＫをハイレベルに立ち上げ、その後、制御信号ＳＴＶをローレベルにする。また、タイミングコントローラ１８は、クロック信号ＧＣＫをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。

ゲートドライバ１２は、制御信号ＳＴＶがハイレベルである期間中にクロック信号ＧＣＫの立ち上がりエッジを検出すると、１行目のゲート配線ＧＬ_１を選択する。その後、ゲートドライバ１２は、クロック信号ＧＣＫの立ち上がりエッジを検出する毎に、２行目以降のゲート配線ＧＬ_２〜ＧＬ_ｍを順次、選択していく。なお、図５において、出力バッファＧ_ｉの出力端の電圧がゲートオン電圧Ｖ_ＧＨになっているということは、その出力バッファＧ_ｉに接続されたゲート配線ＧＬ_ｉが選択されていることを意味する。

また、タイミングコントローラ１８は、１行内の画像データの取り込みの開始をソースドライバ１３に指示する場合、制御信号ＳＴＨをハイレベルにし、制御信号ＳＴＨがハイレベルである期間中にクロック信号ＣＬＫをハイレベルに立ち上げ、その後、制御信号ＳＴＨをローレベルにする。また、タイミングコントローラ１８は、クロック信号ＣＬＫをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ソースドライバ１３は、制御信号ＳＴＨがハイレベルである期間中にクロック信号ＣＬＫの立ち上がりエッジを検出すると、１画素分ずつ画像データを取り込む。

さらに、タイミングコントローラ１８は、ソースドライバ１３に対して、各ゲート配線ＧＬ_１〜ＧＬ_ｍの選択期間に対応させて、各選択期間の冒頭において、制御信号ＬＰをハイレベルに立ち上げ、さらにローレベルに立ち下げる。ソースドライバ１３は、制御信号ＬＰの立ち下がりエッジを検出すると、各ソース配線ＳＬ_１〜ＳＬ_ｎに、取り込んだ画像データに応じたデータ電圧Ｖ_Ｄを印加する。

この結果、各ソース配線ＳＬ_１〜ＳＬ_ｎの電圧は、選択行におけるそのソース配線ＳＬ_１〜ＳＬ_ｎの列の画素の画像データに応じた電圧に変化し、選択行の各画素の液晶に、選択行の画像データに応じた電圧が印加され、その画素の表示状態が定まる。このようにして、垂直表示期間Ｗａに、１行目から順に、各画素の液晶に、画像データに応じた電圧が印加される。

なお、本実施形態では、ゲートドライバ１２における各出力バッファＧ_１〜Ｇ_ｍは、スリーステートバッファ（Three State Buffer）によって実現され、図５に示すように、垂直ブランキング期間Ｗｂには、各出力バッファＧ_１〜Ｇ_ｍは、タイミングコントローラ１８から与えられる制御信号に従って、その出力端をハイインピーダンス状態に設定する。

再び図１を参照して、検出駆動回路であるタッチ検出用ドライブ回路１４は、ゲートドライバ１２と同様に、シフトレジスタと、レベルシフタと、ｐ（ただし、ｐはｍ以下の自然数）個の出力バッファＤ_１〜Ｄ_ｐとを備えて構成される。出力バッファＤ_１〜Ｄ_ｐは、ｍ本のゲート配線ＧＬ_１〜ＧＬ_ｍの中から選択されたｐ本のゲート配線ＧＬに接続される。以下、出力バッファＤ_１〜Ｄ_ｐに接続されるｐ本のゲート配線ＧＬを、「検出用ゲート配線」と称し、参照符ＤＧＬ_１〜ＤＧＬ_ｐを付して示す。なお、ｍ本のゲート配線ＧＬ_１〜ＧＬ_ｍのうち、ｐ本の検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐを除く残余のゲート配線ＧＬは、図１に示すように、タッチ検出用ドライブ回路１４には接続されていない。

このタッチ検出用ドライブ回路１４は、タイミングコントローラ１８の制御に従って、垂直ブランキング期間Ｗｂにおいて、各検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐを線順次に選択し、選択した検出用ゲート配線ＤＧＬ_ｓに検出用電圧Ｖ_ＧＬＨを印加するとともに、選択していない検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｓ−１，ＤＧＬ_ｓ＋１〜ＤＧＬ_ｐに、検出用電圧Ｖ_ＧＬＨよりも低い非選択時電圧Ｖ_ＧＬＬ（第２オフ電圧）を印加する。ただし、ｓは、ｐ以下の任意の自然数である。

ここで、検出用電圧Ｖ_ＧＬＨとしては、ＴＦＴ３１におけるドレイン３１ｄとソース３１ｓとを導通状態にするために必要なゲート３１ｇへの印加電圧、すなわち本実施形態の場合には、＋２０Ｖよりも充分に低い電圧が選ばれる。

本実施形態では、検出用電圧Ｖ_ＧＬＨと非選択時電圧Ｖ_ＧＬＬとを平均したときの値が、ゲートオフ電圧Ｖ_ＧＬである−５Ｖに一致するように、検出用電圧Ｖ_ＧＬＨとして−２．５Ｖが選ばれ、非選択時電圧Ｖ_ＧＬＬとして−７．５Ｖが選ばれている。

このように、検出用電圧Ｖ_ＧＬＨが、ＴＦＴ３１におけるドレイン３１ｄとソース３１ｓとを導通状態にするために必要なゲート３１ｇへの印加電圧よりも充分に低い電圧に選ばれているので、垂直ブランキング期間Ｗｂに、各検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐに順次、検出用電圧Ｖ_ＧＬＨを印加したとしても、液晶パネル１１に表示されている画像に影響を与えることはない。

図６は、タイミングコントローラ１８からタッチ検出用ドライブ回路１４へ与えられる信号の入力タイミング、および出力バッファＤ_１〜Ｄ_ｐの出力端の電圧の変化の例を示すタイミングチャートである。なお、図６では、出力バッファＤ_３〜Ｄ_ｐ−１の出力端の電圧の変化については省略している。

タイミングコントローラ１８は、タッチ検出用ドライブ回路１４に対して、１番目の検出用ゲート配線ＤＧＬ_１から順次選択を開始することを指示する制御信号ＳＴＶ＿Ｄと、選択すべき検出用ゲート配線ＤＧＬの切り替えを指示するクロック信号ＧＣＫ＿Ｄとを入力する。なお、本実施形態では、クロック信号ＧＣＫ＿Ｄは、ゲートドライバに入力されるクロック信号ＧＣＫと同一の信号である。

タイミングコントローラ１８は、１番目の検出用ゲート配線ＤＧＬ_１から順次選択を開始することをタッチ検出用ドライブ回路１４に指示する場合、垂直ブランキング期間Ｗｂ中に、制御信号ＳＴＶ＿Ｄをハイレベルにし、制御信号ＳＴＶ＿Ｄがハイレベルである期間中にクロック信号ＧＣＫ＿Ｄをハイレベルに立ち上げ、その後、制御信号ＳＴＶ＿Ｄをローレベルにする。また、タイミングコントローラ１８は、クロック信号ＧＣＫ＿Ｄをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。

タッチ検出用ドライブ回路１４は、制御信号ＳＴＶ＿Ｄがハイレベルである期間中にクロック信号ＧＣＫ＿Ｄの立ち上がりエッジを検出すると、１番目の検出用ゲート配線ＤＧＬ_１を選択する。その後、タッチ検出用ドライブ回路１４は、クロック信号ＧＣＫ＿Ｄの立ち上がりエッジを検出する毎に、２番目以降の検出用ゲート配線ＤＧＬ_２〜ＤＧＬ_ｐを順次、選択していく。なお、図６において、出力バッファＤ_ｉの出力端の電圧が検出用電圧Ｖ_ＧＬＨになっているということは、その出力バッファＤ_ｉに接続された検出用ゲート配線ＤＧＬ_ｉが選択されていることを意味する。

なお、本実施形態では、タッチ検出用ドライブ回路１４における各出力バッファＤ_１〜Ｄ_ｐは、スリーステートバッファによって実現され、図６に示すように、垂直表示期間Ｗａには、各出力バッファＤ_１〜Ｄ_ｐは、タイミングコントローラ１８から与えられる制御信号に従って、その出力端をハイインピーダンス状態に設定する。すなわち、検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐは、垂直表示期間Ｗａには、ゲートドライバ１２からの信号の入力が可能とされる一方、タッチ検出用ドライブ回路１４からの信号の入力が不可能とされ、垂直ブランキング期間Ｗｂには、タッチ検出用ドライブ回路１４からの信号の入力が可能とされる一方、ゲートドライバ１２からの信号の入力が不可能とされる。

検出回路であるタッチ検出用センス回路１５は、ｑ（ただし、ｑはｎ以下の自然数）個の入力バッファＳＥ_１〜ＳＥ_ｑを備えて構成される。入力バッファＳＥ_１〜ＳＥ_ｑは、ｎ本のソース配線ＳＬ_１〜ＳＬ_ｎの中から選択されたｑ本のソース配線ＳＬに接続される。以下、入力バッファＳＥ_１〜ＳＥ_ｑに接続されるｑ本のソース配線ＳＬを、「検出用ソース配線」と称し、参照符ＳＳＬ_１〜ＳＳＬ_ｑを付して示す。なお、ｎ本のソース配線ＳＬ_１〜ＳＬ_ｎのうち、ｑ本の検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑを除く残余のソース配線ＳＬは、図１に示すように、タッチ検出用センス回路１５には接続されていない。

マルチプレクサ２０は、タッチ検出用センス回路１５とタッチ位置検出回路１６との間に配置され、タイミングコントローラ１８の制御に従い、タッチ検出用ドライブ回路１４によって検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐが選択されている各期間に、ｑ個の入力バッファＳＥ_１〜ＳＥ_ｑを順次選択することにより、選択された入力バッファＳＥ_ｔに入力される検出信号Ｖ_ｄｅｔを、タッチ位置検出回路１６へ出力する。

ここで、入力バッファＳＥ_ｔに入力される検出信号Ｖ_ｄｅｔとは、入力バッファＳＥ_ｔに接続されている検出用ソース配線ＳＳＬ_ｔの電圧を示す信号である。ただし、ｔは、ｑ以下の任意の自然数である。

つまり、タッチ検出用ドライブ回路１４によって検出用ゲート配線ＤＧＬ_ｓが選択されている期間には、入力バッファＳＥ_１〜ＳＥ_ｑに入力される各検出信号Ｖ_ｄｅｔが、タッチ検出用センス回路１５からタッチ位置検出回路１６へ順次出力される。

座標取得部であるタッチ位置検出回路１６は、アナログＬＰＦ（Low Ｗａss Filter）、Ａ／Ｄ変換部、信号処理部、および座標算出部などを備えて構成される。タッチ位置検出回路１６は、タイミングコントローラ１８の制御に従い、タッチ検出用センス回路１５から入力される検出信号Ｖ_ｄｅｔに基づいて、液晶パネル１１の表示面１１ａ（図３参照）に対して指が接触または近接している状態（以下、「タッチ状態」と記す）であるか否かを検出し、さらに、タッチ状態であることが検出された場合には、表示面１１ａ上における指の接触位置または近接位置（以下、「タッチ位置」と称する）の座標を算出する。

図７は、検出信号Ｖ_ｄｅｔおよび出力バッファＤ_ｓの出力端の電圧の波形の一例を示す図である。本実施形態に係る液晶表示装置１では、検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐと検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑとによって、それらの各交差部に形成された（ｐ×ｑ）個のマトリクス状に配置された各容量素子を利用して、垂直ブランキング期間Ｗｂに表示面１１ａに対するタッチの有無およびタッチ位置を検出するように構成される。具体的には、垂直ブランキング期間Ｗｂにおいて、出力バッファＤ_ｓの出力端の電圧が検出用電圧Ｖ_ＧＬＨになっているときに、表示面１１ａ上における、出力バッファＤ_ｓに接続されている検出用ゲート配線ＤＧＬ_ｓと検出用ソース配線ＳＳＬ_ｔとの交差部付近に指が接触または近接していない場合には、入力バッファＳＥ_ｓには、図７において仮想線で示すように、予め定める閾値電圧Ｖ_ｔｈよりも高い電圧の検出信号Ｖ_ｄｅｔが入力される。

一方、出力バッファＤ_ｓの出力端の電圧が検出用電圧Ｖ_ＧＬＨに設定されているときに、表示面１１ａ上における、出力バッファＤ_ｓに接続されている検出用ゲート配線ＤＧＬ_ｓと検出用ソース配線ＳＳＬ_ｔとの交差部付近に指が接触または近接している場合には、その検出用ソース配線ＳＳＬ_ｔに接続されている入力バッファＳＥ_ｔには、図７において実線で示すように、予め定める閾値電圧Ｖ_ｔｈよりも低い電圧の検出信号Ｖ_ｄｅｔが入力される。

したがって、タッチ位置検出回路１６は、タッチ検出用センス回路１５から入力される検出信号Ｖ_ｄｅｔと予め定める閾値電圧Ｖ_ｔｈとを比較することにより、タッチ状態であるか否かを判定することができる。また、タッチ位置検出回路１６は、予め定める閾値電圧Ｖ_ｔｈよりも低い電圧の検出信号Ｖ_ｄｅｔが入力されることにより、タッチ状態であることを判定した場合には、その検出信号Ｖ_ｄｅｔを入力バッファＳＥ_ｔに入力した交差部の位置を特定することによりタッチ位置の座標を算出することができる。

以上のように、本実施形態に係る液晶表示装置１は、垂直ブランキング期間Ｗｂに、検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐに対して、ＴＦＴ３１におけるドレイン３１ｄとソース３１ｓとを導通状態にするために必要なゲート３１ｇへの印加電圧よりも充分に低い検出用電圧Ｖ_ＧＬＨを順次印加し、そのときの各検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑの電圧を検出して予め定める閾値電圧Ｖ_ｔｈと比較することで、タッチの有無およびタッチ位置の座標を取得するように構成される。

すなわち、本実施形態に係る液晶表示装置１は、液晶パネル１１にタッチ検出のための層を別途に設けることなく、液晶パネル１１に備えられるゲート配線ＧＬ_１〜ＧＬ_ｍとソース配線ＳＬ_１〜ＳＬ_ｎとを利用して、タッチ検出機能を実現することができる。いわゆるインセル型のタッチパネルが内蔵された液晶表示装置１を実現することができる。

このように、液晶パネル１１にタッチ検出のための層を別途に設ける必要がないので、オンセル型のタッチパネルが内蔵された液晶表示装置に比べて余計な層が設けられない分だけ、高い表示品質を有する液晶表示装置１を実現することができる。また、液晶パネル１１にタッチ検出のための層を別途に設ける必要がないことから、歩留まりの低下に起因する製造コストの増大を抑制することができる。

また、本実施形態に係る液晶表示装置１は、図２および図３に示すように、ゲートドライバ１２、ソースドライバ１３、タッチ検出用ドライブ回路１４、およびタッチ検出用センス回路１５が、ＴＦＴ基板２２上に設けられる。

詳細には、ゲートドライバ１２は、各ゲート配線ＧＬ_１〜ＧＬ_ｍの延在方向の一方側の端部に接続されるように設けられ、タッチ検出用ドライブ回路１４は、検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐの前記一方側とは反対側の端部に接続されるように設けられる。また、ソースドライバ１３は、各ソース配線ＳＬ_１〜ＳＬ_ｎとの延在方向の一方側の端部に接続されるように設けられ、タッチ検出用センス回路１５は、検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑの前記一方側とは反対側の端部に接続されるように設けられる。すなわち、ゲートドライバ１２とタッチ検出用ドライブ回路１４とは、有効表示領域Ａに対して反対側に設けられ、ソースドライバ１３とタッチ検出用センス回路１５とは、有効表示領域Ａに対して反対側に設けられる。なお、図２および図３では、ゲートドライバ１２およびソースドライバ１３を外部の制御回路に接続するためのフレキシブルプリント基板２６ａと、タッチ検出用ドライブ回路１４およびタッチ検出用センス回路１５を外部の制御回路に接続するためのフレキシブルプリント基板２６ａとが示されている。

本実施形態に係る液晶表示装置１では、タッチ検出のための層を別途に設ける必要がない代わりに、タッチ検出用ドライブ回路１４およびタッチ検出用センス回路１５を新たに設ける必要があるが、上記のように、タッチ検出用ドライブ回路１４およびタッチ検出用センス回路１５をＴＦＴ基板２２上に設けることにより、ゲートドライバ１２およびソースドライバ１３を形成する際に、タッチ検出用ドライブ回路１４およびタッチ検出用センス回路１５を併せて形成することができる。したがって、製造工程を増加させることなく、タッチパネル内蔵型の液晶表示装置１を製造することができる。

また、本実施形態に係る液晶表示装置１は、ゲートドライバ１２によって、ゲート配線ＧＬ_１〜ＧＬ_ｍのいずれにもゲートオン電圧Ｖ_ＧＨが印加されない期間である非ゲート電圧印加期間のうち、垂直ブランキング期間Ｗｂを利用して、タッチ検出のために、検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐに検出用電圧Ｖ_ＧＬＨを順次印加するように構成されている。非ゲート電圧印加期間のうち、水平ブランキング期間を利用することも可能ではあるけれども、垂直ブランキング期間Ｗｂを利用する方が、検出のための充分な時間を確保できることから好ましい。

図８は、本実施形態に係る液晶表示装置１の一実施例を説明するための図である。図８に示す例では、隣接する検出用ゲート配線ＤＧＬ_ｓ−１，ＤＧＬ_ｓ間の間隔が互いに等しい距離Ｌ１となるように、ｍ本のゲート配線ＧＬ_１〜ＧＬ_ｍからｐ本の検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐが選択され、隣接する検出用ソース配線ＳＳＬ_ｔ−１，ＳＳＬ_ｔ間の間隔が互いに等しい距離Ｌ２となるように、ｎ本のソース配線ＳＬ_１〜ＳＬ_ｎからｑ本の検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑが選択されている。これにより、タッチ検出に用いられる検出用ゲート配線ＤＧＬ_ｓ−１，ＤＧＬ_ｓと検出用ソース配線ＳＳＬ_ｔ−１，ＳＳＬ_ｔとの交差部を、等間隔にマトリクス状に設けることができる。

なお、ｍ本のゲート配線ＧＬ_１〜ＧＬ_ｍおよびｎ本のソース配線ＳＬ_１〜ＳＬ_ｎから、ｐ本の検出用ゲート配線ＤＧＬ_１〜ＤＧＬ_ｐおよびｑ本の検出用ソース配線ＳＳＬ_１〜ＳＳＬ_ｑをそれぞれ選択する際には、隣接する検出用ゲート配線ＤＧＬ_ｓ−１，ＤＧＬ_ｓ間の間隔および隣接する検出用ソース配線ＳＳＬ_ｔ−１，ＳＳＬ_ｔ間の間隔が、表示面１１ａに指を接触させたときにタッチ状態を検出可能な接触領域の寸法以下となるように選択される。具体的には、隣接する検出用ゲート配線ＤＧＬ_ｓ−１，ＤＧＬ_ｓ間の間隔および隣接する検出用ソース配線ＳＳＬ_ｔ−１，ＳＳＬ_ｔ間の間隔が、５．５ｍｍ以下となるように選択される。これにより、指によるタッチ状態を確実に検出することができる。

たとえば、有効表示領域Ａの高さ方向、すなわちソース配線ＳＬの延在方向の寸法Ｌ３が５２．６３２ｍｍ、幅方向、すなわちゲート配線ＧＬの延在方向の寸法Ｌ４が９２．８８ｍｍであり、ゲート配線ＧＬの本数が、４８０（絵素）×３（画素）＝１４４０本であり、ソース配線ＳＬの本数が２７２本である液晶表示装置１において、隣接する検出用ゲート配線ＤＧＬ_ｓ−１，ＤＧＬ_ｓ間の間隔および隣接する検出用ソース配線ＳＳＬ_ｔ−１，ＳＳＬ_ｔ間の間隔が等間隔かつ５ｍｍ以下となるように選択する場合には、１１本のゲート配線ＧＬが検出用ゲート配線ＤＧＬとして選択され、１９本のソース配線ＳＬが検出用ソース配線ＳＳＬとして選択される。このように、検出用ゲート配線ＤＧＬの本数および検出用ソース配線ＳＳＬの本数は、有効表示領域Ａの寸法、ゲート配線ＧＬの本数、およびソース配線ＳＬの本数に基づいて適宜決定される。

本実施形態に係る液晶表示装置１では、ゲートドライバ１２に入力されるクロック信号ＧＣＫと、タッチ検出用ドライブ回路１４に入力されるクロック信号ＧＣＫ＿Ｄとは同一の信号とされている。しかしながら、クロック信号ＧＣＫ＿Ｄとしては、垂直ブランキング期間Ｗｂ内において、ｐ本の検出用ゲート配線ＤＧＬのすべてを選択することができるように周期を決定すればよい。

図９は、本発明の第２実施形態に係る液晶表示装置１Ａの構成例を示すブロック図である。図１０は、液晶表示装置１Ａを表示側から見た平面図であり、図１１は、図１０における切断面線ＸＩ−ＸＩから見た断面図である。本実施形態に係る液晶表示装置１Ａは、第１実施形態に係る液晶表示装置１と略同一に構成されるので、同一の構成については同一の参照符を付し、重複する説明を省略する。

本実施形態に係る液晶表示装置１Ａは、ゲートドライバおよびタッチ検出用ドライブ回路として機能する第１共用ドライバ４１を、各ゲート配線ＧＬ_１〜ＧＬ_ｍの延在方向の一方側の端部に接続するように設け、ソースドライバおよびタッチ検出用センス回路として機能する第２共用ドライバ４２を、各ソース配線ＳＬ_１〜ＳＬ_ｎとの延在方向の一方側の端部に接続するように設けて構成される。なお、図１０および図１１では、第１共用ドライバ４１および第２共用ドライバ４２を外部の制御回路に接続するためのフレキシブルプリント基板２６が示されている。

すなわち、本実施形態に係る液晶表示装置１Ａは、第１実施形態に係る液晶表示装置１と異なり、ゲートドライバおよびタッチ検出用ドライブ回路が、有効表示領域Ａに対して同一側に設けられるとともに、ソースドライバおよびタッチ検出用センス回路が、有効表示領域Ａに対して同一側に設けられる。

したがって、本実施形態に係る液晶表示装置１Ａは、第１実施形態に係る液晶表示装置１に比べて、液晶パネル１１におけるＴＦＴ基板２２のサイズを小さくすることができるとともに、外部の制御回路に接続するためのフレキシブルプリント基板の数を減らすことができる。

なお、上記の各実施形態では、アクティブ素子としてＴＦＴ３１を用いているが、同様の機能を有する他の素子によって実現されてもよい。

１ 液晶表示装置
１１ 液晶パネル
１２ ゲートドライバ
１３ ソースドライバ
１４ タッチ検出用ドライブ回路
１５ タッチ検出用センス回路
１６ タッチ位置検出回路
１８ タイミングコントローラ
３１ ＴＦＴ
３２ 画素電極
ＧＬ_１〜ＧＬ_ｍ ゲート配線
ＳＬ_１〜ＳＬ_ｎ ソース配線
Ｇ_１〜Ｇ_ｍ 出力バッファ
Ｓ_１〜Ｓ_ｎ 出力バッファ
ＤＧＬ_１〜ＤＧＬ_ｐ 検出用ゲート配線
ＳＳＬ_１〜ＳＳＬ_ｑ 検出用ソース配線
Ｄ_１〜Ｄ_ｐ 出力バッファ
ＳＥ_１〜ＳＥ_ｑ 入力バッファ

Claims (9)

1. 一方の基板と、他方の基板と、一方の基板と他方の基板との間に設けられる液晶層とを含み、前記一方の基板に、複数のゲート配線と、前記複数のゲート配線に交差して設けられる複数のソース配線と、ゲート配線とソース配線との交差部ごとに設けられる画素電極と、前記交差部ごとに設けられ、該交差部を成すゲート配線に予め定める電圧以上のゲート電圧が印加されると、該交差部を成すソース配線と該交差部の画素電極とを導通するアクティブ素子と、前記複数のゲート配線が接続され、各ゲート配線に前記ゲート電圧を順次印加するゲート駆動回路と、前記複数のソース配線が接続され、各ソース配線に画像データに応じた電圧を印加するソース駆動回路と備える液晶表示装置であって、
   前記複数のゲート配線に含まれる予め定める複数の検出用のゲート配線が接続され、前記複数のゲート配線のいずれにもゲート電圧が印加されていない非ゲート電圧印加期間に、前記予め定める複数の検出用のゲート配線に、前記予め定める電圧未満の検出用電圧を順次印加する検出駆動回路と、
   前記複数のソース配線に含まれる予め定める複数の検出用のソース配線が接続され、前記検出駆動回路によって前記検出用電圧が検出用のゲート配線に与えられている期間に、前記予め定める複数の検出用のソース配線の各電圧を検出する検出回路と、
   前記検出回路によって検出された電圧と、接触または近接状態を検出するために予め設定された閾値とを比較し、接触または近接位置の座標を取得する座標取得部とを備えることを特徴とする液晶表示装置。
2. 前記検出駆動回路は、前記非ゲート電圧印加期間のうちの垂直ブランキング期間に、前記予め定める複数の検出用のゲート配線に、前記予め定める電圧未満の検出用電圧を順次印加することを特徴とする請求項１に記載の液晶表示装置。
3. 隣接する前記検出用のゲート配線間の間隔、および、隣接する前記検出用のソース配線間の間隔が、指を接触させたときに接触状態を検出可能な接触領域の寸法以下に設定されていることを特徴とする請求項１または２に記載の液晶表示装置。
4. 隣接する前記検出用のゲート配線間の間隔が互いに等しく、隣接する前記検出用のソース配線間の間隔が互いに等しいことを特徴とする請求項３に記載の液晶表示装置。
5. 前記検出駆動回路および前記検出回路が、前記一方の基板に設けられていることを特徴とする請求項１〜４のいずれか１つに記載の液晶表示装置。
6. 前記ゲート駆動回路および前記検出駆動回路がいずれも、前記複数のゲート配線の延在方向の一方側に設けられていることを特徴とする請求項５に記載の液晶表示装置。
7. 前記ソース駆動回路および前記検出回路がいずれも、前記複数のソース配線の延在方向の一方側に設けられていることを特徴とする請求項５に記載の液晶表示装置。
8. 前記ゲート駆動回路は、前記検出駆動回路によって前記検出用電圧が検出用のゲート配線に与えられている期間に、前記検出用のゲート配線が接続される各接続端をハイインピーダンス状態に設定し、
   前記検出駆動回路は、前記ゲート駆動回路によって前記ゲート電圧がゲート配線に与えられている期間に、前記検出用のゲート配線が接続される各接続端をハイインピーダンス状態に設定することを特徴とする請求項１〜７のいずれか１つに記載の液晶表示装置。
9. 前記ゲート駆動回路は、前記複数のゲート配線のうちの一のゲート配線に前記ゲート電圧を印加しているとき、前記複数のゲート配線のうちの前記一のゲート配線を除く残余のゲート配線には、前記予め定める電圧未満の第１オフ電圧を印加し、
   前記検出駆動回路は、前記複数の検出用のゲート配線のうちの一の検出用のゲート配線に前記検出用電圧を印加しているとき、前記複数の検出用のゲート配線のうちの前記一の検出用のゲート配線を除く残余の検出用のゲート配線には、前記検出用電圧未満の第２オフ電圧を印加し、
   前記検出用電圧および前記第２オフ電圧は、それらの平均値が前記第１オフ電圧に略等しくなるように設定されていることを特徴とする請求項１〜８のいずれか１つに記載の液晶表示装置。

Images