JP2015008317A - Ga2O3 semiconductor substrate structure - Google Patents

Ga2O3 semiconductor substrate structure Download PDF

Info

Publication number
JP2015008317A
JP2015008317A JP2014167874A JP2014167874A JP2015008317A JP 2015008317 A JP2015008317 A JP 2015008317A JP 2014167874 A JP2014167874 A JP 2014167874A JP 2014167874 A JP2014167874 A JP 2014167874A JP 2015008317 A JP2015008317 A JP 2015008317A
Authority
JP
Japan
Prior art keywords
layer
current
voltage characteristic
type
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014167874A
Other languages
Japanese (ja)
Inventor
一ノ瀬 昇
Noboru Ichinose
昇 一ノ瀬
島村 清史
Kiyoshi Shimamura
清史 島村
青木 和夫
Kazuo Aoki
和夫 青木
ビジョラ エンカルナシオン アントニア ガルシア
Villora Encarnacion Antonia Garcia
ビジョラ エンカルナシオン アントニア ガルシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Priority to JP2014167874A priority Critical patent/JP2015008317A/en
Publication of JP2015008317A publication Critical patent/JP2015008317A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a GaOsemiconductor substrate structure which uses a GaOcompound as a semiconductor and has an electrode capable of securing ohmic characteristics suitable for the GaOcompound.SOLUTION: A light emitting element 1 including a GaOsemiconductor substrate structure comprises: an n-type β-AlGaOclad layer 4 composed of a β-AlGaO3 compound semiconductor and exhibiting n-type conductivity, an active layer 5 composed of β-GaOand a p-type β-AlGaOclad layer 6 exhibiting p-type conductivity, which are laminated on an n-type β-GaOsubstrate 2; and an n-side electrode 20 including a Ti film ohmic-connected to the n-type β-GaOsubstrate 2.

Description

本発明は、オーミック特性を有する電極を備えたGa系化合物半導体基板構造に関する。 The present invention relates to a Ga 2 O 3 compound semiconductor substrate structure provided with an electrode having ohmic characteristics.

従来、窒化物半導体、特に、窒化ガリウム(GaN)系化合物半導体発光素子は、LED、LD等の発光デバイスに使用されている(例えば、特許文献1参照。)。   Conventionally, nitride semiconductors, in particular, gallium nitride (GaN) -based compound semiconductor light-emitting elements are used in light-emitting devices such as LEDs and LDs (see, for example, Patent Document 1).

特許文献1には、サファイア基板、バッファ層、n型窒化ガリウム系化合物半導体層、n型クラッド層、n型活性層、p型クラッド層、p型コンタクト層が積層されたGaN系青色発光素子が記載されている。この従来のGaN系青色発光素子は、発光波長370nmで発光する。   Patent Document 1 discloses a GaN-based blue light emitting device in which a sapphire substrate, a buffer layer, an n-type gallium nitride compound semiconductor layer, an n-type cladding layer, an n-type active layer, a p-type cladding layer, and a p-type contact layer are stacked. Have been described. This conventional GaN-based blue light emitting device emits light at an emission wavelength of 370 nm.

特許第2778405号公報(図1)Japanese Patent No. 2778405 (FIG. 1)

しかし、従来のGaN系青色発光素子では、バンドギャップの関係でさらに短波長の紫外領域で発光する発光素子を得るのが困難である。そこで、近年、バンドギャップがより大きく、紫外領域で発光する可能性がある物質としてGaが期待されている。 However, in the conventional GaN-based blue light-emitting element, it is difficult to obtain a light-emitting element that emits light in the ultraviolet region of a shorter wavelength because of the band gap. Therefore, in recent years, Ga 2 O 3 is expected as a substance having a larger band gap and capable of emitting light in the ultraviolet region.

従って、本発明の目的は、オーミック特性が得られる電極を有するGa系半導体基板構造を提供する。 Accordingly, an object of the present invention is to provide a Ga 2 O 3 based semiconductor substrate structure having an electrode that can achieve ohmic characteristics.

本発明は、上記の目的を達成するため、n型β−Ga基板と、オーミック接続したTi膜を含むn側電極と、を含むGa系半導体基板構造を提供する。 In order to achieve the above object, the present invention provides a Ga 2 O 3 based semiconductor substrate structure including an n-type β-Ga 2 O 3 substrate and an n-side electrode including an ohmic-connected Ti film.

本発明のGa系半導体基板構造によれば、Ga系半導体基板に対してオーミック特性が得られる電極を有することができる。 According to the Ga 2 O 3 based semiconductor substrate structure of the present invention, it is possible to have an electrode capable of obtaining ohmic characteristics with respect to the Ga 2 O 3 based semiconductor substrate.

本発明の第1の実施の形態に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on the 4th Embodiment of this invention. 実施例1の電流電圧特性図である。2 is a current-voltage characteristic diagram of Example 1. FIG. 実施例2における25℃での電流電圧特性図である。6 is a current-voltage characteristic diagram at 25 ° C. in Example 2. FIG. 実施例2における300℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 300 degreeC in Example 2. FIG. 実施例2における600℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 600 degreeC in Example 2. FIG. 実施例2における700℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 700 degreeC in Example 2. FIG. 実施例3における25℃での電流電圧特性図である。6 is a current-voltage characteristic diagram at 25 ° C. in Example 3. FIG. 実施例3における800℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining at 800 degreeC in Example 3 for 5 minutes. 実施例4における25℃における電流電圧特性図である。It is a current-voltage characteristic figure in 25 degreeC in Example 4. 実施例4における700℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining at 700 degreeC in Example 4 for 5 minutes. 実施例4における800℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 800 degreeC in Example 4. 実施例5における25℃での電流電圧特性図である。10 is a current-voltage characteristic diagram at 25 ° C. in Example 5. FIG. 実施例5における400℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 400 degreeC in Example 5. FIG. 実施例5における800℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 800 degreeC in Example 5. FIG. 比較例1における25℃での電流電圧特性図である。6 is a current-voltage characteristic diagram at 25 ° C. in Comparative Example 1. FIG. 比較例1における100℃で10分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 10 minutes at 100 degreeC in the comparative example 1. 比較例1における200℃で10分間保持した後電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 10 minutes at 200 degreeC in the comparative example 1. 比較例2における25℃での電流電圧特性図である。6 is a current-voltage characteristic diagram at 25 ° C. in Comparative Example 2. FIG. 比較例2における100℃で10分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 10 minutes at 100 degreeC in the comparative example 2. 比較例3における25℃での電流電圧特性図である。10 is a current-voltage characteristic diagram at 25 ° C. in Comparative Example 3. FIG. 比較例3における100℃で30秒間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining at 100 degreeC in Comparative Example 3 for 30 second. 比較例3における100℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 100 degreeC in the comparative example 3. 比較例3における200℃で30秒間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 30 second at 200 degreeC in the comparative example 3. 比較例3における200℃で5分間保持した後の電流電圧特性図である。It is a current-voltage characteristic figure after hold | maintaining for 5 minutes at 200 degreeC in the comparative example 3.

[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る基板構造を含む発光素子を示す。この発光素子1は、β−Ga化合物半導体からなるn型β−Ga基板2に、β−AlGaO化合物半導体からなるn型導電性を示すn型β−AlGaOクラッド層4、β−Gaからなる活性層5、p型導電性を示すp型β−AlGaOクラッド層6、およびβ−Ga化合物半導体からなるp型導電性を示すp型β−Gaコンタクト層7を順次積層したものである。
[First Embodiment]
FIG. 1 shows a light emitting device including a substrate structure according to a first embodiment of the present invention. The light emitting element 1, β-Ga 2 O 3 compound to the n-type β-Ga 2 O 3 substrate 2 made of semiconductor, β-AlGaO 3 Compound n-type an n-type conductivity comprising a semiconductor β-AlGaO 3 cladding layer 4, active layer 5 made of β-Ga 2 O 3 , p-type β-AlGaO 3 cladding layer 6 showing p-type conductivity, and p-type β showing p-type conductivity made of a β-Ga 2 O 3 compound semiconductor in which sequentially laminated the -ga 2 O 3 contact layer 7.

また、この発光素子1は、p型β−Gaコンタクト層7に形成される透明電極8と、透明電極8の一部に形成され、Ptからなる薄膜により形成され、ワイヤ11が接合部10によって接続されるパッド電極9と、n型β−Ga基板2の下方に形成されるn側電極20とを備える。 The light-emitting element 1 is formed of a transparent electrode 8 formed on the p-type β-Ga 2 O 3 contact layer 7 and a thin film made of Pt formed on a part of the transparent electrode 8, and the wire 11 is bonded to the light-emitting element 1. The pad electrode 9 connected by the part 10 and the n-side electrode 20 formed below the n-type β-Ga 2 O 3 substrate 2 are provided.

n側電極20は、例えば、Tiからなる薄膜が形成され、接着剤31を介して図示していないプリントパターンが形成されたプリント基板30と接続される。   The n-side electrode 20 is connected to a printed circuit board 30 on which a thin film made of Ti, for example, is formed and a print pattern (not shown) is formed via an adhesive 31.

また、この発光素子1は、接着剤31あるいは金属ペーストを介してプリント基板30に搭載され、プリント基板30のプリント配線に接続される。   The light emitting element 1 is mounted on the printed circuit board 30 via an adhesive 31 or a metal paste, and is connected to the printed wiring of the printed circuit board 30.

この発光素子1を構成する各層4〜7は、金属ターゲットにレーザ光を照射し、例えば、希薄酸素雰囲気下、基板から遊離した金属の膜を基板上に成長させるPLD(Pulsed Laser Deposition)法により形成される。   Each of the layers 4 to 7 constituting the light emitting element 1 is irradiated with laser light on a metal target, for example, by a PLD (Pulsed Laser Deposition) method in which a metal film released from the substrate is grown on the substrate in a dilute oxygen atmosphere. It is formed.

第1の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、接触抵抗を小さくすることができるので、電極部分における電流ロスや、ジュール熱の発生等による電極の劣化、化合物半導体レーザやLEDの特性劣化を防ぐことができるという優れた発光特性が得られる。 According to the first embodiment, the n-side electrode 20 has preferable ohmic characteristics with the n-type β-Ga 2 O 3 substrate 2. Therefore, since the contact resistance can be reduced, it is possible to obtain excellent light emission characteristics that can prevent current loss in the electrode portion, electrode deterioration due to generation of Joule heat, and compound semiconductor laser and LED characteristics. .

[第2の実施の形態]
図2は、本発明の第2の実施の形態に係る基板構造を含む発光素子を示す図である。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板4の下面に、Ti層21を形成し、その下方にAu層22を形成したものである。Au層22の代わりにPt層であってもよい。
[Second Embodiment]
FIG. 2 is a view showing a light emitting device including a substrate structure according to the second embodiment of the present invention. This light emitting element 1 is different from the light emitting element 1 according to the first embodiment only in the n-side electrode 20. The n-side electrode 20 of the light-emitting element 1 is obtained by forming a Ti layer 21 on the lower surface of the n-type β-Ga 2 O 3 substrate 4 and forming an Au layer 22 below the Ti layer 21. A Pt layer may be used instead of the Au layer 22.

第2の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、n側電極20とn型β−Ga基板2との接触抵抗を小さくすることができるので、第1の実施の形態と同様に優れた発光特性が得られる。 According to the second embodiment, the n-side electrode 20 has preferable ohmic characteristics with the n-type β-Ga 2 O 3 substrate 2. Therefore, the contact resistance between the n-side electrode 20 and the n-type β-Ga 2 O 3 substrate 2 can be reduced, and excellent light emission characteristics can be obtained as in the first embodiment.

[第3の実施の形態]
図3は、本発明の第3の実施の形態に係る基板構造を含む発光素子の要部を示す。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板2の下面にTi層21、Al層23およびAu層22を順次積層したものである。
[Third Embodiment]
FIG. 3 shows a main part of a light emitting device including a substrate structure according to the third embodiment of the present invention. This light emitting element 1 is different from the light emitting element 1 according to the first embodiment only in the n-side electrode 20. The n-side electrode 20 of the light emitting element 1 is obtained by sequentially laminating a Ti layer 21, an Al layer 23, and an Au layer 22 on the lower surface of the n-type β-Ga 2 O 3 substrate 2.

第3の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、第1の実施の形態と同様に優れた発光特性が得られる。 According to the third embodiment, the n-side electrode 20 has preferable ohmic characteristics with the n-type β-Ga 2 O 3 substrate 2. Therefore, excellent light emission characteristics can be obtained as in the first embodiment.

[第4の実施の形態]
図4は、本発明の第4の実施の形態に係る基板構造を含む発光素子の要部を示す。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板2の下面にTi層21、Al層23、Ni層24およびAu層22を順次積層したものである。
[Fourth Embodiment]
FIG. 4 shows a main part of a light emitting device including a substrate structure according to the fourth embodiment of the present invention. This light emitting element 1 is different from the light emitting element 1 according to the first embodiment only in the n-side electrode 20. The n-side electrode 20 of the light emitting element 1 is obtained by sequentially laminating a Ti layer 21, an Al layer 23, a Ni layer 24, and an Au layer 22 on the lower surface of the n-type β-Ga 2 O 3 substrate 2.

第4の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、第1の実施の形態と同様に優れた発光特性が得られる。 According to the fourth embodiment, the n-side electrode 20 has preferable ohmic characteristics with the n-type β-Ga 2 O 3 substrate 2. Therefore, excellent light emission characteristics can be obtained as in the first embodiment.

以下、本発明の実施例について説明する。
(実施例1)
Examples of the present invention will be described below.
Example 1

図5は、本発明の実施例1の電流電圧特性図である。   FIG. 5 is a current-voltage characteristic diagram of Example 1 of the present invention.

実施例1は、本発明の第1の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板上に形成されたTi層によりn電極を形成したものである。基板上にTi層を形成する前にエッチングを行い、基板表面を清浄にした。Ti層は、150Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間レーザを照射することにより形成し、25℃のときの電流電圧特性を測定した。 Example 1 corresponds to the first embodiment of the present invention, in which an n electrode is formed by a Ti layer formed on a substrate not added with a 99.99% Ga 2 O 3 dopant. is there. Etching was performed before the Ti layer was formed on the substrate to clean the substrate surface. The Ti layer had a thickness of 150 mm and was formed by irradiating a Ti target with a laser for 7.5 minutes at an output of 100 mW by the PLD method, and the current-voltage characteristics at 25 ° C. were measured.

実施例1によれば、25℃においてオーミック特性を示すため、電極部分における電流ロスや、ジュール熱の発生等による電極の劣化、化合物半導体レーザやLEDの特性劣化を防ぐことができるという優れた発光特性が得られる。
(実施例2)
According to Example 1, since it exhibits ohmic characteristics at 25 ° C., excellent light emission that can prevent current loss in the electrode part, electrode deterioration due to generation of Joule heat, and compound semiconductor laser and LED characteristics deterioration. Characteristics are obtained.
(Example 2)

図6は、本発明の実施例2における25℃の電流電圧特性図、図7は実施例2における300℃で5分間保持した後の電流電圧特性図、図8は実施例2における600℃で5
分間保持した後の電流電圧特性図、図9は実施例2における700℃で5分間保持した後の電流電圧特性図である。
6 is a current-voltage characteristic diagram at 25 ° C. in Example 2 of the present invention, FIG. 7 is a current-voltage characteristic diagram after holding at 300 ° C. for 5 minutes in Example 2, and FIG. 8 is 600 ° C. in Example 2. 5
FIG. 9 is a current-voltage characteristic diagram after holding for 5 minutes at 700 ° C. in Example 2. FIG.

実施例2は、第2の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板にTi層およびAu層を積層してn電極を形成したものである。参考例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚およびA
u層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら電極を保持し、その保持後の電流電圧特性を測定した。
Example 2 corresponds to the second embodiment, in which an n-electrode is formed by laminating a Ti layer and an Au layer on a substrate not added with a 99.99% Ga 2 O 3 dopant. . Etching was performed in the same manner as in Reference Example 1 to clean the substrate surface. The Ti layer has a thickness of 150 mm and A
The u layer has a thickness of 500 mm, and is formed by irradiating the Ti target with a laser for 7.5 minutes and the Au target for 25 minutes with an output of 100 mW, respectively, by the PLD method. The electrode was held while flowing N 2 at 200 ml / min, and the current-voltage characteristics after the holding were measured.

実施例2によると、25℃〜600℃で保持した後の電流電圧特性は、オーミック特性を示す。しかし、700℃で5分間の保持後は、ショットキー特性を示した。   According to Example 2, the current-voltage characteristic after hold | maintaining at 25 to 600 degreeC shows ohmic characteristics. However, after holding at 700 ° C. for 5 minutes, Schottky characteristics were exhibited.

また、この実施例2によれば、Ti層およびAu層を形成するだけでオーミック特性を示す。また、電極は、25〜少なくとも600℃の範囲においてオーミック特性を示すため、常温から耐熱性を要求される温度までの広い使用条件において使用することができる。
(実施例3)
Further, according to Example 2, ohmic characteristics are exhibited only by forming a Ti layer and an Au layer. Moreover, since an electrode shows ohmic characteristics in the range of 25 to at least 600 ° C., it can be used under a wide range of usage conditions from room temperature to a temperature requiring heat resistance.
Example 3

図10は、本発明の実施例3における25℃での電流電圧特性図、図11は実施例3における800℃で5分間保持した後の電流電圧特性図である。   FIG. 10 is a current-voltage characteristic diagram at 25 ° C. in Example 3 of the present invention, and FIG. 11 is a current-voltage characteristic diagram after holding at 800 ° C. for 5 minutes in Example 3.

実施例3は、第2の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層およびAl層によりn電極を形成したものである。
実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚およびAl層は1000Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間およびAlターゲットに50分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。
Example 3 corresponds to the second embodiment, in which an n-electrode is formed by a Ti layer and an Al layer formed on a substrate to which 99.99% Ga 2 O 3 dopant is not added. .
Etching was performed in the same manner as in Example 1 to clean the substrate surface. The Ti layer has a thickness of 150 mm and the Al layer has a thickness of 1000 mm, and is formed by irradiating the Ti target with a laser for 7.5 minutes and the Al target with a laser for 50 minutes, respectively, at an output of 100 mW by the PLD method. The N 2 was held while flowing at 200 ml / min, and the current-voltage characteristics after the holding were measured.

実施例3によれば、25〜700℃では良好なオーミック特性を示し、800℃で保持した後は、電流が流れにくくなっているが、オーミック特性を示している。   According to Example 3, good ohmic characteristics are exhibited at 25 to 700 ° C., and current is less likely to flow after being held at 800 ° C., but ohmic characteristics are exhibited.

また、この実施例3によれば、Ti層およびAl層を形成するだけでオーミック特性を示す。
(実施例4)
Further, according to Example 3, ohmic characteristics are exhibited only by forming a Ti layer and an Al layer.
Example 4

図12は、本発明の実施例4における25℃での電流電圧特性図、図13は実施例4における700℃で5分間保持した後の電流電圧特性図、図14は実施例4における800℃で5分間の保持した後の電流電圧特性図である。   12 is a current-voltage characteristic diagram at 25 ° C. in Example 4 of the present invention, FIG. 13 is a current-voltage characteristic diagram after holding at 700 ° C. for 5 minutes in Example 4, and FIG. 14 is 800 ° C. in Example 4. It is a current-voltage characteristic figure after hold | maintaining for 5 minutes.

実施例4は、第3の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層、Al層およびAu層によりn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚、Al層は1000Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間、Alターゲットに50分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。 Example 4 corresponds to the third embodiment, and an n electrode was formed by a Ti layer, an Al layer, and an Au layer formed on a substrate to which no 99.99% Ga 2 O 3 dopant was added. Is. Etching was performed in the same manner as in Example 1 to clean the substrate surface. The Ti layer has a thickness of 150 mm, the Al layer has a thickness of 1000 mm, and the Au layer has a thickness of 500 mm. By the PLD method, the output is 100 mW, the Ti target is 7.5 minutes, the Al target is 50 minutes, and the Au target is Each is formed by irradiating with a laser for 25 minutes. The N 2 was held while flowing at 200 ml / min, and the current-voltage characteristics after the holding were measured.

実施例4によれば、25〜700℃ではオーミック特性を示すが、800℃以上で保持した後は、ショットキー特性を示す。また、電極は、Ti層、Al層およびAu層を形成するだけでオーミック特性を示す。
(実施例5)
According to Example 4, ohmic characteristics are exhibited at 25 to 700 ° C., but after holding at 800 ° C. or higher, Schottky characteristics are exhibited. Moreover, an electrode shows ohmic characteristics only by forming a Ti layer, an Al layer, and an Au layer.
(Example 5)

図15は、本発明の実施例5における25℃での電流電圧特性図、図16は実施例5における400℃で5分間保持した後の電流電圧特性図、図17は実施例5における800℃で5分間保持した後の電流電圧特性図である。   15 is a current-voltage characteristic diagram at 25 ° C. in Example 5 of the present invention, FIG. 16 is a current-voltage characteristic diagram after holding at 400 ° C. for 5 minutes in Example 5, and FIG. 17 is 800 ° C. in Example 5. It is a current-voltage characteristic figure after hold | maintaining for 5 minutes.

実施例5は、第4の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層、Al層、Ni層、およびAu層によりn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚、Al層は1000Åの膜厚、Ni層は400Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間、Alターゲットに50分間、Niターゲットに40分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。 Example 5 corresponds to the fourth embodiment. The Ti layer, the Al layer, the Ni layer, and the Au layer formed on the substrate to which the 99.99% Ga 2 O 3 dopant was not added were used. An electrode is formed. Etching was performed in the same manner as in Example 1 to clean the substrate surface. The Ti layer has a thickness of 150 mm, the Al layer has a thickness of 1000 mm, the Ni layer has a thickness of 400 mm, and the Au layer has a thickness of 500 mm. The target is formed by irradiating the target with a laser for 50 minutes, the Ni target for 40 minutes, and the Au target for 25 minutes. The N 2 was held while flowing at 200 ml / min, and the current-voltage characteristics after the holding were measured.

実施例5によれば、25℃および400℃で保持した後ではオーミック特性を示すが、800℃で保持した後は、ショットキー特性を示す。また、Ti層、Al層、Ni層、およびAu層を形成するだけでオーミック特性を示す。また、熱処理を行った場合には、2
5〜少なくとも400℃の範囲においてオーミック特性を示すため、常温から耐熱性を要求される温度までの広い使用条件において使用することができる。
According to Example 5, ohmic characteristics are exhibited after being held at 25 ° C. and 400 ° C., but Schottky characteristics are exhibited after being held at 800 ° C. Moreover, ohmic characteristics are exhibited only by forming a Ti layer, an Al layer, a Ni layer, and an Au layer. When heat treatment is performed, 2
Since it exhibits ohmic characteristics in the range of 5 to at least 400 ° C., it can be used under a wide range of usage conditions from room temperature to a temperature requiring heat resistance.

以下、本発明の比較例1〜3を説明する。
(比較例1)
Hereinafter, Comparative Examples 1 to 3 of the present invention will be described.
(Comparative Example 1)

図18は、比較例1における25℃での電流電圧特性図、図19は比較例1における100℃で10分間保持した後の電流電圧特性図、図20は比較例1における200℃で10分間保持した後の電流電圧特性図である。   18 is a current-voltage characteristic diagram at 25 ° C. in Comparative Example 1, FIG. 19 is a current-voltage characteristic diagram after holding at 100 ° C. for 10 minutes in Comparative Example 1, and FIG. It is a current-voltage characteristic figure after hold | maintaining.

比較例1は、99.99%のGaのドーパントを添加していない基板に、Ti層の代わりにAu層によりn電極を形成したものである。基板上にAu層を形成する前にエッチングを行い、基板表面を清浄にした。Au層は、PLD法により、出力100mWでAuターゲットに25分間レーザを照射することにより形成する。Hの5%雰囲気下、200ml/minでArを流しながら熱処理し、保持した後の電流電圧特性を測定した。 In Comparative Example 1, an n-electrode is formed by using an Au layer instead of a Ti layer on a substrate to which 99.99% Ga 2 O 3 dopant is not added. Etching was performed before the Au layer was formed on the substrate to clean the substrate surface. The Au layer is formed by irradiating the Au target with laser at an output of 100 mW for 25 minutes by the PLD method. The current-voltage characteristics were measured after heat-treating and holding Ar at a flow rate of 200 ml / min in a 5% H 2 atmosphere.

比較例1によれば、Ga基板にTi層の代わりにAu層を設けた場合は、ショットキー特性を示し、オーミック特性を示していない。
(比較例2)
According to Comparative Example 1, when an Au layer is provided on the Ga 2 O 3 substrate instead of the Ti layer, Schottky characteristics are exhibited and ohmic characteristics are not exhibited.
(Comparative Example 2)

図21は、比較例2における25℃での電流電圧特性図、図22は実施例2における100℃で10分間保持した後の電流電圧特性図である。   FIG. 21 is a current-voltage characteristic diagram at 25 ° C. in Comparative Example 2, and FIG. 22 is a current-voltage characteristic diagram after holding at 100 ° C. for 10 minutes in Example 2.

比較例2は、99.99%のGaのドーパントを添加していない基板に、Ti層の代わりにPt層によりn電極を形成したものである。比較例1と同様にエッチングを行い、基板表面を清浄にした。Pt層は、PLD法により、出力100mWでPtターゲットにレーザを照射することにより形成する。Hの5%雰囲気下、200ml/minでArを流しながら熱処理し、保持した後の電流電圧特性を測定した。 In Comparative Example 2, an n-electrode is formed by a Pt layer instead of a Ti layer on a substrate to which 99.99% Ga 2 O 3 dopant is not added. Etching was performed in the same manner as in Comparative Example 1 to clean the substrate surface. The Pt layer is formed by irradiating a Pt target with a laser at an output of 100 mW by the PLD method. The current-voltage characteristics were measured after heat-treating and holding Ar at a flow rate of 200 ml / min in a 5% H 2 atmosphere.

比較例2によると、Ga基板にTi層の代わりにAu層を設けた場合は、ショットキー特性を示し、オーミック特性を示していない。
(比較例3)
According to Comparative Example 2, when an Au layer is provided on the Ga 2 O 3 substrate instead of the Ti layer, Schottky characteristics are exhibited and ohmic characteristics are not exhibited.
(Comparative Example 3)

図23は、比較例3における25℃での電流電圧特性図を示し、図24は比較例3における100℃で30秒間保持した後の電流電圧特性図、図25は比較例3における100℃で5分間保持した後の電流電圧特性図、図26は比較例3における200℃で30秒間保持した後の電流電圧特性図、図27は比較例3における200℃で5分間保持した後の電流電圧特性図である。   23 shows a current-voltage characteristic diagram at 25 ° C. in Comparative Example 3, FIG. 24 shows a current-voltage characteristic diagram after holding at 100 ° C. for 30 seconds in Comparative Example 3, and FIG. FIG. 26 is a current-voltage characteristic diagram after being held at 200 ° C. for 30 seconds in Comparative Example 3, and FIG. 27 is a current-voltage characteristic diagram after being held at 200 ° C. for 5 minutes in Comparative Example 3. FIG.

比較例3は、99.99%のGaのドーパントを添加していない基板にTi層およびAu層の代わりにNi層およびAu層を積層してn電極を形成したものである。比較例1と同様にエッチングを行い、基板表面を清浄にした。Ni層は400Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、まずNi層を形成して、次に出力100mWでAuターゲットに25分間レーザを照射することにより形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。 In Comparative Example 3, an n-electrode was formed by laminating a Ni layer and an Au layer instead of a Ti layer and an Au layer on a substrate to which no 99.99% Ga 2 O 3 dopant was added. Etching was performed in the same manner as in Comparative Example 1 to clean the substrate surface. The Ni layer has a thickness of 400 mm and the Au layer has a thickness of 500 mm. The Ni layer is first formed by the PLD method, and then the Au target is irradiated with a laser for 25 minutes at an output of 100 mW. The N 2 was held while flowing at 200 ml / min, and the current-voltage characteristics after the holding were measured.

比較例3によれば、Ti層およびAu層の代わりにNi層およびAu層を設けた場合は、ショットキー特性を示し、オーミック特性を示していない。   According to Comparative Example 3, when the Ni layer and the Au layer are provided instead of the Ti layer and the Au layer, the Schottky characteristics are shown and the ohmic characteristics are not shown.

なお、本発明は、上記各実施の形態、上記各実施例に限定されず、その要旨を変更しない範囲内で種々変更してもよい。   In addition, this invention is not limited to said each embodiment and said each Example, You may change variously within the range which does not change the summary.

1 発光素子
2 基板
4 n型β−AlGaOクラッド層
5 活性層
6 p型β−AlGaOクラッド層
7 p型β−Gaコンタクト層
8 透明電極
9 パッド電極
10,12 接合部
11,13 ワイヤ
20 n側電極
21 Ti層
22 Au層
23 Al層
24 Ni層
30 プリント基板
31 接着剤
40 出射光
41 発光光
1 the light emitting element 2 substrate 4 n-type β-AlGaO 3 cladding layer 5 active layer 6 p-type β-AlGaO 3 cladding layer 7 p-type β-Ga 2 O 3 contact layer 8 transparent electrode 9 pad electrode 10, 12 junction 11, 13 Wire 20 N-side electrode 21 Ti layer 22 Au layer 23 Al layer 24 Ni layer 30 Printed circuit board 31 Adhesive 40 Emission light 41 Emission light

Claims (1)

n型β−Ga基板と、
前記n型β−Ga基板にオーミック接続したTi膜を含むn側電極と、
を含むGa系半導体基板構造。
an n-type β-Ga 2 O 3 substrate;
An n-side electrode including a Ti film ohmically connected to the n-type β-Ga 2 O 3 substrate;
A Ga 2 O 3 based semiconductor substrate structure including:
JP2014167874A 2014-08-20 2014-08-20 Ga2O3 semiconductor substrate structure Pending JP2015008317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014167874A JP2015008317A (en) 2014-08-20 2014-08-20 Ga2O3 semiconductor substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014167874A JP2015008317A (en) 2014-08-20 2014-08-20 Ga2O3 semiconductor substrate structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012183835A Division JP5799354B2 (en) 2012-08-23 2012-08-23 Ga2O3 semiconductor device

Publications (1)

Publication Number Publication Date
JP2015008317A true JP2015008317A (en) 2015-01-15

Family

ID=52338367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014167874A Pending JP2015008317A (en) 2014-08-20 2014-08-20 Ga2O3 semiconductor substrate structure

Country Status (1)

Country Link
JP (1) JP2015008317A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621328A (en) * 2022-09-27 2023-01-17 西安电子科技大学 Vertical Gallium Oxide Schottky Diode with Inhomogeneous Field Limiting Ring and Its Fabrication Process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134822A (en) * 2000-10-24 2002-05-10 Sharp Corp Semiconductor light emitting device and method of manufacturing the same
JP2002175985A (en) * 2000-12-05 2002-06-21 Hitachi Cable Ltd Method for manufacturing nitride semiconductor epitaxial wafer and nitride semiconductor epitaxial wafer
JP2003347660A (en) * 2002-05-30 2003-12-05 Sharp Corp Method of manufacturing nitride semiconductor device
JP2004056098A (en) * 2002-05-31 2004-02-19 Koha Co Ltd Light emitting device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134822A (en) * 2000-10-24 2002-05-10 Sharp Corp Semiconductor light emitting device and method of manufacturing the same
JP2002175985A (en) * 2000-12-05 2002-06-21 Hitachi Cable Ltd Method for manufacturing nitride semiconductor epitaxial wafer and nitride semiconductor epitaxial wafer
JP2003347660A (en) * 2002-05-30 2003-12-05 Sharp Corp Method of manufacturing nitride semiconductor device
JP2004056098A (en) * 2002-05-31 2004-02-19 Koha Co Ltd Light emitting device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"ワイドバンドギャップ半導体βGa2O3単結晶の格子歪と基本特性", 第49回応用物理学関連連合講演会講演予稿集, JPN6015033493, March 2002 (2002-03-01), JP, pages 1342 - 28, ISSN: 0003143344 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621328A (en) * 2022-09-27 2023-01-17 西安电子科技大学 Vertical Gallium Oxide Schottky Diode with Inhomogeneous Field Limiting Ring and Its Fabrication Process

Similar Documents

Publication Publication Date Title
JP5799354B2 (en) Ga2O3 semiconductor device
JP5078039B2 (en) Ga2O3 semiconductor device and method for manufacturing Ga2O3 semiconductor device
JP4670034B2 (en) Ga2O3-based semiconductor layer provided with electrodes
Makimoto et al. A vertical InGaN/GaN light-emitting diode fabricated on a flexible substrate by a mechanical transfer method using BN
US10199530B2 (en) Ultraviolet light-emitting device and light unit comprising same
US10347789B2 (en) Light emitting device and light emitting device package having same
JP2007157853A (en) Semiconductor light emitting device and manufacturing method thereof
Wuu et al. GaN/mirror/Si light-emitting diodes for vertical current injection by laser lift-off and wafer bonding techniques
JP5440674B1 (en) LED element and manufacturing method thereof
CN104979446A (en) SiC substate GaN-based ultraviolet LED epitaxial wafer, SiC substate GaN-based ultraviolet LED device and preparation method therefor
KR102099440B1 (en) A method of manufacturing a light emitting device
JP2007200932A (en) Manufacturing method of nitride semiconductor element
JP6153351B2 (en) Semiconductor light emitting device
JP2015008317A (en) Ga2O3 semiconductor substrate structure
Chen et al. Fabrication and improved performance of GaN LEDs with finger-type structure
JP2014175338A (en) Semiconductor light-emitting element and manufacturing method of the same
JP2007207869A (en) Nitride semiconductor light-emitting device
JP2005286318A (en) Gallium nitride semiconductor element
JP2007273590A (en) Nitride semiconductor element and its manufacturing method
JP2006024913A (en) Translucent positive electrode for compound semiconductor light-emitting device of gallium nitride series, and the light-emitting device
JP5811413B2 (en) LED element
CN103545408B (en) LED crystal particle and preparation method thereof
WO2014034762A1 (en) Nitride semiconductor element
JP5784176B2 (en) Manufacturing method of semiconductor light emitting device
TW200539483A (en) Compound semiconductor light-emitting device and production method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517