JP2015005558A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2015005558A JP2015005558A JP2013128510A JP2013128510A JP2015005558A JP 2015005558 A JP2015005558 A JP 2015005558A JP 2013128510 A JP2013128510 A JP 2013128510A JP 2013128510 A JP2013128510 A JP 2013128510A JP 2015005558 A JP2015005558 A JP 2015005558A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- functional layer
- cutting
- protective member
- constituting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 25
- 238000005520 cutting process Methods 0.000 claims abstract description 127
- 239000002346 layers by function Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000001681 protective effect Effects 0.000 claims abstract description 38
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 38
- 238000002679 ablation Methods 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 77
- 238000000926 separation method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Abstract
Description
本発明は、基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。 The present invention relates to a wafer that divides a wafer in which devices are formed in a plurality of regions partitioned by a plurality of division lines formed in a lattice pattern on a functional layer laminated on the surface of the substrate along the division lines. It relates to the processing method.
当業者には周知の如く、半導体デバイス製造工程においては、シリコン等の基板の表面に絶縁膜と機能膜が積層された機能層によって複数のIC、LSI等のデバイスをマトリックス状に形成した半導体ウエーハが形成される。このように形成された半導体ウエーハは上記デバイスが格子状に形成された分割予定ラインによって区画されており、この分割予定ラインに沿って分割することによって個々の半導体デバイスを製造している。 As is well known to those skilled in the art, in a semiconductor device manufacturing process, a semiconductor wafer in which a plurality of devices such as ICs and LSIs are formed in a matrix by a functional layer in which an insulating film and a functional film are laminated on the surface of a substrate such as silicon. Is formed. The semiconductor wafer formed in this way is partitioned by the planned division lines in which the above devices are formed in a lattice shape, and individual semiconductor devices are manufactured by dividing along the predetermined division lines.
近時においては、IC、LSI等の半導体チップの処理能力を向上するために、シリコン等の基板の表面にSiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)が積層された機能層によって半導体デバイスを形成せしめた形態の半導体ウエーハが実用化されている。 Recently, in order to improve the processing capability of semiconductor chips such as IC and LSI, inorganic films such as SiOF and BSG (SiOB) and polymer films such as polyimide and parylene are formed on the surface of a substrate such as silicon. A semiconductor wafer having a form in which a semiconductor device is formed by a functional layer in which a low dielectric constant insulator film (Low-k film) made of an organic film is laminated has been put into practical use.
このような半導体ウエーハの分割予定ラインに沿った分割は、通常、ダイサーと呼ばれている切削装置によって行われている。この切削装置は、被加工物である半導体ウエーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウエーハを切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる移動手段とを具備している。切削手段は、高速回転せしめられる回転スピンドルと該スピンドルに装着された切削ブレードを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって固定して30μm程の厚さに形成されている。 Such a division of the semiconductor wafer along the division line is usually performed by a cutting device called a dicer. This cutting apparatus includes a chuck table for holding a semiconductor wafer as a workpiece, a cutting means for cutting the semiconductor wafer held on the chuck table, and a movement for relatively moving the chuck table and the cutting means. Means. The cutting means includes a rotating spindle that is rotated at a high speed and a cutting blade attached to the spindle. The cutting blade is composed of a disk-shaped base and an annular cutting edge mounted on the outer peripheral portion of the side surface of the base. The cutting edge is fixed by electroforming diamond abrasive grains having a grain size of about 3 μm, for example, about 30 μm. It is formed in the thickness.
しかるに、上述したLow−k膜は、切削ブレードによって切削することが困難である。即ち、Low−k膜は雲母のように非常に脆いことから、切削ブレードにより分割予定ラインに沿って切削すると、Low−k膜が剥離し、この剥離が回路にまで達しデバイスに致命的な損傷を与えるという問題がある。 However, the Low-k film described above is difficult to cut with a cutting blade. In other words, the low-k film is very brittle like mica, so when the cutting blade is cut along the planned dividing line, the low-k film is peeled off, and this peeling reaches the circuit, resulting in fatal damage to the device. There is a problem of giving.
上記問題を解消するために、半導体ウエーハに形成された分割予定ラインに沿ってレーザー光線を照射し、分割予定ラインに沿ってレーザー加工溝を形成して機能層を分断し、このレーザー加工溝に切削ブレードを位置付けて切削ブレードと半導体ウエーハを相対移動することにより、半導体ウエーハを分割予定ラインに沿って切断するウエーハの分割方法が下記特許文献1に開示されている。 In order to solve the above problem, a laser beam is irradiated along the planned division line formed on the semiconductor wafer, a laser processing groove is formed along the planned division line, the functional layer is divided, and the laser processing groove is cut. Patent Document 1 below discloses a wafer dividing method in which a semiconductor wafer is cut along a predetermined division line by positioning the blade and relatively moving the cutting blade and the semiconductor wafer.
而して、上記特許文献1に記載されたように半導体ウエーハに形成された分割予定ラインに沿ってレーザー光線を照射することにより分割予定ラインに沿ってレーザー加工溝を形成して機能層を分断し、このレーザー加工溝に切削ブレードを位置付けて半導体ウエーハを分割予定ラインに沿って切断するウエーハの分割方法は、次のような問題がある。
(1)レーザー加工溝の幅が十分であってもレーザー加工溝の側面に付着した溶融物に切削ブレードが接触して突発的にデバイスの外周に欠けが生ずる。
(2)レーザー加工溝を形成する際に機能層の除去が不十分であると切削ブレードのズレや倒れが発生してデバイスの機能層に剥離が生じる。
(3)切削ブレードの幅を超える範囲でレーザー加工溝を形成するために、分割予定ラインの幅を広くする必要があり、ウエーハに形成されるデバイスの数が減少する。
(4)機能層の表面にはSiO2、SiN等を含むパシベーション膜が形成されているため、レーザー光線を照射するとパシベーション膜を透過して機能層の内部に達する。この結果、機能層の内部に達したレーザー光線のエネルギーが逃げ場を失い、回路が形成され密度が低いデバイス側に加工が広がる所謂アンダーカット現象が発生する。
Thus, as described in Patent Document 1, the laser beam is irradiated along the planned division line formed on the semiconductor wafer to form a laser processing groove along the planned division line to divide the functional layer. The wafer dividing method of positioning the cutting blade in the laser processing groove and cutting the semiconductor wafer along the planned dividing line has the following problems.
(1) Even if the width of the laser processing groove is sufficient, the cutting blade comes into contact with the melt adhering to the side surface of the laser processing groove, and the outer periphery of the device suddenly becomes chipped.
(2) If the functional layer is not sufficiently removed when forming the laser processed groove, the cutting blade will be displaced or fallen, resulting in peeling of the functional layer of the device.
(3) In order to form the laser processing groove in a range exceeding the width of the cutting blade, it is necessary to increase the width of the line to be divided, and the number of devices formed on the wafer is reduced.
(4) Since a passivation film containing SiO2, SiN, etc. is formed on the surface of the functional layer, when irradiated with a laser beam, it passes through the passivation film and reaches the inside of the functional layer. As a result, the energy of the laser beam that has reached the inside of the functional layer loses its escape, and a so-called undercut phenomenon occurs in which a circuit is formed and the processing spreads to the low density device side.
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、上記問題を解消して個々のデバイスに分割することができるウエーハの加工方法を提供することである。 The present invention has been made in view of the above facts, and the main technical problem thereof is that a plurality of regions defined by a plurality of division lines formed in a lattice pattern on a functional layer laminated on the surface of the substrate. An object of the present invention is to provide a wafer processing method capable of solving the above-described problems and dividing a wafer on which a device is formed into individual devices.
上記主たる技術的課題を解決するため、本発明によれば、基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法であって、
ウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの該保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、
該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、
該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層をアブレーション加工して切断する機能層切断工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
In order to solve the main technical problem, according to the present invention, a device is formed in a plurality of regions partitioned by a plurality of division lines formed in a lattice pattern on a functional layer stacked on the surface of a substrate. A wafer processing method for dividing a wafer along a division line,
A protective member attaching step for attaching a protective member to the surface of the functional layer constituting the wafer;
The protective member side of the wafer on which the protective member attaching step has been performed is held on the chuck table, and the cutting blade is positioned in the area corresponding to the planned division line from the back side of the substrate, leaving a part that does not reach the functional layer. Cutting groove forming step of forming cutting grooves,
A wafer support step of attaching a dicing tape to the back surface of the substrate constituting the wafer on which the cutting groove forming step has been performed, supporting the outer peripheral portion of the dicing tape with an annular frame, and peeling the protective member;
A functional layer cutting step of irradiating the functional layer with a laser beam along a division planned line formed on the functional layer constituting the wafer on which the wafer support step has been performed, and cutting the functional layer by cutting.
A method for processing a wafer is provided.
上記ウエーハ支持工程は、チャックテーブルに保持され上記切削溝形成工程が実施されたウエーハを構成する基板の裏面に環状のフレームに装着されたダイシングテープを貼着する。
また、上記ウエーハ支持工程は、チャックテーブルに保持され上記切削溝形成工程が実施されたウエーハを構成する基板の裏面全面を吸引保持する第1の吸引保持パッドによってチャックテーブルからウエーハを搬出し、その後ウエーハを構成する機能層の表面に貼着された保護部材の全面を吸引保持する第2の吸引保持パッドにウエーハを移し替えた後、ウエーハを構成する基板の裏面に環状のフレームに装着されたダイシングテープを貼着する。
In the wafer support step, a dicing tape attached to an annular frame is attached to the back surface of the substrate constituting the wafer held on the chuck table and subjected to the cutting groove forming step.
In the wafer support step, the wafer is unloaded from the chuck table by a first suction holding pad that sucks and holds the entire back surface of the substrate constituting the wafer held by the chuck table and subjected to the cutting groove forming step. After transferring the wafer to the second suction holding pad that sucks and holds the entire surface of the protective member attached to the surface of the functional layer constituting the wafer, the wafer was mounted on the annular frame on the back surface of the substrate constituting the wafer. Apply dicing tape.
本発明によるウエーハの加工方法においては、ウエーハを構成する機能層の表面に貼着された保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層をアブレーション加工して切断する機能層切断工程とを含んでいるので、次の作用効果が得られる。
(1)レーザー加工工程によるアブレーション加工によって機能層に形成されるレーザー加工溝の側面に溶融物が付着しても、レーザー加工溝を切削ブレードで切削しないので、切削ブレードの接触によって突発的にデバイスの外周に欠けが生じるという問題が解消する。
(2)レーザー加工工程によるアブレーション加工における機能層の除去が不十分であっても、基板の裏面側から形成された切削溝にレーザー加工溝が達すればウエーハを個々のデバイスに分割することができ、レーザー加工溝を切削ブレードで切削しないので、機能層に剥離が生じるという問題が解消する。
(3)切削ブレードの幅を超える幅のレーザー加工溝を形成する必要がないので、分割予定ラインの幅を狭くすることができ、ウエーハに形成することができるデバイスの数を増大することができる。
(4)機能層の表面にSiO2、SiN等を含むパシベーション膜が形成されていても、レーザー加工工程において機能層に分割予定ラインに沿ってレーザー光線を照射すると、基板の裏面側から形成された切削溝にエネルギーが逃げるので、所謂アンダーカットの問題が解消する。
In the wafer processing method according to the present invention, the protective member attached to the surface of the functional layer constituting the wafer is held on the chuck table, and the cutting blade is positioned in the area corresponding to the division line from the back side of the substrate. A cutting groove forming step for forming a cutting groove leaving a part that does not reach the functional layer, and a dicing tape attached to the back surface of the substrate constituting the wafer on which the cutting groove forming step is performed, and the outer peripheral portion of the dicing tape Is supported by an annular frame, and a wafer supporting process for peeling off the protective member, and a function of irradiating a laser beam along a planned division line formed on a functional layer constituting the wafer on which the wafer supporting process is performed. Since the functional layer cutting step of cutting the layer by ablation processing is included, the following effects can be obtained.
(1) Even if a melt adheres to the side surface of the laser processing groove formed in the functional layer by the ablation processing by the laser processing step, the laser processing groove is not cut by the cutting blade, so the device is suddenly caused by contact with the cutting blade. This eliminates the problem of chipping on the outer periphery of the sheet.
(2) Even if the removal of the functional layer in the ablation processing by the laser processing step is insufficient, the wafer can be divided into individual devices if the laser processing groove reaches the cutting groove formed from the back side of the substrate. Since the laser processing groove is not cut with a cutting blade, the problem that peeling occurs in the functional layer is solved.
(3) Since it is not necessary to form a laser processing groove having a width exceeding the width of the cutting blade, the width of the line to be divided can be reduced, and the number of devices that can be formed on the wafer can be increased. .
(4) Even if a passivation film containing SiO2, SiN, etc. is formed on the surface of the functional layer, if the functional layer is irradiated with a laser beam along the division line in the laser processing step, the cutting formed from the back side of the substrate Since energy escapes to the groove, the so-called undercut problem is solved.
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。 Hereinafter, a wafer processing method according to the present invention will be described in more detail with reference to the accompanying drawings.
図1の(a)および(b)には、本発明によるウエーハの加工方法によって個々のデバイスに分割される半導体ウエーハの斜視図および要部拡大断面図が示されている。図1の(a)および(b)に示す半導体ウエーハ2は、厚みが140μmのシリコン等の基板20の表面20aに絶縁膜と回路を形成する機能膜が積層された機能層21が形成されており、この機能層21に格子状に形成された複数の分割予定ライン22によって区画された複数の領域にIC、LSI等のデバイス23が形成されている。なお、図示の実施形態においては、機能層21を形成する絶縁膜は、SiO2膜または、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)からなっており、厚みが10μmに設定されている。このようにして構成された機能層21は、表面にSiO2、SiN等を含むパシベーション膜が形成されている。
1A and 1B show a perspective view and an enlarged cross-sectional view of a main part of a semiconductor wafer divided into individual devices by the wafer processing method according to the present invention. A
上述した半導体ウエーハ2を分割予定ラインに沿って分割するウエーハの加工方法について説明する。
先ず、半導体ウエーハ2を構成する基板20に積層された機能層21の表面21aに、デバイス23を保護するために図2に示すように保護部材3を貼着する(保護部材貼着工程)。なお、保護部材3は、ポリエチレンフィルム等の樹脂シートやガラス基板等の剛性を有するハードプレートを用いることができる。
A wafer processing method for dividing the
First, in order to protect the
上述した保護部材貼着工程を実施したならば、半導体ウエーハ2の保護部材3側をチャックテーブルに保持し、基板20の裏面側から分割予定ライン22と対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程を実施する。この切削溝形成工程は、図3に示す切削装置4を用いて実施する。図3に示す切削装置4は、被加工物を保持するチャックテーブル41と、該チャックテーブル41に保持された被加工物を切削する切削手段42と、該チャックテーブル41に保持された被加工物を撮像する撮像手段43を具備している。チャックテーブル41は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図3において矢印Xで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
If the above-described protective member attaching step is performed, the
上記切削手段42は、実質上水平に配置されたスピンドルハウジング421と、該スピンドルハウジング421に回転自在に支持された回転スピンドル422と、該回転スピンドル422の先端部に装着された切削ブレード423を含んでおり、回転スピンドル422がスピンドルハウジング421内に配設された図示しないサーボモータによって矢印423aで示す方向に回転せしめられるようになっている。切削ブレード423は、アルミニウムによって形成された円盤状の基台424と、該基台424の側面外周部に装着された環状の切れ刃425とからなっている。環状の切れ刃425は、基台424の側面外周部に粒径が3〜4μmのダイヤモンド砥粒をニッケルメッキで固めた電鋳ブレードからなっており、図示の実施形態においては厚みが40μmで外径が52mmに形成されている。
The cutting means 42 includes a
上記撮像手段43は、スピンドルハウジング421の先端部に装着されており、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を図示しない制御手段に送る。
The imaging means 43 is mounted at the tip of the
上述した切削装置4を用いて切削溝形成工程を実施するには、図3に示すようにチャックテーブル41上に上記保護部材貼着工程が実施され半導体ウエーハ2に貼着された保護部材3側を載置する。そして、図示しない吸引手段を作動することにより、保護部材3を介して半導体ウエーハ2をチャックテーブル41上に保持する(ウエーハ保持工程)。従って、チャックテーブル41に保持された半導体ウエーハ2は、基板20の裏面20bが上側となる。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル41は、図示しない加工送り手段によって撮像手段43の直下に位置付けられる。
In order to perform the cutting groove forming process using the cutting device 4 described above, as shown in FIG. 3, the
チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によって半導体ウエーハ2の切削すべき領域を検出するアライメント工程を実行する。即ち、撮像手段43および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン22と対応する領域と、切削ブレード423との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削ブレード423による切削領域のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に上記所定方向と直交する方向に形成された分割予定ライン22と対応する領域に対しても、同様に切削ブレード423による切削位置のアライメントが遂行される。このとき、半導体ウエーハ2の分割予定ライン22が形成されている機能層21の表面21aは下側に位置しているが、撮像手段43が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、ウエーハを構成する基板20の裏面20bから透かして分割予定ライン22を撮像することができる。
When the chuck table 41 is positioned immediately below the image pickup means 43, an alignment process for detecting an area to be cut of the
以上のようにしてチャックテーブル41上に保持されている半導体ウエーハ2の分割予定ライン22と対応する領域を検出し、切削領域のアライメントが行われたならば、半導体ウエーハ2を保持したチャックテーブル41を切削領域の切削開始位置に移動する。このとき、図4の(a)で示すように半導体ウエーハ2は切削すべき分割予定ライン22と対応する領域の一端(図4の(a)において左端)が切削ブレード423の直下より所定量右側に位置するように位置付けられる。
When the region corresponding to the
このようにしてチャックテーブル41即ち半導体ウエーハ2が切削加工領域の切削開始位置に位置付けられたならば、切削ブレード423を図4(a)において2点鎖線で示す待機位置から矢印Z1で示すように下方に切り込み送りし、図4の(a)において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、図4の(a)および図4の(c)に示すように切削ブレード423の下端が半導体ウエーハ2を構成する機能層21に至らない位置(例えば、機能層21が積層されている基板20の表面20aから裏面20b側に5〜10μmの位置)に設定されている。
When the chuck table 41, that is, the
次に、切削ブレード423を図4の(a)において矢印423aで示す方向に所定の回転速度で回転せしめ、チャックテーブル41を図4の(a)において矢印X1で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル41が図4の(b)で示すように分割予定ライン22に対応する位置の他端(図4の(b)において右端)が切削ブレード423の直下より所定量左側に位置するまで達したら、チャックテーブル41の移動を停止する。このようにチャックテーブル41を切削送りすることにより、図4の(d)で示すように半導体ウエーハ2の基板20には裏面20bから表面20a側に一部201を残して切削溝210が形成される(切削溝形成工程)。
Next, the
次に、切削ブレード423を図4の(b)において矢印Z2で示すように上昇させて2点鎖線で示す待機位置に位置付け、チャックテーブル41を図4の(b)において矢印X2で示す方向に移動して、図4の(a)に示す位置に戻す。そして、チャックテーブル41を紙面に垂直な方向(割り出し送り方向)に分割予定ライン22の間隔に相当する量だけ割り出し送りし、次に切削すべき分割予定ライン22に対応する領域を切削ブレード423と対応する位置に位置付ける。このようにして、次に切削すべき分割予定ライン22に対応する領域を切削ブレード423と対応する位置に位置付けたならば、上述した切削溝形成工程を実施する。
Next, the
なお、上記分割溝形成工程は、例えば以下の加工条件で行われる。
切削ブレード :外径52mm、厚さ40μm
切削ブレードの回転速度:30000rpm
切削送り速度 :50mm/秒
In addition, the said division | segmentation groove | channel formation process is performed on the following process conditions, for example.
Cutting blade: outer diameter 52mm, thickness 40μm
Cutting blade rotation speed: 30000 rpm
Cutting feed rate: 50 mm / sec
上述した切削溝形成工程を半導体ウエーハ2に形成された全ての分割予定ライン22に対応する領域に実施する。
The above-described cutting groove forming process is performed on the regions corresponding to all the division lines 22 formed on the
次に、切削溝形成工程が実施された半導体ウエーハ2を構成する基板20の裏面20bにダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、保護部材3を剥離するウエーハ支持工程を実施する。
ウエーハ支持工程の第1の実施形態について、図5を参照して説明する。ウエーハ支持工程の図5に示す第1の実施形態は、上記切削溝形成工程が実施されたチャックテーブル41上において実施する。即ち、図5の(a)および(b)に示すようにウエーハを収容する大きさの開口部51を備えた環状のフレーム5の裏面5に開口部51を覆うように外周部が装着されたダイシングテープ50の表面50a(粘着層が設けられ粘着面が形成されている)を切削溝形成工程が実施されたチャックテーブル41に保持されている半導体ウエーハ2を構成する基板20の裏面20bに貼着する。そして、図5の(c)に示すように半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3を剥離する。
Next, a wafer in which a dicing tape is attached to the
A first embodiment of the wafer support process will be described with reference to FIG. The first embodiment shown in FIG. 5 of the wafer support process is performed on the chuck table 41 on which the cutting groove forming process has been performed. That is, as shown in FIGS. 5 (a) and 5 (b), the outer peripheral portion is mounted on the
次に、ウエーハ支持工程の第2の実施形態について、図6乃至図8を参照して説明する。ウエーハ支持工程の第2の実施形態は、先ず図6の(a)および(b)に示す切削溝形成工程が実施されたチャックテーブル41に保持されている半導体ウエーハ2を構成する基板20の裏面20bを第1の吸引保持パッド6を用いて吸引保持する。図6の(a)および(b)に示す第1の吸引保持パッド6は、円盤状の基台61とパッド62とからなっている。第1の吸引保持パッド6を構成する基台61は、下方が開放された円形状の凹部611を備えている。この凹部611にポーラスなセラミックス部材によって円盤状に形成されたパッド62が嵌合されている。このようにして基台61の凹部611に嵌合されたパッド62の下面は、被加工物を吸引保持する吸着面として機能する。第1の吸引保持パッド6を構成する基台61に形成された円形状の凹部611は、図示しない吸引手段に接続されている。従って、図示しない吸引手段が作動すると、基台61の凹部611を介してパッド62の下面(吸着面)に負圧が作用せしめられ、該パッド62の下面(吸着面)に被加工物を吸引保持することができる。即ち、図6の(a)に示すように切削溝形成工程が実施されたチャックテーブル41に保持されている半導体ウエーハ2を構成する基板20の裏面20b(上面)に第1の吸引保持パッド6のパッド62の下面(吸着面)を接触させ図示しない吸引手段を作動することにより、パッド62の下面(吸着面)に半導体ウエーハ2を構成する基板20の裏面20b全面を吸引保持する。このようにパッド62の下面(吸着面)に半導体ウエーハ2を構成する基板20を吸引保持した第1の吸引保持パッド6は、図6の(b)に示すように半導体ウエーハ2を構成する基板20を吸引保持した状態でチャックテーブル41の上面から上方に移動した後、チャックテーブル41から搬出する(ウエーハ搬出工程)。
Next, a second embodiment of the wafer support process will be described with reference to FIGS. In the second embodiment of the wafer support step, the back surface of the
上述したウエーハ搬出工程を実施したならば、第1の吸引保持パッド6に吸引保持された半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3を上側に向けた状態で、第2の吸引保持パッドに半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3側を吸引保持させて第1の吸引保持パッド6を半導体ウエーハ2から離反させるウエーハ移し替え工程を実施する。このウエーハ移し替え工程を実施するには、図7の(a)および(b)に示す第2の吸引保持パッド7を用いて実施する。図7の(a)および(b)に示す第2の吸引保持パッド7は、円盤状の基台71とパッド72とからなっている。第2の吸引保持パッド7を構成する基台71は、下方が開放された円形状の凹部711を備えている。この凹部711にポーラスなセラミックス部材によって円盤状に形成されたパッド72が嵌合されている。このようにして基台71の凹部711に嵌合されたパッド72の下面は、被加工物を吸引保持する吸着面として機能する。第2の吸引保持パッド7を構成する基台71に形成された円形状の凹部711は、図示しない吸引手段に接続されている。従って、図示しない吸引手段が作動すると、基台71の凹部711を介してパッド72の下面(吸着面)に負圧が作用せしめられ、該パッド72の下面(吸着面)に被加工物を吸引保持することができる。上記第2の吸引保持パッド7を用いてウエーハ移し替え工程を実施するには、図7の(a)に示すようにウエーハ搬出工程を実施した第1の吸引保持パッド6を上下反転して、吸引保持している半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3を上側に向ける。次に、第1の吸引保持パッド6を第2の吸引保持パッド7の下方に位置付けて上昇させ、半導体ウエーハ2の表面に貼着されている保護テープ3の上面に第2の吸引保持パッド7のパッド72の下面(吸着面)を接触させた後、第1の吸引保持パッド6による半導体ウエーハ2の吸引保持を解除する。そして、図示しない吸引手段を作動することにより、第2の吸引保持パッド7のパッド72の下面(吸着面)に半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3の全面を吸引保持する。そして、図7の(b)に示すように第1の吸引保持パッド6を下降させて半導体ウエーハ2から離反させる。このようにパッド72の下面(吸着面)に半導体ウエーハ2の表面に貼着されている保護テープ3を吸引保持した第2の吸引保持パッド7は、半導体ウエーハ2を吸引保持した状態で次工程に搬送する。
When the wafer unloading step described above is performed, the
次に、第2の吸引保持パッド7に保護部材3側が吸引保持された半導体ウエーハ2を構成する基板20の裏面20bに環状のフレームに装着されたダイシングテープを貼着する。なお、環状のフレームに装着されたダイシングテープは、上記図5に示す環状のフレーム5に装着されたダイシングテープ50が用いられる。
即ち、図8の(a)に示すようにテープ貼着装置500のテーブル501上に、環状のフレーム5に装着されたダイシングテープ50を載置する。このようにテーブル501上にダイシングテープ50が載置された状態で、図8の(a)に示すように第2の吸引保持パッド7に保護テープ3側が吸引保持された半導体ウエーハ2を構成する基板20の裏面20bをダイシングテープ50の表面(上面)である粘着面に押し当てる。このようにして第2の吸引保持パッド7に保護テープ3側が吸引保持された半導体ウエーハ2を構成する基板20の裏面20bを半導体ウエーハ2の裏面2bにダイシングテープ50の表面(上面)である粘着面を貼着したならば、図8の(b)に示すように半導体ウエーハ2を構成する機能層21の表面に貼着されている保護部材3を剥離する。
Next, a dicing tape attached to an annular frame is attached to the
That is, as shown in FIG. 8A, the dicing
上述したようにウエーハ支持工程を実施したならば、半導体ウエーハ2を構成する機能層21に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層21をアブレーション加工して切断する機能層切断工程を実施する。この機能層切断工程は、図9に示すレーザー加工装置8を用いて実施する。図9に示すレーザー加工装置8は、被加工物を保持するチャックテーブル81と、該チャックテーブル81上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段82と、チャックテーブル81上に保持された被加工物を撮像する撮像手段83を具備している。チャックテーブル81は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図9において矢印Xで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図9において矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
If the wafer supporting step is performed as described above, the functional layer cutting is performed by irradiating the
上記レーザー光線照射手段82は、実質上水平に配置された円筒形状のケーシング821を含んでいる。ケーシング821内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング821の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器822が装着されている。なお、レーザー光線照射手段82は、集光器822によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段(図示せず)を備えている。
The laser beam irradiation means 82 includes a
上記レーザー光線照射手段82を構成するケーシング821の先端部に装着された撮像手段83は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子(CCD)等を備え、撮像した画像信号を図示しない制御手段に送る。
The image pickup means 83 attached to the tip of the
上述したレーザー加工装置8を用いて、半導体ウエーハ2を構成する機能層21に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層21をアブレーション加工して切断する機能層切断工程を実施するには、先ず、図9に示すレーザー加工装置8のチャックテーブル81上に上述したウエーハ支持工程が実施され半導体ウエーハ2を構成する基板20の裏面20bに貼着されたダイシングテープ50側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープ50を介して半導体ウエーハ2をチャックテーブル81上に保持する(ウエーハ保持工程)。従って、チャックテーブル81に保持された半導体ウエーハ2は、基板20に積層された機能層21の表面21aが上側となる。なお、図9においてはダイシングテープ50が装着された環状のフレーム5を省いて示しているが、環状のフレーム5はチャックテーブル81に配設された適宜のフレーム保持手段に保持される。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル81は、図示しない加工送り手段によって撮像手段83の直下に位置付けられる。
Using the
チャックテーブル81が撮像手段83の直下に位置付けられると、撮像手段83および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段83および図示しない制御手段は、半導体ウエーハ2を構成する基板20に積層された機能層21の表面21aに形成された分割予定ライン22と、該分割予定ライン22に沿ってレーザー光線を照射するレーザー光線照射手段82の集光器822との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に上記所定方向と直交する方向に形成された分割予定ライン22に対しても、同様にレーザー光線照射位置のアライメントが遂行される。
When the chuck table 81 is positioned immediately below the image pickup means 83, an alignment operation for detecting a processing region to be laser processed of the
上述したアライメント工程を実施したならば、図10で示すようにチャックテーブル81をレーザー光線を照射するレーザー光線照射手段82の集光器822が位置するレーザー光線照射領域に移動し、所定の分割予定ライン22を集光器822の直下に位置付ける。このとき、図10の(a)で示すように半導体ウエーハ2は、分割予定ライン22の一端(図10の(a)において左端)が集光器822の直下に位置するように位置付けられる。そして、集光器822から照射されるパルスレーザー光線LBの集光点Pを基板20に積層された機能層21の表面21a付近に位置付ける。次に、レーザー光線照射手段82の集光器822から基板20および機能層21に対して吸収性を有する波長のパルスレーザー光線を照射しつつチャックテーブル81を図10の(a)において矢印X1で示す方向に所定の加工送り速度で移動せしめる。そして、図10の(b)で示すように分割予定ライン22の他端(図10の(b)において右端)が集光器822の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル81の移動を停止する(機能層切断工程)。
When the alignment step described above is performed, the chuck table 81 is moved to the laser beam irradiation region where the
次に、チャックテーブル81を紙面に垂直な方向(割り出し送り方向)に分割予定ライン22の間隔だけ移動する。そして、レーザー光線照射手段82の集光器822からパルスレーザー光線を照射しつつチャックテーブル81を図10の(b)において矢印X2で示す方向に所定の加工送り速度で移動せしめ、図10の(a)に示す位置に達したらパルスレーザー光線の照射を停止するとともにチャックテーブル81の移動を停止する。
Next, the chuck table 81 is moved in the direction perpendicular to the paper surface (index feed direction) by the interval of the division lines 22. Then, while irradiating a pulse laser beam from the
上述した機能層切断工程を実施することにより、図10の(c)に示すように半導体ウエーハ2には上記切削溝形成工程において残存されている機能層21および基板20の一部201に切削溝210に達するレーザー加工溝220が形成される。この結果、上記切削溝形成工程において残存されている機能層21および基板20の一部201は、レーザー加工溝220によって破断される。そして、上述した機能層切断工程を半導体ウエーハ2に形成された全ての分割予定ライン22に沿って実施する。
By performing the functional layer cutting step described above, as shown in FIG. 10C, the
なお、上記機能層切断工程は、例えば以下の加工条件で行われる。
レーザー光線の波長 :355nm
繰り返し周波数 :200kHz
出力 :2W
集光スポット径 :φ6μm
加工送り速度 :500mm/秒
In addition, the said functional layer cutting process is performed on the following process conditions, for example.
Laser beam wavelength: 355 nm
Repetition frequency: 200 kHz
Output: 2W
Condensing spot diameter: φ6μm
Processing feed rate: 500 mm / sec
上述した機能層切断工程において機能層21および基板20の一部201に形成されるレーザー加工溝220は切削溝210の幅より狭く、上記切削ブレード423の幅を超える幅のレーザー加工溝を形成する必要がないので、分割予定ライン22の幅を狭くすることができ、ウエーハに形成することができるデバイスの数を増大することができる。
また、機能層21の表面にSiO2、SiN等を含むパシベーション膜が形成されていても、レーザー加工工程において機能層21に分割予定ライン22に沿ってレーザー光線を照射すると、基板20の裏面側から形成された切削溝210にエネルギーが逃げるので、所謂アンダーカットの問題が解消する。
In the functional layer cutting step described above, the
Even if a passivation
上述した機能層切断工程を実施したならば、半導体ウエーハ2が貼着されているダイシングテープ50を拡張してウエーハを分割予定ライン22に沿って個々のデバイスに分離するデバイス分離工程を実施する。このデバイス分離工程は、図11に示すデバイス分離装置9を用いて実施する。図11に示すデバイス分離装置9は、上記環状のフレーム5を保持するフレーム保持手段91と、該フレーム保持手段91に保持された環状のフレーム5に装着されたダイシングテープ50を拡張するテープ拡張手段92と、ピックアップコレット93を具備している。フレーム保持手段91は、環状のフレーム保持部材911と、該フレーム保持部材911の外周に配設された固定手段としての複数のクランプ912とからなっている。フレーム保持部材911の上面は環状のフレーム5を載置する載置面911aを形成しており、この載置面911a上に環状のフレーム5が載置される。そして、載置面911a上に載置された環状のフレーム5は、クランプ912によってフレーム保持部材911に固定される。このように構成されたフレーム保持手段91は、テープ拡張手段92によって上下方向に進退可能に支持されている。
If the functional layer cutting step described above is performed, a device separation step is performed in which the dicing
テープ拡張手段92は、上記環状のフレーム保持部材911の内側に配設される拡張ドラム921を具備している。この拡張ドラム921は、環状のフレーム5の内径より小さく該環状のフレーム5に装着されたダイシングテープ50に貼着される半導体ウエーハ2の外径より大きい内径および外径を有している。また、拡張ドラム921は、下端に支持フランジ922を備えている。図示の実施形態におけるテープ拡張手段92は、上記環状のフレーム保持部材911を上下方向に進退可能な支持手段923を具備している。この支持手段923は、上記支持フランジ922上に配設された複数のエアシリンダ923aからなっており、そのピストンロッド923bが上記環状のフレーム保持部材911の下面に連結される。このように複数のエアシリンダ923aからなる支持手段923は、図12の(a)に示すように環状のフレーム保持部材911を載置面911aが拡張ドラム921の上端と略同一高さとなる基準位置と、図12の(b)に示すように拡張ドラム921の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。
The tape expansion means 92 includes an
以上のように構成されたデバイス分離装置9を用いて実施するデバイス分離工程について図12を参照して説明する。即ち、半導体ウエーハ2が貼着されているダイシングテープ50が装着された環状のフレーム5を、図12の(a)に示すようにフレーム保持手段91を構成するフレーム保持部材911の載置面911a上に載置し、クランプ912によってフレーム保持部材911に固定する(フレーム保持工程)。このとき、フレーム保持部材911は図12の(a)に示す基準位置に位置付けられている。次に、テープ拡張手段92を構成する支持手段923としての複数のエアシリンダ923aを作動して、環状のフレーム保持部材911を図12の(b)に示す拡張位置に下降せしめる。従って、フレーム保持部材911の載置面911a上に固定されている環状のフレーム5も下降するため、図12の(b)に示すように環状のフレーム5に装着されたダイシングテープ50は拡張ドラム921の上端縁に接して拡張せしめられる(テープ拡張工程)。この結果、ダイシングテープ50に貼着されている半導体ウエーハ2には放射状に引張力が作用するため、個々のデバイス23に分離されるとともにデバイス間に間隔Sが形成される。
A device separation process performed using the device separation apparatus 9 configured as described above will be described with reference to FIG. That is, the
次に、図12の(c)に示すようにピックアップコレット93を作動してデバイス23を吸着し、ダイシングテープ50から剥離してピックアップし、図示しないトレーまたはダイボンディング工程に搬送する。なお、ピックアップ工程においては、上述したようにダイシングテープ50に貼着されている個々のデバイス23間の隙間Sが広げられているので、隣接するデバイス23と接触することなく容易にピックアップすることができる。
Next, as shown in FIG. 12 (c), the
2:半導体ウエーハ
20:基板
21:機能層
22:分割予定ライン
23:デバイス
210:切削溝
220:レーザー加工溝
3:保護部材
4:切削装置
41:切削装置のチャックテーブル
42:切削手段
423:切削ブレード
5:環状のフレーム
50:ダイシングテープ
6:第1の吸引保持パッド
7:第2の吸引保持パッド
8:レーザー加工装置
81:レーザー加工装置のチャックテーブル
82:レーザー光線照射手段
822:集光器
9:デバイス分離装置
91:フレーム保持手段
92:テープ拡張手段
93:ピックアップコレット
2: Semiconductor wafer 20: Substrate 21: Functional layer 22: Planned division line 23: Device 210: Cutting groove 220: Laser processing groove 3: Protection member 4: Cutting device 41: Chuck table of cutting device 42: Cutting means 423: Cutting Blade 5: annular frame 50: dicing tape 6: first suction holding pad 7: second suction holding pad 8: laser processing device 81: chuck table of laser processing device 82: laser beam irradiation means 822: collector 9 : Device separation device 91: Frame holding means 92: Tape expansion means 93: Pickup collet
Claims (3)
ウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの該保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、
該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、
該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層をアブレーション加工して切断する機能層切断工程と、を含む、
ことを特徴とするウエーハの加工方法。 A wafer processing method in which a wafer in which devices are formed in a plurality of regions partitioned by a plurality of planned division lines formed in a lattice pattern on a functional layer stacked on the surface of the substrate is divided along the planned division lines. There,
A protective member attaching step for attaching a protective member to the surface of the functional layer constituting the wafer;
The protective member side of the wafer on which the protective member attaching step has been performed is held on the chuck table, and the cutting blade is positioned in the area corresponding to the planned division line from the back side of the substrate, leaving a part that does not reach the functional layer. Cutting groove forming step of forming cutting grooves,
A wafer support step of attaching a dicing tape to the back surface of the substrate constituting the wafer on which the cutting groove forming step has been performed, supporting the outer peripheral portion of the dicing tape with an annular frame, and peeling the protective member;
A functional layer cutting step of irradiating the functional layer with a laser beam along a division planned line formed on the functional layer constituting the wafer on which the wafer support step has been performed, and cutting the functional layer by cutting.
A method for processing a wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128510A JP2015005558A (en) | 2013-06-19 | 2013-06-19 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128510A JP2015005558A (en) | 2013-06-19 | 2013-06-19 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015005558A true JP2015005558A (en) | 2015-01-08 |
Family
ID=52301239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013128510A Pending JP2015005558A (en) | 2013-06-19 | 2013-06-19 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015005558A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110473830A (en) * | 2018-05-09 | 2019-11-19 | 株式会社迪思科 | The dividing method of chip |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012203A (en) * | 2003-05-29 | 2005-01-13 | Hamamatsu Photonics Kk | Laser machining method |
JP2009088252A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Method for dicing wafer, and semiconductor chip |
JP2009212430A (en) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | Wafer extraction device and method of manufacturing semiconductor device |
JP2010171100A (en) * | 2009-01-21 | 2010-08-05 | Disco Abrasive Syst Ltd | Workpiece housing mechanism and workpiece housing method |
-
2013
- 2013-06-19 JP JP2013128510A patent/JP2015005558A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012203A (en) * | 2003-05-29 | 2005-01-13 | Hamamatsu Photonics Kk | Laser machining method |
JP2009088252A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Method for dicing wafer, and semiconductor chip |
JP2009212430A (en) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | Wafer extraction device and method of manufacturing semiconductor device |
JP2010171100A (en) * | 2009-01-21 | 2010-08-05 | Disco Abrasive Syst Ltd | Workpiece housing mechanism and workpiece housing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110473830A (en) * | 2018-05-09 | 2019-11-19 | 株式会社迪思科 | The dividing method of chip |
CN110473830B (en) * | 2018-05-09 | 2024-02-09 | 株式会社迪思科 | Wafer dividing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078376B2 (en) | Wafer processing method | |
JP6189208B2 (en) | Wafer processing method | |
JP2016082162A (en) | Wafer processing method | |
JP5307612B2 (en) | Processing method of optical device wafer | |
JP5495876B2 (en) | Processing method of optical device wafer | |
JP6305853B2 (en) | Wafer processing method | |
JP2008294191A (en) | Wafer dividing method | |
JP2013008831A (en) | Processing method of wafer | |
KR20180050225A (en) | Method for processing wafer | |
US9698301B2 (en) | Wafer processing method | |
JP6246534B2 (en) | Wafer processing method | |
JP2010183014A (en) | Method of processing wafer | |
JP6215544B2 (en) | Wafer processing method | |
JP2017103406A (en) | Wafer processing method | |
JP2018074082A (en) | Processing method of wafer | |
KR20180048376A (en) | Method for processing wafer | |
JP2016086089A (en) | Wafer processing method | |
JP2014013807A (en) | Wafer processing method | |
JP2014011381A (en) | Wafer processing method | |
JP2015170675A (en) | Processing method of plate-like object | |
JP2015005558A (en) | Wafer processing method | |
JP2015005648A (en) | Wafer processing method | |
TWI625775B (en) | Wafer processing method (3) | |
JP6346067B2 (en) | Wafer processing method | |
JP2017011119A (en) | Processing method for wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170620 |