JP2014531757A - ナノ構造化領域に対する電気接点 - Google Patents

ナノ構造化領域に対する電気接点 Download PDF

Info

Publication number
JP2014531757A
JP2014531757A JP2014530959A JP2014530959A JP2014531757A JP 2014531757 A JP2014531757 A JP 2014531757A JP 2014530959 A JP2014530959 A JP 2014530959A JP 2014530959 A JP2014530959 A JP 2014530959A JP 2014531757 A JP2014531757 A JP 2014531757A
Authority
JP
Japan
Prior art keywords
substrate
nanostructured
conductor
nanostructured material
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014530959A
Other languages
English (en)
Inventor
マーシー アール． ブラック，
マーシー アール． ブラック，
ジョアン フォージアティ，
ジョアン フォージアティ，
マイケル ジュラ，
マイケル ジュラ，
ジェフ ミラー，
ジェフ ミラー，
ブライアン マーフィー，
ブライアン マーフィー，
アダム スタンリー，
アダム スタンリー，
Original Assignee
バンドギャップ エンジニアリング， インコーポレイテッド
バンドギャップ エンジニアリング， インコーポレイテッド
マーシー アール． ブラック，
マーシー アール． ブラック，
ジョアン フォージアティ，
ジョアン フォージアティ，
マイケル ジュラ，
マイケル ジュラ，
ジェフ ミラー，
ジェフ ミラー，
ブライアン マーフィー，
ブライアン マーフィー，
アダム スタンリー，
アダム スタンリー，
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47915084&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2014531757(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by バンドギャップ エンジニアリング， インコーポレイテッド, バンドギャップ エンジニアリング， インコーポレイテッド, マーシー アール． ブラック，, マーシー アール． ブラック，, ジョアン フォージアティ，, ジョアン フォージアティ，, マイケル ジュラ，, マイケル ジュラ，, ジェフ ミラー，, ジェフ ミラー，, ブライアン マーフィー，, ブライアン マーフィー，, アダム スタンリー，, アダム スタンリー， filed Critical バンドギャップ エンジニアリング， インコーポレイテッド
Publication of JP2014531757A publication Critical patent/JP2014531757A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Materials Engineering (AREA)
  • Sustainable Energy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacture Of Switches (AREA)

Abstract

ナノ構造化された表面を接触させるためのプロセスが提供される。このプロセスにおいては、表面上にナノ構造材料を有する基板が供給される。この基板は伝導性であり、ナノ構造材料は絶縁材料で被膜処理される。ナノ構造材料の一部分が少なくとも部分的に取り除かれる。導体が、基板上に、次のような態様において堆積される、すなわち、ナノ構造材料が少なくとも部分的に取り除かれた全領域において、その導体が基板と電気接触するような態様において堆積される。

Description

関連出願の相互参照
本願は、２０１１年９月１９日に出願された米国仮特許出願第６１／５３６，２４３号明細書に対する優先権を主張するものであり、この仮特許出願は、その全体が参照によって本願に組み込まれる。
ナノワイヤアレイは多様な用途においてその使用が拡大している。例えば、米国特許出願公開第２００９０２５６１３４号明細書を参照されたい。典型的なシリコンナノワイヤアレイは、直径が１００ｎｍ程度、高さが数マイクロメートル程度であり、ほぼ円筒形または円錐台形状のシリコンナノワイヤの集合体から構成することができる。ナノワイヤの軸は互いにほぼ平行に延びている。各ワイヤは、その一端がシリコン基板に付着しており、ごく概略的に見てその基板に垂直である。
シリコン基板頂部のシリコンナノワイヤアレイは、バルクシリコン基板の光電気特性を変化させることができる。例えば、シリコンナノワイヤアレイは、シリコン基板の反射を低減し、入射のオフ角度における反射を低減し、太陽電池において用いられる伝統的なピラミッドまたは光トラッピング機構に類似した方式でシリコンの吸収を高める。
バルクシリコンに比べて変化したシリコンナノワイヤのいくつかの光電気特性は、太陽電池において有益である。しかし、太陽電池を形成するためには、ｐ−ｎ接合の２側面を外界と接続する必要がある。遺憾なことにナノワイヤを接触させることは必ずしも容易ではない。
ナノワイヤ太陽電池用の一デバイス設計は、垂直に整列したナノワイヤをバルク（非ナノ構造）基板の頂部に置く。この設計においては、背面側の接点は基板の背面から容易に作出できる。しかし、前面側の接点の作製はなかなか難しい。
接触面積が小さくなる程、接触抵抗は増大する。もし接点をナノワイヤアレイの頂部に作製すると、ワイヤの先端のみが金属と接触し、そのため、接触抵抗は好ましくない程に高くなる可能性がある。接触抵抗が高過ぎると、デバイスの効率に負の影響を及ぼす。
現在製造されているナノワイヤアレイを使用しないタイプの太陽電池の場合は、スクリーン印刷法によって接点を作製するのが一般的である。スクリーン印刷法は、頑丈で高い処理能力を有し、かつ低コストである。太陽電池の前面側および背面側の接点は、通常、別個のステップにおいて形成される。通常の電池設計の場合には、前面側には銀が、背面側にはアルミニウムが装着される。前面側に対しては、ペーストを、金属またはポリマースキージによって、調整可能な精密制御された力でもって、ステンレス鋼またはポリエステル微細金属メッシュスクリーンを通して圧出する。スクリーンは櫛型の（指状の線アレイおよび交差するバスバーの）パターンを規定するが、このパターンは、金属ラインからの光学的遮蔽を最小化しながら、十分な導電率を提供するように設計される。続いて、ペーストを１００〜２００℃の温度で乾燥して、有機溶剤を追い出し、さらに、低接触抵抗の接合を確保するために、金属中に拡散するように、約８００℃で焼成する。背面側に対しては、アルミニウムベースのペーストを背面側表面にスクリーン印刷して、電気接触を確立し、背面側表面場として機能させる。アルミニウムは、微細メッシュスクリーンを通して圧出されるペーストとして塗着し、続いて高温で焼成して有機溶剤を追い出し、アルミニウム中に拡散して低接触抵抗の接合を形成する。連続する接点は低抵抗をもたらすであろうが、市販のウエハは、ペーストの使用量を低減し、後続の高温での処理ステップの間におけるウエハの変形を最小化するために、埋め込まれたメッシュ構造を含む背面接点を利用している。パターンは、フォトリソグラフィーによってスクリーンに画定されるが、ライン幅が小さい場合は、レーザ切断の金属ステンシルを用いることもできる。高い処理能力を備えたインラインの連続操作可能な自動スクリーン印刷機を利用できる。この機械は、ウエハを、包装体、カセットまたはベルトラインから受け入れて、それをスクリーンの下部に十分に正確に配置し、印刷されたウエハをベルトラインに送り出す。スクリーン印刷に関する方法の詳細が参考文献（１）に記載されている。
太陽電池の金属化については、スクリーン印刷法に対する代替案として電気メッキ法が開発された。この方法は、通常２つのステップにおいて進行する。第１に、シリコンの高濃度にドープされた領域に、任意の方法によって狭い溝を機械加工する。この機械加工の方法には、米国特許第４，７２６，８５０号明細書に記述されるレーザ加工、あるいは他の機械的手段が含まれる。シリコンと直ちに接触するニッケルまたは銅のような金属シード層であって、シリコン表面に対する良好な機械的および電気的接触を有するとして選択されたシード層を堆積させる。引き続くステップにおいて、ラインの導電率を増大させるために、ラインを電気メッキによって肥厚化する。第２の層は銀のような明確な金属から構成することができ、各ステップのプロセスパラメータはデバイスの全体的な性能を最適化するように選択することができる。金属接点が存在しない領域は、低濃度ドープのパッシベーション化されたエミッタでカバーすることができる。金属シード層に対するレーザ画定溝のライン幅は２５〜５０マイクロメートルとすることができ、これによって、スクリーン印刷法に比べて光学的遮蔽損失が低減する。代替方式としては、窒化ケイ素の層をフォトリソグラフィーによってマスクし、貫通エッチングする。フォトレジストを取り除くと、ＳｉＮが、下層のシリコンの上への電着に対するマスクとして作用する。続いて、窒化ケイ素がエッチングされたあらゆる場所に金属を電着する。遺憾ながら、これらの両電気メッキ法は、フォトリソグラフィーまたは高価なパターン化技術を必要とする。
ナノ構造化された表面の一部分に電気接点を作製するための改良技術が必要である。
一実施形態において、表面上にナノ構造材料を有する基板が供給される。このナノ構造材料は表面の一部分から取り除かれ、ナノ構造材料が取り除かれた表面の一部分に電気接点が堆積される。
いくつかの実施形態においては、ナノ構造化された表面を接触させるためのプロセスが提供される。このプロセスにおいては、表面上にナノ構造材料を有する基板が供給され、この基板は伝導性であり、ナノ構造材料は電気絶縁材料で被膜処理される。ナノ構造材料の一部分は少なくとも部分的に取り除かれる。基板上に、導体が、次のような態様において堆積される、すなわち、ナノ構造材料が少なくとも部分的に取り除かれた全領域において、その導体が基板と電気接触するような態様において堆積される。
特定のいくつかの実施形態においては、基板と、処理されるナノ構造材料とがシリコンを含む。特定のいくつかの実施形態においては、開示されるプロセスにおいて用いられるナノ構造材料が多孔質シリコンを含む。特定のいくつかの実施形態においては、開示されるプロセスにおいて用いられるナノ構造材料が、ナノワイヤアレイを含むことができるナノワイヤを含む。特定のいくつかの実施形態においては、開示されるプロセスにおいて用いられるナノ構造材料が、二酸化ケイ素を含む。開示されるプロセスにおいて用いられる電気絶縁材料はアルミナを含むことができる。
いくつかの実施形態においては、ナノ構造材料および絶縁材料を取り除くステップが、ナノ構造材料が配置される表面の一部分に機械的な力を加えることを含む。機械的な力を加えるステップは表面を擦過することであってもよい。
そのステップは、表面を、ナノ構造材料より柔らかい材料を含む物体と接触させることを含むことができる。表面を、アルミニウムを含む物体と接触させることを含むことができる。表面を、表面上に材料を残す物体と接触させることを含むことができる。
いくつかの実施形態においては、ナノ構造材料および絶縁材料を取り除くステップが、加熱または冷却することを含む。加熱は、表面を横切って走査されるレーザを用いて実施することができる。加熱は、急速な局所的膨張を惹起することができる。
いくつかの実施形態においては、導体を堆積させるステップが、電着または無電解メッキを含むことができる。電着は、例えば電気メッキを含むことができる。また、導体の堆積は、例えば、物理蒸着法によっても実施することができる。例えばスパッタリングまたは真空蒸着法がこれに含まれる。また、この堆積は、代替方式として、例えばスクリーン印刷法を含むことができる。
いくつかの実施形態においては、堆積された導体が、ナノ構造材料が取り除かれなかった表面の一部分においてのみ、基板との電気接触を有することができる。堆積される導体は、広範な材料、例えば、ニッケルまたは銀または銅またはアルミニウムを含む材料、あるいは銀を含まない材料のものとすることができる。
堆積に続いて、ナノ構造材料のすべてまたは殆どを、別の処理ステップにおいて取り除くことができる。いくつかの実施形態においては、両側の表面にナノ構造を有する基板を用いることができる。この場合、ナノ構造の除去および導体の堆積は、両側の表面のそれぞれにおいて実施することができる。いくつかの実施形態においては、使用する電気絶縁材料がパッシベーション化を提供することができる。
いくつかの実施形態においては、オプトエレクトロニクスデバイスが提供される。このデバイスは、基板と、その基板の第１表面上におけるナノ構造化領域と、第１表面上の絶縁層と、ナノ構造が少なくとも部分的に破壊されるか取り除かれるナノ構造化領域の区画と、場合によってはその区画上のカバー層と、絶縁層および場合によって設けられるカバー層の上の導体と、を含む。
いくつかの実施形態においては、カバー層がアルミニウムを含むことができる。いくつかの実施形態においては、絶縁層がアルミナを含むことができる。前記区画は格子形状を含むことができ、前記導体はカバー層および前記区画を貫通して基板への電気接触を構成することができる。前記区画は、絶縁層内に複数の穿孔を含むことができ、その穿孔は約２５ｎｍ〜約２５０ｎｍの直径を有することができる。これらの穿孔は基板を曝露することができる。いくつかの実施形態においては、導体が、カバー層と絶縁層における複数の穿孔とを貫通して基板への電気接触を構成することができる。
オプトエレクトロニクスデバイスは光電池とすることができる。この電池の電力変換効率は、ＡＭ１．５Ｇ模擬太陽光に対して少なくとも約１０％、あるいは少なくとも約１５％とすることができる。
いくつかの実施形態においては、オプトエレクトロニクスデバイスが、基板と、その基板の第１表面上におけるナノ構造化領域と、第１表面上のパッシベーション層と、そのパッシベーション層に複数の穿孔が存在するナノ構造化領域の区画と、場合によってはその区画上のカバー層と、パッシベーション層および場合によって設けられるカバー層の上の導体と、を含む。
いくつかの実施形態においては、基板を電気メッキするためのプロセスが提供される。このプロセスにおいては、アルミナが基板上に堆積される。アルミナはパターン化され、それによって、基板の一部分の上部のアルミナの存在が実質的に取り除かれる。基板は、適切な保持器に入れて電気メッキ溶液内にセットされる。適切な電流が印加され、基板上にある厚さの電気メッキ材料が装着される。電気メッキは、アルミナの存在がほぼ取り除かれた基板の一部分においてのみ、あるいは主としてその一部分において処理施工することができる。
アルミナで被膜処理されたシリコンナノワイヤの側面の走査電子顕微鏡写真を示す。 実施例２によって作製したラインの上面の走査電子顕微鏡写真を示す。 実施例２によって作製したラインの伝送線路測定結果を示す。 実施例２によって作製した金属電極を含むダイオードの電流電圧図を示す。 実施例１によって作製したラインの光学顕微鏡写真を示す。 実施例１によって作製したラインの側面の走査電子顕微鏡写真を示す。 実施例１によって作製したラインの上面の走査電子顕微鏡写真を示す。 実施例３によって調製されたワイヤの頂部に堆積されたフォトレジストを貫通する擦過痕を表す光学顕微鏡写真を示す。 実施例３によって調製した金属ラインであって、リフトオフに引き続いてフォトレジストマスクを貫通してスパッタされた金属ラインの上面の走査電子顕微鏡写真を示す。 アルミナで被膜処理されたシリコンナノワイヤであって、ナノワイヤの一部分が本発明のプロセスに従って取り除かれたシリコンナノワイヤの側面の走査電子顕微鏡写真を示す。 本開示のいくつかの実施形態による高レベルフローチャートを示す。 本開示のいくつかのプロセスにおいて操作されるワークピースの外観をスケールどおりでない形で模式的に示す。 図１２Ａのワークピースの別の操作過程の外観を示す。 図１２Ａのワークピースのさらに別の操作過程の外観を示す。
本発明を詳細記述する前に、本発明は、特定の溶剤、材料またはデバイス構造に限定されないことが理解されなければならない。これらは変化してもよいからである。また、本明細書で用いる用語は特定の実施形態を記述するためだけのものであって、限定を意図するものでないことが理解されなければならない。
ナノ構造化された表面を接触させるためのプロセスが提供される。このプロセスにおいては、表面にナノ構造材料を有すると共に伝導性である基板であって、ナノ構造材料が絶縁材料で被膜処理される基板が供給される。ナノ構造材料の一部分が少なくとも部分的に取り除かれ、導体が、次のような態様において基板上に堆積される、すなわち、ナノ構造材料が少なくとも部分的に取り除かれた全領域において、その導体が基板と電気接触するような態様において堆積される。
ナノ構造材料を少なくとも部分的に取り除くステップを実施するには、多様なプロセスを用いることができる。除去プロセスの選択に関連するいくつかの考察点は次のとおりである。
ナノ構造材料の一部分を除去するための一般的な方法は、ナノ構造材料にせん断応力を伝達する機械的な物体を使用することである。ナノ構造材料にせん断応力を加えるのに使用する機械的な物体は、バルク基板材料の機械的な裂開またはその摩耗を避けるために、あるいは、ナノ構造（例えばナノワイヤ）の外側の任意のデバイス構造およびその基礎にそのような影響を及ぼさないようにするために、基板よりも低い硬度を有することが望ましい。鉱物の硬度のモース尺度（Ｍｏｈｓ ｓｃａｌｅ）は、硬い材料が柔らかい材料に擦過痕を残す能力によって、種々の材料の擦過抵抗を特徴付ける。結晶態元素ケイ素のモース硬度は６．０〜７．０、アルミニウムのモース硬度は２．５〜３．０であり、一方、非硬化処理鋼のモース硬度は４．５〜５．０である。鋼およびアルミニウムの特定の合金はシリコンより硬度が低いので、それらは、ナノワイヤのようなナノ構造をせん断する機械的物体として使用するのによく適している。摩耗除去される材料のモース硬度の約０．２〜０．８倍、あるいは摩耗除去される材料のモース硬度の約０．４〜０．６倍のモース硬度を有する材料の使用が望ましいであろう。理論に拘束されることを望むわけではないが、ナノ構造（例えばナノワイヤ）は、特にその幾何学的形状のために、柔らかい材料が硬い材料を裂開剥離し得るような幾何学的応力集中の機能を有すると信じられている。その場合、下層の材料（例えばバルクシリコン）は変形しない状態のままである。
ナノ構造が取り除かれる領域の形状および寸法は、機械的物体のチップの形状、基板に力を加えるプロセス、および基板に加えられる力の大きさのような因子によって決定される。いくつかのチップ形状が可能であるが、これには、単純チップ、４〜１００個の櫛型チップ、アレイ型チップ、スプリング付勢チップ、引き込み可能チップ、原子間力顕微鏡チップ、および実質的に大きな面を有するチップが含まれる。このプロセスによって作製される金属の外形形態は、単純ライン、ラインアレイ、交差ラインアレイ、あるいは、手動または機械制御されるチップ走査装置によって決定される任意の形状とすることができる。この方式によって実現可能な寸法は、広範囲に及び、高剛性原子間力顕微鏡チップの使用によるナノメートルのスケール、ステンレス鋼チップを用いるマイクロメートルの範囲、あるいは、大型の丸いチップを用いるミリメートルの範囲が含まれる。順次せん断のステップを隣接領域に適用することによって、曝露基板材料（たとえばシリコン）の面積を大きく形成することが可能である。スプリング付勢チップは、機械的な物体と、漸次摩耗の場合にナノ構造材料が取り除かれている基板との間の接触を保持するために用いることができる。チップがワークピースと接触する力を、例えば、約０．１〜１０Ｎ、または約０．５〜２．５Ｎの範囲の力になるように制御することが有用であり得る。
製造プロセスにおいてナノ構造を選択的に取り除く一方法は、片面がナノ構造化シリコンで被覆されたシリコンウエハをコンベヤベルト上にセットして、表面を擦過する櫛型の金属チップの下部において動かし、ナノ構造が除去される列を形成する方法である。続いて、ウエハを９０°回転して別の櫛型の金属チップを通すことができる。これによって、曝露シリコンの交差ラインのアレイ、一例として格子パターンのアレイが生成される。代替方式として、ウエハを１回または２回６０°回転することができる。これによって部分的なまたは完全な六角形の格子が生成される。続いて、シリコンウエハの曝露されたシリコン表面上に、例えば電気メッキによって金属を堆積させることができる。
本開示の一態様においては、せん断力を熱エネルギーによって印加することができる。ナノ構造材料における急速な熱的変化は、付加的に基礎の裂開をもたらす可能性がある。ナノ構造および非ナノ構造（バルク）材料間の温度変化を生起させる一方法は、裂開用に使用する機械的物体を、表面とは２０℃、３０℃または５０℃より大きく異なる温度に維持することである。熱エネルギーの勾配は、例えば走査レーザによって局所的に付与できる。また、熱エネルギーはナノ構造材料を裂開剥離するために、機械的な圧力と組み合わせて、あるいは別個に用いることができる。代替方式として、ナノ構造材料の裂開に用いる機械的物体が、時間的に変動する温度パターンを有することができる。
本開示の一態様においては、基板およびナノ構造がシリコンとは別の材料から構成される。構造上にナノ構造を作出するいくつかの方法が考えられる。例えば、蒸気−液体−固体プロセス、レーザ化学蒸着法、反応性イオンエッチング、および金属増強エッチング（例えば以下の実施例に示すような）などがこれに含まれる。さらに、金属化のプロセスは、任意の単一のプロセスには限定されず、スパッタリング、スクリーン印刷、電気メッキおよび真空蒸着を含むことができる。いくつかの金属堆積プロセスにおいては、マスク堆積法または金属堆積後のマスクエッチング法を実施することができる。この場合には、（ナノ構造材料の裂開剥離による）絶縁材料の局所的な除去によって、金属がシリコンに接触する領域が決定されるが、マスクは、金属をどこに堆積するかを決定し、従って絶縁材料の頂部におけるいくつかの領域に堆積させることが可能である。
無電解堆積および電気化学的堆積を含む、曝露されたシリコンまたは他の基板上への金属のメッキは、本発明に特によく適合している。普通のメッキプロセスは、導電性である領域に対してのみ堆積形成する。従って、絶縁性のカバーを含むシリコンの領域は金属が堆積されないのに対して、ナノ構造化シリコンが除去されてシリコンが曝露された領域には金属が堆積されるであろう。従って、この場合は、金属接点をパターン化するのに、さらに別のマスク処理またはリソグラフィーは必要でない。
本開示の一態様においては、多重せん断作用によって生成されたシリコン表面における隣接する開口が、幅広の金属ラインによってシリコン表面の上部で電子的に接続されるように、接点堆積用のプロセスパラメータを調整することができる。従って、例えば、シリコン上のアルミナ被膜処理されたシリコンナノワイヤの場合には、ナノワイヤがその基礎近傍で裂開剥離される。このため、シリコンは、ワイヤが除去された個所で曝露され、約５０〜１００ｎｍの直径の円形の曝露シリコン部分が残される。電着は、曝露シリコン上に堆積形成するように、続いてアルミナの上部に堆積して連続ワイヤを形成するように調整できる。
製造されるデバイスに応じて多様な材料を堆積させることができる。本発明は、特定の材料の使用に限定するようには意図されていない。前記のプロセスによって堆積させることができるいくつかの薄膜デバイス素子として、太陽電池用の金属電極、太陽電池用の相互接続体およびバスバー、センサー用の電極、薄膜バッテリ、およびトランジスタが含まれる。本開示の別の態様においては、オプトエレクトロニクスデバイスが提供される。このオプトエレクトロニクスデバイスは、（ａ）基板と、（ｂ）その基板の第１表面上におけるナノ構造化領域と、（ｃ）第１表面上の電気絶縁層と、（ｄ）ナノ構造が少なくとも部分的に破壊されるナノ構造化領域の区画と、（ｅ）場合によってはその区画上のカバー層と、（ｆ）絶縁層および場合によって設けられるカバー層の上の導体と、を含む。導体は前記カバー層および前記区画を介して基板との電気接触を構成することができる。前記区画は例えば格子の形態にすることができる。
図１２Ａ〜１２Ｃは、本開示のいくつかのプロセスにおいて操作されるワークピースの可能な外観をスケールどおりでない形で模式的に示している。図１２Ａは被操作ワークピースを示すが、この図においては、符号１００が基板を表す。基板の上部に、符号１１０が一例であるナノ構造が設けられる。ナノ構造の上部には電気絶縁層１２０が装着される。ワークピースの一区画１３２においては、ナノ構造が少なくとも部分的に破壊されるであろうが、他の箇所（１３０）ではそうではない。図１２Ｂは、区画１３２におけるナノ構造および電気絶縁層を、物体の刃１５０によって除去することを表している。ここでは、除去は部分的に示されている。図１２Ｃは、除去に続いて導体１４０を堆積した結果を示している。この図においては、導体１４０は、区画１３２を幾分超えている。
この実施形態の事例としてのデバイスが図１０に示されている。このデバイスの一部分の高度に模式化された図が図１２Ｃである。この図においては符号１００が基板を表す。基板の上部に、符号１１０が一例であるナノ構造が設けられる。ナノ構造の上部には電気絶縁層１２０が装着される。デバイスの一区画１３２においては、ナノ構造が少なくとも部分的に破壊されているが、他の箇所（１３０）ではそうではない。絶縁層の上部には導体１４０が存在する。図１２Ｃにおいては、場合によって設けられるカバー層は示されていない。
カバー層は、ナノ構造の破壊プロセスの結果として、例えばこのプロセスを実行する工具で摩耗することによって堆積される層とすることができる。このカバー層は、伝導性とすることができ、導体の電気接触を改善することができる。カバー層は、用いられる製造プロセスの副作用として、あるいは、そのプロセスの設計の結果として意図的に、基板内に拡散することができる。例えばアルミニウムがシリコン内に拡散することがあり得る。このような拡散が生起すると、選択的なエミッタを形成することができる。
以下においては、本発明のプロセスの実施例を説明する。以下の実施例は、当業者に、より完全な開示と、本発明を如何に実施するべきかについての説明とを提供するように記述されたものであって、発明者がその発明と見做すものの範囲を制限するようには意図されていない。数字（例えば、量、温度など）に関して正確を期すよう努力したが、幾分かの誤差および偏差は容認されるべきである。
実施例１
図１１は、以下に説明する実施例の高レベルフローチャート１１００を示す。ステップは、図に示す次の６個のブロックにまとめることができる。すなわち、ブロック１１０２：基板上にナノ構造を形成するステップ、ブロック１１０４：ｐｎ接合を作出するためにドーピングを実施するステップ、ブロック１１０６：スパッタリングによって背面側接点を形成するステップ、ブロック１１０８：ナノ構造のパッシベーション化のためにＡＬＤによってアルミナを堆積させるステップ、ブロック１１１０：パッシベーション化されたナノ構造化表面上に「メスの刃（ｓｃａｌｐｅｌ）」を押し付けて、パッシベーションおよびナノ構造のいくらかを除去するステップ、および、ブロック１１１２：パッシベーション化されたナノ構造化表面上に金属を電気メッキして、除去が行われた領域を接触させるステップ、である。
１オーム−ｃｍの固有抵抗を有するＮ型のシリコン材料であって、（１００）の結晶方位の表面を有するシリコン材料が選択される。最初のステップは、金属増強エッチング用として用いることになる銀を５０〜１７０Å堆積させることである。ウエハをスパッタリングチャンバの中にセットして、銀を、２〜４Å／ｓの速度、＜１ｅ−６Ｔｏｒｒの基本圧力および２ｅ−３Ｔｏｒｒのアルゴン圧力でスパッタする。
次のステップは、酸素／ＨＦ浴中におけるナノワイヤの形成である。サンプルをスパッタリングチャンバから取り出した後、それを希薄なフッ化水素酸（ＨＦ）浴中に入れる。浴は、１容積部のＨＦに対して１０容積部の水を含む。サンプルをこのＨＦ浴中で１０分間エッチングするが、その間、浸漬したプラスチックチューブを用いて、ＨＦ浴を酸素で強く曝気する。その後、サンプルを脱イオン水（ＤＩ）で３回洗浄する。
続いて銀を除去し、サンプルを一連の湿式浴内において清浄化する。第１浴は、１ｍｌの３０重量％の過酸化水素（Ｈ２Ｏ２）に４ｍｌの硫酸（Ｈ２ＳＯ４）を加えた７０℃のピラニア洗浄（ｐｉｒａｎｈａ ｃｌｅａｎ）である。ウエハをピラニア洗浄液に入れる前に、それを２分間撹拌する。その後、また撹拌を始めて、ウエハを１５分間浸漬する。ピラニアエッチングの後、ウエハを３回ＤＩ水で清浄化する。
続いて、サンプルを希薄なＨＦ内に３０秒間入れる。このＨＦ溶液は、水対４９％ＨＦの容積比が２４：１の溶液であり、室温である。この後ウエハを３回ＤＩ水で洗浄する。
次に、伝統的な１０分間のＳＣ１洗浄（ＳＣ１ ｃｌｅａｎ）を行う。これは、水と、３０重量％の水酸化アンモニウム（ＮＨ４ＯＨ）と、３０重量％の過酸化水素との５：１：１の容積比の浴中において、７０℃で行う。その後再度ウエハを３回ＤＩ水で洗浄する。
ＳＣ１洗浄の後、ウエハにＳＣ２洗浄（ＳＣ２ ｃｌｅａｎ）を実施する。この洗浄は、水と、３７重量％の塩酸（ＨＣｌ）と、３０重量％の過酸化水素との５：１：１の容積比の浴中に、７０℃で１０分間浸漬して行う。続いてサンプルを３回ＤＩ水で洗浄する。
太陽電池形成における次のステップは、ｐｎ接合を作出するためのサンプルのドーピング処理である。このドーピング処理のために、最初にドーパントを２つのソースウエハの上に載せる。１つのソースウエハはウエハのナノワイヤの前面側をドープし、ホウ素ドーピングを有するであろう。もう一方のソースウエハはリンを有し、サンプルウエハの背面側をドープするであろう。これらのソースウエハはサンプルウエハをドープするのに用いられるであろう。
２つのソースウエハを調製するために、最初に、そのウエハを、上記のように、ピラニア洗浄、ＨＦ洗浄、ＳＣ１洗浄およびＳＣ２洗浄によって清浄化する。
ホウ素は、ホウ素膜回転塗布（スピンオン）拡散剤Ｂ−１５３（Ｆｉｌｍｔｒｏｎｉｃｓ社）を用いて１つのソースウエハ上に回転塗布する。ドーパントを、５秒間の５００ＲＰＭにおける予備回転によって、続いて５０００ＲＰＭにおける１５秒間の回転によって回転塗布する。
Ｆｉｌｍｔｒｏｎｉｃｓ社のリン膜回転塗布拡散剤Ｐ−５０６を、第２のソースウエハ上に、小さいダイム硬貨サイズの大きさに滴下する。続いて、両方のソースウエハを、ホットプレート上で２５０℃において１０分間焼成する。
次に、サンプルウエハをドープするのに使用するウエハ積層体を形成する。ホウ素のソースウエハを、クォーツディスクの上に、ホウ素側を上にして載せる。続いて、３つの５２５ミクロン厚さのシリコンのスペーサを、ウエハの端部の上に載せる。引き続いて、サンプルウエハを、ナノワイヤ側を下にして、ホウ素ソースウエハの上に載せ、さらに３つのスペーサをウエハの端部の上に載せる。最後のソースウエハ（リンドープソースウエハ）を、リン側を下にして、サンプルウエハの非ナノワイヤ側に面するように載せる。
続いて、２つのソースウエハと、スペーサと、サンプルウエハとを含む全積層体を管式炉内に押し込み、アルゴンを２０００標準立方センチメートル／分（ＳＣＣＭ）で流しながら、室温から１０５０℃に１分３０秒間で温度上昇させる。さらに、この炉を、２０００ＳＣＣＭのアルゴン流量および１０５０℃の温度の状態に５分間保持し、その時点で、５００ＳＣＣＭの酸素を流れに添加し、温度を、６℃／分の速度で１５分間低下させる。１５分後に、アルゴンは流し続けたまま、酸素を停止し、炉を７４５℃に冷却する。続いて、積層体を引き出して、大気中において室温に冷却し、サンプルウエハを積層体から取り出す。次のステップは背面側接点である。サンプルウエハを、最初に、１ｍｌのＨＦに４ｍｌの水を加えたＨＦ溶液中に１０分間浸漬して清浄化し、続いて３回水洗浄する。ＨＦ洗浄に続いて、サンプルを、面を上にしてスパッタリング工具内にセットし、２０００Ａのタングステン、３０，０００Åの銀および４，０００Åのタングステンの金属積層体を堆積させる。
サンプルウエハを、再度、４：１ＨＦ溶液内に３０秒間浸漬して清浄化し、続いて３回ＤＩ水内で洗浄する。
次のステップは、ナノワイヤアレイ上へのアルミナパッシベーション層の被膜処理である。これは、アルミナの原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法を利用するが、これによって、ナノワイヤアレイ上の電気パッシベーションが得られ、それは電着に対する絶縁マスクとして機能する。サンプルをＡＬＤチャンバ内部にセットする。ＡＬＤ装置は、例えば、Ｃａｍｂｒｉｄｇｅ Ｎａｎｏｔｅｃｈ社のＳａｖａｎｎａｈ Ｓ２００とすることができる。ＡＬＤチャンバは、サンプルを装填する前に２５０℃に予熱する。サンプル装填後、２０ＳＣＣＭの定流量のＮ２をチャンバ内に導入しながら、チャンバを簡単かつ頑丈なポンプで吸引する。このプロセスの場合、圧力は約２２００ｍＴｏｒｒである。ヒータが２５０℃になるまでプロセスを待機させるように、プログラムを設定する。温度が２５０℃になると、プログラムは、さらに６０秒待機して、水をパルス的に送り出し、続いてトリメチルアルミニウム（ＴＭＡ）を送り出す。自動パルス送り出し制御プログラムが、水およびＴＭＡの間において交互に、合計２７５サイクルの間実行される。
図１は、アルミナで被膜処理されたシリコンナノワイヤの側面の走査電子顕微鏡写真を示す。裂開された端部がアルミナの被膜を表している。
次のステップは、鋭利なアルミニウムの刃によってウエハのナノワイヤ側をこすることによって、ナノワイヤの列を裂開剥離することである。この場合、刃（この刃を「メスの刃」と呼称することができる）をガイドするのにステンシルを用いる。アルミニウムの刃は、シートからカットしたアルミニウムの小片を鋼材によって鋭利にして調製した。印加する力を変えることによって、いくつかの擦過痕が基板を横切って形成された。
サンプルの背面側に銅のワイヤを接触させ、タングステンの背面接点上に銀塗料で塗着した。これをシリコーン接着剤のテフロン（登録商標）絶縁テープでカバーし、サンプルを電気メッキ溶液の中に入れた。
ニッケルの電気メッキは、Ｔｒａｎｓｅｎｅ Ｃｏ．社（Ｄａｎｖｅｒｓ，マサチューセッツ州）のスルファミン酸ニッケルＳＮ−１０を用いて、２０ｍＡ／ｃｍ２の定電流密度で５０℃において１時間実施した。
曝露されたシリコン領域においてニッケルが電気メッキされた後、サンプルを、フォーミングガス中で１時間、３９０℃において焼きなました。
この特定のサンプルの場合、ニッケルが薄過ぎることが分かったので、サンプルを前記のスルファミン酸ニッケルの中に戻して、同じ条件でさらに１時間メッキした。
図２は、この実施例によって作製されたニッケルラインの上面の走査電子顕微鏡写真を示す。
図３は、この実施例によって作製されたラインの伝送線路測定結果を示す。接触抵抗は０．００１４Ω−ｃｍ２である。
図４は、この実施例によって作製された金属電極を備えたダイオードの電流電圧図を示す。このダイオードに関するＡＭ１．５Ｇ模擬太陽光に対する電力変換効率は１７％を超えることが示された。
実施例２
以上述べたプロセスの変形態を用いた。すなわち、ナノワイヤを擦過するのに、アルミニウムの「メスの刃」の代わりにステンレス鋼の剃刀の刃を使用した。剃刀を、基板上に置かれたレーザカットのインバールステンシルによってガイドして手動で制御した。印加する力を変えることによって、いくつかの擦過痕が基板を横切って形成された。
図５は、この実施例によって作製されたラインの光学顕微鏡写真を示す。尺度バーは、この金属ラインの幅が１５マイクロメートル未満であることを示している。
図６は、この実施例によって作製されたニッケルラインの側面の走査電子顕微鏡写真を示す。擦過の幅（内側の水平寸法）は７．３マイクロメートルであり、金属ラインの幅は約１３マイクロメートルであり、かつ、金属ラインはナノワイヤの頂面の上部に２マイクロメートル隆起している。
図７は、この実施例によって作製されたニッケルラインの上面の走査電子顕微鏡写真を示す。この金属ラインは約２３マイクロメートルである。
実施例３
金属堆積用のスパッタ被膜処理を利用するために、上記のプロセスに対する代替案を用いることも可能である。このプロセスは、実施例１と同様に、アルミナ被膜処理ナノワイヤの形成において開始される。
フォトレジスト（Ｍｉｃｒｏｃｈｅｍ社のＳＦ９ ＰＭＧＩ、Ｐ／Ｎ Ｇ１１３１０９）を、アルミナ被膜処理されたシリコンナノワイヤの表面上に回転塗布する。続いて、溶剤を追い出すために、基板を１８０℃において２０分間焼成する。
次に、ステンレス鋼の剃刀の刃を用いてナノワイヤを擦過する。剃刀を、基板上に置かれたレーザカットのステンシルによってガイドして手動で制御した。印加する力を変えることによって、いくつかの擦過痕が基板を横切って形成された。
図８は、この実施例によって調製されたワイヤの頂部に堆積されたフォトレジストを貫通する擦過痕を表す光学顕微鏡写真を示す。擦過領域の幅は約１０マイクロメートルである。
次のステップは、２５℃における６０秒間の紫外線オゾン洗浄によるウエハの被擦過部分からのフォトレジストの除去清浄化である。続いて、被擦過領域から酸化物をエッチングするために、３０秒間のＨＦ溶液内浸漬を行う。エッチング反応を開始する前に、ＨＦ溶液を酸素曝気してＨＦ溶液のシーズニングを行う。ＨＦの濃度は約９重量％とした。
次に、シャドウマスクを用いて６５０ｎｍの銀をサンプルウエハ上にスパッタし、フォトレジストを有機溶剤と共にリフトオフして、擦過された領域にのみ銀を残す。
図９は、この実施例によって調製された金属ラインであって、リフトオフに引き続いてフォトレジストマスクを貫通してスパッタされた金属ラインの上面の走査電子顕微鏡写真を示す。
代替方式としての一実施形態においては、ナノワイヤアレイを、金属ステップの後に、５〜６０秒間の標準的なＫＯＨエッチングによってエッチング除去できる。これは、最終製品にナノワイヤアレイの必要がない場合に利便性を有する。
本発明のプロセスおよび装置設計は、オプトエレクトロニクスデバイス用のシリコンナノワイヤアレイを接触させるのに適用することができる。それは、光電気効果または光起電力効果を利用するデバイス、例えば、太陽電池、光検知器、フォトダイオード、フォトトランジスタ、光電子増倍管、および集積光学回路において用いることができる。
本発明のプロセスおよび設計は、多結晶シリコンから構成されるまたはそれを含むデバイスを製造するために用いることができる。本発明は、ポリシリコンを含むシリコンの任意の結晶方位について使用可能なプロセスおよび設計を包含する。ポリシリコンは結晶シリコンより安価な材料であるが、結晶粒のランダムな方位のために、通常、単結晶シリコンよりテクスチャ化および構造化することが遥かに難しい。本発明のプロセスおよび設計は、同様に、アモルファスシリコンにおけるナノワイヤを接触させるために用いることができる。
シリコンナノワイヤのアレイは、シリコンが応力またはひずみを受ける用途であって、ナノ構造がこの応力またはひずみを吸収あるいは緩和し得る用途において用いることができる。例えば、ナノワイヤは、バルクシリコンと、その頂部に成膜されかつそれと格子整合しない別の材料との間の界面層として作用し得る。
また、本明細書に記述したプロセスはリチウムイオン電池技術にも応用できる。シリコンは、その低い放電電位および高い充電容量のために、リチウムイオン電池における陽極材料の望ましい候補材料と見做されていたが、これまでは、その応用は、イオン挿入およびイオン抽出に関わる容積変化が大きいために制限されていた。シリコン内に形成される大きな応力およびひずみによってシリコン層の劣化が生じ、それによって、性能稼働時間が非常に短縮される。ナノワイヤはこの応力およびひずみに対処し得るので、その適用が追求されたのである。多孔質シリコン（ナノ細孔またはマイクロ細孔）も本明細書に記述するプロセスによって接触させ得るという事実から、イオン挿入／抽出の応力およびひずみに耐え得る、リチウムイオン電池用途用の別の陽極形態の製作が可能になるであろう。
本明細書に記述したプロセスおよび設計は、シリコンを中間バンド型光起電力（ｉｎｔｅｒｍｅｄｉａｔｅ ｂａｎｄ ｐｈｏｔｏｖｏｌｔａｉｃ：ＩＢＰＶ）材料に仕上げるナノ構造を接触させるのに用いることができる。シリコンは、特定の電子遷移の強度の強化が可能であれば、ＩＢＰＶ用の優れたバンド構造を有する。これを行う一方法は、ワイヤ径、ドーピングおよび結晶方位に関する特殊な制御によってシリコンナノワイヤの高密度アレイを形成することである。本明細書に記述したプロセスおよび設計は、このようなナノワイヤアレイの接触に用いることができる。
本明細書に記述したプロセスおよび設計は、このようなプロセスおよび設計によって電気的に接触させることを可能にする目的で形成されるナノ構造を接触させるのに用いることができる。これは、それらのナノ構造が電気接触の形成に引き続いては必要でないとしても、そうである。
以下の文献が本願に関係している。すなわち、（１）Ａ．Ｌｕｑｕｅ編「光起電力科学および工学ハンドブック（Ｈａｎｄｂｏｏｋ ｏｆ Ｐｈｏｔｏｖｏｌｔｉａｃ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ）」（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ社 ２００３年）の第７章、Ｉ．Ｔｏｂｉａｓ、Ｃ．ｄｅｌ Ｃａｎｉｚｏ、Ｊ．Ａｌｏｎｓｏ著「結晶シリコン太陽電池およびモジュール（Ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｓｏｌａｒ ｃｅｌｌｓ ａｎｄ ｍｏｄｕｌｅｓ）」、（２）Ｓａｍｉ Ｆｒａｎｓｓｉｌａ著「微細加工入門（Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ Ｍｉｃｒｏｆａｂｒｉｃａｔｉｏｎ）」（第２版、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ社 ２０１０年）、（３）Ｋ．Ｋａｎｇ、Ｗ．Ｃａｉ著「シリコンナノワイヤの破壊機構に対するサイズおよび温度の影響：分子動力学シミュレーション（Ｓｉｚｅ ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ ｅｆｆｅｃｔｓ ｏｎ ｔｈｅ ｆｒａｃｔｕｒｅ ｍｅｃｈａｎｉｓｍｓ ｏｆ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ：Ｍｏｌｅｃｕｌａｒ ｄｙｎａｍｉｃｓ ｓｉｍｕｌａｔｉｏｎｓ）」、「Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｐｌａｓｔｉｃｉｔｙ」誌、第２６巻、１３８７−１４０１（２０１０年）、（４）Ｂ．Ａ．Ｇｏｚｅｎ、Ｏ．Ｂ．Ｏｚｄｏｇａｎｌａｒ著「回転チップに基づく機械的ナノ製作プロセス：ナノ加工（Ａ Ｒｏｔａｔｉｎｇ−Ｔｉｐ−Ｂａｓｅｄ Ｍｅｃｈａｎｉｃａｌ Ｎａｎｏ−Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｐｒｏｃｅｓｓ：Ｎａｎｏｍｉｌｌｉｎｇ）」、「Ｎａｎｏｓｃａｌｅ Ｒｅｓｅａｒｃｈ Ｌｅｔｔｅｒｓ」誌、第５巻、１４０３−１４０７（２０１０年）、（５）米国特許出願公開第２０１２／１８１５０２号明細書（Ｍｏｄａｗａｒ他）、である。
本明細書において言及したすべての特許、特許出願および出版物は、参照によってその全体が本願に組み込まれる。しかし、明確な規定を含む特許、特許出願または出版物が参照によって組み込まれる場合、それらの明確な規定は、その規定が見出される組み込まれた特許、特許出願または出版物に適用されるのであって、本願明細書の残りの部分、特に本願の請求項には当てはまらないことが理解されるべきである。

Claims (37)

  1. （ａ）表面上にナノ構造材料を有する基板を供給するステップと、（ｂ）前記ナノ構造材料を前記表面の選択された一部分から取り除くステップと、（ｃ）前記ナノ構造材料が取り除かれた表面の一部分に電気接点を堆積させるステップと、を含むプロセス。
  2. （ａ）表面上にナノ構造材料を有する基板を供給するステップであって、前記基板は伝導性であり、前記ナノ構造材料は電気絶縁材料で被膜処理される、ステップと、（ｂ）前記ナノ構造材料および電気絶縁材料を、前記表面の選択された一部分から少なくとも部分的に取り除くステップと、（ｃ）前記基板上に、導体を、次のような態様において堆積させる、すなわち、前記ナノ構造材料および絶縁材料が少なくとも部分的に取り除かれた前記表面の一部分の全域において、前記導体が前記基板と電気接触するような態様において堆積させるステップと、を含むプロセス。
  3. 前記基板および前記ナノ構造材料がシリコンを含む、請求項２に記載のプロセス。
  4. 前記ナノ構造材料が多孔質シリコンを含む、請求項３に記載のプロセス。
  5. 前記ナノ構造材料がナノワイヤを含む、請求項２に記載のプロセス。
  6. 前記絶縁材料が二酸化ケイ素を含む、請求項２に記載のプロセス。
  7. 前記絶縁材料がアルミナを含む、請求項２に記載のプロセス。
  8. 前記ナノ構造材料および絶縁材料を取り除くステップが、前記ナノ構造材料が配置される表面の一部分に機械的な力を加えることを含む、請求項２に記載のプロセス。
  9. 前記機械的な力を加えるステップが前記表面を擦過することである、請求項８に記載のプロセス。
  10. 前記機械的な力を加えるステップが、前記表面を、前記基板の材料より柔らかい材料を含む物体と接触させることを含む、請求項８に記載のプロセス。
  11. 前記機械的な力を加えるステップが、前記表面を、アルミニウムを含む物体と接触させることを含む、請求項８に記載のプロセス。
  12. 前記ナノ構造材料および絶縁材料を取り除くステップが、加熱または冷却することを含む、請求項２に記載のプロセス。
  13. 前記加熱が、前記表面を横切って走査されるレーザを用いて実施される、請求項１２に記載のプロセス。
  14. 前記加熱が急速な局所的膨張を惹起する、請求項１２に記載のプロセス。
  15. 前記ステップ（ｃ）が電着または無電解メッキを含む、請求項２に記載のプロセス。
  16. 前記堆積された導体が、ステップ（ｂ）においてナノ構造材料が取り除かれなかった表面の一部分においては、前記基板との電気接触を有しない、請求項２に記載のプロセス。
  17. 前記堆積された導体が銀を含有しない、請求項２に記載のプロセス。
  18. 前記堆積された導体がニッケルを含む、請求項２に記載のプロセス。
  19. 前記導体を堆積させるステップが物理蒸着法を含む、請求項２に記載のプロセス。
  20. 前記物理蒸着法がスパッタリングまたは真空蒸着法を含む、請求項１９に記載のプロセス。
  21. ステップ（ｃ）がスクリーン印刷法を含む、請求項２に記載のプロセス。
  22. ステップ（ｃ）の後に実施されるステップであって、前記ナノ構造材料のすべてまたは殆どを取り除くステップをさらに含む、請求項２に記載のプロセス。
  23. 前記ナノ構造材料がナノワイヤのアレイを含む、請求項５に記載のプロセス。
  24. 前記機械的な力を加えるステップが、前記表面を、前記表面上に材料を残す物体と接触させることを含む、請求項８に記載のプロセス。
  25. 前記電着が電気メッキを含む、請求項１５に記載のプロセス。
  26. 前記供給される基板が両側の表面にナノ構造を有し、ステップ（ｂ）および（ｃ）が反対側の両表面のそれぞれにおいて実施される、請求項２に記載のプロセス。
  27. 前記絶縁材料がパッシベーションを提供する、請求項２に記載のプロセス。
  28. （ａ）基板と、（ｂ）前記基板の第１表面上におけるナノ構造化領域と、（ｃ）前記第１表面上の絶縁層と、（ｄ）前記ナノ構造が少なくとも部分的に破壊されるか取り除かれるナノ構造化領域の区画と、（ｅ）場合によっては前記区画上のカバー層と、（ｆ）前記絶縁層および場合によって設けられるカバー層の上の導体と、を含むオプトエレクトロニクスデバイス。
  29. 前記カバー層がアルミニウムを含む、請求項２８に記載のオプトエレクトロニクスデバイス。
  30. 前記絶縁層がアルミナを含む、請求項２８に記載のオプトエレクトロニクスデバイス。
  31. 前記区画が格子形状を含む、請求項２８に記載のオプトエレクトロニクスデバイス。
  32. 前記導体が、前記カバー層および前記区画を貫通して前記基板への電気接触を構成する、請求項２８に記載のオプトエレクトロニクスデバイス。
  33. 前記区画が前記絶縁層内に複数の穿孔を含み、前記穿孔は、約２５ｎｍ〜約２５０ｎｍの間の直径を有し、かつ前記基板を曝露する、請求項２８に記載のオプトエレクトロニクスデバイス。
  34. 前記導体が、前記カバー層と前記絶縁層における複数の穿孔とを貫通して前記基板への電気接触を構成する、請求項３３に記載のオプトエレクトロニクスデバイス。
  35. 前記デバイスが光電池であり、前記電池のＡＭ１．５Ｇ模擬太陽光に対する電力変換効率が少なくとも約１０％である、請求項３３に記載のオプトエレクトロニクスデバイス。
  36. （ａ）基板と、（ｂ）前記基板の第１表面上におけるナノ構造化領域と、（ｃ）前記第１表面上のパッシベーション層と、（ｄ）前記パッシベーション層に複数の穿孔が存在するナノ構造化領域の区画と、（ｅ）場合によっては前記区画上のカバー層と、（ｆ）前記パッシベーション層および場合によって設けられるカバー層の上の導体と、を含むオプトエレクトロニクスデバイス。
  37. （ａ）アルミナを基板上に堆積させるステップと、（ｂ）前記基板の一部分の上部のアルミナの存在が実質的に取り除かれるように、前記アルミナをパターン化するステップと、（ｃ）前記基板を、適切な保持器に入れて電気メッキ溶液内にセットするステップと、（ｄ）前記基板上にある厚さの電気メッキ材料が装着されるように、適切な電流を印加するステップであって、電気メッキを、前記アルミナの存在がほぼ取り除かれた基板の一部分においてのみ、あるいは主としてその一部分において処理施工するステップと、を含む、基板を電気メッキするためのプロセス。
JP2014530959A 2011-09-19 2012-09-19 ナノ構造化領域に対する電気接点 Pending JP2014531757A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161536243P 2011-09-19 2011-09-19
US61/536,243 2011-09-19
PCT/US2012/056123 WO2013043730A2 (en) 2011-09-19 2012-09-19 Electrical contacts to nanostructured areas

Publications (1)

Publication Number Publication Date
JP2014531757A true JP2014531757A (ja) 2014-11-27

Family

ID=47915084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014530959A Pending JP2014531757A (ja) 2011-09-19 2012-09-19 ナノ構造化領域に対する電気接点

Country Status (6)

Country Link
US (2) US8852981B2 (ja)
EP (1) EP2758988A4 (ja)
JP (1) JP2014531757A (ja)
CN (1) CN104145323A (ja)
TW (1) TW201330294A (ja)
WO (1) WO2013043730A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2277045A4 (en) 2008-04-14 2012-09-19 Bandgap Eng Inc METHOD FOR PRODUCING NANODRAHT ARRANGEMENTS
WO2013123066A1 (en) 2012-02-14 2013-08-22 Bandgap Engineering, Inc. Screen printing electrical contacts to nanowire areas
FR3000294B1 (fr) * 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
WO2015023760A1 (en) * 2013-08-14 2015-02-19 Board Of Regents, The University Of Texas System Methods of fabricating silicon nanowires and devices containing silicon nanowires
WO2015038340A1 (en) 2013-09-10 2015-03-19 Bandgap Engineering, Inc. Metal assisted etch combined with regularizing etch
US9529126B2 (en) * 2014-01-09 2016-12-27 Wisconsin Alumni Research Foundation Fresnel zone plate
DE102014107167B4 (de) 2014-05-21 2022-04-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
US20160359058A1 (en) * 2015-06-08 2016-12-08 Stanislau Herasimenka Selective Plating of Copper on Transparent Conductive Oxide, Solar Cell Structure and Manufacturing Method
US11585807B2 (en) 2019-02-20 2023-02-21 Advanced Silicon Group, Inc. Nanotextured silicon biosensors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU570309B2 (en) 1984-03-26 1988-03-10 Unisearch Limited Buried contact solar cell
US6986838B2 (en) 2003-08-14 2006-01-17 Johnson Research & Development Co., Inc. Nanomachined and micromachined electrodes for electrochemical devices
KR100601090B1 (ko) 2003-10-14 2006-07-14 주식회사 엘지화학 다공성 템플레이트를 이용하여 제조된 고표면적 전극시스템 및 이를 이용한 전기 소자
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
WO2005094231A2 (en) * 2004-03-19 2005-10-13 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US20060207647A1 (en) * 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
WO2008063209A2 (en) 2006-02-27 2008-05-29 Los Alamos National Security, Llc Optoelectronic devices utilizing materials having enhanced electronic transitions
US7608530B2 (en) * 2007-03-01 2009-10-27 Hewlett-Packard Development Company, L.P. Hetero-crystalline structure and method of making same
US8551558B2 (en) * 2008-02-29 2013-10-08 International Business Machines Corporation Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
EP2277045A4 (en) 2008-04-14 2012-09-19 Bandgap Eng Inc METHOD FOR PRODUCING NANODRAHT ARRANGEMENTS
US20100045160A1 (en) * 2008-08-20 2010-02-25 Manhattan Technologies Ltd. Multibeam doubly convergent electron gun
WO2010042209A1 (en) 2008-10-09 2010-04-15 Bandgap Engineering, Inc. Process for structuring silicon
KR101033028B1 (ko) * 2009-06-25 2011-05-09 한양대학교 산학협력단 태양 전지 및 그 제조 방법
JP2011187901A (ja) 2010-03-11 2011-09-22 Canon Inc 半導体デバイスの製造方法
US20120181502A1 (en) 2011-01-18 2012-07-19 Bandgap Engineering, Inc. Method of electrically contacting nanowire arrays
EP2684210A4 (en) * 2011-03-08 2014-08-20 Alliance Sustainable Energy EFFICIENT BLACK SILICON PHOTOVOLTAIC DEVICES HAVING A BETTER RESPONSE TO BLUE

Also Published As

Publication number Publication date
CN104145323A (zh) 2014-11-12
US8852981B2 (en) 2014-10-07
US9601640B2 (en) 2017-03-21
WO2013043730A2 (en) 2013-03-28
US20130099345A1 (en) 2013-04-25
WO2013043730A3 (en) 2013-07-04
TW201330294A (zh) 2013-07-16
US20160268452A9 (en) 2016-09-15
EP2758988A4 (en) 2015-04-29
EP2758988A2 (en) 2014-07-30
US20150136212A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US9601640B2 (en) Electrical contacts to nanostructured areas
US8168465B2 (en) Three-dimensional semiconductor template for making high efficiency thin-film solar cells
TWI431797B (zh) 選擇性射極之太陽能電池及其製作方法
WO2018000589A1 (zh) 一种晶体硅太阳能电池绒面结构的制备方法
US20130025663A1 (en) Inverted pyramid texture formation on single-crystalline silicon
US20190221683A1 (en) Screen printing electrical contacts to nanostructured areas
Cabrera et al. Influence of surface topography on the glass coverage in the contact formation of silver screen-printed Si solar cells
CN102856434B (zh) 一种正方形硅纳米孔阵列的制备方法
US8945794B2 (en) Process for forming silver films on silicon
McSweeney et al. Fabrication and characterization of single-crystal metal-assisted chemically etched rough Si nanowires for lithium-ion battery anodes
KR20220008007A (ko) 실리콘 기판의 금속촉매습식식각 방법
US11961925B2 (en) Engineered nanostructured passivated contacts and method of making the same
KR101359407B1 (ko) 실리콘 웨이퍼의 텍스처링 방법
Donercark et al. A Study on Tetragonal-star Like Shaped Inverted Pyramid Texturing
Dieng et al. Fabrication and characterization of silicon nanowires for photovoltaic applications
Nichkalo et al. Morphology of Nanowire Arrays Produced by Metal-Assisted Chemical Etching on Si Wafers of Different Types: Comparative Analysis
TWI578549B (zh) 光電元件、包含其之太陽能電池
Zhao et al. Silicon nanohole photovoltaic cells
Das Solar Cell Nanotechnology (Final Technical Report)
KR20120111274A (ko) 전기화학적 에칭 방법에 의한 실리콘 와이어 어레이의 제조방법