JP2014517402A - メモリシステムコントローラを含む装置および関連する方法 - Google Patents
メモリシステムコントローラを含む装置および関連する方法 Download PDFInfo
- Publication number
- JP2014517402A JP2014517402A JP2014513596A JP2014513596A JP2014517402A JP 2014517402 A JP2014517402 A JP 2014517402A JP 2014513596 A JP2014513596 A JP 2014513596A JP 2014513596 A JP2014513596 A JP 2014513596A JP 2014517402 A JP2014517402 A JP 2014517402A
- Authority
- JP
- Japan
- Prior art keywords
- command
- information
- hba
- compliant device
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims description 28
- 230000004044 response Effects 0.000 claims abstract description 54
- 230000006870 function Effects 0.000 claims abstract description 22
- 238000005516 engineering process Methods 0.000 claims abstract description 5
- 239000000872 buffer Substances 0.000 claims description 50
- 238000011144 upstream manufacturing Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 4
- 238000007726 management method Methods 0.000 description 47
- 239000007787 solid Substances 0.000 description 42
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000012937 correction Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 230000036541 health Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
【選択図】図3A
Description
本開示は、メモリシステムコントローラを含む様々な装置の例を含む。そのようなメモリシステムコントローラは、ホストバスアダプタ(HBA)と、シリアルアタッチメント(SA)プログラミング準拠デバイスとを含むことができ、SAプログラミング準拠デバイスは、HBAとSAプログラミング準拠デバイスとの間でコマンドと応答と情報を同時に伝達するように構成された機能固有の相互接続を介して、HBAに結合される。
Claims (20)
- ホストバスアダプタ(HBA)と、
シリアルアタッチメント(SA)プログラミング準拠デバイスであって、前記HBAと前記SAプログラミング準拠デバイスとの間でコマンドと応答と他の情報とを同時に伝達するように構成された機能固有の相互接続を介して、前記HBAに結合された、シリアルアタッチメント(SA)プログラミング準拠デバイスと
を備える、装置。 - 前記機能固有の相互接続が、
前記SAプログラミング準拠デバイス上のコマンド入力に結合された前記HBA上のコマンド出力と、
前記HBA上の応答入力に結合された前記SAプログラミング準拠デバイス上の応答出力と、
前記SAプログラミング準拠デバイス上の書込み情報入力に結合された前記HBA上の書込み情報出力と、
前記HBA上の読取り情報入力に結合された前記SAプログラミング準拠デバイス上の読取り情報出力と
を含む、請求項1に記載の装置。 - 前記コマンド入力/出力の対、前記応答入力/出力の対、前記書込み情報入力/出力の対および前記読取り情報の入力/出力の対が一方向性であり、8b10b符号化またはプリミティブのいずれも採用しない、請求項2に記載の装置。
- 前記機能固有の相互接続が、第1のコマンドプロトコルに応答して、コマンドインターフェースと応答インターフェースと情報インターフェースとを同時に動作させるように構成される、請求項1に記載の装置。
- 前記機能固有の相互接続が、第2のコマンドプロトコルに応答して、前記コマンドインターフェースと前記応答インターフェースと前記情報インターフェースとをアトミックに動作させるように構成される、請求項4に記載の装置。
- 前記HBAが、
コマンドフェッチャーと、
応答レシーバと、
ダウンストリーム直接メモリアクセス(DMA)デバイスと、
アップストリームDMAデバイスと
を含む、請求項1に記載の装置。 - 前記SAプログラミング準拠デバイスが、
デバイス−ホスト(DH)アービタと、
前記DHアービタに結合されたコマンド有限状態機械(FSM)と、
前記DHアービタに結合された書込みFSMと、
前記DHアービタに結合された読取りFSMと
を含み、
前記DHアービタが、前記コマンドFSM、前記書込みFSMおよび前記読取りFSMからの入力に基づいて、情報配信の順序を適正化し、前記HBAに完了を通信するように構成される、
請求項6に記載の装置。 - 前記書込みFSMは、書込み情報配信の前記順序を前記DHアービタが適正化する前に、書込み情報をバッファするように構成された書込みバッファを含む、請求項7に記載の装置。
- 前記読取りFSMは、読取り情報配信の前記順序を前記DHアービタが適正化する前に、読取り情報をバッファするように構成された読取りバッファを含む、請求項7に記載の装置。
- 前記SAプログラミング準拠デバイスが、シリアルアドバンストテクノロジーアタッチメント(SATA)プログラミング準拠デバイスを備える、請求項1〜9のいずれか一項に記載の装置。
- 前記SAプログラミング準拠デバイスが、シリアルアタッチドスモールコンピュータシステムインターフェース(SAS)プログラミング準拠デバイスを備える、請求項1〜9のいずれか一項に記載の装置。
- ホストバスアダプタ(HBA)とシリアルアタッチメント(SA)プログラミング準拠デバイスとの間でコマンドを伝達することと、
前記コマンドと同時に、前記HBAと前記SAプログラミング準拠デバイスとの間で応答を伝達することと、
前記コマンドと同時に、前記HBAと前記SAプログラミング準拠デバイスとの間で他の情報を伝達することと
を含む、方法。 - 前記方法が、
前記HBAと前記SAプログラミング準拠デバイスとの間で、コマンドインターフェースを介して前記コマンドを伝達することと、
前記HBAと前記SAプログラミング準拠デバイスとの間で、応答インターフェースを介して前記応答を伝達することと、
前記HBAと前記SAプログラミング準拠デバイスとの間で、情報インターフェースを介して前記他の情報を伝達することと
を含む、請求項12に記載の方法。 - 前記方法が、第1のコマンドプロトコルに応答して、前記コマンドインターフェースと前記応答インターフェースと前記情報インターフェースとを同時に動作させることを含む、請求項13に記載の方法。
- 前記方法が、第2のコマンドプロトコルに応答して、前記コマンドインターフェースと前記応答インターフェースと前記情報インターフェースとをアトミックに動作させることを含む、請求項13に記載の方法。
- 前記方法が、コマンド有限状態機械、書込み有限状態機械および読取り有限状態機械からの入力に基づいて、情報配信の順序を適正化し、前記HBAに完了を通信すること含む、請求項12〜15のいずれか一項に記載の方法。
- 前記方法が、
読取り情報配信の前記順序を適正化する前に、読取り情報をバッファすることと、
書込み情報配信の前記順序を適正化する前に、書込み情報をバッファすることと
を含む、請求項16に記載の方法。 - ホストバスアダプタ(HBA)であって、
コマンド出力、
応答入力、
書込み情報出力、および
読取り情報入力
を含む、ホストバスアダプタ(HBA)と、
シリアルアタッチメント(SA)プログラミング準拠デバイスであって、
前記コマンド出力に結合されたコマンド入力、
前記応答入力に結合された応答出力、
前記書込み情報出力に結合された書込み情報入力、および
前記読取り情報入力に結合された読取り情報出力
を含む、シリアルアタッチメント(SA)プログラミング準拠デバイスと
を備える、装置。 - 前記HBAが、並行したコマンドの配信、応答の受信、書込み情報の配信および読取り情報の受信を行うように構成された複数の直接メモリアクセス(DMA)デバイスを含む、請求項18に記載の装置。
- 前記SAプログラミング準拠デバイスが、並行したコマンドの受信、応答の配信、書込み情報の受信および読取り情報の配信を行うように構成された複数の有限状態機械(FSM)を含む、請求項18〜19のいずれか一項に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/149,447 US8621113B2 (en) | 2011-05-31 | 2011-05-31 | Apparatus including host bus adapter and serial attachment programming compliant device and related methods |
US13/149,447 | 2011-05-31 | ||
PCT/US2012/039439 WO2012166548A2 (en) | 2011-05-31 | 2012-05-24 | Apparatus including memory system controllers and related methods |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014517402A true JP2014517402A (ja) | 2014-07-17 |
JP5918359B2 JP5918359B2 (ja) | 2016-05-18 |
Family
ID=47260205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014513596A Active JP5918359B2 (ja) | 2011-05-31 | 2012-05-24 | メモリシステムコントローラを含む装置および関連する方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8621113B2 (ja) |
EP (1) | EP2715729B1 (ja) |
JP (1) | JP5918359B2 (ja) |
KR (1) | KR101532863B1 (ja) |
CN (1) | CN103635969B (ja) |
TW (1) | TWI463314B (ja) |
WO (1) | WO2012166548A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
US9405027B2 (en) | 2012-01-12 | 2016-08-02 | Westerngeco L.L.C. | Attentuating noise acquired in an energy measurement |
US20140032820A1 (en) * | 2012-07-25 | 2014-01-30 | Akinori Harasawa | Data storage apparatus, memory control method and electronic device with data storage apparatus |
US20150074293A1 (en) * | 2013-09-10 | 2015-03-12 | Kabushiki Kaisha Toshiba | Information processing system, storage device and controlling method of storage device |
US10073731B2 (en) * | 2013-11-27 | 2018-09-11 | Intel Corporation | Error correction in memory |
US9933980B2 (en) | 2014-02-24 | 2018-04-03 | Toshiba Memory Corporation | NAND raid controller for connection between an SSD controller and multiple non-volatile storage units |
KR102211709B1 (ko) | 2014-05-19 | 2021-02-02 | 삼성전자주식회사 | 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 |
CN106257434B (zh) * | 2015-06-16 | 2019-04-30 | 深圳市中兴微电子技术有限公司 | 一种基于增强型外设互连协议总线的数据传输方法及装置 |
CN107851062A (zh) * | 2015-12-31 | 2018-03-27 | 华为技术有限公司 | 一种主机集群中缓存管理方法及主机 |
US10140057B2 (en) * | 2016-02-18 | 2018-11-27 | Micron Technology, Inc. | Apparatuses and methods for multiple address registers for a solid state device |
KR102466239B1 (ko) * | 2016-04-05 | 2022-11-14 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러를 포함하는 메모리 시스템 및 그의 동작 방법 |
US10152237B2 (en) * | 2016-05-05 | 2018-12-11 | Micron Technology, Inc. | Non-deterministic memory protocol |
CN107479824B (zh) * | 2016-06-08 | 2020-03-06 | 宜鼎国际股份有限公司 | 冗余磁盘阵列系统及其数据储存方法 |
US10318185B2 (en) | 2016-07-01 | 2019-06-11 | Intel Corporation | Method and apparatus to provide both storage mode and memory mode access to non-volatile memory within a solid state drive |
US10613772B2 (en) * | 2017-03-16 | 2020-04-07 | Qualcomm Incorporated | Methods and apparatuses for copying a data page in an unmanaged flash memory device |
KR102385541B1 (ko) * | 2017-09-29 | 2022-04-11 | 삼성전자주식회사 | 버스 시스템 |
TWI680375B (zh) * | 2018-08-23 | 2019-12-21 | 慧榮科技股份有限公司 | 具有分散式信箱架構的多處理器系統及其處理器錯誤檢查方法 |
US11200106B2 (en) * | 2019-08-12 | 2021-12-14 | Advanced Micro Devices, Inc. | Data integrity for persistent memory systems and the like |
US11563570B2 (en) * | 2020-05-19 | 2023-01-24 | Western Digital Technologies, Inc. | Storage system and method for command execution ordering by security key |
CN114721978B (zh) * | 2022-03-04 | 2023-08-25 | 成都储迅科技有限责任公司 | 一种加快Nand Flash控制命令执行速度的方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242632A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
JP2009508192A (ja) * | 2005-08-25 | 2009-02-26 | シリコン イメージ,インコーポレイテッド | スマートスケーラブル記憶スイッチアーキテクチャ |
JP2009075753A (ja) * | 2007-09-19 | 2009-04-09 | Fujitsu Ltd | データ転送装置,情報処理システム,データ転送プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
US20100281208A1 (en) * | 2009-04-30 | 2010-11-04 | Qing Yang | System and Method for Data Storage |
WO2011043791A2 (en) * | 2009-09-29 | 2011-04-14 | Micron Technology, Inc. | Stripe-based memory operation |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784390A (en) * | 1995-06-19 | 1998-07-21 | Seagate Technology, Inc. | Fast AtA-compatible drive interface with error detection and/or error correction |
US8006001B2 (en) * | 2004-09-22 | 2011-08-23 | Lsi Corporation | Method and apparatus for manipulating direct memory access transfers |
US7809068B2 (en) * | 2005-12-28 | 2010-10-05 | Intel Corporation | Integrated circuit capable of independently operating a plurality of communication channels |
US8635376B2 (en) | 2006-02-22 | 2014-01-21 | Emulex Design & Manufacturing Corporation | Computer system input/output management |
US20070294459A1 (en) * | 2006-06-16 | 2007-12-20 | Acard Technology Corp. | Apparatus for bridging a host to a SAN |
US7502874B2 (en) | 2006-11-21 | 2009-03-10 | Lsi Corporation | Methods and systems for integrating unique information in SAS interface components |
US7627709B2 (en) | 2006-12-12 | 2009-12-01 | Spectra Logic Corporation | Computer bus power consuming device |
US20090119452A1 (en) * | 2007-11-02 | 2009-05-07 | Crossroads Systems, Inc. | Method and system for a sharable storage device |
US8225019B2 (en) * | 2008-09-22 | 2012-07-17 | Micron Technology, Inc. | SATA mass storage device emulation on a PCIe interface |
US7886105B2 (en) * | 2008-12-04 | 2011-02-08 | Lsi Corporation | Combined fibre channel and SAS host bus adapter |
US20110040924A1 (en) | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code |
US8904115B2 (en) * | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US8694723B2 (en) * | 2011-04-28 | 2014-04-08 | Lsi Corporation | Method and system for coupling serial attached SCSI (SAS) devices and internet small computer system internet (iSCSI) devices through single host bus adapter |
-
2011
- 2011-05-31 US US13/149,447 patent/US8621113B2/en active Active
-
2012
- 2012-05-24 EP EP12792360.5A patent/EP2715729B1/en active Active
- 2012-05-24 KR KR1020137034538A patent/KR101532863B1/ko active IP Right Grant
- 2012-05-24 JP JP2014513596A patent/JP5918359B2/ja active Active
- 2012-05-24 WO PCT/US2012/039439 patent/WO2012166548A2/en active Application Filing
- 2012-05-24 CN CN201280032787.9A patent/CN103635969B/zh active Active
- 2012-05-30 TW TW101119408A patent/TWI463314B/zh active
-
2013
- 2013-12-16 US US14/107,821 patent/US20140189163A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242632A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
JP2009508192A (ja) * | 2005-08-25 | 2009-02-26 | シリコン イメージ,インコーポレイテッド | スマートスケーラブル記憶スイッチアーキテクチャ |
JP2009075753A (ja) * | 2007-09-19 | 2009-04-09 | Fujitsu Ltd | データ転送装置,情報処理システム,データ転送プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
US20100281208A1 (en) * | 2009-04-30 | 2010-11-04 | Qing Yang | System and Method for Data Storage |
WO2011043791A2 (en) * | 2009-09-29 | 2011-04-14 | Micron Technology, Inc. | Stripe-based memory operation |
Non-Patent Citations (2)
Title |
---|
JPN6014052234; C. CHALUPA, J. COOMES, G. HOULDER: Serial Attached SCSI(SAS) Interface Manual [online] Rev. B, 20060507, 19頁-22頁, 78頁, 88頁-92頁, Seagate Technology LLC * |
JPN6015029875; 喜連川 優: よくわかるストレージネットワーキング 第1版 Storage Networking 第1版, 20110520, 204頁-213頁, 株式会社オーム社 * |
Also Published As
Publication number | Publication date |
---|---|
TWI463314B (zh) | 2014-12-01 |
US8621113B2 (en) | 2013-12-31 |
EP2715729B1 (en) | 2017-02-08 |
TW201303586A (zh) | 2013-01-16 |
JP5918359B2 (ja) | 2016-05-18 |
KR101532863B1 (ko) | 2015-06-30 |
US20140189163A1 (en) | 2014-07-03 |
KR20140025541A (ko) | 2014-03-04 |
EP2715729A2 (en) | 2014-04-09 |
CN103635969A (zh) | 2014-03-12 |
WO2012166548A3 (en) | 2013-02-28 |
WO2012166548A2 (en) | 2012-12-06 |
US20120311193A1 (en) | 2012-12-06 |
EP2715729A4 (en) | 2015-10-07 |
CN103635969B (zh) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5918359B2 (ja) | メモリシステムコントローラを含む装置および関連する方法 | |
JP6163532B2 (ja) | メモリシステムコントローラを含む装置 | |
US8949492B2 (en) | Apparatus including buffer allocation management and related methods | |
US9747029B2 (en) | Apparatus including memory management control circuitry and related methods for allocation of a write block cluster | |
US9514838B2 (en) | Apparatus including memory system controllers and related methods for memory management using block tables |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150306 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150916 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150916 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5918359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |