CN114721978B - 一种加快Nand Flash控制命令执行速度的方法及系统 - Google Patents
一种加快Nand Flash控制命令执行速度的方法及系统 Download PDFInfo
- Publication number
- CN114721978B CN114721978B CN202210208914.1A CN202210208914A CN114721978B CN 114721978 B CN114721978 B CN 114721978B CN 202210208914 A CN202210208914 A CN 202210208914A CN 114721978 B CN114721978 B CN 114721978B
- Authority
- CN
- China
- Prior art keywords
- unit
- nand flash
- request queue
- queue
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
Abstract
本发明公开了一种加快Nand Flash控制命令执行速度的方法及系统,其中涉及的系统包括控制接口单元,用于下发Nand Flash控制命令的配置信息、待解析的命令提示符以及请求队列;配置单元,与控制接口单元连接,用于存储控制接口单元下发的Nand Flash控制命令队列的配置信息;高速缓冲存储器单元,与控制接口单元连接,用于存储Nand Flash控制命令、待解析的命令提示符;请求队列单元,与控制接口单元连接,用于存放请求队列;仲裁单元,与请求队列单元连接,用于仲裁请求队列单元中存放的队列请求,读取仲裁后请求队列与高速缓冲存储器单元相对应的命令提示符,对命令提示符进行解析;主机控制单元,与仲裁单元连接,用于根据命令提示符的解析结果将NandFlash控制命令进行发送。
Description
技术领域
本发明涉及数据存储技术领域,尤其涉及一种加快Nand Flash控制命令执行速度的方法及系统。
背景技术
对于SSD固态硬盘,人们总是追求更快的读写速度。随着新一代PCIE标准的发布,新的Nand Flash的制造技术的不断提高,如今的SSD硬盘,读写速度瓶颈逐渐集中于SSD主控与Nand Flash之间控制命令的执行速度方面。即使SSD硬盘其他部分的读写速度很高,但SSD是一个整体,如果SSD主控与Nand Flash之间控制命令的执行速度太低,也会拉低SSD的整体读写速度。
发明内容
本发明的目的是针对现有技术的缺陷,提供了一种加快Nand Flash控制命令执行速度的方法及系统。
为了实现以上目的,本发明采用以下技术方案:
一种加快Nand Flash控制命令执行速度的系统,包括静态配置模块、动态模块、接口模块;所述静态配置模块包括配置单元、高速缓冲存储器单元,动态模块包括请求队列单元、仲裁单元、主机控制单元、缓存器单元,接口模块包括控制接口单元;
控制接口单元,用于下发Nand Flash控制命令的配置信息、待解析的命令提示符以及请求队列;
配置单元,与控制接口单元连接,用于存储控制接口单元下发的Nand Flash控制命令队列的配置信息;
高速缓冲存储器单元,与控制接口单元连接,用于存储Nand Flash控制命令、待解析的命令提示符;
请求队列单元,与控制接口单元连接,用于存放请求队列;
仲裁单元,与请求队列单元连接,用于仲裁请求队列单元中存放的队列请求,并读取仲裁后请求队列与高速缓冲存储器单元相对应的命令提示符,并对命令提示符进行解析;
主机控制单元,与仲裁单元连接,用于根据命令提示符的解析结果将Nand Flash控制命令进行发送。
进一步的,所述接口模块还包括Nand Flash接口单元,所述Nand Flash接口单元与主机控制单元连接,用于传输主机控制单元发送的Nand Flash控制命令给Nand Flash,并返回Nand Flash控制命令的执行状态。
进一步的,所述动态模块还包括从机控制单元、定时器单元;
从机控制单元,分别与主机控制单元、请求队列单元连接,用于控制处于等待状态的请求队列;
定时器单元,与从机控制单元连接,用于计时请求队列在从机控制单元中的等待时间。
进一步的,所述动态模块还包括缓存器单元,所述缓存器单元分别与主机控制单元、Nand Flash接口单元连接,用于存储主机控制单元执行的结果状态。
进一步的,所述请求队列单元中存放的请求队列包括与当前请求队列相关的配置数据以及若干需要解析的命令提示符。
相应的,还提供一种加快Nand Flash控制命令执行速度的方法,包括:
S1.通过控制接口单元向配置单元、高速缓冲存储器单元下发Nand Flash控制命令的配置信息、待解析的命令提示符;
S2.通过控制接口单元向请求队列单元下发请求队列;
S3.请求队列单元存储控制接口单元下发的请求队列,仲裁单元对请求队列单元中的所有请求队列进行仲裁,根据仲裁结果读取与高速缓冲存储器单元相对应的命令提示符,并对命令提示符进行解析;
S4.主机控制单元根据命令提示符的解析结果将Nand Flash控制命令通过NandFlash接口单元发送出去,并根据当前请求队列发送的Nand Flash控制命令的类型返回或者不返回执行状态,将返回的执行状态存储于缓存器单元。
进一步的,所述步骤S4之后还包括:
当主机控制单元返回的执行状态为IDLE状态时,等待是否有新的队列被选中,若有,则重新启动主机控制单元。
进一步的,所述步骤S4之后还包括:
启动当前请求队列对应的从机控制单元,根据当前的请求队列配置要求判断是否启用定时器单元,若启用定时器单元,则根据配置的计时值进行等待,定时器单元溢出时从机控制单元返回IDLE状态;若不启用定时器单元,则从机控制单元立即返回IDLE状态。
进一步的,所述启动当前请求队列对应的从机控制单元时,请求队列单元中对应的当前请求队列的请求状态被清空。
进一步的,所述从机控制单元将返回IDLE状态后还包括:
判断从机控制单元中请求队列相对应的命令提示符是否全部解析并发送完毕,若是,则不恢复请求队列单元中请求队列对应的请求状态;若否,则恢复请求队列单元中请求队列对应的请求状态,进行下一次仲裁。
与现有技术相比,本发明提高Nand Flash控制命令的发送速度,以提高NandFlash控制命令执行的密度,最终实现提高SSD的读写性能。
附图说明
图1是实施例一提供的一种加快Nand Flash控制命令执行速度的系统图;
图2是实施例三提供的硬件模块示意图;
图3是实施例四提供的硬件模块意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
本发明的目的是针对现有技术的缺陷,提供了一种加快Nand Flash控制命令执行速度的方法及系统。
实施例一
本实施例提供一种加快Nand Flash控制命令执行速度的系统,如图1所示,包括静态配置模块11、动态模块12、接口模块13。
静态配置模块11包括配置单元Configuration、高速缓冲存储器单元Cache;
动态模块12包括请求队列单元Req Queue、仲裁单元Arbiter、主机控制单元Master FSM、从机控制单元Slave FSM、定时器单元Timer、缓存器单元Buffer;
接口模块13包括控制接口单元Control Interface、Nand Flash接口单元NandFlash Interface。
控制接口单元Control Interface,用于下发Nand Flash控制命令的配置信息、待解析的命令提示符、请求队列、读取队列/Nand Flash控制命令执行状态;
配置单元Configuration,与控制接口单元Control Interface连接,用于存储Control Interface下发的Nand Flash控制命令队列的配置信息;
高速缓冲存储器单元Cache,与控制接口单元Control Interface连接,用于存储Nand Flash控制命令、待解析的命令提示符CMD;
请求队列单元Req Queue,与控制接口单元Control Interface连接,用于存放待解析的并向Nand Flash Interface发送控制命令的队列请求;
仲裁单元Arbiter,与请求队列单元Req Queue连接,用于仲裁Req Queue中存放的队列请求,并读取仲裁后请求队列与Cache相对应的命令提示符,并对CMD进行解析;
主机控制单元Master FSM,与仲裁单元Arbiter连接,用于根据CMD的解析结果将Nand Flash控制命令进行发送,且控制发送Nand Flash控制命令的整个流程;
Nand Flash接口单元Nand Flash Interface,与主机控制单元Master FSM连接,用于传输Nand Flash控制命令给Nand Flash,并返回Nand Flash控制命令的执行状态;
从机控制单元Slave FSM,分别与主机控制单元Master FSM、请求队列单元ReqQueue连接,用于控制处于等待状态的请求队列;
定时器单元Timer,与从机控制单元Slave FSM连接,用于计时请求队列在SlaveFSM中的等待时间;
缓存器单元Buffer,与主机控制单元Master FSM、Nand Flash接口单元NandFlash Interface连接,用于存储Master FSM执行的结果状态。
在本实施例中,Req Queue中的每一个队列,都存在对应该队列的配置数据,每一个队列有若干需要解析的CMD数据,CMD数据内包含待发送的Nand Flash控制命令相关信息,分别保存在Configuration和Cache中,并且,每一个队列都有一个独立的Slave FSM和独立的Timer;Mater FSM是公用的,当当前队列进入Slave FSM中等待时,其余队列经过仲裁,获得优先权时便可占用Master FSM进行该队列对应的CMD的解析和发送。
与现有技术相比,本实施例提高Nand Flash控制命令的发送速度,以提高NandFlash控制命令执行的密度,最终实现提高SSD的读写性能。
实施例二
本实施例提供一种加快Nand Flash控制命令执行速度的方法,包括实施例一中的一种加快Nand Flash控制命令执行速度的系统。
方法具体包括:
S1.根据具体的参数要求,通过Control Interface分别向Configuration和Cache下发Nand Flash控制命令的配置信息、待解析的CMD;
S2.根据具体的参数要求,通过Control Interface向Req Queue下发请求队列;
S3.Req Queue存储控制接口单元下发的请求队列,当Req Queue里存在1个及以上的请求队列时,Arbiter对Req Queue中的所有请求队列进行仲裁,根据仲裁结果读取被选中的与Cache相对应的CMD,并对CMD进行解析;
S4.启动Master FSM,Master FSM根据CMD的解析结果将Nand Flash控制命令通过Nand Flash Interface发送出去,并根据当前请求队列发送的Nand Flash控制命令的类型返回或者不返回执行状态,将返回的执行状态存储于buffer,供其他模块通过ControlInterface来读取。
步骤S4之后还包括:
在返回或者不返回执行状态之后,有两个操作是并行进行的:
1、当Master FSM返回的执行状态为IDLE状态时,等待是否有新的队列被选中,直到有新的队列被选中,则重新启动Master FSM。
2、启动当前请求队列对应的Slave FSM,根据当前的请求队列配置要求决定是否启用Timer,若启用Timer,则根据配置的计时值进行等待,Timer溢出时Slave FSM返回IDLE状态;若不启用Timer,则略过,Slave FSM将立即返回IDLE状态。
当启动当前请求队列对应的Slave FSM时,Req Queue中对应的当前请求队列的请求状态被清空。
当Slave FSM返回IDLE状态时,判断Slave FSM中请求队列相对应的CMD是否全部解析并发送完毕,根据该判断结果来决定是否恢复Req Queue中对应的队列的请求状态,若队列中CMD全部解析及发送完毕,则不恢复Req Queue中请求队列对应的请求状态;否则恢复Req Queue中请求队列对应的请求状态,进而参与下一次仲裁。
在本实施例中,队列之间还可存在优先级的概念,其仲裁逻辑为:当存在高优先级的队列时,低优先级的队列将不参与仲裁,直到高优先级的队列全部执行完毕,当不存在高优先级的队列时,低优先级的队列将参与仲裁;此外,若在低优先级队列执行期间,有高优先级的队列请求被下发到Req Queue中时,该低优先级在完成该次执行之后,将把优先级让位于高优先级的队列去执行。
本实施例通过一次性配置多个队列,再下发队列请求(下发的多个队列请求中有优先级),有选择的把不同队列中Nand Flash控制命令发送给Nand Flash;并且,当其中某一个或多个队列执行结束时,该队列的空间可以重复利用,在其他队列正在执行时,可对该队列进行配置,以待下一次执行。由此可以提高Nand Flash控制命令执行的密度,避免性能损失。
实施例三
本实施例提供的一种加快Nand Flash控制命令执行速度的系统与实施例一的不同之处在于:
如图2所示,本实施例将该系统作为单独的一个硬件模块,用Verilog语言实现,通过AXI总线来配置实现,具体为:Control Interface为AXI4 Slave interface,Req Queue采用8组队列,Cache采用全寄存器实现方式。
实施例四
如图3所示,本实施例提供的一种加快Nand Flash控制命令执行速度的系统与实施例一的不同之处在于:
本实施例将该系统作为单独的一个硬件模块,用Verilog语言实现,通过CPU扩展指令来实现,具体为:将整个模块功能划分为几条CPU扩展指令来控制,由于是CPU扩展指令,其执行速度相较于实例一,性能会有更大的提升空间,节省了AXI4总线的时间开销;ReqQueue采用16组队列,Cache采用SRAM,以节省面积。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种加快Nand Flash控制命令执行速度的系统,其特征在于,包括静态配置模块、动态模块、接口模块;所述静态配置模块包括配置单元、高速缓冲存储器单元,动态模块包括请求队列单元、仲裁单元、主机控制单元、缓存器单元,接口模块包括控制接口单元;
控制接口单元,用于下发Nand Flash控制命令的配置信息、待解析的命令提示符以及请求队列;
配置单元,与控制接口单元连接,用于存储控制接口单元下发的Nand Flash控制命令队列的配置信息;
高速缓冲存储器单元,与控制接口单元连接,用于存储Nand Flash控制命令、待解析的命令提示符;
请求队列单元,与控制接口单元连接,用于存放请求队列;
仲裁单元,与请求队列单元连接,用于仲裁请求队列单元中存放的队列请求,并读取仲裁后请求队列与高速缓冲存储器单元相对应的命令提示符,并对命令提示符进行解析;
主机控制单元,与仲裁单元连接,用于根据命令提示符的解析结果将Nand Flash控制命令进行发送。
2.根据权利要求1所述的一种加快Nand Flash控制命令执行速度的系统,其特征在于,所述接口模块还包括Nand Flash接口单元,所述Nand Flash接口单元与主机控制单元连接,用于传输主机控制单元发送的Nand Flash控制命令给Nand Flash,并返回Nand Flash控制命令的执行状态。
3.根据权利要求2所述的一种加快Nand Flash控制命令执行速度的系统,其特征在于,所述动态模块还包括从机控制单元、定时器单元;
从机控制单元,分别与主机控制单元、请求队列单元连接,用于控制处于等待状态的请求队列;
定时器单元,与从机控制单元连接,用于计时请求队列在从机控制单元中的等待时间。
4.根据权利要求3所述的一种加快Nand Flash控制命令执行速度的系统,其特征在于,所述动态模块还包括缓存器单元,所述缓存器单元分别与主机控制单元、Nand Flash接口单元连接,用于存储主机控制单元执行的结果状态。
5.根据权利要求1所述的一种加快Nand Flash控制命令执行速度的系统,其特征在于,所述请求队列单元中存放的请求队列包括与当前请求队列相关的配置数据以及若干需要解析的命令提示符。
6.一种加快Nand Flash控制命令执行速度的方法,其特征在于,包括权利要求1-5任一项所述的一种加快Nand Flash控制命令执行速度的系统,方法包括:
S1.通过控制接口单元向配置单元、高速缓冲存储器单元下发Nand Flash控制命令的配置信息、待解析的命令提示符;
S2.通过控制接口单元向请求队列单元下发请求队列;
S3.请求队列单元存储控制接口单元下发的请求队列,仲裁单元对请求队列单元中的所有请求队列进行仲裁,根据仲裁结果读取与高速缓冲存储器单元相对应的命令提示符,并对命令提示符进行解析;
S4.主机控制单元根据命令提示符的解析结果将Nand Flash控制命令通过Nand Flash接口单元发送出去,并根据当前请求队列发送的Nand Flash控制命令的类型返回或者不返回执行状态,将返回的执行状态存储于缓存器单元。
7.根据权利要求6所述的一种加快Nand Flash控制命令执行速度的方法,其特征在于,所述步骤S4之后还包括:
当主机控制单元返回的执行状态为IDLE状态时,等待是否有新的队列被选中,若有,则重新启动主机控制单元。
8.根据权利要求6所述的一种加快Nand Flash控制命令执行速度的方法,其特征在于,所述步骤S4之后还包括:
启动当前请求队列对应的从机控制单元,根据当前的请求队列配置要求判断是否启用定时器单元,若启用定时器单元,则根据配置的计时值进行等待,定时器单元溢出时从机控制单元返回IDLE状态;若不启用定时器单元,则从机控制单元立即返回IDLE状态。
9.根据权利要求8所述的一种加快Nand Flash控制命令执行速度的方法,其特征在于,所述启动当前请求队列对应的从机控制单元时,请求队列单元中对应的当前请求队列的请求状态被清空。
10.根据权利要求8所述的一种加快Nand Flash控制命令执行速度的方法,其特征在于,所述从机控制单元将返回IDLE状态后还包括:
判断从机控制单元中请求队列相对应的命令提示符是否全部解析并发送完毕,若是,则不恢复请求队列单元中请求队列对应的请求状态;若否,则恢复请求队列单元中请求队列对应的请求状态,进行下一次仲裁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210208914.1A CN114721978B (zh) | 2022-03-04 | 2022-03-04 | 一种加快Nand Flash控制命令执行速度的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210208914.1A CN114721978B (zh) | 2022-03-04 | 2022-03-04 | 一种加快Nand Flash控制命令执行速度的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114721978A CN114721978A (zh) | 2022-07-08 |
CN114721978B true CN114721978B (zh) | 2023-08-25 |
Family
ID=82236178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210208914.1A Active CN114721978B (zh) | 2022-03-04 | 2022-03-04 | 一种加快Nand Flash控制命令执行速度的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114721978B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102609222A (zh) * | 2012-02-13 | 2012-07-25 | 山东华芯半导体有限公司 | 基于命令描述符的闪存控制方法 |
CN105912307A (zh) * | 2016-04-27 | 2016-08-31 | 浪潮(北京)电子信息产业有限公司 | 一种Flash控制器数据处理方法及装置 |
CN106547492A (zh) * | 2016-12-08 | 2017-03-29 | 北京得瑞领新科技有限公司 | 一种nand闪存设备的操作指令调度方法及装置 |
CN110362274A (zh) * | 2019-06-28 | 2019-10-22 | 苏州浪潮智能科技有限公司 | 一种NVMe控制器、网络化存储设备及系统 |
CN112416250A (zh) * | 2020-11-19 | 2021-02-26 | 深圳电器公司 | 基于NVMe的固态硬盘的命令处理方法及相关设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8621113B2 (en) * | 2011-05-31 | 2013-12-31 | Micron Technology, Inc. | Apparatus including host bus adapter and serial attachment programming compliant device and related methods |
CN106372011B (zh) * | 2015-07-24 | 2020-10-30 | 爱思开海力士有限公司 | 用于pcie ssd控制器的高性能主机队列监控器 |
US10216419B2 (en) * | 2015-11-19 | 2019-02-26 | HGST Netherlands B.V. | Direct interface between graphics processing unit and data storage unit |
US11126375B2 (en) * | 2019-07-18 | 2021-09-21 | Micron Technology, Inc. | Arbiter circuit for commands from multiple physical functions in a memory sub-system |
-
2022
- 2022-03-04 CN CN202210208914.1A patent/CN114721978B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102609222A (zh) * | 2012-02-13 | 2012-07-25 | 山东华芯半导体有限公司 | 基于命令描述符的闪存控制方法 |
CN105912307A (zh) * | 2016-04-27 | 2016-08-31 | 浪潮(北京)电子信息产业有限公司 | 一种Flash控制器数据处理方法及装置 |
CN106547492A (zh) * | 2016-12-08 | 2017-03-29 | 北京得瑞领新科技有限公司 | 一种nand闪存设备的操作指令调度方法及装置 |
CN110362274A (zh) * | 2019-06-28 | 2019-10-22 | 苏州浪潮智能科技有限公司 | 一种NVMe控制器、网络化存储设备及系统 |
CN112416250A (zh) * | 2020-11-19 | 2021-02-26 | 深圳电器公司 | 基于NVMe的固态硬盘的命令处理方法及相关设备 |
Non-Patent Citations (1)
Title |
---|
Yunhui Qiu.A High-Performance and Scalable NVMe Controller Featuring Hardware Acceleration.《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》.2021,第41卷(第5期),1344-1357. * |
Also Published As
Publication number | Publication date |
---|---|
CN114721978A (zh) | 2022-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9460763B2 (en) | Holding by a memory controller multiple central processing unit memory access requests, and performing the multiple central processing unit memory request in one transfer cycle | |
JP5238747B2 (ja) | ハブベースのシステムメモリにおける書込みコマンドを終了させる方法とシステム | |
KR102519019B1 (ko) | 액세스 효율에 기초한 메모리 요청의 순서화 | |
EP1540485B1 (en) | Out of order dram sequencer | |
US8200882B2 (en) | Memory system, access control method therefor, and computer program | |
US8707002B2 (en) | Control apparatus | |
CN101271435B (zh) | 一种访问外部存储器的方法 | |
US20240134574A1 (en) | Asynchronous arbitration across clock domains for register writes in an integrated circuit chip | |
CN114721978B (zh) | 一种加快Nand Flash控制命令执行速度的方法及系统 | |
US6360305B1 (en) | Method and apparatus for optimizing memory performance with opportunistic pre-charging | |
US20090119429A1 (en) | Semiconductor integrated circuit | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
KR20210061583A (ko) | 적응형 딥러닝 가속 장치 및 방법 | |
WO2007018043A1 (ja) | Ram制御装置及びこれを用いたメモリ装置 | |
CN108763116B (zh) | 一种基于贪婪式算法的多通道ddr控制器 | |
CN112965816B (zh) | 内存管理技术及计算机系统 | |
EP3460671B1 (en) | Semiconductor device and program used in the semiconductor device | |
JP5448595B2 (ja) | 制御装置及び制御方法 | |
JP2002312234A (ja) | デュアルポートメモリシステム | |
JP2006343916A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |