JP2014511632A - デブロッキング・フィルタリング制御 - Google Patents
デブロッキング・フィルタリング制御 Download PDFInfo
- Publication number
- JP2014511632A JP2014511632A JP2013556574A JP2013556574A JP2014511632A JP 2014511632 A JP2014511632 A JP 2014511632A JP 2013556574 A JP2013556574 A JP 2013556574A JP 2013556574 A JP2013556574 A JP 2013556574A JP 2014511632 A JP2014511632 A JP 2014511632A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- block
- line
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 title claims description 141
- 238000000034 method Methods 0.000 claims description 50
- 238000013139 quantization Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000013598 vector Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/117—Filters, e.g. for pre-processing or post-processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
- H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
- H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
【選択図】図1
Description
abcd|efgh
からなる垂直ブロック境界を仮定する。以下の条件が満たされる場合、フィルタ決定は肯定的であり、例えば、thr1及びthr2がQPに基づいて適応しているとき、abs(d−e)<thr1、abs(c−d)<thr2、及びabs(e−f)<thr2である。
p3ip2ip1ip0i|q0iq1iq2iq3i
であるブロックの間のボーダーをフィルタリングするとき、βがQPに依存するとして、以下の条件:
d=|p22−2×p12+p02|+|q22−2×q12+q02|+|p25−2×p15+p05|+|q25−2×q15+q05|<β
がさらに満たされるべきである。前述のHEVC仕様では、βの表が存在し、βはQPと共に増加する。
d<(β>>2)
(|p3i−p0i|+|q0i−q3i|)<(β>>3)
|p0i−q0i|<((5×tc+1)>>1)
が真である場合に実行され、そうではない場合、弱フィルタリグが実行される。
Δ=Clip(−tc,tc,(13×(q0i−p0i)+4×(q1i−p1i)−5×(q2i−p2i)+16)>>5))
p0i=Clip0−255(p0i+Δ)
q0i=Clip0−255(q0i−Δ)
p1i=Clip0−255(p1i+Δ/2)
q0i=Clip0−255(q1i−Δ/2)
ここで、クリップ関数Clip(A,B,x)は、x<Aであるならば、Clip(A,B,x)=Aであり、x>Bであるならば、Clip(A,B,x)=Bであり、A≦x≦Bであるならば、Clip(A,B,x)=xとして定義され、Clip0−255(x)は、Clip(0,255,x)として定義される。
p0i=Clip0−255((p2i+2×p1i+2×p0i+2×q0i+q1i+4)>>3)
q0i=Clip0−255((p1i+2×p0i+2×q0i+2×q1i+q2i+4)>>3)
p1i=Clip0−255((p2i+p1i+p0i+q0i+2)>>2)
q1i=Clip0−255((p0i+q0i+q1i+q2i+2)>>2)
p2i=Clip0−255((2×p3i+3×p2i+p1i+p0i+q0i+4)>>3)
q2i=Clip0−255((p0i+q0i+q1i+3×q2i+2×q3i+4)>>3)
により実行される。
dpi=|p2i−2p1i+p0i|
として定義され、第2のフィルタ決定値は、
dqi=|q2i−2q1i+q0i|
として定義される。この方法は、その結果、以下を備える:
●ブロック境界を横断する各ラインiに対して、dpiを計算し、dqiを計算する。
●dpi<thr1である場合、
○現在のブロック10のラインiの標準フィルタリングを行う、例えば、ブロックボーダー又は境界からの2個の画素をフィルタ処理し、修正する。
●そうではない場合、即ち、dpi≧thr1である場合、
○現在のブロック10のラインiのブロックボーダー又は境界からの第2の画素をフィルタ処理しない、又は、現在のブロック10のラインi上の画素を全くフィルタ処理しない。
●dqi<thr2である場合、
○近傍ブロック20のラインiの標準フィルタリングを行い、例えば、ブロックボーダー又は境界1からの2個の画素をフィルタ処理し、修正する。
●そうではない場合、即ち、dqi≧thr2である場合、
○近傍ブロック20のラインiのブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、近傍ブロック20のラインi上の画素を全くフィルタ処理しない。
●dpを計算し、dqを計算する。
●dp<thr1である場合、
○現在のブロック10の標準フィルタリングを行う、例えば、ブロックボーダー又は境界からの2個の画素をフィルタ処理し、修正する。
●そうではない場合、即ち、dp≧thr1である場合、
○ブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、画素を全くフィルタ処理しない。
●dq<thr2である場合、
○近傍ブロック20の標準フィルタリングを行い、例えば、ブロックボーダー又は境界1からの2個の画素をフィルタ処理し、修正する。
●そうではない場合、即ち、dq≧thr2である場合、
○ブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、画素を全くフィルタ処理しない。
●dpを計算し、dqを計算する。
●dp<thr1である場合、
○ラインi毎に
■ラインiに対するdpiを計算する。
■dpi<thr1である場合、
●現在のブロック10内のラインi、例えば、ブロックボーダー又は境界1からの2個の画素の標準フィルタリングを行う。
■そうではない場合、即ち、dpi≧thr1である場合、
●現在のブロック10のラインiのブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、現在のブロック10のラインi上の画素を全くフィルタ処理しない。
●そうではない場合、即ち、dp≧thr1である場合、
○ブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、画素を全くフィルタ処理しない。
●dq<thr2である場合、
○ラインi毎に
■ラインiに対するdqiを計算する。
■dqi<thr2である場合、
●近傍ブロック20内のラインi、例えば、ブロックボーダー又は境界1からの2個の画素の標準フィルタリングを実行する。
■そうではない場合、即ち、dqi≧thr2である場合、
●近傍ブロック20のラインiのブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、近傍ブロック20のラインi上の画素を全くフィルタ処理しない。
●そうではない場合、即ち、dq≧thr2である場合、
○ブロックボーダー又は境界1からの第2の画素をフィルタ処理しない、又は、画素を全くフィルタ処理しない。
(9×(q0j−p0j)−3×(q1j−p1j))/16
に基づいて計算され、ここで、p0jは、画素11、13、15、17からなるライン12の中で、ブロック境界1に最も近接している画素11の画素値を表し、p1jは、画素11、13、15、17からなるライン12の中で、ブロック境界1に2番目に近接している画素13の画素値を表し、q0jは、画素21、23、25、27からなる対応するライン22の中で、ブロック境界1に最も近接している近傍ブロック20内の画素21の画素値を表し、q1jは、画素21、23、25、27からなる対応するライン22の中で、ブロック境界1に2番目に近接している近傍ブロック20の画素23の画素値を表す。
(p0j+p2j−2p1j+2Δ)/4
に基づいて第2のオフセット又はデルタ値Δpを計算し、ここで、p2jは、画素11、13、15、17からなるライン12の中で、ブロック境界1に3番目に近接している画素15の画素値を表す。第2のオフセットは、その後、第2のオフセットを画素値に加算することにより、即ち、p1’j=p1j+Δpにより、画素11、13、15、17からなるライン12の中でブロック境界1に2番目に近接している画素13の画素値を修正するためにステップS44で使用される。
(q0j+q2j−2q1j−2Δ)/4
に基づいて第3のオフセットΔqを計算し、ここで、q2jは、画素21、23、25、27からなる対応するライン22の中で、ブロック境界1に3番目に近接している近傍ブロック20内の画素25の画素値を表す。第3のオフセットは、第3のオフセットを画素値に加算することにより、即ち、q1’j=q1j+Δqにより、画素21、23、25、27からなる対応するライン22の中で、ブロック境界1に2番目に近接している画素23の画素値を修正するためにステップS47で使用される。
(9×(q0j−p0j)−3×(q1j−p1j))/16
の関数として計算され、第2のオフセットが
(p0j+p2j−2p1j+2Δ)/4
の関数として計算され、第3のオフセットが
(q0j+q2j−2q1j−2Δ)/4
の関数として計算されることを意味する。様々なこのような関数が考えられ、ステップS40、S43及びS46で使用され得る。このような関数は、従って、オフセットの計算がハードウェアで効率的に実行されるように定義されることが可能である。このような場合、除算を含まないこと、及び/又は、オフセットが整数値であるように関数を定義しないことが一般的に好ましい。実施形態では、(X+8)>>4がX/16の整数表現として使用され、ここで、>>は、右シフト演算を表す。このように、特定の実施形態では、ステップS40は、
(9×(q0j−p0j)−3×(q1j−p1j)+8)>>4
に基づくように、かつ、好ましくは、一致するように第1のオフセットを計算する。第2及び第3のオフセットの対応する整数表現は、
(((p0j+p2j+1)>>1)−p1j+Δ)>>1
及び
(((q0j+q2j+1)>>1)−q1j−Δ)>>1
とすることができる。
●Δ=(9×(q0−p0)−3×(q1−p1))/16
●p’0=p0+Δ
●q’0=q0−Δ
●dp<thrPである場合、
○Δp=(p0+p2−2p1+2Δ)/4
○p’1=p1+Δp
●dq<thrQである場合、
○Δq=(q0+q2−2q1−2Δ)/4
○q’1=q1+Δq
Int xCalcDP(Pel* piSrc, Int iOffset)
{
return abs(piSrc[−iOffset*3]−2*piSrc[−iOffiset*2]+piSrc[−iOffset]);
}
Int xCalcDQ(Pel* piSrc, Int iOffset)
{
return abs(piSrc[0]−2*piSrc[iOffset]+piSrc[iOffset*2]);
}
Int iDP=xCalcDP(piTmpSrc+iSrcstep*(iIdx*uiPelsInPart+iBlkIdx*DEBLOCK_SMALLEST_BLOCK+2), iOffset)+xCalcDP(piTmpSrc+iSrcStep*(iIdx*uiPelsInpart+iBlkIdx*DEBLOCK_SMALLEST_BLOCK+5), iOffset);
Int iDQ=xCalcDQ(piTmpSrc+iSrcstep*(iIdx*uiPelsInPart+iBlkIdx*DEBLOCK_SMALLEST_BLOCK+2), iOffset)+xCalcDQ(piTmpSrc+iSrcStep*(iIdx*uiPelsInpart+iBlkIdx*DEBLOCK_SMALLEST_BLOCK+5), iOffset);
Int iSideThreshold=iBeta/6;
Bool bFilterP=(iDP<iSideThreshold);
Bool bFilterQ=(iDQ<iSideThreshold);
delta=(9*(m4−m3)−3*(m5−m2)+8)>>4;
if (abs(delta)<iThrCut)
{
Int tc2=tc>>1;
delta=Clip3(−tc, tc, delta);
piSrc[−iOffset]=Clip((m3+delta));
piSrc[0]=Clip((m4−delta));
if (bFilterP)
{
Int delta1=Clip3(−tc2, tc2, ((((m1+m3+1)>>1)−m2+delta)>>1));
piSrc[−iOffset*2]=Clip((m2+delta1));
}
if (bFilterQ)
{
{
Int delta2=Clip3(−tc2, tc2, ((((m6+m4+1)>>1)−m5−delta)>>1));
piSrc[iOffset*2]=Clip((m5+delta2));
}
}
(9×(q0j−p0j)−3×(q1j−p1j))/16
に基づいて第1のオフセットを計算するように構成されている第1のオフセット計算器181を備える。フィルタリング制御装置100の第1の画素修正器190は、第1のオフセットを画素11の画素値に加算することにより、画素11、13、15、17からなるライン12の中で、ブロック境界1に最も近接している画素11の画素値を修正するように構成されている。第2の画素値修正器192は、第1のオフセットを画素21の画素値から減算することにより、画素21、23、25、27からなる対応するライン12の中で、ブロック境界1に最も近接している画素21の画素値を修正するように構成されている。
(p0j+p2j−2p1j+2Δ)/4
に基づいて計算される。第3の画素修正器194は、第1のフィルタ決定値が第1の閾値未満である場合に作動される。このような場合、第3の画素修正器194は、第2のオフセットを画素13の画素値に加算することにより、画素11、13、15、17からなるライン12の中で、ブロック境界1に2番目に近接している画素13の画素値を修正するように構成されている。
(q0j+q2j−2q1j−2Δ)/4
に基づいて第3のオフセットを計算するように構成されている。第2のフィルタ決定値が第2の閾値未満である場合、フィルタリング制御装置100の第4の画素修正器196は、第3のオフセットを画素23の画素値に加算することにより、画素21、23、25、27からなる対応するライン22の中で、ブロック境界1に2番目に近接している画素23の画素値を修正するように構成されている。
Claims (22)
- 各画素(11、13、15、17)がそれぞれの画素値を有する映像フレーム内の複数の画素(11、13、15、17)からなるブロック(10)に適用できるフィルタリング制御の方法であって、
p0iが前記ブロック(10)内の画素(11、13、15、17)からなる第1のライン(12)の中で、前記映像フレーム内の複数の画素(21、23、25、27)からなる近傍ブロック(20)へのブロック境界(1)に最も近接している画素(11)の画素値を表し、p1iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(1)に2番目に近接している画素(13)の画素値を表し、p2iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(10)に3番目に近接している画素(15)の画素値を表すとすると、少なくとも
|p2i−2p1i+p0i|
に基づいて前記ブロック(10)に対する第1のフィルタ決定値を計算するステップ(S1)と、
q0iが前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応する第1のライン(22)の中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素(21)の画素値を表し、q1iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素(23)の画素値を表し、q2iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素(25)の画素値を表すとすると、少なくとも
|q2i−2q1i+q0i|
に基づいて前記ブロック(20)に対する第2のフィルタ決定値を計算するステップ(S2)と、
前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなるライン(12)の中の画素の個数を判定するステップ(S3)と、
前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応するライン(22)の中の画素の個数を判定するステップ(S4)と、
を備える方法。 - フィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するステップ(S3)は、前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記第1のライン(12)の中の画素の個数を判定するステップ(S3)を備え、
フィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するステップ(S4)は、前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応する第1のライン(22)の中の画素の個数を判定するステップ(S4)を備える、
請求項1に記載の方法。 - 前記第1のフィルタ決定値を計算するステップ(S1)は、p02が画素からなる前記第1のラインの中で、前記ブロック境界(1)に最も近接している前記画素の前記画素値を表し、p12が画素からなる前記第1のラインの中で、前記ブロック境界(1)に2番目に近接している前記画素の前記画素値を表し、p22が画素からなる前記第1のラインの中で、前記ブロック境界(1)に3番目に近接している前記画素の前記画素値を表し、p05が前記ブロック(10)内の画素からなる第2のラインの中で、前記ブロック境界(1)に最も近接している画素の画素値を表し、p15が画素からなる前記第2のラインの中で、前記ブロック境界(1)に2番目に近接している画素の画素値を表し、p25が画素からなる前記第2のラインの中で、前記ブロック境界(1)に3番目に近接している画素の画素値を表すとすると、
|p22−2p12+p02|+|p25−2p15+p05|
として前記第1のフィルタ決定値を計算するステップ(S1)を備え、
前記第2のフィルタ決定値を計算するステップ(S2)は、q02が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素の前記画素値を表し、q12が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の前記画素の前記画素値を表し、q22が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の前記画素の前記画素値を表し、q05が前記近傍ブロック(20)内の画素からなる対応する第2のラインの中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素の画素値を表し、q15が画素からなる前記対応する第2のラインの中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素の画素値を表し、q25が画素からなる前記対応する第2のラインの中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素の画素値を表すとすると、
|q22−2q12+q02|+|q25−2q15+q05|
として前記第2のフィルタ決定値を計算するステップ(S2)を備える、
請求項1に記載の方法。 - フィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するステップ(S3)は、
前記第1のフィルタ決定値を第1の閾値と比較するステップ(S20)と、
前記第1のフィルタ決定値が前記第1の閾値未満である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の2個の画素をフィルタ処理することを判定するステップ(S21)と、
前記第1のフィルタ決定値が前記第1の閾値以上である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の1個の画素をフィルタ処理することを判定するステップ(S22)と、
を備え、
フィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するステップ(S4)は、
前記第2のフィルタ決定値を第2閾値と比較するステップ(S23)と、
前記第2のフィルタ決定値が前記第2の閾値未満である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の2個の画素をフィルタ処理することを判定するステップ(S24)と、
前記第2のフィルタ決定値が前記第2の閾値以上である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中で1個の画素をフィルタ処理することを判定するステップ(S25)と、
を備える、請求項1から3のいずれか一項に記載の方法。 - フィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するステップ(S3)は、
前記第1のフィルタ決定値を第1の閾値と比較するステップ(S20)と、
前記第1のフィルタ決定値が前記第1の閾値未満である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の2個の画素をフィルタ処理することを判定するステップ(S21)と、
前記第1のフィルタ決定値が前記第1の閾値以上である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素をフィルタ処理しないことを判定するステップ(S22)と、
を備え、
フィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するステップ(S4)は、
前記第2のフィルタ決定値を第2閾値と比較するステップ(S23)と、
前記第2のフィルタ決定値が前記第2の閾値未満である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の2個の画素をフィルタ処理することを判定するステップ(S24)と、
前記第2のフィルタ決定値が前記第2の閾値以上である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素をフィルタ処理しないことを決定するステップ(S25)と、
を備える、請求項1から3のいずれか一項に記載の方法。 - 前記ブロック(10)に関連付けられた量子化パラメータに基づいて前記第1の閾値を判定するステップ(S30)と、
前記近傍ブロック(20)に関連付けられた前記量子化パラメータに基づいて前記第2の閾値を判定するステップ(S31)と、
をさらに備える、請求項3から5のいずれか一項に記載の方法。 - p0jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に最も近接している画素(11)の画素値を表し、p1jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に2番目に近接している画素(13)の画素値を表し、q0jが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素(21)の画素値を表し、q1iが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素(23)の画素値を表すとすると、
(9×(q0j−p0j)−3×(q1j−p1j))/16
に基づいて第1のオフセットΔを計算するステップ(S40)と、
前記第1のオフセットを画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に最も近接している前記画素(11)の前記画素値に加算することにより、画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に最も近接している前記画素(11)の前記画素値を修正するステップ(S41)と、
前記第1のオフセットを画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素(21)の前記画素値から減算することにより、画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素(21)の前記画素値を修正するステップ(S41)と、
前記第1のフィルタ決定値が前記第1の閾値未満である場合、p2jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に3番目に近接している画素(15)の画素値を表すとすると、
(p0j+p2j−2p1j+2Δ)/4
に基づいて第2のオフセットを計算するステップ(S43)と、
前記第1のフィルタ決定値が前記第1の閾値未満である場合、前記第2のオフセットを画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に2番目に近接している前記画素(13)の前記画素値に加算することにより、画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に2番目に近接している前記画素(13)の前記画素値を修正するステップ(S44)と、
前記第2のフィルタ決定値が前記第2の閾値未満である場合、q2jが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素(25)の画素値を表すとすると、
(q0j+q2j−2q1j−2Δ)/4
に基づいて第3のオフセットを計算するステップ(S46)と、
前記第2のフィルタ決定値が前記第2の閾値未満である場合、前記第3のオフセットを画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)内の前記画素(23)の前記画素値に加算することにより、画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)内の前記画素(23)の前記画素値を修正するステップ(S47)と、
をさらに備える、請求項3から6のいずれか一項に記載の方法。 - 前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計を閾値と比較するステップ(S50)をさらに備え、
前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計が前記閾値未満である場合、フィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するステップ(S3)は、前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するステップ(S3)を備え、
前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計が前記閾値未満である場合、フィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するステップ(S4)は、前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するステップ(S4)を備える、
請求項1から7のいずれか一項に記載の方法。 - p0iが映像フレーム内の複数の画素(11、13、15、17)からなるブロック(10)内の画素(11、13、15、17)からなる第1のライン(12)の中で、前記映像フレーム内の複数の画素(21、23、25、27)からなる近傍ブロック(20)へのブロック境界(1)に最も近接している画素(11)の画素値を表し、p1iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(1)に2番目に近接している画素(13)の画素値を表し、p2iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(10)に3番目に近接している画素(15)の画素値を表すとすると、少なくとも
|p2i−2p1i+p0i|
に基づいて前記ブロック(10)に対する第1のフィルタ決定値を計算するように構成されている第1の決定値計算器(110)と、
q0iが前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応する第1のライン(22)の中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素(21)の画素値を表し、q1iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素(23)の画素値を表し、q2iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素(25)の画素値を表すとすると、少なくとも
|q2i−2q1i+q0i|
に基づいて前記ブロック(10)に対する第2のフィルタ決定値を計算するように構成されている第2の決定値計算器(120)と、
前記第1の決定値計算器(110)により計算された前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなるライン(12)の中の画素の個数を判定するように構成されている第1の画素判定器(130)と、
前記第2の決定値計算器(120)により計算された前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応するライン(22)の中の画素の個数を判定するように構成されている第2の画素判定器(140)と、
を備えるフィルタリング制御装置(100)。 - 前記第1の画素判定器(130)は、前記第1の決定値計算器(110)により計算された前記第1のフィルタ決定値に基づいて、前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するように構成され、
前記第2の画素判定器(140)は、前記第2の決定値計算器(120)により計算された前記第2のフィルタ決定値に基づいて、前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するように構成されている、
請求項9に記載の装置。 - 前記第1の決定値計算器(110)は、p02が画素からなる前記第1のラインの中で、前記ブロック境界(1)に最も近接している前記画素の前記画素値を表し、p12が画素からなる前記第1のラインの中で、前記ブロック境界(1)に2番目に近接している前記画素の前記画素値を表し、p22が画素からなる前記第1のラインの中で、前記ブロック境界(1)に3番目に近接している前記画素の前記画素値を表し、p05が前記ブロック(10)内の画素からなる第2のラインの中で、前記ブロック境界(1)に最も近接している画素の画素値を表し、p15が画素からなる前記第2のラインの中で、前記ブロック境界(1)に2番目に近接している画素の画素値を表し、p25が画素からなる前記第2のラインの中で、前記ブロック境界(1)に3番目に近接している画素の画素値を表すとすると、
|p22−2p12+p02|+|p25−2p15+p05|
として前記第1のフィルタ決定値を計算するように構成され、
前記第2の決定値計算器(120)は、q02が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素の前記画素値を表し、q12が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の前記画素の前記画素値を表し、q22が画素からなる前記対応する第1のラインの中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の前記画素の前記画素値を表し、q05が前記近傍ブロック(20)内の画素からなる対応する第2のラインの中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素の画素値を表し、q15が画素からなる前記対応する第2のラインの中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素の画素値を表し、q25が画素からなる前記対応する第2のラインの中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素の画素値を表すとすると、
|q22−2q12+q02|+|q25−2q15+q05|
として前記第2のフィルタ決定値を計算するように構成されている、
請求項9に記載の装置。 - 前記第1の決定値計算器(110)により計算された前記第1のフィルタ決定値を第1の閾値と比較するように構成されている第1の比較器(180)と、
前記第2の決定値計算器(120)により計算された前記第2のフィルタ決定値を第2の閾値と比較するように構成されている第2の比較器(182)と、
をさらに備え、
前記第1の画素判定器(130)は、i)前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値未満である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の2個の画素をフィルタ処理することを判定し、ii)前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値以上である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の1個の画素をフィルタ処理することを判定するように構成され、
前記第2の画素判定器(140)は、i)前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値未満である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の2個の画素をフィルタ処理することを判定し、ii)前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値以上である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の1個の画素をフィルタ処理することを判定するように構成されている、
請求項9から11のいずれか一項に記載の装置。 - 前記第1の決定値計算器(110)により計算された前記第1のフィルタ決定値を第1の閾値と比較するように構成されている第1の比較器(180)と、
前記第2の決定値計算器(120)により計算された前記第2のフィルタ決定値を第2の閾値と比較するように構成されている第2の比較器(182)と、
をさらに備え、
前記第1の画素判定器(130)は、i)前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値未満である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の2個の画素をフィルタ処理することを判定し、ii)前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値以上である場合、前記ブロック境界(1)に対して前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素をフィルタ処理しないことを判定するように構成され、
前記第2の画素判定器(140)は、i)前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値未満である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の2個の画素をフィルタ処理することを判定し、ii)前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値以上である場合、前記ブロック境界(1)に対して前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素をフィルタ処理しないことを判定するように構成されている、
請求項9から11のいずれか一項に記載の装置。 - i)ブロック(10)に関連付けられた量子化パラメータに基づいて前記第1の閾値を判定し、ii)前記近傍ブロック(20)に関連付けられた量子化パラメータに基づいて前記第2の閾値を判定するように構成されている閾値判定器(170)をさらに備える、請求項11から13のいずれか一項に記載の装置。
- p0jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に最も近接している画素(11)の画素値を表し、p1jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に2番目に近接している画素(13)の画素値を表し、q0jが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素(21)の画素値を表し、q1iが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素(23)の画素値を表すとすると、
(9×(q0j−p0j)−3×(q1j−p1j))/16
に基づいて第1のオフセットΔを計算するように構成されている第1のオフセット計算器(181)と、
前記第1のオフセット計算器(181)により計算された前記第1のオフセットを画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に最も近接している前記画素(11)の前記画素値に加算することにより、画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に最も近接している前記画素(11)の前記画素値を修正するように構成されている第1の画素修正器(190)と、
前記第1のオフセット計算器(181)により計算された前記第1のオフセットを画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素(21)の前記画素値から減算することにより、画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の前記画素(21)の前記画素値を修正するように構成されている第2の画素修正器(192)と、
前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値未満である場合、p2jが画素(11、13、15、17)からなる前記ライン(12)の中で、前記ブロック境界(1)に3番目に近接している画素(15)の画素値を表すとすると、
(p0j+p2j−2p1j+2Δ)/4
に基づいて第2のオフセットを計算するように構成されている第2のオフセット計算器(183)と、
前記第1のフィルタ決定値が前記第1の比較器(180)により判定されるように前記第1の閾値未満である場合、前記第2のオフセット計算器(183)により計算された前記第2のオフセットを画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に2番目に近接している前記画素(13)の前記画素値に加算することにより、画素(11、13、15、17)からなる前記ライン(12)の中で前記ブロック境界(1)に2番目に近接している前記画素(13)の前記画素値を修正するように構成されている第3の画素修正器(194)と、
前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値未満である場合、q2jが画素(21、23、25、27)からなる前記対応するライン(22)の中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素(25)の画素値を表すとすると、
(q0j+q2j−2q1j−2Δ)/4
に基づいて第3のオフセットを計算するように構成されている第3のオフセット計算器(185)と、
前記第2のフィルタ決定値が前記第2の比較器(182)により判定されるように前記第2の閾値未満である場合、前記第3のオフセット計算器(185)により計算された前記第3のオフセットを画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)内の前記画素(23)の前記画素値に加算することにより、画素(21、23、25、27)からなる前記対応するライン(22)の中で前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)内の前記画素(23)の前記画素値を修正するように構成されている第4の画素修正器(196)と、
をさらに備える,請求項11から14のいずれか一項に記載の装置。 - 前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計を閾値と比較するように構成されている第3の比較器(184)をさらに備え、
前記第1の画素判定器(130)は、前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計が前記第3の比較器(184)により判定されるように前記閾値未満である場合、前記第1の決定値計算器(110)により計算された前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなる前記ライン(12)の中の画素の個数を判定するように構成され、
前記第2の画素判定器(140)は、前記第1のフィルタ決定値と前記第2のフィルタ決定値との合計が前記第3の比較器(184)により判定されるように前記閾値未満である場合、前記第2の決定値計算器(120)により計算された前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる前記対応するライン(22)の中の画素の個数を判定するように構成されている、
請求項9から15のいずれか一項に記載の装置。 - 請求項9から16のいずれかに記載のフィルタリング制御装置(100)を備える符号化器(40)。
- 映像フレームを記憶するように構成されているメモリ(84)と、
前記映像フレームを符号化された映像フレームに符号化するように構成されている請求項17に記載の符号化器(40)と、
を備え、前記メモリ(84)は前記符号化された映像フレームを記憶するようにさらに構成されている、ユーザ機器(80)。 - 請求項9から16のいずれか一項に記載のフィルタリング制御装置(100)を備える復号化器(60)。
- 符号化された映像フレームを記憶するように構成されているメモリ(84)と、
前記符号化された映像フレームを復号化された映像フレームに復号化するように構成されている請求項19に記載の復号化器(60)と、
前記復号化された映像フレームをディスプレイ(88)に表示可能な映像データ表現にするように構成されているメディアプレーヤー(86)と、
を備えるユーザ機器(80)。 - 各画素(11、13、15、17)がそれぞれの画素値を有する映像フレーム内の複数の画素(11、13、15、17)からなるブロック(10)のフィルタリング制御のためのコンピュータプログラム(74)であって、コンピュータプログラムは、コンピュータ(70)上で動くとき、前記コンピュータ(70)に、
p0iが前記ブロック(10)内の画素(11、13、15、17)からなる第1のライン(12)の中で、前記映像フレーム内の複数の画素(21、23、25、27)からなる近傍ブロック(20)へのブロック境界(1)に最も近接している画素(11)の画素値を表し、p1iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(1)に2番目に近接している画素(13)の画素値を表し、p2iが画素(11、13、15、17)からなる前記第1のライン(12)の中で、前記ブロック境界(10)に3番目に近接している画素(13)の画素値を表すとすると、少なくとも
|p2i−2p1i+p0i|
に基づいて前記ブロック(10)に対する第1のフィルタ決定値を計算させ、
q0iが前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応する第1のライン(22)の中で、前記ブロック境界(1)に最も近接している前記近傍ブロック(20)内の画素(21)の画素値を表し、q1iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に2番目に近接している前記近傍ブロック(20)の画素(23)の画素値を表し、q2iが画素(21、23、25、27)からなる前記対応する第1のライン(22)の中で、前記ブロック境界(1)に3番目に近接している前記近傍ブロック(20)内の画素(23)の画素値を表すとすると、少なくとも
|q2i−2q1i+q0i|
に基づいて前記ブロックに対する第2のフィルタ決定値を計算させ、
前記第1のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記ブロック(10)内の画素(11、13、15、17)からなるライン(12)の中の画素の個数を判定させ、
前記第2のフィルタ決定値に基づいて前記ブロック境界(1)に対してフィルタ処理すべき前記近傍ブロック(20)内の画素(21、23、25、27)からなる対応するライン(22)の中の画素の個数を判定させるコード手段を備える、コンピュータプログラム(74)。 - コンピュータ読み取り可能なコード手段と前記コンピュータ読み取り可能な手段に記憶された請求項21に記載のコンピュータプログラム(74)とを備えるコンピュータ・プログラム・プロダクト(73)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161447862P | 2011-03-01 | 2011-03-01 | |
US61/447,862 | 2011-03-01 | ||
PCT/SE2011/051526 WO2012118421A1 (en) | 2011-03-01 | 2011-12-16 | Deblocking filtering control |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014511632A true JP2014511632A (ja) | 2014-05-15 |
JP2014511632A5 JP2014511632A5 (ja) | 2015-09-03 |
JP5924700B2 JP5924700B2 (ja) | 2016-05-25 |
Family
ID=45496239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556574A Active JP5924700B2 (ja) | 2011-03-01 | 2011-12-16 | デブロッキング・フィルタリング制御 |
Country Status (11)
Country | Link |
---|---|
US (6) | US9641841B2 (ja) |
EP (2) | EP3001682B1 (ja) |
JP (1) | JP5924700B2 (ja) |
KR (1) | KR101584420B1 (ja) |
CN (1) | CN103430537B (ja) |
AU (1) | AU2011361032C1 (ja) |
DK (2) | DK3001682T3 (ja) |
ES (2) | ES2562009T3 (ja) |
PL (1) | PL3001682T3 (ja) |
PT (1) | PT3001682T (ja) |
WO (1) | WO2012118421A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018186429A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186431A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186433A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186430A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186432A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
JP2019525671A (ja) * | 2016-08-21 | 2019-09-05 | エルジー エレクトロニクス インコーポレイティド | 映像符号化/復号化方法及びそのための装置 |
US11095888B2 (en) | 2017-04-06 | 2021-08-17 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
US11172198B2 (en) | 2017-04-06 | 2021-11-09 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
US11375186B2 (en) | 2017-04-06 | 2022-06-28 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9413477B2 (en) * | 2010-05-10 | 2016-08-09 | Microsoft Technology Licensing, Llc | Screen detector |
PT3001682T (pt) * | 2011-03-01 | 2017-05-18 | ERICSSON TELEFON AB L M (publ) | Controlo de filtragem de desbloqueamento |
US20120230423A1 (en) * | 2011-03-10 | 2012-09-13 | Esenlik Semih | Line memory reduction for video coding and decoding |
US8767824B2 (en) * | 2011-07-11 | 2014-07-01 | Sharp Kabushiki Kaisha | Video decoder parallelization for tiles |
CN107295341B (zh) | 2011-07-22 | 2020-02-28 | Sk电信有限公司 | 视频编码方法 |
CN104025593B (zh) * | 2011-11-04 | 2017-06-27 | 太阳专利托管公司 | 利用改进的图像块边界强度推导进行去块滤波 |
KR20140053448A (ko) * | 2012-10-25 | 2014-05-08 | 에스케이텔레콤 주식회사 | 스테레오스코픽 비디오에서 제1영상에 대한 부호화정보로부터 제2영상을 디블록킹 필터링하는 방법 및 장치 |
US9906790B2 (en) * | 2014-03-14 | 2018-02-27 | Qualcomm Incorporated | Deblock filtering using pixel distance |
US10136141B2 (en) | 2014-06-11 | 2018-11-20 | Qualcomm Incorporated | Determining quantization parameter (QP) values and delta QP values for palette coded blocks in video coding |
US9924175B2 (en) * | 2014-06-11 | 2018-03-20 | Qualcomm Incorporated | Determining application of deblocking filtering to palette coded blocks in video coding |
CN105992011B (zh) * | 2015-02-26 | 2019-04-09 | 扬智科技股份有限公司 | 环路滤波的计算方法及装置 |
CN106604039B (zh) * | 2016-12-28 | 2020-07-31 | 北京奇艺世纪科技有限公司 | 一种滤波方法及装置 |
WO2018123423A1 (ja) * | 2016-12-28 | 2018-07-05 | ソニー株式会社 | 画像処理装置及び画像処理方法 |
KR102186463B1 (ko) * | 2018-01-08 | 2020-12-03 | 삼성전자주식회사 | 부호화 방법 및 그 장치, 복호화 방법 및 그 장치 |
JP7293460B2 (ja) * | 2018-03-28 | 2023-06-19 | 華為技術有限公司 | 効率的なデブロッキングを実行するための画像処理デバイス及び方法 |
KR102539110B1 (ko) | 2018-03-28 | 2023-06-01 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 효율적인 디블로킹을 수행하기 위한 이미지 처리 디바이스 및 방법 |
SG11202101370YA (en) * | 2018-08-10 | 2021-03-30 | Huawei Tech Co Ltd | Apparatus and method for performing deblocking |
US11245896B1 (en) * | 2021-02-26 | 2022-02-08 | Realtek Semiconductor Corporation | Deblocking filter level decision method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123732A (ja) * | 2003-10-14 | 2005-05-12 | Matsushita Electric Ind Co Ltd | デブロックフィルタ処理装置およびデブロックフィルタ処理方法 |
JP2010141883A (ja) * | 2008-12-10 | 2010-06-24 | Nvidia Corp | 画像データの測定ベースのスケーラブルデブロックフィルタリング |
WO2012044074A2 (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자 주식회사 | 적응적 필터링 방법 및 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492133A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Image data filtering system |
US7227901B2 (en) * | 2002-11-21 | 2007-06-05 | Ub Video Inc. | Low-complexity deblocking filter |
KR100624429B1 (ko) * | 2003-07-16 | 2006-09-19 | 삼성전자주식회사 | 칼라 영상을 위한 비디오 부호화/복호화 장치 및 그 방법 |
US7430336B2 (en) * | 2004-05-06 | 2008-09-30 | Qualcomm Incorporated | Method and apparatus for image enhancement for low bit rate video compression |
NO322722B1 (no) * | 2004-10-13 | 2006-12-04 | Tandberg Telecom As | Fremgangsmate for videokoding gjennom reduksjon av blokkartefakter |
US8503521B2 (en) * | 2007-01-16 | 2013-08-06 | Chih-Ta Star SUNG | Method of digital video reference frame compression |
CN101321276B (zh) * | 2007-06-10 | 2012-06-20 | 华为技术有限公司 | 去块效应的方法及装置 |
US20090285308A1 (en) * | 2008-05-14 | 2009-11-19 | Harmonic Inc. | Deblocking algorithm for coded video |
PT3001682T (pt) | 2011-03-01 | 2017-05-18 | ERICSSON TELEFON AB L M (publ) | Controlo de filtragem de desbloqueamento |
-
2011
- 2011-12-16 PT PT151927761T patent/PT3001682T/pt unknown
- 2011-12-16 ES ES11808966.3T patent/ES2562009T3/es active Active
- 2011-12-16 PL PL15192776T patent/PL3001682T3/pl unknown
- 2011-12-16 AU AU2011361032A patent/AU2011361032C1/en active Active
- 2011-12-16 JP JP2013556574A patent/JP5924700B2/ja active Active
- 2011-12-16 CN CN201180068822.8A patent/CN103430537B/zh active Active
- 2011-12-16 EP EP15192776.1A patent/EP3001682B1/en active Active
- 2011-12-16 DK DK15192776.1T patent/DK3001682T3/en active
- 2011-12-16 EP EP11808966.3A patent/EP2681913B1/en active Active
- 2011-12-16 ES ES15192776.1T patent/ES2627285T3/es active Active
- 2011-12-16 US US14/001,627 patent/US9641841B2/en active Active
- 2011-12-16 KR KR1020137025374A patent/KR101584420B1/ko active IP Right Grant
- 2011-12-16 DK DK11808966.3T patent/DK2681913T3/da active
- 2011-12-16 WO PCT/SE2011/051526 patent/WO2012118421A1/en active Application Filing
-
2017
- 2017-03-31 US US15/476,656 patent/US9955188B2/en active Active
-
2018
- 2018-03-21 US US15/927,258 patent/US10623780B2/en active Active
-
2020
- 2020-04-13 US US16/847,616 patent/US11134277B2/en active Active
-
2021
- 2021-09-27 US US17/486,584 patent/US11575945B2/en active Active
-
2023
- 2023-01-05 US US18/150,393 patent/US20230156237A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123732A (ja) * | 2003-10-14 | 2005-05-12 | Matsushita Electric Ind Co Ltd | デブロックフィルタ処理装置およびデブロックフィルタ処理方法 |
JP2010141883A (ja) * | 2008-12-10 | 2010-06-24 | Nvidia Corp | 画像データの測定ベースのスケーラブルデブロックフィルタリング |
WO2012044074A2 (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자 주식회사 | 적응적 필터링 방법 및 장치 |
Non-Patent Citations (8)
Title |
---|
ANDREY NORKIN ET AL.: "CE12.1: Ericsson deblocking filter", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC) OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-E276_r1, JPN6014044833, March 2011 (2011-03-01), pages 1 - 17, ISSN: 0003279493 * |
ANDREY NORKIN ET AL.: "Development of HEVC deblocking filter", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC) OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-D377_r2, JPN6014044832, January 2011 (2011-01-01), pages 1 - 5, ISSN: 0003197522 * |
JICHENG AN ET AL.: "CE 8 subtest1: Improved deblocking filter", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC) OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-D163, JPN6015046159, January 2011 (2011-01-01), pages 1 - 8, ISSN: 0003197519 * |
JICHENG AN ET AL.: "TE10 Subtest1: Improved Deblocking Filter", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC) OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-C142_r1, JPN6014044831, October 2010 (2010-10-01), pages 1 - 8, ISSN: 0003279488 * |
KEMAL UGUR ET AL.: "Appendix to Description of video coding technology proposal by Tandberg Nokia Ericsson", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC)OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-A119_Appendix_Decoder_Description, JPN6015046162, April 2010 (2010-04-01), pages 1 - 3, ISSN: 0003197521 * |
KEMAL UGUR ET AL.: "High Performance, Low Complexity Video Coding and the Emerging HEVC Standard", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, vol. 20, no. 12, JPN6015046161, December 2010 (2010-12-01), pages 1688 - 1697, XP011329410, ISSN: 0003197520, DOI: 10.1109/TCSVT.2010.2092613 * |
MATTHIAS NARROSCHKE ET AL.: "Reduction of operations in the critical path of the deblocking filter", JOINT COLLABORATIVE TEAM ON VIDEO CODING (JCT-VC) OF ITU-T SG16 WP3 AND ISO/IEC JTC1/SC29/WG11, vol. JCTVC-D214_r1, JPN6015046165, January 2011 (2011-01-01), pages 1 - 15, ISSN: 0003279491 * |
PETER LIST ET AL.: "Adaptive Deblocking Filter", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, vol. 13, no. 7, JPN6015046156, July 2003 (2003-07-01), pages 614 - 619, ISSN: 0003197518 * |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019525671A (ja) * | 2016-08-21 | 2019-09-05 | エルジー エレクトロニクス インコーポレイティド | 映像符号化/復号化方法及びそのための装置 |
JP7472234B2 (ja) | 2016-08-21 | 2024-04-22 | エルジー エレクトロニクス インコーポレイティド | 映像符号化/復号化方法及びそのための装置 |
US11956428B2 (en) | 2016-08-21 | 2024-04-09 | Lg Electronics Inc. | Image coding/decoding method and apparatus therefor |
JP7173961B2 (ja) | 2016-08-21 | 2022-11-16 | エルジー エレクトロニクス インコーポレイティド | 映像符号化/復号化方法及びそのための装置 |
US11240495B2 (en) | 2016-08-21 | 2022-02-01 | Lg Electronics Inc. | Image coding/decoding method and apparatus therefor |
US11375186B2 (en) | 2017-04-06 | 2022-06-28 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
JP7192041B2 (ja) | 2017-04-06 | 2022-12-19 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置及び復号装置 |
JP2021153336A (ja) * | 2017-04-06 | 2021-09-30 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 符号化装置及び復号装置 |
US11172198B2 (en) | 2017-04-06 | 2021-11-09 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
CN113891085A (zh) * | 2017-04-06 | 2022-01-04 | 松下电器(美国)知识产权公司 | 解码方法及编码方法 |
US11233993B2 (en) | 2017-04-06 | 2022-01-25 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
WO2018186432A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
CN114040200A (zh) * | 2017-04-06 | 2022-02-11 | 松下电器(美国)知识产权公司 | 编码装置和解码装置 |
CN114040202A (zh) * | 2017-04-06 | 2022-02-11 | 松下电器(美国)知识产权公司 | 编码方法和解码方法 |
CN114449264A (zh) * | 2017-04-06 | 2022-05-06 | 松下电器(美国)知识产权公司 | 编码方法、解码方法及发送方法 |
CN114449263A (zh) * | 2017-04-06 | 2022-05-06 | 松下电器(美国)知识产权公司 | 编码装置、解码装置及存储介质 |
CN114466184A (zh) * | 2017-04-06 | 2022-05-10 | 松下电器(美国)知识产权公司 | 编码方法、解码方法及发送方法 |
CN114500999A (zh) * | 2017-04-06 | 2022-05-13 | 松下电器(美国)知识产权公司 | 编码装置、解码装置及存储介质 |
WO2018186429A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186430A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
US11095888B2 (en) | 2017-04-06 | 2021-08-17 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
US11563940B2 (en) | 2017-04-06 | 2023-01-24 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, and related non-transitory computer readable medium |
US11652990B2 (en) | 2017-04-06 | 2023-05-16 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, and related non-transitory computer readable medium |
CN114449264B (zh) * | 2017-04-06 | 2023-05-16 | 松下电器(美国)知识产权公司 | 编码方法、解码方法及发送方法 |
CN114500999B (zh) * | 2017-04-06 | 2023-05-16 | 松下电器(美国)知识产权公司 | 编码装置、解码装置及存储介质 |
CN114449263B (zh) * | 2017-04-06 | 2023-05-16 | 松下电器(美国)知识产权公司 | 编码装置、解码装置及存储介质 |
CN114040200B (zh) * | 2017-04-06 | 2023-05-16 | 松下电器(美国)知识产权公司 | 编码装置和解码装置 |
CN114466184B (zh) * | 2017-04-06 | 2023-05-16 | 松下电器(美国)知识产权公司 | 编码方法、解码方法及发送方法 |
US11778178B2 (en) | 2017-04-06 | 2023-10-03 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
US11778180B2 (en) | 2017-04-06 | 2023-10-03 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, and related non-transitory computer readable medium |
CN113891085B (zh) * | 2017-04-06 | 2023-12-12 | 松下电器(美国)知识产权公司 | 解码方法及编码方法 |
CN114040202B (zh) * | 2017-04-06 | 2023-12-12 | 松下电器(美国)知识产权公司 | 编码方法和解码方法 |
US11863741B2 (en) | 2017-04-06 | 2024-01-02 | Panasonic Intellectual Property Corporation Of America | Encoder, decoder, encoding method, and decoding method |
JP7442607B2 (ja) | 2017-04-06 | 2024-03-04 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化方法及び復号方法 |
WO2018186433A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
WO2018186431A1 (ja) * | 2017-04-06 | 2018-10-11 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 符号化装置、復号装置、符号化方法及び復号方法 |
Also Published As
Publication number | Publication date |
---|---|
US9641841B2 (en) | 2017-05-02 |
US11134277B2 (en) | 2021-09-28 |
DK2681913T3 (da) | 2016-02-29 |
US11575945B2 (en) | 2023-02-07 |
US20130329814A1 (en) | 2013-12-12 |
US9955188B2 (en) | 2018-04-24 |
CN103430537A (zh) | 2013-12-04 |
ES2627285T3 (es) | 2017-07-27 |
AU2011361032B2 (en) | 2014-10-02 |
JP5924700B2 (ja) | 2016-05-25 |
WO2012118421A1 (en) | 2012-09-07 |
DK3001682T3 (en) | 2017-06-06 |
AU2011361032A1 (en) | 2013-09-12 |
KR20130139341A (ko) | 2013-12-20 |
EP2681913A1 (en) | 2014-01-08 |
AU2011361032C1 (en) | 2015-04-09 |
PL3001682T3 (pl) | 2017-07-31 |
ES2562009T3 (es) | 2016-03-02 |
US20220014794A1 (en) | 2022-01-13 |
US20230156237A1 (en) | 2023-05-18 |
US10623780B2 (en) | 2020-04-14 |
US20180213262A1 (en) | 2018-07-26 |
EP3001682B1 (en) | 2017-03-01 |
PT3001682T (pt) | 2017-05-18 |
US20170272781A1 (en) | 2017-09-21 |
KR101584420B1 (ko) | 2016-01-22 |
CN103430537B (zh) | 2016-10-12 |
EP3001682A1 (en) | 2016-03-30 |
US20200244999A1 (en) | 2020-07-30 |
EP2681913B1 (en) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5924700B2 (ja) | デブロッキング・フィルタリング制御 | |
JP6096342B2 (ja) | ブロッキングアーチファクトを低減する方法、符号器、復号器、ユーザ機器、ネットワークデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5924700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |