JP2014509786A - Calibration of device performance in integrated circuits. - Google Patents

Calibration of device performance in integrated circuits. Download PDF

Info

Publication number
JP2014509786A
JP2014509786A JP2013557738A JP2013557738A JP2014509786A JP 2014509786 A JP2014509786 A JP 2014509786A JP 2013557738 A JP2013557738 A JP 2013557738A JP 2013557738 A JP2013557738 A JP 2013557738A JP 2014509786 A JP2014509786 A JP 2014509786A
Authority
JP
Japan
Prior art keywords
finger
degradation
threshold
finger device
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013557738A
Other languages
Japanese (ja)
Other versions
JP5938423B2 (en
Inventor
サドイ,シャーミン
アン,ジョ−ギョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2014509786A publication Critical patent/JP2014509786A/en
Application granted granted Critical
Publication of JP5938423B2 publication Critical patent/JP5938423B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18Modifications for indicating state of switch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

集積回路内における実現のためのマルチフィンガデバイス(105)は、アクティブのままであるように構成された第1のフィンガと、第1のフィンガがアクティブであるのと同時に最初は非活性化されている第2のフィンガと、マルチフィンガデバイス(105)についての劣化測定値が劣化しきい値を満たすことの決定に応答して、マルチフィンガデバイス(105)の第2のフィンガを選択的に活性化するように構成されたフィンガ活性化回路(125)とを含み得る。  A multi-finger device (105) for implementation in an integrated circuit is first deactivated at the same time as the first finger is active, with the first finger configured to remain active. A second finger of the multi-finger device (105) is selectively activated in response to determining that the degradation measurements for the second finger and the multi-finger device (105) satisfy a degradation threshold And a finger activation circuit (125) configured to:

Description

発明の分野
本明細書に開示される1つ以上の実施形態は、集積回路(IC)に関する。より特定的には、1つ以上の実施形態は、IC内のマルチフィンガを含む装置のキャリブレーション性能に関する。
One or more embodiments disclosed herein relate to an integrated circuit (IC). More particularly, one or more embodiments relate to the calibration performance of devices that include multi-finger in an IC.

背景
信頼性のある回路を設計することは、特に、積極的に縮小された相補型金属酸化物半導体(CMOS)技術においては、非常に複雑となっている。たとえば、小型デバイスを製造することが可能な現代のIC製造プロセスは、長期にわたる負バイアスストレスの間に、P型金属酸化物半導体(CMOS)デバイスにおけるインターフェーストラップの可能性を増加する。インターフェーストラップは、負電圧が長期間にわたってPMOSデバイスのゲートに印加されると生成される。インターフェーストラップは、ホールすなわち正電荷がとどまるSi酸化物/Si結晶格子境界付近に配置され、それによって、PMOSデバイスのしきい値電圧のシフトを生じる。ホールトラッピングは、インターフェース状態とともに固定電荷を生成する。その双方は正電荷であり、しきい値電圧の負のシフトをもたらす。この現象は、PMOS負バイアス温度不安定性(Negative Bias Temperature Instability:NBTI)と称される。NBTIは、N型金属酸化物半導体(NMOS)デバイスよりもPMOSデバイスにより多くの影響を与える。しかしながら、正のBTI(PBTI)と称される現象は、NMOSデバイスに影響を与える。
Background Designing reliable circuits is very complex, especially in aggressively reduced complementary metal oxide semiconductor (CMOS) technology. For example, modern IC manufacturing processes capable of manufacturing small devices increase the possibility of interface traps in P-type metal oxide semiconductor (CMOS) devices during long-term negative bias stress. An interface trap is generated when a negative voltage is applied to the gate of a PMOS device for an extended period of time. The interface trap is placed near the Si oxide / Si crystal lattice boundary where holes or positive charges remain, thereby causing a threshold voltage shift of the PMOS device. Hole trapping generates a fixed charge along with the interface state. Both are positive charges, resulting in a negative shift in threshold voltage. This phenomenon is called PMOS negative bias temperature instability (NBTI). NBTI has more impact on PMOS devices than N-type metal oxide semiconductor (NMOS) devices. However, a phenomenon called positive BTI (PBTI) affects NMOS devices.

現代のIC設計におけるデバイスサイズおよび電圧マージンの低減の傾向に照らして、NBTIおよび/またはPBTIに関するBTIのような現象は、CMOSデバイスの寿命を制限する重要なファクタとなり得る。ホットキャリア注入(hot-carrier injection:HCI)のような他の現象は、BITと結合して、CMOSデバイスの寿命を大きく低減し得る。示された現象のために、回路設計者は、デバイスの寿命にわたって生じる劣化を補うために、デバイスを過剰設計(オーバーデザイン)しなくてはならない。回路設計者は、たとえば、回路仕様によって必要とされる動作特性とは違うまたはそれ以上の動作特性を有するデバイスをIC内に生成する。   In light of the trend toward reduced device size and voltage margin in modern IC designs, phenomena like BTI for NBTI and / or PBTI can be an important factor limiting the lifetime of CMOS devices. Other phenomena such as hot-carrier injection (HCI) can combine with BIT to greatly reduce the lifetime of CMOS devices. Because of the phenomena shown, circuit designers must overdesign the device to compensate for degradation that occurs over the lifetime of the device. A circuit designer, for example, creates a device in an IC that has operating characteristics that are different or better than those required by the circuit specifications.

デバイスが過剰設計されると、電力使用量、面積使用量、性能などのようなデバイスの動作特性は、回路仕様において特定されるような装置の確立された目標特性から著しく変化し得る。結果として、もし不適当でなければ、デバイスは、デバイスの意図された目的に対して最適化には満たなく、特に現代のIC内にある多くのデバイスにわたって適用される場合に、過剰設計は回路設計に対するコストも追加し得る。   When a device is over-designed, the device operating characteristics, such as power usage, area usage, performance, etc., can vary significantly from the established target characteristics of the device as specified in the circuit specifications. As a result, if not unsuitable, the device is less than optimized for the intended purpose of the device, and over-design, especially when applied across many devices in modern ICs, Costs for design can also be added.

要約
本明細書に開示される1つ以上の実施形態は集積回路(IC)に関し、より特定的には、IC内に複数のフィンガーを含むデバイスの性能のキャリブレーションに関する。
Summary One or more embodiments disclosed herein relate to integrated circuits (ICs), and more particularly to calibrating the performance of devices that include multiple fingers within an IC.

集積回路内における実現のためのマルチフィンガデバイスの実施形態は、アクティブのままであるように構成された第1のフィンガと、第1のフィンガがアクティブであるのと同時に最初は非活性化される第2のフィンガと、マルチフィンガデバイスについての劣化測定値が劣化しきい値を満たすことの決定に応答して、マルチフィンガデバイスの第2のフィンガを選択的に活性化するように構成されたフィンガ活性化回路とを備える。   An embodiment of a multi-finger device for implementation in an integrated circuit is first deactivated at the same time the first finger is configured to remain active, and the first finger configured to remain active A finger configured to selectively activate the second finger of the multi-finger device in response to determining that the degradation measurement for the second finger and the multi-finger device satisfies a degradation threshold. And an activation circuit.

いくつかの実施形態においては、マルチフィンガデバイスは、第2のフィンガに結合されたスイッチをさらに備え、スイッチは、第2のフィンガのゲートを第1のフィンガのゲートにも結合されるデータ信号に選択的に結合する。   In some embodiments, the multi-finger device further comprises a switch coupled to the second finger, wherein the switch converts the second finger gate to a data signal that is also coupled to the first finger gate. Selectively combine.

いくつかの実施形態においては、フィンガ活性化回路は、劣化しきい値を検出したことに応答して、スイッチに制御信号を提供するように構成された制御回路を含む。   In some embodiments, the finger activation circuit includes a control circuit configured to provide a control signal to the switch in response to detecting the degradation threshold.

いくつかの実施形態においては、フィンガ活性化回路は、マルチフィンガデバイスの第1のフィンガがアクティブである時間量を決定することによって、劣化しきい値を検出するように構成されたモニタ回路をさらに含む。   In some embodiments, the finger activation circuit further comprises a monitor circuit configured to detect a degradation threshold by determining an amount of time that the first finger of the multi-finger device is active. Including.

いくつかの実施形態においては、モニタ回路は、マルチフィンガデバイスの第1のフィンガがアクティブであるクロックサイクル数のカウントを劣化しきい値と比較し、カウントが劣化しきい値以上であることに応答して、第2のフィンガを活性化するように制御回路に指示するように構成される。   In some embodiments, the monitor circuit compares a count of the number of clock cycles in which the first finger of the multi-finger device is active to a degradation threshold and is responsive to the count being greater than or equal to the degradation threshold. And configured to instruct the control circuit to activate the second finger.

いくつかの実施形態においては、フィンガ活性化回路は、そのフィールドにおけるマルチフィンガデバイスの動作パラメータを測定することによって劣化しきい値を検出し、動作パラメータを劣化しきい値と比較し、動作パラメータが劣化しきい値を満たすとの決定に応答して、第2のフィンガを活性化するように制御回路に指示するように構成されたモニタ回路をさらに含む。   In some embodiments, the finger activation circuit detects a degradation threshold by measuring an operational parameter of the multi-finger device in the field, compares the operational parameter to the degradation threshold, and the operational parameter is A monitor circuit configured to instruct the control circuit to activate the second finger in response to determining that the degradation threshold is met.

いくつかの実施形態においては、動作パラメータはマルチフィンガデバイスのしきい値電圧であり、劣化しきい値はしきい値電圧の基準レベルよりも大きいしきい値電圧のレベルを規定する。   In some embodiments, the operating parameter is the threshold voltage of the multi-finger device, and the degradation threshold defines a threshold voltage level that is greater than a threshold voltage reference level.

いくつかの実施形態においては、動作パラメータはマルチフィンガデバイスのドレイン飽和電流であり、劣化しきい値はドレイン飽和電流の基準レベルよりも小さいドレイン飽和電流のレベルを規定する。   In some embodiments, the operating parameter is the drain saturation current of the multi-finger device and the degradation threshold defines a level of drain saturation current that is less than the reference level of drain saturation current.

いくつかの実施形態においては、第2のフィンガのゲートは、アクティブでない場合には、集積回路の電源電位に結合される。   In some embodiments, the gate of the second finger is coupled to the power supply potential of the integrated circuit when not active.

IC内のマルチフィンガデバイスの性能をキャリブレーションする方法は、IC内のマルチフィンガデバイスについての劣化測定値を決定するステップと、劣化測定値を劣化しきい値と比較するステップとを含む。劣化測定値が劣化しきい値を満たすことの決定に応答して、マルチフィンガデバイスのフィンガが活性化され得る。   A method of calibrating the performance of a multi-finger device in an IC includes determining a degradation measurement for the multi-finger device in the IC and comparing the degradation measurement with a degradation threshold. In response to determining that the degradation measurement meets the degradation threshold, the fingers of the multi-finger device may be activated.

いくつかの実施形態においては、方法は、マルチフィンガデバイスがアクティブである時間量を含むように劣化測定値を選択するステップと、所定の時間量であるように劣化しきい値を選択するステップとをさらに含む。   In some embodiments, the method includes selecting a degradation measurement to include an amount of time that the multi-finger device is active, and selecting a degradation threshold to be a predetermined amount of time. Further included.

いくつかの実施形態においては、方法は、集積回路内に実現されるカウンタにおいてカウントされたクロックサイクル数に従って、マルチフィンガデバイスがアクティブである時間量を決定するステップをさらに含む。クロックサイクル数は、劣化しきい値の所定時間量を表わすクロックサイクル数しきい値と比較される。   In some embodiments, the method further includes determining an amount of time that the multi-finger device is active according to the number of clock cycles counted in a counter implemented in the integrated circuit. The number of clock cycles is compared to a clock cycle number threshold that represents a predetermined amount of time for the degradation threshold.

いくつかの実施形態においては、方法は、マルチフィンガデバイスのしきい値電圧を含むように劣化測定値を選択するステップと、しきい値電圧の基準レベルよりも大きいマルチフィンガデバイスのしきい値電圧レベルであるように、劣化測定値を選択するステップとをさらに含む。   In some embodiments, the method includes selecting a degradation measurement to include a multi-finger device threshold voltage, and a multi-finger device threshold voltage greater than a reference level of the threshold voltage. Selecting a degradation measurement to be a level.

いくつかの実施形態においては、方法は、マルチフィンガデバイスのドレイン飽和電流を含むように劣化測定値を選択するステップと、ドレイン飽和電流の基準レベルよりも小さいマルチフィンガデバイスのドレイン飽和電流のレベルを含むように劣化測定値を選択するステップとをさらに含む。   In some embodiments, the method includes selecting a degradation measurement to include a drain saturation current of the multi-finger device and a level of the drain saturation current of the multi-finger device that is less than a reference level of the drain saturation current. Selecting a degradation measurement to include.

いくつかの実施形態においては、マルチフィンガデバイスは、マルチフィンガデバイスの任意の追加的なフィンガの活性化の前にアクティブである一次フィンガを備える。   In some embodiments, the multi-finger device comprises a primary finger that is active prior to activation of any additional fingers of the multi-finger device.

いくつかの実施形態においては、前記マルチフィンガデバイスのフィンガを活性化するステップは、マルチフィンガデバイスの複数のフィンガを活性化するステップをさらに含む。   In some embodiments, activating the fingers of the multi-finger device further comprises activating a plurality of fingers of the multi-finger device.

集積回路内における実現のために構成されるシステムの実施形態は、アクティブのままであるように構成された第1のフィンガと、第1のフィンガがアクティブであるのと同時に非活性化であるように最初は構成される第2のフィンガと、第2のフィンガのゲートに結合されたスイッチとを含むマルチフィンガデバイスを備える。スイッチは、第2のフィンガのゲートを第1のフィンガのゲートにも結合される信号に結合することによって第2のフィンガを活性化するとともに、第2のフィンガのゲートを信号から切り離すことによって第2のフィンガを非活性化するように構成される。システムは、デバイスにおける劣化の最小量を検出することに応答して第2のフィンガを活性化するようにスイッチに指示するように構成されるフィンガ活性化回路をさらに備える。   An embodiment of a system configured for implementation in an integrated circuit is such that a first finger configured to remain active and deactivated at the same time as the first finger is active. A multi-finger device including a second finger initially configured and a switch coupled to the gate of the second finger. The switch activates the second finger by coupling the gate of the second finger to a signal that is also coupled to the gate of the first finger, and decouples the second finger gate from the signal. Configured to deactivate two fingers. The system further comprises a finger activation circuit configured to instruct the switch to activate the second finger in response to detecting a minimum amount of degradation in the device.

いくつかの実施形態においては、スイッチは、アクティブでないときに、第2のフィンガのゲートを、集積回路の電源電圧に結合し得る。   In some embodiments, the switch may couple the gate of the second finger to the power supply voltage of the integrated circuit when not active.

いくつかの実施形態においては、フィンガ活性化回路は、スイッチに結合された制御回路を備える。制御回路は、スイッチに制御信号を提供するように構成される。フィンガ活性化回路は、デバイスにおける最小劣化を検出し、それに応答して制御回路に信号を提供するように構成されたモニタ回路をさらに備える。   In some embodiments, the finger activation circuit comprises a control circuit coupled to the switch. The control circuit is configured to provide a control signal to the switch. The finger activation circuit further comprises a monitor circuit configured to detect a minimum degradation in the device and provide a signal to the control circuit in response thereto.

他の実施形態は、集積回路内における実現のために構成されるマルチフィンガデバイスを含み得る。マルチフィンガデバイスは、アクティブのままであるように構成された第1のフィンガと、第1のフィンガがアクティブであるのと同時に最初は非活性化される第2のフィンガとを備え得る。第2のフィンガは、集積回路の動作中に活性化するように構成され得る。   Other embodiments may include multi-finger devices configured for implementation within an integrated circuit. The multi-finger device may comprise a first finger configured to remain active and a second finger that is initially deactivated at the same time that the first finger is active. The second finger may be configured to activate during operation of the integrated circuit.

いくつかの実施形態においては、マルチフィンガデバイスは、マルチフィンガデバイスにおける最小劣化を検出したことに応答して、マルチフィンガデバイスの第2のフィンガを選択的に活性化するように構成されたフィンガ活性化回路をさらに備える。第2のフィンガは、最初は非活性化されており、マルチフィンガデバイスの最小劣化の検出に応答して活性化される。   In some embodiments, the multi-finger device is configured to selectively activate a second finger of the multi-finger device in response to detecting minimal degradation in the multi-finger device. The circuit further includes a circuit. The second finger is initially deactivated and activated in response to detecting minimal degradation of the multi-finger device.

いくつかの実施形態においては、マルチフィンガデバイスは、第2のフィンガに結合されたスイッチをさらに備え、スイッチは第2のフィンガのゲートを、第1のフィンガのゲートにも結合されるデータ信号に選択的に結合する。   In some embodiments, the multi-finger device further comprises a switch coupled to the second finger, wherein the switch causes the gate of the second finger to be a data signal that is also coupled to the gate of the first finger. Selectively combine.

いくつかの実施形態においては、フィンガ活性化回路は、最小劣化の検出に応答してスイッチに制御信号を提供するように構成された制御回路をさらに含み得る。   In some embodiments, the finger activation circuit may further include a control circuit configured to provide a control signal to the switch in response to detecting a minimum degradation.

いくつかの実施形態においては、フィンガ活性化回路は、マルチフィンガデバイスの第1のフィンガがアクティブである時間量を決定することによって、最小劣化を検出するように構成されたモニタ回路をさらに含み得る。   In some embodiments, the finger activation circuit may further include a monitor circuit configured to detect minimal degradation by determining an amount of time that the first finger of the multi-finger device is active. .

いくつかの実施形態においては、モニタ回路は、マルチフィンガデバイスの第1のフィンガがアクティブであるクロックサイクル数のカウントを劣化しきい値と比較し、そのカウントが劣化しきい値以上であることに応答して、第2のフィンガを活性化するように制御回路に指示するように構成され得る。   In some embodiments, the monitor circuit compares a count of the number of clock cycles in which the first finger of the multi-finger device is active to a degradation threshold, and the count is greater than or equal to the degradation threshold. In response, it may be configured to instruct the control circuit to activate the second finger.

いくつかの実施形態においては、フィンガ活性化回路は、フィールド内のマルチフィンガデバイスの動作パラメータを測定することによって最小劣化を検出し、その動作パラメータを劣化しきい値と比較し、動作パラメータが劣化しきい値を満たすことに応答して、第2のフィンガを活性化するように制御回路に指示するように構成されたモニタ回路をさらに含み得る。   In some embodiments, the finger activation circuit detects the minimum degradation by measuring the operational parameter of the multi-finger device in the field, compares the operational parameter to the degradation threshold, and the operational parameter is degraded. A monitor circuit configured to instruct the control circuit to activate the second finger in response to meeting the threshold may further be included.

いくつかの実施形態においては、動作パラメータは、マルチフィンガデバイスのしきい値電圧であり得、劣化しきい値は、しきい値電圧の基準レベルより大きいしきい値のレベルを規定する。   In some embodiments, the operating parameter may be a multi-finger device threshold voltage, and the degradation threshold defines a threshold level that is greater than a reference level of the threshold voltage.

いくつかの実施形態においては、動作パラメータは、マルチフィンガデバイスのドレイン飽和電流であり得、劣化しきい値は、ドレイン飽和電流の基準レベルよりも低いドレイン飽和電流のレベルを規定する。   In some embodiments, the operating parameter may be the drain saturation current of the multi-finger device and the degradation threshold defines a level of drain saturation current that is lower than a reference level of drain saturation current.

いくつかの実施形態においては、第2のフィンガのゲートは、アクティブでないときに、集積回路の電源電位に結合され得る。   In some embodiments, the gate of the second finger can be coupled to the power supply potential of the integrated circuit when not active.

本明細書に開示された実施形態に従うマルチフィンガデバイスをキャリブレーションするためのシステムを説明する第1のブロック図である。1 is a first block diagram illustrating a system for calibrating a multi-finger device according to an embodiment disclosed herein. FIG. 本明細書に開示された他の実施形態に従う図1のシステムを説明する第2のブロック図である。FIG. 2 is a second block diagram illustrating the system of FIG. 1 according to another embodiment disclosed herein. 本明細書に開示された他の実施形態に従う図1のシステムを説明する第3のブロック図である。FIG. 3 is a third block diagram illustrating the system of FIG. 1 according to another embodiment disclosed herein. 本明細書に開示された他の実施形態に従うマルチフィンガデバイスのキャリブレーションを説明する第1のグラフである。6 is a first graph illustrating calibration of a multi-finger device according to another embodiment disclosed herein. 本明細書に開示された他の実施形態に従うマルチフィンガデバイスのキャリブレーションを説明する第2のグラフである。6 is a second graph illustrating calibration of a multi-finger device according to another embodiment disclosed herein. 本明細書に開示された他の実施形態に従うIC内のデバイスのためのキャリブレーションデータを収集する方法を説明する第1のフローチャートである。6 is a first flowchart illustrating a method for collecting calibration data for a device in an IC according to another embodiment disclosed herein. 本明細書に開示された他の実施形態に従うマルチフィンガシステムをキャリブレーションする方法を説明する第2のフローチャートである。6 is a second flowchart illustrating a method for calibrating a multi-finger system according to another embodiment disclosed herein.

図面の詳細な説明
本明細書は、新規とみなされる1つ以上の実施形態の特徴を規定する請求項で結論付けられるが、1つ以上の実施形態は、図面に関連した本説明の考慮からさらに理解されると信じられる。要求に応じて、1つ以上の詳細な実施形態が本明細書内に開示される。しかしながら、1つ以上の実施形態は単なる例示に過ぎないことが理解されるべきである。したがって、本明細書において開示される具体的な構造的および機能的な詳細は、限定として解釈されるべきではなく、単に請求項についての基礎として、そして仮想的な任意の適当な詳細構造において1つ以上の実施形態をさまざまに採用することを当業者に教示するための代表的な基礎として理解されるべきである。さらに、本明細書において用いられる用語および語句は、限定することを意図したものではなく、むしろ、本明細書において開示される1つ以上の実施形態の理解可能な説明を提供することを意図したものである。
DETAILED DESCRIPTION OF THE DRAWINGS While the specification concludes with claims that define the features of one or more embodiments that are considered novel, the one or more embodiments may not be considered in view of the description in conjunction with the drawings. It is believed to be further understood. Depending on requirements, one or more detailed embodiments are disclosed herein. However, it should be understood that the one or more embodiments are merely exemplary. Accordingly, specific structural and functional details disclosed herein are not to be construed as limitations, but merely as a basis for the claims and in any suitable detail structure that is hypothetical. It should be understood as a representative basis for teaching one of ordinary skill in the art to variously employ one or more embodiments. Furthermore, the terms and phrases used herein are not intended to be limiting, but rather are intended to provide an understandable description of one or more embodiments disclosed herein. Is.

本明細書に開示された1つ以上の実施形態は、集積回路(IC)に関し、より特定的には、IC内に複数のフィンガを含むデバイスのキャリブレーション性能に関する。マルチフィンガデバイスは、時間の経過とともに、デバイスのフィンガの1つ以上を選択的に活性化するように制御することができる。マルチフィンガデバイスにおいて以前に活性化されていないフィンガの活性化は、時間とともに、たとえばマルチフィンガデバイスの寿命とともに生じる、デバイスの劣化の影響を弱める。   One or more embodiments disclosed herein relate to integrated circuits (ICs), and more particularly to the calibration performance of devices that include multiple fingers within an IC. A multi-finger device can be controlled to selectively activate one or more of the device's fingers over time. Activation of fingers that have not been previously activated in a multi-finger device attenuates the effects of device degradation that occurs over time, eg, with the lifetime of the multi-finger device.

たとえば、マルチフィンガデバイスが、第1の量劣化する場合、1つ以上の非活性のフィンガが活性化され、それによって、劣化前の動作状態へまたはその近くにマルチフィンガデバイスを復元する。時間とともに、マルチフィンガデバイスが、たとえば第2の量だけ継続して劣化すると、1つ以上の他の非活性フィンガが活性化され得る。時間とともにマルチフィンガデバイスの追加のフィンガを活性化することによって、回路設計の内容においてマルチフィンガデバイスが過剰設計されなくてはならない量が低減され得る。その結果、デバイスは、意図された機能により適するようになる。   For example, if the multi-finger device degrades by a first amount, one or more inactive fingers are activated, thereby restoring the multi-finger device to or near the operating state prior to degradation. Over time, as the multi-finger device continues to degrade, eg, by a second amount, one or more other inactive fingers may be activated. By activating additional fingers of the multi-finger device over time, the amount that multi-finger devices must be over-designed in the context of circuit design can be reduced. As a result, the device becomes more suitable for its intended function.

本明細書に開示される1つ以上の実施形態は、IC内の1つ以上のデバイスに適用され得る。たとえば、回路設計の1つ以上の実施形態は、デバイスが実現されるべきIC内における回路設計の機能に非常に重要なもの、または必須なものとして選択され得る。たとえば、非常に重要なデバイスは、電流モードロジックバッファ内に実現される、またはその一部として実現されるものであり得る。いずれに場合においても、回路設計において非常に重要な、または必須のものとして認識されるそれらのデバイスは、時間にわたるデバイスの劣化を制御するようにキャリブレーションされ得る。   One or more embodiments disclosed herein may be applied to one or more devices in an IC. For example, one or more embodiments of the circuit design may be selected as critical or essential to the function of the circuit design within the IC in which the device is to be implemented. For example, a very important device may be implemented in or as part of a current mode logic buffer. In any case, those devices that are recognized as critical or essential in circuit design can be calibrated to control device degradation over time.

図1は、本明細書内に開示される実施形態に従う、マルチフィンガデバイスをキャリブレーションするためのシステム100を説明する第1のブロック図である。示されるように、システム100は、マルチフィンガデバイス105と、複数のスイッチ110,115,120と、フィンガ活性化回路125とを含み得る。実施形態においては、マルチフィンガデバイス105は、マルチフィンガトランジスタであり得る。   FIG. 1 is a first block diagram illustrating a system 100 for calibrating a multi-finger device according to embodiments disclosed within this specification. As shown, the system 100 may include a multi-finger device 105, a plurality of switches 110, 115, 120, and a finger activation circuit 125. In embodiments, the multi-finger device 105 can be a multi-finger transistor.

マルチフィンガデバイス105は、複数のフィンガを含むことによって特徴付けられる。一般的に、用語「フィンガ」は、特定の金属酸化物半導体電界効果トランジスタ(MOSFET)に包含される多くのゲートまたはゲート領域を称する。示されるように、マルチフィンガデバイス105は、複数のゲート領域140A〜140Dと、複数のソース領域130A〜130Cと、複数のドレイン領域135A〜135Bとを含む。例示の目的のために、周囲のウェルおよび基板領域は図示されていない。   Multi-finger device 105 is characterized by including a plurality of fingers. In general, the term “finger” refers to a number of gates or gate regions included in a particular metal oxide semiconductor field effect transistor (MOSFET). As shown, multi-finger device 105 includes a plurality of gate regions 140A-140D, a plurality of source regions 130A-130C, and a plurality of drain regions 135A-135B. For illustrative purposes, the surrounding well and substrate regions are not shown.

ソース領域130A〜130Cの各々は、図1においてソース回路ノードとして示される回路(図示せず)のノードに並列に結合され得る。ソース領域130A〜130Cは、ソース領域130A〜130Cのうちの各々1つにある1つ以上の接点(図示せず)に結合する金属配線を介して、ソース回路ノードに結合し得る。同様に、ドレイン領域135A〜135Bは、ドレイン回路ノードとして示される回路のノードに並列に結合される。ドレイン領域135A〜135Bは、ドレイン領域135A〜135Bのうちの各々1つにある1つ以上の接点(図示せず)に結合する金属配線を介して、ドレイン回路ノードに結合し得る。   Each of source regions 130A-130C may be coupled in parallel to a node of a circuit (not shown) shown as a source circuit node in FIG. Source regions 130A-130C may be coupled to a source circuit node via metal wiring that couples to one or more contacts (not shown) in each one of source regions 130A-130C. Similarly, drain regions 135A-135B are coupled in parallel to a node of a circuit shown as a drain circuit node. Drain regions 135A-135B may be coupled to the drain circuit node via metal interconnects that couple to one or more contacts (not shown) in each one of drain regions 135A-135B.

例示の目的のために、マルチフィンガデバイス105は、4つのフィンガを含む。マルチフィンガデバイス105のフィンガは、参照のために連続的に1〜4とナンバリングされる。フィンガ1は、ゲート領域140Aと、ソース130Aと、ドレイン135Aとを含み得る。フィンガ2は、ゲート140Bと、ドレイン135Aと、ソース130Bとを含み得る。フィンガ3は、ゲート140Cと、ソース130Bと、ドレイン135Bとを含み得る。フィンガ4は、ゲート140Dと、ソース130Bと、ドレイン135Cとを含み得る。   For illustrative purposes, the multi-finger device 105 includes four fingers. The fingers of multi-finger device 105 are numbered consecutively 1-4 for reference. The finger 1 can include a gate region 140A, a source 130A, and a drain 135A. Finger 2 can include a gate 140B, a drain 135A, and a source 130B. The finger 3 can include a gate 140C, a source 130B, and a drain 135B. Finger 4 may include a gate 140D, a source 130B, and a drain 135C.

フィンガ1は、フィンガ1がゲート回路ノードに結合されたままなので、一次フィンガと称される。図1に示される例においては、フィンガ1のゲート領域140Aをゲート回路ノードに選択的に結合するためにスイッチは用いられない。しかしながら、スイッチの排除は、例示の目的のためであることが理解されるべきである。一実施形態においては、ゲート領域140Aをゲート回路に選択的に結合するための追加のスイッチが、ゲート領域140B〜140Dに関して記載されているのと同様に含まれてもよい。   Finger 1 is referred to as the primary finger because finger 1 remains coupled to the gate circuit node. In the example shown in FIG. 1, no switch is used to selectively couple the gate region 140A of finger 1 to the gate circuit node. However, it should be understood that the elimination of the switch is for illustrative purposes. In one embodiment, additional switches for selectively coupling gate region 140A to the gate circuit may be included as described for gate regions 140B-140D.

フィンガ2〜4の各々は、フィンガ1が初期にアクティブである間に各々が初期に非活性化されているので、二次フィンガと称される。フィンガ2〜4の各々は、スイッチ110〜120を通して、それぞれ選択的に活性化され得る。スイッチ110〜120の各々は、単一のトランジスタスイッチから、複数の要素および/またはトランジスタを含むより複雑なスイッチに至るまでの範囲の、さまざまな異なった任意のスイッチング回路として実現することができる。   Each of the fingers 2-4 is referred to as a secondary finger because each is initially deactivated while the finger 1 is initially active. Each of fingers 2-4 can be selectively activated through switches 110-120, respectively. Each of the switches 110-120 can be implemented as any of a variety of different switching circuits, ranging from a single transistor switch to a more complex switch that includes multiple elements and / or transistors.

フィンガ活性化回路125は、制御信号145を介してスイッチ110〜120の開閉を独立して制御し、それによってフィンガ2〜4の各々を活性化または非活性化することができる。フィンガ2〜4を活性化するための特定の条件が、本明細書内により詳細に記載される。初期においては、マルチフィンガデバイス105は、スイッチ110〜120の各々が開放された状態の動作を開始する。したがって、フィンガ1はアクティブであり、一方フィンガ2〜4は非活性化されている。この状態においては、フィンガ1、たとえばゲート領域140Aは、ゲート回路ノードに結合されるが、ゲート140B〜140Dはゲート回路ノードに結合されていない。   The finger activation circuit 125 can independently control the opening and closing of the switches 110-120 via the control signal 145, thereby activating or deactivating each of the fingers 2-4. Specific conditions for activating fingers 2-4 are described in more detail herein. Initially, multi-finger device 105 starts operation with each of switches 110-120 being open. Accordingly, finger 1 is active, while fingers 2-4 are deactivated. In this state, finger 1, eg, gate region 140A, is coupled to the gate circuit node, but gates 140B-140D are not coupled to the gate circuit node.

本明細書において、同じ参照符号が、端子、信号線、配線、およびそれらの対応する信号を称するために用いられる。この点において、用語「信号」、「配線」、「接続」、「端子」および「ピン」は、本明細書内でときどき相互変換可能に用いられ得る。また、用語「信号」、「配線」などは、1つ以上の信号、たとえば単一の配線を通じた単一ビットの搬送、または複数の並列配線を通じた複数の並列ビットの搬送を表わし得ることが理解されるべきである。さらに、各配線または信号は、場合によっては、信号または配線によって接続される2つ以上の要素間の双方向通信を表わし得る。   In this specification, the same reference numerals are used to refer to terminals, signal lines, wirings, and their corresponding signals. In this regard, the terms “signal”, “wiring”, “connection”, “terminal”, and “pin” may sometimes be used interchangeably within this specification. Also, the terms “signal”, “wiring”, etc. may represent one or more signals, for example, carrying a single bit through a single wire, or carrying multiple parallel bits through multiple parallel wires. Should be understood. Further, each wire or signal may in some cases represent bi-directional communication between two or more elements connected by the signal or wire.

スイッチ110〜120は、ゲート領域140B〜140Dのそれぞれが、ゲート回路または接地に結合されていない開放状態であるものとして示されている。一実施形態においては、フィンガが非活性化されているときは、そのフィンガのゲートはICの電源電圧に結合され得る。この例においては、マルチフィンガデバイス105は、N型金属酸化物半導体(NMOS)デバイスであるので、対応するスイッチが開のときには、非活性の各フィンガのゲート領域は接地、たとえばICの低いまたは最も低い電源電圧に結合され得る。マルチフィンガデバイス105が、P型金属酸化物半導体(PMOS)デバイスとして示される場合には、非活性の各フィンガのゲート領域は、対応するスイッチが開のときには、ICの高い電源電圧に結合されることが理解されるべきである。   Switches 110-120 are shown as being in an open state in which each of gate regions 140B-140D is not coupled to a gate circuit or ground. In one embodiment, when a finger is deactivated, the gate of that finger can be coupled to the IC supply voltage. In this example, multi-finger device 105 is an N-type metal oxide semiconductor (NMOS) device so that when the corresponding switch is open, the gate region of each inactive finger is at ground, eg, the lowest or lowest IC. Can be coupled to a low supply voltage. If the multi-finger device 105 is shown as a P-type metal oxide semiconductor (PMOS) device, the gate region of each inactive finger is coupled to the high supply voltage of the IC when the corresponding switch is open. It should be understood.

時間の経過とともに、マルチフィンガデバイス105が劣化に悩まされるにつれて、1つ以上またはすべてのフィンガ2〜4が活性化され得る。マルチフィンガデバイス105において十分な量の劣化が生じたことの決定に応答して、フィンガ活性化回路125は、1つ以上またはすべてのマルチフィンガデバイス105を活性化し得る。たとえば、初期において、時刻T1では、フィンガ1のみがアクティブであり、ゲート領域140がゲート回路ノードに結合される。ICおよびデバイス105の動作の開始時、たとえば時刻T1においては、劣化は生じていない。   Over time, as multi-finger device 105 suffers from degradation, one or more or all fingers 2-4 may be activated. In response to determining that a sufficient amount of degradation has occurred in multi-finger device 105, finger activation circuit 125 may activate one or more or all multi-finger devices 105. For example, initially, at time T1, only finger 1 is active and gate region 140 is coupled to the gate circuit node. No deterioration has occurred at the start of the operation of the IC and device 105, for example, at time T1.

時刻T2において、フィンガ活性化回路125は、マルチフィンガデバイス105が劣化しているか、たとえば、第1の最小量の劣化となっているかを判定し得る。マルチフィンガデバイス105が第1の最小量の劣化となっているとの判定に応答して、フィンガ活性化回路125は、制御信号145を通して、スイッチ110を閉成するように指示する。時刻T2においてスイッチ110が閉成されると、ゲート領域140Bがゲート回路ノードに結合され、フィンガ2が活性化される。時刻T2において、スイッチ110はゲート領域140Bを接地から切り離すことも理解されるべきである。フィンガ1,2の双方がアクティブになることによって、マルチフィンガデバイス105の第1の最小量の劣化は克服され得る。たとえば、マルチフィンガデバイス105の劣化指標、たとえば、劣化測定値を決定するために用いられる任意の指標が、時刻T1において存在していたその指標についての基準レベルまたはその付近、たとえば劣化が生じる前に戻される。   At time T2, the finger activation circuit 125 may determine whether the multi-finger device 105 is degraded, for example, a first minimum amount of degradation. In response to determining that multi-finger device 105 has a first minimum amount of degradation, finger activation circuit 125 directs switch 110 to close through control signal 145. When switch 110 is closed at time T2, gate region 140B is coupled to the gate circuit node and finger 2 is activated. It should also be understood that at time T2, switch 110 disconnects gate region 140B from ground. By activating both fingers 1, 2, the first minimum amount of degradation of multi-finger device 105 can be overcome. For example, the degradation index of the multi-finger device 105, eg, any index used to determine degradation measurements, is at or near the reference level for that index that was present at time T1, eg, before degradation occurs. Returned.

時刻T3において、フィンガ活性化回路125は、マルチフィンガデバイス105がさらなる劣化、たとえば第2の最小量の劣化となっていることを判定し得る。マルチフィンガデバイス105が第2の最小量の劣化となっていることの判定に応答して、フィンガ活性化回路125は、制御信号145を通して、スイッチ115を閉成するように指示する。時刻T3においてスイッチ115が閉成されると、ゲート領域140Cがゲート回路ノードに結合され、フィンガ3が活性化される。たとえば、時刻T3において、スイッチ115は、さらにゲート領域140Cを接地から切り離す。フィンガ1~3がアクティブになると、時刻T2後にマルチフィンガデバイス105に生じた劣化、たとえば第2の最小量の劣化が克服され得る。再び、マルチフィンガデバイス105の劣化指標は、時刻T1において存在していたその指標についての基準レベルまたはその付近に戻され得る。   At time T3, the finger activation circuit 125 may determine that the multi-finger device 105 is further degraded, eg, a second minimum amount of degradation. In response to determining that multi-finger device 105 has a second minimum amount of degradation, finger activation circuit 125 directs switch 115 to close through control signal 145. When switch 115 is closed at time T3, gate region 140C is coupled to the gate circuit node, and finger 3 is activated. For example, at time T3, the switch 115 further disconnects the gate region 140C from the ground. When fingers 1-3 are activated, the degradation that occurred in multi-finger device 105 after time T2, for example, the second minimum amount of degradation, can be overcome. Again, the degradation index of multi-finger device 105 can be returned to or near the reference level for that index that was present at time T1.

時刻T4において、フィンガ活性化回路125は、マルチフィンガデバイス105が、またさらなる劣化、たとえば第3の最小量の劣化となっているかを判定し得る。マルチフィンガデバイス105が第3の最小量の劣化となっていることの判定に応答して、フィンガ活性化回路125は、制御信号145を通して、スイッチ120を閉成するように指示し得る。時刻T4においてスイッチ120が閉成すると、ゲート領域140Dがゲート回路ノードに結合され、フィンガ4が活性化される。たとえば、時刻T4において、スイッチ120は、さらにゲート領域140Dを接地から切り離す。フィンガ1~4がアクティブになると、時刻T3後にマルチフィンガデバイス105に生じた劣化、たとえば第3の最小量の劣化が克服され得る。   At time T4, the finger activation circuit 125 may determine whether the multi-finger device 105 is still further degraded, eg, a third minimum amount of degradation. In response to determining that multi-finger device 105 has a third minimum amount of degradation, finger activation circuit 125 may instruct switch 120 to close through control signal 145. When switch 120 is closed at time T4, gate region 140D is coupled to the gate circuit node and finger 4 is activated. For example, at time T4, the switch 120 further disconnects the gate region 140D from the ground. When fingers 1-4 become active, the degradation that occurred in multi-finger device 105 after time T3, eg, a third minimum amount of degradation, can be overcome.

一実施形態においては、第1、第2および第3の劣化の最小量は等しい。他の実施形態においては、第1、第2および第3の劣化の最小量の1つ以上または全ては、異なる量であり得る。たとえば、第1、第2および第3の劣化の最小量は、プロットまたはグラフ化された場合に、互いに対して線形であってもよいし非線形であってもよい。フィンガ活性化回路125は、マルチフィンガデバイス105の寿命の間のさまざまな時間点において、同じまたは異なる劣化量を検出するように構成され得る。   In one embodiment, the minimum amount of first, second and third degradation is equal. In other embodiments, one or more or all of the minimum amounts of first, second and third degradations can be different amounts. For example, the minimum amount of first, second, and third degradation may be linear or non-linear with respect to each other when plotted or graphed. Finger activation circuit 125 may be configured to detect the same or different amounts of degradation at various time points during the life of multi-finger device 105.

図2は、本明細書に開示される他の実施形態に従う、図1のシステムを説明する第2のブロック図である。図2は、時間の経過が測定されるとともに、マルチフィンガデバイスの非活性フィンガがいつ活性化されるべきかを決定するために用いられる実施形態を示す。明確化および例示の容易化のために、ソース回路ノード、ドレイン回路ノード、ならびに、マルチフィンガデバイス105をソース回路ノードおよびドレイン回路ノードに結合する配線は示されていない。そのため、図2には、マルチフィンガデバイス105、スイッチ110〜120,およびフィンガ活性化回路125が示される。フィンガ活性化回路125は、制御回路205と、カウンタ210とを含む。必要なあるいは可能な範囲において、本明細書を通して、同じアイテムには類似の番号が用いられる。   FIG. 2 is a second block diagram illustrating the system of FIG. 1 according to another embodiment disclosed herein. FIG. 2 shows an embodiment used to determine when the non-active fingers of a multi-finger device are to be activated as time is measured. For clarity and ease of illustration, the source circuit node, the drain circuit node, and the wiring that couples the multi-finger device 105 to the source circuit node and the drain circuit node are not shown. Thus, FIG. 2 shows multi-finger device 105, switches 110-120, and finger activation circuit 125. The finger activation circuit 125 includes a control circuit 205 and a counter 210. Where necessary or possible, similar numbers are used throughout the specification for the same items.

図2は、デバイスについての劣化データが事前に収集されるとともに、デバイスが動作し実行中である場合に、いつデバイスのフィンガを活性化するかを決定するために用いられる実施形態を示す。たとえば、デバイスの1つ以上の動作パラメータが、劣化指標として選択され、デバイスの寿命にわたって観察され得る。選択された劣化指標、たとえばデバイスの動作パラメータが、時間の経過とともに基準レベルから劣化または変化する手法は、劣化測定値として用いることができる。劣化測定値は、特定の劣化指標、たとえば動作パラメータ、または複数のそのような劣化指標を称する。一実施形態においては、劣化測定値は、1つ以上の劣化指標が、劣化測定値の決定において用いられた劣化指標の各々についての基準レベルと比較して変化した量を特定し得る。   FIG. 2 illustrates an embodiment that is used to determine when to activate device fingers when degradation data for the device is pre-collected and the device is operating and running. For example, one or more operating parameters of the device can be selected as a degradation indicator and observed over the lifetime of the device. A technique in which a selected degradation index, such as a device operating parameter, degrades or changes from a reference level over time can be used as a degradation measurement. A degradation measurement refers to a specific degradation index, eg, an operating parameter, or a plurality of such degradation indices. In one embodiment, the degradation measurement may identify an amount by which one or more degradation indicators have changed relative to a reference level for each of the degradation indicators used in determining the degradation measurement.

時間にわたって観察され得る劣化指標として用いることができるデバイスの動作パラメータの一例が、Idsatとして共通的に示されるドレイン飽和電流を含み得る。デバイスの劣化が、デバイスのIdsatの変化において測定されるものとして、デバイスの寿命にわたるIdsatの基準レベルと比較したIdsatの減少の形態で観測可能である。時間にわたって観測され得る劣化指標として用いることができるデバイスの動作パラメータの他の例は、Vtとして共通的に示されるしきい値電圧を含み得る。デバイスの劣化が、デバイスのVtの変化において測定されるものとして、デバイスの寿命にわたるVtの基準レベルと比較したVtの減少の形態で観測可能である。 An example of a device operating parameter that can be used as a degradation indicator that can be observed over time may include a drain saturation current commonly denoted as I dsat . Device degradation can be observed in the form of a decrease in I dsat compared to a reference level of I dsat over the lifetime of the device, as measured in changes in the device's I dsat . Other examples of device operating parameters that can be used as degradation indicators that can be observed over time may include a threshold voltage commonly denoted as V t . Deterioration of the device, as measured in a change in device V t, is observable reduction in the form of V t compared to the reference level V t across the life of the device.

このように、1つ以上の動作パラメータが、用いられる各動作パラメータについての選択された基準レベルと比較して、動作パラメータまたは動作パラメータの収集が時間とともに変化する量を判定することによって、デバイスの劣化測定値として用いられ、または定式化するために用いられる。基準レベルは、仕様要件、デバイスの寿命の開始たとえば劣化前における動作パラメータの初期値などであり得る。   Thus, one or more operating parameters are compared to a selected reference level for each operating parameter used to determine the amount that the operating parameter or collection of operating parameters changes over time, thereby allowing the device to Used as a degradation measurement or used to formulate. The reference level can be a specification requirement, the beginning of a device lifetime, for example, an initial value of an operating parameter before degradation, and the like.

収集された劣化データから、選択された量としてデバイスの劣化の時間量が判定され得る。たとえば、所定量から逸脱する選択された動作パラメータについての時間量、またはその動作パラメータについての基準レベルからのパーセンテージが判定される。デバイスが基準レベルから同じ量または同じパーセンテージだけ劣化する追加の期間も識別され得る。たとえば、デバイスが、基準レベルから10%,20%,30%などだけ劣化する時間が識別され得る。図2を再び参照して、カウンタ210が、いつ注目する期間が経過するかを判定するために用いられ、それによって、経過したと判定された時間量に関連する特定の量だけマルチフィンガデバイス105が劣化していることが予測される。   From the collected degradation data, the amount of device degradation time may be determined as a selected amount. For example, an amount of time for a selected operating parameter that deviates from a predetermined amount, or a percentage from a reference level for that operating parameter is determined. Additional periods in which the device degrades from the reference level by the same amount or the same percentage can also be identified. For example, the time when the device degrades by 10%, 20%, 30%, etc. from the reference level can be identified. Referring back to FIG. 2, the counter 210 is used to determine when the period of interest has elapsed, thereby allowing the multi-finger device 105 to be a specific amount related to the amount of time determined to have elapsed. Is expected to be degraded.

示されるように、カウンタ210は、既知の周波数を有する基準クロック信号215を受信し得る。カウンタ210は、クロックエッジ、クロックサイクルなどをカウントするように構成され得る。さらに、カウンタ210は、劣化しきい値として1つ以上の所定のカウントを記憶し得る。各劣化しきい値は、1つ以上の所与の劣化指標についての所定量だけ劣化するのにマルチフィンガデバイス105に必要とされる時間量を表わし得る。例示のために、マルチフィンガデバイス105が基準レベルから10%劣化するのに必要な時間量に対応する各カウントを考える。たとえば、劣化指標としてIdsatが用いられる場合、各カウントは、Idsatの基準レベルから10%だけ劣化するのに必要なマルチフィンガデバイス105のIdsatについての時間量を表わす。劣化指標としてVtが用いられる場合は、各カウントは、Vtの基準レベルから10%だけ劣化するのに必要なマルチフィンガデバイス105のVtについての時間量を表わす。 As shown, counter 210 may receive a reference clock signal 215 having a known frequency. Counter 210 may be configured to count clock edges, clock cycles, and the like. Further, the counter 210 may store one or more predetermined counts as degradation thresholds. Each degradation threshold may represent the amount of time required for multi-finger device 105 to degrade by a predetermined amount for one or more given degradation indicators. For purposes of illustration, consider each count corresponding to the amount of time required for the multi-finger device 105 to degrade 10% from a reference level. For example, if I dsat is used as the degradation index, each count represents the amount of time for I dsat of multi-finger device 105 required to degrade by 10% from the reference level I dsat. If V t is used as the deterioration index, each count represents the amount of time for the V t of the multi-finger device 105 required to degrade the reference level V t by 10%.

したがって、カウンタ210は、基準クロック信号215の選択されたエッジをカウントし得る。カウンタ210の値は、カウントと称される。カウンタ210は、そのカウントが、いつ各劣化しきい値に到達または超過するかを決定するとともに、制御回路205に信号を出力する。たとえば、カウンタ210は、カウンタを、劣化しきい値またはカウンタ210に記憶されたしきい値と比較するように構成された1つ以上の比較器を含み得る。カウントが劣化しきい値に到達したことをカウンタ210が判定するたびごとに、カウンタ210は制御回路205に信号を出力する。   Thus, the counter 210 can count selected edges of the reference clock signal 215. The value of the counter 210 is called a count. The counter 210 determines when the count reaches or exceeds each deterioration threshold and outputs a signal to the control circuit 205. For example, the counter 210 may include one or more comparators configured to compare the counter with a degradation threshold or a threshold stored in the counter 210. Each time the counter 210 determines that the count has reached the degradation threshold, the counter 210 outputs a signal to the control circuit 205.

各信号またはカウンタ210から受信した通知に応答して、制御回路205は、スイッチ110〜120の1つ以上を閉成し、それによって、フィンガ2〜4の1つ以上を活性化し得る。このような追加フィンガの活性化は、Idsatおよび/またはVtのような動作パラメータにおける劣化に対抗し、それによって、劣化発生前の各個別の動作パラメータの基準レベルに、またはその付近に、動作パラメータを戻す。 In response to each signal or notification received from counter 210, control circuit 205 may close one or more of switches 110-120, thereby activating one or more of fingers 2-4. Such additional finger activation counteracts degradation in operating parameters such as I dsat and / or V t , thereby at or near the reference level of each individual operating parameter prior to degradation. Returns operating parameters.

一実施形態においては、単一の劣化しきい値が記憶され得る。そのような場合においては、カウンタは、カウントが劣化しきい値に到達するたびごとにリセットされ得る。他の実施形態においては、複数の異なる劣化しきい値が記憶される。たとえば、第1、第2および第3の劣化しきい値が記憶され、その第1、第2および第3の劣化しきい値は異なる。たとえば、フィンガ2は、第1の劣化しきい値に到達した場合に活性化され得る。フィンガ3は、第2の劣化しきい値に到達した場合に活性化され得る。フィンガ4は、第3の劣化しきい値に到達した場合に活性化され得る。   In one embodiment, a single degradation threshold can be stored. In such cases, the counter may be reset each time the count reaches the degradation threshold. In other embodiments, a plurality of different degradation thresholds are stored. For example, first, second and third deterioration threshold values are stored, and the first, second and third deterioration threshold values are different. For example, finger 2 may be activated when a first degradation threshold is reached. The finger 3 can be activated when the second degradation threshold is reached. Finger 4 can be activated when the third degradation threshold is reached.

マルチフィンガデバイス105の第2のフィンガをいつ活性化させるかを判定するための時間を用いる場合、マルチフィンガデバイス105を含むICが動作する特定の環境、およびデバイス特定因子が、劣化速度に影響を与え得ることが理解されるべきである。その環境は、ストレッサとも称される1つ以上の因子によって特徴付けられ得る。一般的に、マルチフィンガデバイス105がアクティブ、たとえば少なくとも1つのフィンガがアクティブであり、それによって特定の環境のストレッサにさらされている時間量が、マルチフィンガデバイス105の寿命を判定するため、およびマルチフィンガデバイス105の1つ以上の動作パラメータの劣化速度を判定するために測定され得る。少なくともフィンガ1がアクティブである間、マルチフィンガデバイス105はアクティブであると考えられる。したがって、アクティブとするために、ゲート領域140Aがゲート回路ノードに結合され、電力がICとフィンガ1とに印加されるという点でICは動作可能である。   When using time to determine when to activate the second finger of multi-finger device 105, the specific environment in which the IC that includes multi-finger device 105 operates, and the device-specific factors affect the degradation rate. It should be understood that it can be given. The environment can be characterized by one or more factors, also called stressors. In general, the amount of time that the multi-finger device 105 is active, eg, at least one finger is active, thereby being exposed to a particular environmental stressor, determines the life of the multi-finger device 105 and It can be measured to determine the degradation rate of one or more operating parameters of finger device 105. Multi-finger device 105 is considered active at least while finger 1 is active. Thus, the IC is operable in that the gate region 140A is coupled to the gate circuit node and power is applied to the IC and finger 1 to be active.

ストレッサの例は、限定されないが、周囲温度、異なる動作状態においてマルチフィンガデバイス105によって費やされた時間、動作および/またはスイッチングの周波数などを含み得る。これらのストレッサの値は、環境を特徴付けるとともに、マルチフィンガデバイス105の劣化速度に影響を与える。たとえば、低い周囲温度を有する環境よりもより高い周囲温度を有する環境においてアクティブで動作する場合には、マルチフィンガデバイス105はより速く劣化する。マルチフィンガデバイス105が特定の動作状態、たとえば特定のバイアスを有する状態に維持される時間量は、劣化速度を増加または低下させ得る。マルチフィンガデバイス105が回路内における状態を切換える周波数、たとえば動作周波数は、劣化速度を増加または低下させ得る。マルチフィンガデバイス105の環境の一部ではあるが、マルチフィンガデバイス105が特定の状態に維持される時間量、および/または、マルチフィンガデバイスが状態を切換える周波数は、マルチフィンガデバイス105が配置される特定の回路およびアプリケーションに依存する。   Examples of stressors may include, but are not limited to, ambient temperature, time spent by the multi-finger device 105 in different operating conditions, operating and / or switching frequency, and the like. These stressor values characterize the environment and affect the degradation rate of the multi-finger device 105. For example, the multi-finger device 105 degrades faster when operating and operating in an environment having a higher ambient temperature than in an environment having a low ambient temperature. The amount of time that the multi-finger device 105 is maintained in a particular operating state, such as having a particular bias, can increase or decrease the degradation rate. The frequency at which multi-finger device 105 switches states in the circuit, such as the operating frequency, can increase or decrease the rate of degradation. Although part of the environment of the multi-finger device 105, the amount of time that the multi-finger device 105 is maintained in a particular state and / or the frequency at which the multi-finger device switches states is arranged by the multi-finger device 105 Depends on specific circuit and application.

デバイスの劣化速度を変化させ得るデバイス特定因子は、限定されないが、デバイスを製造するために用いられるプロセス技術、したがって、デバイスのサイズ(たとえばゲート長さ)、ならびに、デバイスおよび/又はICの電源電圧を含み得る。   Device specific factors that can change the degradation rate of the device include, but are not limited to, the process technology used to manufacture the device, and thus the size of the device (eg, gate length), and the power supply voltage of the device and / or IC Can be included.

したがって、一実施形態においては、マルチフィンガデバイス105を含むICが既知でありかつ概算またはモデル化することができる特定の環境の場合、たとえば劣化しきい値のようなさまざまな期間がそこから決定される劣化データは、マルチフィンガデバイス105あるいは、マルチフィンガデバイス105に実質的に類似または同一のテストデバイスを、その環境を特徴付ける同じまたは実質的に類似したストレッサにさらすことによって、取得することができる。このようにして、さまざまな劣化しきい値をより正確に決定するために用いられるデータは、そのフィールドで動作したときの、マルチフィンガデバイス105の「実世界」使用を反映し、かつ追跡する。   Thus, in one embodiment, for a particular environment where an IC including multi-finger device 105 is known and can be approximated or modeled, various time periods, such as degradation thresholds, are determined therefrom. Degradation data may be obtained by exposing the multi-finger device 105 or a test device substantially similar or identical to the multi-finger device 105 to the same or substantially similar stressor characterizing its environment. In this way, the data used to more accurately determine the various degradation thresholds reflects and tracks the “real world” usage of the multi-finger device 105 when operating in that field.

図3は、本明細書に開示された他の実施形態に従う図1のシステムを説明する第3のブロック図である。図3は、マルチフィンガデバイス105がフィールドで使用される間に、劣化測定値を決定するために用いられるマルチフィンガデバイス105の実際の劣化指標が測定される実施形態を示す。図2を参照して述べたように、例示の明確化および容易化のために、ソース回路ノード、ドレイン回路ノード、およびマルチフィンガデバイス105をソースおよびドレイン回路ノードに結合する配線は示されていない。図3は、マルチフィンガデバイス105、スイッチ110〜120、およびフィンガ活性化回路125を示す。   FIG. 3 is a third block diagram illustrating the system of FIG. 1 according to another embodiment disclosed herein. FIG. 3 illustrates an embodiment in which the actual degradation indicator of the multi-finger device 105 used to determine degradation measurements is measured while the multi-finger device 105 is used in the field. As described with reference to FIG. 2, for clarity and ease of illustration, source circuit nodes, drain circuit nodes, and wiring that couples multi-finger device 105 to source and drain circuit nodes are not shown. . FIG. 3 shows multi-finger device 105, switches 110-120, and finger activation circuit 125.

フィンガ活性化回路125は、制御回路205および測定回路305を含む。任意のさまざまな異なる測定回路またはシステムが、本明細書で議論される劣化指標のリアルタイム測定値(readings)またはサンプルを取得するために用いられ得る。使用することができる測定回路の一例が、ケアナ(Keane)らによる「PMOSしきい値電圧劣化測定用オンチップNBTIセンサ(An On-Chip NBTI Sensor for Measuring PMOS Threshold Voltage Degradation)」、超大規模集積(Very Large Scale Integration:VLSI)システムについてのIEEE会議、2008年、において検討されている。しかしながら、フィールド内において、マルチフィンガデバイス105と同じIC上またはIC内でIdsatおよび/またはVtについてのリアルタイム測定値を取得するために公知の他のタイプの測定回路を用いることができるので、与えられる例は限定を意図したものではない。 Finger activation circuit 125 includes a control circuit 205 and a measurement circuit 305. Any of a variety of different measurement circuits or systems can be used to obtain real time readings or samples of the degradation indicators discussed herein. An example of a measurement circuit that can be used is Keane et al. “An On-Chip NBTI Sensor for Measuring PMOS Threshold Voltage Degradation”, Very Large Scale Integration (VLSI) system under review at IEEE conference, 2008. However, other types of measurement circuits known in the field can be used to obtain real time measurements for I dsat and / or V t on the same IC or in the IC as the multi-finger device 105, so The examples given are not intended to be limiting.

図3は、マルチフィンガデバイス105の動作パラメータのリアルタイム測定がされ、基準レベルと比較されることを除いて、本明細書に記載されているように実質的に動作する実施形態を示す。たとえば、測定回路305は、Idsat,Vt,またはIdsatおよびVtの双方を測定するように構成され得る。測定回路305は、1つ以上の劣化しきい値を記憶するように構成され、各劣化しきい値は、劣化指標のうちの1つのレベルを特定する。したがって、図2においては劣化しきい値は時間を規定しているが、図3においては劣化しきい値はIdsat,Vt,またはその双方を規定している。 FIG. 3 illustrates an embodiment that operates substantially as described herein, except that real-time measurements of operating parameters of the multi-finger device 105 are made and compared to a reference level. For example, the measurement circuit 305 may be configured to measure I dsat , V t , or both I dsat and V t . The measurement circuit 305 is configured to store one or more degradation thresholds, each degradation threshold specifying a level of one of the degradation indicators. Therefore, while the degradation threshold value defines time in FIG. 2, the degradation threshold value defines I dsat , V t , or both in FIG.

したがって、測定回路305は、劣化指標のうちの1つのリアルタイム測定値を、その測定された劣化しきい値に対応する記憶された劣化しきい値と比較するように構成され得る。測定回路305は、さらに、劣化指標がいつ劣化しきい値に到達するかを判定し得る。たとえば、測定回路305は、劣化指標の測定値を、対応する劣化指標と比較するように構成された1つ以上の比較器を含み得る。   Accordingly, the measurement circuit 305 may be configured to compare a real-time measurement value of one of the deterioration indicators with a stored deterioration threshold value corresponding to the measured deterioration threshold value. The measurement circuit 305 can further determine when the degradation index reaches the degradation threshold. For example, the measurement circuit 305 may include one or more comparators configured to compare the measured value of the degradation index with a corresponding degradation index.

測定回路305が、劣化しきい値が交差したこと、たとえば、選択された動作パラメータが基準レベルから最小量だけ劣化したということが見出されたことを判定した時間毎に、測定回路305は制御回路205に信号または指令を与える。測定回路305からのその信号または通知に応答して、制御回路205はスイッチ110〜120のうちの1つ以上を閉成し、それによって、フィンガ2〜4のうちの1つ以上を活性化する。フィンガ2〜4のうちの1つ以上の活性化の結果として、劣化した動作パラメータは、基準レベルまであるいはその付近に引き戻され得る。   Each time the measurement circuit 305 determines that the degradation threshold has been crossed, for example, that the selected operating parameter has been found to have degraded by a minimum amount from the reference level, the measurement circuit 305 controls. A signal or command is given to the circuit 205. In response to that signal or notification from the measurement circuit 305, the control circuit 205 closes one or more of the switches 110-120, thereby activating one or more of the fingers 2-4. . As a result of activation of one or more of the fingers 2-4, degraded operating parameters can be pulled back to or near a reference level.

図3に示された実施形態は、マルチフィンガデバイス105が動作する特定の動作環境の事前知識を必要とすることなく、IdsatおよびVtに関連する劣化を抑制することができる。この点において、図3の実施形態は、図2に示される実施形態よりも動的であるとみなされ得る。なぜなら、リアルタイムでの動作特定の測定によって、フィンガ活性化回路125を、変化する、未知の、または予想外の環境条件に適合させることができるからである。 The embodiment shown in FIG. 3 can suppress degradation associated with I dsat and V t without requiring prior knowledge of the specific operating environment in which the multi-finger device 105 operates. In this regard, the embodiment of FIG. 3 can be considered more dynamic than the embodiment shown in FIG. This is because the real-time behavior specific measurement allows the finger activation circuit 125 to adapt to changing, unknown or unexpected environmental conditions.

図1〜図3を参照して記述されるように構成されたマルチフィンガデバイスに用いられるフィンガの数は4つに限定されないことが理解されるべきである。場合によっては、より少ないまたはより多くのフィンガを伴うマルチフィンガデバイスが、より少ないまたはより多くのスイッチとの組合せで用いられてもよい。さらに、マルチフィンガデバイス105は、図1〜図3においては、実質的に等価な長さのフィンガを有するように示されているが、そうである必要はない。たとえば、二次フィンガ、たとえば初期にアクティブでないフィンガの各々サイズは、互いに、および一次フィンガのサイズと異なっていてもよい。一次フィンガのサイズは、マルチフィンガデバイス105が動作すべき特定の回路を参照して、マルチフィンガデバイスについての設計要件に基づいて決定され得る。デバイスの二次フィンガのサイズは、選択された期間にわたって抑制されるべき劣化量に関連付けられ得る。   It should be understood that the number of fingers used in a multi-finger device configured as described with reference to FIGS. 1-3 is not limited to four. In some cases, multi-finger devices with fewer or more fingers may be used in combination with fewer or more switches. Further, although multi-finger device 105 is shown in FIGS. 1-3 as having fingers of substantially equivalent length, this need not be the case. For example, the size of secondary fingers, eg, initially inactive fingers, may be different from each other and the size of the primary fingers. The size of the primary finger can be determined based on design requirements for the multi-finger device with reference to the particular circuit in which the multi-finger device 105 is to operate. The size of the secondary finger of the device can be related to the amount of degradation to be suppressed over a selected period of time.

たとえば、基準レベルから10%だけデバイスが劣化するたびに、1つ以上の二次フィンガが活性化されて10%の劣化を抑制する場合、特定数「N」の二次フィンガを活性化することが、たとえばIdsatまたはVtのような劣化指標を基準レベルまで引き戻すように、二次フィンガがサイジングされる。ここで、Nは1以上の整数である。理解されるように、Nは、1、2、3、4またはより多くのフィンガであるように選択され得る。 For example, each time a device degrades by 10% from a reference level, if one or more secondary fingers are activated to suppress 10% degradation, activate a specific number “N” of secondary fingers. However, the secondary fingers are sized so that a degradation index such as I dsat or V t is pulled back to the reference level. Here, N is an integer of 1 or more. As will be appreciated, N may be selected to be 1, 2, 3, 4 or more fingers.

さらに、マルチフィンガデバイスは、1つ以上の、たとえば2、3またはより多くの、一次フィンガを有してもよい。10個の一次フィンガを有し、マルチフィンガデバイスのトータルIdsatがおよそ100ユニットであるように、各一次フィンガが10ユニットのIdsatに関与しているマルチフィンガデバイスを考える。この例においては、100ユニットのIdsatは、劣化が全く生じていない基準レベルに対応する。2年間の動作後、マルチフィンガデバイスは、基準レベルから30%の劣化に対応する70ユニットのIdsatだけを提供するように劣化し得る。5年間の動作後、マルチフィンガデバイスは、基準レベルから50%の劣化に対応する50ユニットのIdsatだけを提供するようにさらに劣化し得る。10年間の動作後、マルチフィンガデバイスは、基準レベルから70%の劣化に対応する30ユニットのIdsatだけを提供するようにさらに劣化し得る。 Furthermore, the multi-finger device may have one or more primary fingers, for example 2, 3 or more. Consider a multi-finger device with 10 primary fingers and each primary finger participating in 10 units of I dsat so that the total I dsat of the multi-finger device is approximately 100 units. In this example, 100 units of I dsat corresponds to a reference level where no degradation has occurred. After two years of operation, the multi-finger device may degrade to provide only 70 units of I dsat , corresponding to 30% degradation from the reference level. After five years of operation, the multi-finger device can be further degraded to provide only 50 units of I dsat , corresponding to 50% degradation from the reference level. After 10 years of operation, the multi-finger device can be further degraded to provide only 30 units of I dsat , corresponding to 70% degradation from the reference level.

一次フィンガの各々と実質的に同じサイズを有する7つの二次フィンガを追加することによって、デバイスの7つの二次フィンガは、10年間の劣化に対抗するように、時間とともに活性化され得る。たとえば、この例における劣化測定値であるIdsatは、劣化しきい値に対応する10ユニットの減少を判定するたびごとに、二次フィンガを活性化して、Idsatを基準レベルに復帰させ、たとえば10ユニットだけIdsatを増大させる。これが、7つの二次フィンガの各々が活性化されるまで継続され、それによって、マルチフィンガデバイスにおける10年間の劣化に対抗する。 By adding seven secondary fingers having substantially the same size as each of the primary fingers, the seven secondary fingers of the device can be activated over time to combat 10 years of degradation. For example, the degradation measurement I dsat in this example activates the secondary finger and returns I dsat to the reference level each time it determines a 10 unit decrease corresponding to the degradation threshold, Increase I dsat by 10 units. This continues until each of the seven secondary fingers is activated, thereby countering 10 years of degradation in multi-finger devices.

図1〜図3を参照して説明されるシステムは、マルチフィンガデバイスの基準レベルからの第1の劣化量に応じて、1つ以上の二次フィンガを追加するように構成され得る。システムは、引き続いて、第1の劣化量とは異なるマルチフィンガデバイスの劣化からの第2の劣化量に応じて1つ以上の二次フィンガを追加し得る。追加される二次フィンガは、対抗すべき劣化量、および二次フィンガのサイズに基づいて異なり得る。   The system described with reference to FIGS. 1-3 may be configured to add one or more secondary fingers depending on a first amount of degradation from a reference level of the multi-finger device. The system may subsequently add one or more secondary fingers in response to a second amount of degradation from a multi-finger device degradation that is different from the first amount of degradation. The added secondary fingers can vary based on the amount of degradation to counter and the size of the secondary fingers.

他の実施形態においては、各劣化しきい値への到達に応答して活性化されるフィンガの数は変化し得る。たとえば、第1の劣化しきい値のような劣化しきい値に到達したことに応答して、第1の数の二次フィンガが活性化され得る。他の劣化しきい値、たとえば第2の劣化しきい値に到達したことに応答して、第1の数とは異なる第2の数の二次フィンガが活性化され得る。   In other embodiments, the number of fingers activated in response to reaching each degradation threshold may vary. For example, in response to reaching a degradation threshold, such as the first degradation threshold, a first number of secondary fingers may be activated. In response to reaching another degradation threshold, eg, a second degradation threshold, a second number of secondary fingers different from the first number may be activated.

図4は、本明細書に開示される他の実施形態に従うマルチフィンガデバイスのキャリブレーションを説明する第1のグラフ400である。より特定的には、図4は、デバイスのIdsatが時間とともにどのように劣化し得るかを示す。点線は、本明細書に開示されるような特定のストレッサにデバイスがさらされた際に、Idsatが時間とともにどのように減少するかを示している。キャリブレーションが適用されない場合には、デバイスが最終的に機能しなくなるまで、Idsatは時間とともに低下し続ける。 FIG. 4 is a first graph 400 illustrating the calibration of a multi-finger device according to another embodiment disclosed herein. More specifically, FIG. 4 shows how a device's I dsat can degrade over time. The dotted line shows how I dsat decreases over time when the device is exposed to a particular stressor as disclosed herein. If no calibration is applied, I dsat continues to decline over time until the device eventually fails .

時刻T1において、マルチフィンガデバイスの一次フィンガはアクティブである。キャリブレーションのために用いられる二次フィンガはアクティブでない。時刻T1にて、Idsatのレベルは基準レベルである。時間がたつにつれ、デバイスにおけるIdsatのレベルは低下し、劣化を示す。時刻T2において、実際の測定あるいは経過時間に基づいた推定により、Idsatのレベルが劣化しきい値に到達する。それに応じて、時刻T2において、1つ以上の二次フィンガが活性化され、それによって、マルチフィンガデバイスにおけるIdsatのレベルが、基準レベルに戻される。時刻T2の後、マルチフィンガデバイスは低下を続けるIdsatとともに、劣化し続ける。時刻T3において、劣化しきい値に再び到達し、追加の二次フィンガが活性化されて、Idsatを基準レベルまで増加させる。 At time T1, the primary finger of the multi-finger device is active. The secondary finger used for calibration is not active. At time T1, the level of I dsat is a reference level. Over time, the level of I dsat in the device decreases, indicating degradation. At time T2, the level of I dsat reaches the deterioration threshold value by actual measurement or estimation based on elapsed time. Accordingly, at time T2, one or more secondary fingers are activated, thereby returning the level of I dsat in the multi-finger device to a reference level. After time T2, the multi-finger device continues to degrade with I dsat continually decreasing. At time T3, the degradation threshold is reached again, and additional secondary fingers are activated to increase I dsat to the reference level.

いくつかの場合においては、Idsatは実質的に線形の態様で劣化し得る。たとえば、マルチフィンガデバイスが回路内においていつもアクティブでないとか、定常的な態様においてアクティブでないというような、さまざまな要因によって、Idsatは非線形な態様で劣化し得る。この点において、x軸(時間)、y軸(Idsat)またはその双方が非線形であり得る。たとえば、x軸、y軸またはその双方は、対数スケールで特定され得る。 In some cases, I dsat can degrade in a substantially linear fashion. For example, I dsat can degrade in a non-linear manner due to various factors such as the multi-finger device is not always active in the circuit or is not active in a stationary manner. In this regard, the x-axis (time), the y-axis (I dsat ), or both can be non-linear. For example, the x-axis, y-axis, or both can be specified on a logarithmic scale.

図5は、本明細書に開示される他の実施形態に従うマルチフィンガデバイスのキャリブレーションを説明する第2のグラフ500である。より特定的には、図5は、デバイスにおけるVtが時間とともにどのように劣化するかを示す。点線は、本明細書に開示されるような特定のストレッサにデバイスがさらされた際に、Vtが時間とともにどのように減少するかを示している。キャリブレーションが適用されない場合には、デバイスが最終的に機能しなくなるまで、Vtは時間とともに低下し続ける。 FIG. 5 is a second graph 500 illustrating calibration of a multi-finger device according to another embodiment disclosed herein. More specifically, Figure 5 illustrates how V t in the device is degraded how over time. The dotted line shows how V t decreases with time when the device is exposed to a particular stressor as disclosed herein. If the calibration is not applied, the device until no finally function, V t continues to decrease with time.

時刻T1において、マルチフィンガデバイスの一次フィンガはアクティブである。キャリブレーションのために用いられる二次フィンガはアクティブでない。時刻T1にて、Vtのレベルは基準レベルである。時間がたつにつれ、デバイスにおけるVtのレベルは低下し、劣化を示す。時刻T2において、実際の測定あるいは経過時間に基づいた推定により、Vtのレベルが劣化しきい値に到達する。それに応じて、時刻T2において、1つ以上の二次フィンガが活性化され、それによって、マルチフィンガデバイスにおけるVtのレベルが、基準レベルに戻される。時刻T2の後、マルチフィンガデバイスは低下を続けるVtとともに、劣化し続ける。時刻T3において、劣化しきい値に再び到達し、追加の二次フィンガが活性化されて、Vtを基準レベルまで増加させる。 At time T1, the primary finger of the multi-finger device is active. The secondary finger used for calibration is not active. At time T1, the level of V t is the reference level. Over time, the level of V t in the device decreases, indicating a deterioration. At time T2, the estimation based on actual measurement or the elapsed time, the level of V t reaches the deterioration threshold. In response, at time T2, one or more secondary fingers are activated, thereby returning the level of V t in the multi-finger device to a reference level. After time T2, the multi-finger device continues to degrade with V t continuing to decline. At time T3, again reaches the deterioration threshold, and additional secondary finger is activated to increase the V t to the reference level.

図4に関して述べたように、いくつかの場合においては、Vtは実質的に線形の態様で劣化し得る。本明細書にすでに記載したような他の場合においては、Vtは非線形態様で劣化し得る。この点において、x軸(時間)、y軸(Vt)またはその双方が非線形であり得る。たとえば、x軸、y軸またはその双方は、対数スケールで特定され得る。 As discussed with respect to FIG. 4, in some cases, V t may degrade in a substantially linear fashion. In other cases as already described herein, V t may be degraded by nonlinear manner. In this regard, the x-axis (time), the y-axis (V t ), or both can be non-linear. For example, the x-axis, y-axis, or both can be specified on a logarithmic scale.

図6は、本明細書に開示される他の実施形態に従うIC内のデバイスについてのキャリブレーションデータを収集するための方法600を説明する第1のフローチャートである。方法600は、データ処理システムに結合されたICテストシステムを用いて実現され得る。ICテストシステムは本技術分野において公知であり、たとえばコンピュータシステムのような、テスト中にICから取得されるデータの収集、記憶,操作を行なうことができるデータ処理システムと通信可能にリンクされ得る。   FIG. 6 is a first flowchart illustrating a method 600 for collecting calibration data for a device in an IC according to another embodiment disclosed herein. Method 600 may be implemented using an IC test system coupled to a data processing system. IC test systems are well known in the art and can be communicatively linked to a data processing system that can collect, store, and manipulate data acquired from the IC during testing, such as a computer system.

データ処理システムの一例は、システムバスを介してメモリ素子に結合された少なくとも1つのプロセッサを含み得る。データ処理システムは、メモリ素子内にプログラムコードを記憶することができ、それによって、プロセッサはシステムバスを介してメモリ素子からアクセスされるプログラムコードを実行することができる。メモリ素子は、たとえば、ローカルメモリおよび1つ以上の大容量記憶装置のような、1つ以上の物理メモリ装置を含み得る。ローカルメモリは、プログラムコードの実際の実行の間に一般的に用いられる、ランダムアクセスメモリまたは他の非持続型のメモリ装置を称する。大容量記憶装置は、ハードドライブまたは他の持続型データ記憶装置として実現され得る。データ処理システムは、実行中に、プログラムコードが大容量記憶装置から呼び出される回数を低減するために、少なくともいくつかのプログラムコードの一時的な記憶を提供する、1つ以上のキャッシュメモリも含み得る。   An example data processing system may include at least one processor coupled to a memory element via a system bus. The data processing system can store program code in a memory element, whereby a processor can execute program code that is accessed from the memory element via a system bus. A memory element may include one or more physical memory devices, such as, for example, local memory and one or more mass storage devices. Local memory refers to random access memory or other non-persistent memory devices that are commonly used during the actual execution of program code. Mass storage may be implemented as a hard drive or other persistent data storage. The data processing system may also include one or more cache memories that provide temporary storage of at least some program code to reduce the number of times program code is called from mass storage during execution. .

キーボード、ディスプレイ、ポインティングデバイスのような入出力(I/O)装置が、任意的に、データ処理システムに結合され得る。I/O装置は、データ処理システムに直接的に結合されてもよいし、中間I/Oコントローラを介して結合されてもよい。ネットワークアダプタもデータ処理システムに結合されて、システムが、中間的な個人ネットワークまはた公共ネットワークを通して、他のシステム、コンピュータシステム、リモートプリンタ、および/またはリモート記憶装置に結合することができるようにする。モデム、ケーブルモデム、イーサネット(登録商標)カードは、データ処理システムとともに使用され得る、異なるタイプのネットワークアダプタの例である。   Input / output (I / O) devices such as a keyboard, display, and pointing device may optionally be coupled to the data processing system. The I / O device may be coupled directly to the data processing system or may be coupled via an intermediate I / O controller. A network adapter is also coupled to the data processing system so that the system can be coupled to other systems, computer systems, remote printers, and / or remote storage devices through an intermediate personal network or public network. To do. Modems, cable modems, and Ethernet cards are examples of different types of network adapters that can be used with a data processing system.

ステップ605において、たとえばマルチフィンガデバイスのようなIC内のデバイスは、公知のストレッサを有する選択された環境にさらされ得る。上述のように、その環境は、ICやテストシステムをとりまく周囲温度、テスト中においてデバイスがその一部であるICにおいて動作している特定の回路設計、特定の状態においてデバイスによって費やされる時間、動作頻度、および/またはテスト中におけるデバイスの切換えなどのようなストレッサによって特徴付けられる。さらに、デバイスおよび要素のサイズまたはデバイスの異なる領域のサイズ、デバイスおよび/またはICを実現するために用いられる特定のプロセス技術などのようなICおよびデバイスの特徴、たとえば特定因子(specific factor)が公知である。上記のような情報が記憶され、および/または、取得および/または収集された劣化データに関連付けられ得る。   In step 605, a device in the IC, such as a multi-finger device, may be exposed to a selected environment having a known stressor. As described above, the environment includes the ambient temperature surrounding the IC or test system, the specific circuit design that is operating on the IC that the device is part of during testing, the time spent by the device in a specific state, and the operation Characterized by a stressor such as frequency and / or switching of devices during testing. In addition, IC and device characteristics, such as specific factors, such as device and element sizes or sizes of different regions of the device, specific process technology used to implement the device and / or IC, etc. are known. It is. Information such as described above may be stored and / or associated with acquired and / or collected degradation data.

ステップ610において、劣化指標が、時間の経過とともに測定され得る。たとえば、ICは、テスト中においてデバイスに結合される1つ以上の測定回路を含み得る。測定回路は、テスト中のデバイスおよびICがその環境において動作しているときに、時間にわたるテスト中のIdsat、Vt、またはIdsatおよびVtの双方を測定し得る。測定回路は、ICの1つ以上のピンを介して、データ処理システムに、劣化指標の測定値を出力するように構成され得る。 In step 610, a degradation indicator may be measured over time. For example, an IC may include one or more measurement circuits that are coupled to the device during testing. The measurement circuit may measure I dsat , V t , or both I dsat and V t over time, while the device and IC under test are operating in that environment. The measurement circuit may be configured to output degradation indicator measurements to the data processing system via one or more pins of the IC.

他の例においては、外部測定機器が、証明またはそうでなければICと結合するために用いられ、時間にわたって劣化指標を測定して、その測定値をデータ処理システムに提供し得る。ICの内部クロックから決定されて劣化指標の測定値とともに出力されるタイムスタンプ情報、あるいは、データ処理システムに提供されるIC外部の他のソースによるタイムスタンプ情報が、劣化指標の測定値に関連付けられ得ることが理解されるべきである。   In other examples, external measurement equipment may be used to verify or otherwise couple with the IC, measure the degradation indicator over time, and provide the measurement to the data processing system. Time stamp information determined from the internal clock of the IC and output together with the measurement value of the deterioration index, or time stamp information provided by another source outside the IC provided to the data processing system is associated with the measurement value of the deterioration index. It should be understood that you get.

ステップ615において、劣化データセットが記憶され得る。劣化指標が、記憶のためにデータ処理システムに提供され得る。たとえば、レコードが生成されるとともに、データ処理システム内に記憶され、各レコードは、Vtおよび/またはIdsatを、その値がいつ測定されたかを特定するタイムスタンプとともに含む。劣化データセットは、選択された期間に広がる複数のそのようなレコードを含み得る。上記のように、劣化データセットは、テストのために用いられる環境、および装置特定パラメータに関連付けられ得る。 In step 615, the degraded data set may be stored. A degradation indicator may be provided to the data processing system for storage. For example, records are generated and stored in the data processing system, each record including V t and / or I dsat , along with a time stamp that identifies when the value was measured. The degraded data set may include a plurality of such records that span a selected time period. As described above, the degradation data set may be associated with the environment used for testing and device specific parameters.

ステップ620にて、劣化しきい値が、劣化データセットから決定され得る。ステップ625にて、各劣化しきい値に関連付けられたタイムスタンプが識別され得る。ステップ630にて、データ処理システムは、タイムスタンプを、本明細書において記載されるように、テストの開始時間に基づいてフィンガ活性化回路内の時間を測定するために用いられるべき基準クロックの既知の周波数に基づいたカウントに変換し得る。   At step 620, a degradation threshold can be determined from the degradation data set. At step 625, a time stamp associated with each degradation threshold may be identified. At step 630, the data processing system knows the time stamp and the reference clock to be used to measure the time in the finger activation circuit based on the start time of the test, as described herein. To a count based on the frequency of

図3および図4を参照して議論したように、デバイスが劣化する時間量は、IdsatまたはVtのいずれか観点において、非線形の特徴であり得る。したがって、時間量すなわち劣化しきい値として機能するカウントは、線形の目盛上には関連付けられないかもしれない。 As discussed with reference to FIGS. 3 and 4, the amount of time that the device degrades can be a non-linear feature in either I dsat or V t perspective. Thus, a count that serves as an amount of time, or degradation threshold, may not be associated on a linear scale.

ステップ635において、各劣化しきい値についてのカウントが、データ処理システム内に記憶され、フィールドに送出されるべきICのフィンガ活性化回路内で使用される。   In step 635, the count for each degradation threshold is stored in the data processing system and used in the finger activation circuit of the IC to be sent to the field.

方法600は、二次フィンガが時間とともに活性化されるときに劣化指標が観測されて、より正確な劣化しきい値を決定するマルチフィンガデバイスについても実行することができることが理解されるべきである。   It should be understood that the method 600 can also be performed for multi-finger devices where a degradation indicator is observed when a secondary finger is activated over time to determine a more accurate degradation threshold. .

図7は、本明細書に開示される他の実施形態に従う、マルチフィンガデバイスをキャリブレーションする方法700を説明する第2のフローチャートである。方法700は、本明細書の図1〜図6を参照して説明されたようなシステムによって実行され得る。したがって、方法700は、ステップ705で始まり、マルチフィンガデバイスがIC内で動作を開始する。マルチフィンガデバイスは、アクティブである所定の数のフィンガ、たとえば一次フィンガを伴う動作を開始し得る。二次フィンガは、上述のように、初期には非活性化されており、時間にわたってマルチフィンガデバイスの劣化を克服するために利用可能なマルチフィンガデバイスのフィンガである。   FIG. 7 is a second flowchart illustrating a method 700 for calibrating a multi-finger device according to another embodiment disclosed herein. The method 700 may be performed by a system as described with reference to FIGS. 1-6 herein. Thus, the method 700 begins at step 705 where the multi-finger device begins operating in the IC. A multi-finger device may initiate operation with a predetermined number of active fingers, eg, primary fingers. A secondary finger is a finger of a multi-finger device that, as described above, is initially deactivated and can be used to overcome multi-finger device degradation over time.

ステップ710において、フィンガ活性化回路は、1つ以上の劣化指標、たとえば劣化測定値を判定し、かつ監視し得る。劣化指標として時間が用いられる実施形態においては、フィンガ活性化回路は、基準クロックの選択されたエッジをカウントするように構成されたカウンタのカウントを判定し、かつ監視し得る。劣化指標としてVtおよび/またはIdsatのような量のリアルタイム測定値が用いられる実施形態においては、動作中にマルチフィンガデバイスから取得されたそれらの量の測定値が判定され、かつ監視され得る。 In step 710, the finger activation circuit may determine and monitor one or more degradation indicators, eg, degradation measurements. In embodiments where time is used as a degradation indicator, the finger activation circuit may determine and monitor the count of a counter configured to count selected edges of the reference clock. In embodiments where real-time measurements of quantities such as V t and / or I dsat are used as degradation indicators, those quantity measurements obtained from the multi-finger device during operation can be determined and monitored. .

ステップ715においては、フィンガ活性化回路は、劣化指標または劣化測定値が劣化しきい値を満たすか否かを判定し得る。たとえば、劣化しきい値を満たすことは、劣化しきい値として特定されるしきい値カウントと等しいまたはそれを超過するカウントを含み得る。劣化しきい値を満たすことは、Idsatの基準レベルよりも大きいいくつかの所定量のIdsatのレベルと等しいかまたはより大きいIdsatのような劣化指標を含み得る。劣化しきい値を満たすことは、Vtの基準レベルよりも小さいいくつかの所定量のVtのレベルと等しいかまたはより小さいVtのような劣化指標をさらに含み得る。 In step 715, the finger activation circuit may determine whether the degradation indicator or degradation measurement value satisfies a degradation threshold. For example, meeting the degradation threshold may include a count that is equal to or exceeds the threshold count identified as the degradation threshold. Satisfying the degradation threshold may include degradation indicators such as I dsat that are equal to or greater than some predetermined amount of I dsat level that is greater than the reference level of I dsat . Satisfy the degradation threshold may further include a deterioration index as a level equal to or less than V t of V t small number of predetermined amount than the reference level V t.

フィンガ活性化回路において劣化指標が劣化しきい値を満たすと判定されたことに応答して、方法700は、ステップ720に処理を進める。フィンガ活性化回路において劣化指標が劣化しきい値を満たしていないと判定されたことに応答して、方法700は、ステップ710にループバックし、劣化指標のうちの1つ以上の判定および監視を継続する。   In response to determining that the degradation index satisfies the degradation threshold in the finger activation circuit, method 700 proceeds to step 720. In response to determining that the degradation indicator does not meet the degradation threshold in the finger activation circuit, the method 700 loops back to step 710 to determine and monitor one or more of the degradation indicators. continue.

ステップ720を続けて、フィンガ活性化回路は、マルチフィンガデバイスの「N」個の二次フィンガを活性化し得る。上述にように、Nは、マルチフィンガデバイスの二次フィンガが設計される態様、および克服されるべき劣化量に応じた、1以上の整数値を表わす。さらに、活性化される二次フィンガは、マルチフィンガデバイスがIC内で動作を開始した際には、最初は非活性化されていたものである。   Continuing with step 720, the finger activation circuit may activate the “N” secondary fingers of the multi-finger device. As described above, N represents an integer value of 1 or more depending on the manner in which the secondary fingers of the multi-finger device are designed and the amount of degradation to be overcome. Further, the secondary fingers that are activated are those that were initially deactivated when the multi-finger device began operating in the IC.

本明細書に開示された1つ以上の実施形態は、選択された時間のスパンにわたって、マルチフィンガデバイスが継続的にキャリブレーションされることを可能にする。初期に非活性化されていた追加のフィンガが時間とともに選択的に活性化されて、マルチフィンガデバイスの寿命にわたって発生する劣化を補償する。キャリブレーションによって、マルチフィンガデバイスを、過剰設計およびマルチフィンガデバイスの意図された目的に適さないものとは対照的な特定の許容値に厳密に適合するように設計することができる。   One or more embodiments disclosed herein allow a multi-finger device to be continuously calibrated over a selected span of time. Additional fingers that were initially deactivated are selectively activated over time to compensate for degradation that occurs over the life of the multi-finger device. Calibration allows the multi-finger device to be designed to closely match certain tolerances as opposed to those that are not suitable for overdesign and the intended purpose of the multi-finger device.

図中のフローチャートは、本明細書中に開示される1つ以上の実施形態に従うシステム、方法、およびコンピュータプログラム製品の可能性のある実行例のアーキテクチャ、機能、および動作を説明する。この点において、フローチャートにおける各ブロックは、モジュール、セグメント、またはコードの部分を表わし、それらは特定の論理機能を実現する実行可能なプログラムコードの1つ以上の部分を含む。   The flowcharts in the figures illustrate the architecture, functionality, and operation of possible implementations of systems, methods and computer program products according to one or more embodiments disclosed herein. In this regard, each block in the flowchart represents a module, segment, or portion of code that includes one or more portions of executable program code that implement a particular logic function.

いくつかの代替的な実施形態においては、ブロック内に記述された機能は、図中に記載された順序以外で生じ得ることに注意すべきである。たとえば、連続して示される2つのブロックは、包含される機能に応じて、実際には、実質的に同時に実行されてもよいし、あるいは、そのブロックは時には逆の順序で実行されてもよい。フローチャート図の各ブロック、およびフローチャート図におけるブロックの組合せは、特定の機能または作用を実行する特殊目的のハードウェアベースのシステムによって実現されてもよいし、特殊目的のハードウェアと実行可能な指令との組合せによって実現されてもよい。   It should be noted that in some alternative embodiments, the functions described in the blocks may occur out of the order described in the figures. For example, two blocks shown in succession may actually be executed substantially simultaneously, depending on the function involved, or the blocks may sometimes be executed in reverse order. . Each block in the flowchart illustration, and combinations of blocks in the flowchart illustration, may be implemented by a special purpose hardware-based system that performs a specific function or action, or special purpose hardware and executable instructions; It may be realized by a combination of

1つ以上の実施形態は、ハードウェアにおいて実現されてもよいし、ハードウェアとソフトウェアとの組合せにおいて実現されてもよい。1つ以上の実施形態は、1つのシステム内に集中化された態様で実現されてもよいし、異なる要素がいくつかの相互接続されたシステムに広がっている分散された態様で実現されてもよい。ここで開示された方法の少なくとも一部を実行するように適合された、任意の種類のデータ処理システムまたは他の装置が適している。   One or more embodiments may be implemented in hardware or a combination of hardware and software. One or more embodiments may be implemented in a centralized manner within one system, or may be implemented in a distributed manner in which different elements are spread over several interconnected systems. Good. Any type of data processing system or other apparatus adapted to perform at least a portion of the methods disclosed herein is suitable.

1つ以上の実施形態は、コンピュータプログラム製品のようにデバイス内に内蔵されてもよく、それは本明細書に開示された方法の実行を可能とする全ての特徴を含む。デバイスは、たとえば、持続性のコンピュータ使用可能媒体またはコンピュータ読取可能媒体のような、プログラムコードを記憶するデータ記憶媒体を含み、プログラムコードは、メモリおよびプロセッサを有するシステム内にローディングされかつ実行されると、本明細書に開示された機能の少なくとも一部をシステムに実行させる。データ記憶装置の例は、限定されないが、光媒体、磁気媒体、光磁気媒体、ランダムアクセスメモリのようなコンピュータメモリ、たとえばハードディスクのような大容量記憶装置などを含み得る。   One or more embodiments may be embedded within a device, such as a computer program product, which includes all features that enable execution of the methods disclosed herein. The device includes a data storage medium that stores program code, such as a persistent computer-usable medium or computer-readable medium, which is loaded and executed in a system having a memory and a processor. And causing the system to perform at least some of the functions disclosed herein. Examples of data storage devices may include, but are not limited to, optical media, magnetic media, magneto-optical media, computer memory such as random access memory, mass storage devices such as hard disks, and the like.

「コンピュータプログラム」、「ソフトウェア」、「アプリケーション」、「コンピュータ使用可能プログラムコード」、「プログラムコード」、「実行可能コード」の用語、ならびに、それらの変形および/または組合せは、この文中においては、情報処理能力を有するシステムに、直接的に、あるいは、以下のa)他の言語、コード、または表記への変換、b)異なる材料形態における複製、のいずれかまたは双方の後に、特定の機能を実行させるように意図された一組の指令の、任意の言語、コード、または表記での任意の表現を意味する。たとえば、プログラムコードは、限定されないが、サブルーチン、関数、手順、オブジェクト方法、オブジェクト実行、実行可能なアプリケーション、アプレット、サーブレット、ソースコード、オブジェクトコード、共有ライブラリ/動的ローディングライブラリ、および/または、コンピュータシステムでの実行用に設計された他の一連の指令を含み得る。   The terms “computer program”, “software”, “application”, “computer-usable program code”, “program code”, “executable code”, and variations and / or combinations thereof, are used herein. A specific function can be directly applied to a system having information processing capability, or after one or both of the following: a) conversion to another language, code, or notation, and b) reproduction in different material forms Means any representation in any language, code, or notation of a set of instructions intended to be executed. For example, program code includes, but is not limited to, subroutines, functions, procedures, object methods, object execution, executable applications, applets, servlets, source code, object code, shared / dynamic loading libraries, and / or computers. It may include other series of commands designed for execution on the system.

本明細書で用いられる用語「a」および「an」は、1つ以上として定義される。本明細書で用いられる用語「複数(plurality)」は、2つ以上として定義される。本明細書で用いられる用語「他の(another)」は、少なくとも第2のまたはより多いものとして定義される。本明細書で用いられる用語「含む」および/または「有する」は、備える、すなわちオープンランゲージとして定義される。本明細書で用いられる用語「結合された(coupled)」は、別段の指示がない限り、他の中間要素を伴わずに直接的に、または1つ以上の中間要素を伴って間接的に接続されるものとして定義される。2つの要素は、機械的、電気的に結合されてもよいし、あるいは、通信チャネル、経路、ネットワークまたはシステムを介して通信的にリンクされてもよい。   As used herein, the terms “a” and “an” are defined as one or more. As used herein, the term “plurality” is defined as two or more. As used herein, the term “another” is defined as at least a second or more. The terms “including” and / or “having” as used herein are defined as comprising, ie, open language. As used herein, the term “coupled” means directly connected without other intermediate elements, or indirectly with one or more intermediate elements, unless otherwise indicated. Is defined as The two elements may be mechanically, electrically coupled or may be communicatively linked via a communication channel, path, network or system.

本明細書に開示される1つ以上の実施形態は、その精神または本質的特性から逸脱することなく、他の形態に内蔵されてもよい。したがって、1つ以上の実施形態の範囲を示すものとして、上述の明細書よりも、以下の特許請求の範囲が参照されるべきである。
One or more embodiments disclosed herein may be incorporated in other forms without departing from the spirit or essential characteristics thereof. Accordingly, reference should be made to the following claims, rather than the foregoing specification, as indicating the scope of the one or more embodiments.

Claims (15)

集積回路内における実現のためのマルチフィンガデバイスであって、
アクティブのままであるように構成された第1のフィンガと、
前記第1のフィンガがアクティブであるのと同時に最初は非活性化されている第2のフィンガと、
前記マルチフィンガデバイスについての劣化測定値が劣化しきい値を満たすことの決定に応答して、前記マルチフィンガデバイスの前記第2のフィンガを選択的に活性化するように構成されたフィンガ活性化回路とを含む、マルチフィンガデバイス。
A multi-finger device for realization in an integrated circuit,
A first finger configured to remain active;
A second finger that is initially deactivated at the same time as the first finger is active;
A finger activation circuit configured to selectively activate the second finger of the multi-finger device in response to determining that a degradation measurement for the multi-finger device satisfies a degradation threshold Including multi-finger devices.
前記第2のフィンガに結合されたスイッチをさらに備え、
前記スイッチは、前記第2のフィンガのゲートを、前記第1のフィンガのゲートにも結合されるデータ信号に選択的に結合する、請求項1に記載のマルチフィンガデバイス。
A switch coupled to the second finger;
The multi-finger device of claim 1, wherein the switch selectively couples the gate of the second finger to a data signal that is also coupled to the gate of the first finger.
前記フィンガ活性化回路は、前記劣化しきい値を検出したことに応答して、前記スイッチに制御信号を提供するように構成された制御回路を含む、請求項2に記載のマルチフィンガデバイス。   The multi-finger device of claim 2, wherein the finger activation circuit includes a control circuit configured to provide a control signal to the switch in response to detecting the degradation threshold. 前記フィンガ活性化回路は、前記マルチフィンガデバイスの前記第1のフィンガがアクティブである時間量を判定することによって、前記劣化しきい値を検出するように構成されたモニタ回路をさらに含む、請求項1〜3のいずれか1項に記載のマルチフィンガデバイス。   The finger activation circuit further comprises a monitor circuit configured to detect the degradation threshold by determining an amount of time that the first finger of the multi-finger device is active. The multi-finger device according to any one of 1 to 3. 前記モニタ回路は、前記マルチフィンガデバイスの前記第1のフィンガがアクティブであるクロックサイクル数のカウントを前記劣化しきい値と比較し、前記カウントが前記劣化しきい値以上であることに応答して、前記第2のフィンガを活性化するように前記制御回路に指示するように構成される、請求項4に記載のマルチフィンガデバイス。   The monitor circuit compares a count of the number of clock cycles in which the first finger of the multi-finger device is active to the degradation threshold and is responsive to the count being greater than or equal to the degradation threshold. The multi-finger device of claim 4, wherein the multi-finger device is configured to instruct the control circuit to activate the second finger. 前記フィンガ活性化回路は、そのフィールドにおける前記マルチフィンガデバイスの動作パラメータを測定することによって前記劣化しきい値を検出し、前記動作パラメータを前記劣化しきい値と比較し、前記動作パラメータが前記劣化しきい値を満たすと決定したことに応答して、前記第2のフィンガを活性化するように前記制御回路に指示するように構成されたモニタ回路をさらに含む、請求項3に記載のマルチフィンガデバイス。   The finger activation circuit detects the degradation threshold by measuring an operational parameter of the multi-finger device in the field, compares the operational parameter with the degradation threshold, and the operational parameter is the degradation The multi-finger of claim 3, further comprising a monitor circuit configured to instruct the control circuit to activate the second finger in response to determining that a threshold is met. device. 前記動作パラメータは、前記マルチフィンガデバイスのしきい値電圧であり、
前記劣化しきい値は、前記しきい値電圧の基準レベルよりも大きいしきい値電圧のレベルを規定する、請求項6に記載のマルチフィンガデバイス。
The operating parameter is a threshold voltage of the multi-finger device;
The multi-finger device according to claim 6, wherein the deterioration threshold value defines a threshold voltage level that is greater than a reference level of the threshold voltage.
前記動作パラメータは、前記マルチフィンガデバイスのドレイン飽和電流であり、
前記劣化しきい値は、前記ドレイン飽和電流の基準レベルよりも小さいドレイン飽和電流のレベルを規定する、請求項6に記載のマルチフィンガデバイス。
The operating parameter is a drain saturation current of the multi-finger device;
The multi-finger device according to claim 6, wherein the deterioration threshold value defines a drain saturation current level smaller than a reference level of the drain saturation current.
前記第2のフィンガのゲートは、アクティブでない場合には、前記集積回路の電源電位に結合される、請求項1〜8のいずれか1項に記載のマルチフィンガデバイス。   9. The multi-finger device according to claim 1, wherein the gate of the second finger is coupled to the power supply potential of the integrated circuit when not active. 集積回路(IC)内のマルチフィンガデバイスの性能をキャリブレーションする方法であって、
前記IC内の前記マルチフィンガデバイスについての劣化測定値を決定するステップと、
前記劣化測定値を劣化しきい値と比較するステップと、
前記劣化測定値が前記劣化しきい値を満たすことの決定に応答して、前記マルチフィンガデバイスのフィンガを活性化するステップとを備える、方法。
A method for calibrating the performance of a multi-finger device in an integrated circuit (IC) comprising:
Determining degradation measurements for the multi-finger device in the IC;
Comparing the degradation measurement with a degradation threshold;
Activating a finger of the multi-finger device in response to determining that the degradation measurement satisfies the degradation threshold.
前記マルチフィンガデバイスがアクティブである時間量を含むように前記劣化測定値を選択するステップと、
所定の時間量であるように前記劣化しきい値を選択するステップとをさらに備える、請求項10に記載の方法。
Selecting the degradation measurement to include an amount of time that the multi-finger device is active;
The method of claim 10, further comprising selecting the degradation threshold to be a predetermined amount of time.
前記集積回路内に実現されるカウンタにおいてカウントされたクロックサイクル数に従って、前記マルチフィンガデバイスがアクティブである前記時間量を決定するステップをさらに備え、
前記クロックサイクル数は、前記劣化しきい値の前記所定の時間量を表わすクロックサイクル数しきい値と比較される、請求項11に記載の方法。
Determining the amount of time that the multi-finger device is active according to the number of clock cycles counted in a counter implemented in the integrated circuit;
The method of claim 11, wherein the clock cycle number is compared to a clock cycle number threshold that represents the predetermined amount of time of the degradation threshold.
前記マルチフィンガデバイスのしきい値電圧を含むように前記劣化測定値を選択するステップと、
前記しきい値電圧の基準レベルよりも大きい前記マルチフィンガデバイスのしきい値電圧レベルであるように、前記劣化測定値を選択するステップとをさらに備える、請求項10に記載に方法。
Selecting the degradation measurement to include a threshold voltage of the multi-finger device;
11. The method of claim 10, further comprising selecting the degradation measurement to be a threshold voltage level of the multi-finger device that is greater than a reference level of the threshold voltage.
前記マルチフィンガデバイスのドレイン飽和電流を含むように前記劣化測定値を選択するステップと、
前記ドレイン飽和電流の基準レベルよりも小さい前記マルチフィンガデバイスのドレイン飽和電流のレベルを含むように前記劣化測定値を選択するステップとをさらに備える、請求項10に記載の方法。
Selecting the degradation measurement to include the drain saturation current of the multi-finger device;
11. The method of claim 10, further comprising selecting the degradation measurement to include a drain saturation current level of the multi-finger device that is less than a reference level of the drain saturation current.
前記マルチフィンガデバイスは、前記マルチフィンガデバイスの任意の追加的なフィンガの活性化の前にアクティブである一次フィンガを備える、請求項10〜14のいずれか1項に記載の方法。   15. The method of any one of claims 10-14, wherein the multi-finger device comprises a primary finger that is active prior to activation of any additional fingers of the multi-finger device.
JP2013557738A 2011-03-07 2012-02-21 Calibration of device performance in integrated circuits. Active JP5938423B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/042,122 US8653844B2 (en) 2011-03-07 2011-03-07 Calibrating device performance within an integrated circuit
US13/042,122 2011-03-07
PCT/US2012/025976 WO2012121880A1 (en) 2011-03-07 2012-02-21 Calibrating device performance within an integrated circuit

Publications (2)

Publication Number Publication Date
JP2014509786A true JP2014509786A (en) 2014-04-21
JP5938423B2 JP5938423B2 (en) 2016-06-22

Family

ID=45879014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557738A Active JP5938423B2 (en) 2011-03-07 2012-02-21 Calibration of device performance in integrated circuits.

Country Status (6)

Country Link
US (1) US8653844B2 (en)
EP (1) EP2684214B1 (en)
JP (1) JP5938423B2 (en)
KR (1) KR101997937B1 (en)
CN (1) CN103503129B (en)
WO (1) WO2012121880A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
US10191108B2 (en) 2015-11-19 2019-01-29 Globalfoundries Inc. On-chip sensor for monitoring active circuits on integrated circuit (IC) chips
US11131706B2 (en) * 2015-12-08 2021-09-28 International Business Machines Corporation Degradation monitoring of semiconductor chips
US10942880B2 (en) * 2018-12-29 2021-03-09 Intel Corporation Aging tolerant system design using silicon resource utilization

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127128A (en) * 1997-07-08 1999-01-29 Hitachi Ltd Semiconductor integrated circuit device
JP2000049583A (en) * 1998-07-27 2000-02-18 Hitachi Ltd Output circuit
JP2003078018A (en) * 2001-08-31 2003-03-14 Sony Corp Semiconductor device
JP2005167779A (en) * 2003-12-04 2005-06-23 Toshiba Corp Semiconductor device
JP2006332131A (en) * 2005-05-23 2006-12-07 Toshiba Corp Semiconductor integrated circuit and control method thereof
JP2007121288A (en) * 2005-10-28 2007-05-17 Internatl Business Mach Corp <Ibm> Electronic circuit device, calibration apparatus manufacturing method, and inverting circuit calibration method

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (en) 1975-09-08 1977-03-10 Ncr Co ELECTRICALLY TUNABLE MNOS CAPACITY.
DE2548563A1 (en) 1975-10-30 1977-05-05 Licentia Gmbh Capacitor for integrated semiconductor circuits - formed by metal pattern on insulation covering silicon substrate
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (en) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrated circuit
JPH0682783B2 (en) 1985-03-29 1994-10-19 三菱電機株式会社 Capacity and manufacturing method thereof
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (en) 1986-09-12 1988-03-30 Nec Corp Semiconductor integrated circuit
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (en) 1989-04-10 1990-11-02 Hitachi Ltd Semiconductor integrated circuit device
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (en) 1990-04-26 1996-03-27 株式会社村田製作所 Multilayer capacitor
JP2504606B2 (en) 1990-05-18 1996-06-05 株式会社東芝 Semiconductor memory device and manufacturing method thereof
JP2590618B2 (en) 1990-05-31 1997-03-12 松下電器産業株式会社 Image display device
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (en) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ Semiconductor device
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
DE10145462B4 (en) 2001-09-14 2006-01-26 Infineon Technologies Ag Circuit arrangement for reducing a degradation of a field effect transistor
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4014432B2 (en) 2002-03-28 2007-11-28 ユーディナデバイス株式会社 Interdigital capacitor and method for adjusting capacitance thereof
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217565A1 (en) 2002-04-19 2003-11-13 Infineon Technologies Ag Semiconductor component with an integrated grid-shaped capacitance structure
DE10217567A1 (en) 2002-04-19 2003-11-13 Infineon Technologies Ag Semiconductor component with an integrated capacitance structure and method for its production
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (en) 2002-10-22 2004-05-13 Infineon Technologies Ag Electronic component with integrated passive electronic component and method for its production
DE10303738B4 (en) 2003-01-30 2007-12-27 Infineon Technologies Ag Storage capacitor and memory cell array
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US6972463B2 (en) 2003-10-20 2005-12-06 United Microelectronics Corp. Multi-finger transistor
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7205854B2 (en) * 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US7282937B2 (en) * 2003-12-31 2007-10-16 Intel Corporation On-chip frequency degradation compensation
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (en) 2004-05-07 2006-09-29 St Microelectronics Sa INTEGRATED CIRCUIT CAPACITIVE STRUCTURE
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (en) 2004-10-26 2009-10-14 Necエレクトロニクス株式会社 Semiconductor device
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (en) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 Pad part of semiconductor device
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
CN101461060B (en) 2006-06-02 2010-09-29 肯奈特公司 Improved metal-insulator-metal capacitors and capacitor array
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7838919B2 (en) 2007-03-29 2010-11-23 Panasonic Corporation Capacitor structure
US7564264B1 (en) 2007-05-14 2009-07-21 Xilinx, Inc. Preventing transistor damage
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof
KR101595486B1 (en) * 2010-01-27 2016-02-18 삼성전자주식회사 Semiconductor device and method for fabricating the same
US7944732B2 (en) 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7956438B2 (en) 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7994609B2 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8362589B2 (en) 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8207592B2 (en) 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US8255858B2 (en) 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127128A (en) * 1997-07-08 1999-01-29 Hitachi Ltd Semiconductor integrated circuit device
JP2000049583A (en) * 1998-07-27 2000-02-18 Hitachi Ltd Output circuit
JP2003078018A (en) * 2001-08-31 2003-03-14 Sony Corp Semiconductor device
JP2005167779A (en) * 2003-12-04 2005-06-23 Toshiba Corp Semiconductor device
JP2006332131A (en) * 2005-05-23 2006-12-07 Toshiba Corp Semiconductor integrated circuit and control method thereof
JP2007121288A (en) * 2005-10-28 2007-05-17 Internatl Business Mach Corp <Ibm> Electronic circuit device, calibration apparatus manufacturing method, and inverting circuit calibration method

Also Published As

Publication number Publication date
KR101997937B1 (en) 2019-07-08
JP5938423B2 (en) 2016-06-22
WO2012121880A1 (en) 2012-09-13
US8653844B2 (en) 2014-02-18
KR20140018912A (en) 2014-02-13
EP2684214B1 (en) 2016-04-20
EP2684214A1 (en) 2014-01-15
CN103503129B (en) 2016-02-24
US20120229203A1 (en) 2012-09-13
CN103503129A (en) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5938423B2 (en) Calibration of device performance in integrated circuits.
TWI796494B (en) Efficient integrated circuit simulation and testing
US8255850B2 (en) Fabricating IC with NBTI path delay within timing constraints
KR20100059667A (en) In-situ design method and system for improved memory yield
KR20230029991A (en) Integrated Circuit Margin Measurements for Structural Testing
Wang et al. Silicon odometers: Compact in situ aging sensors for robust system design
US9459314B1 (en) Circuit and method for real-time monitoring of process, temperature, and voltage variations
Karimi et al. A low area overhead NBTI/PBTI sensor for SRAM memories
Agbo et al. Quantification of sense amplifier offset voltage degradation due to zero-and run-time variability
US20120266123A1 (en) Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
US8225257B2 (en) Reducing path delay sensitivity to temperature variation in timing-critical paths
US20230341460A1 (en) Integrated circuit workload, temperature, and/or sub-threshold leakage sensor
TW201439804A (en) Aging-based leakage energy reduction method and system
US9830413B2 (en) System and method for estimating performance, power, area and cost (PPAC)
Baranowski et al. Synthesis of workload monitors for on-line stress prediction
US7630845B2 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
US10216879B1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model
Landman et al. Degradation Monitoring––from a Vision to Reality
Glosekotter et al. Device degradation and resilient computing
Sato et al. Statistical observations of NBTI-induced threshold voltage shifts on small channel-area devices
US20230084259A1 (en) Control of Computer System Operation Using Sensor Data
Huang et al. Analog/RF Circuit Aging Prediction based on On-Chip Machine Learning
WO2023084529A1 (en) Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
Chen et al. Monitoring gate and interconnect delay variations by using ring oscillators
Zandrahimi et al. Cost Effective Adaptive Voltage Scaling Using Path Delay Fault Testing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160516

R150 Certificate of patent or registration of utility model

Ref document number: 5938423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250