JP2014241351A

JP2014241351A - 凹凸部をもつ光半導体装置およびその製造方法

Info

Publication number: JP2014241351A
Application number: JP2013123498A
Authority: JP
Inventors: 高明天田; Takaaki Amada; 岩元　伸行; Nobuyuki Iwamoto; 伸行岩元; 誉貴岩井; Yoshitaka Iwai
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2013-06-12
Filing date: 2013-06-12
Publication date: 2014-12-25

Abstract

【課題】受光素子へ入射する光の反射を低減することが可能で、表面保護テープの糊残りを抑制できる光半導体装置及びその製造方法を提供する。
【解決手段】光半導体装置は、基板と、基板上に配置された半導体で構成される受光素子と、基板上に配置された金属を含む材料で構成される第１電極とを備え、受光素子上の絶縁膜上に第１の凹凸部が設けられ、第１電極上に第２の凹凸部が設けられている。そのため、受光素子へ入射する光の反射を低減することが可能で、表面保護テープの糊残りを抑制できる。
【選択図】図２

Description

本技術は、光半導体装置およびその製造方法に関する。

光半導体装置には、光信号を電気信号に変換するための受光素子（フォトダイオードなど）と、電気信号を演算するための論理回路（トランジスタなど）を同一の半導体基板上に集積した受光集積回路がある。受光集積回路は光ディスク用の光ピックアップ装置や、各種の光センサ装置として用いられている。

光半導体装置は、ウェハ表面に受光素子などを形成した後、ウェハ裏面を研削するバックグラインド工程と、個々のチップに分割するダイシング工程と、チップと支持基板とを張り合わせるダイボンディング工程と、ウェハ電極と支持基板とを接続するワイヤボンディング工程と、樹脂成型工程などを順次経て完成となる。

近年、光半導体装置で用いる光波長の短波長化に伴い、受光素子に入射する光の反射を低減することが強く望まれている。反射率を低減する方法として、屈折率が異なる材質の界面に、入射する光の波長よりもピッチが短く、且つ、深さが浅い凹凸部を形成する方法が知られている。以下、その原理を具体的に説明する。

光の反射は、屈折率の急激な変化により発生する。ただし、入射する光の波長よりも短い距離において連続的に屈折率が変化する場合には、界面での反射を抑制することができる。入射する光の波長よりもピッチが短く、且つ、深さが浅い凹凸部を形成することで、入射する光の波長よりも短い距離において連続的に屈折率を変化させることができるため、反射を抑制することができる。

特許文献１に、受光素子上の絶縁膜表面にリソグラフィー技術を用いて凹凸部を形成する方法が開示されている。基板上に受光素子が形成された光半導体装置において、受光素子上の絶縁膜上にレジストを塗布形成し、専用マスクを用いてレジストをパターニングした後、レジストパターンをマスクとして絶縁膜をエッチングすることで、受光素子上の絶縁膜に凹凸部が形成される。

特開２００６−２２９０９８号公報

しかしながら、特許文献１に示される先行技術においては、凹凸部を形成した箇所は、バックグラインド工程等でウェハ表面を保護するための表面保護テープの接着強度が向上することが知られている（アンカー効果という）。そのため、受光素子上の絶縁膜上にのみ凹凸部を形成する場合は、チップ面内での表面保護テープの接着強度の均一性が低下してしまうため、表面保護テープの糊残りが発生するという問題があった。

本技術は、上記従来の問題を解決するもので、受光素子へ入射する光の反射を低減することが可能で、表面保護テープの糊残りを抑制できる光半導体装置およびその製造方法を提供することを目的とする。

上記従来の課題を鑑み、本技術の一態様に係る光半導体装置は、基板と、基板上に配置された半導体で構成される受光素子と、基板上に配置された金属を含む材料で構成される第１電極とを備え、受光素子上の絶縁膜上に第１の凹凸部が設けられ、第１電極上に第２の凹凸部が設けられている。

また、本技術の一態様に係る光半導体装置の製造方法は、半導体で構成される受光素子を基板上に配置する工程と、金属を含む材料で構成される第１電極を基板上に配置する工程と、受光素子上および第１電極上に絶縁膜を配置する工程と、絶縁膜表面上にレジストパターンを配置する工程と、受光素子上の絶縁膜の一部をエッチング除去し、第１電極上の絶縁膜を、第１電極表面が露出するまでエッチング除去し、第１電極表面が露出した後は、第１電極表面の一部をエッチング除去することにより、第１電極表面の一部のエッチング除去に用いられるエッチングガスと金属との化学反応により発生する化合物からなる微粒子を絶縁膜及び第１電極表面上に堆積させる工程と、微粒子をマスクとして、受光素子上の絶縁膜及び第１電極および微粒子をエッチングすることにより、受光素子上の絶縁膜の表面に第１の凹凸部を設け、第１電極の表面に第２の凹凸部を設ける工程とを備える。

本技術によれば、受光素子へ入射する光の反射を低減することが可能で、表面保護テープの糊残りを抑制できる光半導体装置およびその製造方法を提供できる。

実施形態に係る光半導体装置を示す平面概略図実施形態に係る光半導体装置のＡ−Ａ´断面図実施形態に係る光半導体装置の製造過程を示す断面図実施形態に係る光半導体装置の製造過程を示す断面図実施形態に係る光半導体装置の製造過程を示す断面図実施形態に係る光半導体装置の製造過程を示す断面図実施形態に係る光半導体装置の製造過程を示す断面図実施形態に係る光半導体装置の製造過程を示す断面図

以下、本技術の実施形態に係る光半導体装置およびその製造方法を、図面を参照しながら説明する。本技術は、以下の実施形態に限定されない。実質的に同一の構成に対しては同一の符号を付し、説明を省略することがある。

１−１．凹凸部をもつ光半導体装置の構成
実施形態に係る光半導体装置について説明する。図１は、光半導体装置の平面図である。

半導体チップ１００には、光を受光するための受光素子２００、Ａｕワイヤ等をボンディングする電極３６、トランジスタなどの論理回路（図示は省略）が配置されている。図１に示すように、光半導体装置の多くは、受光素子２００が半導体チップ１００の中央付近に配置され、電極３６は半導体チップ１００の周辺に配置される。

電極３６は配線と接続されるため、電気抵抗が比較的低い材料が好ましい。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）等のいずれかを含む材料であれば良い。また、Ｃｏ、Ｎｉ、Ｔｉ、Ｃｕ等のシリサイド化合物であってもよい。また、シリコン（Ｓｉ）を含有するＡｌ−Ｓｉ、Ｃｕを含有するＡｌ−Ｃｕなどでもよい。本実施形態では、一例として電極３６がＡｌによって構成される場合について説明する。なお、電極３６は受光素子２００の動作に用いられるものであってもよい。

図２は、図１のＡ−Ａ´断面を矢印の方向に見た場合の断面図である。図２に示すように、Ｐ型シリコンよりなる半導体基板８上に、Ｐ型半導体層１０がエピタキシャル成長により形成され、Ｐ型半導体層１０上にはＮ型半導体層１２がエピタキシャル成長により形成されている。なお、基板はサファイア基板等の半導体基板以外でも構わない。

アノード領域となるアノード電極３２の下方では、Ｎ型半導体層１２の表面からＰ型半導体層１０に至るＰ型不純物領域１４が形成されている。また、カソード領域となる箇所のＮ型半導体層１２の表面にはＮ型不純物領域１６が形成されている。

Ｐ型不純物領域１４は、アノード領域の抵抗を低減し、さらに、アノード領域とカソード領域とを電気的に分離する。Ｎ型不純物領域１６はカソード領域の抵抗を低減するなどの作用がある。また、アノード領域とカソード領域とは素子分離領域１８により分離されている。素子分離領域１８は、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄｅｏｆＳｉｌｉｃｏｎ）やＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）であればよい。

Ｎ型半導体層１２上および素子分離領域１８上には、第１のシリコン酸化膜２０が配置される。第１のシリコン酸化膜２０は、配線と基板との分離や配線間同士を分離するために配置される。

第１のシリコン酸化膜２０に設けられたコンタクトホールを介して、アノード電極３２およびカソード電極３４が配置されている。また、第１のシリコン酸化膜２０上の一部には、電極３６が形成されている。

第１のシリコン酸化膜２０上、アノード電極３２上、カソード電極３４上、電極３６上には第２のシリコン酸化膜２２が配置される。第２のシリコン酸化膜２２上には、シリコン窒化膜３０が配置されている。第２のシリコン酸化膜２２やシリコン窒化膜３０は、半導体チップ１００の表面を保護するためのパシベーション膜等として機能する。

受光素子２００の光が入射する領域である受光面開口領域２１０および電極３６のワイヤボンディング領域である電極開口領域３１０では、シリコン窒化膜３０が全て開口され、第２のシリコン酸化膜２２は、一部もしくは全てが開口されて形成されている。

本実施形態では、電極３６及び受光面開口領域２１０は、例えば、平面視において約１００μｍの正方形状に形成されている。つまり、図２のＡ−Ａ´断面において、電極３６の幅、及び受光面開口領域２１０の幅はそれぞれ、約１００μｍである。

本明細書において、「上」、「上方」とは、半導体基板８から第１のシリコン酸化膜２０への方向を意味する。そして、「下」、「下方」とは、第１のシリコン酸化膜２０から半導体基板８への方向を意味する。

受光面開口領域２１０の第１のシリコン酸化膜２０又は第２のシリコン酸化膜２２及び電極開口領域３１０の電極３６表面には、それぞれシリコン酸化膜からなる凹凸部４０およびＡｌからなる凹凸部４２が形成されている。つまり、凹凸部４０は第１のシリコン酸化膜２０及び第２のシリコン酸化膜２２の両方又はいずれかの一部であり、凹凸部４２は電極３６の一部である。

なお、凹凸部４２は必ずしも電極３６の表面に形成されている必要はない。つまり、電極３６上に、例えば、前述したＡｌ、Ｃｕ等を含む材料から構成される金属膜を別途形成し、該金属膜の一部を凹凸部にしてもよい。

凹凸部４０および凹凸部４２はそれぞれ、半導体基板８の表面に平行な方向の平均ピッチ及び半導体基板８の表面に垂直な方向の凹部の平均深さが、受光素子２００が受光する光の波長以下である。ここで、「光の波長」とは、可視光線の波長である。また、紫外光の波長から赤外光の波長までを含んでもよい。従って、光半導体装置に受光させたい光の波長に対応して凹凸部を形成すればよい。

なお、「ピッチ」とは、隣接する凹部の底同士の距離で定義される。そして、平均ピッチとは、全ての凹部間のピッチの平均値である。また、凹部の「深さ」とは、凹部を形成する凸部のうち、凹部の底から最も高い箇所から、凹部の底までの距離で定義される。そして、平均深さとは、全ての凹部の深さの平均値のことである。

凹凸部４０は、第２のシリコン酸化膜２２及び第１のシリコン酸化膜２０の境界を含むように形成してもよいし、第２のシリコン酸化膜２２のみに形成してもよい。また、受光面開口領域２１０において、第２のシリコン酸化膜２２を全て除去して、第１のシリコン酸化膜２０にのみ凹凸部４０を形成してもよい。

凹凸部４０の平均ピッチは１００ｎｍ以上、３００ｎｍ以下であり、凹部の平均深さは１００ｎｍ以上、３００ｎｍ以下であることが好ましい。凹凸部４２の平均ピッチは、凹凸部４０の平均ピッチと同程度であることが好ましい。また、凹凸部４２の凹部の平均深さは、後述するチップ画像認識に影響を及ぼさない程度であればよく、１０ｎｍ以上、５０ｎｍ以下であるが好ましい。なお、これらの数値範囲は、製造上の誤差（±１０％の範囲）を含んでも構わない。

本実施形態では、例示として、凹凸部４０は、平均ピッチ２５０ｎｍ、平均深さ２５０ｎｍであり、凹凸部４２は、平均ピッチ２５０ｎｍ、平均深さ２５ｎｍとする。

受光面開口領域２１０へ光が入射すると、Ｎ型半導体層１２やＰ型半導体層１０の空乏領域において電子−正孔対が発生する。電子はカソード電極３４へ、正孔はアノード電極３２へ移動し、光電流が流れる。受光面開口領域２１０へ入射する光は、凹凸部４０により、第１のシリコン酸化膜２０表面又は第２のシリコン酸化膜２２表面での反射が抑制されるため、Ｎ型半導体層１２やＰ型半導体層１０へ入射する光量が多くなる。そのため、受光感度が向上し、光電流が増加するという効果が得られる。

（表面保護テープの糊残り、剥がれ防止）
前述の通り、受光素子が半導体チップの中央付近に配置された光半導体装置においては、半導体チップ中央でのテープの接着強度が増す。つまり、受光素子が配置された半導体チップ中央での接着強度が向上するため、凹凸部を形成した箇所にテープの糊残りが発生するという問題があった。逆に、受光素子の凹凸部に糊残りが発生しないような接着強度でテープを貼り付けた場合には、接着強度が弱い半導体チップ周辺箇所でテープが剥がれるという問題があった。

本実施形態では、受光素子２００上の絶縁膜表面と電極３６表面の両方に凹凸部が設けられているため、アンカー効果によりバックグラインド工程等での表面保護テープとの接着強度が、凹凸部４０及び凹凸部４２ともに向上する。図１に示すように、受光素子２００が半導体チップ１００の中央付近に配置された場合、電極３６を半導体チップ１００の周辺に、受光素子２００を囲むように配置することにより、表面保護テープの接着強度が半導体チップ１００の中央および周辺において向上する。つまり、接着強度のチップ面内における均一性が更に向上するため、テープの糊残りや剥がれの発生を防止できる。

凹凸部は電極３６を含め、全ての電極表面に形成してもよい。また、接着強度のチップ面内における均一性が向上するような箇所に配置された電極表面上にのみ凹凸部を形成してもよい。例えば、半導体チップの四隅に配置された電極にのみ凹凸部を形成してもよい。

（チップ画像の誤認識防止）
凹凸部４０の凹部の平均深さは、凹凸部４２の凹部の平均深さよりも深い方が好ましい。この場合には、ワイヤボンディング工程等でのチップ画像の誤認識を防止できる。

具体的には、ワイヤボンディング工程では、まず自動ワイヤボンディング装置にセットされた光半導体装置は、白色光を用いてカメラ撮像され、チップ画像が取得される。そして、そのチップ画像が明／暗の２値化処理されることで、チップの位置認識がされる。チップ画像の誤認識を防止するためには、光が反射する明領域と光が反射しない暗領域の差がはっきりとした、高コントラスト像であることが望まれる。

凹凸部４０は、受光素子２００へ入射する光の反射を防止する効果を有するため、従来の凹凸部を形成していない受光素子に比べると、より暗い領域として認識される。他方、凹凸部４２の凹部の平均深さは、凹凸部４０の凹部の平均深さよりも浅いため、凹凸部４０と比較すると反射防止の効果が低い。そのため、電極３６を従来と同様、明領域として認識させることが可能となる。つまり、受光素子２００は従来よりも暗く認識され、電極３６は従来と同様の明るさで認識されるため、従来よりも高コントラスト像が得られる。これにより、画像の誤認識を抑制できる。

また、半導体基板８表面から凹凸部４０の表面までの高さは、半導体基板８表面から凹凸部４２の表面までの高さよりも低くしてもよい。この構成により、電極３６に対して受光素子２００の方が暗い領域として認識されやすくなる。

１−２．凹凸部をもつ光半導体装置の製造方法
次に、上記実施形態に係る光半導体装置の製造方法について説明する。図３〜図８は、上記実施形態に係る光半導体装置の形成過程を示す工程フローの断面図である。

図３に示すように、Ｐ型シリコンよりなる半導体基板８上に、Ｐ型半導体層１０をエピタキシャル成長により形成する。Ｐ型半導体層１０上には、Ｎ型半導体層１２をエピタキシャル成長により形成する。

後にＡｌ配線形成工程により形成されるアノード電極３２の下方のアノード領域に、Ｎ型半導体層１２の表面からＰ型半導体層１０の表面領域に、Ｐ型不純物領域１４をイオン注入などにより形成する。不純物としては、ボロン（Ｂ）、二フッ化ホウ素（ＢＦ_２）などが好適である。

カソード領域となる箇所のＮ型半導体層１２の表面には、Ｎ型不純物領域１６をイオン注入などにより形成する。不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などが好適である。

アノード領域とカソード領域を分離するために、熱酸化法などにより、素子分離領域１８を形成する。

次に、化学気相成長法などを用いて、Ｎ型半導体層１２上および素子分離領域１８上に第１のシリコン酸化膜２０を形成する。第１のシリコン酸化膜２０にコンタクトホールを形成した後、アノード電極３２、カソード電極３４、電極３６を形成する。

次に、図４に示すように、プラズマ化学気相成長法などを用いて、第１のシリコン酸化膜２０上およびアノード電極３２上およびカソード電極３４上に第２のシリコン酸化膜２２を形成する。

続いて、第２のシリコン酸化膜２２上に、プラズマ化学気相成長法などを用いて、シリコン窒化膜３０を形成する。

次に、図５に示すように、シリコン窒化膜３０上に、受光面開口領域２１０および電極開口領域３１０を開口して、レジストパターン５０を形成する。レジストパターン５０の形成には、リソグラフィー技術を用いる方法が好適である。

次に、図６に示すように、レジストパターン５０を第１のマスクとして、受光面開口領域２１０と電極開口領域３１０のシリコン窒化膜３０および第２のシリコン酸化膜２２の一部を、電極開口領域３１０の電極３６の表面が露出するまでエッチング除去する。

図７に示すように、電極開口領域３１０の電極３６の表面が露出した後、例えば、フルオロホルム（ＣＨＦ_３）、四フッ化炭素（ＣＦ_４）、酸素（Ｏ_２）、アルゴン（Ａｒ）などの混合ガスを用いたエッチングガスにより、電極３６表面の一部をドライエッチングする。このエッチングによって、フッ素を含むエッチングガスと電極３６の材料であるＡｌとの化学反応によりＡｌＦ系の化合物からなる微粒子６０が発生する。そして、レジストパターン５０および電極開口領域３１０の電極３６表面及び第２のシリコン酸化膜２２表面に、微粒子６０が、平均して受光素子が受光する光波長以下の間隔で堆積する。

エッチングガスは、フッ素を含むエッチングガスに限定されない。例えば、塩素（Ｃｌ）を含むエッチングガスでも、電極３６との化学反応により微粒子が発生し、該微粒子が電極３６表面及び第２のシリコン酸化膜２２表面に堆積すればよい。

また、電極３６は、エッチングガスとの化学反応により微粒子が発生し、該微粒子は、電極３６表面及び第２のシリコン酸化膜２２表面に堆積させられる材料であればよい。なお、エッチングガスとの反応性を確保出来るのであれば、金（Ａｕ）又は銀（Ａｇ）を含む材料で構成されていてもよい。

なお、電極３６表面の一部をエッチングする際のエッチングガスは、受光面開口領域２１０及び電極開口領域３１０のシリコン窒化膜３０及び第２のシリコン酸化膜２２の一部をエッチング除去する際のエッチングガスと同じでなくてもよい。

微粒子６０のエッチング速度は、第２のシリコン酸化膜２２および第１のシリコン酸化膜２０及び電極３６のエッチング速度よりも遅いため、図８に示すように、ドライエッチングを行うことにより、微粒子６０が第２のマスクとなり、第２のシリコン酸化膜２２や第１のシリコン酸化膜２０表面には、凹凸部４０が形成され、電極開口領域３１０の電極３６の表面には、凹凸部４２が形成される。エッチングは、凹凸部４０の凹部の平均深さが、微粒子６０の平均間隔と同程度になったところで、完了すればよい。

微粒子６０は、エッチングされ一部もしくは全部が消失しているか、堆積時よりも粒子系を小さくして、レジストパターン５０や凹凸部４０や凹凸部４２の表面に残存する。

次に、レジストパターン５０および一部残存する微粒子６０を洗浄除去することで、図２に示すような凹凸部をもつ光半導体装置が完成する。

以上のように、受光面開口領域２１０と電極開口領域３１０の絶縁膜の一部をエッチング開口する工程において、凹凸部４０と凹凸部４２を形成するため、凹凸部を形成するための専用のマスクや専用の工程が不要となり、製造コストを抑えられる。

なお、図７に示すように、微粒子６０は、第２のシリコン酸化膜２２上や第１のシリコン酸化膜２０上および電極３６上に、平均して同じピッチで堆積される場合には、凹凸部４０と凹凸部４２の凹凸の平均ピッチとは同程度になる。

なお、第２のシリコン酸化膜２２や第１のシリコン酸化膜２０のエッチング速度と電極３６のエッチング速度において、電極３６のエッチング速度の方が遅い場合には、凹凸部４０の凹部の平均深さに比べ、凹凸部４２の凹部の平均深さが浅くなる。

半導体基板やエピタキシャル成長された半導体層や各不純物領域の導電型ついては、受光素子が光電変換できる組み合わせであればよく、実施形態の組み合せに限定されない。

また、素子分離や不純物領域などの形成順序に関しては、順不同で形成することが可能であり、実施形態で示した順序に限定されない。

本技術は、光学素子全般に用いることが可能であり、具体的には、固体撮像素子や太陽電池の分野にも応用可能である。

本技術の「絶縁膜」は、上記実施形態に係る第１のシリコン酸化膜２０及び第２のシリコン酸化膜２２の両方、又は、いずれかに相当する。また、本技術の「第１電極」は、上記実施形態に係る電極３６に相当する。また、本技術の「第１の凹凸部」は、上記実施形態に係る凹凸部４０に相当する。また、本技術の「第２の凹凸部」は、上記実施形態に係る凹凸部４２に相当する。

８半導体基板
１０Ｐ型半導体層
１２Ｎ型半導体層
１４Ｐ型不純物領域
１６Ｎ型不純物領域
１８素子分離領域
２０第１のシリコン酸化膜
２２第２のシリコン酸化膜
３０シリコン窒化膜
３２アノード電極
３４カソード電極
３６電極
４０凹凸部
４２凹凸部
５０レジストパターン
６０微粒子
１００半導体チップ
２００受光素子
２１０受光面開口領域
３１０電極開口領域

Claims

基板と、
前記基板上に配置された半導体で構成される受光素子と、
前記基板上に配置された金属を含む材料で構成される第１電極とを備え、
前記受光素子上の絶縁膜上に第１の凹凸部が設けられ、
前記第１電極上に第２の凹凸部が設けられている
光半導体装置。
前記第１の凹凸部の前記凹部の平均深さは、前記第２の凹凸部の前記凹部の平均深さよりも深い
請求項１に記載の光半導体装置。
前記第１の凹凸部及び前記第２の凹凸部の平均ピッチ及び凹部の平均深さがそれぞれ、前記受光素子が受光する光波長以下である
請求項１又は２に記載の光半導体装置。
前記光半導体装置は、複数の前記第１電極を備え、
前記複数の前記第１電極は、前記受光素子を囲うように配置されている
請求項１から３のいずれかに記載の光半導体装置。
前記第１の凹凸部は前記絶縁膜の一部で構成され、
前記第２の凹凸部は前記第１電極の一部で構成される
請求項１から４のいずれかに記載の光半導体装置。
前記第１の凹凸部の平均ピッチは、前記第２の凹凸部の平均ピッチと同程度である
請求項１から５のいずれかに記載の光半導体装置。
前記第１の凹凸部及び前記第２の凹凸部の平均ピッチがそれぞれ、１００ｎｍ以上、３００ｎｍ以下であり、
前記第１の凹凸部の凹部の平均深さが１００ｎｍ以上、３００ｎｍ以下であり、
前記第２の凹凸部の凹部の平均深さが１０ｎｍ以上、５０ｎｍ以下である
請求項１から６のいずれかに記載の光半導体装置。
前記半導体装置は、さらに、
受光素子上方に設けられ、前記絶縁膜によって形成された受光面開口領域と、
第１電極上方に設けられ、前記絶縁膜によって形成された電極開口領域とを備え、
前記第１の凹凸部は前記受光面開口領域内に形成され、
前記第２の凹凸部は前記電極開口領域内に形成されている
請求項１から７のいずれかに記載の光半導体装置。
前記基板表面から前記第１の凹凸部の表面までの高さは、前記基板表面から前記第２の凹凸部の表面までの高さよりも低い
請求項１から８のいずれかに記載の光半導体装置。
前記第２の凹凸部は、前記第１電極の表面の一部に設けられている
請求項１から９のいずれかに記載の光半導体装置。
前記第１電極はＡｌを含む材料で構成される
請求項１から１０のいずれかに記載の光半導体装置。
半導体で構成される受光素子を基板上に配置する第１工程と、
金属を含む材料で構成される第１電極を前記基板上に配置する第２工程と、
前記受光素子上および前記第１電極上に絶縁膜を配置する第３工程と、
前記絶縁膜表面上にレジストパターンを配置する第４工程と、
前記受光素子上の前記絶縁膜の一部をエッチング除去し、
前記第１電極上の前記絶縁膜を、前記第１電極表面が露出するまでエッチング除去し、
前記第１電極表面が露出した後は、前記第１電極表面の一部をエッチング除去することにより、前記第１電極表面の一部のエッチング除去に用いられるエッチングガスと前記金属との化学反応により発生する化合物からなる微粒子を前記絶縁膜及び前記第１電極表面上に堆積させる第５工程と、
前記微粒子をマスクとして、前記受光素子上の前記絶縁膜及び前記第１電極および前記微粒子をエッチングすることにより、前記受光素子上の前記絶縁膜の表面に第１の凹凸部を設け、前記第１電極の表面に第２の凹凸部を設ける第６工程とを備える
光半導体装置の製造方法。
前記第１電極はＡｌを含む材料で構成され、
前記エッチングガスは、フッ素を含むエッチングガスであり、
前記微粒子はＡｌＦ系の微粒子である
請求項１２に記載の光半導体装置の製造方法。