JP2014239615A - ３レベルインバータ - Google Patents

Abstract

【課題】中間電位がコンデンサで２等分することによって生成されたものである場合に、中間電位を安定化できる３レベルインバータを提供する。
【解決手段】この３レベルインバータ１０は、正極側スイッチ素子１１と負極側スイッチ素子１２と第１中間スイッチ素子１３と第２中間スイッチ素子１４とにより、正極電位と負極電位と中間電位からなる３レベルのＰＷＭ信号を出力端子ＯＵＴから出力するものであって、正極側スイッチ素子１１は、指令波形の値が第１三角波の値よりも高いときにオンし、負極側スイッチ素子１２は、指令波形の値が第２三角波の値よりも低いときにオンし、第１中間スイッチ素子は、指令波形の値が第３三角波の値よりも低いときにオンし、第２中間スイッチ素子は、指令波形の値が第４三角波の値よりも高いときにオンする。
【選択図】図１

Description

本発明は、直流電源の正極と負極の間の電位差をコンデンサで２等分することによって生成した中間電位を用いた３レベルインバータに関する。

従来より、ＰＷＭ信号により制御されて正極電位と負極電位及びそれらの中間の中間電位（中性点電位）からなる３レベルの電圧を出力端子から出力し、その出力端子に接続されたフィルタを通して正弦波化した電気信号を生成することができる３レベルインバータが知られている。この３レベルインバータは、ＰＷＭ信号により制御されて正極電位と負極電位からなる２レベルの電圧を出力端子に出力する通常の２レベルインバータに比べ、その出力端子における波形がより正弦波に近いため、フィルタを小型化することが可能になる。

図１０に、３レベルインバータの一例を示す。この３レベルインバータ１００は、ＰＷＭ信号により制御されて正極電位Ｖａと負極電位Ｖｂ及びそれらの中間の中間電位Ｖｎからなる３レベルの電圧を出力端子ＯＵＴから出力し、また、同様に、ＰＷＭ信号により制御されて正極電位Ｖａと負極電位Ｖｂと中間電位Ｖｎからなる３レベルの電圧を出力端子ＯＵＴ’から出力して、出力端子ＯＵＴと出力端子ＯＵＴ’の間に接続されたフィルタＦＩを通して負荷ＬＯを制御するものである。

出力端子ＯＵＴには、出力回路部１０１によって３レベルの電圧が出力される。出力回路部１０１は、正極電位Ｖａの正極電位配線ＡＡと出力端子ＯＵＴの間に設けられ正極電位配線ＡＡから出力端子ＯＵＴへの方向にのみ電流が流れ得る正極側スイッチ素子１１１と、正極側スイッチ素子１１１と並列に接続され正極側スイッチ素子１１１と逆方向にのみ電流が流れ得る正極側ダイオード１１５と、負極電位Ｖｂの負極電位配線ＢＢと出力端子ＯＵＴの間に設けられ出力端子ＯＵＴから負極電位配線ＢＢへの方向にのみ電流が流れ得る負極側スイッチ素子１１２と、負極側スイッチ素子１１２と並列に接続され負極側スイッチ素子１１２と逆方向にのみ電流が流れ得る負極側ダイオード１１６と、中間電位Ｖｎの中間電位配線ＮＮと出力端子ＯＵＴの間に設けられ出力端子ＯＵＴから中間電位配線ＮＮへの方向のみに電流が流れ得る第１中間スイッチ素子１１３と、中間電位配線ＮＮと出力端子ＯＵＴの間に設けられ中間電位配線ＮＮから出力端子ＯＵＴへの方向のみに電流が流れ得る第２中間スイッチ素子１１４と、を有している。

出力端子ＯＵＴ’には、出力回路部１０１’によって３レベルの電圧が出力される。出力回路部１０１’は、正極電位Ｖａの正極電位配線ＡＡと出力端子ＯＵＴ’の間に設けられ正極電位配線ＡＡから出力端子ＯＵＴ’への方向にのみ電流が流れ得る正極側スイッチ素子１１１’と、正極側スイッチ素子１１１’と並列に接続され正極側スイッチ素子１１１’と逆方向にのみ電流が流れ得る正極側ダイオード１１５’と、負極電位Ｖｂの負極電位配線ＢＢと出力端子ＯＵＴ’の間に設けられ出力端子ＯＵＴ’から負極電位配線ＢＢへの方向にのみ電流が流れ得る負極側スイッチ素子１１２’と、負極側スイッチ素子１１２’と並列に接続され負極側スイッチ素子１１２’と逆方向にのみ電流が流れ得る負極側ダイオード１１６’と、中間電位Ｖｎの中間電位配線ＮＮと出力端子ＯＵＴ’の間に設けられ出力端子ＯＵＴ’から中間電位配線ＮＮへの方向のみに電流が流れ得る第１中間スイッチ素子１１３’と、中間電位配線ＮＮと出力端子ＯＵＴ’の間に設けられ中間電位配線ＮＮから出力端子ＯＵＴ’への方向のみに電流が流れ得る第２中間スイッチ素子１１４’と、を有している。

また、出力回路部１０１の正極側スイッチ素子１１１など各スイッチ素子を制御するＰＷＭ信号及び出力回路部１０１’の正極側スイッチ素子１１１’など各スイッチ素子を制御するＰＷＭ信号は、制御部１０２で生成され出力される。出力回路部１０１の各スイッチ素子を制御するＰＷＭ信号（正極側スイッチ素子１１１を制御するＰＷＭ信号ｓ１１１、負極側スイッチ素子１１２を制御するＰＷＭ信号ｓ１１２、第１中間スイッチ素子１１３を制御するＰＷＭ信号ｓ１１３、第２中間スイッチ素子１１４を制御するＰＷＭ信号ｓ１１４）は、図１１に示すように、指令波形（正弦波）ａの値と２つの三角波ｂ、ｃの値との比較によって、生成される。そして、出力端子ＯＵＴからは、正極電位Ｖａと中間電位Ｖｎと負極電位Ｖｂからなる３レベルの電圧が出力される。出力回路部１０１’の各スイッチ素子を制御するＰＷＭ信号（正極側スイッチ素子１１１’を制御するＰＷＭ信号ｓ１１１’、負極側スイッチ素子１１２’を制御するＰＷＭ信号ｓ１１２’、第１中間スイッチ素子１１３’を制御するＰＷＭ信号ｓ１１３’、第２中間スイッチ素子１１４’を制御するＰＷＭ信号ｓ１１４’）は、上記の指令波形ａの位相を１８０度ずらした指令波形ａ’（図１１参照。）の値と２つの三角波ｂ、ｃの値との比較によって、生成される。そして、出力端子ＯＵＴ’からは、正極電位Ｖａと中間電位Ｖｎと負極電位Ｖｂからなる３レベルの電圧が出力される。出力端子ＯＵＴの、出力端子ＯＵＴ’に対する電位差は、図１１の最下に示すＯＵＴ−ＯＵＴ’の波形のようになる。なお、Ｖｄｃは、正極電位Ｖａと負極電位Ｖｂの間の電位差を示している。

この出力回路部１０１は、正極電位Ｖａ、中間電位Ｖｎ、及び負極電位Ｖｂが出力端子ＯＵＴから出力されるとき、正極電位配線ＡＡ、中間電位配線ＮＮ、又は、負極電位配線ＢＢと出力端子ＯＵＴとの間において電流が通過する素子の数が少ない（１個である）ために電力損失の低減が可能である。出力回路部１０１’についても同様である。

また、正極電位配線ＡＡと負極電位配線ＢＢはそれぞれ、直流電源１０３の正極Ａ、負極Ｂに接続されており、正極電位Ｖａと負極電位Ｖｂは、直流電源１０３で生成している。中間電位Ｖｎは、正極電位配線ＡＡと負極電位配線ＢＢの間の電位差を２個のコンデンサ１０４Ａ、１０４Ｂで２等分することによって生成しており、中間電位配線ＮＮは、２個のコンデンサ１０４Ａ、１０４Ｂの接続点Ｎに接続されている。直流電源１０３と２個のコンデンサ１０４Ａ、１０４Ｂにかえて、２個のコンデンサ１０４Ａ、１０４Ｂの位置に２個の直流電源を設けて、正極電位Ｖａ、負極電位Ｖｂ、及び中間電位Ｖｎを生成することも可能であるが、前者は後者よりも小型化及び低コスト化できる。

３レベルインバータ１００の主要部の構成は、例えば特許文献１に記載されている。なお、特許文献１は、正極側スイッチ素子１１１などに相当する各スイッチ素子のスイッチングの際に発生するサージ電圧を抑制するためのスナバ回路についての技術に関するものである。

特開２０１０−２５２５４８号公報

ところで、３レベルインバータ１００では、出力回路部１０１の正極側スイッチ素子１１１と第１中間スイッチ素子１１３の同時オンの期間をなくすために、それらの切り換わり時に両方がオフする期間であるデッドタイムを設ける必要がある。同様に、負極側スイッチ素子１１２と第２中間スイッチ素子１１４の同時オンの期間をなくすために、それらの切り換わり時にデッドタイムを設ける必要がある。出力回路部１０１’の正極側スイッチ素子１１１’と第１中間スイッチ素子１１３’、負極側スイッチ素子１１２’と第２中間スイッチ素子１１４’についても同様である。

本願発明者は、デッドタイムを設けた３レベルインバータ１００を研究する中で、正極電位配線ＡＡと負極電位配線ＢＢの間の電位差がコンデンサ１０４Ａ、１０４Ｂによって本来２等分されて得られるべき中間電位Ｖｎが時間とともに徐々に２等分の電位から離れて行く場合があることを見出した。それは、デッドタイムを設けることにより、コンデンサ１０４Ａ、１０４Ｂの接続点Ｎに中間電位配線ＮＮを通って電流が流れ込むか或いは接続点Ｎから中間電位配線ＮＮを通って流れ出すかの電流が一方向だけになる期間が生じるためであり、適切にデッドタイムを設定しなければ接続点Ｎの電位が時間とともに徐々に変わって行くことを見出した。

本発明は、係る事由に鑑みてなされたものであり、その目的は、各スイッチ素子が上記の３レベルインバータ１００の構成であり、中間電位がコンデンサで２等分することによって得られたものである場合に、中間電位を安定化できる３レベルインバータを提供することにある。

上記目的を達成するために、請求項１に記載の３レベルインバータは、直流電源の正極と負極の間の電位差をコンデンサで２等分することによって中間電位を生成し、制御部で生成されたＰＷＭ信号により制御されて前記正極電位と前記負極電位と前記中間電位からなる３レベルの電圧を少なくとも２個の出力回路部の出力端子から出力する３レベルインバータにおいて、前記出力回路部はそれぞれ、前記正極電位の正極電位配線と前記出力端子の間に設けられ該正極電位配線から前記出力端子への方向にのみ電流が流れ得る正極側スイッチ素子と、該正極側スイッチ素子と並列に接続され該正極側スイッチ素子と逆方向にのみ電流が流れ得る正極側ダイオードと、前記負極電位の負極電位配線と前記出力端子の間に設けられ前記出力端子から該負極電位配線への方向にのみ電流が流れ得る負極側スイッチ素子と、該負極側スイッチ素子と並列に接続され該負極側スイッチ素子と逆方向にのみ電流が流れ得る負極側ダイオードと、前記中間電位の中間電位配線と前記出力端子の間に設けられ前記出力端子から該中間電位配線への方向のみに電流が流れ得る第１中間スイッチ素子と、前記中間電位配線と前記出力端子の間に設けられ前記中間電位配線から前記出力端子への方向のみに電流が流れ得る第２中間スイッチ素子と、を有しており、前記制御部は、前記出力回路部のそれぞれに応じた所定の指令波形を、ゼロ値よりも最低値が正側に位置する第１三角波、前記ゼロ値よりも最高値が負側に位置して前記第１三角波と周期、位相、高さが等しい第２三角波、前記ゼロ値よりも最低値が負側に位置し最高値が正側に位置して前記第１三角波と周期、位相、高さが等しい第３三角波、前記ゼロ値よりも最低値が負側に位置し最高値が正側に位置して前記第１三角波と周期、位相、高さが等しく前記第３三角波よりも値が低い第４三角波、と比較して、前記出力回路部のそれぞれの前記正極側スイッチ素子と前記負極側スイッチ素子と前記第１中間スイッチ素子と前記第２中間スイッチ素子のオンオフを制御し、前記出力回路部のそれぞれにおいて、前記正極側スイッチ素子は、当該出力回路部に応じた前記指令波形の値が前記第１三角波の値よりも高いときにオンし、前記負極側スイッチ素子は、前記指令波形の値が前記第２三角波の値よりも低いときにオンし、前記第１中間スイッチ素子は、前記指令波形の値が前記第３三角波の値よりも低いときにオンし、前記第２中間スイッチ素子は、前記指令波形の値が前記第４三角波の値よりも高いときにオンすることを特徴とする。

請求項２に記載の３レベルインバータは、請求項１に記載の３レベルインバータにおいて、前記第１三角波における最低値から前記ゼロ値までの差、前記第２三角波における最高値から前記ゼロ値までの差、前記第３三角波における最低値から前記ゼロ値までの差、前記第４三角波における最高値から前記ゼロ値までの差、は、全て等しいことを特徴とする。

本発明の３レベルインバータによれば、出力回路部のそれぞれが上記の正極側スイッチ素子、正極側ダイオード、負極側スイッチ素子、負極側ダイオード、第１中間スイッチ素子、第２中間スイッチ素子、を有しており、中間電位がコンデンサで２等分することによって得られたものである場合に、中間電位を安定化できる。

本発明の実施形態に係る３レベルインバータを示す回路図である。 同上の３レベルインバータの各部の波形図である。 同上の３レベルインバータの各部の或る瞬間の詳細波形図である。 同上の３レベルインバータの三角波の更なる詳細波形図である。 同上の３レベルインバータの各部の別の瞬間の詳細波形図である。 同上の３レベルインバータの実験による波形図である。 同上の３レベルインバータの実験による詳細波形図である。 同上の３レベルインバータの実験の比較のための詳細波形図である。 同上の３レベルインバータの実験の比較のための三角波の更なる詳細波形図である。 従来の３レベルインバータを示す回路図である。 従来の３レベルインバータの各部の波形図である。

以下、本発明を実施するための形態を図面を参照しながら説明する。本発明の実施形態に係る３レベルインバータ１０は、前述した従来の３レベルインバータ１００と同様に、図１に示すように、ＰＷＭ信号により制御されて正極電位Ｖａと負極電位Ｖｂ及びそれらの中間の中間電位Ｖｎからなる３レベルの電圧を出力端子ＯＵＴから出力し、また、同様に、ＰＷＭ信号により制御されて正極電位Ｖａと負極電位Ｖｂと中間電位Ｖｎからなる３レベルの電圧を出力端子ＯＵＴ’から出力して、出力端子ＯＵＴと出力端子ＯＵＴ’の間に接続されたフィルタＦＩを通して負荷ＬＯを制御するものである。

出力端子ＯＵＴには、出力回路部１によって３レベルの電圧が出力される。出力回路部１は、前述した出力回路部１０１の場合と同様に、正極電位Ｖａの正極電位配線ＡＡと出力端子ＯＵＴの間に設けられ正極電位配線ＡＡから出力端子ＯＵＴへの方向にのみ電流が流れ得る正極側スイッチ素子１１と、正極側スイッチ素子１１と並列に接続され正極側スイッチ素子１１と逆方向にのみ電流が流れ得る正極側ダイオード１５と、負極電位Ｖｂの負極電位配線ＢＢと出力端子ＯＵＴの間に設けられ出力端子ＯＵＴから負極電位配線ＢＢへの方向にのみ電流が流れ得る負極側スイッチ素子１２と、負極側スイッチ素子１２と並列に接続され負極側スイッチ素子１２と逆方向にのみ電流が流れ得る負極側ダイオード１６と、中間電位Ｖｎの中間電位配線ＮＮと出力端子ＯＵＴの間に設けられ出力端子ＯＵＴから中間電位配線ＮＮへの方向のみに電流が流れ得る第１中間スイッチ素子１３と、中間電位配線ＮＮと出力端子ＯＵＴの間に設けられ中間電位配線ＮＮから出力端子ＯＵＴへの方向のみに電流が流れ得る第２中間スイッチ素子１４と、を有している。

出力端子ＯＵＴ’には、出力回路部１’によって３レベルの電圧が出力される。出力回路部１’は、正極電位Ｖａの正極電位配線ＡＡと出力端子ＯＵＴ’の間に設けられ正極電位配線ＡＡから出力端子ＯＵＴ’への方向にのみ電流が流れ得る正極側スイッチ素子１１’と、正極側スイッチ素子１１’と並列に接続され正極側スイッチ素子１１’と逆方向にのみ電流が流れ得る正極側ダイオード１５’と、負極電位Ｖｂの負極電位配線ＢＢと出力端子ＯＵＴ’の間に設けられ出力端子ＯＵＴ’から負極電位配線ＢＢへの方向にのみ電流が流れ得る負極側スイッチ素子１２’と、負極側スイッチ素子１２’と並列に接続され負極側スイッチ素子１２’と逆方向にのみ電流が流れ得る負極側ダイオード１６’と、中間電位Ｖｎの中間電位配線ＮＮと出力端子ＯＵＴ’の間に設けられ出力端子ＯＵＴ’から中間電位配線ＮＮへの方向のみに電流が流れ得る第１中間スイッチ素子１３’と、中間電位配線ＮＮと出力端子ＯＵＴ’の間に設けられ中間電位配線ＮＮから出力端子ＯＵＴ’への方向のみに電流が流れ得る第２中間スイッチ素子１４’と、を有している。

なお、出力回路部１の正極側スイッチ素子１１、負極側スイッチ素子１２、及び、出力回路部１’の正極側スイッチ素子１１’、負極側スイッチ素子１２’には、自己消弧能力を持つ半導体スイッチ（例えばＩＧＢＴやＭＯＳ−ＦＥＴなど）を用いることができる。出力回路部１の第１中間スイッチ素子１３、第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’、第２中間スイッチ素子１４’には、逆阻止能力を持つ半導体スイッチ（例えば逆阻止ＩＧＢＴなど）を用いることができる。また、出力回路部１の第１中間スイッチ素子１３、第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’、第２中間スイッチ素子１４’について、逆阻止能力を持つ半導体スイッチを用いない場合は、電力損失は大きくなるが、それぞれに直列に逆阻止能力を持つダイオードを接続することも可能である。

また、出力回路部１の正極側スイッチ素子１１など各スイッチ素子を制御するＰＷＭ信号及び出力回路部１’の正極側スイッチ素子１１’など各スイッチ素子を制御するＰＷＭ信号は、制御部２で生成され出力される。制御部２は、マイクロコンピュータ等の演算処理装置を用いることができる。

出力回路部１の各スイッチ素子を制御するＰＷＭ信号（正極側スイッチ素子１１を制御するＰＷＭ信号ｓ１１、負極側スイッチ素子１２を制御するＰＷＭ信号ｓ１２、第１中間スイッチ素子１３を制御するＰＷＭ信号ｓ１３、第２中間スイッチ素子１４を制御するＰＷＭ信号ｓ１４）は、図２に示すように、指令波形（ゼロ値（図の表示では０）を中心とした正弦波）ａの値と４つの三角波ｂ、ｃ、ｂ’、ｃ’の値との比較によって、生成される。指令波形ａは、出力回路部１に応じた（出力回路部１のための）所定の指令波形である。そして、出力端子ＯＵＴからは、正極電位Ｖａと中間電位Ｖｎと負極電位Ｖｂからなる３レベルの電圧が出力される。

出力回路部１’の各スイッチ素子を制御するＰＷＭ信号（正極側スイッチ素子１１’を制御するＰＷＭ信号ｓ１１’、負極側スイッチ素子１２’を制御するＰＷＭ信号ｓ１２’、第１中間スイッチ素子１３’を制御するＰＷＭ信号ｓ１３’、第２中間スイッチ素子１４’を制御するＰＷＭ信号ｓ１４’）は、上記の指令波形ａの位相を１８０度ずらした指令波形ａ’（図２参照。）の値と４つの三角波ｂ、ｃ、ｂ’、ｃ’の値との比較によって、生成される。指令波形ａ’は、出力回路部１’に応じた（出力回路部１’のための）所定の指令波形である。

そして、出力端子ＯＵＴ’からは、正極電位Ｖａと中間電位Ｖｎと負極電位Ｖｂからなる３レベルの電圧が出力される。出力端子ＯＵＴの、出力端子ＯＵＴ’に対する電位差は、図２の最下に示すＯＵＴ−ＯＵＴ’の波形のようになる。ここで、Ｖｄｃは、正極電位Ｖａと負極電位Ｖｂの間の電位差を示している。

なお、指令波形ａ、ａ’の振幅を変えることで出力端子ＯＵＴ、ＯＵＴ’の出力波形を変え、フィルタＦＩから出力される正弦波の振幅を変えることができる。本実施形態では、図２においては、指令波形ａ、ａ’が取り得る最高値をＶｄｃ／２、最低値を−Ｖｄｃ／２としており、指令波形ａ、ａ’の振幅をＶｄｃ／２にすると、フィルタＦＩから出力される正弦波の振幅は最大になる。ただし、指令波形ａ、ａ’及び三角波ｂ、ｃ、ｂ’、ｃ’を示すグラフは、それらの値の高低関係が重要であり、縦軸の値及び単位は任意に変えることができる。また、図２中、２つの三角波ｂ、ｂ’はほぼ重なり、２つの三角波ｃ、ｃ’はほぼ重なっている。また、図２中、４つの三角波ｂ、ｃ、ｂ’、ｃ’の周期Ｔｃは図示の都合から大きく取っているが、実用的には、指令波形（正弦波）ａの周期を約２００くらいに分割した時間を周期Ｔｃとすることができる。

詳細には、図３に示すように、４つの三角波ｂ、ｃ、ｂ’、ｃ’は、周期（周期Ｔｃ）と位相が等しい。すなわち、４つの三角波ｂ、ｃ、ｂ’、ｃ’は、同じ時点で最低値及び最高値となる。また、４つの三角波ｂ、ｃ、ｂ’、ｃ’は、高さ（最高値と最低値の差）が等しい。本実施形態では、４つの三角波ｂ、ｃ、ｂ’、ｃ’の高さは、Ｖｄｃ／２としている。第１三角波ｂは、ゼロ値よりも最低値が正側に位置する。第２三角波ｃは、ゼロ値よりも最高値が負側に位置する。第３三角波ｂ’は、ゼロ値よりも最低値が負側に位置し最高値が正側に位置して、大部分がゼロ値よりも正側に位置する。第４三角波ｃ’は、ゼロ値よりも最低値が負側に位置し最高値が正側に位置して、第３三角波ｂ’よりも値が低く、大部分がゼロ値よりも負側に位置する。

第１三角波ｂにおける最低値からゼロ値までの差Δｂ、第２三角波ｃにおける最高値からゼロ値までの差Δｃ、第３三角波ｂ’における最低値からゼロ値までの差Δｂ’、第４三角波ｃ’における最高値からゼロ値までの差Δｃ’、は、図４に示すように、本実施形態では全て等しくしている。ΔｂとΔｃを等しくし、Δｂ’とΔｃ’を等しくし、Δｂ（及びΔｃ）とΔｂ’（及びΔｃ’）を等しくしないことも可能である。また、Δｂ、Δｃ、Δｂ’、Δｃ’の値は、必要な後述するデッドタイムＤＴに応じて、ＤＴ×Ｖｄｃ／（２×Ｔｃ）とすることができる。

出力回路部１では、図３に示すように、正極側スイッチ素子１１は、指令波形ａの値が第１三角波ｂの値よりも高いときにオンする。負極側スイッチ素子１２は、指令波形ａの値が第２三角波ｃの値よりも低いときにオンする。第１中間スイッチ素子１３は、指令波形ａの値が第３三角波ｂ’の値よりも低いときにオンする。第２中間スイッチ素子１４は、指令波形ａの値が第４三角波ｃ’の値よりも高いときにオンする。従って、正極側スイッチ素子１１と第１中間スイッチ素子１３は、オンオフが切り換わるときに、デッドタイムＤＴが設けられて、同時オンの期間はない。同様に、負極側スイッチ素子１２と第２中間スイッチ素子１４は、オンオフが切り換わるときに、デッドタイムＤＴが設けられて、同時オンの期間はない。

出力回路部１’では、正極側スイッチ素子１１’は、指令波形ａ’の値が第１三角波ｂの値よりも高いときにオンする。負極側スイッチ素子１２’は、指令波形ａ’の値が第２三角波ｃの値よりも低いときにオンする。第１中間スイッチ素子１３は、指令波形ａ’の値が第３三角波ｂ’の値よりも低いときにオンする。第２中間スイッチ素子１４は、指令波形ａ’の値が第４三角波ｃ’の値よりも高いときにオンする。従って、正極側スイッチ素子１１’と第１中間スイッチ素子１３’は、オンオフが切り換わるときに、デッドタイムＤＴが設けられて、同時オンの期間はない。同様に、負極側スイッチ素子１２’と第２中間スイッチ素子１４’は、オンオフが切り換わるときに、デッドタイムＤＴが設けられて、同時オンの期間はない。

また、正極電位配線ＡＡと負極電位配線ＢＢはそれぞれ、直流電源３の正極Ａ、負極Ｂに接続されており、正極電位Ｖａと負極電位Ｖｂは、直流電源３で生成している。中間電位Ｖｎは、正極電位配線ＡＡと負極電位配線ＢＢの間の電位差を２個のコンデンサ４Ａ、４Ｂで２等分することによって生成しており、中間電位配線ＮＮは、２個のコンデンサ４Ａ、４Ｂの接続点Ｎに接続されている。

次に、３レベルインバータ１０ではデッドタイムＤＴが適切に設定されており、２個のコンデンサ４Ａ、４Ｂの接続点Ｎにおける中間電位Ｖｎを安定化できることを説明する。図５に示すのは、指令波形ａ、ａ’がゼロ値又はその近傍にある瞬間の各スイッチ素子の制御信号の波形である。このときには、出力回路部１の正極側スイッチ素子１１と負極側スイッチ素子１２、及び、出力回路部１’の正極側スイッチ素子１１’、負極側スイッチ素子１２’については、オン期間はない。出力回路部１の第１中間スイッチ素子１３と第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’と第２中間スイッチ素子１４’は、デッドタイムＤＴの期間だけオフしそれ以外はオンする。

出力回路部１の第１中間スイッチ素子１３と第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’と第２中間スイッチ素子１４’が全てオンしているとき（例えば、図５における時間ｔ０）は、出力回路部１の出力端子ＯＵＴ及び出力回路部１’の出力端子ＯＵＴ’における電流の向きが力率の値に応じてどちらであろうとも、２個のコンデンサ４Ａ、４Ｂの接続点Ｎ、中間電位配線ＮＮ、第１中間スイッチ素子１３又は第２中間スイッチ素子１４、出力端子ＯＵＴ、フィルタＦＩ（及び負荷ＬＯ）、出力端子ＯＵＴ’、第１中間スイッチ素子１３’又は第２中間スイッチ素子１４’、中間電位配線ＮＮ、２個のコンデンサ４Ａ、４Ｂの接続点Ｎから成る電流パスを通って流れる。よって、２個のコンデンサ４Ａ、４Ｂの接続点Ｎの電位は変化しない。

出力回路部１の第１中間スイッチ素子１３と第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’と第２中間スイッチ素子１４’のうちいずれかのスイッチ素子がオフし、それによって上記の電流パスが切れた或る期間では、２個のコンデンサ４Ａ、４Ｂ接続点Ｎから中間電位配線ＮＮを通って電流が流れ出すか又は接続点Ｎに中間電位配線ＮＮを通って電流が流れ込むかの一方だけが起こる。そのとき、接続点Ｎの電位は変化する。そして、その次の、出力回路部１の第１中間スイッチ素子１３と第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’と第２中間スイッチ素子１４’のうちいずれかのスイッチ素子がオフし、それによって上記の電流パスが切れた期間では、２個のコンデンサ４Ａ、４Ｂ接続点Ｎに中間電位配線ＮＮを通って電流が流れ込むか又は接続点Ｎから中間電位配線ＮＮを通って電流が流れ出すかの一方だけが起こる。そのとき、接続点Ｎの電位は元の状態に戻るように変化する。

例えば、図５における時間ｔ１で出力回路部１’の出力端子ＯＵＴ’からフィルタＦＩ（及び負荷ＬＯ）を通って出力回路部１の出力端子ＯＵＴに向かって電流が流れるとする。中間電位配線ＮＮ、第２中間スイッチ素子１４’、出力端子ＯＵＴ’、フィルタＦＩ（及び負荷ＬＯ）、出力端子ＯＵＴを通って２個のコンデンサ４Ａ、４Ｂの接続点Ｎから電流が流れ出すが、第１中間スイッチ素子１３はオフしているので、接続点Ｎに電流は流れ込むことはない。よって、コンデンサ４Ａの電荷は増加し、コンデンサ４Ｂの電荷は減少することで接続点Ｎの電位は低下する。そして、その次の時間ｔ２で、出力端子ＯＵＴ’、フィルタＦＩ（及び負荷ＬＯ）、出力端子ＯＵＴ、第１中間スイッチ素子１３、中間電位配線ＮＮを通って２個のコンデンサ４Ａ、４Ｂの接続点Ｎに電流は流れ込むが、第２中間スイッチ素子１４’はオフしているので、接続点Ｎから電流が流れ出すことはない。その接続点Ｎに流れ込む電流は、時間ｔ１にて接続点Ｎから流れ出た電流と実用上同一値と考えて問題ない。よって、接続点Ｎの電位は上昇し、元に戻る。

例えば、逆に、図５における時間ｔ１で出力回路部１の出力端子ＯＵＴからフィルタＦＩ（及び負荷ＬＯ）を通って出力回路部１’の出力端子ＯＵＴ’に向かって電流が流れるとする。中間電位配線ＮＮ、第２中間スイッチ素子１４、出力端子ＯＵＴ、フィルタＦＩ（及び負荷ＬＯ）、出力端子ＯＵＴ’を通って２個のコンデンサ４Ａ、４Ｂの接続点Ｎから電流が流れ出すが、第１中間スイッチ素子１３’はオフしているので、接続点Ｎに電流は流れ込むことはない。よって、コンデンサ４Ａの電荷は増加し、コンデンサ４Ｂの電荷は減少することで接続点Ｎの電位は低下する。そして、その次の時間ｔ２で、出力端子ＯＵＴ、フィルタＦＩ（及び負荷ＬＯ）、出力端子ＯＵＴ’、第１中間スイッチ素子１３’、中間電位配線ＮＮを通って２個のコンデンサ４Ａ、４Ｂの接続点Ｎに電流は流れ込むが、第２中間スイッチ素子１４はオフしているので、接続点Ｎから電流が流れ出すことはない。その接続点Ｎに流れ込む電流は、時間ｔ１にて接続点Ｎから流れ出た電流と実用上同一値と考えて問題ない。よって、接続点Ｎの電位は上昇し、元に戻る。

このように、デッドタイムＤＴのために、出力回路部１の第１中間スイッチ素子１３と第２中間スイッチ素子１４、及び、出力回路部１’の第１中間スイッチ素子１３’と第２中間スイッチ素子１４’のうちいずれかのスイッチ素子がオフする期間が有ってそれによって一時的に接続点Ｎの電位が変化しても次の同様の期間で元に戻る。それにより、接続点Ｎにおける中間電位Ｖｎを安定化できる。なお、指令波形ａ、ａ’がゼロ値の近傍以外の瞬間では、デッドタイムＤＴが有ることによって接続点Ｎの電位の低下又は上昇が起こるようなことはない。

次に、本願発明者による実験について述べる。図６に示す波形は、実験品において正極電位Ｖａと負極電位Ｖｂの電位差Ｖｄｃを３００Ｖ付近としたときの、出力端子ＯＵＴの出力端子ＯＵＴ’に対する電位差を示すものである。図７に示す波形は、図６において時間軸の時間ｔｘ近傍の期間を拡大したものである。出力端子ＯＵＴの出力端子ＯＵＴ’に対する電位差がＶｄｃ／２のときは、中間電位Ｖｎの負極電位Ｖｂに対する電位差と、正極電位Ｖａの中間電位Ｖｎに対する電位差と、が原理的に交互に現れる（図２参照）。図７に示す波形では、Ｖｄｃ／２のラインはほとんど変化がないので、中間電位Ｖｎが正極電位Ｖａと負極電位Ｖｂの真ん中に安定して有ることが分かる。

なお、図８に示す波形は、比較のためのものであり、図７に示した期間とほぼ同じ期間のものであるが、中間電位Ｖｎが時間とともに徐々に増減して、正極電位Ｖａと負極電位Ｖｂの真ん中からずれてしまった場合のものである。図８に示す波形のＶｄｃ／２のラインは、中間電位Ｖｎの負極電位Ｖｂに対する電位差と、正極電位Ｖａの中間電位Ｖｎに対する電位差と、が互いにずれて交互に現れている。図８に示す波形は、図９に示すような方法でデッドタイムを設定した場合のものである。ここでは、第１三角波ｂは、最低値がゼロ値に位置する。第２三角波ｃは、最高値がゼロ値に位置する。第３三角波ｂ’は、ゼロ値よりも最低値が正側に位置する。第４三角波ｃ’は、ゼロ値よりも最低値が負側に位置し最高値が正側に位置する。第３三角波ｂ’における最低値からゼロ値までの差Δｂｂ’及び第４三角波ｃ’における最高値からゼロ値までの差Δｃｃ’は、ＤＴ×Ｖｄｃ／Ｔｃとしている。

以上説明した３レベルインバータ１０は、太陽光発電システムなどの家庭用の発電設備において、発電された電気を直流から交流に変換して外部の電線に送電することが可能なパワーコンディショナーに用いることができる。また、３相交流で駆動される電動機を駆動する場合などに、３レベルインバータ１０の指令波形及び出力回路部などを増やし、指令波形を互いに１２０度ずらして３個（３相）にした３レベルインバータを構成することも可能である。

以上、本発明の実施形態に係る３レベルインバータについて説明したが、本発明は、上述の実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。

１０ ３レベルインバータ
１、１’ 出力回路部
１１、１１’ 正極側スイッチ素子
１２、１２’ 負極側スイッチ素子
１３、１３’ 第１中間スイッチ素子
１４、１４’ 第２中間スイッチ素子
１５、１５’ 正極側ダイオード
１６、１６’ 負極側ダイオード
２ 制御部
３ 直流電源
４Ａ、４Ｂ コンデンサ
ＯＵＴ、ＯＵＴ’ 出力端子
ＦＩ フィルタ
ＬＯ 負荷

Claims (2)

1. 直流電源の正極と負極の間の電位差をコンデンサで２等分することによって中間電位を生成し、制御部で生成されたＰＷＭ信号により制御されて前記正極電位と前記負極電位と前記中間電位からなる３レベルの電圧を少なくとも２個の出力回路部の出力端子から出力する３レベルインバータにおいて、
   前記出力回路部はそれぞれ、前記正極電位の正極電位配線と前記出力端子の間に設けられ該正極電位配線から前記出力端子への方向にのみ電流が流れ得る正極側スイッチ素子と、該正極側スイッチ素子と並列に接続され該正極側スイッチ素子と逆方向にのみ電流が流れ得る正極側ダイオードと、前記負極電位の負極電位配線と前記出力端子の間に設けられ前記出力端子から該負極電位配線への方向にのみ電流が流れ得る負極側スイッチ素子と、該負極側スイッチ素子と並列に接続され該負極側スイッチ素子と逆方向にのみ電流が流れ得る負極側ダイオードと、前記中間電位の中間電位配線と前記出力端子の間に設けられ前記出力端子から該中間電位配線への方向のみに電流が流れ得る第１中間スイッチ素子と、前記中間電位配線と前記出力端子の間に設けられ前記中間電位配線から前記出力端子への方向のみに電流が流れ得る第２中間スイッチ素子と、を有しており、
   前記制御部は、前記出力回路部のそれぞれに応じた所定の指令波形を、ゼロ値よりも最低値が正側に位置する第１三角波、前記ゼロ値よりも最高値が負側に位置して前記第１三角波と周期、位相、高さが等しい第２三角波、前記ゼロ値よりも最低値が負側に位置し最高値が正側に位置して前記第１三角波と周期、位相、高さが等しい第３三角波、前記ゼロ値よりも最低値が負側に位置し最高値が正側に位置して前記第１三角波と周期、位相、高さが等しく前記第３三角波よりも値が低い第４三角波、と比較して、前記出力回路部のそれぞれの前記正極側スイッチ素子と前記負極側スイッチ素子と前記第１中間スイッチ素子と前記第２中間スイッチ素子のオンオフを制御し、
   前記出力回路部のそれぞれにおいて、前記正極側スイッチ素子は、当該出力回路部に応じた前記指令波形の値が前記第１三角波の値よりも高いときにオンし、前記負極側スイッチ素子は、前記指令波形の値が前記第２三角波の値よりも低いときにオンし、前記第１中間スイッチ素子は、前記指令波形の値が前記第３三角波の値よりも低いときにオンし、前記第２中間スイッチ素子は、前記指令波形の値が前記第４三角波の値よりも高いときにオンすることを特徴とする３レベルインバータ。
2. 請求項１に記載の３レベルインバータにおいて、
   前記第１三角波における最低値から前記ゼロ値までの差、前記第２三角波における最高値から前記ゼロ値までの差、前記第３三角波における最低値から前記ゼロ値までの差、前記第４三角波における最高値から前記ゼロ値までの差、は、全て等しいことを特徴とする３レベルインバータ。