JP2014229652A - Reflective mask blank and reflective mask - Google Patents

Reflective mask blank and reflective mask Download PDF

Info

Publication number
JP2014229652A
JP2014229652A JP2013106005A JP2013106005A JP2014229652A JP 2014229652 A JP2014229652 A JP 2014229652A JP 2013106005 A JP2013106005 A JP 2013106005A JP 2013106005 A JP2013106005 A JP 2013106005A JP 2014229652 A JP2014229652 A JP 2014229652A
Authority
JP
Japan
Prior art keywords
layer
light
transparent conductive
conductive layer
reflective mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013106005A
Other languages
Japanese (ja)
Other versions
JP6225478B2 (en
Inventor
高橋 聡
Satoshi Takahashi
聡 高橋
福上 典仁
Norihito Fukugami
典仁 福上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013106005A priority Critical patent/JP6225478B2/en
Publication of JP2014229652A publication Critical patent/JP2014229652A/en
Application granted granted Critical
Publication of JP6225478B2 publication Critical patent/JP6225478B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a reflective mask having a light-shielding frame 11 in which an image field (circuit pattern part) 10 is conducting with the outer peripheral part of a mask, without causing a defect due to charge (charge up), and reflection of EUV and DUV is removed from a mask region corresponding to the boundary region of a chip subjected to multiple exposure in a semiconductor substrate.SOLUTION: A reflective mask blank includes a substrate 1, a transparent conductive layer 6 formed on the substrate 1, a multilayer reflection layer 2 formed on the transparent conductive layer 6 and reflecting the exposure light, a protective layer 3 formed on the multilayer reflection layer 2 and protecting the multilayer reflection layer 2, an absorption layer 4 formed on the protective layer 3 and absorbing the exposure light, and a back conductive layer 5 formed on the surface of the substrate 1 opposite from the multilayer reflection layer 2. A light-shielding frame, i.e., a region of low reflectivity of the EUV light from where the absorption layer, the protective layer, and the multilayer reflection layer are removed, is provided in the peripheral part.

Description

本発明は、反射型マスク及びその製造方法に関し、特に極端紫外線(Extreme Ultra Violet;以下「EUV」と表記する。)を光源とするEUVリソグラフィを用いた半導体製造装置などに利用される反射型マスクおよび反射型マスクの製造方法に関する。   The present invention relates to a reflective mask and a method for manufacturing the same, and more particularly to a reflective mask used in a semiconductor manufacturing apparatus using EUV lithography using extreme ultraviolet (hereinafter referred to as “EUV”) as a light source. And a method of manufacturing a reflective mask.

(EUVリソグラフィの説明)
近年、半導体デバイスの微細化に伴い、フォトリソグラフィ技術の微細化に対する要求が高まっている。リソグラフィの露光も従来の波長が193nmのArFエキシマレーザー光を用いた露光より波長が短い、波長13.5nm近傍のEUVを光源に用いたEUVリソグラフィが提案されている。EUVリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で行われる必要がある。またEUVの波長領域においては、ほとんどの物質の屈折率は1よりもわずかに小さい値である。このため、EUVリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスクも、従来の透過型のマスクは使用できないため、反射型のマスクとする必要がある。(以下、本願明細書においては、EUVリソグラフィに用いられる反射型マスクを、EUVマスクあるいはEUV反射型マスクと称することもある)。
(Description of EUV lithography)
In recent years, with the miniaturization of semiconductor devices, the demand for miniaturization of photolithography technology is increasing. As for lithography exposure, EUV lithography using EUV near the wavelength of 13.5 nm as a light source, which has a shorter wavelength than the conventional exposure using ArF excimer laser light having a wavelength of 193 nm, has been proposed. Since EUV lithography has a short light source wavelength and very high light absorption, it needs to be performed in a vacuum. In the EUV wavelength region, the refractive index of most substances is slightly smaller than 1. For this reason, the EUV lithography cannot use a transmission type refractive optical system which has been used conventionally, and becomes a reflection optical system. Accordingly, the photomask used as the original plate must be a reflective mask because a conventional transmissive mask cannot be used. (Hereinafter, in the present specification, a reflective mask used for EUV lithography may be referred to as an EUV mask or an EUV reflective mask).

(EUVマスクとブランク構造の説明)
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に、露光光源波長に対して高い反射率を示す多層反射層(MoとSiを約7nmの周期で、40周期以上=全80層以上が形成される)と、多層反射層の保護層(Ru等を約2.5nm)と、露光光源波長の吸収層とが順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電層が形成されている。また、多層反射層の保護層と、吸収層の間に緩衝層を有する構造を持つEUVマスクもある。反射型マスクブランクから反射型マスクへ加工する際には、EB(電子線)リソグラフィとエッチング技術とにより吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部とからなる回路パターンを形成する。このように作製された反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。
(Description of EUV mask and blank structure)
A reflective mask blank, which is the basis of such a reflective mask, is a multilayer reflective layer (Mo and Si with a period of about 7 nm, 40 periods on a low thermal expansion substrate and having a high reflectance with respect to the exposure light source wavelength). Above = all 80 layers or more are formed), a protective layer of a multilayer reflective layer (Ru or the like is about 2.5 nm), and an absorption layer of the exposure light source wavelength are formed in order, and further on the back surface of the substrate A back surface conductive layer for an electrostatic chuck in the exposure machine is formed. There is also an EUV mask having a structure having a protective layer of a multilayer reflective layer and a buffer layer between the absorption layers. When processing from a reflective mask blank to a reflective mask, the absorption layer is partially removed by EB (electron beam) lithography and etching technology, and in the case of a structure having a buffer layer, this is also removed and absorbed. A circuit pattern including a portion and a reflection portion is formed. The light image reflected by the reflection type mask thus manufactured is transferred onto the semiconductor substrate via the reflection optical system.

(EUVマスクの吸収層の膜厚と反射率の説明)
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角(通常6度)で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンには、エッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイング(射影効果)と呼ばれ、反射型マスクの原理的課題の一つである。
(Explanation of the film thickness and reflectance of the absorption layer of the EUV mask)
In an exposure method using a reflective optical system, irradiation is performed at an incident angle (usually 6 degrees) inclined by a predetermined angle from the vertical direction with respect to the mask surface. Therefore, when the absorption layer is thick, a shadow of the pattern itself is generated. Therefore, since the reflection intensity in the shadowed portion is smaller than that in the non-shadowed portion, the contrast is lowered, and the transferred pattern is blurred in the edge portion and deviated from the design dimension. This is called shadowing (projection effect) and is one of the fundamental problems of the reflective mask.

このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚は薄くし、パターンの高さを低くすることが有効であるが、吸収層の膜厚が薄くなると、吸収層における露光光の減衰量が低下し遮光性が不足する事で、転写コントラストが低下し、転写パターンの精度低下となる。つまり吸収層を薄くし過ぎると転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。シャドーイングと吸収層の露光光吸収率の観点から、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね50〜90nmの間になっており、EUV光(極端紫外光)の吸収層での反射率
は0.5〜3%程度である。
In order to prevent such blurring of the pattern edge portion and deviation from the design dimension, it is effective to reduce the thickness of the absorption layer and reduce the height of the pattern, but when the thickness of the absorption layer becomes thin Since the attenuation amount of the exposure light in the absorption layer is reduced and the light shielding property is insufficient, the transfer contrast is lowered and the accuracy of the transfer pattern is lowered. That is, if the absorption layer is too thin, the contrast necessary for maintaining the accuracy of the transfer pattern cannot be obtained. From the viewpoint of shadowing and the exposure light absorptance of the absorbing layer, it is a problem whether the absorbing layer is too thick or too thin, so it is currently between 50 and 90 nm, and EUV light (extremely The reflectance at the absorbing layer (ultraviolet light) is about 0.5 to 3%.

(隣接するチップの多重露光の説明)
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チップ外周部が重なる領域が存在する場合がある。これは半導体基板(ウエハ)1枚あたりに取れるチップを出来るだけ増加したいという生産性向上のために、チップを高密度に配置するためである。この場合、この外周部が重なる領域については複数回(最大で4回)に渡り露光(多重露光)されることになる。この転写パターンのチップ外周部はマスク上でも外周部であり、通常、吸収層の部分である。しかしながら、上述したようにEUV光の吸収層上での反射率は、0.5〜3%程度あるため、多重露光によりチップ外周部が感光してしまう問題があった。さらに、EUV光源は5から15nmの範囲の光で特に13.5nmにその放射スペクトルのピークを有するが(以下、EUV光源を波長5から15nmの光、又は13.5nm帯の光と呼ぶ)、アウトオブバンド(Out of Band)と呼ばれる13.5nm帯以外の真空紫外線から近赤外線領域の光も放射することが知られている。このアウトオブバンドは本来不必要であり、半導体基板に塗布されたレジストを感光することから、フィルターなどで除去すべき不要な光である。しかしながらタンタル(Ta)を用いた吸収層は真空紫外線から遠紫外線領域の光も反射することから、上述の通り、隣接したチップの境界領域近傍の半導体配線部分において無視できない光量が積算され、配線パターンの寸法に影響を与える問題が発生する。このため、マスク上のチップ外周部に通常の吸収層よりもEUV光の遮光性の高い領域(以下、遮光枠と呼ぶ)を設ける必要性が生じた。
(Explanation of multiple exposure of adjacent chips)
On the other hand, when a transfer circuit pattern is formed on a semiconductor substrate using a reflective mask, chips having a plurality of circuit patterns are formed on one semiconductor substrate. There may be a region where the outer periphery of the chip overlaps between adjacent chips. This is because the chips are arranged at a high density in order to improve productivity so as to increase as many chips as possible per semiconductor substrate (wafer). In this case, the region where the outer peripheral portions overlap is exposed (multiple exposure) a plurality of times (up to four times). The chip outer peripheral portion of this transfer pattern is also the outer peripheral portion on the mask, and is usually the absorption layer portion. However, as described above, since the reflectance of the EUV light on the absorption layer is about 0.5 to 3%, there is a problem that the outer peripheral portion of the chip is exposed by multiple exposure. Furthermore, although the EUV light source has a light spectrum in the range of 5 to 15 nm and has a peak of its emission spectrum, particularly at 13.5 nm (hereinafter, the EUV light source is referred to as light having a wavelength of 5 to 15 nm or 13.5 nm band), It is known that light in the near infrared region is emitted from vacuum ultraviolet rays other than the 13.5 nm band called out-of-band (Out of Band). This out-of-band is unnecessary and is unnecessary light to be removed by a filter or the like because the resist applied to the semiconductor substrate is exposed. However, since the absorption layer using tantalum (Ta) also reflects light in the vacuum ultraviolet to far ultraviolet region, as described above, a light amount that cannot be ignored is integrated in the semiconductor wiring portion near the boundary region of adjacent chips, and the wiring pattern is integrated. A problem occurs that affects the dimensions. For this reason, it has become necessary to provide a region (hereinafter referred to as a light-shielding frame) having a higher light-shielding property of EUV light than a normal absorption layer on the chip outer periphery on the mask.

このような問題を解決するために、反射型マスクの吸収層から多層反射層までを掘り込んだ溝を形成することで多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている(例えば、特許文献1参照)。   In order to solve such a problem, by reducing the reflectance of the multilayer reflective layer by forming a groove dug from the absorption layer of the reflective mask to the multilayer reflective layer, the light shielding property with respect to the wavelength of the exposure light source is reduced. A reflective mask provided with a high light-shielding frame has been proposed (see, for example, Patent Document 1).

遮光枠の無い反射型マスク100の概略平面図を図1(a)に、概略断面図を図2(a)に示す。これに対して、多層反射層までを掘り込んだ遮光枠11を有する反射型マスク101の概略平面図を図1(b)に、概略断面図を図2(b)に示す。図1(b)では、イメージフィールド(回路パターン部)10を取り囲むように遮光枠11が形成されている。   A schematic plan view of a reflective mask 100 without a light shielding frame is shown in FIG. 1A, and a schematic cross-sectional view is shown in FIG. On the other hand, FIG. 1B shows a schematic plan view of a reflective mask 101 having a light shielding frame 11 dug up to the multilayer reflective layer, and FIG. In FIG. 1B, a light shielding frame 11 is formed so as to surround the image field (circuit pattern portion) 10.

特開2009−212220号公報JP 2009-212220 A

しかしながら、単に吸収層4と多層反射層2を掘り込んだだけの遮光枠11では、遮光枠11よりも内側のイメージフィールド(回路パターン部)10と、遮光枠の外側は、電気的に浮遊しており導通が取れていない。このマスクをEUV露光機で使用すると、EUV光(極端紫外光)の光電効果によって、EUVマスクに使用される金属材料(主として、Ta、Mo、Si等)から光電子が放出され、電気的に正に帯電(チャージアップ)する。これによって、露光機内の異物の付着を招き、転写欠陥を誘発するという問題が生じる。また、マスク製造工程中の電子線を使った測長SEMや電子ビーム検査機においても、電子線が照射された際の負の帯電が生じる事でノイズ成分が増え正確な測定や電子ビーム検査が出来ないという問題が生じる。   However, in the light shielding frame 11 in which the absorption layer 4 and the multilayer reflective layer 2 are simply dug, the image field (circuit pattern portion) 10 inside the light shielding frame 11 and the outside of the light shielding frame are electrically floating. Is not connected. When this mask is used in an EUV exposure machine, photoelectrons are emitted from metal materials (mainly Ta, Mo, Si, etc.) used for the EUV mask due to the photoelectric effect of EUV light (extreme ultraviolet light), and are electrically positive. Is charged (charged up). This causes a problem that foreign matter in the exposure machine is attached and transfer defects are induced. In addition, even in length measurement SEM and electron beam inspection machines that use electron beams during the mask manufacturing process, negative charge is generated when an electron beam is irradiated, increasing the noise component and enabling accurate measurement and electron beam inspection. The problem of not being possible arises.

特許文献1では、このような露光時の帯電の対策として、多層反射層2の最下層の数層(導電性を有するMoを少なくとも含む)を残す構造や、多層反射層2の下地にTaもしくはCrを含む金属導電層を予め1層設ける構造を提案している。   In Patent Document 1, as a countermeasure against such charging at the time of exposure, a structure in which several layers (including at least Mo having conductivity) of the lowermost layer of the multilayer reflective layer 2 are left, or Ta or the base layer of the multilayer reflective layer 2 is used. A structure in which one metal conductive layer containing Cr is provided in advance has been proposed.

しかしながら、多層反射層2の最下層の数層を残す方法は、ドライエッチングやウェットエッチングにより多層反射層2を掘り込む際のエッチングレートがマスク面内で均一でないため、残したい層数を均一に加工することは難しい。   However, in the method of leaving the lowermost layers of the multilayer reflective layer 2, the etching rate when the multilayer reflective layer 2 is dug by dry etching or wet etching is not uniform in the mask plane, so the number of layers to be retained is uniform. It is difficult to process.

また、加工出来たとしても、本来EUV光の反射率を極力ゼロに下げることを目的とする遮光枠11の領域で多層反射層2を数層でも残すことは、吸収層4よりもEUV光反射率が増加する逆の効果に繋がる可能性が高い。例えば、Mo/Siが2周期分残った場合の反射率は、計算上約1.8%程度のEUV光反射率となり、EUVマスクの遮光枠11の指標と言われている0.3%以下を遥かに上回ってしまう。   Even if it can be processed, leaving several layers of the multilayer reflective layer 2 in the region of the light shielding frame 11 originally intended to reduce the reflectance of the EUV light to zero as much as possible is more effective than the absorbing layer 4 to reflect the EUV light. It is likely to lead to the opposite effect of increasing the rate. For example, the reflectance when Mo / Si remains for two cycles is an EUV light reflectance of about 1.8% in calculation, and is 0.3% or less, which is said to be an index of the light shielding frame 11 of the EUV mask. Far surpasses.

また多層反射層2の下地にTaもしくはCrを含む金属導電層を予め1層設ける構造による対策では、チャージアップは抑制することができるが、EUVソグラフィの露光光源波長に含まれるアウトオブバンドについては、Ta、Cr等の金属層では反射率が高いためアウトオブバンドの反射率の増大という別の問題を生じてしまう。   In addition, in the measure by the structure in which one metal conductive layer containing Ta or Cr is previously provided on the base of the multilayer reflective layer 2, the charge-up can be suppressed, but the out-of-band included in the exposure light source wavelength of EUV sography Further, the metal layer of Ta, Cr, etc. has a high reflectivity, which causes another problem of an increase in out-of-band reflectivity.

上記の遮光帯形成時の問題以外では、公知のEUVブランクは多層反射層2、吸収層4によりイメージフィールドの電子線描画時に帯電(チャージアップ)が低減されると考えられているが、微細化の進展により要求される基準も厳しくなるため軽微な影響もより低減を目指す必要がある。その為、帯電の影響がより低減する構造として導電層の存在が重要になっている。   Except for the above problems when forming a light-shielding band, known EUV blanks are considered to be reduced in charge (charge-up) during electron beam writing in an image field by the multilayer reflective layer 2 and the absorption layer 4. As the standards required by the development of the system become stricter, it is necessary to aim to reduce the minor impacts. For this reason, the presence of a conductive layer is important as a structure in which the influence of charging is further reduced.

本発明は上記問題点に鑑みてなされたものであり、イメージフィールド(回路パターン部)10とマスク外周部の導通が取れ、帯電(チャージアップ)に起因する欠陥を招くことがなく、半導体基板で多重露光されるチップの境界領域に相応するマスク領域から、EUVおよびDUV(Deep Ultra Violet:遠紫外線)の反射を除去する遮光枠11を有する反射型マスクを提供することを目的とする。   The present invention has been made in view of the above-described problems. The image field (circuit pattern portion) 10 and the outer peripheral portion of the mask can be electrically connected to each other, so that defects caused by charging (charge-up) are not caused. It is an object of the present invention to provide a reflective mask having a light shielding frame 11 that removes reflection of EUV and DUV (Deep Ultra Violet) from a mask region corresponding to a boundary region of a multiple-exposed chip.

上記の課題を解決するために、本発明の請求項1の発明は、
波長5から15nmの光を露光光とするリソグラフィで用いられる反射型マスク用ブランクであって、
基板と、
前記基板上に形成された透明導電層と、
前記透明導電層上に形成された露光光を反射する多層反射層と、
前記多層反射層上に形成された前記多層反射層を保護する保護層と、
前記保護層上に形成された露光光を吸収する吸収層と、
前記基板の多層反射層とは反対面上に形成された裏面導電層とを有する
ことを特徴とする反射型マスクブランクとしたものである。
In order to solve the above problem, the invention of claim 1 of the present invention is:
A reflective mask blank used in lithography with light having a wavelength of 5 to 15 nm as exposure light,
A substrate,
A transparent conductive layer formed on the substrate;
A multilayer reflective layer for reflecting exposure light formed on the transparent conductive layer;
A protective layer for protecting the multilayer reflective layer formed on the multilayer reflective layer;
An absorbing layer for absorbing exposure light formed on the protective layer;
A reflective mask blank having a back conductive layer formed on a surface opposite to the multilayer reflective layer of the substrate.

請求項2記載の発明は、
周辺部に、前記吸収層、前記保護層、前記多層反射層が除去されたEUV光の反射率の低い領域である遮光枠を備えており、前記透明導電層が前記遮光枠の内側と外側とを電気的に導通し、露光光に含まれるアウトオブバンド光(13.5nm帯以外の真空紫外線から近赤外線領域の光)に対して、遮光枠が低反射率であることを特徴とする請求項1に記載の反射型マスクブランクとしたものである。
The invention according to claim 2
A light shielding frame which is a region having a low reflectance of EUV light from which the absorbing layer, the protective layer, and the multilayer reflective layer are removed is provided in a peripheral portion, and the transparent conductive layer includes an inner side and an outer side of the light shielding frame. And the light shielding frame has a low reflectance with respect to out-of-band light (light in a vacuum ultraviolet ray to near infrared region other than the 13.5 nm band) included in exposure light. The reflective mask blank according to Item 1 is used.

請求項3記載の発明は、
前記透明導電層は、ITO(酸化インジウム・スズ)と、酸化亜鉛と、酸化スズと、モリブデンシリサイド(MoSi)の酸化物や窒化物や酸窒化物との、透明導電材料の群から選ばれるいずれか又は複数を含んで形成されている事を特徴とする請求項1または2に記載の反射型マスクブランクとしたものである。
The invention described in claim 3
The transparent conductive layer is any one selected from the group of transparent conductive materials of ITO (indium tin oxide), zinc oxide, tin oxide, and molybdenum silicide (MoSi) oxides, nitrides, and oxynitrides. Or a reflective mask blank according to claim 1, wherein the reflective mask blank is formed to include a plurality of them.

請求項4記載の発明は、
前記透明導電層のシート抵抗が30Ω/sq以下である事を特徴とする請求項1〜3のいずれかに記載の反射型マスクブランクとしたものである。
The invention according to claim 4
The sheet resistance of the said transparent conductive layer is 30 ohms / sq or less, It is set as the reflective mask blank in any one of Claims 1-3 characterized by the above-mentioned.

請求項5記載の発明は、
波長5から15nmの光を露光光とするリソグラフィで用いられる反射型マスクであって、
基板と、
前記基板上に形成された透明導電層と、
前記透明導電層上に形成された露光光を反射する多層反射層と、
前記多層反射層上に形成された前記多層反射層を保護する保護層と、
前記保護層上に回路パターンが形成された露光光を吸収する吸収層と、
前記基板の多層反射層とは反対面上に形成された裏面導電層とを有し、
周辺部に、前記吸収層、前記保護層、前記多層反射層が除去されたEUV光の反射率の低い領域である遮光枠を備えており、前記透明導電層が前記遮光枠の内側と外側とを電気的に導通し、露光光に含まれるアウトオブバンド光(13.5nm帯以外の真空紫外線から近赤外線領域の光)に対して、遮光枠が低反射率であることを特徴とする反射型マスクとしたものである。
The invention according to claim 5
A reflective mask used in lithography with light having a wavelength of 5 to 15 nm as exposure light,
A substrate,
A transparent conductive layer formed on the substrate;
A multilayer reflective layer for reflecting exposure light formed on the transparent conductive layer;
A protective layer for protecting the multilayer reflective layer formed on the multilayer reflective layer;
An absorbing layer that absorbs exposure light having a circuit pattern formed on the protective layer;
A back surface conductive layer formed on a surface opposite to the multilayer reflective layer of the substrate,
A light shielding frame which is a region having a low reflectance of EUV light from which the absorbing layer, the protective layer, and the multilayer reflective layer are removed is provided in a peripheral portion, and the transparent conductive layer includes an inner side and an outer side of the light shielding frame. Is characterized in that the light-shielding frame has a low reflectance with respect to out-of-band light (light in the vacuum ultraviolet to near infrared region other than the 13.5 nm band) included in the exposure light. It is a type mask.

請求項6記載の発明は、
前記透明導電層は、ITO(酸化インジウム・スズ)と、酸化亜鉛と、酸化スズと、モリブデンシリサイド(MoSi)の酸化物や窒化物や酸窒化物との、透明導電材料の群から選ばれるいずれか又は複数を含んで形成されている事を特徴とする請求項5記載の反射型マスクとしたものである。
The invention described in claim 6
The transparent conductive layer is any one selected from the group of transparent conductive materials of ITO (indium tin oxide), zinc oxide, tin oxide, and molybdenum silicide (MoSi) oxides, nitrides, and oxynitrides. The reflective mask according to claim 5, wherein the reflective mask is formed to include a plurality of them.

請求項7記載の発明は、
前記透明導電層のシート抵抗が30Ω/sq以下である事を特徴とする請求項1または請求項5または6に記載の反射型マスクとしたものである。
The invention described in claim 7
7. The reflective mask according to claim 1, wherein the transparent conductive layer has a sheet resistance of 30 Ω / sq or less.

多層反射層2を除去する掘り込みタイプの遮光枠11が形成されたEUVマスクにおいて、遮光枠11の内側のイメージフィールド(回路パターン部)10と遮光枠11の外側との導通が取れるため、電子線を使った測長SEMによる測定時、電子ビーム検査機による回路パターン部検査時、およびEUVリソグラフィでのEUV露光時において、帯電を防止することができる。導通を取るために設けた透明導電層により、遮光枠領域でアウトオブバンドの表面反射率低減及び吸収が起こり、また透明導電層と基板を一旦透過して裏面導電層5から反射して再度戻ってくる光成分も透明導電層で減衰するため、透明導電層のない、公知の遮光枠11よりもアウトオブバンドの低減が図れる。また電気抵抗の少ない透明導電層6の存在は、イメージフィールドの電子線描画時も有効に作用し、帯電(チャージアップ)の低減に役立つ。このため、高品質のマスクを提供できると共に、EUVリソグラフィでのEUV露光時においては、EUVマスクへの異物の付着を低減することができるため、高品質のウエハ転写パターンを得ることが可能となる。   In the EUV mask on which the digging-type light shielding frame 11 for removing the multilayer reflective layer 2 is formed, the image field (circuit pattern portion) 10 inside the light shielding frame 11 and the outside of the light shielding frame 11 can be electrically connected. Charging can be prevented at the time of measurement by a length measuring SEM using a line, at the time of inspection of a circuit pattern portion by an electron beam inspection machine, and at the time of EUV exposure by EUV lithography. The transparent conductive layer provided for electrical conduction causes out-of-band surface reflectance reduction and absorption in the light shielding frame region, and once passes through the transparent conductive layer and the substrate, is reflected from the back surface conductive layer 5 and returns again. Since the incoming light component is also attenuated by the transparent conductive layer, the out-of-band can be reduced as compared with the known light shielding frame 11 without the transparent conductive layer. Further, the presence of the transparent conductive layer 6 having a small electric resistance effectively acts at the time of drawing an electron beam in the image field, and helps to reduce charging (charge-up). For this reason, it is possible to provide a high quality mask and to reduce the adhesion of foreign matters to the EUV mask during EUV exposure in EUV lithography, so that a high quality wafer transfer pattern can be obtained. .

従来の反射型マスクの一例で、遮光枠を有さない反射型マスク(a)と遮光枠を有する反射型マスク(b)の概略平面図。FIG. 6 is a schematic plan view of a reflective mask (a) having no light shielding frame and a reflective mask (b) having a light shielding frame, as an example of a conventional reflective mask. 従来の反射型マスクの一例で、遮光枠を有さない反射型マスク(a)と遮光枠を有する反射型マスク(b)の概略断面図。FIG. 6 is a schematic cross-sectional view of a reflective mask (a) having no light shielding frame and a reflective mask (b) having a light shielding frame, as an example of a conventional reflective mask. 本発明による透明導電層を有するEUV反射型マスクブランクの一例で、反射型マスクブランク(a)の概略断面図、遮光枠形成後の反射型マスクの概略平面図(b)と概略断面図(c)。1 is a schematic cross-sectional view of a reflective mask blank (a), a schematic plan view (b) and a schematic cross-sectional view (c) of a reflective mask after a light shielding frame is formed, as an example of an EUV reflective mask blank having a transparent conductive layer according to the present invention. ). 本発明による遮光枠を有する反射型マスクの製造工程の一例を示す工程フロー。The process flow which shows an example of the manufacturing process of the reflective mask which has the light-shielding frame by this invention. 本発明による遮光枠を有するEUV反射型マスクの製造工程の一例の一部分を示す概略断面図。The schematic sectional drawing which shows a part of example of the manufacturing process of the EUV reflective mask which has the light-shielding frame by this invention. 本発明による遮光枠を有するEUV反射型マスクの製造工程の一例の他の部分を示す概略断面図。The schematic sectional drawing which shows the other part of an example of the manufacturing process of the EUV reflective mask which has the light-shielding frame by this invention.

(本発明の反射型マスクの構成・レイアウト)
以下、本発明に係る実施形態について、図面を参照しながら説明する。
(Configuration and layout of the reflective mask of the present invention)
Hereinafter, embodiments according to the present invention will be described with reference to the drawings.

まず、本発明の反射型マスクの構造について説明する。図3(a)は反射型マスクブランクス(反射型マスクブランク)図3(b)は反射型マスク、図3(c)は図3(b)の破線A−A‘に沿って切断した概略断面図である。より具体的には、EUV光を用いた露光に使用するマスク用のブランクスおよびそれを用いた反射型マスクである。このEUV光の波長は、例えば13.5nmである。基板1の一面上に透明導電層6、多層反射層2、保護層3、吸収層4をこの順番で積層して形成する。保護層3と吸収層4の間には、緩衝層が形成されている場合もある。緩衝層は、吸収層4のイメージフィールド10の修正時に、下地の保護層3にダメージを与えないために設けられる層である。基板1の多層反射層2とは反対面側には裏面導電層5を形成し図3(a)の反射型マスクブランクが完成する。透明導電層6は公知のCVDやスパッタリング法、イオンプレーティング法、真空蒸着法を用いて形成する。多層反射層2、保護層3、吸収層4、裏面導電層5は公知のスパッタリング法を用いて形成する。   First, the structure of the reflective mask of the present invention will be described. 3A is a reflective mask blank (reflective mask blank), FIG. 3B is a reflective mask, and FIG. 3C is a schematic cross-section cut along the broken line AA ′ in FIG. 3B. FIG. More specifically, a blank for a mask used for exposure using EUV light and a reflective mask using the same. The wavelength of this EUV light is 13.5 nm, for example. On one surface of the substrate 1, a transparent conductive layer 6, a multilayer reflective layer 2, a protective layer 3, and an absorption layer 4 are laminated in this order. A buffer layer may be formed between the protective layer 3 and the absorption layer 4. The buffer layer is a layer provided so as not to damage the underlying protective layer 3 when the image field 10 of the absorption layer 4 is corrected. A back conductive layer 5 is formed on the opposite side of the substrate 1 from the multilayer reflective layer 2 to complete the reflective mask blank of FIG. The transparent conductive layer 6 is formed using a known CVD, sputtering method, ion plating method, or vacuum deposition method. The multilayer reflective layer 2, the protective layer 3, the absorption layer 4, and the back surface conductive layer 5 are formed using a known sputtering method.

より具体的に説明する。   This will be described more specifically.

反射型マスクブランクス102は、波長5から15nmの光を露光光とするリソグラフィで用いられる。基板1は、石英(SiO)を主成分とし酸化チタン(TiO)を含む材料で形成されている。透明導電層6は、基板1上に形成されている。ITO(酸化インジウム・スズ)、酸化亜鉛、酸化スズ、モリブデンシリサイド(MoSi)酸化物、窒化物、酸窒化物などの透明導電層で形成されている。多層反射層2は、透明導電層6上に形成され露光光を反射する層である。多層反射層2は、モリブデン(Mo)を材料とする層と珪素(Si)を材料とする層とが重ねられた層が複数重ねられることで構成された多層構造で形成されている。保護層3は、多層反射層2上に形成され多層反射層2を保護するものである。保護層3は単層構造もしくは積層構造となっており、ルテニウム(Ru)またはシリコン(Si)のいずれかを含む材料で形成されている。保護層3が積層構造である場合、保護層3の最上層がルテニウム(Ru)の酸化物や窒化物や酸窒化物、珪素(Si)の酸化物や窒化物や酸窒化物のいずれかを含む材料で形成されている。吸収層4は、保護層3上に形成され露光光を吸収するものである。裏面導電層5は、基板1の多層反射層2とは反対面上に形成されている。裏面導電層5は、クロム(Cr)またはタンタル(Ta)のいずれかの金属もしくはその酸化物や窒化物や酸窒化物のいずれかを含む材料で形成されている。 The reflective mask blank 102 is used in lithography using light having a wavelength of 5 to 15 nm as exposure light. The substrate 1 is made of a material containing quartz (SiO 2 ) as a main component and titanium oxide (TiO 2 ). The transparent conductive layer 6 is formed on the substrate 1. It is formed of a transparent conductive layer made of ITO (indium tin oxide), zinc oxide, tin oxide, molybdenum silicide (MoSi) oxide, nitride, oxynitride or the like. The multilayer reflective layer 2 is a layer that is formed on the transparent conductive layer 6 and reflects exposure light. The multilayer reflective layer 2 is formed with a multilayer structure formed by stacking a plurality of layers in which a layer made of molybdenum (Mo) and a layer made of silicon (Si) are stacked. The protective layer 3 is formed on the multilayer reflective layer 2 and protects the multilayer reflective layer 2. The protective layer 3 has a single-layer structure or a stacked structure, and is formed of a material containing either ruthenium (Ru) or silicon (Si). When the protective layer 3 has a laminated structure, the uppermost layer of the protective layer 3 is made of any of ruthenium (Ru) oxide, nitride, oxynitride, silicon (Si) oxide, nitride, oxynitride. It is made of a material that contains it. The absorption layer 4 is formed on the protective layer 3 and absorbs exposure light. The back surface conductive layer 5 is formed on the surface of the substrate 1 opposite to the multilayer reflective layer 2. The back surface conductive layer 5 is formed of a material containing any one of chromium (Cr) and tantalum (Ta), or an oxide, nitride, or oxynitride thereof.

本マスクの製造方法を図4および図5、図6に示す。図4は工程を、図5、図6に加工
状態の断面図を示す。上記で説明した図3(a)のブランクスを用意し(図で「開始」の工程)、以下の工程で吸収層4にイメージフィールド(回路パターン)10と遮光枠11を形成する。電子線に反応を示す化学増幅系や非化学増幅系レジスト9を塗布(S1の工程)し、所定のイメージフィールド(回路パターン部)10の描画を行い、その後アルカリ溶液などで現像(S2)を行いイメージフィールドを形成する。形成したレジスト9のパターンをマスクにフッ素系ガスや塩素系ガスを用いたガスプラズマによるエッチング(S3)を行い、不要なレジスト9のパターンを酸素プラズマによる灰化や硫酸やオゾン水などの酸化薬液による分解、ないしは有機溶剤などで溶解除去する。その後必要に応じて酸・アルカリ系薬品やオゾンガスや水素ガスなどを溶解した超純水や有機アルカリ系薬品、界面活性剤などによる洗浄処理と遠心力を利用したスピン乾燥(S4)を行う。以上でイメージフィールド(回路パターン部)10が形成された。
The manufacturing method of this mask is shown in FIG. 4, FIG. 5, and FIG. FIG. 4 shows the process, and FIGS. 5 and 6 show sectional views of the processed state. The blanks shown in FIG. 3A described above are prepared (step “start” in the figure), and the image field (circuit pattern) 10 and the light shielding frame 11 are formed on the absorption layer 4 in the following steps. A chemical amplification system or non-chemical amplification system resist 9 that reacts with an electron beam is applied (step S1), a predetermined image field (circuit pattern portion) 10 is drawn, and then developed (S2) with an alkaline solution or the like. To form an image field. Etching with gas plasma using fluorine-based gas or chlorine-based gas (S3) using the formed resist 9 pattern as a mask, and unnecessary resist 9 pattern is ashed with oxygen plasma or oxidized chemical solution such as sulfuric acid or ozone water. Dissolve by removal with an organic solvent. Thereafter, if necessary, cleaning treatment using ultrapure water, organic alkaline chemicals, surfactants, etc. in which acid / alkali chemicals, ozone gas, hydrogen gas, etc. are dissolved, and spin drying using centrifugal force (S4) are performed. Thus, the image field (circuit pattern portion) 10 was formed.

次にイメージフィールド(回路パターン部)10の周囲の部分にイメージフィールド10を取り囲むように遮光枠11を形成する。上記の工程S4で形成されたマスクに紫外線または電子線に反応を示すレジスト29を塗布する(S5)。次に遮光枠11を露光または電子線や紫外線で描画を行い、前記と同じく現像(S6)、エッチング(S7)、レジストの除去、洗浄、乾燥(S8)を行い遮光枠11を完成する。エッチング工程(S7)ではまず保護層3の除去をフッ素系ガスプラズマを用い、多層反射膜2は保護層3と同じくフッ素系ガスプラズマもしくは塩素ガス系プラズマを交互に用いる方法を行う。   Next, a light shielding frame 11 is formed around the image field (circuit pattern portion) 10 so as to surround the image field 10. A resist 29 that reacts to ultraviolet rays or electron beams is applied to the mask formed in step S4 (S5). Next, the light shielding frame 11 is exposed or drawn with an electron beam or ultraviolet light, and development (S6), etching (S7), resist removal, washing, and drying (S8) are performed as described above to complete the light shielding frame 11. In the etching step (S7), first, the protective layer 3 is removed using fluorine-based gas plasma, and the multilayer reflective film 2 is subjected to a method of alternately using fluorine-based gas plasma or chlorine gas-based plasma in the same manner as the protective layer 3.

以上の工程により新構造遮光枠ありの反射型マスク103が完成する。   The reflective mask 103 with the new structure light-shielding frame is completed through the above steps.

言い換えると、反射型マスク103は、吸収層4、を選択的に除去することでイメージフィールド(回路パターン部)10が形成され、イメージフィールド(回路パターン部)10を除くイメージフィールド(回路パターン部)10の周囲の部分に、吸収層4と保護層3と多層反射層2とを選択的に除去した枠状の遮光枠領域11が形成されている。したがって、枠状の遮光枠領域11に透明導電層6が設けられることになる。本発明によれば、多層反射層2を除去する掘り込みタイプの遮光枠11が形成されたEUVマスクにおいて、遮光枠11の内側のイメージフィールド(回路パターン部)10と遮光枠の外側12との導通が取れるため、電子線を使った測長SEMによる測定時、電子ビーム検査機によるパターン検査時、およびEUVリソグラフィでのEUV露光時において、帯電を防止することができる。導通を取るために設けた透明導電層により、遮光枠領域11でアウトオブバンドの表面反射率低減及び減衰が起こり、また透明導電層と基板を一旦透過して裏面導電層5から反射して再度戻ってくる光成分も透明導電層で減衰するため、透明導電層のない、公知の遮光枠11よりもアウトオブバンドの低減が図れる。これにより半導体基板上に塗布されたレジストの感光を避けることも可能となる。   In other words, in the reflective mask 103, the image field (circuit pattern portion) 10 is formed by selectively removing the absorption layer 4, and the image field (circuit pattern portion) excluding the image field (circuit pattern portion) 10 is formed. A frame-shaped light-shielding frame region 11 in which the absorption layer 4, the protective layer 3, and the multilayer reflective layer 2 are selectively removed is formed in a portion around 10. Therefore, the transparent conductive layer 6 is provided in the frame-shaped light shielding frame region 11. According to the present invention, in an EUV mask in which a digging-type light shielding frame 11 for removing the multilayer reflective layer 2 is formed, an image field (circuit pattern portion) 10 inside the light shielding frame 11 and an outer side 12 of the light shielding frame 11 Since continuity can be obtained, charging can be prevented during measurement by a length measuring SEM using an electron beam, pattern inspection by an electron beam inspection machine, and EUV exposure by EUV lithography. Due to the transparent conductive layer provided for the purpose of conduction, out-of-band surface reflectance reduction and attenuation occur in the light shielding frame region 11, and the transparent conductive layer and the substrate are once transmitted and reflected from the back surface conductive layer 5 and again. Since the returning light component is also attenuated by the transparent conductive layer, the out-of-band can be reduced as compared with the known light shielding frame 11 without the transparent conductive layer. This also makes it possible to avoid exposure of the resist applied on the semiconductor substrate.

(本発明の反射型マスクの構成の詳細:帯電状況の説明)
EUVマスク材料の表面の抵抗値は、使用される材料(Ta、Ru、Mo、Si)に固有の導電率や膜厚、材料の成膜状態(ポーラス、表面の酸化程度など)により異なる。
(Details of Configuration of Reflective Mask of the Present Invention: Explanation of Charging Status)
The resistance value of the surface of the EUV mask material varies depending on the specific conductivity and film thickness of the material used (Ta, Ru, Mo, Si), and the film formation state (porous, surface oxidation degree, etc.) of the material.

また、EUVマスク材料の物性に限らず、電子線を使った測長SEMによる測定、電子ビーム検査機によるパターン検査、EUVリソグラフィでのEUV露光などの使用環境に応じて、帯電状況に変化がある。   In addition to the physical properties of the EUV mask material, there is a change in the charging state depending on the use environment such as measurement by a length measuring SEM using an electron beam, pattern inspection by an electron beam inspection machine, EUV exposure in EUV lithography, etc. .

電子線を使った測長SEMによる測定、電子ビーム検査機によるパターン検査では、照射電子線量が多い条件が想定される場合、帯電(チャージアップ)の問題が大きい事が予想される。
EUVリソグラフィでのEUV露光では、光電効果によって放出される電子の運動エネルギーは下記式(1)で表される。
In the measurement by the length measuring SEM using the electron beam and the pattern inspection by the electron beam inspection machine, it is expected that the problem of charging (charge-up) is large when a condition with a large irradiation electron dose is assumed.
In EUV exposure in EUV lithography, the kinetic energy of electrons emitted by the photoelectric effect is expressed by the following formula (1).

照射されるEUV光の波長は一定(13.5nm)であるため、運動エネルギーは一定であるが、EUV光の強度(光量)が大きくなると、放出される電子の量も増加するため、帯電(チャージアップ)の問題が大きくなる。
これらの問題に対して、今回導入した透明導電層が効果を及ぼし、より高精度なマスクの作製につなげる事が出来る。
Since the wavelength of the EUV light to be irradiated is constant (13.5 nm), the kinetic energy is constant. However, when the intensity (light quantity) of the EUV light increases, the amount of emitted electrons also increases. The problem of (charge-up) increases.
The transparent conductive layer introduced this time has an effect on these problems, and can lead to the production of a more accurate mask.

式(1)のPは仕事関数と呼ばれ、電子を材料から飛び出す上で最低限必要な仕事量(エネルギー)であり、材料固有の値を持つ。   P in the formula (1) is called a work function, and is the minimum work amount (energy) necessary for ejecting electrons from the material, and has a value specific to the material.

eV=hμ−P ・・・式(1)
<左辺>
eV:放出される電子が持つ運動エネルギー
e:電子の電荷
V:電子が持つエネルギーを電位差に換算した場合の電位差
<右辺>
hμ:入射する光のエネルギー
h:プランク定数
μ:光の振動数=1/λ(λ:波長=EUVでは13.5nm)
P:ブランク材料の仕事関数
eV = hμ-P (1)
<Left side>
eV: Kinetic energy of emitted electrons e: Charge of electrons V: Potential difference when energy of electrons is converted into potential difference <right side>
hμ: energy of incident light h: Planck's constant μ: frequency of light = 1 / λ (λ: wavelength = 13.5 nm for EUV)
P: Work function of blank material

(本発明の反射型マスクの構成の詳細:透明導電層)
図3(a)の透明導電層6は、EUV光に対して反射率が低く、アウトオブバンドに対しても反射率が低く、また導電性の高い透明導電層を用いる。透明導電層としては、例えば酸化インジウム・スズ合金(ITO)、酸化亜鉛、酸化スズ、酸化アンチモン、モリブデンシリサイド(MoSi)酸化物や窒化物又は酸窒化物、タンタル等の薄膜やこれらを複数含有させた透明導電層が使用でき、所望の導電性を得るため、添加物のドーピングなどを行う。さらに透明導電層として単層で述べたが、これらの透明導電層を多層構成しても良い。またこれら以外にも、EUV光を反射せず導電性を得られる透明導電層であれば問題ない。透明導電層の導電性は、マスクブランクを加工する際に問題が起こる可能性のある20000Ω/Sq以下のシート抵抗であり、SEMで観察する際に帯電を防止できる導電性を有しておれば良い為、公知のITO等の透明導電層と同等のシート抵抗を有しており、特に30Ω/Sq以下のシート抵抗の透明導電層である事が望ましい。透明導電層の厚さは特に限定されるものではないが、100nm以上の厚さが好ましい。多層反射層2を掘り込む際に選択比がある事が必要となる。透明導電層6の構成は導電性、アウトオブバンドの吸収率と減衰率、透明導電層6の表面平坦性、対薬品耐性、層間の密着性などを考慮しても厚みがあるほうが有利になる。その為、透明導電層6表面でのEUV反射率が公知の遮光枠11よりも低い構成であり、且つ反射型マスクの欠陥の元となる異物が発生しなければ透明導電層6の厚みは限定されない。また反射型マスクの洗浄を行う際、ITOなどの透明導電層が洗浄に用いる薬品への耐性が弱い場合は、EUV反射率の向上しない範囲であれば、透明導電層6の保護層を透明導電層6と多層反射層2の間に構成してもよい。保護層としては、たとえば酸化シリコン、窒化シリコン、ポリシリコン等の対酸性を持つ物質や又は下層に透明導電層6があり、上層の多層反射層との間で、絶縁状態にならない範囲であれば、保護層としてDLC(ダイヤモンドライクカーボン)やSiCなどを単体として用いる又は、ドーピングを行いより導電性を向上させて用いる事が出来る。
(Details of the configuration of the reflective mask of the present invention: transparent conductive layer)
The transparent conductive layer 6 in FIG. 3A uses a transparent conductive layer that has low reflectivity with respect to EUV light, low reflectivity with respect to out-of-band, and high conductivity. As the transparent conductive layer, for example, an indium-tin oxide alloy (ITO), zinc oxide, tin oxide, antimony oxide, molybdenum silicide (MoSi) oxide, nitride or oxynitride, tantalum or other thin films or a plurality of these are included. A transparent conductive layer can be used, and an additive is doped to obtain a desired conductivity. Further, although the transparent conductive layer is described as a single layer, these transparent conductive layers may be formed in multiple layers. Besides these, there is no problem as long as it is a transparent conductive layer that can obtain conductivity without reflecting EUV light. The conductivity of the transparent conductive layer is a sheet resistance of 20000Ω / Sq or less, which may cause problems when processing a mask blank, and has a conductivity that can prevent charging when observed with an SEM. Since it is good, it has a sheet resistance equivalent to that of a known transparent conductive layer such as ITO, and is particularly preferably a transparent conductive layer having a sheet resistance of 30 Ω / Sq or less. The thickness of the transparent conductive layer is not particularly limited, but a thickness of 100 nm or more is preferable. It is necessary to have a selection ratio when digging the multilayer reflective layer 2. The thickness of the transparent conductive layer 6 is advantageous even when considering conductivity, out-of-band absorption and attenuation, surface flatness of the transparent conductive layer 6, resistance to chemicals, adhesion between layers, and the like. . Therefore, the thickness of the transparent conductive layer 6 is limited if the EUV reflectance on the surface of the transparent conductive layer 6 is lower than that of the known light-shielding frame 11 and no foreign matter that causes defects in the reflective mask is generated. Not. Further, when the reflective mask is cleaned, if the transparent conductive layer such as ITO is weakly resistant to chemicals used for cleaning, the protective layer of the transparent conductive layer 6 is made transparent if the EUV reflectance is not improved. You may comprise between the layer 6 and the multilayer reflective layer 2. FIG. As the protective layer, for example, a material having acid resistance such as silicon oxide, silicon nitride, polysilicon, or the like, or the transparent conductive layer 6 in the lower layer and within the range not in an insulating state with the upper multilayer reflective layer In addition, DLC (diamond-like carbon), SiC, or the like can be used as a single layer as the protective layer, or can be used after doping to improve conductivity.

(本発明の反射型マスクの構成の詳細:多層反射層、保護層、緩衝層)
図3(a)の多層反射層2は、EUV光に対して60%程度の反射率を達成できるように設計されており、MoとSiが交互に40〜50ペア積層した積層膜で、さらに最上層の
保護層3は2〜3nm厚のRu(ルテニウム)あるいは厚さ10nm程度のSiで構成されている。Ru層の下に隣接する層はSi層である。
多層反射層2にMoやSiが使われている理由は、EUV光に対する吸収(消衰係数)が小さく、且つMoとSiのEUV光での屈折率差が大きいために、SiとMoの界面での反射率を高く出来るためである。
保護層3がRuの場合は、吸収層4の加工におけるエッチングストッパーやマスク洗浄時の薬液に対する保護層としての役割を果たしている。保護層3がSiの場合は、吸収層4との間に、緩衝層が有る場合もある。緩衝層は、吸収層4のエッチングやパターン修正時に、緩衝層の下に隣接する多層反射層2の最上層であるSi層を保護するために設けられており、クロム(Cr)の窒素化合物(CrN)で構成されている。
(Details of the configuration of the reflective mask of the present invention: multilayer reflective layer, protective layer, buffer layer)
The multilayer reflective layer 2 in FIG. 3A is designed to achieve a reflectance of about 60% with respect to EUV light, and is a laminated film in which 40-50 pairs of Mo and Si are alternately laminated. The uppermost protective layer 3 is made of Ru (ruthenium) having a thickness of 2 to 3 nm or Si having a thickness of about 10 nm. The layer adjacent to the Ru layer is a Si layer.
The reason why Mo or Si is used in the multilayer reflective layer 2 is that the absorption (extinction coefficient) with respect to EUV light is small and the difference in refractive index between Mo and Si between EUV light is large, so that the interface between Si and Mo. This is because the reflectance at can be increased.
When the protective layer 3 is Ru, it plays a role as a protective layer against an etching stopper in processing the absorption layer 4 and a chemical solution during mask cleaning. When the protective layer 3 is Si, there may be a buffer layer between the absorption layer 4 and the protective layer 3. The buffer layer is provided to protect the Si layer, which is the uppermost layer of the multilayer reflective layer 2 adjacent to the bottom of the buffer layer, during etching or pattern modification of the absorption layer 4, and a chromium (Cr) nitrogen compound ( CrN).

(本発明の反射型マスクの構成の詳細:吸収層)
図3(a)の吸収層4は、EUVに対して吸収率の高いタンタル(Ta)の窒素化合物(TaN)で構成されている。他の材料として、タンタルホウ素窒化物(TaBN)、タンタルシリコン(TaSi)、タンタル(Ta)や、それらの酸化物(TaBON、TaSiO、TaO)でも良い。
(Details of the configuration of the reflective mask of the present invention: absorption layer)
The absorption layer 4 in FIG. 3A is made of a nitrogen compound (TaN) of tantalum (Ta) having a high absorption rate with respect to EUV. As other materials, tantalum boron nitride (TaBN), tantalum silicon (TaSi), tantalum (Ta), and oxides thereof (TaBON, TaSiO, TaO) may be used.

図3(a)の吸収層4は、上層に波長190〜260nmの紫外光に対して反射防止機能を有する低反射層を設けた2層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。   The absorption layer 4 in FIG. 3A may be an absorption layer having a two-layer structure in which an upper layer is provided with a low reflection layer having an antireflection function with respect to ultraviolet light having a wavelength of 190 to 260 nm. The low reflection layer is for increasing the contrast and improving the inspection property with respect to the inspection wavelength of the mask defect inspection machine.

(本発明の反射型マスクの構成の詳細:裏面導電層)
図3(a)の裏面導電層5は、一般にはクロムの窒化物(CrN)で構成されているが、導電性は静電チャックが使用できる程度以上であれば良いので、絶縁性材料以外からなる材料であれば良い。
(Details of the configuration of the reflective mask of the present invention: back surface conductive layer)
Although the back surface conductive layer 5 in FIG. 3A is generally made of chromium nitride (CrN), it is sufficient that the conductivity is higher than the electrostatic chuck can be used. Any material can be used.

図3(a)では裏面導電層5を有する構成で記載したが、裏面導電層5を有さない反射型マスクブランク及び反射型マスクとしても良い。   Although FIG. 3A shows the configuration having the back surface conductive layer 5, a reflective mask blank and a reflective mask that do not have the back surface conductive layer 5 may be used.

(本発明の反射型マスクの構成の詳細:多層反射層の掘り込み)
本発明の反射型マスクの遮光枠11の形成方法について説明する。
(Details of the configuration of the reflective mask of the present invention: digging a multilayer reflective layer)
A method for forming the light shielding frame 11 of the reflective mask of the present invention will be described.

イメージフィールド(回路パターン部)10にパターンが形成されたEUVマスク、あるいは後にパターンが形成される予定のEUVマスクブランクに対して、フォトリソグラフィもしくは電子線リソグラフィによって、イメージフィールド10周辺部が開口したレジストパターンを形成する。
次に、フッ素系もしくは塩素系ガス(あるいはその両方)を用いたドライエッチングによって、レジストパターンの開口部の吸収層4と保護層3を除去する。
次いで、多層反射層2を、フッ素系ガスまたは塩素系ガスもしくはその両方を用いたドライエッチングか、アルカリ性溶液または酸性溶液を用いたウェットエッチングによって、多層反射層2を貫通・除去する。
A resist in which the periphery of the image field 10 is opened by photolithography or electron beam lithography with respect to an EUV mask having a pattern formed in the image field (circuit pattern portion) 10 or an EUV mask blank to be formed later. Form a pattern.
Next, the absorption layer 4 and the protective layer 3 in the opening of the resist pattern are removed by dry etching using a fluorine-based or chlorine-based gas (or both).
Next, the multilayer reflective layer 2 is penetrated and removed by dry etching using a fluorine-based gas and / or chlorine-based gas, or wet etching using an alkaline solution or an acidic solution.

ドライエッチングによって、多層反射層2を貫通・除去する際に、フッ素系ガスまたは塩素系ガスもしくはその両方を用いるのは、多層反射層2の材料であるMoとSiの両方に対して、エッチング性を有するためである。この際に用いるフッ素系ガスは、CF、C、C、C、CHF、SF、ClF、Cl、HClなどが挙げられる。 When penetrating / removing the multilayer reflective layer 2 by dry etching, the fluorine-based gas and / or the chlorine-based gas is used for both Mo and Si, which are the materials of the multilayer reflective layer 2. It is for having. Examples of the fluorine-based gas used at this time include CF 4 , C 2 F 6 , C 4 F 8 , C 5 F 8 , CHF 3 , SF 6 , ClF 3 , Cl 2 , and HCl.

ウェットエッチングによって、多層反射層2を貫通・除去する際のエッチング液には、
多層反射層2の材料であるMoとSiのエッチングに適している必要がある。例えば、アルカリ性溶液としては、TMAH(水酸化テトラメチルアンモニウム)、KOH(水酸化カリウム)、EDP(エチレンジアミンピロカテコール)などが適している。酸性溶液としては、硝酸とリン酸の混合液が適しているが、これにフッ酸、硫酸、酢酸を加えても良い。
For the etching solution when penetrating and removing the multilayer reflective layer 2 by wet etching,
It is necessary to be suitable for etching Mo and Si that are materials of the multilayer reflective layer 2. For example, as the alkaline solution, TMAH (tetramethylammonium hydroxide), KOH (potassium hydroxide), EDP (ethylenediamine pyrocatechol) and the like are suitable. A mixed solution of nitric acid and phosphoric acid is suitable as the acidic solution, but hydrofluoric acid, sulfuric acid, and acetic acid may be added thereto.

上記ドライ、ウェットエッチングを行う際やマスクの洗浄を行う際、透明導電層6の侵食、腐食が懸念される場合は、透明導電層6と多層反射層2の間に、保護層を設けてもよい。保護層の構造としては、たとえば酸化シリコン、窒化シリコン、ポリシリコン等の対酸性を持つ物質や又は下層に透明導電層6があり、上層の多層反射層2との間で、絶縁状態にならない範囲であれば、保護層としてDLC(ダイヤモンドライクカーボン)やSiCなどを単体として用いる。又は、ドーピングを行いより導電性を向上させて用いる事が出来る。   When conducting dry or wet etching or cleaning the mask, if there is a concern about the erosion or corrosion of the transparent conductive layer 6, a protective layer may be provided between the transparent conductive layer 6 and the multilayer reflective layer 2. Good. As the structure of the protective layer, for example, a material having acidity such as silicon oxide, silicon nitride, polysilicon, or the like, or a transparent conductive layer 6 in the lower layer, and a range that does not become an insulating state with the upper multilayer reflective layer 2 If so, DLC (diamond-like carbon), SiC, or the like is used as a single layer as the protective layer. Alternatively, doping can be performed to further improve conductivity.

反射型マスクのイメージフィールド10内のパターン形成は、遮光枠11(導通箇所13)の形成の前後を問わない。   The pattern formation in the image field 10 of the reflective mask may be performed before or after the formation of the light shielding frame 11 (conduction portion 13).

以上のようにして、反射型マスクのイメージフィールド10を規定するように、吸収層4、保護層3、多層反射層2を除去してなる遮光枠11を、遮光枠11の下層が電気的な同通を有する透明導電層6になるように形成して、イメージフィールド内の帯電(チャージアップ)が防止され、アウトオブバンドの反射率が低減される反射型マスク103が得られる。   As described above, the light shielding frame 11 from which the absorption layer 4, the protective layer 3, and the multilayer reflective layer 2 are removed so that the image field 10 of the reflective mask is defined, the lower layer of the light shielding frame 11 is electrically connected. By forming the transparent conductive layer 6 having the same characteristics, a reflective mask 103 is obtained in which charging (charge-up) in the image field is prevented and the out-of-band reflectance is reduced.

以下、本発明の反射型マスクの製造方法を、実施例により詳細に説明する。
図3(a)に示す反射型マスクブランク102を使用した。
反射型マスクブランク102は、基板1の上に透明導電層6としてITO(酸化インジウム・スズ)を200nmの膜厚でスパッタリング法を用いて形成した。形成した透明導電層6のシート抵抗は20Ω/Sq以下の値をしめした。形成した透明導電層6の上に波長13.5nmのEUV光に対して反射率が64%程度となるように設計されたMoとSiの40ペアの多層反射層2が、その上に2.5nm厚のRuの保護層3が、更にその上に70nm厚のタンタルシリサイド(TaSi)からなる吸収層4が、順次形成されている。
EXAMPLES Hereinafter, the manufacturing method of the reflective mask of this invention is demonstrated in detail by an Example.
The reflective mask blank 102 shown in FIG.
The reflective mask blank 102 was formed of ITO (indium tin oxide) as a transparent conductive layer 6 on the substrate 1 with a film thickness of 200 nm using a sputtering method. The sheet resistance of the formed transparent conductive layer 6 was 20 Ω / Sq or less. On the formed transparent conductive layer 6, there are 40 pairs of Mo and Si multilayer reflective layers 2 designed to have a reflectivity of about 64% with respect to EUV light having a wavelength of 13.5 nm. A protective layer 3 of 5 nm thick Ru and an absorption layer 4 made of tantalum silicide (TaSi) 70 nm thick are sequentially formed thereon.

上記の反射型マスクブランク102に対し、ポジ型化学増幅レジスト9(FEP171:富士フイルムエレクトロニクスマテリアルズ社製)を300nmの膜厚で塗布し(図5(S1)、電子線描画機(JBX9000:日本電子社製)によって描画後、110℃;10分のPEB(PoSt ExpoSure Bake)およびスプレー現像機(SFG3000:シグマメルテック社製)により現像を行い、レジスト部分にレジストパターンを形成した(図5(S2))。   A positive chemically amplified resist 9 (FEP171: manufactured by FUJIFILM Electronics Materials) is applied to the reflective mask blank 102 with a film thickness of 300 nm (FIG. 5 (S1)), and an electron beam drawing machine (JBX9000: Japan). After drawing by an electronic company, development was performed at 110 ° C .; 10 minutes PEB (PoSt ExpoSure Bake) and a spray developing machine (SFG3000: manufactured by Sigma Meltech) to form a resist pattern on the resist portion (FIG. 5 (S2 )).

次いで、ドライエッチング装置(VLR700シリーズ:ユナクシス社製)を用いて、CFプラズマとClプラズマにより、吸収層4をエッチング除去し(図5(S3))、その後レジスト剥離洗浄することで、図5(S4)に示す評価パターンを有する反射型マスクを作製した。
評価パターンは、寸法200nmの1:1のライン&スペースパターンのチップを6面付けでマスク中心に配置した。パターン領域の大きさは、10cm×10cmとした。ここで、各チップ間のスクライブラインの間隔は5mmとした。
Next, the absorption layer 4 is removed by etching with CF 4 plasma and Cl 2 plasma using a dry etching apparatus (VLR700 series: Unaxis) (FIG. 5 (S3)), and then the resist is removed and cleaned. A reflective mask having the evaluation pattern shown in 5 (S4) was produced.
As the evaluation pattern, a chip of a 1: 1 line & space pattern having a dimension of 200 nm was arranged in the center of the mask with six faces. The size of the pattern region was 10 cm × 10 cm. Here, the interval of the scribe lines between the chips was 5 mm.

次いで、上述の評価パターンを有する反射型マスクのイメージフィールド(パターン領
域)10の周辺に、遮光枠11を形成した。
反射型マスク(図5(S4))にi線レジスト29を1000nmの膜厚で塗布し(図5(S5))、そこへレーザー描画機(ALTA3000:アプライドマテリアル社製)により描画・現像を行なうことにより、後に遮光枠11となる領域を抜いたレジストパターンを形成した(図5(S6))。
このときレジストパターンの開口幅は3mmとし、マスク中心部の10cm×10cmの回路パターン領域のパターンエッジから外側に3μmの距離に配置した。
Next, a light shielding frame 11 was formed around the image field (pattern region) 10 of the reflective mask having the above-described evaluation pattern.
An i-line resist 29 is applied to a reflective mask (FIG. 5 (S4)) with a film thickness of 1000 nm (FIG. 5 (S5)), and drawing and development are performed there by a laser drawing machine (ALTA3000: manufactured by Applied Materials). As a result, a resist pattern was formed by removing a region that later becomes the light shielding frame 11 (FIG. 5 (S6)).
At this time, the opening width of the resist pattern was 3 mm, and the resist pattern was arranged at a distance of 3 μm from the pattern edge of the circuit pattern region of 10 cm × 10 cm in the center of the mask.

次いで、ドライエッチング装置(VLR700シリーズ:ユナクシス社製)を用いてCHF3プラズマ(ドライエッチング装置内の圧力50mTorr、ICP(誘導結合プラズマ)パワー500W、RIE(反応性イオンエッチング)パワー2000W、CHF:流量20Sccm、処理時間6分、これらは、以下の表記で同じとする。)により、上記レジストの開口部の吸収層4と多層反射層2とを垂直性ドライエッチングで貫通・除去し(図5(S7))、最後に、硫酸系の剥離液とアンモニア過酸化水素水により、レジスト剥離・洗浄を実施し、ドライエッチングとウェットエッチングで残ったレジストを除去した(図5(S8))。 Next, using a dry etching apparatus (VLR700 series: manufactured by Unaxis), CHF3 plasma (pressure in the dry etching apparatus 50 mTorr, ICP (inductively coupled plasma) power 500 W, RIE (reactive ion etching) power 2000 W, CHF 3 : flow rate The absorption layer 4 and the multilayer reflective layer 2 in the opening of the resist are penetrated and removed by vertical dry etching (20 Sccm, treatment time 6 minutes, which are the same in the following notation) (FIG. 5 ( S7)) Finally, the resist was removed and washed with a sulfuric acid-based stripping solution and ammonia hydrogen peroxide solution to remove the remaining resist by dry etching and wet etching (FIG. 5 (S8)).

図3(b)(c)に、本実施例により作製された反射型マスク103を示す。   FIGS. 3B and 3C show the reflective mask 103 manufactured according to this example.

反射型マスク103における遮光枠11の幅は3mm、スクライブラインの幅は5mmである。   The width of the light shielding frame 11 in the reflective mask 103 is 3 mm, and the width of the scribe line is 5 mm.

本実施例における反射型マスク103の製造工程(遮光枠形成工程)にて、作製した反射型マスクと、比較サンプルとして従来構造の反射型マスク101を作製し、双方のマスクについて測長SEMにて測定を実施した。   In the manufacturing process (shading frame forming process) of the reflective mask 103 in this embodiment, the manufactured reflective mask and the reflective mask 101 having a conventional structure as a comparative sample are manufactured, and both masks are measured by a length measuring SEM. Measurements were performed.

透明導電層6を有さない比較サンプルのマスクでは、イメージフィールド内でチャージアップに起因するSEM像のドリフト現象が発生し、遮光枠11内部の測定に支障をきたしたが、本実施例によるマスクでは、チャージアップが発生せず、問題なく測定が可能であった。また、半導体基板で多重露光されるチップの境界領域に相応するマスク領域から、EUVおよびDUVの反射を除去できた。   In the mask of the comparative sample that does not have the transparent conductive layer 6, the SEM image drift phenomenon due to charge-up occurred in the image field, which hinders measurement inside the light shielding frame 11. Then, no charge-up occurred and measurement was possible without problems. In addition, EUV and DUV reflections could be removed from the mask region corresponding to the boundary region of the chip that was subjected to multiple exposure on the semiconductor substrate.

本発明は、反射型マスク等に有用である。   The present invention is useful for a reflective mask or the like.

1 低熱膨張基板
2 多層反射層
3 保護層
4 吸収層
5 裏面導電層
6 透明導電層
9 レジスト
10 イメージフィールド(回路パターン部)
11 遮光枠
12 遮光枠外側
29 レジスト
100 反射型マスク(遮光枠なし)
101 反射型マスク(遮光枠あり)
102 本発明による反射型マスクブランク
103 本発明による反射型マスク
DESCRIPTION OF SYMBOLS 1 Low thermal expansion board 2 Multilayer reflective layer 3 Protective layer 4 Absorbing layer 5 Back surface conductive layer 6 Transparent conductive layer 9 Resist 10 Image field (circuit pattern part)
11 light shielding frame 12 light shielding frame outer side 29 resist 100 reflective mask (no light shielding frame)
101 Reflective mask (with shading frame)
102 Reflective mask blank 103 according to the invention 103 Reflective mask according to the invention

Claims (7)

波長5から15nmの光を露光光とするリソグラフィで用いられる反射型マスク用ブランクであって、
基板と、
前記基板上に形成された透明導電層と、
前記透明導電層上に形成された露光光を反射する多層反射層と、
前記多層反射層上に形成された前記多層反射層を保護する保護層と、
前記保護層上に形成された露光光を吸収する吸収層と、
前記基板の多層反射層とは反対面上に形成された裏面導電層とを有する
ことを特徴とする反射型マスクブランク。
A reflective mask blank used in lithography with light having a wavelength of 5 to 15 nm as exposure light,
A substrate,
A transparent conductive layer formed on the substrate;
A multilayer reflective layer for reflecting exposure light formed on the transparent conductive layer;
A protective layer for protecting the multilayer reflective layer formed on the multilayer reflective layer;
An absorbing layer for absorbing exposure light formed on the protective layer;
A reflective mask blank, comprising: a back conductive layer formed on a surface opposite to the multilayer reflective layer of the substrate.
周辺部に、前記吸収層、前記保護層、前記多層反射層が除去されたEUV光の反射率の低い領域である遮光枠を備えており、前記透明導電層が前記遮光枠の内側と外側とを電気的に導通し、露光光に含まれるアウトオブバンド光(13.5nm帯以外の真空紫外線から近赤外線領域の光)に対して、遮光枠が低反射率であることを特徴とする請求項1に記載の反射型マスクブランク。   A light shielding frame which is a region having a low reflectance of EUV light from which the absorbing layer, the protective layer, and the multilayer reflective layer are removed is provided in a peripheral portion, and the transparent conductive layer includes an inner side and an outer side of the light shielding frame. And the light shielding frame has a low reflectance with respect to out-of-band light (light in a vacuum ultraviolet ray to near infrared region other than the 13.5 nm band) included in exposure light. Item 2. A reflective mask blank according to Item 1. 前記透明導電層は、ITO(酸化インジウム・スズ)と、酸化亜鉛と、酸化スズと、モリブデンシリサイド(MoSi)の酸化物や窒化物や酸窒化物との、透明導電材料の群から選ばれるいずれか又は複数を含んで形成されている事を特徴とする請求項1または2に記載の反射型マスクブランク。   The transparent conductive layer is any one selected from the group of transparent conductive materials of ITO (indium tin oxide), zinc oxide, tin oxide, and molybdenum silicide (MoSi) oxides, nitrides, and oxynitrides. The reflective mask blank according to claim 1, wherein the reflective mask blank is formed by including a plurality of the masks. 前記透明導電層のシート抵抗が30Ω/sq以下である事を特徴とする請求項1〜3のいずれかに記載の反射型マスクブランク。   The reflective mask blank according to claim 1, wherein the transparent conductive layer has a sheet resistance of 30 Ω / sq or less. 波長5から15nmの光を露光光とするリソグラフィで用いられる反射型マスクであって、
基板と、
前記基板上に形成された透明導電層と、
前記透明導電層上に形成された露光光を反射する多層反射層と、
前記多層反射層上に形成された前記多層反射層を保護する保護層と、
前記保護層上に回路パターンが形成された露光光を吸収する吸収層と、
前記基板の多層反射層とは反対面上に形成された裏面導電層とを有し、
周辺部に、前記吸収層、前記保護層、前記多層反射層が除去されたEUV光の反射率の低い領域である遮光枠を備えており、前記透明導電層が前記遮光枠の内側と外側とを電気的に導通し、露光光に含まれるアウトオブバンド光(13.5nm帯以外の真空紫外線から近赤外線領域の光)に対して、遮光枠が低反射率であることを特徴とする反射型マスク。
A reflective mask used in lithography with light having a wavelength of 5 to 15 nm as exposure light,
A substrate,
A transparent conductive layer formed on the substrate;
A multilayer reflective layer for reflecting exposure light formed on the transparent conductive layer;
A protective layer for protecting the multilayer reflective layer formed on the multilayer reflective layer;
An absorbing layer that absorbs exposure light having a circuit pattern formed on the protective layer;
A back surface conductive layer formed on a surface opposite to the multilayer reflective layer of the substrate,
A light shielding frame which is a region having a low reflectance of EUV light from which the absorbing layer, the protective layer, and the multilayer reflective layer are removed is provided in a peripheral portion, and the transparent conductive layer includes an inner side and an outer side of the light shielding frame. Is characterized in that the light-shielding frame has a low reflectance with respect to out-of-band light (light in the vacuum ultraviolet to near infrared region other than the 13.5 nm band) included in the exposure light. Type mask.
前記透明導電層は、ITO(酸化インジウム・スズ)と、酸化亜鉛と、酸化スズと、モリブデンシリサイド(MoSi)の酸化物や窒化物や酸窒化物との、透明導電材料の群から選ばれるいずれか又は複数を含んで形成されている事を特徴とする請求項5記載の反射型マスク。   The transparent conductive layer is any one selected from the group of transparent conductive materials of ITO (indium tin oxide), zinc oxide, tin oxide, and molybdenum silicide (MoSi) oxides, nitrides, and oxynitrides. 6. The reflective mask according to claim 5, wherein the reflective mask is formed to include a plurality of them. 前記透明導電層のシート抵抗が30Ω/sq以下である事を特徴とする請求項5または6に記載の反射型マスク。   The reflective mask according to claim 5 or 6, wherein a sheet resistance of the transparent conductive layer is 30 Ω / sq or less.
JP2013106005A 2013-05-20 2013-05-20 Reflective mask Active JP6225478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013106005A JP6225478B2 (en) 2013-05-20 2013-05-20 Reflective mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013106005A JP6225478B2 (en) 2013-05-20 2013-05-20 Reflective mask

Publications (2)

Publication Number Publication Date
JP2014229652A true JP2014229652A (en) 2014-12-08
JP6225478B2 JP6225478B2 (en) 2017-11-08

Family

ID=52129274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013106005A Active JP6225478B2 (en) 2013-05-20 2013-05-20 Reflective mask

Country Status (1)

Country Link
JP (1) JP6225478B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090485A1 (en) * 2015-11-27 2017-06-01 Hoya株式会社 Substrate for mask blank, substrate with attached multilayer reflection film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device
JP2017156658A (en) * 2016-03-04 2017-09-07 凸版印刷株式会社 Reflection type photomask and method for manufacturing the same
CN108445708A (en) * 2018-02-12 2018-08-24 昆山龙腾光电有限公司 A kind of UV mask version and its manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267595A (en) * 2005-03-24 2006-10-05 Toshiba Corp Mask blank and its manufacturing method and using method, and mask and its manufacturing method and using method
JP2009212220A (en) * 2008-03-03 2009-09-17 Toshiba Corp Reflection-type mask and method of making the same
WO2009136564A1 (en) * 2008-05-09 2009-11-12 Hoya株式会社 Reflective mask, reflective mask blank and method for manufacturing reflective mask
JP2011108942A (en) * 2009-11-19 2011-06-02 Renesas Electronics Corp Reflective exposure mask, method of manufacturing the same, and method of manufacturing semiconductor device
JP2012204708A (en) * 2011-03-28 2012-10-22 Toppan Printing Co Ltd Reflective mask blank and reflective mask
JP2012208415A (en) * 2011-03-30 2012-10-25 Toppan Printing Co Ltd Reflective exposure mask
WO2013046627A1 (en) * 2011-09-28 2013-04-04 凸版印刷株式会社 Mask blank for reflection-type exposure, and mask for reflection-type exposure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267595A (en) * 2005-03-24 2006-10-05 Toshiba Corp Mask blank and its manufacturing method and using method, and mask and its manufacturing method and using method
JP2009212220A (en) * 2008-03-03 2009-09-17 Toshiba Corp Reflection-type mask and method of making the same
WO2009136564A1 (en) * 2008-05-09 2009-11-12 Hoya株式会社 Reflective mask, reflective mask blank and method for manufacturing reflective mask
JP2011108942A (en) * 2009-11-19 2011-06-02 Renesas Electronics Corp Reflective exposure mask, method of manufacturing the same, and method of manufacturing semiconductor device
JP2012204708A (en) * 2011-03-28 2012-10-22 Toppan Printing Co Ltd Reflective mask blank and reflective mask
JP2012208415A (en) * 2011-03-30 2012-10-25 Toppan Printing Co Ltd Reflective exposure mask
WO2013046627A1 (en) * 2011-09-28 2013-04-04 凸版印刷株式会社 Mask blank for reflection-type exposure, and mask for reflection-type exposure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090485A1 (en) * 2015-11-27 2017-06-01 Hoya株式会社 Substrate for mask blank, substrate with attached multilayer reflection film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device
KR20180086457A (en) 2015-11-27 2018-07-31 호야 가부시키가이샤 Substrate for mask blank, substrate provided with multilayer reflective film, reflective mask blank and reflective mask, and method of manufacturing semiconductor device
JP2021015299A (en) * 2015-11-27 2021-02-12 Hoya株式会社 Substrate for mask blank, substrate with multilayer reflection film, reflection type mask blank, reflection type mask, and method for manufacturing semiconductor device
US10921705B2 (en) 2015-11-27 2021-02-16 Hoya Corporation Mask blank substrate, substrate with multilayer reflective film, reflective mask blank, reflective mask and method of manufacturing semiconductor device
TWI732801B (en) * 2015-11-27 2021-07-11 日商Hoya股份有限公司 Substrate for mask base, substrate with multilayer reflective film, reflection type mask base and reflection type mask, and manufacturing method of semiconductor device
JP7047046B2 (en) 2015-11-27 2022-04-04 Hoya株式会社 A method for manufacturing a mask blank substrate, a substrate with a multilayer reflective film, a reflective mask blank and a reflective mask, and a semiconductor device.
JP2017156658A (en) * 2016-03-04 2017-09-07 凸版印刷株式会社 Reflection type photomask and method for manufacturing the same
CN108445708A (en) * 2018-02-12 2018-08-24 昆山龙腾光电有限公司 A kind of UV mask version and its manufacturing method

Also Published As

Publication number Publication date
JP6225478B2 (en) 2017-11-08

Similar Documents

Publication Publication Date Title
KR101596177B1 (en) Reflective mask and method for manufacturing same
JP6287046B2 (en) Reflective mask, reflective mask blank and manufacturing method thereof
JP2010118520A (en) Reflection type mask, and method of manufacturing reflection type mask
JP2011228743A (en) Reflection type photomask blank, reflection type photomask, and pattern transfer method employing the same
JP2012204708A (en) Reflective mask blank and reflective mask
JP2016009744A (en) Reflective mask and reflective mask blank
JP6225478B2 (en) Reflective mask
JP6425951B2 (en) Reflective mask blank and method of manufacturing the same, method of manufacturing a reflective mask, and method of manufacturing a semiconductor device
JP2014090132A (en) Reflective mask and manufacturing method thereof
JP5240396B2 (en) Reflective mask and reflective mask manufacturing method
JP5970901B2 (en) REFLECTIVE MASK AND METHOD FOR PRODUCING REFLECTIVE MASK
JP2013197481A (en) Reflective mask and method of manufacturing the same
JP6070109B2 (en) Reflective mask and method of manufacturing the same
JP2014232844A (en) Method for manufacturing reflective mask
JP5884565B2 (en) Reflective mask and method of manufacturing the same
JP2013191663A (en) Reflective mask blank and reflective mask
US10372029B2 (en) Reflective mask, reflective mask blank, and manufacturing method therefor
JP2014183075A (en) Reflective mask, and method of manufacturing the same
JP6260149B2 (en) Reflective mask blank and reflective mask
JP2012182289A (en) Reflective mask blank and manufacturing method thereof, and reflective mask and manufacturing method thereof
JP6281205B2 (en) Reflective mask
JP6295517B2 (en) Reflective mask blank and reflective mask
JP2018005108A (en) Reflection type photomask blank and reflection type mask
JP2014143385A (en) Reflective mask, reflective mask blank, method of manufacturing reflective mask, and method of manufacturing reflective mask blank
JP2013074058A (en) Reflective mask blank, method for manufacturing the same and reflective mask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6225478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250