JP2013074058A - Reflective mask blank, method for manufacturing the same and reflective mask - Google Patents
Reflective mask blank, method for manufacturing the same and reflective mask Download PDFInfo
- Publication number
- JP2013074058A JP2013074058A JP2011211419A JP2011211419A JP2013074058A JP 2013074058 A JP2013074058 A JP 2013074058A JP 2011211419 A JP2011211419 A JP 2011211419A JP 2011211419 A JP2011211419 A JP 2011211419A JP 2013074058 A JP2013074058 A JP 2013074058A
- Authority
- JP
- Japan
- Prior art keywords
- reflective mask
- shielding frame
- light
- mask blank
- reflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、反射型マスクブランク、その製造方法および反射型マスクに関する。特に、極端紫外線(Extreme Ultra Violet;EUV)を光源とするEUVリソグラフィを用いた半導体製造装置などに利用される反射型マスクブランク、その製造方法および反射型マスクに関する。 The present invention relates to a reflective mask blank, a manufacturing method thereof, and a reflective mask. In particular, the present invention relates to a reflective mask blank used in a semiconductor manufacturing apparatus using EUV lithography that uses extreme ultraviolet (EUV) as a light source, a manufacturing method thereof, and a reflective mask.
近年、半導体デバイスの微細化に伴い、波長が13.5nm近傍のEUVを光源に用いたEUVリソグラフィが提案されている。EUVリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で行われる必要がある。またEUVの波長領域においては、ほとんどの物質の屈折率は1よりもわずかに小さい値である。このため、EUVリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスク(以下、マスクと呼ぶ)も、従来の透過型マスクは使用できないため、反射型マスクとする必要がある。 In recent years, with the miniaturization of semiconductor devices, EUV lithography using EUV having a wavelength of around 13.5 nm as a light source has been proposed. Since EUV lithography has a short light source wavelength and very high light absorption, it needs to be performed in a vacuum. In the EUV wavelength region, the refractive index of most substances is slightly smaller than 1. For this reason, the EUV lithography cannot use a transmission type refractive optical system which has been used conventionally, and becomes a reflection optical system. Therefore, a photomask used as an original (hereinafter referred to as a mask) must be a reflective mask because a conventional transmission mask cannot be used.
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に露光光源波長に対して高い反射率を示す多層反射層と、露光光源波長の吸収層が順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電膜が形成されている。また、前記多層反射層と吸収層との間に緩衝層を有する構造を持つEUV反射型マスクブランクもある。反射型マスクブランクから反射型マスクへ加工する際には、EBリソグラフィとエッチング技術により吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部からなる回路パターンを形成する。このように作製された前記反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。 A reflective mask blank that is the basis of such a reflective mask has a multilayer reflective layer showing a high reflectivity with respect to the exposure light source wavelength and an absorption layer of the exposure light source wavelength sequentially formed on a low thermal expansion substrate. Further, a back surface conductive film for an electrostatic chuck in the exposure machine is formed on the back surface of the substrate. There is also an EUV reflective mask blank having a structure having a buffer layer between the multilayer reflective layer and the absorbing layer. When processing from a reflective mask blank to a reflective mask, the absorber layer is partially removed by EB lithography and etching technology, and in the case of a structure having a buffer layer, this is also removed, and from the absorber and reflector A circuit pattern is formed. The light image reflected by the reflection type mask thus produced is transferred onto the semiconductor substrate through a reflection optical system.
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角(通常6°)で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンのエッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、反射型マスクの原理的課題の一つである。 In an exposure method using a reflective optical system, irradiation is performed at an incident angle (usually 6 °) tilted by a predetermined angle from the vertical direction with respect to the mask surface. Therefore, when the absorption layer is thick, the pattern itself is shaded. Therefore, since the reflection intensity in the shadowed portion is smaller than that in the non-shadowed portion, the contrast is lowered, and the edge portion of the transfer pattern is blurred and deviated from the design dimension. This is called shadowing and is one of the fundamental problems of the reflective mask.
このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚を小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚を小さくすると、吸収層における遮光性が低下し、転写コントラストが低下し、転写パターンの精度低下となる。つまり、吸収層を薄くし過ぎると、転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。即ち、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね50〜90nmの間になっており、EUV光の吸収層での反射率は0.5〜2%程度である。 In order to prevent such blurring of the pattern edge and deviation from the design dimension, it is effective to reduce the film thickness of the absorption layer and reduce the height of the pattern, but if the film thickness of the absorption layer is reduced In addition, the light shielding property in the absorbing layer is lowered, the transfer contrast is lowered, and the accuracy of the transfer pattern is lowered. That is, if the absorption layer is too thin, the contrast necessary for maintaining the accuracy of the transfer pattern cannot be obtained. That is, if the thickness of the absorption layer is too thick or too thin, there is a problem, so it is currently between 50 and 90 nm, and the reflectance of the EUV light at the absorption layer is 0.5 to 2%. Degree.
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チップ外周部が重なる領域が存在する場合がある。これはウェハ1枚あたりに取れるチップを出来るだけ増やしたいという生産性向上のために、チップを高密度に配置するためである。この場合、この領域については複数回(最大で4回)に亘り露光(多重露光)されることになる。この転写パターンのチップ外周部は反射型マスク上でも外周部であり、通常、吸収層の部分である。しかしながら、上述したように吸収層上でのEUV光の反射率は、0.5〜2%程度あるために、多重露光によりチップ外周部が感光してしまう問題があった。このため、反射型マスク上のチップ外周部は通常の吸収層よりもEUV光の遮光性の高い領域(以下、遮光枠と呼ぶ)を形成する必要性が出てきた。 On the other hand, when a transfer circuit pattern is formed on a semiconductor substrate using a reflective mask, chips having a plurality of circuit patterns are formed on one semiconductor substrate. There may be a region where the outer periphery of the chip overlaps between adjacent chips. This is because the chips are arranged at a high density in order to improve productivity in order to increase the number of chips that can be taken per wafer. In this case, this region is exposed (multiple exposure) a plurality of times (up to four times). The chip outer peripheral portion of this transfer pattern is also the outer peripheral portion on the reflective mask, and is usually the absorption layer portion. However, as described above, since the reflectance of EUV light on the absorption layer is about 0.5 to 2%, there is a problem that the outer periphery of the chip is exposed by multiple exposure. For this reason, it has become necessary to form a region (hereinafter referred to as a light-shielding frame) having a higher light-shielding property of EUV light than a normal absorption layer on the outer periphery of the chip on the reflective mask.
上述の多重露光はEUV光だけでは無く、アウトオブバンド(OoB:Out of Band)と呼ばれる13.5nm帯以外の真空紫外線から近赤外線領域光も同様に、チップ外周部を感光してしまう問題がある。これらOoBの光は反射型マスクの最表面のEUV吸収層(主材料はTaが多い)で反射し、ウェハに放射される。その為、13.5nm以外にも様々な波長の光がウェハ上レジストに照射され感光し、チップ境界領域近傍のパターン寸法などに悪影響を及ぼす。
このような問題を解決するために、反射型マスクの外周部に吸収層から多層反射層までを掘り込んだ溝を形成することで、多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている。(特許文献1)
The multiple exposure described above has a problem that not only EUV light but also the near-infrared region light from vacuum ultraviolet rays other than the 13.5 nm band called out-of-band (OoB: Out of Band) is sensitive to the outer periphery of the chip. is there. These OoB lights are reflected by the EUV absorption layer (the main material is a large amount of Ta) on the outermost surface of the reflective mask, and are emitted to the wafer. Therefore, light having various wavelengths other than 13.5 nm is irradiated on the resist on the wafer and exposed to light, which adversely affects the pattern size in the vicinity of the chip boundary region.
In order to solve such a problem, the groove of the reflective mask is dug from the absorption layer to the multilayer reflective layer to reduce the reflectance of the multilayer reflective layer, thereby reducing the exposure light source wavelength. A reflective mask provided with a light-shielding frame having a high light-shielding property against light is proposed. (Patent Document 1)
しかしながら、前記特許文献1に記載された反射型マスクでは、回路パターン領域を形成した後の多層反射層の掘り込みにおいては、材質の異なるSiとMoの合計80層を加工する必要があり、ドライエッチング処理を実現させるには非常に複雑な条件が必須となる。また、この反射型マスクでは、遮光枠を設けるために多層反射層を除去することから、多層反射層が数層残ってしまった場合は、逆に反射率を高くしてしまう懸念がある。さらに、多層反射層を除去することから、多層反射層の加工面からのパーティクル発生は避けられず、欠陥面でのマスク品質の低下を招いてしまう。
そこで、本発明は、上述の問題を解決するためになされたものであり、パーティクル発生を抑制したパターン転写精度の高い反射型マスクブランク、その製造方法、反射型マスクを提供することを目的とする。
However, in the reflective mask described in Patent Document 1, when the multilayer reflective layer is dug after forming the circuit pattern region, it is necessary to process a total of 80 layers of different materials Si and Mo. In order to realize the etching process, very complicated conditions are essential. Further, in this reflective mask, the multilayer reflective layer is removed to provide a light shielding frame, and therefore, if several multilayer reflective layers remain, there is a concern that the reflectance may be increased. Furthermore, since the multilayer reflective layer is removed, the generation of particles from the processed surface of the multilayer reflective layer is inevitable, leading to a reduction in mask quality on the defective surface.
Accordingly, the present invention has been made to solve the above-described problems, and an object thereof is to provide a reflective mask blank with high pattern transfer accuracy in which particle generation is suppressed, a manufacturing method thereof, and a reflective mask. .
この目的を達成するため、請求項1に記載の発明は、反射型マスクブランクにおいて、基板と、前記基板の表面に形成された多層反射層と、前記多層反射層の上に形成された吸収層を具備する反射型マスクブランクにおいて、遮光枠と前記遮光枠に囲まれた回路パターン形成領域とを有し、前記遮光枠の前記吸収層が前記回路パターン形成領域の吸収層より厚いことを特徴とする。 In order to achieve this object, the invention according to claim 1 is a reflective mask blank in which a substrate, a multilayer reflective layer formed on a surface of the substrate, and an absorption layer formed on the multilayer reflective layer are provided. A reflective mask blank comprising a light shielding frame and a circuit pattern forming region surrounded by the light shielding frame, wherein the absorbing layer of the light shielding frame is thicker than the absorbing layer of the circuit pattern forming region. To do.
また、請求項2に記載の発明は、前記遮光枠の吸収層は、前記回路パターン領域の吸収層に比べて150nm以上厚いことを特徴とする。
また、請求項3に記載の発明は、前記遮光枠は、EUV光に対し反射率が0.25%以下であることを特徴とする。
また、請求項4に記載の発明は、前記反射型マスクブランクの製造方法において、電子線リソグラフィ、もしくはフォトリソグラフィとドライエッチングにより前記吸収層を部分的に除去し、前記遮光枠を形成することを特徴とする。
The invention according to claim 2 is characterized in that the absorption layer of the light shielding frame is 150 nm or more thicker than the absorption layer of the circuit pattern region.
The invention according to claim 3 is characterized in that the light shielding frame has a reflectance of 0.25% or less with respect to EUV light.
According to a fourth aspect of the present invention, in the method of manufacturing the reflective mask blank, the light-absorbing layer is partially removed by electron beam lithography or photolithography and dry etching to form the light-shielding frame. Features.
また、請求項5に記載の発明は、反射型マスクにおいて、前記反射型マスクブランクまたは前記反射型マスクブランクの製造方法により作製された反射型マスクブランクの前記回路パターン形成領域に回路パターン領域を形成して作製されたことを特徴とする。
また、請求項6に記載の発明は、前記遮光枠は、前記回路パターン領域から外側に200nm以上離れていることを特徴とする。
According to a fifth aspect of the present invention, in the reflective mask, a circuit pattern region is formed in the circuit pattern forming region of the reflective mask blank or the reflective mask blank manufactured by the method of manufacturing the reflective mask blank. It is characterized by being manufactured.
The invention according to claim 6 is characterized in that the light shielding frame is spaced 200 nm or more outward from the circuit pattern region.
本発明は、回路パターン領域形成の前段階で遮光枠を形成すること、また遮光枠を形成するために多層反射層を除去しないことから、回路パターン領域へのパーティクル付着を抑制できる。つまり、マスク欠陥品質の低下を抑えることが可能である。また、遮光枠を形成するために多層反射層を除去しないから、多層反射層が数層残ってしまう懸念が無く、多層反射層から発生する反射光の強度を抑制し、遮光性の高い遮光枠を形成することができる。これらのことから、本発明の反射型マスクを用いることで、高い精度で転写パターンを形成できるという効果がある。 In the present invention, since the light shielding frame is formed in the previous stage of forming the circuit pattern region, and the multilayer reflective layer is not removed to form the light shielding frame, it is possible to suppress the adhesion of particles to the circuit pattern region. That is, it is possible to suppress deterioration of mask defect quality. In addition, since the multilayer reflective layer is not removed to form the light shielding frame, there is no concern that several multilayer reflective layers remain, and the intensity of the reflected light generated from the multilayer reflective layer is suppressed, and the light shielding frame has high light shielding properties. Can be formed. For these reasons, there is an effect that a transfer pattern can be formed with high accuracy by using the reflective mask of the present invention.
以下、本発明に係る実施形態について、図面を参照しながら説明する。
まず、本発明に係る実施形態の反射型マスクブランクの構成について説明する。図1(a)〜(d)は、本発明に係る実施形態の反射型マスクブランク100、200、300、400の断面を示している。即ち、本発明に係る実施形態の反射マスクの構成は、反射型マスクブランク100、200、300、400のいずれを用いてもよい。図2(a)は、図1(a)〜(d)の本発明の反射型マスクブランク100、200、300、400を表面から見た図であり、図2(b)は反射型マスクブランク200、400を裏面から見た図であり、図2(c)は反射型マスクブランク100、300を裏面から見た図である。
Hereinafter, embodiments according to the present invention will be described with reference to the drawings.
First, the configuration of the reflective mask blank of the embodiment according to the present invention will be described. 1A to 1D show cross sections of reflective mask blanks 100, 200, 300, and 400 according to an embodiment of the present invention. That is, any of the reflective mask blanks 100, 200, 300, and 400 may be used as the configuration of the reflective mask according to the embodiment of the present invention. 2A is a view of the
図1(a)に示す反射型マスクブランク100は、基板11の表面に、多層反射層21、吸収層51が順次形成されている。図1(b)に示す反射型マスクブランク200は基板11の表面に、多層反射層21、吸収層51が順次形成されていると共に、基板11の裏面に裏面導電膜71が形成された構造となっている。つまり、図1(b)の反射型マスク200は、図1(a)の反射型マスク100の基板11の裏面に裏面導電膜71が形成されている。図1(c)の反射型マスクブランク300は、基板11の表面に多層反射層21、緩衝層41、吸収層51が順次形成されている。図1(d)の反射型マスクブランク400は、図1(c)の反射型マスク300の基板11の裏面に裏面導電膜71が形成された構造となっている。
In the reflective mask blank 100 shown in FIG. 1A, a multilayer
図1(a)〜(d)の多層反射層21上の吸収層51の周辺部、つまり遮光枠25となる部分は他領域に比べ厚く形成されている。なお、遮光枠25の吸収層51は遮光枠25に囲まれた回路パターン形成領域80の吸収層51に比べて150nm以上厚いことが好ましい。150nm以上厚いと、遮光枠25のEUVに対する反射率を0.25%以下にすることができる。反射率を0.25%以下にすることで、多重露光により遮光枠25がウェハ上に転写される問題がなくなる。図1(c)、(d)の場合は、緩衝層41が多層反射層21と吸収層51との間にある構造となっている。図1(a)〜(d)の本発明の反射型マスクブランク100、200、300、400を表面から見ると、図2(a)のように、回路パターン形成領域80と遮光枠25が形成されている。また、反射型マスクブランク200と反射型マスクブランク400は裏面から見ると図2(b)のように、裏面導電膜71が露呈しており、反射型マスクブランク100と反射型マスクブランク300は裏面から見ると図2(c)のように基板11が露呈している。
The peripheral portion of the
図1(a)〜(d)の反射型マスクブランク100、200、300、400の多層反射層21は、13.5nm近傍のEUV光に対して60%程度の反射率を達成できるように設計されており、モリブデン(Mo)とシリコン(Si)とを交互に40〜50ペア積層した積層膜で、さらに最上層はルテニウム(Ru)で構成されている。Ru層の下に隣接する層はSi層である。MoとSiが使われている理由は、EUV光に対する吸収(消衰係数)が小さく、且つMoとSiのEUV光での屈折率差が大きいために、SiとMoの界面での反射率を高く出来るためである。多層反射層21の最上層のRuは、吸収層51の加工におけるストッパーやマスク洗浄時の薬液に対する保護層としての役割を果たしている。
The
図1(c)、(d)の反射型マスクブランク300、400の緩衝層41は、吸収層51のエッチングやパターン修正時に、緩衝層41の下に隣接する多層反射層21の最上層であるSi層を保護するために設けられており、クロム(Cr)の窒素化合物(CrN)で構成されている。
図1(a)〜(d)の反射型マスクブランク100、200、300、400の吸収層51は、13.5nm近傍のEUVに対して吸収率の高いタンタル(Ta)の窒素化合物(TaN)で構成されている。他の材料として、タンタルホウ素窒化物(TaBN)、タンタルシリコン(TaSi)、タンタル(Ta)や、それらの酸化物(TaBON、TaSiO、TaO)でも良い。
The
The absorbing
図1(a)〜(d)の反射型マスクブランク100、200、300、400の吸収層51は、上層に波長190〜260nmの紫外光に対して反射防止機能を有する低反射層を設けた2層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。
図1(b)、(d)の反射型マスクブランク200、400の裏面導電膜71は、一般にはCrNで構成されているが、導電性があれば良いので、金属材料からなる材料であれば良い。
The
The back
本発明の反射型マスクの構成を説明する。
前記図1(a)の反射型マスクブランク100から作製した反射型マスク101を図3(a)に示す。前記図1(b)の反射型マスクブランク200から作製した反射型マスク201を図3(b)に示す。前記図1(c)の反射型マスクブランク300から作製した反射型マスク301を図3(c)に示す。前記図1(d)の反射型マスクブランク400から作製した反射型マスク401を図3(d)に示す。反射型マスク101、201、301、401は、回路パターン形成領域80の多層反射層21の上部の吸収層51及び緩衝層41がある場合は緩衝層41を掘り込むことによって形成された回路パターン領域85を有する。なお、遮光枠25は回路パターン領域85から外側に200nm以上離れていることが好ましい。200nm以上離れていることで、遮光枠25のシャドーイングの影響を防止することができる。
The configuration of the reflective mask of the present invention will be described.
A
また、図4(a)は図3(a)〜(d)の本発明の反射型マスク101、201、301、401を表面からみた図である。反射型マスク101、201、301、401は遮光枠25と回路パターン領域85から構成されている。図4(b)は図3(b)、(d)の本発明の反射型マスク201、401を裏面からみた図であり、裏面導電膜71が露呈している。図4(c)は図3(a)、(c)の本発明の反射型マスク101、301を裏面からみた図であり、基板11が露呈している。
FIG. 4A is a view of the
次に、本発明の反射型マスクブランクの遮光枠を形成する方法について説明する。
図5(a)、(b)に示す吸収層51上に電子線レジスト61を塗布した反射型マスクブランクを用意し、電子線リソグラフィにより遮光枠25のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマにより吸収層51をエッチングし、レジスト剥膜洗浄することで、遮光枠25が形成された、図1(a)、(b)に示す反射型マスクブランク100もしくは200を得る。
Next, a method for forming the light shielding frame of the reflective mask blank of the present invention will be described.
A reflective mask blank in which an electron beam resist 61 is applied on the
あるいは、図5(c)、(b)に示す吸収層51上に電子線レジスト61を塗布した反射型マスクブランクを用意し、電子線リソグラフィにより遮光枠25のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマにより吸収層51をエッチングし、レジスト剥膜洗浄することで、遮光枠25が形成された、図1(c)、(d)に示す反射型マスクブランク300もしくは400を得る。
Alternatively, a reflective mask blank in which an electron beam resist 61 is applied on the
次に、反射型マスク及び反射型マスクの製造方法について説明する。
図1(a)、(b)に示す遮光枠25が形成された反射型マスクブランク100もしくは200を用意し、電子線リソグラフィにより回路パターン領域85のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより回路パターン形成領域80の吸収層51をエッチングし、レジスト剥離洗浄することで、吸収層51に回路パターンが形成された回路パターン領域85を有する、図3(a)、(b)に示す反射型マスク101もしくは201を得る。
Next, a reflective mask and a method for manufacturing the reflective mask will be described.
A reflective mask blank 100 or 200 having the
あるいは、図1(c)、(b)に示す遮光枠25を形成された反射型マスクブランク300もしくは400を用意し、電子線リソグラフィにより回路パターン領域85のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより回路パターン形成領域80の吸収層51をエッチングし、次いで塩素プラズマにより緩衝層41をエッチングし、レジスト剥離洗浄することで、吸収層51および緩衝層41に回路パターンが形成された回路パターン領域85を有する、図3(c)、(b)に示す反射型マスク301もしくは401を得る。
Alternatively, a reflective mask blank 300 or 400 on which the
本発明においては、回路パターン領域85を形成する前段階で遮光枠25を形成しており、また遮光枠25の吸収層51は回路パターン形成領域80の吸収層51に比べて厚くなっており、遮光枠25を形成するために多層反射層21を除去しないことから、回路パターン領域85へのパーティクル付着を抑制できる。つまり、マスク欠陥品質の低下を抑えることが可能である。また、遮光枠25を形成するために多層反射層21を除去しないから、多層反射層21が数層残ってしまう懸念が無く、反射層から発生する反射光の強度を抑制し、遮光性の高い遮光枠25を形成することができる。これらのことから、本発明の反射型マスクを用いることで、高い精度で転写パターンを形成できるという効果がある。
In the present invention, the
以下、本発明の反射型マスクブランク、反射型マスクの製造方法の実施例を説明する。
図6(a)に本実施例で用意した低熱膨張ガラス基板111を示す。その後裏面に静電チャッキング用の裏面導電膜171をスパッタリング装置により図6(b)のように形成した。ガラス基板111上に波長13.5nmのEUV光に対して反射率が64%程度となるように設計されたMoとSiの40ペア反射層121を図6(c)のように積層した。続いてTaNからなる吸収層151をスパッタリング装置により形成した(図6(d))。このときの吸収層151の膜厚は200nmとした。こうして、反射型マスクブランク202が完成した。
Examples of the method for manufacturing a reflective mask blank and a reflective mask according to the present invention will be described below.
FIG. 6A shows a low thermal
次に、図7(a)に示す吸収層151上に電子線レジスト161を塗布した反射型マスクブランク203を用意し、反射型マスクブランク203に電子線リソグラフィとドライエッチング、レジスト剥離洗浄を行い、遮光枠125が形成された反射型マスクブランク204を作製した(図7(b))。電子線リソグラフィには、化学増幅型ポジレジストFEP171(富士フイルムエレクトニクスマテリアルズ製)を用いて、描画機JBX9000(日本電子製)によってドーズ15μC/cm描画した後に、TMAH(水酸化テトラメチルアンモニウム)2.38%現像液によりレジストパターンを形成した。吸収層151のエッチングにはCl2の誘導結合型プラズマを適用した。続いて、反射型マスクブランク204に電子線リソグラフィとドライエッチング、レジスト剥膜洗浄を行い、回路パターン領域185を形成し、本発明の遮光枠を有する反射型マスク205を作製した(図7(c))。電子線リソグラフィには、化学増幅型ポジレジストFEP171(富士フイルムエレクトニクスマテリアルズ製)を用いて、描画機JBX3040(日本電子製)によってドーズ18μC/cm描画した後に、TMAH2.38%現像液によりレジストパターンを形成した。吸収層151のエッチングにはCl2の誘導結合型プラズマを適用した。
Next, a reflective mask blank 203 in which an electron beam resist 161 is applied on the
図7(c)の反射型マスク205の吸収層側のEUV光(波長13.5nm)の反射率を測定した。遮光枠125以外の領域での反射率が1.24%であるのに対し、遮光枠125の反射率が0.00%となった。また、OoBの影響を調べる為、真空紫外線から近赤外領域の波長における反射率を測定したところ、それぞれ0.00%となった。
図7(c)の反射型マスク205を用いて13.5nmのEUVを光源とした露光を行い、半導体基板上に隣接した4つのチップを転写した。隣接したチップにおいて、作製した反射型マスク上の遮光枠に相当する領域の一部は重なっていたにもかかわらず、半導体基板上の当該領域におけるレジストの感光は確認されなかった。
The reflectance of EUV light (wavelength: 13.5 nm) on the absorption layer side of the
Exposure using 13.5 nm EUV as a light source was performed using the
11・・・基板
21・・・多層反射層
25・・・遮光枠
41・・・緩衝層
51・・・吸収層
61・・・電子線レジスト
71・・・裏面導電膜
80・・・回路パターン形成領域
85・・・回路パターン領域
100、200、300、400、202、203、204・・・反射型マスクブランク
101、201、301、401、205・・・反射型マスク
111・・・ガラス基板
121・・・多層反射層
125・・・遮光枠
151・・・吸収層
161・・・電子線レジスト
171・・・裏面導電膜
185・・・回路パターン領域
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211419A JP5909964B2 (en) | 2011-09-27 | 2011-09-27 | Reflective mask blank and reflective mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211419A JP5909964B2 (en) | 2011-09-27 | 2011-09-27 | Reflective mask blank and reflective mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074058A true JP2013074058A (en) | 2013-04-22 |
JP5909964B2 JP5909964B2 (en) | 2016-04-27 |
Family
ID=48478314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011211419A Expired - Fee Related JP5909964B2 (en) | 2011-09-27 | 2011-09-27 | Reflective mask blank and reflective mask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5909964B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053576A (en) * | 2012-01-30 | 2014-03-20 | Asahi Glass Co Ltd | Reflective mask blank for euv lithography, and reflective mask for euv lithography |
JP2015079914A (en) * | 2013-10-18 | 2015-04-23 | 凸版印刷株式会社 | Reflective mask and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217097A (en) * | 2001-11-12 | 2002-08-02 | Canon Inc | Reflection-type x-ray mask structure, method of manufacturing device using the same x-ray exposure apparatus, and x-ray exposure method |
JP2009141223A (en) * | 2007-12-07 | 2009-06-25 | Toshiba Corp | Reflective mask |
JP2009212220A (en) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | Reflection-type mask and method of making the same |
WO2010007955A1 (en) * | 2008-07-14 | 2010-01-21 | 旭硝子株式会社 | Reflective mask blank for euv lithography and reflective mask for euv lithography |
JP2011151202A (en) * | 2010-01-21 | 2011-08-04 | Dainippon Printing Co Ltd | Reflection type mask with light shielding frame, and method of manufacturing the same |
-
2011
- 2011-09-27 JP JP2011211419A patent/JP5909964B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217097A (en) * | 2001-11-12 | 2002-08-02 | Canon Inc | Reflection-type x-ray mask structure, method of manufacturing device using the same x-ray exposure apparatus, and x-ray exposure method |
JP2009141223A (en) * | 2007-12-07 | 2009-06-25 | Toshiba Corp | Reflective mask |
JP2009212220A (en) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | Reflection-type mask and method of making the same |
WO2010007955A1 (en) * | 2008-07-14 | 2010-01-21 | 旭硝子株式会社 | Reflective mask blank for euv lithography and reflective mask for euv lithography |
JP2011151202A (en) * | 2010-01-21 | 2011-08-04 | Dainippon Printing Co Ltd | Reflection type mask with light shielding frame, and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053576A (en) * | 2012-01-30 | 2014-03-20 | Asahi Glass Co Ltd | Reflective mask blank for euv lithography, and reflective mask for euv lithography |
JP2015079914A (en) * | 2013-10-18 | 2015-04-23 | 凸版印刷株式会社 | Reflective mask and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5909964B2 (en) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5239762B2 (en) | Reflective mask and reflective mask manufacturing method | |
EP2693458B1 (en) | Method for repairing mask for euv exposure, and mask for euv exposure | |
US9448468B2 (en) | Reflective mask blank and reflective mask, and methods for manufacturing reflective mask blank and reflective mask | |
JP6287046B2 (en) | Reflective mask, reflective mask blank and manufacturing method thereof | |
JP5790073B2 (en) | Method for manufacturing a reflective mask blank | |
JP5240396B2 (en) | Reflective mask and reflective mask manufacturing method | |
JP5990961B2 (en) | Reflective mask | |
JP5909964B2 (en) | Reflective mask blank and reflective mask | |
JP5742300B2 (en) | REFLECTIVE MASK BLANK AND ITS MANUFACTURING METHOD, REFLECTIVE MASK | |
JP5754592B2 (en) | Reflective mask manufacturing method and reflective mask | |
JP6260149B2 (en) | Reflective mask blank and reflective mask | |
JP5970910B2 (en) | Method for manufacturing a reflective mask | |
JP2014232844A (en) | Method for manufacturing reflective mask | |
JP5803517B2 (en) | Reflective mask, mask blank, and manufacturing method thereof | |
JP2014183075A (en) | Reflective mask, and method of manufacturing the same | |
JP2017227702A (en) | Reflective photomask | |
US20170306475A1 (en) | Reflective mask, reflective mask blank, and manufacturing method therefor | |
JP6070109B2 (en) | Reflective mask and method of manufacturing the same | |
JP2013243354A (en) | Semiconductor circuit exposure method and exposure device | |
JP5796307B2 (en) | Reflective mask blank and manufacturing method thereof | |
JP5765666B2 (en) | Reflective mask | |
JP2016134472A (en) | Reflective mask blank, manufacturing method therefor and reflective mask | |
JP6135105B2 (en) | Method for manufacturing a reflective mask | |
US9921465B2 (en) | Reflective mask, reflective mask blank and manufacturing method therefor | |
JP2018005108A (en) | Reflection type photomask blank and reflection type mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5909964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |