JP2014229413A

JP2014229413A - 回路遮断器、又は分電盤

Info

Publication number: JP2014229413A
Application number: JP2013106725A
Authority: JP
Inventors: 小西　功次; Koji Konishi; 功次小西; 太須佐; Futoshi Susa; 秀浩伊藤; Hidehiro Ito; 成実浅井; Shigemi Asai
Original assignee: Kawamura Electric Inc
Current assignee: Kawamura Electric Inc
Priority date: 2013-05-21
Filing date: 2013-05-21
Publication date: 2014-12-08

Abstract

【課題】小型で高精度な電流計測が可能な回路遮断器、又は分電盤を提供する。【解決手段】電路を配置する複数の電路配置部と、電路配置部の近傍に設置される基板に搭載されると共に電路を流れる電流を計測する複数の磁気センサと、複数の磁気センサによる計測値を演算するオペアンプとを備え、オペアンプを電路配置部ごとに設けた基板を備えた。磁気センサは、一方向の磁場にのみ反応するように形成し、電路配置部を中心とする点対称に配置して閉じた磁路を形成し、複数の磁気センサによる計測値を演算するオペアンプを基板に備え、オペアンプを電路配置部ごとに設けた。【選択図】図１

Description

本発明は、電路を流れる電流の高精度な計測が可能な回路遮断器、又は分電盤に関するものである。

従来、電路を流れる電流を計測する回路遮断器１２には、特許文献１に記載されているような、本体ケース１３の内部にＣＴ（カレントトランス）１４を内蔵し、その貫通孔１５の方向を本体ケース１３の長手方向に対して垂直に配置したものがある。

また、電路を流れる電流を計測する分電盤には、特許文献２に記載されているような、電路を貫通させる挿通孔１６と、プリント基板１７の表面と裏面の挿通孔１６周囲に設けられた金属箔パターンと、プリント基板１７を貫通して金属箔パターンを接続するスルーホールとを有する空芯コイルから成る電流センサ１８と、空芯コイルの出力に基づいて信号処理を行なう信号処理回路と、信号処理回路の出力を伝送路に接続する接続導体とを備えたプリント基板１７を分岐ブレーカ４０の一次側に備えたものがある。

また、電路を流れる電流の計測には、特許文献３に記載されているような、負荷電流を開閉する回路遮断器４１本体と、この回路遮断器４１本体の端子部に締付部材により締付け固定された導体と、負荷電流により発生した磁束を検出し電気信号に変換するホール素子１９とこのホール素子１９の電気信号を演算処理する電子回路部と演算結果を出力する出力手段とを収納するケース部を有する通電情報計測装置とを備え、通電情報計測装置を回路遮断器４１本体の近傍に、着脱可能に配置又は構成したものであって、負荷電流により発生した磁束をホール素子１９に導く第一のコア２０と、この第一のコア２０と共働して磁束を導く第二のコア２１とを備えたものがある。

特開２００８−２８８１０１号公報特開２００８−１３６２７９号公報国際公開番号ＷＯ００／０７９５５４

しかしながら、特許文献１に記載の発明では、ＣＴ（カレントトランス）を配線用遮断器の本体ケースに内蔵しているため配線用遮断器自体が大きくなるという欠点がある。

また、特許文献２に記載の発明では、各電路に空芯コイルを備えており、隣接する電路間の距離が近い場合は隣り合う磁場の影響を受け、計測精度が低くなる可能性があるという欠点がある。

また、特許文献３に記載の発明では、磁界を捉えるためにホール素子の他にコアを設ける必要があり、コアを取り付けるスペースが必要となるという欠点がある。

上記した課題を解決するためになされた本発明の電流計測装置は、電路を配置する複数の電路配置部と、この電路配置部の近傍に搭載されると共に電路を流れる電流を計測する複数の磁気センサと、この複数の磁気センサによる計測値を演算するオペアンプとを備えた基板であって、オペアンプを電路配置部ごとに設けた。

また、複数の磁気センサを、一方向の磁場にのみ反応するように形成すると共に、基板上において閉じた磁路を構成するよう搭載した。

本発明による回路遮断器、又は分電盤は、電路配置部の近傍に複数の磁気センサを搭載することにより、ＣＴ（カレントトランス）やコアを用いずに高精度な計測が可能となる。又、ＣＴ（カレントトランス）やコアを用いないため小型に構成することが可能となり、回路遮断器、又は分電盤に採用した場合であっても小型化することが可能となる。

又、同一基板上に複数設けられる電路配置部のそれぞれに対して複数の磁気センサによって閉じた磁路を形成することにより、アンペールの周回積分の法則により隣接する磁界の影響を受けることがなく、高精度な計測が可能である。

図１は本願発明の実施例における基板である。図２は図１における電路配置部の変形例である。図３は図１における電路配置部の変形例である。図４は図１における電路配置部の変形例である。図５は閉じた磁路を構成する磁気センサの配置を示す構成図である。図６は図４における磁気センサの別の配置を示す構成である。図７は本願発明における基板を含む、一部機器を取り付けた分電盤を天面から見た斜視図である。図８は図７における、要部を拡大した分解斜視図である。図９は従来技術における、ＣＴ（カレントトランス）を内蔵したブレーカの分解斜視図である。図１０は従来技術における、分岐ブレーカの一次側にセンサ基板を設けた分電盤の分解斜視図である。図１１は従来技術における、ホール素子とコアとを設けた回路遮断器である。

本発明では、複数の磁気センサを設けた基板により小型で高精度の電流計測を可能にした。
以下、本発明の一実施形態となる分電盤について説明する。

電路を配置する複数の電路配置部２、２３、２７、３１、３５、４３と、各電路配置部２、２３、２７、３１、３５、４３の近傍に設置される基板１、２２、２６、３０、３４、３９、４２、４６に搭載されると共に電路を流れる電流を計測する複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４と、複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４による計測値を演算するオペアンプ４、２５、２９、３３、３７、４５とを備え、オペアンプ４、２５、２９、３３、３７、４５を電路配置部２、２３、２７、３１、３５、４３ごとに設けた基板１、２２、２６、３０、３４、３９、４２、４６を分電盤６に備えた。
分電盤６の略中央には、自身の厚み方向である上下方向に並設された３枚の主幹バー８、４８が左右方向へ配設されており、主幹ブレーカ９の二次側に接続されている。そして、主幹バー８、４８の長手方向での前後両側に、複数の分岐ブレーカ１０が左右方向に列設され、各分岐ブレーカ１０の一次側が主幹バー８、４８に接続されている。さらに、主幹バー８、４８のうち、上下で隣り合い、Ｌ１相及びＬ２相となる主幹バー８、４８と分岐ブレーカ１０との接続部１１、４９に、基板１、２２、２６、３０、３４、３９、４２、４６が取り付けられる。基板１、２２、２６、３０、３４、３９、４２、４６は電路配置部２、２３、２７、３１、３５、４３を略コ字状に形成し、取り付けられた基板１、２２、２６、３０、３４、３９、４２、４６の電路配置部２、２３、２７、３１、３５、４３のそれぞれには主幹バー８、４８から分岐ブレーカ１０への電路が配置される。

また、各電路配置部２、２３、２７、３１、３５、４３の近傍に搭載される複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４を、閉じた磁路が形成されるように電路配置部２、２３、２７、３１、３５、４３を中心とする点対称に搭載した。

これにより、ＣＴ（カレントトランス）やコアを用いることがないため小型に構成することが可能になると共に、磁界の影響を受けることがないため高精度の電流計測が可能となる。

電路を配置する複数の電路配置部２、２３、２７、３１、３５、４３と、各電路配置部２、２３、２７、３１、３５、４３の近傍に設置される基板１、２２、２６、３０、３４、３９、４２、４６に搭載されると共に電路を流れる電流を計測する複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４と、複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４による計測値を演算するオペアンプ４、２５、２９、３３、３７、４５とを備え、オペアンプ４、２５、２９、３３、３７、４５を電路配置部２、２３、２７、３１、３５、４３ごとに設けた基板１、２２、２６、３０、３４、３９、４２、４６を回路遮断器に備えた。

電路を配置する複数の電路配置部２、２３、２７、３１、３５、４３と、各電路配置部２、２３、２７、３１、３５、４３の近傍に設置される基板１、２２、２６、３０、３４、３９、４２、４６に搭載されると共に電路を流れる電流を計測する複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４と、複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４による計測値を演算するオペアンプ４、２５、２９、３３、３７、４５とを備え、オペアンプ４、２５、２９、３３、３７、４５を電路配置部２、２３、２７、３１、３５、４３ごとに基板１、２２、２６、３０、３４、３９、４２、４６に設けた。

また、各電路配置部２、２３、２７、３１、３５、４３の近傍に搭載される複数のＧＭＲ（巨大磁気抵抗）素子３、２４、２８、３２、３６、４４を、電路配置部２、２３、２７、３１、３５、４３の左右どちらか一方において一列に配置した。

これにより、ＣＴ（カレントトランス）やコアを用いることがないため小型に構成することが可能になると共に、磁界の影響を受けにくくなるため高精度の電流計測が可能となる。

なお、電路配置部近傍の基板の形状は本実施例における略コ字状に限定されるものではなく、略Ｕ字状や電路を挿通させる円形に形成するなど、本発明の趣旨を変更しない範囲で適宜変更可能である。

また、磁気センサはＧＭＲ（巨大磁気抵抗）素子に限定されるものではなく、本発明の趣旨を変更しない範囲で適宜変更可能である。

また、磁気センサの配置は本実施例における一列での配置に限定されるものではなく、円弧状に配置するなど、本発明の趣旨を変更しない範囲で適宜変更可能である。

同一基板上に複数設けられる電路配置部のそれぞれの近傍に複数の磁気センサを搭載することにより、小型に構成することが可能となり、複数の磁気センサによって閉じた磁路を形成することにより、隣接する磁界の影響を受けない電流計測が可能となる。

１、２２、２６、３０、３４、３９、４２、４６基板
２、２３、２７、３１、３５、４３電路配置部
３、２４、２８、３２、３６、４４磁気センサ
４、２５、２９、３３、３７、４５オペアンプ
５、３８磁路
６分電盤
７、４７電路
８、４８主幹バー
９主幹ブレーカ
１０、４０分岐ブレーカ
１１、４９接続部
１２、４１回路遮断器
１３本体ケース
１４ＣＴ
１５貫通孔
１６挿通孔
１７プリント基板
１８電流センサ
１９ホール素子
２０第一のコア
２１第二のコア

Claims

電路を配置する複数の電路配置部と、該電路配置部の近傍に設置される基板に搭載されると共に前記電路を流れる電流を計測する複数の磁気センサとを備えたことを特徴とする回路遮断器、または分電盤。
前記複数の磁気センサを、一方向の磁場にのみ反応するように形成し、前記電路配置部を中心とする点対称に配置して閉じた磁路を形成し、前記複数の磁気センサによる計測値を演算するオペアンプを前記基板に備え、前記オペアンプを前記電路配置部ごとに設けたことを特徴とする請求１に記載の回路遮断器、または分電盤。