JP2014228982A - Information processing device, information processing method, and program - Google Patents

Information processing device, information processing method, and program Download PDF

Info

Publication number
JP2014228982A
JP2014228982A JP2013106776A JP2013106776A JP2014228982A JP 2014228982 A JP2014228982 A JP 2014228982A JP 2013106776 A JP2013106776 A JP 2013106776A JP 2013106776 A JP2013106776 A JP 2013106776A JP 2014228982 A JP2014228982 A JP 2014228982A
Authority
JP
Japan
Prior art keywords
data
printed circuit
circuit board
area
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013106776A
Other languages
Japanese (ja)
Other versions
JP6322903B2 (en
Inventor
正勝 淺川
Masakatsu Asakawa
正勝 淺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013106776A priority Critical patent/JP6322903B2/en
Publication of JP2014228982A publication Critical patent/JP2014228982A/en
Application granted granted Critical
Publication of JP6322903B2 publication Critical patent/JP6322903B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a processing device that automatically generates printed board design data.SOLUTION: An information processing device 1 comprises: an input unit that inputs printed board design data; and a calculation unit that detects one piece of area data from the printed board design data input from the input unit, and generates a plurality of pieces of area data required for printed board design from the one piece of area data. The information processing device 1 further comprises an output unit that outputs the plurality of pieces of area data generated by the calculation unit as a plurality of printed board designing data formats.

Description

本発明は、領域データを生成する情報処理装置、情報処理方法及びプログラムに関する。   The present invention relates to an information processing apparatus, an information processing method, and a program for generating region data.

プリント基板設計において設計者は構造設計者からの要求仕様が含まれた設計データをＩＤＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｄａｔａ Ｆｏｒｍａｔ）形式で受け取りＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）システムで読み込んで使用することが多い。構造設計側からの要求仕様とは例えば外形サイズ、配線禁止帯、部品実装高さ制限等である。プリント基板の設計者はその設計データを基に現実に回路が回路図どおり動作するようにプリント基板の設計を行う。その際、作業の効率化を図るため自動で作図作業を行う技術が存在する（特許文献１参照）。   In designing a printed circuit board, a designer often receives design data including a requirement specification from a structural designer in an IDF (Intermediate Data Format) format and reads and uses it on a CAD (Computer Aided Design) system. The required specifications from the structural design side are, for example, the outer size, the wiring band, the component mounting height limit, and the like. The designer of the printed circuit board designs the printed circuit board so that the circuit actually operates according to the circuit diagram based on the design data. At this time, there is a technique for automatically performing a drawing work in order to improve work efficiency (see Patent Document 1).

たとえば特許文献１にはプリント基板製造時の検査に使用するテスタの検査端子を圧着するための座標や、その電極座標以外の部分を保護するソルダーレジストを塗布するための領域データを算出しＣＡＭ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ）データとして出力する装置について記載されている。この技術によるとテスタの検査端子等の座標を計算するためには専用のＣＡＤシステムを用いなければならなかったところ、一般的な機械用ＣＡＤや手書き図面をスキャンしたものからプリント基板の配線パターンの環状線を認識し、その環状線の情報から検査端子の座標やソルダーレジストを塗布するための領域のデータを算出することが可能である。   For example, in Patent Document 1, coordinates for crimping a test terminal of a tester used for inspection at the time of manufacturing a printed circuit board, and region data for applying a solder resist for protecting a portion other than the electrode coordinates are calculated and CAM ( A device for outputting as Computer Aided Manufacturing) data is described. According to this technology, a dedicated CAD system had to be used to calculate the coordinates of the test terminal of the tester, etc. It is possible to recognize the annular line and calculate the coordinates of the inspection terminal and the area data for applying the solder resist from the information of the annular line.

特開平０５−２５８０１５号公報Japanese Patent Laid-Open No. 05-258015

ところでプリント基板設計者はテスタの検査端子だけではなく、プリント基板の表面については配線禁止領域やソルダーレジスト塗布禁止領域、裏面についてはソルダーレジスト塗布禁止領域を図面に加える作業を行わなければならない。これらの作業により作成されたデータは、プリント基板側で要求される条件であって構造設計で必要となるデータではない為、プリント基板設計者が構造設計者から受け取る設計データには含まれない。従ってプリント基板設計者は毎回これら３つの領域を手作業で描画しなければならず、これらの作業が設計完成までに要する時間や工数の増大の要因となるという問題があった。
また、特許文献１に記載されているテスタ検査端子用の座標等を算出する装置は配線禁止領域やソルダーレジスト塗布禁止領域のデータについては自動生成を行わないので、プリント基板設計者はこれらの領域を加える作業にこの装置を使用することはできない。 By the way, the printed circuit board designer must perform not only the test terminal of the tester but also add the wiring prohibited area and the solder resist application prohibited area to the surface of the printed circuit board and the solder resist application prohibited area to the drawing on the back surface. Since the data created by these operations is a condition required on the printed circuit board side and is not data required for the structural design, it is not included in the design data received by the printed circuit board designer from the structural designer. Therefore, the printed circuit board designer has to manually draw these three areas each time, and there has been a problem that these operations increase the time and man-hours required to complete the design.
In addition, since the apparatus for calculating the coordinates for the tester inspection terminal described in Patent Document 1 does not automatically generate the data of the wiring prohibition area and the solder resist application prohibition area, the printed circuit board designer does not generate these areas. This device cannot be used to add

そこでこの発明は、上述した解題を解決する情報処理装置及びその制御方法とプログラムを提供することを目的としている。   Accordingly, an object of the present invention is to provide an information processing apparatus that solves the above-described problem, a control method thereof, and a program.

本発明は、上述の課題を解決すべくなされたもので、プリント基板設計データを入力する入力部と、前記入力部より入力された前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成する演算部と、前記演算部で生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力する出力部とを備えることを特徴とする情報処理装置である。   The present invention has been made in order to solve the above-described problems. An input unit for inputting printed circuit board design data, and detecting one area data among the printed circuit board design data input from the input unit and detecting the area data. A calculation unit that generates a plurality of area data necessary for printed circuit board design from the one area data, and an output unit that outputs the plurality of area data generated by the calculation unit as a plurality of printed circuit board design data formats. It is an information processing apparatus characterized by comprising.

また本発明は、プリント基板設計データを入力し、当該入力した前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成し、その生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力することを特徴とする情報処理方法である。   Also, the present invention inputs printed circuit board design data, detects one area data among the inputted printed circuit board design data, and generates a plurality of area data necessary for printed circuit board design from the detected one area data. The generated plurality of area data is output as a plurality of printed circuit board design data formats.

また本発明は、情報処理装置のコンピュータを、プリント基板設計データを入力する入力手段、前記入力手段より入力された前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成する演算手段、前記演算手段で生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力する出力手段、として機能させることを特徴とするプログラムである。   According to the present invention, the computer of the information processing apparatus detects an area data of the printed circuit board design data inputted from the input means, an input means for inputting the printed circuit board design data, and the detected area data. A plurality of area data necessary for designing a printed circuit board from the calculation means, and a plurality of area data generated by the calculation means are output as a plurality of printed circuit board design data formats. It is a program to do.

本発明によれば、自動でプリント基板設計に必要な複数の領域データを生成するため、プリント基板設計作業の効率化、工数削減という効果が得られる。   According to the present invention, since a plurality of area data necessary for printed circuit board design is automatically generated, effects of improving the efficiency of printed circuit board design work and reducing man-hours can be obtained.

本発明の第一の実施形態による情報処理装置の最小構成を示す図である。It is a figure which shows the minimum structure of the information processing apparatus by 1st embodiment of this invention. 本発明の第一の実施形態による情報処理装置の具体的な構成を示す図である。It is a figure which shows the specific structure of the information processing apparatus by 1st embodiment of this invention. 本発明の第一の実施形態において領域データを生成した結果の一例を示す第一の図である。It is a 1st figure which shows an example of the result of having produced | generated area | region data in 1st embodiment of this invention. 本発明の第一の実施形態において領域データを生成した結果の一例を示す第二の図である。It is a 2nd figure which shows an example of the result of having produced | generated area | region data in 1st embodiment of this invention. 本発明の第一の実施形態による処理フローを示す第一の図である。It is a 1st figure which shows the processing flow by 1st embodiment of this invention. ＩＤＦファイルの一例を示す図である。It is a figure which shows an example of an IDF file.

＜第一の実施形態＞
以下、本発明の一実施形態による情報処理装置を図１〜図６を参照して説明する。
図１は同実施形態による情報処理装置の最小構成を示す図である。
この図において、符号１は情報処理装置を表している。図１に示す通り、情報処理装置１は入力部１０、演算部２０、出力部３０を備えている。
入力部１０はプリント基板設計用のデータを取り込む入力手段である。演算部２０は入力部１０で入力したデータからある特定の領域データを検出し、検出した領域データを基に別の領域データを生成する。どの領域データを検出するかや生成後の領域データに関する事項はあらかじめ記憶されている。出力部３０は演算部２０が生成した領域データを複数のプリント基板設計用データ形式で出力する。どのようなデータ形式で出力するかはあらかじめ規定されている。 <First embodiment>
Hereinafter, an information processing apparatus according to an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a diagram showing a minimum configuration of the information processing apparatus according to the embodiment.
In this figure, reference numeral 1 represents an information processing apparatus. As illustrated in FIG. 1, the information processing apparatus 1 includes an input unit 10, a calculation unit 20, and an output unit 30.
The input unit 10 is an input means for taking in data for printed circuit board design. The calculation unit 20 detects certain specific region data from the data input by the input unit 10, and generates another region data based on the detected region data. Information about which area data is detected and the area data after generation are stored in advance. The output unit 30 outputs the area data generated by the calculation unit 20 in a plurality of printed circuit board design data formats. What data format is used for output is specified in advance.

図２は第一の実施形態による情報処理装置の具体的な構成を示す図である。
図２に示す通り、情報処理装置１は、ＩＤＦデータ入力部１１、形状データ演算部２１、ＩＤＦデータ出力部３１とその他データ出力部３２とを備えている。
本実施例では、情報処理装置１は構造設計から与えられるＩＤＦデータのうちプリント基板の外形線を検出し、配線禁止領域及びソルダーレジスト塗布禁止領域を生成する。
ＩＤＦデータ入力部１１は、構造設計が提供したＩＤＦファイルを読み込む機能部である。ＩＤＦデータとは機械用ＣＡＤとプリント基板用を含む電気用ＣＡＤでデータ交換可能なように定められた中間フォーマットで業界標準のデータ形式である。電気・電子製品の開発においては、まず構造設計者がその製品の企画に基づき基板寸法などの構造データを機械用ＣＡＤで設計し、その結果をＩＤＦデータでプリント基板設計側に提供するということがしばしば行われる。 FIG. 2 is a diagram showing a specific configuration of the information processing apparatus according to the first embodiment.
As illustrated in FIG. 2, the information processing apparatus 1 includes an IDF data input unit 11, a shape data calculation unit 21, an IDF data output unit 31, and another data output unit 32.
In this embodiment, the information processing apparatus 1 detects the outline of the printed circuit board from the IDF data given from the structural design, and generates a wiring prohibited area and a solder resist application prohibited area.
The IDF data input unit 11 is a functional unit that reads an IDF file provided by the structural design. IDF data is an industry standard data format that is an intermediate format defined so that data can be exchanged between mechanical CAD and electrical CAD including printed circuit boards. In the development of electrical and electronic products, the structural designer first designs structural data such as board dimensions based on the product plan using mechanical CAD, and provides the results to the printed circuit board design side using IDF data. Often done.

形状データ演算部２１は読み込んだＩＤＦデータから領域データの一つであるプリント基板の外形を示すデータを検出する機能を備えている。
また、形状データ演算部２１は配線禁止領域及びソルダーレジスト塗布禁止領域を示す領域データを生成する機能を備えている。前提として本実施例では配線禁止領域及びソルダーレジスト塗布禁止領域はプリント基板の外形に沿って設けられるものであるとする。
これら２つの領域のデータを生成するためには配線禁止領域及びソルダーレジスト塗布禁止領域はそれぞれ外形線を中心として両側又は片側にどの程度の幅を持つ領域とするか（以下、オフセット値）の情報が必要である。あるいはそれぞれの領域を線又は面の何れかとして生成するのかという幾何データに関する情報も必要になる。
例えば、配線禁止領域を示すデータは外形線の位置を基準としてオフセット値分だけ離れた位置を、複数の外形線について表した情報であり、その領域は面として表す。そしてこの情報がＩＤＦデータ内に記述される。
形状データ演算部２１は、配線禁止領域やソルダーレジスト塗布禁止領域のデータを生成するためのプログラムや、処理条件を規定するために予め記憶した設定ファイル等に記述されたパラメータをメモリ等の記憶部から読み込んで、当該領域データの生成を行う。 The shape data calculation unit 21 has a function of detecting data indicating the outer shape of the printed circuit board, which is one of the area data, from the read IDF data.
In addition, the shape data calculation unit 21 has a function of generating area data indicating a wiring prohibited area and a solder resist application prohibited area. As a premise, in this embodiment, it is assumed that the wiring prohibited area and the solder resist application prohibited area are provided along the outer shape of the printed circuit board.
In order to generate the data of these two areas, the wiring prohibition area and the solder resist application prohibition area are information on how wide each side or one side is with respect to the outline (hereinafter referred to as offset value). is necessary. Or the information regarding the geometric data of whether each area | region is produced | generated as either a line or a surface is also needed.
For example, the data indicating the wiring prohibited area is information representing a plurality of outlines at positions separated by an offset value with reference to the position of the outline, and the area is represented as a plane. This information is described in the IDF data.
The shape data calculation unit 21 stores a parameter described in a program for generating data of a wiring prohibition region or a solder resist application prohibition region, a setting file stored in advance to define processing conditions, or the like. To generate the region data.

上述のとおり形状データ演算部２１は外形を示すデータの座標データにオフセット値の情報を付加し、プリント基板の外形を示すデータから配線禁止領域及びソルダーレジスト塗布禁止領域を示す領域データをそれぞれ生成する。特許文献１の方法では、テスタ検査端子用の座標等を算出するにあたり、図形から配線パターンを認識し、さらに認識した配線パターンの環状線沿いに補助線を描く必要があった。しかし本発明の方法ではそのような複雑な計算は不要で効率的である。   As described above, the shape data calculation unit 21 adds offset value information to the coordinate data of the data indicating the outer shape, and generates area data indicating the wiring prohibited area and the solder resist application prohibited area from the data indicating the outer shape of the printed circuit board. . In the method of Patent Document 1, it is necessary to recognize a wiring pattern from a figure and draw an auxiliary line along the circular line of the recognized wiring pattern when calculating the coordinates for the tester inspection terminal. However, such a complicated calculation is unnecessary and efficient in the method of the present invention.

ＩＤＦデータ出力部３１は、配線禁止領域を示す領域データをＩＤＦデータとして出力する機能を有している。また、その他データ出力部３２はソルダーレジスト塗布禁止領域を示すデータをプリント基板用ＣＡＤ用のデータ形式に変換して出力する機能を有している。ＩＤＦデータ出力部３１及びその他データ出力部３２で出力したデータはプリント基板用ＣＡＤで読み込むことが可能である。
ここで配線禁止領域をＩＤＦデータとして出力するのはＩＤＦの標準仕様に配線禁止領域が定められているからである。反対にソルダーレジスト塗布禁止領域はＩＤＦの標準仕様にないのでプリント基板用ＣＡＤで読み込めるデータ形式としている。しかし、これは一例であって本発明における出力形式をこのように限定するものではない。
このようにして本発明によればこれまでプリント基板用ＣＡＤを使用して手作業で生成していたプリント基板設計に必要なデータを自動で生成することが可能になり設計作業の効率化が可能である。 The IDF data output unit 31 has a function of outputting area data indicating a wiring prohibited area as IDF data. The other data output unit 32 has a function of converting the data indicating the solder resist application prohibited area into a data format for printed circuit board CAD and outputting the data. Data output from the IDF data output unit 31 and the other data output unit 32 can be read by a printed circuit board CAD.
The reason why the wiring prohibited area is output as IDF data is that the wiring prohibited area is defined in the standard specification of IDF. On the other hand, the solder resist application prohibited area is not in the standard specification of IDF, so it has a data format that can be read by CAD for printed circuit boards. However, this is only an example, and the output format in the present invention is not limited in this way.
As described above, according to the present invention, it is possible to automatically generate data necessary for printed circuit board design that has been manually generated by using a printed circuit board CAD until now, and the efficiency of the design work can be improved. It is.

図３は本実施形態による情報処理装置が領域データを生成した結果の一例を示す第一の図である。
図３（ａ）はＩＤＦデータを取り込んで検出した外形線である。外形線は、一辺が１０ｍｍの正方形を外縁とし、その中心には半径１ｍｍの円形の貫通穴が開いているという形状を示している。この外形線に対して、配線禁止領域についてはオフセット値が１．０ｍｍ、ソルダーレジスト塗布禁止領域についてはオフセット値が０．５ｍｍという条件で配線禁止領域とソルダーレジスト塗布禁止領域を生成したのが図３（ｂ）及び図３（ｃ）である。
図３（ｂ）は配線禁止領域を示す図である。まず外縁部に注目すると情報処理装置１は、外形線上に沿って外形線を中心に内側・外側それぞれ１ｍｍの幅の領域を持つ面を生成する。次に中心の貫通穴に注目すると、情報処理装置１は円周に沿って円周線を中心に内側・外側それぞれ１ｍｍの幅の面を生成した結果、半径２ｍｍの円を表す面を生成する。
図３（ｃ）はソルダーレジスト塗布禁止領域を示す図である。まず外縁部に注目すると情報処理装置１は、外形線上に沿って外形線を中心に内側、外側それぞれ０．５ｍｍの幅の領域を持つ線（太さ１ｍｍの線）を生成する。中心部の円についても同様で、情報処理装置１は円周に沿って太さ１ｍｍの線を生成する。 FIG. 3 is a first diagram illustrating an example of a result of generating the area data by the information processing apparatus according to the present embodiment.
FIG. 3A shows an outline detected by taking in IDF data. The outline indicates a shape in which a square having a side of 10 mm is an outer edge, and a circular through hole having a radius of 1 mm is opened at the center. For this outline, the wiring prohibited area and the solder resist application prohibited area are generated under the condition that the offset value is 1.0 mm for the wiring prohibited area and the offset value is 0.5 mm for the solder resist application prohibited area. 3 (b) and FIG. 3 (c).
FIG. 3B is a diagram showing a wiring prohibited area. First, paying attention to the outer edge portion, the information processing apparatus 1 generates a surface having a region with a width of 1 mm on the inner side and the outer side around the outer shape line along the outer shape line. Next, paying attention to the central through-hole, the information processing apparatus 1 generates a surface representing a circle having a radius of 2 mm as a result of generating a surface having a width of 1 mm on each of the inner and outer sides around the circumference along the circumference. .
FIG. 3C shows a solder resist application prohibited area. First, paying attention to the outer edge portion, the information processing apparatus 1 generates a line (line having a thickness of 1 mm) having a width of 0.5 mm on the inner side and the outer side around the outer shape line along the outer shape line. The same applies to the center circle, and the information processing apparatus 1 generates a line having a thickness of 1 mm along the circumference.

図４は本実施形態による情報処理装置が領域データを生成した結果の一例を示す第二の図である。
図４で示すように、情報処理装置１は外形線に沿って当該外形線の両脇に設けるソルダーレジスト塗布禁止領域と配線禁止領域を示す情報を生成している。この図のように丸面取りが必要な外形線の形状の場合、手作業では逐一作業が必要であるが本発明によると自動でデータが生成されるので作業の効率や工数削減に効果的である。 FIG. 4 is a second diagram illustrating an example of a result of generating the area data by the information processing apparatus according to the present embodiment.
As shown in FIG. 4, the information processing apparatus 1 generates information indicating a solder resist application prohibited area and a wiring prohibited area provided on both sides of the outline along the outline. As shown in this figure, in the case of the shape of an outline that requires round chamfering, manual work requires work one by one, but according to the present invention, data is automatically generated, which is effective for work efficiency and man-hour reduction. .

図５は本実施形態による処理フローを示す第一の図である。
図６はＩＤＦファイルの一例を示す図である。
図５、図６を用いて情報処理装置１がプリント基板の外形を示すデータから配線禁止領域及びソルダーレジスト塗布禁止領域のデータを生成する場合の処理フローについて説明する。
最初にＩＤＦデータ入力部１１はユーザの指示するＩＤＦデータを入力する（ステップＳ１）。
ＩＤＦデータはプリント基板の外形や高さ、あるいはドリル穴や部品配置可能領域といったプリント基板の各領域についての情報を有している。そして、それらの情報はそれぞれ対応するセクションに記載されている。例えばＩＤＦ ＶＥＲＳＩＯＮ ３．０では、プリント基板の外形に関する情報は、ＢＯＡＲＤ＿ＯＵＴＬＩＮＥセクションに記載され、配線禁止領域の情報は、ＲＯＵＴＥ＿ＫＥＥＰＯＵＴセクションに記載される（図６参照）。 FIG. 5 is a first diagram showing a processing flow according to this embodiment.
FIG. 6 is a diagram illustrating an example of an IDF file.
A processing flow in the case where the information processing apparatus 1 generates data of the wiring prohibited area and the solder resist application prohibited area from the data indicating the outer shape of the printed circuit board will be described with reference to FIGS. 5 and 6.
First, the IDF data input unit 11 inputs IDF data instructed by the user (step S1).
The IDF data includes information on each area of the printed circuit board, such as the outer shape and height of the printed circuit board, or a drill hole and a component placement possible area. The information is described in the corresponding sections. For example, in IDF VERSION 3.0, information regarding the outer shape of the printed circuit board is described in the BOARD_OUTLINE section, and information on the wiring prohibited area is described in the ROUTE_KEEPOUT section (see FIG. 6).

形状データ演算部２１は読み込んだＩＤＦデータのＢＯＡＲＤ＿ＯＵＴＬＩＮＥセクションからプリント基板の外形を検出する（ステップＳ２）。
次に形状データ演算部２１は、検出した外形線を示す座標データに加える所定のオフセット値をメモリ等の記憶部から読み込んで、外形線を示す座標データとそれぞれのオフセット値から配線禁止領域及びソルダーレジスト塗布禁止領域の情報を生成する（ステップＳ３）。なお、オフセット値には、配線禁止領域用のオフセット値とソルダーレジスト塗布禁止領域用のオフセット値が存在する。 The shape data calculation unit 21 detects the outer shape of the printed circuit board from the BOARD_OUTLINE section of the read IDF data (step S2).
Next, the shape data calculation unit 21 reads a predetermined offset value to be added to the coordinate data indicating the detected outline from a storage unit such as a memory, and the wiring prohibition area and the solder are calculated from the coordinate data indicating the outline and each offset value. Information on the resist application prohibited area is generated (step S3). The offset value includes an offset value for the wiring prohibited area and an offset value for the solder resist application prohibited area.

領域データを生成する方法の一例として配線禁止領域を用いて説明すると、形状データ演算部２１は、外形線を示す座標データに＋のオフセット値と、−のオフセット値を付加した情報を生成することにより、外形線の両脇に設ける配線禁止領域の情報を生成する。さらに外形線を構成する各線分の各端点においては当該端点を中心にオフセット値を半径とする円を描くようなデータを生成する。このようにしておくと例えば図４における丸面取りの個所についても自動的に丸面取りが行われ効率的である。ソルダーレジスト塗布禁止領域についても形状データ演算部２１は配線禁止領域と同様にして領域データを生成することが可能である。   As an example of the method for generating the area data, the wiring prohibition area will be described. The shape data calculation unit 21 generates information obtained by adding a + offset value and a −offset value to the coordinate data indicating the outline. Thus, the information of the wiring prohibition area provided on both sides of the outline is generated. Further, at each end point of each line segment constituting the outline, data is generated so as to draw a circle having the offset value as a radius around the end point. By doing so, for example, the round chamfering portion in FIG. 4 is automatically rounded and efficient. For the solder resist application prohibited area, the shape data calculation unit 21 can generate area data in the same manner as the wiring prohibited area.

さらに形状データ演算部２１はステップＳ３で生成した領域データを所定のデータ形式及び幾何データとして生成する（ステップＳ４）。
例えば、ＩＤＦデータで出力する場合、配線禁止領域はＲＯＵＴＥ＿ＫＥＥＰＯＵＴセクションに記述することが規定されている。また、そのようにすることで配線禁止領域は面として表現されることになる。従って形状データ演算部２１はステップＳ３で求めた座標データをＩＤＦの定める同セクションの記述方法に従ったデータ形式で生成する。ソルダーレジスト塗布禁止領域の場合は、配線禁止領域のようにセクションが用意されていない為、ＩＤＦデータとして表現することができない。従ってプリント基板用ＣＡＤのデータ形式で生成する。その場合、上述した配線禁止領域と同様に領域データを生成した場合は面としてデータを出力してもよい。あるいは、ソルダーレジスト塗布禁止領域用のオフセット値を２倍した値を線幅として有するプリント基板の外形線を示す線分と同じ線分として領域データを生成することも考えられる。 Further, the shape data calculation unit 21 generates the region data generated in step S3 as a predetermined data format and geometric data (step S4).
For example, when outputting with IDF data, it is specified that the wiring prohibited area is described in the ROUTE_KEEPOUT section. Further, by doing so, the wiring prohibited area is expressed as a plane. Therefore, the shape data calculation unit 21 generates the coordinate data obtained in step S3 in a data format according to the description method of the same section defined by the IDF. In the case of the solder resist application prohibited area, since a section is not prepared unlike the wiring prohibited area, it cannot be expressed as IDF data. Therefore, it is generated in the data format of CAD for printed circuit boards. In that case, when the area data is generated in the same manner as the wiring prohibited area described above, the data may be output as a plane. Alternatively, it is also conceivable to generate the area data as the same line segment as the line segment indicating the outline of the printed circuit board having a value obtained by doubling the offset value for the solder resist application prohibited area as the line width.

最後にＩＤＦデータ出力部３１及びその他データ出力部３２はステップＳ４で生成したプリント基板設計用データを実際に所定のデータ形式で出力する（ステップＳ５）。
以上によってプリント基板の外形を示すデータから配線禁止領域やソルダーレジスト塗布禁止領域というプリント基板設計に必要なデータ領域を簡単な処理のみで生成することが可能である。 Finally, the IDF data output unit 31 and the other data output unit 32 actually output the printed circuit board design data generated in step S4 in a predetermined data format (step S5).
As described above, it is possible to generate a data area necessary for the printed circuit board design, such as a wiring prohibited area or a solder resist application prohibited area, from the data indicating the outer shape of the printed circuit board only by simple processing.

なお、入力部１０が読み取るプリント基板設計データはＩＤＦデータでなくても構わない。他にもＤＸＦフォーマットのようなデータ形式が考えられる。また、演算部２０が検出する特定の領域データはプリント基板の外形を示すデータでなくてもよく、生成後の領域データは配線禁止領域とソルダーレジスト塗布禁止領域でなくてもよい。
さらに図４において、外側と示された側の領域は実際には使用しない為、内側にだけ配線禁止領域とソルダーレジスト塗布禁止領域を設けるように領域データを生成するような実施形態も考えられる。 Note that the printed circuit board design data read by the input unit 10 may not be IDF data. Other data formats such as the DXF format are conceivable. Further, the specific area data detected by the arithmetic unit 20 may not be data indicating the outer shape of the printed circuit board, and the generated area data may not be the wiring prohibited area and the solder resist application prohibited area.
Further, in FIG. 4, since the area indicated as the outer side is not actually used, an embodiment in which the area data is generated so that the wiring prohibited area and the solder resist application prohibited area are provided only on the inner side is also conceivable.

なお、上述の情報処理装置１は内部にコンピュータを有している。そして、上述した情報処理装置１の各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。   The information processing apparatus 1 described above has a computer inside. Each process of the information processing apparatus 1 described above is stored in a computer-readable recording medium in the form of a program, and the above process is performed by the computer reading and executing the program. Here, the computer-readable recording medium means a magnetic disk, a magneto-optical disk, a CD-ROM, a DVD-ROM, a semiconductor memory, or the like. Alternatively, the computer program may be distributed to the computer via a communication line, and the computer that has received the distribution may execute the program.

また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。   The program may be for realizing a part of the functions described above. Furthermore, what can implement | achieve the function mentioned above in combination with the program already recorded on the computer system, what is called a difference file (difference program) may be sufficient.

１・・・情報処理装置
１０・・・入力部
１１・・・ＩＤＦ情報入力部
２０・・・演算部
２１・・・形状データ演算部
３０・・・出力部
３１・・・ＩＤＦデータ出力部
３２・・・その他データ出力部 DESCRIPTION OF SYMBOLS 1 ... Information processing apparatus 10 ... Input part 11 ... IDF information input part 20 ... Calculation part 21 ... Shape data calculation part 30 ... Output part 31 ... IDF data output part 32 ... Other data output sections

Claims (6)

プリント基板設計データを入力する入力部と、
前記入力部より入力された前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成する演算部と、
前記演算部で生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力する出力部と、
を備えることを特徴とする情報処理装置。 An input unit for inputting printed circuit board design data;
A calculation unit that detects one area data among the printed circuit board design data input from the input unit and generates a plurality of area data necessary for the printed circuit board design from the detected one area data;
An output unit that outputs the plurality of region data generated by the arithmetic unit as a plurality of printed circuit board design data formats;
An information processing apparatus comprising: 演算部が１つ領域データに幅の情報を加えること
を特徴とする請求項１に記載の情報処理装置。 The information processing apparatus according to claim 1, wherein the calculation unit adds width information to one area data. 演算部が１つの領域データからプリント基板設計に必要な複数の領域データとして配線禁止領域とソルダーレジスト塗布禁止領域とを生成すること
を特徴とする請求項１又は請求項２に記載の情報処理装置。 The information processing apparatus according to claim 1, wherein the arithmetic unit generates a wiring prohibited area and a solder resist application prohibited area as a plurality of area data necessary for printed circuit board design from one area data. . 出力部がＩＤＦデータ及びプリント基板ＣＡＤ用のデータ形式で出力すること
を特徴とする請求項１から請求項３の何れかに記載の情報処理装置。 The information processing apparatus according to any one of claims 1 to 3, wherein the output unit outputs the data in a data format for IDF data and printed circuit board CAD. プリント基板設計データを入力し、
当該入力した前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成し、
その生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力する
ことを特徴とする情報処理方法。 Enter the PCB design data,
One area data is detected from the inputted printed circuit board design data, and a plurality of area data necessary for the printed circuit board design is generated from the detected one area data.
An information processing method comprising: outputting the plurality of generated area data as a plurality of printed circuit board design data formats. 情報処理装置のコンピュータを、
プリント基板設計データを入力する入力手段、
前記入力手段より入力された前記プリント基板設計データのうち１つの領域データを検出し前記検出した１つの領域データからプリント基板設計に必要な複数の領域データを生成する演算手段、
前記演算手段で生成した前記複数の領域データを複数のプリント基板設計用データ形式として出力する出力手段、
として機能させることを特徴とするプログラム。 The computer of the information processing device
Input means for inputting printed circuit board design data;
Arithmetic means for detecting one area data among the printed circuit board design data input from the input means and generating a plurality of area data necessary for the printed circuit board design from the detected one area data;
Output means for outputting the plurality of area data generated by the arithmetic means as a plurality of printed circuit board design data formats;
A program characterized by functioning as
JP2013106776A 2013-05-21 2013-05-21 Information processing apparatus, information processing method, and program Active JP6322903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013106776A JP6322903B2 (en) 2013-05-21 2013-05-21 Information processing apparatus, information processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013106776A JP6322903B2 (en) 2013-05-21 2013-05-21 Information processing apparatus, information processing method, and program

Publications (2)

Publication Number Publication Date
JP2014228982A true JP2014228982A (en) 2014-12-08
JP6322903B2 JP6322903B2 (en) 2018-05-16

Family

ID=52128797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013106776A Active JP6322903B2 (en) 2013-05-21 2013-05-21 Information processing apparatus, information processing method, and program

Country Status (1)

Country Link
JP (1) JP6322903B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119415A (en) * 1992-10-08 1994-04-28 Toshiba Corp Design supporting cad system
JPH07141413A (en) * 1993-11-12 1995-06-02 Fujitsu Ltd Wiring method for wiring pattern
JPH1173434A (en) * 1997-08-28 1999-03-16 Sharp Corp Method and device for generating constraint of parts arrangement on substrate
JP2006059996A (en) * 2004-08-19 2006-03-02 Toshiba Corp Printed-wiring board and its manufacturing method and design tool, printed circuit board, and electronic equipment
JP2011008737A (en) * 2009-06-29 2011-01-13 Fujitsu Ltd Apparatus and program for creating data for printed board pattern designing
JP2011034531A (en) * 2009-08-06 2011-02-17 Nec Corp System, method and program for generating printed board data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119415A (en) * 1992-10-08 1994-04-28 Toshiba Corp Design supporting cad system
JPH07141413A (en) * 1993-11-12 1995-06-02 Fujitsu Ltd Wiring method for wiring pattern
JPH1173434A (en) * 1997-08-28 1999-03-16 Sharp Corp Method and device for generating constraint of parts arrangement on substrate
JP2006059996A (en) * 2004-08-19 2006-03-02 Toshiba Corp Printed-wiring board and its manufacturing method and design tool, printed circuit board, and electronic equipment
JP2011008737A (en) * 2009-06-29 2011-01-13 Fujitsu Ltd Apparatus and program for creating data for printed board pattern designing
JP2011034531A (en) * 2009-08-06 2011-02-17 Nec Corp System, method and program for generating printed board data

Also Published As

Publication number Publication date
JP6322903B2 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
CN109033528B (en) Generation method, device, equipment and medium for differential pair pad routing avoidance area
CN110222381B (en) Method, system, medium and terminal for generating dynamic installation guide file for PCB assembly
US7870534B2 (en) Method and apparatus for creating wiring model, computer product, and method of manufacturing device
US11568118B2 (en) Electronic device, method for generating package drawing and computer readable storage medium
JP5943593B2 (en) Design support apparatus and information processing method thereof
US20080109773A1 (en) Analyzing Impedance Discontinuities In A Printed Circuit Board
CN109800496A (en) A method of via hole is added along pcb board side
JP6142712B2 (en) Bonding determination device, bonding determination method, and program
JP6433159B2 (en) Information processing apparatus, method, and program
JP5444985B2 (en) Information processing device
JP4651284B2 (en) Printed circuit board return path check method and printed circuit board pattern design CAD apparatus
JP6322903B2 (en) Information processing apparatus, information processing method, and program
CN112347735A (en) Method for detecting and generating standard cell, medium, and device
JP4606280B2 (en) Linear component interference verification apparatus, verification method thereof, linear component design apparatus having linear component interference verification function, and design method thereof
US8726208B2 (en) DFM improvement utility with unified interface
CN103793574B (en) Method and device for laying copper foils on single plate
CN113642281A (en) PCB design drawing detection method, device, equipment and medium
JP4668974B2 (en) Semiconductor device design method, semiconductor device design system, and computer program
KR101051687B1 (en) Mask Data Verification System Using Reverse Mask Tooling Specification
JP2004318224A (en) Wiring graphic verification method, its program and device
JP2007072913A (en) Electrical check system for circuit design
JP2012190260A (en) Design support device, design support program and layout information generation method of semiconductor device
JP3018714B2 (en) CAD equipment
CN111642084B (en) Golden finger chamfering determination method, golden finger chamfering determination device, golden finger chamfering determination equipment and storage medium
JP2936905B2 (en) Layout verification method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6322903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150