JP2014225524A - Method for manufacturing detection device, detection device, and detection system - Google Patents

Method for manufacturing detection device, detection device, and detection system Download PDF

Info

Publication number
JP2014225524A
JP2014225524A JP2013103324A JP2013103324A JP2014225524A JP 2014225524 A JP2014225524 A JP 2014225524A JP 2013103324 A JP2013103324 A JP 2013103324A JP 2013103324 A JP2013103324 A JP 2013103324A JP 2014225524 A JP2014225524 A JP 2014225524A
Authority
JP
Japan
Prior art keywords
impurity semiconductor
forming
region
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013103324A
Other languages
Japanese (ja)
Inventor
啓吾 横山
Keigo Yokoyama
啓吾 横山
渡辺 実
Minoru Watanabe
実 渡辺
将人 大藤
Masahito Ofuji
将人 大藤
潤 川鍋
Jun Kawanabe
潤 川鍋
健太郎 藤吉
Kentaro Fujiyoshi
健太郎 藤吉
弘 和山
Hiroshi Wayama
弘 和山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013103324A priority Critical patent/JP2014225524A/en
Priority to US14/276,762 priority patent/US9165957B2/en
Publication of JP2014225524A publication Critical patent/JP2014225524A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a detection device capable of suppressing influence of dark current and an increase in the time required for signal transmission.SOLUTION: A method for manufacturing a detection device including a conversion element having a pixel electrode 122, an impurity semiconductor part 123, and a semiconductor part 125 in this order on a substrate 100 from the substrate 100 side includes a step of covering a transparent conductive oxide to deposit an impurity semiconductor film 123' so that impurity concentration in a first region including a portion in contact with the transparent conductive oxide serving as the pixel electrode 122 in the impurity semiconductor film 123' serving as the impurity semiconductor part 123 becomes lower than impurity concentration in a second region deposited after the first region in the impurity semiconductor film.

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、検出装置、及び、検出システムに関するものである。   The present invention relates to a detection apparatus manufacturing method, a detection apparatus, and a detection system that are applied to a medical diagnostic imaging apparatus, a nondestructive inspection apparatus, an analysis apparatus using radiation, and the like.

近年、薄膜半導体製造技術は、TFT(薄膜トランジスタ)等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ(画素アレイ)を有する検出装置にも利用されている。従来の検出装置として、特許文献1には、基板の上に配置されたスイッチ素子と、スイッチ素子の上に配置されスイッチ素子と電気的に接続された変換素子と、基板及びスイッチ素子と変換素子との間に配置された層間絶縁層と、を含む検出装置が開示されている。また、特許文献1の変換素子は、スイッチ素子と電気的に接続された画素電極と、画素電極と対向して配置された対向電極と、画素電極と対向電極との間に配置された半導体部と、画素電極と半導体部との間に配置された不純物半導体部と、を有する。この画素電極は、残像低減のための光の照射の効率化等のため、多結晶化された透明導電性酸化物が用いられ、更に、特許文献1の変換素子には、半導体部と画素電極との密着性を向上させるバッファー層を設けてもよいことが開示されている。   In recent years, thin-film semiconductor manufacturing technology has been applied to detection devices having an array of pixels (pixel array) in which a switch element such as a TFT (thin film transistor) and a conversion element that converts radiation or light such as a photodiode into a charge are combined. It's being used. As a conventional detection device, Patent Document 1 discloses a switch element disposed on a substrate, a conversion element disposed on the switch element and electrically connected to the switch element, a substrate, the switch element, and the conversion element. And a detection device including an interlayer insulating layer disposed between the two. In addition, the conversion element of Patent Document 1 includes a pixel electrode electrically connected to the switch element, a counter electrode disposed to face the pixel electrode, and a semiconductor portion disposed between the pixel electrode and the counter electrode. And an impurity semiconductor portion disposed between the pixel electrode and the semiconductor portion. For this pixel electrode, a polycrystallized transparent conductive oxide is used for the purpose of improving the efficiency of light irradiation for reducing afterimages, etc. Further, the conversion element of Patent Document 1 includes a semiconductor portion and a pixel electrode. It is disclosed that a buffer layer may be provided to improve the adhesion to the substrate.

特開2002−026300号公報JP 2002-026300 A

多結晶化された透明導電性酸化物を用いた画素電極では、その表面に凹凸が生じるおそれがある。この凹凸により、不純物半導体部に不良が発生し、不良に起因する暗電流の影響が生じるおそれがある。特許文献1では、画素電極に非晶質の透明導電性酸化物を用いることにより、画素電極の表面の凹凸が低減されることが開示されている。しかしながら、非晶質の透明導電性酸化物を用いた画素電極は、多結晶化された透明導電性酸化物を用いた画素電極に比べて比抵抗が高くなる。それにより、変換素子で発生した電荷又はその電荷に応じた信号を、スイッチ素子を介して転送する際に必要な時間が長くなるおそれがある。そこで、本願発明では、暗電流の影響及び信号の転送に要する時間の増大を抑制することが可能な検出装置を提供することを課題とする。   In the pixel electrode using the polycrystallized transparent conductive oxide, the surface may be uneven. Due to the unevenness, a defect occurs in the impurity semiconductor portion, and there is a possibility that the influence of dark current due to the defect may occur. Japanese Patent Application Laid-Open No. H10-260260 discloses that the surface irregularity of the pixel electrode is reduced by using an amorphous transparent conductive oxide for the pixel electrode. However, a pixel electrode using an amorphous transparent conductive oxide has a higher specific resistance than a pixel electrode using a polycrystallized transparent conductive oxide. As a result, there is a possibility that the time required for transferring the charge generated in the conversion element or a signal corresponding to the charge through the switch element becomes long. Therefore, an object of the present invention is to provide a detection device capable of suppressing the influence of dark current and an increase in time required for signal transfer.

本発明の検出装置の製造方法は、基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、前記不純物半導体部となる不純物半導体膜のうち前記画素電極となる透明導電性酸化物と接する箇所を含む第1領域における不純物の濃度が、前記不純物半導体膜のうち前記第1領域よりも後に成膜された第2領域における不純物の濃度より低くなるように、前記透明導電性酸化物を覆って前記不純物半導体膜を成膜する工程を含む。また、本発明の検出装置の製造方法は、基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、前記画素電極となる透明導電性酸化物に接して成膜された第1不純物半導体膜に、前記第1不純物半導体膜と同じ極性の第2不純物半導体膜を成膜することにより、前記透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、第1不純物半導体膜の不純物の濃度が、前記第2不純物半導体膜の不純物の濃度より低いことを特徴とする。   The manufacturing method of the detection device of the present invention is a manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate, The impurity concentration in the first region including the portion in contact with the transparent conductive oxide serving as the pixel electrode in the impurity semiconductor film serving as the semiconductor portion is formed after the first region in the impurity semiconductor film. A step of forming the impurity semiconductor film so as to cover the transparent conductive oxide so as to be lower than the concentration of impurities in the second region; The manufacturing method of the detection device of the present invention is a manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate, By forming a second impurity semiconductor film having the same polarity as the first impurity semiconductor film on the first impurity semiconductor film formed in contact with the transparent conductive oxide to be the pixel electrode, the transparent conductivity Including a step of forming an impurity semiconductor film to be the impurity semiconductor portion so as to cover the oxide, wherein the impurity concentration of the first impurity semiconductor film is lower than the impurity concentration of the second impurity semiconductor film. .

また、本発明の検出装置は、上記の製造方法によって検出された検出装置であり、本発明の検出システムは、前記検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する。   The detection device of the present invention is a detection device detected by the above manufacturing method, and the detection system of the present invention includes the detection device, signal processing means for processing a signal from the detection device, and the signal Recording means for recording a signal from the processing means, display means for displaying the signal from the signal processing means, and transmission processing means for transmitting the signal from the signal processing means .

本願発明により、暗電流の影響及び信号の転送に要する時間の増大を抑制することが可能な検出装置を提供することが可能となる。   According to the present invention, it is possible to provide a detection device capable of suppressing the influence of dark current and an increase in time required for signal transfer.

第1の実施形態に係る検出装置の1画素あたりの平面模式図及び断面模式図である。It is the plane schematic diagram and cross-sectional schematic diagram per pixel of the detection apparatus which concerns on 1st Embodiment. 第1の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。It is the cross-sectional schematic diagram and mask pattern for demonstrating the manufacturing method of the detection apparatus which concerns on 1st Embodiment. 第1の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。It is the cross-sectional schematic diagram and mask pattern for demonstrating the manufacturing method of the detection apparatus which concerns on 1st Embodiment. 第1の実施形態の他の例に係る検出装置の1画素あたりの平面模式図及び断面模式図である。It is the plane schematic diagram and cross-sectional schematic diagram per pixel of the detection apparatus which concerns on the other example of 1st Embodiment. 第2の実施形態に係る検出装置の1画素あたりの平面模式図及び断面模式図である。It is the plane schematic diagram and cross-sectional schematic diagram per pixel of the detection apparatus which concerns on 2nd Embodiment. 第2の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。It is a cross-sectional schematic diagram and a mask pattern for demonstrating the manufacturing method of the detection apparatus which concerns on 2nd Embodiment. 第3の実施形態に係る検出装置の1画素あたりの平面模式図及び断面模式図である。It is the plane schematic diagram and cross-sectional schematic diagram per pixel of the detection apparatus which concerns on 3rd Embodiment. 第3の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。It is a cross-sectional schematic diagram and a mask pattern for demonstrating the manufacturing method of the detection apparatus which concerns on 3rd Embodiment. 本発明の検出装置を用いた放射線検出システムの概念図である。It is a conceptual diagram of the radiation detection system using the detection apparatus of this invention.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本明細書では、放射性崩壊によって放出される粒子(光子を含む)の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども、放射線に含まれるものとする。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. In this specification, in addition to α-rays, β-rays, γ-rays, etc., which are beams produced by particles (including photons) emitted by radioactive decay, beams having the same or higher energy, such as X-rays, Particle rays and cosmic rays are also included in the radiation.

(第1の実施形態)
先ず、図1(a)及び(b)を用いて第1の実施形態に係る検出装置について説明する。図1(a)は検出装置を構成する1画素の平面模式図であり、図1(b)は図1(a)のA−A’における断面模式図である。なお、図1(a)では、簡便化の為、変換素子については画素電極のみを示している。
(First embodiment)
First, the detection apparatus according to the first embodiment will be described with reference to FIGS. FIG. 1A is a schematic plan view of one pixel constituting the detection device, and FIG. 1B is a schematic cross-sectional view taken along line AA ′ of FIG. In FIG. 1A, for the sake of simplicity, only the pixel electrode is shown as the conversion element.

本発明の検出装置は、基板100の上に画素11が複数配置されている。1つの画素11は、図1(a)及び(b)に示すように、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するスイッチ素子であるTFT(薄膜トランジスタ)13とを含む。本実施形態では、変換素子12として非晶質シリコンのPIN型フォトダイオードを用いている。変換素子12は、ガラス基板等の絶縁性の基板100の上に設けられたTFT13の上に、有機材料からなる層間絶縁層120を挟んで積層されて配置されている。層間絶縁層120は、複数のスイッチ素子である複数のTFT13を覆うように配置されている。なお、図1(b)に示すように、層間絶縁層120の表面は、無機材料からなる被覆部材121と画素電極122により覆われている。   In the detection device of the present invention, a plurality of pixels 11 are arranged on a substrate 100. As shown in FIGS. 1A and 1B, one pixel 11 is a conversion element 12 that converts radiation or light into electric charge, and a switch element that outputs an electric signal corresponding to the electric charge of the conversion element 12. TFT (thin film transistor) 13. In this embodiment, an amorphous silicon PIN photodiode is used as the conversion element 12. The conversion element 12 is disposed on a TFT 13 provided on an insulating substrate 100 such as a glass substrate, with an interlayer insulating layer 120 made of an organic material interposed therebetween. The interlayer insulating layer 120 is disposed so as to cover the plurality of TFTs 13 which are a plurality of switch elements. As shown in FIG. 1B, the surface of the interlayer insulating layer 120 is covered with a covering member 121 and a pixel electrode 122 made of an inorganic material.

TFT13は、基板100の上に、基板側から順に配置された、制御電極131と、絶縁層132と、半導体層133と、半導体層133よりも不純物濃度の高い不純物半導体層134と、第1主電極135と、第2主電極136と、を含む。不純物半導体層134はその一部領域で第1主電極135及び第2主電極136と接しており、その一部領域と接する半導体層133の領域の間の領域が、TFTのチャネル領域となる。制御電極131は制御配線15と電気的に接続されており、第1主電極135は信号配線16と電気的に接続されており、第2主電極136は変換素子12の画素電極122と電気的に接続されている。なお、本実施形態では第1主電極135と第2主電極136と信号配線16とは、同じ導電層で一体的に構成されており、第1主電極135が信号配線16の一部をなしている。保護層137はTFT13、制御配線15、及び信号配線16を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層133及び不純物半導体層134を用いた逆スタガ型のTFTを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のTFTを用いたり、有機TFT、酸化物TFT等を用いたりすることができる。   The TFT 13 includes a control electrode 131, an insulating layer 132, a semiconductor layer 133, an impurity semiconductor layer 134 having an impurity concentration higher than that of the semiconductor layer 133, and a first main layer, which are arranged on the substrate 100 in order from the substrate side. An electrode 135 and a second main electrode 136 are included. The impurity semiconductor layer 134 is in contact with the first main electrode 135 and the second main electrode 136 in a partial region thereof, and a region between the regions of the semiconductor layer 133 in contact with the partial region is a channel region of the TFT. The control electrode 131 is electrically connected to the control wiring 15, the first main electrode 135 is electrically connected to the signal wiring 16, and the second main electrode 136 is electrically connected to the pixel electrode 122 of the conversion element 12. It is connected to the. In the present embodiment, the first main electrode 135, the second main electrode 136, and the signal wiring 16 are integrally formed of the same conductive layer, and the first main electrode 135 constitutes a part of the signal wiring 16. ing. The protective layer 137 is provided so as to cover the TFT 13, the control wiring 15, and the signal wiring 16. In this embodiment, an inverted stagger type TFT using the semiconductor layer 133 and the impurity semiconductor layer 134, which are mainly made of amorphous silicon, is used as the switch element. However, the present invention is not limited to this. For example, a staggered TFT mainly composed of polycrystalline silicon, an organic TFT, an oxide TFT, or the like can be used.

層間絶縁層120は、複数のTFT13を覆うように、基板100と後述する変換素子12の画素電極122との間に配置されており、コンタクトホールを有している。変換素子12の画素電極122とTFT13の第2主電極136とが、層間絶縁層120に設けられたコンタクトホールにおいて、電気的に接続される。   The interlayer insulating layer 120 is disposed between the substrate 100 and a pixel electrode 122 of the conversion element 12 described later so as to cover the plurality of TFTs 13 and has a contact hole. The pixel electrode 122 of the conversion element 12 and the second main electrode 136 of the TFT 13 are electrically connected in a contact hole provided in the interlayer insulating layer 120.

変換素子12は、層間絶縁層120の上に、層間絶縁層側(基板側)から順に配置された、画素電極122と、第1導電型の不純物半導体部123と、半導体部125と、第2導電型の不純物半導体部126と、対向電極127と、を含む。画素電極122には、残像低減のための光の照射の効率化等のため、及び、低抵抗化のため、多結晶化された透明導電性酸化物が用いられる。残像低減のための光を照射するための光源(不図示)は、基板100の画素11が配置された表面と対向する表面側に備えられ得る。本実施形態では、透明導電性酸化物としてITOを用いるが、本発明はそれに限定されるものではなく、光源から出射される光に対して20%以上の透過率を有するものであればよく、ITOの他に、ZnO、SnO、CuAlO等が好適に用いられる。第1導電型の不純物半導体部123は、第1導電型の極性を示し、半導体部124及び第2導電型の不純物半導体部126よりも第1導電型の不純物の濃度が高いものである。また、第2導電型の不純物半導体部126は、第2導電型の極性を示し、第1導電型の不純物半導体部123及び半導体部124よりも第2導電型の不純物の濃度が高いもので、本発明の他の不純物半導体部に相当する。第1導電型と第2導電型とは互いに異なる極性の導電型であり、本実施形態では第1導電型がn型、第2導電型はp型である。ただし、本発明はそれに限定されるものではなく、第1導電型がp型、第2導電型はn型であってもよい。変換素子12の対向電極127には電極配線14が電気的に接続される。変換素子12の画素電極122は層間絶縁層120に設けられたコンタクトホールにおいて、TFT13の第2主電極136と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第1導電型の不純物半導体部123、半導体部125、第2導電型の不純物半導体部126を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第1導電型の不純物半導体部123、半導体部125、第2導電型の不純物半導体部126を用いた、放射線を直接電荷に変換する素子も用いることができる。対向電極127は、画素電極122と対向して配置され、電極配線14と電気的に接続される。なお、本実施形態では、層間絶縁層120の表面が、画素電極122と無機材料からなる被覆部材121とで覆われている。そのため、不純物半導体部123となる不純物半導体膜をCVD法、蒸着法、スパッタリング法等により成膜する際に、層間絶縁層120の表面の露出が抑制される。そのため、不純物半導体部123への有機材料の混入が低減できる。また、本実施形態では、不純物半導体部123、半導体部125、及び不純物半導体部126が、画素電極122とで層間絶縁層120の表面を覆う被覆部材121の上で画素ごとに分離または除去されている。その分離または除去の際、被覆部材121がエッチングストッパー層として働くこととなる。そのため、層間絶縁層120がドライエッチングのスピーシーズに晒されることなく、有機材料による変換素子への汚染を抑制することが可能となる。そして、電極配線14、変換素子12、及び、被覆部材121を覆うように、パッシベーション層128が設けられている。 The conversion element 12 is arranged on the interlayer insulating layer 120 in order from the interlayer insulating layer side (substrate side), the pixel electrode 122, the first conductivity type impurity semiconductor portion 123, the semiconductor portion 125, and the second A conductive impurity semiconductor portion 126 and a counter electrode 127 are included. The pixel electrode 122 is made of a polycrystallized transparent conductive oxide for the purpose of improving the efficiency of light irradiation for reducing afterimages and reducing the resistance. A light source (not shown) for irradiating light for reducing afterimages can be provided on the surface side of the substrate 100 facing the surface on which the pixels 11 are arranged. In the present embodiment, ITO is used as the transparent conductive oxide, but the present invention is not limited thereto, as long as it has a transmittance of 20% or more with respect to the light emitted from the light source, In addition to ITO, ZnO, SnO 2 , CuAlO 2 and the like are preferably used. The first conductivity type impurity semiconductor portion 123 has a first conductivity type polarity and has a higher concentration of first conductivity type impurities than the semiconductor portion 124 and the second conductivity type impurity semiconductor portion 126. In addition, the second conductivity type impurity semiconductor part 126 has a second conductivity type polarity and has a higher concentration of second conductivity type impurities than the first conductivity type impurity semiconductor part 123 and the semiconductor part 124. This corresponds to another impurity semiconductor portion of the present invention. The first conductivity type and the second conductivity type are conductivity types having different polarities, and in this embodiment, the first conductivity type is n-type and the second conductivity type is p-type. However, the present invention is not limited thereto, and the first conductivity type may be p-type and the second conductivity type may be n-type. The electrode wiring 14 is electrically connected to the counter electrode 127 of the conversion element 12. The pixel electrode 122 of the conversion element 12 is electrically connected to the second main electrode 136 of the TFT 13 through a contact hole provided in the interlayer insulating layer 120. In this embodiment, the photodiode using the first conductivity type impurity semiconductor portion 123, the semiconductor portion 125, and the second conductivity type impurity semiconductor portion 126, which is mainly made of amorphous silicon, is used. The invention is not limited to this. For example, an element that directly converts radiation into an electric charge using the first conductive type impurity semiconductor portion 123, the semiconductor portion 125, and the second conductive type impurity semiconductor portion 126 that are mainly made of amorphous selenium can be used. . The counter electrode 127 is disposed to face the pixel electrode 122 and is electrically connected to the electrode wiring 14. In the present embodiment, the surface of the interlayer insulating layer 120 is covered with the pixel electrode 122 and the covering member 121 made of an inorganic material. Therefore, exposure of the surface of the interlayer insulating layer 120 is suppressed when an impurity semiconductor film to be the impurity semiconductor portion 123 is formed by a CVD method, a vapor deposition method, a sputtering method, or the like. Therefore, mixing of the organic material into the impurity semiconductor portion 123 can be reduced. In this embodiment, the impurity semiconductor portion 123, the semiconductor portion 125, and the impurity semiconductor portion 126 are separated or removed for each pixel on the covering member 121 that covers the surface of the interlayer insulating layer 120 with the pixel electrode 122. Yes. At the time of separation or removal, the covering member 121 serves as an etching stopper layer. Therefore, it is possible to suppress contamination of the conversion element by the organic material without exposing the interlayer insulating layer 120 to the dry etching species. And the passivation layer 128 is provided so that the electrode wiring 14, the conversion element 12, and the coating | coated member 121 may be covered.

次に、図2〜図3を用いて、第1の実施形態における検出装置の製造方法について説明する。特に画素電極122を形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図2(a),図2(c),図3(a),図3(c)は、それぞれ図1(a)のA−A’に対応する位置の各工程における断面模式図である。図2(b),図2(d),図3(b),図3(d)は、それぞれ図1(a)の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。   Next, the manufacturing method of the detection apparatus in 1st Embodiment is demonstrated using FIGS. In particular, the process of forming the pixel electrode 122 will be described in detail using a mask pattern and a cross-sectional view during the process. 2 (a), 2 (c), 3 (a), and 3 (c) are schematic cross-sectional views in each step at a position corresponding to AA ′ in FIG. 1 (a). is there. 2B, FIG. 2D, FIG. 3B, and FIG. 3D are schematic plan views of a mask pattern of a photomask used in each process in the pixel of FIG. 1A, respectively. It is.

まず、絶縁性の基板100の上に、TFT13が設けられており、TFT13を覆うように保護膜が成膜される。そして、TFT13及び保護膜を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、所望のマスクを用いて、露光、現像処理により、コンタクトホールを備えた保護層137及び層間絶縁層120が形成される。次に、図2(a)に示す工程では、層間絶縁層120を覆うように、導電膜を成膜する。そして、図2(b)に示すマスクを用いて導電膜をエッチングして、変換素子の画素電極122を形成する。なお、本実施形態では、導電膜としてITOからなる非晶質な透明導電性酸化物膜を用いており、図2(b)に示すマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、変換素子の画素電極122を形成している。更に、フッ酸系のエッチング液を用いてウエットエッチングを行い、画素電極122の表面酸化物の除去を行ってもよい。   First, the TFT 13 is provided on the insulating substrate 100, and a protective film is formed so as to cover the TFT 13. Then, an acrylic resin, which is a photosensitive organic insulating material, is formed as an interlayer insulating film using a coating device such as a spinner so as to cover the TFT 13 and the protective film. In addition, polyimide resin or the like can be used as the organic material having photosensitivity. Then, the protective layer 137 and the interlayer insulating layer 120 having contact holes are formed by exposure and development using a desired mask. Next, in the process illustrated in FIG. 2A, a conductive film is formed so as to cover the interlayer insulating layer 120. Then, the conductive film is etched using the mask shown in FIG. 2B to form the pixel electrode 122 of the conversion element. In this embodiment, an amorphous transparent conductive oxide film made of ITO is used as the conductive film, and the transparent conductive oxide film is wet-etched using the mask shown in FIG. The pixel electrode 122 of the conversion element is formed by being polycrystallized by annealing treatment. Further, wet etching may be performed using a hydrofluoric acid-based etchant to remove the surface oxide of the pixel electrode 122.

次に、図2(c)に示す工程では、層間絶縁層120及び画素電極122を覆うように、窒化シリコン膜や酸化シリコン等の無機材料からなる絶縁膜をプラズマCVD法により成膜する。そして、図2(d)に示すマスクを用いて絶縁膜をエッチングして、層間絶縁層120の表面のうち画素電極122で覆われていない領域を覆うように、被覆部材121を形成する。これにより、層間絶縁層120は、被覆部材121と画素電極122によって、表面が覆われることとなる。なお、本実施形態では、無機絶縁材料を用いて被覆部材121を形成する例を示したが、本発明はそれに限定されるものではなく、表面を覆うことができる無機膜であればよい。例えば、被覆部材121のうち、画素電極122及び不純物半導体部123と接する領域を無機絶縁材料で形成し、その他の領域をITO、Al、Cu等の無機導電材料で形成してもよい。また、本実施形態では、層間絶縁層120のコンタクトホールにおいて、保護層137の段差及び層間絶縁層120の段差を覆うように、被覆部材121が形成されている。これにより、第2主電極136や保護層137が、エッチングに晒されることを抑制し、第2主電極136や保護層137を保護することが可能となる。   Next, in the step shown in FIG. 2C, an insulating film made of an inorganic material such as a silicon nitride film or silicon oxide is formed by plasma CVD so as to cover the interlayer insulating layer 120 and the pixel electrode 122. Then, the insulating film is etched using the mask illustrated in FIG. 2D, and the covering member 121 is formed so as to cover the region of the surface of the interlayer insulating layer 120 that is not covered with the pixel electrode 122. As a result, the surface of the interlayer insulating layer 120 is covered with the covering member 121 and the pixel electrode 122. In the present embodiment, an example in which the covering member 121 is formed using an inorganic insulating material has been described. However, the present invention is not limited thereto, and any inorganic film that can cover the surface may be used. For example, in the covering member 121, a region in contact with the pixel electrode 122 and the impurity semiconductor portion 123 may be formed using an inorganic insulating material, and the other region may be formed using an inorganic conductive material such as ITO, Al, or Cu. In the present embodiment, the covering member 121 is formed so as to cover the step of the protective layer 137 and the step of the interlayer insulating layer 120 in the contact hole of the interlayer insulating layer 120. Accordingly, the second main electrode 136 and the protective layer 137 are suppressed from being exposed to etching, and the second main electrode 136 and the protective layer 137 can be protected.

次に、図3(a)に示す工程では、被覆部材121及び画素電極122を覆うように、第1導電型の不純物半導体膜123’として、5価の元素であるリンを不純物として混入したn型の非晶質シリコンの膜をプラズマCVD法により成膜する。具体的には、主原料ガスとしてのSiHと、副原料ガスとしてのPHと、希釈ガスとしてのHと、を使用するプラズマCVD装置を使用する。ここで、第1導電型の不純物半導体膜123’の成膜時に、透明導電性酸化物の表面が還元され、透明導電性酸化物の表面に凹凸が生成され得る。この凹凸が大きくなり過ぎると、成膜される不純物半導体膜123’に欠陥等の不良が発生し、不良に起因する暗電流の影響が生じるおそれがある。そこで、透明導電性酸化物の表面を還元するエネルギーを抑制するように、不純物半導体膜123’の成膜を行う。透明導電性酸化物の表面を還元するエネルギーを抑制するように不純物半導体膜123’の成膜を行うと、不純物半導体膜123’中の不純物であるリンの濃度が低くなる。つまり、不純物半導体部123となる不純物半導体膜123’のうち透明導電性酸化物と接する箇所を含む第1領域における不純物の濃度が、透明導電性酸化物の表面の還元を抑制できるエネルギーで形成された、低いことが望ましい。ただし、そのような不純物半導体膜123’の成膜を不純物半導体部123に対して全域で行ってしまうと、不純物半導体部123全域で不純物の濃度が低いものとなり、PIN型フォトダイオードの逆バイアス時の逆方向飽和電流、すなわち暗電流が増大する。また、不純物半導体部123の不純物の濃度が低いと、不純物半導体部123の比抵抗が増大してしまう。そのため、不純物半導体部123全域で見た際には、十分な不純物の濃度が確保されていることが望ましい。そこで、不純物半導体膜123’のうち第1領域よりも後に成膜された第2領域における不純物の濃度は、暗電流の増大及び比抵抗の増大を抑制できるように高いものであることが望ましい。すなわち、不純物半導体膜123’のうち透明導電性酸化物と接する箇所を含む第1領域における不純物の濃度が、第1領域よりも後に成膜された第2領域における不純物の濃度より低くなるように、不純物半導体膜123’を成膜することが望ましい。主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法でこのような不純物半導体膜123’を成膜する第1の例は、第1領域を成膜する際の主原料ガスの分圧を、第2領域を成膜する際の主原料ガスの分圧よりも高くする。第2の例は、成膜温度を制御することが挙げられる。具体的には、第1領域を成膜する際の成膜温度を、第2領域を成膜する際の成膜温度より低くする。第1の例と第2の例では、不純物半導体膜の成膜レートが高まり、透明導電性酸化物が成膜中に露出している時間を短くすることができ、透明導電性酸化物の表面の還元を抑制することが可能となる。第3の例は、CVD法で第1領域を成膜する際にCVD装置のアノード電極とカソード電極の間に投入する電力(RFパワー)を、第2領域を成膜する際に投入する電力よりも低くする。なお、本実施形態では、CVD装置としてプラズマCVD装置を用いている。第2の例と第3の例では、主原料ガスであるSiH、副原料ガスであるPH、希釈ガスであるH、又は、それらを基に生成された各種イオンを介して、透明導電性酸化物の表面に与えられるエネルギーが低くなる。それにより、透明導電性酸化物の表面の還元を抑制することが可能となる。このように不純物半導体膜123’を成膜する上記条件の制御を行うことにより、第1領域における不純物の濃度が低く、第1領域よりも後に成膜された第2領域における不純物の濃度が高くなるような、不純物半導体膜123を成膜することが可能となる。ここで、第1領域の第1導電型の不純物であるリンの濃度は、SIMS(Secondary Ion Mass Spectrometry)解析で1.0×1021[atoms/cc]未満が望ましい。この場合、第1領域の電気伝導度は、5.0×10−4[(Ωcm)−1]未満となり、活性化エネルギーが0.3[eV]未満となる。また、不純物の濃度と非晶質シリコン中の水素の濃度には相関があるため、第1領域の水素の濃度はSIMS解析で1.0×1022[atoms/cc]以上となる。また、第2領域のリンの濃度は、SIMS解析で1.0×1021[atoms/cc]以上が望ましい。この場合、第2領域の電気伝導度は5.0×10−4[(Ωcm)−1]以上となり、第2領域の活性化エネルギーが1.0×1022[eV]以上となり、第2領域の水素の濃度は1.0×1022[atoms/cc]未満となる。第1〜3の例に挙げた条件の制御は、徐々に行われてもよく、また、ある時点で瞬時に行われてもよい。すなわち、不純物半導体膜123’の不純物の濃度は、徐々に変化してもよく、また、急峻に変化してもよい。急峻に変化した場合、不純物半導体膜は多層構造となり、例えば図4に示すような、第1不純物半導体層123aと第2不純物半導体層124によって不純物半導体部が構成される。この場合、まず、画素電極122となる透明導電性酸化物に接して第1不純物半導体層123aとなる第1不純物半導体膜を成膜する。次に、第1不純物半導体膜に、第1不純物半導体膜と同じ極性の第2不純物半導体膜を成膜することにより、透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜が成膜されることとなる。 Next, in the step shown in FIG. 3A, n in which phosphorus, which is a pentavalent element, is mixed as an impurity as the first conductivity type impurity semiconductor film 123 ′ so as to cover the covering member 121 and the pixel electrode 122. A type amorphous silicon film is formed by plasma CVD. Specifically, a plasma CVD apparatus using SiH 4 as the main source gas, PH 3 as the auxiliary source gas, and H 2 as the dilution gas is used. Here, when the first conductive type impurity semiconductor film 123 ′ is formed, the surface of the transparent conductive oxide may be reduced, and irregularities may be generated on the surface of the transparent conductive oxide. If this unevenness becomes too large, defects such as defects may occur in the impurity semiconductor film 123 ′ to be formed, and there is a possibility that the influence of dark current due to the defects may occur. Therefore, the impurity semiconductor film 123 ′ is formed so as to suppress energy for reducing the surface of the transparent conductive oxide. When the impurity semiconductor film 123 ′ is formed so as to suppress energy for reducing the surface of the transparent conductive oxide, the concentration of phosphorus that is an impurity in the impurity semiconductor film 123 ′ is lowered. That is, the impurity concentration in the first region including the portion in contact with the transparent conductive oxide in the impurity semiconductor film 123 ′ to be the impurity semiconductor portion 123 is formed with energy that can suppress reduction of the surface of the transparent conductive oxide. It is desirable that it be low. However, if such an impurity semiconductor film 123 ′ is formed over the entire area of the impurity semiconductor portion 123, the impurity concentration is low throughout the impurity semiconductor portion 123, and the reverse bias of the PIN photodiode is applied. The reverse saturation current, i.e. dark current, increases. Further, when the impurity concentration of the impurity semiconductor portion 123 is low, the specific resistance of the impurity semiconductor portion 123 increases. Therefore, it is desirable that a sufficient impurity concentration is ensured when viewed over the entire impurity semiconductor portion 123. Therefore, it is desirable that the impurity concentration in the second region formed after the first region in the impurity semiconductor film 123 ′ is high so that an increase in dark current and an increase in specific resistance can be suppressed. That is, the impurity concentration in the first region including the portion in contact with the transparent conductive oxide in the impurity semiconductor film 123 ′ is lower than the impurity concentration in the second region formed after the first region. It is desirable to form the impurity semiconductor film 123 ′. A first example of forming such an impurity semiconductor film 123 ′ by a CVD method using a main source gas, a sub source gas, and a dilution gas is a main source gas for forming the first region. Is made higher than the partial pressure of the main source gas when the second region is formed. A second example is to control the film formation temperature. Specifically, the film formation temperature for forming the first region is set lower than the film formation temperature for forming the second region. In the first example and the second example, the deposition rate of the impurity semiconductor film is increased, the time during which the transparent conductive oxide is exposed during the film formation can be shortened, and the surface of the transparent conductive oxide is reduced. It becomes possible to suppress the reduction of. In the third example, the power (RF power) input between the anode electrode and the cathode electrode of the CVD apparatus when the first region is formed by the CVD method, and the power input when the second region is formed. Lower than. In the present embodiment, a plasma CVD apparatus is used as the CVD apparatus. In the second and third examples, the main raw material gas, SiH 4 , the auxiliary raw material gas, PH 3 , the diluent gas, H 2 , or various ions generated based on them are transparent. The energy given to the surface of the conductive oxide is lowered. Thereby, it becomes possible to suppress reduction of the surface of the transparent conductive oxide. By controlling the above-described conditions for forming the impurity semiconductor film 123 ′ in this way, the impurity concentration in the first region is low, and the impurity concentration in the second region formed after the first region is high. Thus, the impurity semiconductor film 123 can be formed. Here, the concentration of phosphorus, which is the first conductivity type impurity in the first region, is desirably less than 1.0 × 10 21 [atoms / cc] by SIMS (Secondary Ion Mass Spectrometry) analysis. In this case, the electric conductivity of the first region is less than 5.0 × 10 −4 [(Ωcm) −1 ], and the activation energy is less than 0.3 [eV]. In addition, since there is a correlation between the impurity concentration and the hydrogen concentration in the amorphous silicon, the hydrogen concentration in the first region is 1.0 × 10 22 [atoms / cc] or more by SIMS analysis. Further, the phosphorus concentration in the second region is preferably 1.0 × 10 21 [atoms / cc] or more by SIMS analysis. In this case, the electric conductivity of the second region is 5.0 × 10 −4 [(Ωcm) −1 ] or more, the activation energy of the second region is 1.0 × 10 22 [eV] or more, and the second region The concentration of hydrogen in the region is less than 1.0 × 10 22 [atoms / cc]. The control of the conditions listed in the first to third examples may be performed gradually, or may be performed instantaneously at a certain time. That is, the impurity concentration of the impurity semiconductor film 123 ′ may change gradually or may change sharply. In the case of abrupt change, the impurity semiconductor film has a multilayer structure, and an impurity semiconductor portion is constituted by the first impurity semiconductor layer 123a and the second impurity semiconductor layer 124, for example, as shown in FIG. In this case, first, a first impurity semiconductor film to be the first impurity semiconductor layer 123a is formed in contact with the transparent conductive oxide to be the pixel electrode 122. Next, a second impurity semiconductor film having the same polarity as the first impurity semiconductor film is formed on the first impurity semiconductor film, thereby forming an impurity semiconductor film that covers the transparent conductive oxide and becomes the impurity semiconductor portion. It will be filmed.

図3(a)に戻り、不純物半導体膜123’に続き、非晶質シリコン膜からなる半導体膜125’と、第2導電型の不純物半導体膜126’として3価の元素であるボロンを不純物として混入した非晶質シリコン膜と、をプラズマCVD法によりこの順に成膜する。   Returning to FIG. 3A, following the impurity semiconductor film 123 ′, a semiconductor film 125 ′ made of an amorphous silicon film, and boron, which is a trivalent element, as an impurity semiconductor film 126 ′ of the second conductivity type are used as impurities. The mixed amorphous silicon film is formed in this order by the plasma CVD method.

次に、不純物半導体膜126’を覆うように、スパッタリング法により電極配線14となるAl等の導電膜を成膜する。そして、図3(b)に示すマスクを用いて導電膜をウエットエッチングして、電極配線14を形成する。   Next, a conductive film such as Al to be the electrode wiring 14 is formed by sputtering so as to cover the impurity semiconductor film 126 '. Then, the conductive film is wet etched using the mask shown in FIG. 3B to form the electrode wiring 14.

なお、不純物半導体膜123’の成膜に際して、層間絶縁層120が被覆部材121と画素電極122によって覆われていない場合、層間絶縁層120がプラズマに晒されてしまう。有機材料からなる層間絶縁層120がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜123’に混入する場合がある。そこで、本実施形態では、層間絶縁層120を被覆部材121と画素電極122とで覆い、不純物半導体膜123’の成膜時に層間絶縁層120の表面が露出しない構造としている。それにより、有機材料が飛散して不純物半導体膜123’へ混入することを防止することができる。   Note that when the impurity semiconductor film 123 ′ is formed, if the interlayer insulating layer 120 is not covered with the covering member 121 and the pixel electrode 122, the interlayer insulating layer 120 is exposed to plasma. When the interlayer insulating layer 120 made of an organic material is exposed to this plasma, the organic material may be scattered and mixed into the impurity semiconductor film 123 ′. Therefore, in this embodiment, the interlayer insulating layer 120 is covered with the covering member 121 and the pixel electrode 122 so that the surface of the interlayer insulating layer 120 is not exposed when the impurity semiconductor film 123 ′ is formed. Accordingly, the organic material can be prevented from being scattered and mixed into the impurity semiconductor film 123 ′.

次に、図3(c)に示す工程では、不純物半導体膜126’及び電極配線14を覆うように、スパッタリング法により透明導電性酸化物の膜を成膜する。次に、図3(d)に示すマスクを用いて透明導電性酸化物の膜をウエットエッチングして、変換素子12の対向電極127を形成する。そして、同じ図3(d)に示すマスクを用いて不純物半導体膜126’と半導体膜125’と不純物半導体膜123’とをドライエッチングにより除去することにより、1画素ごとに変換素子12を素子分離する。素子分離された変換素子12には、不純物半導体部126、半導体部125、不純物半導体部123が形成される。このドライエッチングによる画素分離は、被覆部材121の上で行われる。その為、被覆部材121がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層120が晒されることなく、有機材料による各層への汚染を防止することが可能となる。また、画素電極122は不純物半導体部123によって覆われた形状となる。そのため、画素電極122と半導体層124と直接接続するショットキー接続を持たない構成となる。なお、本実施形態では、対向電極126の材料として透明導電性酸化物を用いたが、本発明はそれに限定されるものではなく、導電膜であればよい。例えば、変換素子として放射線を直接電荷に変換する素子を用いる場合には、Al等の放射線を透過しやすい導電膜を用いることができる。そして、変換素子12及び被覆部材121を覆うように、パッシベーション層128を形成し、図1(b)に示す構成が得られる。   Next, in the step shown in FIG. 3C, a transparent conductive oxide film is formed by sputtering so as to cover the impurity semiconductor film 126 ′ and the electrode wiring 14. Next, the transparent conductive oxide film is wet-etched using the mask shown in FIG. 3D to form the counter electrode 127 of the conversion element 12. Then, the impurity semiconductor film 126 ′, the semiconductor film 125 ′, and the impurity semiconductor film 123 ′ are removed by dry etching using the same mask shown in FIG. To do. An impurity semiconductor portion 126, a semiconductor portion 125, and an impurity semiconductor portion 123 are formed in the element 12 that has been isolated. Pixel separation by this dry etching is performed on the covering member 121. Therefore, the covering member 121 functions as an etching stopper layer, and the interlayer insulating layer 120 is not exposed to the dry etching species, and contamination of each layer by the organic material can be prevented. Further, the pixel electrode 122 has a shape covered with the impurity semiconductor portion 123. Therefore, the pixel electrode 122 and the semiconductor layer 124 are not directly connected to the Schottky connection. In the present embodiment, the transparent conductive oxide is used as the material of the counter electrode 126. However, the present invention is not limited thereto, and any conductive film may be used. For example, when an element that directly converts radiation into electric charge is used as the conversion element, a conductive film that easily transmits radiation such as Al can be used. And the passivation layer 128 is formed so that the conversion element 12 and the coating | coated member 121 may be covered, and the structure shown in FIG.1 (b) is obtained.

(第2の実施形態)
次に、図5(a)及び(b)を用いて第2の実施形態に係る検出装置について説明する。図5(a)は検出装置を構成する1画素の平面模式図であり、図5(b)は図5(a)のB−B’における断面模式図である。なお、図5(a)では、簡便化の為、変換素子については画素電極のみを示している。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
(Second Embodiment)
Next, a detection apparatus according to the second embodiment will be described with reference to FIGS. FIG. 5A is a schematic plan view of one pixel constituting the detection device, and FIG. 5B is a schematic cross-sectional view taken along the line BB ′ of FIG. In FIG. 5A, for the sake of simplicity, only the pixel electrode is shown as the conversion element. In addition, the same thing as what was demonstrated in previous embodiment attaches | subjects the same number, and omits detailed description.

本実施形態では、図4に示す第1の実施形態の構成に加えて、画素電極122の表面の一部の上に、金属部材129が設けられている。金属部材129は、不純物半導体部の第2領域である、第2不純物半導体層124と、画素電極122と、に直接接するように配置されている。第1の実施形態でも説明した通り、透明導電性酸化物の表面の還元を抑制するために、不純物半導体部の第1領域である第1不純物半導体層123aの不純物の濃度を低くすると、キャリアの移動度が低下し得る。そこで本実施形態では、第1領域よりも不純物濃度の高い第2領域である第2不純物半導体層124が、画素電極122に接して備えられた金属部材129に直接接するように、設けられている。これにより、第1不純物半導体層123aによるキャリアの移動度の低下を抑制できる。また、金属部材129に使用される金属材料は、一般的に、不純物の濃度の高い不純物半導体層に対する密着性や、不純物半導体膜の成膜に対する耐久性が透明導電性酸化物より高いため、より特性の安定した変換素子が得られることとなる。金属部材129の材料としては、Al,Cu,Mo,Wやその合金、或いは複数の材料を積層したものを用いることができるが、本実施形態では、不純物半導体層124と抵抗性接続可能なMoを用いている。   In the present embodiment, in addition to the configuration of the first embodiment shown in FIG. 4, a metal member 129 is provided on part of the surface of the pixel electrode 122. The metal member 129 is disposed so as to be in direct contact with the second impurity semiconductor layer 124, which is the second region of the impurity semiconductor portion, and the pixel electrode 122. As described in the first embodiment, in order to suppress reduction of the surface of the transparent conductive oxide, if the impurity concentration of the first impurity semiconductor layer 123a that is the first region of the impurity semiconductor portion is reduced, Mobility can be reduced. Therefore, in the present embodiment, the second impurity semiconductor layer 124, which is a second region having a higher impurity concentration than the first region, is provided so as to be in direct contact with the metal member 129 provided in contact with the pixel electrode 122. . Thereby, a decrease in carrier mobility due to the first impurity semiconductor layer 123a can be suppressed. In addition, since the metal material used for the metal member 129 generally has higher adhesion to an impurity semiconductor layer having a high impurity concentration and durability against the formation of the impurity semiconductor film than the transparent conductive oxide, A conversion element having stable characteristics can be obtained. As a material of the metal member 129, Al, Cu, Mo, W, an alloy thereof, or a laminate of a plurality of materials can be used. In this embodiment, Mo that can be resistively connected to the impurity semiconductor layer 124 is used. Is used.

次に、図6(a)〜(f)を用いて、第2の実施形態における検出装置の製造方法について説明する。なお、第1の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、画素電極122を形成する工程までは図2(a)及び(b)を用いて説明したものと、被覆部材121及び第1領域を形成した後の工程は図3(a)〜(d)を用いて説明したものと、それぞれ同様であるため、それ以外の工程について説明する。なお、図6(a),図6(c),図6(e)は、それぞれ図5(a)のB−B’に対応する位置の各工程における断面模式図である。図6(b),図6(d),図6(f)は、それぞれ図5(a)の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。   Next, the manufacturing method of the detection apparatus in 2nd Embodiment is demonstrated using Fig.6 (a)-(f). Detailed description of the same steps as those described in the first embodiment is omitted. In particular, the steps described with reference to FIGS. 2A and 2B up to the step of forming the pixel electrode 122 and the steps after the formation of the covering member 121 and the first region are illustrated in FIGS. ) Are the same as those described with reference to), and other steps will be described. FIG. 6A, FIG. 6C, and FIG. 6E are schematic cross-sectional views in each step at a position corresponding to B-B ′ in FIG. FIGS. 6B, 6D, and 6F are schematic plan views of a mask pattern of a photomask used in each process in the pixel of FIG. 5A.

図6(a)に示す工程では、図2(a)のように形成された層間絶縁層120及び画素電極122を覆うように、第1導電型の不純物半導体膜123’aとして、5価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマCVD法により成膜する。不純物半導体膜123’aの成膜の条件は、第1の実施形態の不純物半導体膜123’の第1領域又は第1不純物半導体膜123’と同様である。次に、同じ図6(b)に示すマスクを用いて不純物半導体膜123’aをドライエッチングにより除去し、第1不純物半導体層123aを形成する。   In the step shown in FIG. 6A, a pentavalent impurity semiconductor film 123′a is formed so as to cover the interlayer insulating layer 120 and the pixel electrode 122 formed as shown in FIG. An amorphous silicon film mixed with phosphorus, which is an element, as an impurity is formed by a plasma CVD method. The conditions for forming the impurity semiconductor film 123'a are the same as those of the first region of the impurity semiconductor film 123 'of the first embodiment or the first impurity semiconductor film 123'. Next, using the same mask shown in FIG. 6B, the impurity semiconductor film 123'a is removed by dry etching to form a first impurity semiconductor layer 123a.

次に、図6(c)に示す工程では、層間絶縁層120、画素電極122、及び、第1不純物半導体層123aを覆うように、スパッタリング法によりMoを含む金属膜を成膜する。そして、図6(d)に示すマスクを用いて金属膜をウエットエッチングし、金属部材129を形成する。   Next, in a process illustrated in FIG. 6C, a metal film containing Mo is formed by a sputtering method so as to cover the interlayer insulating layer 120, the pixel electrode 122, and the first impurity semiconductor layer 123a. Then, the metal film is wet etched using the mask shown in FIG.

次に、図6(e)に示す工程では、層間絶縁層120、画素電極122、第1不純物半導体層123a、及び、金属部材129aを覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマCVD法により成膜する。そして、図6(f)に示すマスクを用いて絶縁膜をエッチングして、層間絶縁層120の表面のうち画素電極122で覆われていない領域を覆うように、被覆部材121を形成する。その後、画素電極122、第1不純物半導体層123a、金属部材129a、及び、被覆部材121を覆うように、第1導電型の不純物半導体膜124’として、5価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマCVD法により成膜する。不純物半導体膜124’の成膜の条件は、第1の実施形態の不純物半導体膜123’の第2領域又は第2不純物半導体膜124’と同様である。これにより、画素電極122の透明導電性酸化物に接する金属部材129に接するように、不純物半導体層の第2領域となる不純物半導体膜124’が成膜される。その後、図3(a)〜(d)を用いて説明した半導体膜125’を成膜する以降の工程と同様の工程を行い、図5(b)に示す構成が得られる。   Next, in the step shown in FIG. 6E, a common material such as a silicon nitride film or silicon oxide is formed so as to cover the interlayer insulating layer 120, the pixel electrode 122, the first impurity semiconductor layer 123a, and the metal member 129a. An insulating film made of an inorganic material is formed by a plasma CVD method. Then, the insulating film is etched using the mask shown in FIG. 6F, and the covering member 121 is formed so as to cover the region of the surface of the interlayer insulating layer 120 that is not covered with the pixel electrode 122. Thereafter, phosphorus, which is a pentavalent element, is mixed as an impurity as the first conductivity type impurity semiconductor film 124 ′ so as to cover the pixel electrode 122, the first impurity semiconductor layer 123a, the metal member 129a, and the covering member 121. The amorphous silicon film thus formed is formed by plasma CVD. The conditions for forming the impurity semiconductor film 124 ′ are the same as those for the second region or the second impurity semiconductor film 124 ′ of the impurity semiconductor film 123 ′ of the first embodiment. As a result, the impurity semiconductor film 124 ′ that becomes the second region of the impurity semiconductor layer is formed so as to be in contact with the metal member 129 that is in contact with the transparent conductive oxide of the pixel electrode 122. Thereafter, the same process as the process after the formation of the semiconductor film 125 ′ described with reference to FIGS. 3A to 3D is performed, and the structure shown in FIG. 5B is obtained.

(第3の実施形態)
次に、図7(a)及び(b)を用いて第3の実施形態に係る検出装置について説明する。図7(a)は検出装置を構成する1画素の平面模式図であり、図7(b)は図7(a)のC−C’における断面模式図である。なお、図7(a)では、簡便化の為、変換素子については画素電極のみを示している。なお、第1の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
(Third embodiment)
Next, a detection apparatus according to the third embodiment will be described with reference to FIGS. FIG. 7A is a schematic plan view of one pixel constituting the detection device, and FIG. 7B is a schematic cross-sectional view taken along CC ′ in FIG. In FIG. 7A, only the pixel electrode is shown as the conversion element for the sake of simplicity. In addition, the same thing as what was demonstrated in 1st Embodiment is provided with the same number, and detailed description is omitted.

本実施形態では、図1(a)及び(b)に示す第1の実施形態の半導体部125に替えて、半導体膜125’をそのまま半導体部として用いている。また、第2導電型の不純物半導体部127に替えて、不純物半導体膜126’をそのまま第2導電型の不純物半導体部として用いている。すなわち、変換素子12の半導体部及び第2導電型の不純物半導体部が、画素毎に分離されていない構成となっている。   In the present embodiment, the semiconductor film 125 ′ is used as it is as the semiconductor portion in place of the semiconductor portion 125 of the first embodiment shown in FIGS. Further, in place of the second conductivity type impurity semiconductor portion 127, the impurity semiconductor film 126 'is used as it is as the second conductivity type impurity semiconductor portion. That is, the semiconductor portion of the conversion element 12 and the second conductivity type impurity semiconductor portion are not separated for each pixel.

次に、図8(a)〜(f)を用いて、第3の実施形態における検出装置の製造方法について説明する。なお、第1の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、画素電極122及び被覆部材121を形成する工程までは図2(a)〜(d)を用いて説明したもの同様であるため、それ以外の工程について説明する。なお、図8(a),図8(c),図8(e)は、それぞれ図7(a)のC−C’に対応する位置の各工程における断面模式図である。図8(b),図8(d),図8(f)は、それぞれ図7(a)の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。   Next, the manufacturing method of the detection device in the third embodiment will be described with reference to FIGS. Detailed description of the same steps as those described in the first embodiment is omitted. In particular, the steps up to forming the pixel electrode 122 and the covering member 121 are the same as those described with reference to FIGS. 2A to 2D, and the other steps will be described. 8A, FIG. 8C, and FIG. 8E are schematic cross-sectional views in the respective processes at positions corresponding to C-C ′ in FIG. 7A. FIG. 8B, FIG. 8D, and FIG. 8F are schematic plan views of the mask pattern of the photomask used in each step in the pixel of FIG. 7A, respectively.

図8(a)に示す工程では、第1の実施形態と同様に、被覆部材121及び画素電極122を覆うように、第1導電型の不純物半導体膜123’として、5価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマCVD法により成膜する。そして、図8(b)に示すマスクを用いて不純物半導体膜123’をドライエッチングにより除去することにより、1画素ごとに分離された第1導電型の不純物半導体部123を形成する。   In the step shown in FIG. 8A, similarly to the first embodiment, phosphorus, which is a pentavalent element, is formed as the first conductivity type impurity semiconductor film 123 ′ so as to cover the covering member 121 and the pixel electrode 122. An amorphous silicon film mixed with impurities as an impurity is formed by plasma CVD. Then, the impurity semiconductor film 123 ′ is removed by dry etching using the mask shown in FIG. 8B, thereby forming the first conductivity type impurity semiconductor portion 123 separated for each pixel.

次に、図8(c)に示す工程では、不純物半導体部123及び被覆部材121を覆うように、非晶質シリコン膜からなる半導体膜125’ をプラズマCVD法によりこの順に成膜する。続いて、第2導電型の不純物半導体膜126’として3価の元素であるボロンを不純物として混入した非晶質シリコン膜をプラズマCVD法により成膜する。次に、不純物半導体膜126’を覆うように、スパッタリング法により電極配線14となるAl等の導電膜を成膜する。そして、図8(d)に示すマスクを用いて導電膜をウエットエッチングして、電極配線14を形成する。   Next, in the step shown in FIG. 8C, a semiconductor film 125 ′ made of an amorphous silicon film is formed in this order by plasma CVD so as to cover the impurity semiconductor portion 123 and the covering member 121. Subsequently, an amorphous silicon film in which boron, which is a trivalent element, is mixed as an impurity is formed as a second conductive type impurity semiconductor film 126 ′ by plasma CVD. Next, a conductive film such as Al to be the electrode wiring 14 is formed by sputtering so as to cover the impurity semiconductor film 126 '. Then, the conductive film is wet etched using the mask shown in FIG. 8D to form the electrode wiring 14.

次に、図8(e)に示す工程では、不純物半導体膜126’及び電極配線14を覆うように、スパッタリング法により透明導電性酸化物の膜を成膜する。次に、図3(d)に示すマスクを用いて透明導電性酸化物の膜をウエットエッチングして、変換素子12の対向電極127を形成する。そして、不純物半導体膜126’及び対向電極127を覆うように、パッシベーション層128を形成し、図7(b)に示す構成が得られる。なお、本実施形態では、対向電極127を画素毎に分離したが、それに限定されるものではなく、対向電極127は画素毎に分離されていなくてもよい。   Next, in the step shown in FIG. 8E, a transparent conductive oxide film is formed by a sputtering method so as to cover the impurity semiconductor film 126 ′ and the electrode wiring 14. Next, the transparent conductive oxide film is wet-etched using the mask shown in FIG. 3D to form the counter electrode 127 of the conversion element 12. Then, a passivation layer 128 is formed so as to cover the impurity semiconductor film 126 ′ and the counter electrode 127, and the configuration shown in FIG. 7B is obtained. In this embodiment, the counter electrode 127 is separated for each pixel. However, the present invention is not limited to this, and the counter electrode 127 may not be separated for each pixel.

(応用実施形態)
次に、図9を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
(Application embodiment)
Next, a radiation detection system using the detection apparatus of the present invention will be described with reference to FIG.

放射線源であるX線チューブ6050で発生したX線6060は、患者あるいは被験者6061の胸部6062を透過し、放射線検出装置6040に含まれる各変換素子に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して変換部3で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。   X-rays 6060 generated by an X-ray tube 6050 serving as a radiation source pass through the chest 6062 of the patient or subject 6061 and enter each conversion element included in the radiation detection device 6040. This incident X-ray includes information inside the body of the patient 6061. Corresponding to the incidence of X-rays, the conversion unit 3 converts the radiation into electric charges to obtain electrical information. This information is converted into digital data, image-processed by an image processor 6070 as a signal processing means, and can be observed on a display 6080 as a display means in a control room.

また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。   Further, this information can be transferred to a remote place by transmission processing means such as a telephone line 6090, and can be displayed on a display 6081 serving as a display means such as a doctor room in another place or stored in a recording means such as an optical disk. It is also possible for a doctor to make a diagnosis. Moreover, it can also record on the film 6110 used as a recording medium by the film processor 6100 used as a recording means.

11 画素
12 変換素子
13 スイッチ素子
14 電極配線
15 制御配線
16 信号配線
100 基板
120 層間絶縁層
121 被覆部材
122 画素電極
123’ 第1導電型の不純物半導体膜
125’ 半導体膜
126’ 第2導電型の不純物半導体膜
127 対向電極
DESCRIPTION OF SYMBOLS 11 Pixel 12 Conversion element 13 Switch element 14 Electrode wiring 15 Control wiring 16 Signal wiring 100 Substrate 120 Interlayer insulating layer 121 Cover member 122 Pixel electrode 123 ′ First conductive type impurity semiconductor film 125 ′ Semiconductor film 126 ′ Second conductive type Impurity semiconductor film 127 Counter electrode

Claims (20)

基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
前記不純物半導体部となる不純物半導体膜のうち前記画素電極となる透明導電性酸化物と接する箇所を含む第1領域における不純物の濃度が、前記不純物半導体膜のうち前記第1領域よりも後に成膜された第2領域における不純物の濃度より低くなるように、前記透明導電性酸化物を覆って前記不純物半導体膜を成膜する工程を含む、検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
The impurity concentration in the first region including the portion in contact with the transparent conductive oxide serving as the pixel electrode in the impurity semiconductor film serving as the impurity semiconductor portion is formed after the first region in the impurity semiconductor film. A method for manufacturing a detection device, comprising: forming the impurity semiconductor film so as to cover the transparent conductive oxide so as to be lower than the concentration of impurities in the second region.
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で行われ、
前記第1領域を成膜する際の成膜温度が、前記第2領域を成膜する際の成膜温度より低いことを特徴とする請求項1に記載の検出装置の製造方法。
The film forming step is performed by a CVD method using a main source gas, a sub source gas, and a dilution gas,
The method for manufacturing a detection device according to claim 1, wherein a film formation temperature when forming the first region is lower than a film formation temperature when forming the second region.
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で行われ、
前記第1領域を成膜する際のCVD装置のアノード電極とカソード電極の間に投入する電力が、前記第2領域を成膜する際の前記CVD装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする請求項1に記載の検出装置の製造方法。
The film forming step is performed by a CVD method using a main source gas, a sub source gas, and a dilution gas,
The electric power supplied between the anode electrode and the cathode electrode of the CVD apparatus when forming the first region is supplied between the anode electrode and the cathode electrode of the CVD device when forming the second region. The method of manufacturing a detection apparatus according to claim 1, wherein the detection apparatus is lower than electric power.
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で行われ、
前記第1領域を成膜する際の前記主原料ガスの分圧が、前記第2領域を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする請求項1に記載の検出装置の製造方法。
The film forming step is performed by a CVD method using a main source gas, a sub source gas, and a dilution gas,
2. The partial pressure of the main source gas when forming the first region is higher than a partial pressure of the main source gas when forming the second region. A method for manufacturing a detection device.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1領域を成膜した後に第2領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1領域を成膜する際の成膜温度が、前記第2領域を成膜する際の成膜温度より低いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
The second region is formed after the first region including the portion in contact with the transparent conductive oxide to be the pixel electrode is formed by the CVD method using the main source gas, the auxiliary source gas, and the dilution gas. A step of forming an impurity semiconductor film to be the impurity semiconductor portion,
A method for manufacturing a detection apparatus, wherein a film formation temperature when forming the first region is lower than a film formation temperature when forming the second region.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1領域を成膜した後に第2領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1領域を成膜する際のCVD装置のアノード電極とカソード電極の間に投入する電力が、前記第2領域を成膜する際のCVD装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
The second region is formed after the first region including the portion in contact with the transparent conductive oxide to be the pixel electrode is formed by the CVD method using the main source gas, the auxiliary source gas, and the dilution gas. A step of forming an impurity semiconductor film to be the impurity semiconductor portion,
The electric power supplied between the anode electrode and the cathode electrode of the CVD apparatus when forming the first region is the electric power supplied between the anode electrode and the cathode electrode of the CVD device when forming the second region The manufacturing method of the detection apparatus characterized by the above-mentioned.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1領域を成膜した後に第2領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1領域を成膜する際の前記主原料ガスの分圧が、前記第2領域を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
The second region is formed after the first region including the portion in contact with the transparent conductive oxide to be the pixel electrode is formed by the CVD method using the main source gas, the auxiliary source gas, and the dilution gas. A step of forming an impurity semiconductor film to be the impurity semiconductor portion,
A method of manufacturing a detection device, wherein a partial pressure of the main source gas when forming the first region is higher than a partial pressure of the main source gas when forming the second region.
前記透明導電性酸化物は多結晶化されており、前記CVD装置はプラズマCVD装置であることを特徴とする請求項2から7のいずれか1項に記載の検出装置の製造方法。   The method for manufacturing a detection device according to claim 2, wherein the transparent conductive oxide is polycrystallized, and the CVD apparatus is a plasma CVD apparatus. 前記主原料ガスはSiHを含み、前記希釈ガスはHを含むことを特徴とする請求項8に記載の検出装置の製造方法。 The method of manufacturing a detection apparatus according to claim 8, wherein the main raw material gas includes SiH 4 , and the dilution gas includes H 2 . 前記変換素子は、前記半導体部と前記対向電極との間に、前記不純物半導体部とは極性が異なる他の不純物半導体部とを更に有することを特徴とする請求項1から9のいずれか1項に記載の検出装置の製造方法。   The said conversion element further has the other impurity semiconductor part from which the polarity differs from the said impurity semiconductor part between the said semiconductor part and the said counter electrode, The any one of Claim 1 to 9 characterized by the above-mentioned. A method for producing the detection device according to 1. 前記副原料ガスはPHを含み、前記不純物半導体部はn型の非晶質シリコンからなることを特徴とする請求項10に記載の検出装置の製造方法。 The method of manufacturing a detection apparatus according to claim 10, wherein the auxiliary source gas contains PH 3 , and the impurity semiconductor portion is made of n-type amorphous silicon. 前記成膜する工程は、前記透明導電性酸化物の一部に接して形成された金属部材に前記第2領域が接するように前記不純物半導体膜が成膜されることを特徴とする請求項1から11のいずれか1項に記載の検出装置の製造方法。   2. The film forming step is characterized in that the impurity semiconductor film is formed so that the second region is in contact with a metal member formed in contact with a part of the transparent conductive oxide. The manufacturing method of the detection apparatus of any one of 1-11. 前記検出装置は、前記基板と前記画素電極との間に配置されたスイッチ素子と、前記基板及び前記スイッチ素子と前記画素電極との間に配置された層間絶縁層と、を有しており、前記層間絶縁層には前記画素電極と前記スイッチ素子とを電気的に接続するためのコンタクトホールが設けられており、
基板の上に形成された前記スイッチ素子と前記基板とを覆うように前記層間絶縁層となる有機絶縁材料の層間絶縁膜を成膜する工程と、
前記層間絶縁膜の前記スイッチ素子に応じた領域にコンタクトホールを形成して前記層間絶縁層を形成する工程と、
前記層間絶縁層を覆うように無機材料からなる被覆部材及び前記画素電極を形成する工程と、
を更に含み、
前記不純物半導体膜は、前記被覆部材及び前記画素電極を覆うように成膜されることを特徴とする請求項1から12のいずれか1項に記載の検出装置の製造方法。
The detection device includes a switch element disposed between the substrate and the pixel electrode, and an interlayer insulating layer disposed between the substrate and the switch element and the pixel electrode. The interlayer insulating layer is provided with a contact hole for electrically connecting the pixel electrode and the switch element,
Forming an interlayer insulating film of an organic insulating material to be the interlayer insulating layer so as to cover the switch element formed on the substrate and the substrate;
Forming a contact hole in a region corresponding to the switch element of the interlayer insulating film to form the interlayer insulating layer;
Forming a covering member made of an inorganic material and the pixel electrode so as to cover the interlayer insulating layer;
Further including
The method for manufacturing a detection device according to claim 1, wherein the impurity semiconductor film is formed so as to cover the covering member and the pixel electrode.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
前記画素電極となる透明導電性酸化物に接して成膜された第1不純物半導体膜に、前記第1不純物半導体膜と同じ極性の第2不純物半導体膜を成膜することにより、前記透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
第1不純物半導体膜の不純物の濃度が、前記第2不純物半導体膜の不純物の濃度より低いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
By forming a second impurity semiconductor film having the same polarity as the first impurity semiconductor film on the first impurity semiconductor film formed in contact with the transparent conductive oxide to be the pixel electrode, the transparent conductivity Forming an impurity semiconductor film that covers the oxide and becomes the impurity semiconductor portion;
A method for manufacturing a detection device, wherein an impurity concentration of the first impurity semiconductor film is lower than an impurity concentration of the second impurity semiconductor film.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1不純物半導体膜を成膜した後に第2不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1不純物半導体膜を成膜する際の成膜温度が、前記第2不純物半導体膜を成膜する際の成膜温度より低いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
A second impurity semiconductor is formed after forming a first impurity semiconductor film including a portion in contact with the transparent conductive oxide serving as the pixel electrode by a CVD method using a main source gas, a sub source gas, and a dilution gas. Forming an impurity semiconductor film to be the impurity semiconductor portion by forming a film,
A method for manufacturing a detection device, wherein a film formation temperature when forming the first impurity semiconductor film is lower than a film formation temperature when forming the second impurity semiconductor film.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1不純物半導体膜を成膜した後に第2不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1領域を成膜する際のCVD装置のアノード電極とカソード電極の間に投入する電力が、前記第2領域を成膜する際のCVD装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
A second impurity semiconductor is formed after forming a first impurity semiconductor film including a portion in contact with the transparent conductive oxide serving as the pixel electrode by a CVD method using a main source gas, a sub source gas, and a dilution gas. Forming an impurity semiconductor film to be the impurity semiconductor portion by forming a film,
The electric power supplied between the anode electrode and the cathode electrode of the CVD apparatus when forming the first region is the electric power supplied between the anode electrode and the cathode electrode of the CVD device when forming the second region The manufacturing method of the detection apparatus characterized by the above-mentioned.
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するCVD法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第1不純物半導体膜を成膜した後に第2不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第1不純物半導体膜を成膜する際の前記主原料ガスの分圧が、前記第2不純物半導体膜を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする検出装置の製造方法。
A manufacturing method of a detection device including a conversion element having a pixel electrode, an impurity semiconductor portion, and a semiconductor portion in order from the substrate side on a substrate,
A second impurity semiconductor is formed after forming a first impurity semiconductor film including a portion in contact with the transparent conductive oxide serving as the pixel electrode by a CVD method using a main source gas, a sub source gas, and a dilution gas. Forming an impurity semiconductor film to be the impurity semiconductor portion by forming a film,
The detection apparatus characterized in that a partial pressure of the main source gas when forming the first impurity semiconductor film is higher than a partial pressure of the main source gas when forming the second impurity semiconductor film. Manufacturing method.
請求項1から17のいずれか1項に記載の製造方法によって製造された検出装置。   The detection apparatus manufactured by the manufacturing method of any one of Claim 1 to 17. 請求項18に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
A detection device according to claim 18,
Signal processing means for processing a signal from the detection device;
Recording means for recording a signal from the signal processing means;
Display means for displaying a signal from the signal processing means;
Transmission processing means for transmitting a signal from the signal processing means;
A detection system comprising:
前記検出装置に向かって放射線を出射する放射線源を更に含む請求項19に記載の検出システム。   The detection system according to claim 19, further comprising a radiation source that emits radiation toward the detection device.
JP2013103324A 2013-05-15 2013-05-15 Method for manufacturing detection device, detection device, and detection system Pending JP2014225524A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013103324A JP2014225524A (en) 2013-05-15 2013-05-15 Method for manufacturing detection device, detection device, and detection system
US14/276,762 US9165957B2 (en) 2013-05-15 2014-05-13 Detecting device, detecting system, and manufacturing method of detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103324A JP2014225524A (en) 2013-05-15 2013-05-15 Method for manufacturing detection device, detection device, and detection system

Publications (1)

Publication Number Publication Date
JP2014225524A true JP2014225524A (en) 2014-12-04

Family

ID=52124006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103324A Pending JP2014225524A (en) 2013-05-15 2013-05-15 Method for manufacturing detection device, detection device, and detection system

Country Status (1)

Country Link
JP (1) JP2014225524A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514193A (en) * 2016-04-13 2019-05-30 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array substrate, method of manufacturing the same, sensor and detection device
JP2019518321A (en) * 2016-04-15 2019-06-27 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Sensor, method of manufacturing the same, electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514193A (en) * 2016-04-13 2019-05-30 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array substrate, method of manufacturing the same, sensor and detection device
JP2019518321A (en) * 2016-04-15 2019-06-27 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Sensor, method of manufacturing the same, electronic device

Similar Documents

Publication Publication Date Title
JP5709709B2 (en) Detection device manufacturing method, detection device and detection system
US9331119B2 (en) Detection apparatus having interlayer insulating layer composed of organic material and covering layer composed of inorganic material, detection system, and method for producing detection apparatus
US10553638B2 (en) Ray detection substrate, manufacturing method thereof and ray detection device
JP2014110352A (en) Method for manufacturing detection device
JP2013235935A (en) Method for manufacturing detection device, detection device, and detection system
US20130264485A1 (en) Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system
JP2014078651A (en) Photoelectric conversion device, method of manufacturing the same, and x-ray image detector
JP6095276B2 (en) Detection device manufacturing method, detection device and detection system
TW200814309A (en) Radiation imaging apparatus and radiation imaging system
JP5155554B2 (en) Device with vias for coupling a diode layer to a metal layer
JP7083847B2 (en) Array substrate and its manufacturing method, tablet detector and video equipment
JP2014110353A (en) Detection device and radiation detection system
WO2015019609A1 (en) X-ray image sensor substrate
JP6053379B2 (en) Detection device manufacturing method, detection device, and detection system
US20120261581A1 (en) Method for manufacturing detector, radiation detection apparatus including detector manufactured thereby, and radiation detection system
KR101686676B1 (en) Array substrate of X Ray Detector and Method for fabricating the same
JP2014225524A (en) Method for manufacturing detection device, detection device, and detection system
KR20160114767A (en) Image sensor and method of manufacturing the same
US9165957B2 (en) Detecting device, detecting system, and manufacturing method of detecting device
JP4054612B2 (en) Radiation imaging device
CN112736104B (en) Preparation method of flat panel detector
WO2017000458A1 (en) Ray detection substrate and manufacturing method therefor, ray detector
JP5789223B2 (en) Radiation imaging apparatus and radiation imaging system
KR101103790B1 (en) X-ray radiography system and the manufacture method thereof
JP5996019B2 (en) Detection device manufacturing method, detection device and detection system