JP2014224916A - 液晶表示装置 - Google Patents

Abstract

【課題】選択期間を短くしたとしても、表示品位の低下を防止することができる液晶表示装置を提供する。
【解決手段】第１のゲートドライバ１は、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定する。第２のゲートドライバ２は、奇数番目のゲートラインの選択期間の終了前に、そのゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、その奇数番目のゲートラインの選択期間の終了後も、その偶数番目のゲートラインを所定のオン電位に設定する。
【選択図】図２

Description

本発明は、液晶表示装置に関し、特に、奇数番目の行のゲートラインに対応するゲート駆動部と、偶数番目の行のゲートラインに対応するゲート駆動部とを備える液晶表示装置に関する。

ＴＦＴ（Thin Film Transistor）等のスイッチング素子を有する液晶パネルは、例えば、コモン電極と、マトリクス状に配置された画素電極とを備える。さらに、その液晶パネルは、画素電極の行毎にゲートラインを備え、画素電極の列毎にソースラインを備える。そして、ゲートドライバが、各行のゲートラインを順次選択し、ソースドライバが、各ソースラインの電位を、選択行の各画素の画像データに応じた電位に設定することで画像を表示する。

また、このような液晶パネルと、ゲートドライバおよびソースドライバとを備える液晶表示装置として、奇数番目の行のゲートラインを駆動するゲートドライバと、偶数番目の行のゲートラインを駆動するゲートドライバとを備える構成が提案されている。すなわち、奇数番目の行のゲートラインに対応するゲートドライバと、偶数番目の行のゲートラインに対応するゲートドライバとを別々に設ける構成が提案されている（例えば、特許文献１参照）。

図８は、一般的なゲートラインの駆動波形を示す模式図である。一般に、液晶表示装置のゲートラインは、１本ずつ順番に選択される。そして、選択されたゲートラインは、選択期間Ｔ_１の間、所定の電位に設定される。図８では、４行目のゲートラインまでの駆動波形を示しているが、５行目以降の駆動波形も、図８に示す駆動波形と同様である。

選択されたゲートラインが所定の電位に設定されるときに、ソースドライバは、各ソースラインの電位を、そのゲートラインの行の各画素の画像データに応じた電位に設定する。ゲートラインが所定の電位に設定されていることによって、その行の各画素電極は、ソースラインと等電位に変化し、その結果、その行の画像を表示することができる。

奇数番目の行のゲートラインに対応するゲートドライバと、偶数番目の行のゲートラインに対応するゲートドライバとを別々に設けた構成であっても、図８に示すように、ゲートラインが１本ずつ選択され、選択されたゲートラインは、選択期間Ｔ_１の間、所定の電位に設定される。

特開２００８−２２５４２４号公報

近年、液晶パネルの高解像度化が要求されている。そのため、選択期間を短くする必要が生じている。

しかし、選択期間を短くすると、ゲートラインを所定の電位に設定することができる時間が短くなってしまう。

また、図８では、所定の電位への立ち上がりエッジを模式的に図示しているが、画素電位はゲートラインがあいて所定の電位の設定を開始してから、所定の画素電位になるまでには、時間がかかる。

従って、選択期間を短くすると、画素電位を所定の電位に設定することができる時間の確保が困難になる。すると、選択行の個々の画素電極をソースラインと等電位に変化させることが困難になる場合も生じ、表示品位が低下する可能性がある。

そこで、本発明は、選択期間を短くしたとしても、表示品位の低下を防止することができる液晶表示装置を提供することを目的とする。

本発明による液晶表示装置は、 コモン電極と、マトリクス状に配置された画素電極とを有するとともに、画素電極の行毎にゲートラインを有し、画素電極の列毎にソースラインを有する液晶パネル（例えば、液晶パネル５）と、液晶パネルの奇数番目のゲートラインを所定のオン電位に設定する第１のゲート駆動部（例えば、第１のゲートドライバ１）と、液晶パネルの偶数番目のゲートラインを所定のオン電位に設定する第２のゲート駆動部（例えば、第２のゲートドライバ２）と、液晶パネルの各ソースラインの電位を設定するソース駆動部（例えば、ソースドライバ３）とを備え、第１のゲート駆動部が、連続する２つのフレームのうち少なくとも一方のフレーム（例えば、フレームＡ）で、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第２のゲート駆動部が、少なくともその一方のフレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、その奇数番目のゲートラインの選択期間の終了後も引き続き、その偶数番目のゲートラインを所定のオン電位に設定し、ソース駆動部が、少なくともその一方のフレームで、第１のゲート駆動部が奇数番目のゲートラインを所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定することを特徴とする。

第１のゲート駆動部が、連続する２つのフレームのうち一方のフレーム（例えば、フレームＡ）で、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第２のゲート駆動部が、その一方のフレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、その奇数番目のゲートラインの選択期間の終了後も引き続き、その偶数番目のゲートラインを所定のオン電位に設定し、ソース駆動部が、その一方のフレームで、第１のゲート駆動部が奇数番目のゲートラインを所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、第２のゲート駆動部が、連続する２つのフレームのうち他方のフレーム（例えば、フレームＢ）で、偶数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第１のゲート駆動部が、他方のフレームで、偶数番目のゲートラインの選択期間の終了前に、当該ゲートラインの前の奇数番目のゲートラインに対する所定のオン電位の設定を開始し、その偶数番目のゲートラインの選択期間の終了後も引き続き、その奇数番目のゲートラインを所定のオン電位に設定し、ソース駆動部が、他方のフレームで、第２のゲート駆動部が偶数番目のゲートラインを所定のオン電位に設定する場合に、各ソースラインを、当該偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該偶数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの前の奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する構成であってもよい。

第１のゲート駆動部が、連続する２つのフレームのうち一方のフレーム（例えば、フレームＡ）で、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第２のゲート駆動部が、その一方のフレームで、第１のゲート駆動部がゲートラインに対する所定のオン電位の設定を開始する時に、当該ゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、所定の選択期間の倍の期間、当該偶数番目のゲートラインを所定のオン電位に設定し、第２のゲート駆動部が、連続する２つのフレームのうち他方のフレーム（例えば、フレームＢ）で、偶数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第１のゲート駆動部が、他方のクレームで、第２のゲート駆動部がゲートラインに対する所定のオン電位の設定を開始する時に、当該ゲートラインの前の奇数番目のゲートラインに対する所定のオン電位の設定を開始し、所定の選択期間の倍の期間、当該奇数番目のゲートラインを所定のオン電位に設定する構成であってもよい。

第１のゲート駆動部が、各フレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第２のゲート駆動部が、各フレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、その奇数番目のゲートラインの選択期間の終了後も引き続き、その偶数番目のゲートラインを所定のオン電位に設定し、ソース駆動部が、各フレームで、第１のゲート駆動部が奇数番目のゲートラインを所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する構成であってもよい。

第１のゲート駆動部が、各フレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、第２のゲート駆動部が、各フレームで、第１のゲート駆動部がゲートラインに対する所定のオン電位の設定を開始する時に、当該ゲートラインの次の偶数番目のゲートラインに対する所定のオン電位の設定を開始し、所定の選択期間の倍の期間、当該偶数番目のゲートラインを所定のオン電位に設定する構成であってもよい。

ソース駆動部が、ソースラインに接続される接続端子を複数備え、フレームの終了後、次のフレームの開始までの期間内で、各接続端子を短絡させる構成であってもよい。

本発明によれば、選択期間を短くしたとしても、表示品位の低下を防止することができる。

本発明の液晶表示装置に設けられるＴＦＴ液晶パネルの構成例を示す説明図。 本発明の液晶表示装置の構成例を示すブロック図。 フレームＡで、奇数番目のゲートラインおよび偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する期間の例を示す説明図。 フレームＢで、奇数番目のゲートラインおよび偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する期間の例を示す説明図。 第１のゲートドライバ１および第２のゲートドライバ２の構成例を示す模式図。 フレームＡでの駆動波形の例を示す説明図。 フレームＢでの駆動波形の例を示す説明図。 一般的なゲートラインの駆動波形を示す模式図。

以下、本発明の実施形態を図面を参照して説明する。以下の説明では、液晶パネルがＴＦＴ液晶パネルである場合を例にして説明する。

［実施形態１］図１は、本発明の液晶表示装置に設けられるＴＦＴ液晶パネルの構成例を示す説明図である。ＴＦＴ液晶パネルは、画素毎にＴＦＴ２２と画素電極２１を備える。図１では、ＴＦＴ２２と画素電極２１を１つだけ図示し、他のＴＦＴおよび画素電極の図示を省略している。ＴＦＴ液晶パネルには、各画素電極と対向するコモン電極３０が設けられる。本例では、ＴＦＴ液晶パネルに設けられるコモン電極が１枚である場合を例にして説明する。コモン電極３０と各画素電極２１とによって液晶層（図示略。）が挟持される。

各画素は、マトリクス状に配置される。すなわち、図１に示すＴＦＴ２２と画素電極２１との組み合わせは、マトリクス状に配置される。

画素電極２１は、ＴＦＴ２２のドレイン２２_ｂに接続される。また、ＴＦＴ２２のソース２２_ｃは、ソースラインＳ_ｋに接続され、ＴＦＴ２２のゲート２２_ａは、ゲートラインＧ_ｉに接続される。ゲートラインＧ_ｉを介してゲート２２_ａの電位が所定のオン電位に設定されると、ソース２２_ｃとドレイン２２_ｂとの間が導通状態となり、画素電極２１がソースラインＳ_ｋと等しい電位に設定される。ゲート２２_ａの電位が所定のオフ電位に設定されると、ソース２２_ｃとドレイン２２_ｂとの間が非導通状態となり、ソースラインＳ_ｋと画素電極２１の間も非導通状態に切り替えられる。所定のオン電位とは、ソース２２_ｃとドレイン２２_ｂとの間を導通状態にするためのゲート２２_ａの所定電位である。所定のオフ電位とは、ソース２２_ｃとドレイン２２_ｂとの間を非導通状態にするためのゲート２２_ａの所定電位である。以下、所定のオン電位をＶ_ｇＨと表し、所定のオフ電位をＶ_ｇＬと表すことにする。

液晶パネルにおいて、マトリクス状に配置された画素電極２１の列毎にソースラインが設けられる。また、マトリクス状に配置された画素電極２１の行毎にゲートラインが設けられる。図１では、第ｉ行のゲートラインＧ_ｉおよび第ｋ列のソースラインＳ_ｋを図示している。

なお、コモン電極３０は、コモン電極ドライバ（図示略）によって一定の電位Ｖ_０に保たれる。

図２は、本発明の液晶表示装置の構成例を示すブロック図である。本発明の液晶表示装置は、液晶パネル５（本実施形態では、ＴＦＴ液晶パネル）と、第１のゲートドライバ１と、第２のゲートドライバ２と、ソースドライバ３と、タイミングコントローラ４とを備える。

第１のゲートドライバ１は、タイミングコントローラ４に従って、液晶パネル５の奇数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する。また、第２のゲートドライバ２は、タイミングコントローラ４に従って、液晶パネル５の偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する。

ソースドライバ３は、液晶パネル５の個々のソースラインに接続される接続端子を複数備える。一つの接続端子には、一本のソースラインが接続される。そして、ソースドライバ３は、タイミングコントローラ４に従って、各ソースラインの電位を設定する。

タイミングコントローラ４は、第１のゲートドライバ１、第２のゲートドライバ２およびソースドライバ３を制御する。

第１のゲートドライバ１、第２のゲートドライバ２およびソースドライバ３は、連続する２つのフレーム（フレームＡ，Ｂと記す。）のうち、少なくとも一方のフレーム（ここでは、フレームＡとする。）で、タイミングコントローラ４に従って、以下に示す動作を行う。なお、フレームＢにおける動作については後述する。

フレームＡにおいて、第１のゲートドライバ１は、奇数番目のゲートラインを順に１本ずつ選択し、選択したゲートラインを所定の選択期間、所定のオン電位Ｖ_ｇＨに設定する。以下、この選択期間の長さをＴとする。第１のゲートドライバ１は、選択期間Ｔが経過すると、選択したゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。

第２のゲートドライバ２は、フレームＡで、奇数番目のゲートラインの選択期間の終了前に、そのゲートラインの次の偶数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する。そして、第２のゲートドライバ２は、その奇数番目のゲートラインの選択期間の終了後も引き続き、その偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定し、その後、その偶数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。

図３は、フレームＡで、奇数番目のゲートラインおよび偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する期間の例を示す説明図である。図３および後述の図４では、奇数を２ｎ−１で表し、偶数を２ｎで表す。ただし、ｎ＝１，２，３，・・・である。第１のゲートドライバ１は、奇数番目のゲートラインを１本選択すると、選択期間Ｔの間、そのゲートラインの電位を所定のオン電位Ｖ_ｇＨに設定する。

そして、第２のゲートドライバ２は、その奇数番目のゲートラインの選択期間の終了前に、そのゲートラインの次の偶数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する。本実施形態では、第１のゲートドライバ１が奇数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する時に、第２のゲートドライバ２も、そのゲートラインの次の偶数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する場合を例にして説明する（図３参照）。そして、第２のゲートドライバ２は、その奇数番目のゲートラインの選択期間の終了後も、その偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定し、その後、その偶数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。本実施形態では、第２のゲートドライバ２が、選択期間Ｔの倍の期間、その偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する場合を例にして説明する（図３参照）。従って、第２のゲートドライバ２は、偶数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定開始後、２Ｔの期間が経過すると、その偶数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。その後、第１のゲートドライバ１は、次の奇数番目のゲートラインを選択し、第１のゲートドライバ１および第２のゲートドライバ２は、同様の動作を繰り返す。

ソースドライバ３は、第１のゲートドライバ１が奇数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する場合に、各ソースラインを、その奇数番目のゲートラインの行の各画素の画像データに応じた電位に設定する。そして、ソースドライバ３は、その奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、そのゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する。従って、例えばｎ＝１とすると、ソースドライバ３は、各ソースラインの電位を、１行目の各画素の画像データに応じた電位に設定し、その後、２行目の各画素の画像データに応じた電位に設定する。このように、奇数番目の行とその次の偶数番目の行との組み合わせに着目した場合、ソースドライバ３は、個々のソースラインの電位を、行の並び順に、行の画像データに応じた電位に設定する。よって、フレームＡでは、ソースドライバ３は、１行目の画素の画像データ、２行目の画素の画像データ、３行目の画素の画像データ、４行目の画素の画像データ、・・・の順に、各ソースラインの電位を設定する。

連続する２つのフレームＡ，Ｂのうち、もう一方のフレームＢでは、第１のゲートドライバ１、第２のゲートドライバ２およびソースドライバ３は、タイミングコントローラ４に従って、以下に示す動作を行う。

フレームＢにおいて、第２のゲートドライバ２は、偶数番目のゲートラインを順に１本ずつ選択し、選択したゲートラインを選択期間Ｔの間、所定のオン電位Ｖ_ｇＨに設定する。第２のゲートドライバ２は、選択期間Ｔが経過すると、選択したゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。

第１のゲートドライバ１は、フレームＢで、偶数番目のゲートラインの選択期間の終了前に、そのゲートラインの前の奇数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する。そして、第１のゲートドライバ１は、その偶数番目のゲートラインの選択期間の終了後も引き続き、その奇数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定し、その後、その奇数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。

図４は、フレームＢで、奇数番目のゲートラインおよび偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する期間の例を示す説明図である。第２のゲートドライバ２は、偶数番目のゲートラインを１本選択すると、選択期間Ｔの間、そのゲートラインの電位を所定のオン電位Ｖ_ｇＨに設定する。

そして、第１のゲートドライバ１は、その偶数番目のゲートラインの選択期間の終了前に、そのゲートラインの前の奇数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する。本実施形態では、第２のゲートドライバ２が偶数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する時に、第１のゲートドライバ１も、そのゲートラインの前の奇数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定を開始する場合を例にして説明する（図４参照）。そして、第１のゲートドライバ１は、その偶数番目のゲートラインの選択期間の終了後も、その奇数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定し、その後、その奇数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。本実施形態では、第１のゲートドライバ１が、選択期間Ｔの倍の期間、その奇数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する場合を例にして説明する（図４参照）。従って、第１のゲートドライバ１は、奇数番目のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定開始後、２Ｔの期間が経過すると、その奇数番目のゲートラインを所定のオフ電位Ｖ_ｇＬに設定する。その後、第２のゲートドライバ２は、次の偶数番目のゲートラインを選択し、第２のゲートドライバ２および第１のゲートドライバ１は、同様の動作を繰り返す。

ソースドライバ３は、第２のゲートドライバ２が偶数番目のゲートラインを所定のオン電位Ｖ_ｇＨに設定する場合に、各ソースラインを、その偶数番目のゲートラインの行の各画素の画像データに応じた電位に設定する。そして、ソースドライバ３は、その偶数番目のゲートラインの選択期間の終了後に、各ソースラインを、そのゲートラインの前の奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する。従って、例えばｎ＝１とすると、ソースドライバ３は、各ソースラインの電位を、２行目の各画素の画像データに応じた電位に設定し、その後、１行目の各画素の画像データに応じた電位に設定する。このように、奇数番目の行とその次の偶数番目の行との組み合わせに着目した場合、ソースドライバ３は、個々のソースラインの電位を、行の並びとは逆順に、行の画像データに応じた電位に設定する。よって、フレームＢでは、ソースドライバ３は、２行目の画素の画像データ、１行目の画素の画像データ、４行目の画素の画像データ、３行目の画素の画像データ、・・・の順に、各ソースラインの電位を設定する。

図５は、第１のゲートドライバ１および第２のゲートドライバ２の構成例を示す模式図である。第１のゲートドライバ１および第２のゲートドライバ２は、いずれも、電位出力部８と、出力制御部９とを備える。各ゲートドライバ１，２には同様の電位出力部８が設けられる。また、各ゲートドライバ１，２には同様の出力制御部９が設けられる。

電位出力部８は、電位出力端Ｒ_１，Ｒ_２，・・・を備える。一方の側（図５に示す例では左側）からｉ番目の電位出力端をＲ_ｉと記す。そして、電位出力部８は、タイミングコントローラ４に従って、各電位出力端Ｒ_１，Ｒ_２，・・・から所定のオン電位Ｖ_ｇＨまたは所定のオフ電位Ｖ_ｇＬを出力する。各電位出力部８は同様であるが、第１のゲートドライバ１の電位出力部８の各電位出力端Ｒ_１，Ｒ_２，・・・は、奇数番目のゲートラインに対応し、第２のゲートドライバ２の電位出力部８の各電位出力端Ｒ_１，Ｒ_２，・・・は、偶数番目のゲートラインに対応している。

出力制御部９は、電位出力端Ｒ_１，Ｒ_２，・・・に対応する電位出力端Ｑ_１，Ｑ_２，・・・を備える。第１のゲートドライバ１の出力制御部９の電位出力端Ｑ_１，Ｑ_２，・・・は、それぞれ順番に奇数番目のゲートラインに接続される。例えば、第１のゲートドライバ１において、電位出力端Ｑ_１は、１行目のゲートラインに接続され、電位出力端Ｑ_２は、３行目のゲートラインに接続される。これに対し、第２のゲートドライバ２の電位出力端Ｑ_１，Ｑ_２，・・・は、それぞれ順番に偶数番目のゲートラインに接続される。例えば、第２のゲートドライバ２において、電位出力端Ｑ_１は、２行目のゲートラインに接続され、電位出力端Ｑ_２は、４行目のゲートラインに接続される。

出力制御部９は、電位出力部８の電位出力端Ｒ_ｉが所定のオン電位Ｖ_ｇＨを出力した場合、タイミングコントローラ４の制御に従って、その電位出力端Ｒ_ｉに対応する電位出力端Ｑ_ｉから、所定のオン電位Ｖ_ｇＨまたは所定のオフ電位Ｖ_ｇＬを出力する。従って、電位出力端Ｒ_ｉから所定のオン電位Ｖ_ｇＨが出力されても、電位出力端Ｑ_ｉから所定のオン電位Ｖ_ｇＨが出力されるとは限らない。

また、出力制御部９は、電位出力部８の電位出力端Ｒ_ｉが所定のオフ電位Ｖ_ｇＬを出力した場合、その電位出力端Ｒ_ｉに対応する電位出力端Ｑ_ｉから、所定のオフ電位Ｖ_ｇＬをそのまま出力する。

以下、第１のゲートドライバ１の電位出力部８および出力制御部９を、添え字“ａ”を付して表す。また、第２のゲートドライバ２の電位出力部８および出力制御部９を、添え字“ｂ”を付して表す。

タイミングコントローラ４は、電位出力部８_ａ，８_ｂに対する共通の制御信号としてゲートクロック（以下、ＧＣＬＣと記す。）およびゲートスタートパルス（以下、ＳＴＶと記す。）を出力する。また、タイミングコントローラ４は、出力制御部９_ａに対する制御信号として、第１のアウトプットイネーブル信号（以下、ＯＥ_１と記す。）を出力する。また、タイミングコントローラ４は、出力制御部９_ｂに対する制御信号として、第２のアウトプットイネーブル信号（以下、ＯＥ_２と記す。）を出力する。これらの各制御信号については後述する。

次に、駆動波形を参照して、本発明の動作を説明する。

図６は、フレームＡでの駆動波形の例を示す説明図である。タイミングコントローラ４は、フレームＡ，Ｂに依らずに、ＧＣＬＫを一定期間毎に、ハイレベル、ローレベルに交互に切り替える。この期間の長さをＳとする（図６参照）。ＧＣＬＫは、各電位出力部８_ａ，８_ｂに、所定のオン電位Ｖ_ｇＨを出力する電位出力端を切り替えさせる制御信号である。各電位出力部８_ａ，８_ｂは、ＧＣＬＫの立ち上がりエッジ毎に、所定のオン電位Ｖ_ｇＨを出力する電位出力端をＲ_ｉからＲ_ｉ＋１に切り替える。また、各電位出力部８_ａ，８_ｂは、所定のオン電位Ｖ_ｇＨを出力している１つの電位出力端以外の他の電位出力端から所定のオフ電位Ｖ_ｇＬを出力する。

また、ＳＴＶは、最初の電位出力端Ｒ_１から所定のオン電位Ｖ_ｇＨを出力することを指示するための制御信号である。タイミングコントローラ４は、１つのフレームの開始後に、ＳＴＶをローレベルからハイレベルに切り替える。各電位出力部８_ａ，８_ｂは、ＳＴＶがハイレベルである期間中に、ＧＣＬＫの立ち上がりエッジを検出すると、最初の電位出力端Ｒ_１から所定のオン電位Ｖ_ｇＨを出力し、他の電位出力端から所定のオフ電位Ｖ_ｇＬを出力する。その後、ＧＣＬＫの立ち上がりエッジ毎に（換言すれば、２Ｓの期間が経過する毎に）、所定のオン電位Ｖ_ｇＨを出力する電位出力端を切り替える。また、タイミングコントローラ４は、ＳＴＶをハイレベルにし、ＧＣＬＫをハイレベルにした後、ＳＴＶをローレベルに戻す。そして、そのフレーム内で、ＳＴＶをローレベルのまま維持する。

ＯＥ_１は、出力制御部９_ａの電位出力端からの出力電位を制御する制御信号である。同様に、ＯＥ_２は、出力制御部９_ｂの電位出力端からの出力電位を制御する制御信号である。

出力制御部９_ａは、ＯＥ_１がローレベルである場合に、電位出力部８_ａの各電位出力端Ｒ_１，Ｒ_２，・・・から出力された電位を、その各電位出力端Ｒ_１，Ｒ_２，・・・に対応する各電位出力端Ｑ_１，Ｑ_２，・・・からそのまま出力する。従って、任意の電位出力端Ｒ_ｉから所定のオン電位Ｖ_ｇＨが出力されている場合、出力制御部９_ａは、電位出力端Ｑ_ｉから所定のオン電位Ｖ_ｇＨを出力する。また、出力制御部９_ａは、ＯＥ_１がハイレベルである場合、所定のオン電位Ｖ_ｇＨを出力している電位出力部８_ａの電位出力端（Ｒ_ｉとする。）に対応する電位出力端Ｑ_ｉから、所定のオフ電位Ｖ_ｇＬを出力する。そして、電位出力部８_ａの他の電位出力端からの出力電位は、対応する電位出力端からそのまま出力する。従って、ＯＥ_１がハイレベルである場合、出力制御部９_ａは、各電位出力端から所定のオフ電位Ｖ_ｇＬを出力する。

ＯＥ_２に対する出力制御部９_ｂの動作は、ＯＥ_１に対する出力制御部９_ａの動作と同様である。すなわち、出力制御部９_ｂは、ＯＥ_２がローレベルである場合に、電位出力部８_ｂの各電位出力端Ｒ_１，Ｒ_２，・・・から出力された電位を、その各電位出力端Ｒ_１，Ｒ_２，・・・に対応する各電位出力端Ｑ_１，Ｑ_２，・・・からそのまま出力する。また、出力制御部９_ｂは、ＯＥ_２がハイレベルである場合、所定のオン電位Ｖ_ｇＨを出力している電位出力部８_ｂの電位出力端（Ｒ_ｉとする。）に対応する電位出力端Ｑ_ｉから、所定のオフ電位Ｖ_ｇＬを出力する。そして、電位出力部８_ｂの他の電位出力端からの出力電位は、対応する電位出力端からそのまま出力する。

フレームＡにおいて、タイミングコントローラ４は、ＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_１をローレベルに設定し、選択期間Ｔが終了すると、次のＧＣＬＫの立ち上がりエッジまでＯＥ_１をハイレベルに設定する。次のＧＣＬＫの立ち上がりエッジ後も、タイミングコントローラ４は、上記と同様にＯＥ_１のレベルを設定する（図６参照）。

また、フレームＡにおいて、タイミングコントローラ４は、ＧＣＬＫの立ち上がりエッジから、選択期間Ｔの２倍の長さの期間（すなわち、期間２Ｔの間）、ＯＥ_２をローレベルに設定し、その期間２Ｔが終了すると、次のＧＣＬＫの立ち上がりエッジまでＯＥ_２をハイレベルに設定する。次のＧＣＬＫの立ち上がりエッジ後も、タイミングコントローラ４は、上記と同様にＯＥ_２のレベルを設定する（図６参照）。

なお、Ｔ＜Ｓである。Ｔ＜Ｓとする理由は、出力制御部９の電位出力端の電位を、所定のオン電位Ｖ_ｇＨから所定のオフ電位Ｖ_ｇＬに切り替えたとしても、その電位出力端に接続されたゲートラインの電位が実際に所定のオフ電位Ｖ_ｇＬまで低下するのに時間を要するためである。

前述のように各制御信号ＧＣＬＫ、ＳＴＶ、ＯＥ_１，ＯＥ_２がタイミングコントローラ４から出力されることにより、フレームＡでは、第１のゲートドライバ１および第２のゲートドライバ２は、以下のように動作する。

第１のゲートドライバ１の電位出力部８_ａおよび第２のゲートドライバ２の電位出力部８_ｂは、いずれも、ＳＴＶがハイレベルである期間中にＧＣＬＫの立ち上がりエッジを検出すると、次のＧＣＬＫの立ち上がりエッジまでの期間中、電位出力端Ｒ_１から所定のオン電位Ｖ_ｇＨを出力し、他の電位出力端から所定のオフ電位Ｖ_ｇＬを出力する。

そして、そのＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_１はローレベルであり、その後、ＯＥ_１はハイレベルとなる。従って、出力制御部９_ａは、その選択期間Ｔの間、電位出力端Ｑ_１から所定のオン電位Ｖ_ｇＨを出力し、その後、所定のオフ電位Ｖ_ｇＬを出力する。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、ＯＥ_２はローレベルであり、その後、ＯＥ_２はハイレベルとなる。出力制御部９_ｂは、その２Ｔの長さの期間、電位出力端Ｑ_１から所定のオン電位Ｖ_ｇＨを出力し、その後、所定のオフ電位Ｖ_ｇＬを出力する。

この結果、そのＧＣＬＫの立ち上がりエッジから選択期間Ｔの間、液晶パネル５の第１行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨとなる。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、液晶パネル５の第２行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨとなる。また、そのＧＣＬＫの立ち上がりエッジから選択期間Ｔの間、ソースドライバ３は、タイミングコントローラ４に従って、各ソースラインの電位を、第１行の各画素の画像データに応じた電位に設定する。従って、ＧＣＬＫの立ち上がりエッジから選択期間Ｔの間に第１行の各画素電極は対応するソースラインと等電位になり、各画素電極とコモン電極３０（図１参照）の電位Ｖ_０との電位差によって、第１行の各画素が、第１行の画像データに応じた表示状態となる。なお、このとき、第２行のゲートラインの電位も所定のオン電位Ｖ_ｇＨであるので、第２行の各画素も、第１行の画像データに応じた表示状態となる。

選択期間Ｔが終了すると、第１行のゲートラインの電位は、所定のオフ電位Ｖ_ｇＬになり、第１行の表示状態が維持される。選択期間Ｔの終了後も、第２行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨに設定されている。そして、選択期間Ｔが終了後、上記の２Ｔの長さの期間が終了するまで、ソースドライバ３は、タイミングコントローラ４に従って、各ソースラインの電位を、第２行の各画素の画像データに応じた電位に設定する。よって、選択期間Ｔが終了後、上記の２Ｔの長さの期間が終了するまでの間に、第２行の各画素電極は対応するソースラインと等電位になり、各画素電極とコモン電極３０の電位Ｖ_０との電位差によって、第２行の各画素が、第２行の画像データに応じた表示状態となる。上記の２Ｔの長さの期間が終了すると、第２行のゲートラインの電位は、所定のオフ電位Ｖ_ｇＬになり、第２行の表示状態が維持される。

電位出力部８_ａおよび電位出力部８_ｂは、次のＧＣＬＫの立ち上がりエッジを検出すると、所定のオン電位Ｖ_ｇＨを出力する電位出力端をＲ_１からＲ_２に切り替える。また、このＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_１はローレベルであり、その後、ＯＥ_１はハイレベルとなる。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、ＯＥ_２はローレベルであり、その後、ＯＥ_２はハイレベルとなる。この結果、上記の場合と同様に、第３行の各画素が、第３行の画像データに応じた表示状態となり、第４行の各画素が、第４行の画像データに応じた表示状態となる。

以降、同様に、各行が画像データに応じた表示状態となることで、画像が表示される。

図７は、フレームＢでの駆動波形の例を示す説明図である。タイミングコントローラ４がＧＣＬＫ，ＳＴＶを出力する動作は、フレームＡと同様である。従って、各電位出力部８_ａ，８_ｂの動作もフレームＡと同様である。

フレームＢでは、タイミングコントローラ４は、ＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_２をローレベルに設定し、選択期間Ｔが終了すると、次のＧＣＬＫの立ち上がりエッジまでＯＥ_２をハイレベルに設定する。次のＧＣＬＫの立ち上がりエッジ後も、タイミングコントローラ４は、上記と同様にＯＥ_２のレベルを設定する（図７参照）。

また、フレームＢにおいて、タイミングコントローラ４は、ＧＣＬＫの立ち上がりエッジから、選択期間Ｔの２倍の長さの期間（期間２Ｔの間）、ＯＥ_１をローレベルに設定し、その期間２Ｔが終了すると、次のＧＣＬＫの立ち上がりエッジまでＯＥ_１をハイレベルに設定する。次のＧＣＬＫの立ち上がりエッジ後も、タイミングコントローラ４は、上記と同様にＯＥ_１のレベルを設定する（図７参照）。

このように各制御信号ＧＣＬＫ、ＳＴＶ、ＯＥ_１，ＯＥ_２がタイミングコントローラ４から出力されることにより、フレームＢでは、第１のゲートドライバ１および第２のゲートドライバ２は、以下のように動作する。

第１のゲートドライバ１の電位出力部８_ａおよび第２のゲートドライバ２の電位出力部８_ｂは、いずれも、ＳＴＶがハイレベルである期間中にＧＣＬＫの立ち上がりエッジを検出すると、次のＧＣＬＫの立ち上がりエッジまでの期間中、電位出力端Ｒ_１から所定のオン電位Ｖ_ｇＨを出力し、他の電位出力端から所定のオフ電位Ｖ_ｇＬを出力する。

そして、そのＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_２はローレベルであり、その後、ＯＥ_２はハイレベルとなる。従って、出力制御部９_ｂは、その選択期間Ｔの間、電位出力端Ｑ_１から所定のオン電位Ｖ_ｇＨを出力し、その後、所定のオフ電位Ｖ_ｇＬを出力する。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、ＯＥ_１はローレベルであり、その後、ＯＥ_１はハイレベルとなる。出力制御部９_ａは、その２Ｔの長さの期間、電位出力端Ｑ_１から所定のオン電位Ｖ_ｇＨを出力し、その後、所定のオフ電位Ｖ_ｇＬを出力する。

この結果、そのＧＣＬＫの立ち上がりエッジから選択期間Ｔの間、液晶パネル５の第２行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨとなる。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、液晶パネル５の第１行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨとなる。また、そのＧＣＬＫの立ち上がりエッジから選択期間Ｔの間、ソースドライバ３は、タイミングコントローラ４に従って、各ソースラインの電位を、第２行の各画素の画像データに応じた電位に設定する。従って、ＧＣＬＫの立ち上がりエッジから選択期間Ｔの間に第２行の各画素電極は対応するソースラインと等電位になり、各画素電極とコモン電極３０（図１参照）の電位Ｖ_０との電位差によって、第２行の各画素が、第２行の画像データに応じた表示状態となる。なお、このとき、第１行のゲートラインの電位も所定のオン電位Ｖ_ｇＨであるので、第１行の各画素も、第２行の画像データに応じた表示状態となる。

選択期間Ｔが終了すると、第２行のゲートラインの電位は、所定のオフ電位Ｖ_ｇＬになり、第２行の表示状態が維持される。選択期間Ｔの終了後も、第１行のゲートラインの電位は、所定のオン電位Ｖ_ｇＨに設定されている。そして、選択期間Ｔが終了後、上記の２Ｔの長さの期間が終了するまで、ソースドライバ３は、タイミングコントローラ４に従って、各ソースラインの電位を、第１行の各画素の画像データに応じた電位に設定する。よって、選択期間Ｔが終了後、上記の２Ｔの長さの期間が終了するまでの間に、第１行の各画素電極は対応するソースラインと等電位になり、各画素電極とコモン電極３０の電位Ｖ_０との電位差によって、第１行の各画素が、第１行の画像データに応じた表示状態となる。上記の２Ｔの長さの期間が終了すると、第１行のゲートラインの電位は、所定のオフ電位Ｖ_ｇＬになり、第１行の表示状態が維持される。

電位出力部８_ａおよび電位出力部８_ｂは、次のＧＣＬＫの立ち上がりエッジを検出すると、所定のオン電位Ｖ_ｇＨを出力する電位出力端をＲ_１からＲ_２に切り替える。また、このＧＣＬＫの立ち上がりエッジから、選択期間Ｔの間、ＯＥ_２はローレベルであり、その後、ＯＥ_２はハイレベルとなる。また、そのＧＣＬＫの立ち上がりエッジから２Ｔの長さの期間、ＯＥ_１はローレベルであり、その後、ＯＥ_１はハイレベルとなる。この結果、上記の場合と同様に、第４行の各画素が、第４行の画像データに応じた表示状態となり、第３行の各画素が、第３行の画像データに応じた表示状態となる。

以降、同様に、各行が画像データに応じた表示状態となることで、画像が表示される。

そして、タイミングコントローラ４、第１のゲートドライバ１、第２のゲートドライバ２およびソースドライバ３は、フレームＡでの動作と、フレームＢでの動作を、フレーム毎に切り替えて実行する。

本実施形態によれば、フレームＡでは、ソースドライバ３が、各ソースラインの電位を、偶数番目の行の各画素の画像データに応じた電位に設定するときに、既にその偶数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定が開始されている。従って、液晶パネル５の高解像度化のため、ＧＣＬＫの切り替え周期Ｓ（図６参照）を短くする必要があり、それに伴い、選択期間Ｔを短くする必要がある場合であっても、偶数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定期間を選択期間Ｔよりも長くとることができ、表示品位の低下を防止することができる。

同様に、フレームＢでは、ソースドライバ３が、各ソースラインの電位を、奇数番目の行の各画素の画像データに応じた電位に設定するときに、既にその奇数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定が開始されている。従って、選択期間Ｔを短くする必要がある場合であっても、奇数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定期間を選択期間Ｔよりも長くとることができ、表示品位の低下を防止することができる。

［実施形態２］第２の実施形態の構成は、図２に示す構成と同様である。また、第１のゲートドライバ１および第２のゲートドライバ２の構成も、図５に示す構成と同様である。

ただし、第２の実施形態では、タイミングコントローラ４、第１のゲートドライバ１、第２のゲートドライバ２およびソースドライバ３は、各フレームで、前述のフレームＡでの動作を行う。この動作については、第１の実施形態で既に説明しているので、ここでは説明を省略する。従って、第２の実施形態の液晶表示装置は、各フレームで共通の動作を行い、第１の実施形態で示したフレームＢでの動作は行わない。

第２の実施形態においても、ソースドライバ３が、各ソースラインの電位を、偶数番目の行の各画素の画像データに応じた電位に設定するときに、既にその偶数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定が開始されている。よって、選択期間Ｔを短くする必要がある場合であっても、偶数番目の行のゲートラインに対する所定のオン電位Ｖ_ｇＨの設定期間を選択期間Ｔよりも長くとることができ、表示品位の低下を防止することができる。

また、上記の各実施形態において、個々の画素の極性をフレーム毎に反転させることが好ましい。個々の画素の極性をフレーム毎に反転させる方法として、列ライン反転駆動がある。列ライン反転駆動を採用する場合、個々のソースラインの電位は、新たなフレーム開始時に、Ｖ_０より低い電位からＶ_０より高い電位に、あるいは、Ｖ_０より高い電位からＶ_０より低い電位に変化する。このため、消費電力が大きくなる。このような消費電力の増加を抑えるために、ソースドライバ３は、フレームの終了後、次のフレームの開始までの期間内で、個々のソースラインに接続される各接続端子同士を短絡させることが好ましい。フレーム間で、ソースドライバ３が、ソースラインに接続される各接続端子同士を短絡させると、各ソースラインの電位は、Ｖ_０に近い電位になる。よって、ソースドライバ３は、新たなフレームの開始時に、個々のソースラインの電位を、約Ｖ_０から、Ｖ_０より高い電位に変化させたり、約Ｖ_０から、Ｖ_０より低い電位に変化させたりすればよい。従って、列ライン反転駆動を採用する場合に、消費電力を抑えることができる。

本発明は、奇数番目の行のゲートラインに対応するゲート駆動部と、偶数番目の行のゲートラインに対応するゲート駆動部とを備える液晶表示装置に好適に適用される。

１ 第１のゲートドライバ
２ 第２のゲートドライバ
３ ソースドライバ
４ タイミングコントローラ
５ 液晶パネル
８ａ，８ｂ 電位出力部
９ａ，９ｂ 出力制御部

Claims (6)

1. コモン電極と、マトリクス状に配置された画素電極とを有するとともに、前記画素電極の行毎にゲートラインを有し、前記画素電極の列毎にソースラインを有する液晶パネルと、
   前記液晶パネルの奇数番目のゲートラインを所定のオン電位に設定する第１のゲート駆動部と、
   前記液晶パネルの偶数番目のゲートラインを前記所定のオン電位に設定する第２のゲート駆動部と、
   前記液晶パネルの各ソースラインの電位を設定するソース駆動部とを備え、
   第１のゲート駆動部は、連続する２つのフレームのうち少なくとも一方のフレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、前記所定のオン電位に設定し、
   第２のゲート駆動部は、少なくとも前記一方のフレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記奇数番目のゲートラインの選択期間の終了後も引き続き、前記偶数番目のゲートラインを前記所定のオン電位に設定し、
   ソース駆動部は、少なくとも前記一方のフレームで、第１のゲート駆動部が奇数番目のゲートラインを前記所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する
   ことを特徴とする液晶表示装置。
2. 第１のゲート駆動部は、連続する２つのフレームのうち一方のフレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、
   第２のゲート駆動部は、前記一方のフレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記奇数番目のゲートラインの選択期間の終了後も引き続き、前記偶数番目のゲートラインを前記所定のオン電位に設定し、
   ソース駆動部は、前記一方のフレームで、第１のゲート駆動部が奇数番目のゲートラインを前記所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、
   第２のゲート駆動部は、連続する前記２つのフレームのうち他方のフレームで、偶数番目のゲートラインを順に選択し、選択したゲートラインを前記所定の選択期間、前記所定のオン電位に設定し、
   第１のゲート駆動部は、前記他方のフレームで、偶数番目のゲートラインの選択期間の終了前に、当該ゲートラインの前の奇数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記偶数番目のゲートラインの選択期間の終了後も引き続き、前記奇数番目のゲートラインを前記所定のオン電位に設定し、
   ソース駆動部は、前記他方のフレームで、第２のゲート駆動部が偶数番目のゲートラインを前記所定のオン電位に設定する場合に、各ソースラインを、当該偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該偶数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの前の奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する
   請求項１に記載の液晶表示装置。
3. 第１のゲート駆動部は、連続する２つのフレームのうち一方のフレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、
   第２のゲート駆動部は、前記一方のフレームで、第１のゲート駆動部がゲートラインに対する前記所定のオン電位の設定を開始する時に、当該ゲートラインの次の偶数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記所定の選択期間の倍の期間、当該偶数番目のゲートラインを前記所定のオン電位に設定し、
   第２のゲート駆動部は、連続する前記２つのフレームのうち他方のフレームで、偶数番目のゲートラインを順に選択し、選択したゲートラインを前記所定の選択期間、前記所定のオン電位に設定し、
   第１のゲート駆動部は、前記他方のクレームで、第２のゲート駆動部がゲートラインに対する前記所定のオン電位の設定を開始する時に、当該ゲートラインの前の奇数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記所定の選択期間の倍の期間、当該奇数番目のゲートラインを前記所定のオン電位に設定する
   請求項２に記載の液晶表示装置。
4. 第１のゲート駆動部は、各フレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、
   第２のゲート駆動部は、各フレームで、奇数番目のゲートラインの選択期間の終了前に、当該ゲートラインの次の偶数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記奇数番目のゲートラインの選択期間の終了後も引き続き、前記偶数番目のゲートラインを前記所定のオン電位に設定し、
   ソース駆動部は、各フレームで、第１のゲート駆動部が奇数番目のゲートラインを前記所定のオン電位に設定する場合に、各ソースラインを、当該奇数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定し、当該奇数番目のゲートラインの選択期間の終了後に、各ソースラインを、当該ゲートラインの次の偶数番目のゲートラインに対応する行の各画素の画像データに応じた電位に設定する
   請求項１に記載の液晶表示装置。
5. 第１のゲート駆動部は、各フレームで、奇数番目のゲートラインを順に選択し、選択したゲートラインを所定の選択期間、所定のオン電位に設定し、
   第２のゲート駆動部は、各フレームで、第１のゲート駆動部がゲートラインに対する前記所定のオン電位の設定を開始する時に、当該ゲートラインの次の偶数番目のゲートラインに対する前記所定のオン電位の設定を開始し、前記所定の選択期間の倍の期間、当該偶数番目のゲートラインを前記所定のオン電位に設定する
   請求項４に記載の液晶駆動装置。
6. ソース駆動部は、ソースラインに接続される接続端子を複数備え、フレームの終了後、次のフレームの開始までの期間内で、各接続端子を短絡させる
   請求項１から請求項５のうちのいずれか１項に記載の液晶駆動装置。

Images