JP2014222730A - Nitride semiconductor epitaxial wafer - Google Patents

Nitride semiconductor epitaxial wafer Download PDF

Info

Publication number
JP2014222730A
JP2014222730A JP2013102280A JP2013102280A JP2014222730A JP 2014222730 A JP2014222730 A JP 2014222730A JP 2013102280 A JP2013102280 A JP 2013102280A JP 2013102280 A JP2013102280 A JP 2013102280A JP 2014222730 A JP2014222730 A JP 2014222730A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
composition
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013102280A
Other languages
Japanese (ja)
Other versions
JP6126906B2 (en
Inventor
雄史 井上
Yushi Inoue
雄史 井上
淳 小河
Atsushi Ogawa
淳 小河
信明 寺口
Nobuaki Teraguchi
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013102280A priority Critical patent/JP6126906B2/en
Publication of JP2014222730A publication Critical patent/JP2014222730A/en
Application granted granted Critical
Publication of JP6126906B2 publication Critical patent/JP6126906B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To improve crystallinity in addition to inhibiting warpage of a wafer.SOLUTION: A nitride semiconductor epitaxial wafer comprises on a substrate (1) via an initial growth layer (2): Al composition inclination layers (6); three-layer structures in which AlGaN layers (8) each sandwiched by super lattice layers (7) in each of which low-Al-containing layers composed of AlGaN(0<a≤0.3) and high-Al-containing layers composed of AlGaN(0.5≤b≤1.0) are alternately laminated; and nitride semiconductors (9-12). A plurality of three-layer structures are formed between the Al composition inclination layers and the nitride semiconductors (9-12). The plurality of three-layer structures compose a crystallinity improvement layer for improving crystallinity of the nitride semiconductors (9-12) by reducing dislocation which occurs due to a stress caused by a difference between grating constants of the super lattice layer (7) and the AlGaN layer (8), at a boundary face between the substrate (1) and the initial growth layer (2) and extends upward. With this configuration, crystallinity is improved in addition to inhibiting warpage of a wafer.

Description

この発明は、基板上に窒化物半導体を用いた電子デバイスがエピタキシャル形成された窒化物半導体エピタキシャルウェハに関する。   The present invention relates to a nitride semiconductor epitaxial wafer in which an electronic device using a nitride semiconductor is epitaxially formed on a substrate.

窒化物半導体を用いた電子デバイスとしては、一般的に、AlGaNとGaNとからなるヘテロ接合を用いた構造が用いられている。近年、電子デバイスの低コスト化を実現するために、安価なSi基板上に窒化物半導体を成長することが盛んに行われている。   As an electronic device using a nitride semiconductor, a structure using a heterojunction made of AlGaN and GaN is generally used. In recent years, nitride semiconductors have been actively grown on inexpensive Si substrates in order to reduce the cost of electronic devices.

上記窒化物半導体をSi基板上に成長する際の問題点として、窒化物半導体とSiとの熱膨張係数の違いによるウェハの反りが挙げられる。窒化物半導体の熱膨張係数はSiの熱膨張係数よりも大きいことから、Si基板上に窒化物半導体を高温で成長させた後に室温まで冷却する過程において、下に凸の形状に反ることになる。   A problem in growing the nitride semiconductor on the Si substrate is wafer warpage due to a difference in thermal expansion coefficient between the nitride semiconductor and Si. Since the thermal expansion coefficient of the nitride semiconductor is larger than the thermal expansion coefficient of Si, in the process of growing the nitride semiconductor on the Si substrate at a high temperature and then cooling to room temperature, the nitride semiconductor is warped in a convex shape. Become.

このような熱膨張係数の差による反りを抑える方法として、特表2004‐524250号公報(特許文献1)に開示された窒化ガリウム材料や、特開2008‐205117号公報(特許文献2)に開示された半導体ウェハがある。   As a method for suppressing the warp due to the difference in the thermal expansion coefficient, the gallium nitride material disclosed in JP-T-2004-524250 (Patent Document 1) or JP-A-2008-205117 (Patent Document 2) is disclosed. There is a semiconductor wafer.

上記特許文献1に開示された窒化ガリウム材料においては、シリコン基板と窒化ガリウム材料との間に、組成的に勾配をつけたAlInGaN,AlGaN,InGaN等の窒化ガリウムの合金で構成された転移層を形成している。また、上記特許文献2に開示された半導体ウェハにおいては、高Al含有層からなるAlGaN層等と低Al含有層からなるAlGaN層等とを交互に複数層積層してなる超格子バッファ層を単層構造バッファ層で隔てた構造を有している。   In the gallium nitride material disclosed in the above-mentioned Patent Document 1, a transition layer made of a gallium nitride alloy such as AlInGaN, AlGaN, InGaN or the like having a compositional gradient is provided between the silicon substrate and the gallium nitride material. Forming. Further, in the semiconductor wafer disclosed in Patent Document 2, a superlattice buffer layer formed by alternately laminating a plurality of AlGaN layers made of a high Al content layer and AlGaN layers made of a low Al content layer is a single layer. Layer structure has a structure separated by a buffer layer.

上述のような構造によって、窒化物半導体とSiとの熱膨張係数の違いによるウェハの反りを抑制している。しかしながら、上記特許文献1および上記特許文献2には、反りに関する効果が記載されてはいるが、結晶性改善については記載されていない。   With the structure as described above, warpage of the wafer due to the difference in thermal expansion coefficient between the nitride semiconductor and Si is suppressed. However, although the patent document 1 and the patent document 2 describe effects related to warpage, they do not describe crystallinity improvement.

特表2004‐524250号公報Special table 2004-524250 gazette 特開2008‐205117号公報JP 2008-205117 A

そこで、この発明の課題は、ウェハの反りを抑えるだけではなく、結晶性を改善することが可能な窒化物半導体エピタキシャルウェハを提供することにある。   Accordingly, an object of the present invention is to provide a nitride semiconductor epitaxial wafer capable of improving crystallinity as well as suppressing warpage of the wafer.

上記課題を解決するため、この発明の窒化物半導体エピタキシャルウェハは、
基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されると共に、Al組成が上方に向かって連続的あるいは段階的に減少するAl組成傾斜層と、
上記Al組成傾斜層上に形成されると共に、組成がAlaGa1-aN(0<a≦0.3)である低Al含有層と組成がAlbGa1-bN(0.5≦b≦1.0)である高Al含有層とが交互に積層された超格子層で、AlcGa1-cN層を挟んでなる三層構造体と、
上記三層構造体を構成する上記超格子層上に形成された窒化物半導体と
を備え、
上記Al組成傾斜層と上記窒化物半導体との間には、上記三層構造体が複数形成されており、
上記複数の三層構造体は、上記超格子層と上記AlcGa1-cN層との格子定数の違いに起因する応力によって、上記基板と上記初期成長層との界面に発生して上方に向かって伸びる転位を低減して、上記窒化物半導体の結晶性を改善する結晶性改善層を構成している
ことを特徴としている。
In order to solve the above problems, the nitride semiconductor epitaxial wafer of the present invention is
A substrate,
An initial growth layer formed on the substrate;
An Al composition gradient layer which is formed on the initial growth layer and whose Al composition decreases continuously or stepwise;
A low Al-containing layer formed on the Al composition gradient layer and having a composition of Al a Ga 1-a N (0 <a ≦ 0.3) and a composition of Al b Ga 1-b N (0.5 A superlattice layer in which high Al-containing layers satisfying ≦ b ≦ 1.0) are alternately stacked, and a three-layer structure sandwiching Al c Ga 1-c N layers;
A nitride semiconductor formed on the superlattice layer constituting the three-layer structure,
A plurality of the three-layer structures are formed between the Al composition gradient layer and the nitride semiconductor,
The plurality of three-layer structures are generated at the interface between the substrate and the initial growth layer due to stress caused by the difference in lattice constant between the superlattice layer and the Al c Ga 1-c N layer. It is characterized in that a crystallinity improving layer for improving the crystallinity of the nitride semiconductor is formed by reducing dislocations extending toward the surface.

また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記三層構造体を構成する上記AlcGa1-cN層におけるAl組成cは、
上記超格子層における上記AlaGa1-aNの膜厚がd1であり、上記AlbGa1-bNの膜厚がd2である場合に、
c<(d1*a+d2*b)/(d1+d2)
なる関係を有している。
In the nitride semiconductor epitaxial wafer of one embodiment,
The Al composition c in the Al c Ga 1-c N layer constituting the three-layer structure is:
When the thickness of the Al a Ga 1-a N in the superlattice layer is d1 and the thickness of the Al b Ga 1-b N is d2,
c <(d1 * a + d2 * b) / (d1 + d2)
Have a relationship.

また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記三層構造体を構成する上記AlcGa1-cN層の膜厚は、10nm以上且つ300nm以下である。
In the nitride semiconductor epitaxial wafer of one embodiment,
The film thickness of the Al c Ga 1-c N layer constituting the three-layer structure is 10 nm or more and 300 nm or less.

以上より明らかなように、この発明の窒化物半導体エピタキシャルウェハは、基板上に初期成長層を介してAl組成傾斜層を形成し、超格子層でAlGaN層を挟んでなる三層構造体を複数形成し、上記三層構造体上に窒化物半導体を形成している。したがって、基板上に初期成長層を形成することによるウェハの下に凸の反りを、Al組成傾斜層を形成することによって上に凸の反りに転じさせ、複数の上記三層構造体を形成することによって上に凸の反り量を増加させることができる。   As is clear from the above, the nitride semiconductor epitaxial wafer of the present invention includes a plurality of three-layer structures in which an Al composition gradient layer is formed on a substrate via an initial growth layer, and an AlGaN layer is sandwiched between superlattice layers. A nitride semiconductor is formed on the three-layer structure. Therefore, a convex warp under the wafer by forming the initial growth layer on the substrate is turned into a convex warp by forming the Al composition gradient layer, thereby forming a plurality of the above three-layer structures. By doing so, the amount of upward warping can be increased.

その結果、上記三層構造体上に上記窒化物半導体を形成することによってウェハが大きく下に凸の形状に反るのに先立って、上記ウェハを上に凸の形状に大きく反らすことができ、窒化物半導体エピタキシャルウェハの反りを低減することができる。   As a result, by forming the nitride semiconductor on the three-layer structure, the wafer can be greatly warped upwardly convex before the wafer is greatly warped downwardly convex, Warpage of the nitride semiconductor epitaxial wafer can be reduced.

さらに、上記複数の三層構造体が結晶性改善層として機能することによって、上記基板と上記初期成長層との界面に発生して上方に向かって伸びる転位を低減し、上記窒化物半導体の結晶性を改善することができる。   Furthermore, since the plurality of three-layer structures function as crystallinity improving layers, dislocations generated at the interface between the substrate and the initial growth layer and extending upward are reduced. Can improve sex.

したがって、窒化物半導体エピタキシャルウェハの反りを抑えるだけではなく、結晶性を改善することが可能になる。   Therefore, it is possible not only to suppress the warpage of the nitride semiconductor epitaxial wafer but also to improve the crystallinity.

この発明の窒化物半導体エピタキシャルウェハにおける断面図である。It is sectional drawing in the nitride semiconductor epitaxial wafer of this invention. 基板上に形成された窒化物半導体の膜厚と反り量との関係を示す図である。It is a figure which shows the relationship between the film thickness of the nitride semiconductor formed on the board | substrate, and the amount of curvature.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

・第1実施の形態
図1は、本実施の形態の窒化物半導体エピタキシャルウェハとしてのトランジスタにおける断面図である。
First Embodiment FIG. 1 is a cross-sectional view of a transistor as a nitride semiconductor epitaxial wafer according to the present embodiment.

図1において、Si基板1上に、厚さが100nmのAlN層2、および、厚さ200nmのAl0.7Ga0.3N3と厚さ400nmのAl0.4Ga0.6N4と厚さ400nmのAl0.1Ga0.9N5とからなる組成傾斜バッファ層6が形成されている。ここで、組成傾斜バッファ層6の層数,組成および膜厚は、本実施の形態に限定されるものではなく、反りを上に凸の形状にできる構造であれば差し支えない。 In FIG. 1, an AlN layer 2 having a thickness of 100 nm, an Al 0.7 Ga 0.3 N3 having a thickness of 200 nm, an Al 0.4 Ga 0.6 N4 having a thickness of 400 nm, and an Al 0.1 Ga 0.9 N5 having a thickness of 400 nm are formed on the Si substrate 1. A composition gradient buffer layer 6 is formed. Here, the number of layers, the composition, and the film thickness of the composition gradient buffer layer 6 are not limited to the present embodiment, and any structure can be used as long as the warp can be formed in a convex shape.

さらに、AlGa1-aN(0<a≦0.3)の低Al含有層とAlGa1-bN(0.5≦b≦1.0)の高Al含有層とを交互に積層した超格子層7で、AlGa1-cN層8を挟んでなる三層構造を1つのセットとして、このセットが数セット形成されている。ここで、AlGa1−cN層8のAl組成「c」は、超格子層7の上記AlGa1-aNの膜厚がd1であり、上記AlGa1-bNの膜厚がd2である場合に、
c<(d1*a+d2*b)/(d1+d2)
の関係を有している。
Further, Al a Ga 1-a N (0 <a ≦ 0.3) low Al content layer and Al b Ga 1-b N (0.5 ≦ b ≦ 1.0) high Al content layer are alternated. The superlattice layer 7 stacked on the substrate 3 is composed of a three-layer structure sandwiching the Al c Ga 1-c N layer 8 as one set, and several sets are formed. Here, the Al composition “c” of the Al c Ga 1-c N layer 8 is such that the film thickness of the Al a Ga 1-a N of the superlattice layer 7 is d1, and the Al b Ga 1-b N When the film thickness is d2,
c <(d1 * a + d2 * b) / (d1 + d2)
Have the relationship.

図1に示す例では、Al0.1Ga0.9N(23nm)/AlN(2nm)を25周期成長してなる超格子層7でAl0.1Ga0.9N層8(100nm)を挟んでなる上記セットを、2セット形成している。 In the example shown in FIG. 1, the above set comprising the Al 0.1 Ga 0.9 N layer 8 (100 nm) sandwiched between the superlattice layer 7 formed by growing Al 0.1 Ga 0.9 N (23 nm) / AlN (2 nm) for 25 periods, Two sets are formed.

尚、上記超格子層7を構成する各層の膜厚d1,d2は、3nm以上且つ25nm以下の範囲内にあれば、ウェハの反り低減と縦方向リーク電流の低減とに、効果を奏することができる。   If the thicknesses d1 and d2 of the layers constituting the superlattice layer 7 are in the range of 3 nm or more and 25 nm or less, the effect of reducing the warpage of the wafer and reducing the vertical leakage current can be obtained. it can.

さらに、最上層の超格子層7’’上に、膜厚が1.5μmのGaNチャネル層9、AlN中間層10、AlGaN障壁層11、GaNキャップ層12が順次形成されている。尚、AlN中間層10およびGaNキャップ層12は、必要に応じて無くすことも可能である。   Further, a GaN channel layer 9, an AlN intermediate layer 10, an AlGaN barrier layer 11, and a GaN cap layer 12 having a thickness of 1.5 μm are sequentially formed on the uppermost superlattice layer 7 ″. The AlN intermediate layer 10 and the GaN cap layer 12 can be eliminated if necessary.

各層の成長は、一例であるが、以下のような成長方法で行われる。   The growth of each layer is an example, but is performed by the following growth method.

上記AlN層2の成長に先立って、Si基板1表面の酸化膜をフッ酸系のエッチャントで除去した後、有機金属気相成長(MOCVD)装置にSi基板1をセットする。そして、Si基板1の温度を1100℃に設定し、チャンバー圧力13.3kPaで基板表面のクリーニングを行なう。   Prior to the growth of the AlN layer 2, the oxide film on the surface of the Si substrate 1 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 1 is set in a metal organic chemical vapor deposition (MOCVD) apparatus. Then, the temperature of the Si substrate 1 is set to 1100 ° C., and the substrate surface is cleaned at a chamber pressure of 13.3 kPa.

次に、基板温度およびチャンバー圧力を一定とし、アンモニアNH3(12.5slm)を流すことでSi基板1表面の窒化を行なう。引き続き、AlNを、100nm(TMA(トリメチルアルミニウム)流量=117μmol/min,NH3流量=12.5slm)成長してAlN層2を形成する。次に、基板温度1150℃で、Al0.7Ga0.3N3を、200nm(TMG(トリメチルガリウム)流量=57μmol/min,TMA流量=97μmol/min,NH3流量=12.5slm)成長する。次に、Al0.4Ga0.6N4を、400nm(TMG流量=99μmol/min,TMA流量=55μmol/min,NH3流量=12.5slm)成長する。次に、Al0.1Ga0.9N5を、400nm(TMG流量=137μmol/min,TMA流量=18μmol/min,NH3流量=12.5slm)成長する。こうして、Al0.7Ga0.3N3とAl0.4Ga0.6N4とAl0.1Ga0.9N5とで成る組成傾斜バッファ層6を形成する。 Next, the surface of the Si substrate 1 is nitrided by supplying ammonia NH 3 (12.5 slm) while keeping the substrate temperature and the chamber pressure constant. Subsequently, AlN is grown to 100 nm (TMA (trimethylaluminum) flow rate = 117 μmol / min, NH 3 flow rate = 12.5 slm) to form the AlN layer 2. Next, Al 0.7 Ga 0.3 N3 is grown at a substrate temperature of 1150 ° C. by 200 nm (TMG (trimethylgallium) flow rate = 57 μmol / min, TMA flow rate = 97 μmol / min, NH 3 flow rate = 12.5 slm). Next, Al 0.4 Ga 0.6 N4 is grown to 400 nm (TMG flow rate = 99 μmol / min, TMA flow rate = 55 μmol / min, NH 3 flow rate = 12.5 slm). Next, Al 0.1 Ga 0.9 N5 is grown to 400 nm (TMG flow rate = 137 μmol / min, TMA flow rate = 18 μmol / min, NH 3 flow rate = 12.5 slm). Thus, the composition gradient buffer layer 6 composed of Al 0.7 Ga 0.3 N3, Al 0.4 Ga 0.6 N4, and Al 0.1 Ga 0.9 N5 is formed.

次に、23nmのAl0.1Ga0.9N(TMG流量=720μmol/min,TMA流量=80μmol/min,NH3流量=12.5slm)と、2nmのAlN(TMA流量=102μmol/min,NH3流量=12.5slm)とを、交互に25周期成長して超格子層7を形成する。さらに、上記Al0.1Ga0.9N層8を100nm形成する。この場合におけるAl0.1Ga0.9N層8の成長条件は、上記Al0.1Ga0.9N5と同じである。そして、二つの超格子層7でAl0.1Ga0.9N層8を挟んでなるセットを2セット形成する。 Next, 23 nm of Al 0.1 Ga 0.9 N (TMG flow rate = 720 μmol / min, TMA flow rate = 80 μmol / min, NH 3 flow rate = 12.5 slm) and 2 nm of AlN (TMA flow rate = 102 μmol / min, NH 3 flow rate = And 12.5 slm) are alternately grown for 25 periods to form the superlattice layer 7. Further, the Al 0.1 Ga 0.9 N layer 8 is formed to a thickness of 100 nm. In this case, the growth conditions of the Al 0.1 Ga 0.9 N layer 8 are the same as those of the Al 0.1 Ga 0.9 N5. Then, two sets are formed in which the Al 0.1 Ga 0.9 N layer 8 is sandwiched between the two superlattice layers 7.

その後、1.5μmの厚さでGaNチャネル層9(TMG流量=50μmol/min,NH3流量=12.5slm)を成長する。さらに、AlN中間層10(TMA流量=51μmol/min,NH3流量=12.5slm)を成長する。引き続き、AlGaN障壁層11(TMG流量=46μmol/min,TMA流量=7μmol/min,NH3流量=12.5slm)を成長する。さらに、GaNキャップ層12(TMG流量=58μmol/min,NH3流量=12.5slm)を成長する。 Thereafter, a GaN channel layer 9 (TMG flow rate = 50 μmol / min, NH 3 flow rate = 12.5 slm) is grown at a thickness of 1.5 μm. Further, an AlN intermediate layer 10 (TMA flow rate = 51 μmol / min, NH 3 flow rate = 12.5 slm) is grown. Subsequently, an AlGaN barrier layer 11 (TMG flow rate = 46 μmol / min, TMA flow rate = 7 μmol / min, NH 3 flow rate = 12.5 slm) is grown. Further, a GaN cap layer 12 (TMG flow rate = 58 μmol / min, NH 3 flow rate = 12.5 slm) is grown.

以下、詳細な説明は省略するが、上述のようにしてSi基板1上に形成された窒化物半導体層に対して、求める電子デバイスに応じた加工を施して上記電子デバイスが形成される。   Hereinafter, although a detailed description is omitted, the nitride semiconductor layer formed on the Si substrate 1 as described above is processed according to the desired electronic device to form the electronic device.

例えば、上記電子デバイスとしてトランジスタを形成する場合には、上記AlN中間層10とGaNチャネル層9との界面に形成される2次元電子ガスの層とオーミック接触を形成するソース電極(図示せず)およびドレイン電極(図示せず)が形成され、上記ソース電極と上記ドレイン電極との間にゲート電極(図示せず)が形成される。   For example, when a transistor is formed as the electronic device, a source electrode (not shown) that forms an ohmic contact with a two-dimensional electron gas layer formed at the interface between the AlN intermediate layer 10 and the GaN channel layer 9. A drain electrode (not shown) is formed, and a gate electrode (not shown) is formed between the source electrode and the drain electrode.

本実施の形態における窒化物半導体エピタキシャルウェハの構造は、Si基板1上に、Al組成傾斜AlGaN層からなる組成傾斜バッファ層6と、超格子層7でAlGaNの単層8を挟んでなるバッファ層との組み合わせで構成されている。この構造によって、窒化物半導体エピタキシャルウェハの反りが抑えられる。その理由は、以下の通りである。   The structure of the nitride semiconductor epitaxial wafer in the present embodiment is that a composition gradient buffer layer 6 composed of an Al composition gradient AlGaN layer and a buffer layer formed by sandwiching an AlGaN single layer 8 between superlattice layers 7 on an Si substrate 1. It is composed of a combination. With this structure, the warpage of the nitride semiconductor epitaxial wafer is suppressed. The reason is as follows.

図2は、上記Si基板1上に形成された窒化物半導体の膜厚と反り量との関係を示す。図2に示すように、Si基板1上にAlN層2を成長すると、破線(A)で示すように、窒化物半導体エピタキシャルウェハの反りは膜厚の2乗に比例して増加する。更にその上に、組成傾斜バッファ層6を構成する第1のAlGaN層(Al0.7Ga0.3N3)を成長すると、破線(B)で示すように、反りの増加は膜厚の2乗に比例するが、増加の割合が減少する。さらに、第2のAlGaN層(Al0.4Ga0.6N4)を成長すると、破線(C)で示すように膜厚に対して反り量の極小値が現れ、さらに第3のAlGaN層(Al0.1Ga0.9N5)を成長すると、破線(D)で示すように反りの方向が「下に凸」から「上に凸」に変化するようになる。 FIG. 2 shows the relationship between the thickness of the nitride semiconductor formed on the Si substrate 1 and the amount of warpage. As shown in FIG. 2, when the AlN layer 2 is grown on the Si substrate 1, as shown by a broken line (A), the warpage of the nitride semiconductor epitaxial wafer increases in proportion to the square of the film thickness. Further, when the first AlGaN layer (Al 0.7 Ga 0.3 N3) constituting the composition gradient buffer layer 6 is grown thereon, the increase in warpage is proportional to the square of the film thickness as shown by the broken line (B). However, the rate of increase decreases. Further, when the second AlGaN layer (Al 0.4 Ga 0.6 N4) is grown, as shown by the broken line (C), a minimum value of the warp amount appears with respect to the film thickness, and further, the third AlGaN layer (Al 0.1 Ga 0.9). When N5) is grown, the direction of warpage changes from “convex downward” to “convex upward” as indicated by a broken line (D).

本実施の形態においては、上記組成傾斜バッファ層6を3層のAlGaN層3〜5で構成した場合で説明したが、組成傾斜バッファ層6を構成するAlGaN層のAlの組成や膜厚を選択することによって、4層あるいは5層等のごとく層数を変化させることができる。   In the present embodiment, the composition gradient buffer layer 6 is described as being composed of three AlGaN layers 3 to 5. However, the Al composition and film thickness of the AlGaN layer constituting the composition gradient buffer layer 6 are selected. By doing so, the number of layers can be changed, such as four layers or five layers.

その後、適切な膜厚および適切な組成を組み合わせて構成した超格子層7を成長することによって、直線(E)で示すように、ウェハの反りは膜厚増加に対して線形に増加する。そして、超格子層7上に形成されて超格子層7と上記セットを形成するAlGaN層8は、破線(F)で示すように極小値を有する2次曲線の形状で反りを変化させる。したがって、AlGaN層8の膜厚を適切に選択することによって、上に凸の反り量を増加させることができる。さらに、超格子層7でAlGaN層8を挟んでなるセットを複数セット形成することによって、上に凸の反り量をさらに増加させることができる。   Thereafter, by growing a superlattice layer 7 configured by combining an appropriate film thickness and an appropriate composition, the warpage of the wafer increases linearly as the film thickness increases, as indicated by a straight line (E). The AlGaN layer 8 formed on the superlattice layer 7 and forming the set with the superlattice layer 7 changes the warp in the shape of a quadratic curve having a minimum value as shown by the broken line (F). Accordingly, by appropriately selecting the film thickness of the AlGaN layer 8, the amount of warp upward can be increased. Further, by forming a plurality of sets in which the AlGaN layer 8 is sandwiched by the superlattice layer 7, the amount of upward warping can be further increased.

その結果、目的とする上記電子デバイス用の厚膜(1.5μm)のGaNチャネル層9を成長した場合に、破線(G)で示すように、ウェハの反りが「下に凸」の方向(つまり、反り量「0」の方向)に戻っていくことになる。   As a result, when the GaN channel layer 9 of the target thick film (1.5 μm) for the electronic device is grown, as shown by the broken line (G), the warp of the wafer is in the “convex downward” direction ( That is, it returns to the direction of the warping amount “0”.

このように、本実施の形態によれば、上記組成傾斜バッファ層6と、超格子層7でAlGaNの単層8を挟んでなるバッファ層との2種類のバッファ層の組み合わせによって、窒化物半導体エピタキシャルウェハの反り低減に、効果を奏することができるのである。   Thus, according to the present embodiment, a nitride semiconductor is obtained by combining two types of buffer layers, the composition gradient buffer layer 6 and the buffer layer in which the AlGaN single layer 8 is sandwiched between the superlattice layer 7. An effect can be produced in reducing the warpage of the epitaxial wafer.

次に、本実施の形態における今一つの効果について説明する。   Next, another effect in the present embodiment will be described.

表1は、本実施の形態における上記Si基板1上に窒化物半導体層が形成されてなる窒化物半導体エピタキシャルウェハ構造において、超格子層7でAl0.1Ga0.9N層8を挟んでなるセット数と、GaNチャネル層9のX線回折における半値全幅(FWHM:Full Width at Half Maximum)との関係を示す。 Table 1 shows the number of sets formed by sandwiching the Al 0.1 Ga 0.9 N layer 8 with the superlattice layer 7 in the nitride semiconductor epitaxial wafer structure in which the nitride semiconductor layer is formed on the Si substrate 1 in the present embodiment. And the full width at half maximum (FWHM) in X-ray diffraction of the GaN channel layer 9 is shown.

表1から分かるように、上記セット数の増加に伴って、螺旋転位に関連する(004)面の半値全幅と、刃状転位に関連する(100)面の半値全幅とが減少しており、結晶性が改善されていることを示している。
表1

Figure 2014222730
As can be seen from Table 1, as the number of sets increases, the full width at half maximum of the (004) plane related to the screw dislocation and the full width at half maximum of the (100) plane related to the edge dislocation decrease, It shows that the crystallinity is improved.
Table 1
Figure 2014222730

表1から、上記超格子層7でAl0.1Ga0.9N層8を挟んでなるセット数の増加に伴って結晶性が改善されていることが分かる。ところが、超格子層7とAlGaN層8との繰り返しによる結晶性改善のメカニズムは、明確には解明されていない。しかしながら、その理由として、以下のような推測が可能である。 From Table 1, it can be seen that the crystallinity is improved as the number of sets in which the Al 0.1 Ga 0.9 N layer 8 is sandwiched between the superlattice layer 7 is increased. However, the mechanism of crystallinity improvement by repeating the superlattice layer 7 and the AlGaN layer 8 has not been clearly elucidated. However, the reason can be estimated as follows.

上記窒化物半導体の成長中において、Si基板1とAlN層2との界面で発生した転位が上方に伸びていく過程で、超格子層7でAlGaNの単層8を挟んでなるバッファ層における超格子層7とAlGaN層8との界面での応力によって転位が減少する。そして、超格子層7でAlGaN層8を挟んでなるセットを複数セット形成して超格子層7とAlGaN層8との界面を複数形成することによって上記転位低減効果が重ねられる。こうして、Si基板1とAlN層2との界面で発生した転位が減少して、結晶性が改善されると推測されるのである。   During the growth of the nitride semiconductor, in the process in which dislocations generated at the interface between the Si substrate 1 and the AlN layer 2 extend upward, the superlattice layer 7 sandwiches the single layer 8 of AlGaN and the super layer in the buffer layer. Dislocations are reduced by the stress at the interface between the lattice layer 7 and the AlGaN layer 8. Then, by forming a plurality of sets in which the AlGaN layer 8 is sandwiched by the superlattice layer 7 and forming a plurality of interfaces between the superlattice layer 7 and the AlGaN layer 8, the above-described dislocation reduction effect is repeated. In this way, it is presumed that dislocations generated at the interface between the Si substrate 1 and the AlN layer 2 are reduced and the crystallinity is improved.

上記推測に立脚すれば、転位低減の効果を得るためには、上記超格子層7が膜厚d1のAlGa1-aNと膜厚d2のAlGa1-bNとで構成される場合、AlGaN層8であるAlGa1−cN層のAl組成「c」が、以下の式で与えられる超格子層7の平均組成
(d1*a+d2*b)/(d1+d2)
よりも小さいことが望ましい。
Based on the above assumption, in order to obtain the effect of reducing dislocation, the superlattice layer 7 is composed of Al a Ga 1-a N having a film thickness d1 and Al b Ga 1-b N having a film thickness d2. In this case, the Al composition “c” of the Al c Ga 1-c N layer which is the AlGaN layer 8 is the average composition of the superlattice layer 7 given by the following equation:
(d1 * a + d2 * b) / (d1 + d2)
It is desirable to be smaller.

その理由は、上記超格子層7と上記AlGaN層8との格子定数の違いに起因する応力による転位低減の効果が現れるためである。   The reason is that the effect of reducing dislocations due to stress due to the difference in lattice constant between the superlattice layer 7 and the AlGaN layer 8 appears.

以上のごとく、本実施の形態においては、Si基板1上に、初期成長層としてのAlN層2を介して、Al組成が段階的に減少するAl組成傾斜AlGaN層からなる組成傾斜バッファ層6を形成する。さらに、組成傾斜バッファ層6上に、AlGa1-aN(0<a≦0.3)の低Al含有層とAlGa1-bN(0.5≦b≦1.0)の高Al含有層とを交互に積層してなる超格子層7で、AlGa1-cN層8を挟んでなる三層構造を1つのセットとして、このセットを数セット成長させる。さらに、最終セットにおける超格子層7の上に、窒化物半導体としてのGaNチャネル層9を形成している。 As described above, in the present embodiment, the composition gradient buffer layer 6 composed of the Al composition gradient AlGaN layer in which the Al composition decreases stepwise is provided on the Si substrate 1 via the AlN layer 2 as the initial growth layer. Form. Further, a low Al content layer of Al a Ga 1-a N (0 <a ≦ 0.3) and Al b Ga 1-b N (0.5 ≦ b ≦ 1.0) are formed on the composition gradient buffer layer 6. The superlattice layer 7 formed by alternately laminating the high Al-containing layers is composed of a three-layer structure sandwiching the Al c Ga 1-c N layer 8 as one set, and several sets of this set are grown. Further, a GaN channel layer 9 as a nitride semiconductor is formed on the superlattice layer 7 in the final set.

したがって、上記Si基板1上にAlN層2を成長することによって下に凸の形状に反った窒化物半導体エピタキシャルウェハを、Al組成が減少する組成傾斜バッファ層6を形成することによって、膜厚に対する反り量の増加の割合が減少すると共に、膜厚に対する反り量の変化に極小値が現れ、やがて反りの方向が「下に凸」から「上に凸」に転ずる。   Therefore, by growing the AlN layer 2 on the Si substrate 1, the nitride semiconductor epitaxial wafer that is warped downward by forming the composition gradient buffer layer 6 in which the Al composition is reduced is formed. As the rate of increase in the amount of warpage decreases, a minimum value appears in the change in the amount of warpage with respect to the film thickness, and the direction of warpage eventually changes from “convex downward” to “convex upward”.

さらに、極小値を有する2次曲線の形状で反りを変化させるAlGa1-cN層8を、低Al含有層と高Al含有層とを交互に積層してなると共に、ウェハの反りを膜厚の増加に対して線形に増加させる超格子層7で挟んで形成することによって、AlGa1-cN層8による反り量変化の極小値よりも厚膜側の反り量の減少部分を超格子層7による線形増加に置き換えて、上に凸の反り量を増加させる。そして、超格子層7でAlGa1-cN層8を挟んでなるセットを複数セット形成することによって、上に凸の反り量をさらに増加させる。 Further, the Al c Ga 1-c N layer 8 that changes the warp in the shape of a quadratic curve having a minimum value is formed by alternately laminating the low Al content layer and the high Al content layer, and the warpage of the wafer. By forming the superlattice layer 7 to increase linearly with respect to the increase in film thickness, the portion of decrease in the warp amount on the thick film side is smaller than the minimum value of the warp amount change by the Al c Ga 1-c N layer 8. Is replaced with a linear increase by the superlattice layer 7 to increase the amount of warpage upward. Then, by forming a plurality of sets in which the Al c Ga 1-c N layer 8 is sandwiched by the superlattice layer 7, the amount of upward convex warpage is further increased.

したがって、最終セットにおける超格子層7の上に厚膜のGaNチャネル層9を形成した場合に、厚膜のGaNチャネル層9が下に凸の形状に大きく反ることを、予めウェハを上に凸の形状に大きく反らせておくことによって抑制することができ、窒化物半導体エピタキシャルウェハの反りを低減できるのである。   Therefore, when the thick GaN channel layer 9 is formed on the superlattice layer 7 in the final set, the thick GaN channel layer 9 is warped in a convex shape downward. The warpage of the nitride semiconductor epitaxial wafer can be reduced by greatly curving the convex shape.

また、本実施の形態においては、上記AlGa1-cN層8におけるAl組成「c」を、膜厚d1のAlGa1-aNと膜厚d2のAlGa1-bNとで構成される超格子層7における以下の式で与えられる平均組成
(d1*a+d2*b)/(d1+d2)
よりも小さく設定している。
Further, in the present embodiment, the Al composition “c” in the Al c Ga 1-c N layer 8 is set to Al a Ga 1-a N having a film thickness d1 and Al b Ga 1-b N having a film thickness d2. In the superlattice layer 7 composed of
(d1 * a + d2 * b) / (d1 + d2)
Is set smaller.

したがって、上記超格子層7とAlGa1-cN層8との格子定数の違いに起因する応力によって、Si基板1と窒化物半導体との界面で発生して上方に伸びていく転位が低減される。そして、超格子層7とAlGa1-cN層8との界面を複数形成することによって、転位の低減が重ねられて、結晶性を改善することができるのである。 Accordingly, dislocations that are generated at the interface between the Si substrate 1 and the nitride semiconductor and extend upward due to the stress caused by the difference in lattice constant between the superlattice layer 7 and the Al c Ga 1-c N layer 8. Reduced. Then, by forming a plurality of interfaces between the superlattice layer 7 and the Al c Ga 1-c N layer 8, dislocations are repeatedly reduced and the crystallinity can be improved.

すなわち、本実施の形態においては、上記超格子層7でAlGa1-cN層8を挟んでなる三層構造体が複数積層されて、GaNチャネル層9,AlN中間層10,AlGaN障壁層11およびGaNキャップ層12でなる窒化物半導体の結晶性を改善する結晶性改善層を構成しているのである。 In other words, in the present embodiment, a plurality of three-layer structures each having the Al c Ga 1-c N layer 8 sandwiched between the superlattice layer 7 are stacked to form a GaN channel layer 9, an AlN intermediate layer 10, and an AlGaN barrier. The crystallinity improving layer for improving the crystallinity of the nitride semiconductor composed of the layer 11 and the GaN cap layer 12 is formed.

以上のことより、本実施の形態によれば、Si基板1に窒化物半導体を成長した窒化物半導体エピタキシャルウェハにおいて、ウェハの反りを抑えるだけでなく、結晶性を改善することが可能になるのである。   As described above, according to the present embodiment, in the nitride semiconductor epitaxial wafer in which the nitride semiconductor is grown on the Si substrate 1, not only the warpage of the wafer can be suppressed but also the crystallinity can be improved. is there.

・第2実施の形態
本実施の形態は、上記第1実施の形態において、上記超格子層7で挟まれて上記セットを形成するAl0.1Ga0.9N層8の膜厚がウェハの反りに及ぼす影響に関するものである。
Second Embodiment In this embodiment, in the first embodiment, the film thickness of the Al 0.1 Ga 0.9 N layer 8 that is sandwiched between the superlattice layers 7 and forms the set affects the warpage of the wafer. It is about influence.

上記実施の形態における窒化物半導体エピタキシャルウェハの構造は、上記第1実施の形態の場合と基本的には同じ構造である。但し、上記超格子層7でAl0.1Ga0.9N層8を挟んでなる三層構造のセット数を「2」に固定した状態で、Al0.1Ga0.9N層8の膜厚を100nm(上記第1実施の形態の場合と同じ),300nmおよび500nmの3段階に変更させ、その場合における窒化物半導体エピタキシャルウェハの反り量を測定している。 The structure of the nitride semiconductor epitaxial wafer in the above embodiment is basically the same as that in the first embodiment. However, the number of sets of the super lattice layer 7 with Al 0.1 Ga formed by interposing a 0.9 N layer 8 three-layer structure being fixed to "2", 100 nm the thickness of the Al 0.1 Ga 0.9 N layer 8 (the first In this case, the amount of warpage of the nitride semiconductor epitaxial wafer is measured.

表2に、その測定結果を示す。ここで、上記反り量は、6インチの窒化物半導体エピタキシャルウェハにおける最大反り位置における反り量(μm)で表している。さらに、マイナスは上に凸の反りを表し、プラスは下に凸の反りを表す。
表2

Figure 2014222730
Table 2 shows the measurement results. Here, the amount of warpage is represented by the amount of warpage (μm) at the maximum warpage position in a 6-inch nitride semiconductor epitaxial wafer. Furthermore, minus represents a convex warp upward, and positive represents a convex warp downward.
Table 2
Figure 2014222730

表2に示すように、上記Al0.1Ga0.9N層8の膜厚が300nmまでは、上記ウェハの反りを抑制することができる。ところが、上記膜厚が500nmになると、ウェハの反りが急に増加する。 As shown in Table 2, the warpage of the wafer can be suppressed until the film thickness of the Al 0.1 Ga 0.9 N layer 8 is up to 300 nm. However, when the film thickness is 500 nm, the warpage of the wafer increases rapidly.

この理由は、上記Al0.1Ga0.9N層8の膜厚が300nmを超えて厚くなることにより、図2に示す膜厚と反り量との関係において、破線(F)で示すように2次曲線の変化形状を呈するAl0.1Ga0.9N層8と、その上に形成される超格子層7’との境界位置が、破線(F)で示す2次曲線の極小値を越えた破線(H)上の例えば黒丸(I)の位置となる。 This is because the Al 0.1 Ga 0.9 N layer 8 has a film thickness exceeding 300 nm, so that a quadratic curve as shown by a broken line (F) in the relationship between the film thickness and the warp amount shown in FIG. The broken line (H) in which the boundary position between the Al 0.1 Ga 0.9 N layer 8 exhibiting the following change shape and the superlattice layer 7 'formed thereon exceeds the minimum value of the quadratic curve shown by the broken line (F) For example, it is the position of the black circle (I) above.

その結果、上記ウェハの反りが、上記境界位置が破線(F)の極小値である場合よりも、「下に凸」側に移動する。したがって、このことが超格子層7でAl0.1Ga0.9N層8を挟んでなるセットの数だけ繰り返されると、さらに反り位置が「下に凸」側に移動し、最終的に厚膜のGaNチャネル層9が形成された際に、ウェハの反り量が「0」を超えて、「下に凸」側に大きく変位するためである。 As a result, the warpage of the wafer moves to the “convex downward” side as compared with the case where the boundary position is the minimum value of the broken line (F). Therefore, when this is repeated by the number of sets in which the Al 0.1 Ga 0.9 N layer 8 is sandwiched by the superlattice layer 7, the warp position moves further to the “convex downward” side, and finally the thick GaN This is because when the channel layer 9 is formed, the amount of warpage of the wafer exceeds “0” and is greatly displaced to the “convex downward” side.

また、上記Al0.1Ga0.9N層8の膜厚が10nm未満で薄い場合には、Al0.1Ga0.9N層8と超格子層7’との境界位置が、破線(F)における上記極小値よりも膜厚の薄い側となり、上記300nmを超えた場合と同様に、上記ウェハの反りは「下に凸」側に移動して、厚膜のGaNチャネル層9が形成された際に、ウェハの反り量が「0」を超えて、「下に凸」側に大きく変位することになる。 When the Al 0.1 Ga 0.9 N layer 8 has a thickness of less than 10 nm, the boundary position between the Al 0.1 Ga 0.9 N layer 8 and the superlattice layer 7 ′ is less than the above minimum value in the broken line (F). In the same way as when the thickness exceeds 300 nm, the warpage of the wafer moves to the “convex downward” side, and when the thick GaN channel layer 9 is formed, The amount of warpage exceeds “0” and is greatly displaced to the “convex downward” side.

以上のことより、上記超格子層7で挟まれるAl0.1Ga0.9N層8の膜厚は、窒化物半導体エピタキシャルウェハの反り低減の効果を働かせるために、10nm以上且つ300nm以下であることが望ましいといえる。 From the above, the film thickness of the Al 0.1 Ga 0.9 N layer 8 sandwiched between the superlattice layers 7 is preferably 10 nm or more and 300 nm or less in order to exert the effect of reducing the warp of the nitride semiconductor epitaxial wafer. It can be said.

尚、上記各実施の形態においては、上記組成傾斜バッファ層6を、Al組成が段階的に減少するAl組成傾斜AlGaN層で構成している。しかしながら、この発明は段階的に限定されるものではなく、Al組成が連続的に減少するAl組成傾斜AlGaN層で構成しても一向に構わない。   In each of the above embodiments, the composition gradient buffer layer 6 is composed of an Al composition gradient AlGaN layer in which the Al composition decreases stepwise. However, the present invention is not limited in steps, and it may be composed of an Al composition gradient AlGaN layer in which the Al composition continuously decreases.

また、上記各実施の形態においては、上記組成傾斜バッファ層6をAlGaN層で構成している。しかしながら、この発明はこれに限定されるものではなく、他の組成のAl組成傾斜窒化物半導体層で構成しても良い。   In each of the above embodiments, the composition gradient buffer layer 6 is composed of an AlGaN layer. However, the present invention is not limited to this, and may be composed of an Al composition graded nitride semiconductor layer having another composition.

以上のごとく、この発明の窒化物半導体エピタキシャルウェハは、
基板(1)と、
上記基板(1)上に形成された初期成長層(2)と、
上記初期成長層(2)上に形成されると共に、Al組成が上方に向かって連続的あるいは段階的に減少するAl組成傾斜層(6)と、
上記Al組成傾斜層(6)上に形成されると共に、組成がAlaGa1-aN(0<a≦0.3)である低Al含有層と組成がAlbGa1-bN(0.5≦b≦1.0)である高Al含有層とが交互に積層された超格子層(7,7’,7’’)で、AlcGa1-cN層(8,8’)を挟んでなる三層構造体と、
上記三層構造体を構成する上記超格子層(7’’)上に形成された窒化物半導体(9〜12)と
を備え、
上記Al組成傾斜層(6)と上記窒化物半導体(9〜12)との間には、上記三層構造体が複数形成されており、
上記複数の三層構造体は、上記超格子層(7,7’,7’’)と上記AlcGa1-cN層(8,8’)との格子定数の違いに起因する応力によって、上記基板(1)と上記初期成長層(2)との界面に発生して上方に向かって伸びる転位を低減して、上記窒化物半導体(9〜12)の結晶性を改善する結晶性改善層を構成している
ことを特徴としている。
As described above, the nitride semiconductor epitaxial wafer of the present invention is
A substrate (1);
An initial growth layer (2) formed on the substrate (1);
An Al composition gradient layer (6) formed on the initial growth layer (2) and having an Al composition decreasing continuously or stepwise upward;
A low Al-containing layer having a composition Al a Ga 1-a N (0 <a ≦ 0.3) and a composition Al b Ga 1-b N () are formed on the Al composition gradient layer (6). A superlattice layer (7,7 ', 7'') alternately laminated with high Al content layers satisfying 0.5 ≦ b ≦ 1.0), and Al c Ga 1-c N layers (8,8 ') And a three-layer structure
A nitride semiconductor (9-12) formed on the superlattice layer (7 ″) constituting the three-layer structure,
A plurality of the three-layer structures are formed between the Al composition gradient layer (6) and the nitride semiconductor (9 to 12).
The plurality of three-layer structures are caused by stress caused by a difference in lattice constant between the superlattice layer (7,7 ′, 7 ″) and the Al c Ga 1-c N layer (8,8 ′). The crystallinity improvement which improves the crystallinity of the nitride semiconductor (9-12) by reducing dislocations generated at the interface between the substrate (1) and the initial growth layer (2) and extending upward. It is characterized by constituting a layer.

上記構成によれば、上記基板(1)上に初期成長層(2)を形成することによるウェハの下に凸の反りを、膜厚の増加と共にAl組成が減少するAl組成傾斜層(6)を形成することによって、膜厚に対する反り量の増加の割合を減少させ、やがて反りの方向を「下に凸」から「上に凸」に転じさせることができる。   According to the above configuration, the Al composition gradient layer (6) in which the Al composition decreases as the film thickness increases due to the convex warp under the wafer by forming the initial growth layer (2) on the substrate (1). By forming, the rate of increase in the amount of warpage with respect to the film thickness can be reduced, and the direction of warpage can be changed from “convex downward” to “convex upward”.

さらに、ウェハの反りを膜厚の増加に対して極小値を有する形状に変化させる上記AlcGa1-cN層(8,8’)を、上記反りを膜厚の増加に対して線形に増加させる上記超格子層(7,7’,7’’)で挟んでなる三層構造体を、複数形成することによって、上に凸の反り量を増加させることができる。こうして上記超格子層(7’’)上に厚膜の窒化物半導体(9〜12)を形成してウェハが下に凸の形状に大きく反る際に、予め上に凸の形状に大きく反らせておくことによって、上記窒化物半導体(9〜12)による反りを抑制することができ、窒化物半導体エピタキシャルウェハの反りを低減することができる。 Further, the Al c Ga 1-c N layer (8,8 ′) that changes the warpage of the wafer into a shape having a minimum value with respect to the increase in the film thickness is obtained by linearly changing the warpage with respect to the increase in the film thickness. By forming a plurality of three-layer structures sandwiched between the superlattice layers (7, 7 ′, 7 ″) to be increased, the amount of warp upward can be increased. Thus, when a thick nitride semiconductor (9 to 12) is formed on the superlattice layer (7 ″) and the wafer is greatly warped downwardly convex, it is greatly warped in advance to the convex shape. Accordingly, warpage due to the nitride semiconductor (9 to 12) can be suppressed, and warpage of the nitride semiconductor epitaxial wafer can be reduced.

さらに、上記複数の三層構造体が結晶性改善層として機能することによって、上記超格子層(7,7’,7’’)と上記AlcGa1-cN層(8,8’)との格子定数の違いに起因する応力によって、上記基板(1)と上記初期成長層(2)との界面に発生して上方に向かって伸びる転位を低減し、上記窒化物半導体(9〜12)の結晶性を改善することができる。 Further, the plurality of three-layer structures function as crystallinity improving layers, whereby the superlattice layer (7,7 ′, 7 ″) and the Al c Ga 1-c N layer (8,8 ′). The dislocations generated at the interface between the substrate (1) and the initial growth layer (2) due to the stress caused by the difference in the lattice constant from the above are reduced and the nitride semiconductor (9-12) ) Can be improved.

したがって、窒化物半導体エピタキシャルウェハの反りを抑えるだけではなく、結晶性を改善することが可能になる。   Therefore, it is possible not only to suppress the warpage of the nitride semiconductor epitaxial wafer but also to improve the crystallinity.

また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記三層構造体を構成する上記AlcGa1-cN層(8,8’)におけるAl組成cは、
上記超格子層(7,7’,7’’)における上記AlaGa1-aNの膜厚がd1であり上記AlbGa1-bNの膜厚がd2である場合に、
c<(d1*a+d2*b)/(d1+d2)
なる関係を有している。
In the nitride semiconductor epitaxial wafer of one embodiment,
The Al composition c in the Al c Ga 1-c N layer (8,8 ′) constituting the three-layer structure is
When the thickness of the Al a Ga 1-a N in the superlattice layer (7,7 ′, 7 ″) is d1 and the thickness of the Al b Ga 1-b N is d2,
c <(d1 * a + d2 * b) / (d1 + d2)
Have a relationship.

この実施の形態によれば、上記AlcGa1-cN層(8,8’)におけるAl組成cが、「(d1*a+d2*b)/(d1+d2)」で表される上記超格子層(7,7’,7’’)の平均組成よりも小さく、上記AlcGa1-cN層(8,8’)の格子定数と上記超格子層(7,7’,7’’)の格子定数とには違いが生ずる。したがって、この格子定数の違いに起因する応力によって、上記基板(1)と上記初期成長層(2)の界面に発生して上方に向かう転位を低減することができる。 According to this embodiment, the Al composition Ga in the Al c Ga 1-c N layer (8,8 ′) is expressed as “(d1 * a + d2 * b) / (d1 + d2)”. Smaller than the average composition of (7,7 ′, 7 ″), the lattice constant of the Al c Ga 1-c N layer (8,8 ′) and the superlattice layer (7,7 ′, 7 ″) There is a difference from the lattice constant of. Therefore, dislocations generated at the interface between the substrate (1) and the initial growth layer (2) due to the stress caused by the difference in lattice constant can be reduced.

また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記三層構造体を構成する上記AlcGa1-cN層(8,8’)の膜厚は、10nm以上且つ300nm以下である。
In the nitride semiconductor epitaxial wafer of one embodiment,
The film thickness of the Al c Ga 1-c N layer (8,8 ′) constituting the three-layer structure is 10 nm or more and 300 nm or less.

上記AlcGa1-cN層(8,8’)の膜厚が300nmを超えて厚くなると、膜厚の増加に対して2次曲線の形状で変化する上記AlcGa1-cN層(8,8’)と、その上に形成される上記超格子層(7,7’,7’’)との境界位置が、上記AlcGa1-cN層(8,8’)の反り量の変化形状である2次曲線の極小値を越えて反り量「0」側になる。そして、このことが上記三層構造体の数だけ繰り返されると、さらに反り量「0」側に移動し、上記窒化物半導体(9〜12)が形成された際に、ウェハの反り量が「0」を超えて、「下に凸」側に大きく変位してしまう。 When the film thickness of the Al c Ga 1-c N layer (8,8 ′) exceeds 300 nm, the Al c Ga 1-c N layer changes in the shape of a quadratic curve as the film thickness increases. (8,8 ′) and the superlattice layer (7,7 ′, 7 ″) formed thereon are located on the Al c Ga 1-c N layer (8,8 ′). It exceeds the minimum value of the quadratic curve, which is the shape of change of the warp amount, and the warp amount becomes “0”. Then, when this is repeated by the number of the three-layer structures, the warp amount further moves to the “0” side, and when the nitride semiconductor (9 to 12) is formed, the warp amount of the wafer is “ Exceeds “0” and is greatly displaced toward the “convex downward” side.

さらに、上記AlcGa1-cN層(8,8’)の膜厚が10nm未満の場合には、上記AlcGa1-cN層(8,8’)と上記超格子層(7,7’,7’’)との境界位置が、上記AlcGa1-cN層(8,8’)の反り量の変化形状の極小値を越えずに反り量「0」側になる。したがって、300nmを超える場合と同様に、上記窒化物半導体(9〜12)が形成された際のウェハの反り量が「0」を超えて、「下に凸」側に大きく変位してしまう。 Further, when the thickness of the Al c Ga 1-c N layer (8,8 ′) is less than 10 nm, the Al c Ga 1-c N layer (8,8 ′) and the superlattice layer (7 , 7 ′, 7 ″), the boundary position of the Al c Ga 1-c N layer (8, 8 ′) does not exceed the minimum value of the change shape of the warp amount and becomes the “0” side of the warp amount. . Therefore, as in the case of exceeding 300 nm, the amount of warpage of the wafer when the nitride semiconductor (9 to 12) is formed exceeds “0” and is greatly displaced to the “convex downward” side.

この実施の形態によれば、上記AlcGa1-cN層(8,8’)の膜厚は、10nm以上且つ300nm以下であるので、上記窒化物半導体(9〜12)を形成した際における窒化物半導体エピタキシャルウェハの反りを低減することができる。 According to this embodiment, since the film thickness of the Al c Ga 1-c N layer (8,8 ′) is not less than 10 nm and not more than 300 nm, the nitride semiconductor (9-12) is formed. The warpage of the nitride semiconductor epitaxial wafer in can be reduced.

1…Si基板、
2…AlN層、
3…Al0.7Ga0.3N、
4…Al0.4Ga0.6N、
5…Al0.1Ga0.9N、
6…組成傾斜バッファ層、
7,7’,7’’…超格子層、
8,8’…Al0.1Ga0.9N層(AlGa1-cN層)、
9…GaNチャネル層、
10…AlN中間層、
11…AlGaN障壁層、
12…GaNキャップ層。
1 ... Si substrate,
2 ... AlN layer,
3… Al 0.7 Ga 0.3 N,
4… Al 0.4 Ga 0.6 N,
5 ... Al 0.1 Ga 0.9 N,
6 ... Composition gradient buffer layer,
7,7 ', 7''... superlattice layer,
8, 8 '... Al 0.1 Ga 0.9 N layer (Al c Ga 1-c N layer),
9 ... GaN channel layer,
10 ... AlN intermediate layer,
11 ... AlGaN barrier layer,
12 ... GaN cap layer.

Claims (3)

基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されると共に、Al組成が上方に向かって連続的あるいは段階的に減少するAl組成傾斜層と、
上記Al組成傾斜層上に形成されると共に、組成がAlaGa1-aN(0<a≦0.3)である低Al含有層と組成がAlbGa1-bN(0.5≦b≦1.0)である高Al含有層とが交互に積層された超格子層で、AlcGa1-cN層を挟んでなる三層構造体と、
上記三層構造体を構成する上記超格子層上に形成された窒化物半導体と
を備え、
上記Al組成傾斜層と上記窒化物半導体との間には、上記三層構造体が複数形成されており、
上記複数の三層構造体は、上記超格子層と上記AlcGa1-cN層との格子定数の違いに起因する応力によって、上記基板と上記初期成長層との界面に発生して上方に向かって伸びる転位を低減して、上記窒化物半導体の結晶性を改善する結晶性改善層を構成している
ことを特徴とする窒化物半導体エピタキシャルウェハ。
A substrate,
An initial growth layer formed on the substrate;
An Al composition gradient layer which is formed on the initial growth layer and whose Al composition decreases continuously or stepwise;
A low Al-containing layer formed on the Al composition gradient layer and having a composition of Al a Ga 1-a N (0 <a ≦ 0.3) and a composition of Al b Ga 1-b N (0.5 A superlattice layer in which high Al-containing layers satisfying ≦ b ≦ 1.0) are alternately stacked, and a three-layer structure sandwiching Al c Ga 1-c N layers;
A nitride semiconductor formed on the superlattice layer constituting the three-layer structure,
A plurality of the three-layer structures are formed between the Al composition gradient layer and the nitride semiconductor,
The plurality of three-layer structures are generated at the interface between the substrate and the initial growth layer due to stress caused by the difference in lattice constant between the superlattice layer and the Al c Ga 1-c N layer. A nitride semiconductor epitaxial wafer comprising a crystallinity-improving layer for improving the crystallinity of the nitride semiconductor by reducing dislocations extending toward the surface.
請求項1に記載の窒化物半導体エピタキシャルウェハにおいて、
上記三層構造体を構成する上記AlcGa1-cN層におけるAl組成cは、
上記超格子層における上記AlaGa1-aNの膜厚がd1であり、上記AlbGa1-bNの膜厚がd2である場合に、
c<(d1*a+d2*b)/(d1+d2)
なる関係を有している
ことを特徴とする窒化物半導体エピタキシャルウェハ。
The nitride semiconductor epitaxial wafer according to claim 1,
The Al composition c in the Al c Ga 1-c N layer constituting the three-layer structure is:
When the thickness of the Al a Ga 1-a N in the superlattice layer is d1 and the thickness of the Al b Ga 1-b N is d2,
c <(d1 * a + d2 * b) / (d1 + d2)
A nitride semiconductor epitaxial wafer characterized by having the following relationship:
請求項1あるいは請求項2に記載の窒化物半導体エピタキシャルウェハにおいて、
上記三層構造体を構成する上記AlcGa1-cN層の膜厚は、10nm以上且つ300nm以下である
ことを特徴とする窒化物半導体エピタキシャルウェハ。
In the nitride semiconductor epitaxial wafer according to claim 1 or 2,
The nitride semiconductor epitaxial wafer, wherein the Al c Ga 1-c N layer constituting the three-layer structure has a thickness of 10 nm or more and 300 nm or less.
JP2013102280A 2013-05-14 2013-05-14 Nitride semiconductor epitaxial wafer Active JP6126906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013102280A JP6126906B2 (en) 2013-05-14 2013-05-14 Nitride semiconductor epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013102280A JP6126906B2 (en) 2013-05-14 2013-05-14 Nitride semiconductor epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2014222730A true JP2014222730A (en) 2014-11-27
JP6126906B2 JP6126906B2 (en) 2017-05-10

Family

ID=52122120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013102280A Active JP6126906B2 (en) 2013-05-14 2013-05-14 Nitride semiconductor epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6126906B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092369A (en) * 2015-11-16 2017-05-25 Dowaエレクトロニクス株式会社 Substrate for group III nitride semiconductor device and manufacturing method thereof
KR20180134928A (en) * 2016-04-05 2018-12-19 엑사간 Semiconductor structure including III-N material
JP2020532139A (en) * 2017-08-28 2020-11-05 ジルトロニック アクチエンゲゼルシャフトSiltronic AG Heteroepitaxial wafer and manufacturing method of heteroepitaxial wafer
CN112397575A (en) * 2019-08-12 2021-02-23 环球晶圆股份有限公司 Epitaxial structure
CN113659006A (en) * 2021-08-05 2021-11-16 王晓波 HEMT epitaxial device based on third-generation semiconductor GaN material and growth method thereof
WO2023176260A1 (en) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 Semiconductor device and production method for semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274096A (en) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd Nitride-family semiconductor device and its manufacturing method
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JP2009158804A (en) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
US20110168979A1 (en) * 2010-01-08 2011-07-14 Michael Shur Superlattice Structure
WO2011155496A1 (en) * 2010-06-08 2011-12-15 日本碍子株式会社 Epitaxial substrate and method for producing epitaxial substrate
JP2012079952A (en) * 2010-09-08 2012-04-19 Covalent Materials Corp Gallium nitride-based compound semiconductor substrate and method of manufacturing the same
JP2013070065A (en) * 2011-09-08 2013-04-18 Toshiba Corp Nitride semiconductor element and method of manufacturing nitride semiconductor element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274096A (en) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd Nitride-family semiconductor device and its manufacturing method
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JP2010521065A (en) * 2007-03-09 2010-06-17 クリー インコーポレイテッド Nitride semiconductor structure having intermediate layer structure and method for manufacturing nitride semiconductor structure having intermediate layer structure
JP2009158804A (en) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
US20110168979A1 (en) * 2010-01-08 2011-07-14 Michael Shur Superlattice Structure
WO2011155496A1 (en) * 2010-06-08 2011-12-15 日本碍子株式会社 Epitaxial substrate and method for producing epitaxial substrate
JP2012079952A (en) * 2010-09-08 2012-04-19 Covalent Materials Corp Gallium nitride-based compound semiconductor substrate and method of manufacturing the same
JP2013070065A (en) * 2011-09-08 2013-04-18 Toshiba Corp Nitride semiconductor element and method of manufacturing nitride semiconductor element

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092369A (en) * 2015-11-16 2017-05-25 Dowaエレクトロニクス株式会社 Substrate for group III nitride semiconductor device and manufacturing method thereof
KR20180134928A (en) * 2016-04-05 2018-12-19 엑사간 Semiconductor structure including III-N material
CN109155241A (en) * 2016-04-05 2019-01-04 埃克斯甘公司 Semiconductor structure bodies comprising III-N material
KR102311927B1 (en) * 2016-04-05 2021-10-13 엑사간 Semiconductor Structures Containing III-N Materials
CN109155241B (en) * 2016-04-05 2023-08-25 埃克斯甘公司 Semiconductor structure comprising III-N material
JP2020532139A (en) * 2017-08-28 2020-11-05 ジルトロニック アクチエンゲゼルシャフトSiltronic AG Heteroepitaxial wafer and manufacturing method of heteroepitaxial wafer
JP6995979B2 (en) 2017-08-28 2022-01-17 ジルトロニック アクチエンゲゼルシャフト Heteroepitaxial wafer and manufacturing method of heteroepitaxial wafer
CN112397575A (en) * 2019-08-12 2021-02-23 环球晶圆股份有限公司 Epitaxial structure
CN112397575B (en) * 2019-08-12 2023-10-13 环球晶圆股份有限公司 epitaxial structure
CN113659006A (en) * 2021-08-05 2021-11-16 王晓波 HEMT epitaxial device based on third-generation semiconductor GaN material and growth method thereof
WO2023176260A1 (en) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 Semiconductor device and production method for semiconductor device
JP7422271B1 (en) 2022-03-15 2024-01-25 ヌヴォトンテクノロジージャパン株式会社 Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP6126906B2 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
JP5785103B2 (en) Epitaxial wafers for heterojunction field effect transistors.
JP5309452B2 (en) Semiconductor wafer, semiconductor device, and manufacturing method
JP6126906B2 (en) Nitride semiconductor epitaxial wafer
JP2013026321A (en) Epitaxial wafer including nitride-based semiconductor layer
JP5462377B1 (en) Group III nitride epitaxial substrate and manufacturing method thereof
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
JP6592524B2 (en) Compound semiconductor substrate with SiC layer
US10438794B2 (en) Semiconductor device and method of forming the same
WO2016084311A1 (en) Epitaxial wafer, semiconductor element, epitaxial wafer manufacturing method, and semiconductor element manufacturing method
JP6138974B2 (en) Semiconductor substrate
JP2011187654A (en) Hemt composed of group-iii nitride semiconductor, and method of manufacturing the same
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
JP5159858B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP6239017B2 (en) Nitride semiconductor substrate
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
KR20200066141A (en) Method for Manufacturing AlN Based Transistor
JP2013145782A (en) Epitaxial wafer for hetero-junction field effect transistor
WO2015005157A1 (en) Nitride semiconductor and field effect transistor
JP2014192226A (en) Epitaxial substrate for electronic device
US20160293710A1 (en) Nitride semiconductor substrate
WO2016059923A1 (en) Nitride semiconductor and electronic device using same
JP6815278B2 (en) Nitride semiconductor laminate, semiconductor device, nitride semiconductor laminate manufacturing method and semiconductor device manufacturing method
US9401420B2 (en) Semiconductor device
JP2015103665A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor
JP6174253B2 (en) Nitride compound semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170410

R150 Certificate of patent or registration of utility model

Ref document number: 6126906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250