JP2014204053A - Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus - Google Patents

Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus Download PDF

Info

Publication number
JP2014204053A
JP2014204053A JP2013081028A JP2013081028A JP2014204053A JP 2014204053 A JP2014204053 A JP 2014204053A JP 2013081028 A JP2013081028 A JP 2013081028A JP 2013081028 A JP2013081028 A JP 2013081028A JP 2014204053 A JP2014204053 A JP 2014204053A
Authority
JP
Japan
Prior art keywords
film
photoelectric conversion
conversion device
light shielding
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013081028A
Other languages
Japanese (ja)
Inventor
次六　寛明
Hiroaki Jiroku
寛明 次六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013081028A priority Critical patent/JP2014204053A/en
Publication of JP2014204053A publication Critical patent/JP2014204053A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion device capable of obtaining a desired image by suppressing stray light, and to provide an electronic apparatus using the same.SOLUTION: The photoelectric conversion device includes: a switching element 10 provided on one surface side of a substrate 1; an interlayer insulating film 4 provided so as to cover the switching element 10; a light shielding film 9 provided in that region on an interlayer insulating film 7 which overlaps the switching element 10 when viewed from the thickness direction of films formed on the substrate 1; a lower electrode 8 provided on the interlayer insulating film 7; and a semiconductor film 21 provided on the lower electrode 8 and having a chalcopyrite structure. The light shielding film 9, the lower electrode 8, and the semiconductor film 21 contain a group VIA(6A) element.

Description

本発明は、光電変換装置、光電変換装置の製造方法、及び電子機器に関するものである。   The present invention relates to a photoelectric conversion device, a method for manufacturing a photoelectric conversion device, and an electronic apparatus.

従来、基板上に薄膜トランジスターによるスイッチング素子が形成され、スイッチング素子に接続されるカルコパイライト構造を有する半導体膜から成る光電変換部を備える光電変換装置が知られている。   2. Description of the Related Art Conventionally, there is known a photoelectric conversion device including a photoelectric conversion unit formed of a semiconductor film having a chalcopyrite structure in which a switching element using a thin film transistor is formed on a substrate and connected to the switching element.

カルコパイライト構造を有する半導体膜には、ＩＢ（１Ｂ）族元素と、IIIＡ（３Ａ）族元素と、VIＡ（６Ａ）族元素とを含んで構成される化合物半導体薄膜が用いられる。この化合物半導体薄膜をｐ形半導体膜とし、ｎ形半導体膜と共にｐｎ接合を形成することで光電変換部を構成している。
上記ＩＢ−IIIＡ−VIＡ族化合物半導体には、銅（Ｃｕ）、インジウム（Ｉｎ）、セレン（Ｓｅ）を含むＣｕＩｎＳｅ2膜（いわゆるＣＩＳ膜）や、Ｃｕ、Ｉｎ、ガリウム（Ｇａ）、Ｓｅを含むＣｕ（Ｉｎ、Ｇａ）Ｓｅ2膜（いわゆるＣＩＧＳ膜）が用いられる。ＣＩＳ膜は、Ｃｕ，Ｉｎを含む金属膜を５００℃程度のＳｅ雰囲気でアニールすることで形成される。また、同様にＣＩＧＳ膜は、Ｃｕ，Ｉｎ、Ｇａを含む金属膜をＳｅ雰囲気でアニールすることで形成される。 For the semiconductor film having a chalcopyrite structure, a compound semiconductor thin film including an IB (1B) group element, a IIIA (3A) group element, and a VIA (6A) group element is used. The compound semiconductor thin film is used as a p-type semiconductor film, and a pn junction is formed together with the n-type semiconductor film to constitute a photoelectric conversion unit.
The IB-IIIA-VIA group compound semiconductor includes CuInSe 2 film (so-called CIS film) containing copper (Cu), indium (In), selenium (Se), Cu, In, gallium (Ga), and Se. A Cu (In, Ga) Se 2 film (so-called CIGS film) is used. The CIS film is formed by annealing a metal film containing Cu and In in an Se atmosphere at about 500 ° C. Similarly, the CIGS film is formed by annealing a metal film containing Cu, In, and Ga in an Se atmosphere.

例えば、特許文献１では、基板上に回路部として薄膜トランジスター等が形成され、その回路部に積層させて、上述したＣＩＧＳ膜を用いた光電変換部が形成された光電変換装置としてのイメージセンサーが開示されている。   For example, in Patent Document 1, there is an image sensor as a photoelectric conversion device in which a thin film transistor or the like is formed as a circuit portion on a substrate, and the photoelectric conversion portion using the CIGS film described above is formed by being stacked on the circuit portion. It is disclosed.

特開２０１２−１６９５１７号公報（図３）JP2012-169517A (FIG. 3)

しかしながら、特許文献１に記載の光電変換装置では、迷光によって所望の画像が得られないという課題があった。   However, the photoelectric conversion device described in Patent Document 1 has a problem that a desired image cannot be obtained due to stray light.

詳述すると、特許文献１に記載の光電変換装置では、光電変換装置に光を入射する際、回路部の薄膜トランジスターに光（迷光）が入射してしまうと、薄膜トランジスターにリーク電流が流れてしまい、回路の誤動作を引き起こして所望の画像が得られない。そこで、薄膜トランジスターへの迷光の入射を防止する為に、金属膜で薄膜トランジスター上を覆って遮光膜としている。しかしながら、金属膜を、薄膜トランジスターへの迷光の入射を防止する為の遮光膜として用いることには課題がある。金属膜を遮光膜として用いた場合、遮光膜に入射した光の多くが反射する。遮光膜で反射した光は迷光となり、直接或いは多重反射の末に光電変換部に入射する。光が本来入射すべき光電変換部とは異なる場所にある光電変換部に入射してしまうと、回路の誤動作を引き起こして所望の画像が得られなくなってしまう。   More specifically, in the photoelectric conversion device described in Patent Document 1, when light (stray light) enters the thin film transistor in the circuit portion when light enters the photoelectric conversion device, a leak current flows through the thin film transistor. Therefore, the circuit malfunctions and a desired image cannot be obtained. Therefore, in order to prevent stray light from entering the thin film transistor, the thin film transistor is covered with a metal film to form a light shielding film. However, there is a problem in using the metal film as a light shielding film for preventing stray light from entering the thin film transistor. When the metal film is used as the light shielding film, most of the light incident on the light shielding film is reflected. The light reflected by the light shielding film becomes stray light and enters the photoelectric conversion unit directly or after multiple reflections. If light is incident on a photoelectric conversion unit at a location different from the photoelectric conversion unit that should be incident, a circuit malfunctions and a desired image cannot be obtained.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

［適用例１］本適用例に係る光電変換装置は、基板の一方面側に設けられたスイッチング素子と、前記スイッチング素子を覆うように設けられた層間絶縁膜と、前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に設けられた遮光膜と、前記層間絶縁膜上に設けられた下部電極と、前記下部電極上に設けられたカルコパイライト構造を有する半導体膜と、を備え、前記遮光膜と前記下部電極と半導体膜には、VIＡ（６Ａ）族元素が含まれていることを特徴とする。   Application Example 1 A photoelectric conversion device according to this application example includes a switching element provided on one side of a substrate, an interlayer insulating film provided so as to cover the switching element, and the interlayer insulating film. A light shielding film provided in a region overlapping with the switching element when viewed from the film thickness direction of the substrate, a lower electrode provided on the interlayer insulating film, and a chalcopyrite structure provided on the lower electrode. And the light shielding film, the lower electrode, and the semiconductor film contain a VIA (6A) group element.

本適用例によれば、カルコパイライト構造を有する半導体膜に含まれるVIＡ（６Ａ）族元素が、遮光膜と下部電極にも含まれている。下部電極にVIＡ（６Ａ）族が含まれていることによって、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。遮光膜によってスイッチング素子への光の入射を防いでいるが、遮光膜にVIＡ（６Ａ）族が含まれていることによって、遮光膜の反射率は金属膜に比べて低い。よって、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。   According to this application example, the VIA (6A) group element included in the semiconductor film having the chalcopyrite structure is also included in the light shielding film and the lower electrode. By including the VIA (6A) group in the lower electrode, the lower electrode and the semiconductor film are likely to be in ohmic contact, and the electrical characteristics of the photoelectric conversion device are improved. Although the light shielding film prevents light from entering the switching element, the light shielding film includes the VIA (6A) group, and thus the reflectance of the light shielding film is lower than that of the metal film. Therefore, since the light reflected by the light shielding film is reduced, the light incident on the photoelectric conversion unit at a location different from the photoelectric conversion unit that should be incident is reduced. As a result, a photoelectric conversion device that can obtain a desired image can be provided.

［適用例２］上記適用例に記載の光電変換装置において、前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことが好ましい。   Application Example 2 In the photoelectric conversion device according to the application example, it is preferable that the VIA (6A) group element includes at least one of selenium and sulfur.

本適用例によれば、高い光電変換効率を実現できるカルコパイライト構造を有する半導体膜を得ることができる。   According to this application example, a semiconductor film having a chalcopyrite structure capable of realizing high photoelectric conversion efficiency can be obtained.

［適用例３］上記適用例に記載の光電変換装置において、前記遮光膜、及び前記下部電極は、モリブデン（Ｍｏ）を含むことが好ましい。   Application Example 3 In the photoelectric conversion device according to the application example described above, it is preferable that the light shielding film and the lower electrode include molybdenum (Mo).

本適用例によれば、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。さらに、低コストで低電気抵抗の下部電極を得ることができる。また、遮光膜にはセレン化モリブデン（ＭｏＳｅ2）または硫化モリブデン（ＭｏＳ2）が含まれることになる。セレン化モリブデン（ＭｏＳｅ2）は禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であり、硫化モリブデン（ＭｏＳ2）は禁制帯幅１．８ｅＶ程度の半導体である。よって、遮光膜は上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。 According to this application example, the lower electrode and the semiconductor film are likely to be in ohmic contact, and the electrical characteristics of the photoelectric conversion device are improved. Furthermore, a lower electrode with low electrical resistance can be obtained at low cost. The light shielding film contains molybdenum selenide (MoSe 2 ) or molybdenum sulfide (MoS 2 ). Molybdenum selenide (MoSe 2 ) is a semiconductor with a forbidden band width of about 1.35 to 1.41 eV, and molybdenum sulfide (MoS 2 ) is a semiconductor with a forbidden band width of about 1.8 eV. Therefore, the light shielding film absorbs light having energy equal to or larger than the forbidden band width, and the reflectance of the light shielding film is lowered. Thus, since the light reflected by the light shielding film is reduced, the light incident on the photoelectric conversion unit located at a different location from the photoelectric conversion unit that should be incident is reduced. As a result, a photoelectric conversion device that can obtain a desired image can be provided.

［適用例４］本適用例による光電変換装置の製造方法は、基板の一方面側にスイッチング素子を形成する工程と、前記スイッチング素子を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に遮光膜を形成する工程と、前記層間絶縁膜上に下部電極を形成する工程と、前記下部電極上にカルコパイライト構造を有する半導体膜を形成する工程と、を備え、前記半導体膜には、VIＡ（６Ａ）族元素が含まれており、前記半導体膜を形成する工程において、前記遮光膜と前記下部電極を、VIＡ（６Ａ）族元素と反応させ、VIＡ（６Ａ）族元素を含む遮光膜とVIＡ（６Ａ）族元素を含む下部電極を形成することを特徴とする。   Application Example 4 A method for manufacturing a photoelectric conversion device according to this application example includes a step of forming a switching element on one surface side of a substrate, a step of forming an interlayer insulating film so as to cover the switching element, and the interlayer insulation Forming a light shielding film on the film and overlapping the switching element when viewed from the film thickness direction of the substrate; forming a lower electrode on the interlayer insulating film; and calco on the lower electrode. Forming a semiconductor film having a pyrite structure, wherein the semiconductor film contains a VIA (6A) group element, and in the step of forming the semiconductor film, the light shielding film and the lower electrode are formed. , Reacting with a VIA (6A) group element to form a light-shielding film containing the VIA (6A) group element and a lower electrode containing the VIA (6A) group element.

本適用例によれば、カルコパイライト構造を有する半導体膜に含まれるVIＡ（６Ａ）族元素が、遮光膜と下部電極にも含まれている。下部電極にVIＡ（６Ａ）族が含まれていることによって、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。遮光膜によってスイッチング素子への光の入射を防いでいるが、遮光膜にVIＡ（６Ａ）族が含まれていることによって、遮光膜の反射率は金属膜に比べて低い。よって、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。   According to this application example, the VIA (6A) group element included in the semiconductor film having the chalcopyrite structure is also included in the light shielding film and the lower electrode. By including the VIA (6A) group in the lower electrode, the lower electrode and the semiconductor film are likely to be in ohmic contact, and the electrical characteristics of the photoelectric conversion device are improved. Although the light shielding film prevents light from entering the switching element, the light shielding film includes the VIA (6A) group, and thus the reflectance of the light shielding film is lower than that of the metal film. Therefore, since the light reflected by the light shielding film is reduced, the light incident on the photoelectric conversion unit at a location different from the photoelectric conversion unit that should be incident is reduced. As a result, a photoelectric conversion device that can obtain a desired image can be provided.

［適用例５］上記適用例に記載の光電変換装置の製造方法において、前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことが好ましい。   Application Example 5 In the method for manufacturing a photoelectric conversion device according to the application example described above, the VIA (6A) group element preferably includes at least one of selenium and sulfur.

本適用例によれば、高い光電変換効率を実現できるカルコパイライト構造を有する半導体膜を得ることができる。   According to this application example, a semiconductor film having a chalcopyrite structure capable of realizing high photoelectric conversion efficiency can be obtained.

［適用例６］上記適用例に記載の光電変換装置の製造方法において、前記遮光膜、及び前記下部電極は、モリブデンを含むことが好ましい。   Application Example 6 In the method for manufacturing a photoelectric conversion device according to the application example, it is preferable that the light shielding film and the lower electrode include molybdenum.

本適用例によれば、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。さらに、低コストで低電気抵抗な下部電極を得ることができる。また、遮光膜にはＭｏＳｅ2、またはＭｏＳ2が含まれることになる。ＭｏＳｅ2は禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であり、ＭｏＳ2は禁制帯幅１．８ｅＶ程度の半導体である。よって、遮光膜は上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。 According to this application example, the lower electrode and the semiconductor film are likely to be in ohmic contact, and the electrical characteristics of the photoelectric conversion device are improved. Furthermore, a lower electrode having low cost and low electrical resistance can be obtained. The light shielding film contains MoSe 2 or MoS 2 . MoSe 2 is a semiconductor with a forbidden band width of about 1.35 to 1.41 eV, and MoS 2 is a semiconductor with a forbidden band width of about 1.8 eV. Therefore, the light shielding film absorbs light having energy equal to or larger than the forbidden band width, and the reflectance of the light shielding film is lowered. Thus, since the light reflected by the light shielding film is reduced, the light incident on the photoelectric conversion unit located at a different location from the photoelectric conversion unit that should be incident is reduced. As a result, a photoelectric conversion device that can obtain a desired image can be provided.

［適用例７］本適用例に係る電子機器は、上述した光電変換装置を備えたことを特徴とする。   Application Example 7 An electronic apparatus according to this application example includes the above-described photoelectric conversion device.

本適用例によれば、電子機器は、上述したような所望の画像を得ることができる光電変換装置を備えているので、高品質な画像を実現できる。   According to this application example, since the electronic apparatus includes the photoelectric conversion device that can obtain the desired image as described above, a high-quality image can be realized.

（ａ）は光電変換装置としてのイメージセンサーの概略配線図、（ｂ）は光電変換素子としてのフォトセンサーの等価回路図。(A) is a schematic wiring diagram of an image sensor as a photoelectric conversion device, and (b) is an equivalent circuit diagram of a photosensor as a photoelectric conversion element. 光電変換素子としてのフォトセンサーの配置を示すイメージセンサーの概略平面図。The schematic plan view of the image sensor which shows arrangement | positioning of the photosensor as a photoelectric conversion element. 実施形態１における、図２のＡ−Ａ’線で切ったフォトセンサーの概略断面図。FIG. 3 is a schematic cross-sectional view of the photosensor taken along the line A-A ′ of FIG. 2 in the first embodiment. 実施形態１における、光電変換装置の製造方法を示す概略部分断面図。FIG. 3 is a schematic partial cross-sectional view illustrating the method for manufacturing the photoelectric conversion device according to the first embodiment. 実施形態２における、図２のＡ−Ａ’線で切ったフォトセンサーの概略断面図。FIG. 3 is a schematic cross-sectional view of a photosensor taken along line A-A ′ of FIG. 2 in Embodiment 2. 実施形態２における、光電変換装置の製造方法を示す概略部分断面図。FIG. 5 is a schematic partial cross-sectional view showing a method for manufacturing a photoelectric conversion device in Embodiment 2. （ａ）は電子機器としての生体認証装置を示す概略斜視図、（ｂ）は電子機器としての生体認証装置の概略断面図。(A) is a schematic perspective view which shows the biometrics apparatus as an electronic device, (b) is a schematic sectional drawing of the biometrics apparatus as an electronic device.

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
なお、以下の形態において、例えば「基板上に」と記載された場合は、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the scale of each layer and each member is made different from the actual scale so that each layer and each member can be recognized.
In the following forms, for example, when “on the substrate” is described, when arranged so as to be in contact with the substrate, or when arranged on the substrate via another component, or It is assumed that a part of the substrate is disposed so as to be in contact with the substrate and a part of the substrate is disposed through another component.

（実施形態１）
＜光電変換装置＞
まず、実施形態１の光電変換装置としてのイメージセンサーについて、図１〜図３を参照して説明する。
図１（ａ）は光電変換装置としてのイメージセンサーの電気的な構成を示す概略配線図、同図（ｂ）は光電変換素子としてのフォトセンサーの等価回路図である。図２はイメージセンサーにおいてフォトセンサーの配置を示す概略部分平面図、図３は図２のＡ−Ａ’線で切ったフォトセンサーの構造を示す概略断面図である。 (Embodiment 1)
<Photoelectric conversion device>
First, an image sensor as a photoelectric conversion device of Embodiment 1 will be described with reference to FIGS.
FIG. 1A is a schematic wiring diagram showing an electrical configuration of an image sensor as a photoelectric conversion device, and FIG. 1B is an equivalent circuit diagram of a photosensor as a photoelectric conversion element. FIG. 2 is a schematic partial plan view showing the arrangement of the photosensors in the image sensor, and FIG. 3 is a schematic cross-sectional view showing the structure of the photosensors taken along the line AA ′ in FIG.

図１（ａ）に示すように、本実施形態の光電変換装置としてのイメージセンサー１００は、素子領域Ｆにおいて互いに交差して延在する複数の走査線３ａと、複数のデータ線６と、を有している。また、複数の走査線３ａが電気的に接続された走査線回路１０２と、複数のデータ線６が電気的に接続されたデータ線回路１０１と、を有している。そして、イメージセンサー１００は、走査線３ａとデータ線６の交差点付近に対応して設けられ、素子領域Ｆにおいてマトリックス状に配置された複数の光電変換素子としてのフォトセンサー５０を有している。   As shown in FIG. 1A, the image sensor 100 as the photoelectric conversion device of the present embodiment includes a plurality of scanning lines 3 a extending in a mutually intersecting manner in the element region F and a plurality of data lines 6. Have. Further, the scanning line circuit 102 to which the plurality of scanning lines 3 a are electrically connected and the data line circuit 101 to which the plurality of data lines 6 are electrically connected are provided. The image sensor 100 includes a plurality of photosensors 50 as photoelectric conversion elements provided in the vicinity of the intersection of the scanning line 3a and the data line 6 and arranged in a matrix in the element region F.

図１（ｂ）に示すように、光電変換素子としてのフォトセンサー５０は、スイッチング素子としての薄膜トランジスター（ＴＦＴ）１０と、光電変換部としてのフォトダイオード２０と、保持容量３０とを含んで構成されている。ＴＦＴ１０のゲート電極は走査線３ａに接続され、ＴＦＴ１０のソース電極はデータ線６に接続されている。光電変換部としてのフォトダイオード２０の一方はＴＦＴ１０のドレイン電極に接続され、他方はデータ線６と並行して設けられた定電位線１２に接続されている。保持容量３０の一方の電極はＴＦＴ１０のドレイン電極に接続され、他方の電極は走査線３ａと並行して設けられた定電位線３ｂに接続されている。   As shown in FIG. 1B, a photosensor 50 as a photoelectric conversion element includes a thin film transistor (TFT) 10 as a switching element, a photodiode 20 as a photoelectric conversion unit, and a storage capacitor 30. Has been. The gate electrode of the TFT 10 is connected to the scanning line 3 a, and the source electrode of the TFT 10 is connected to the data line 6. One of the photodiodes 20 as a photoelectric conversion unit is connected to the drain electrode of the TFT 10, and the other is connected to a constant potential line 12 provided in parallel with the data line 6. One electrode of the storage capacitor 30 is connected to the drain electrode of the TFT 10, and the other electrode is connected to a constant potential line 3b provided in parallel with the scanning line 3a.

図２に示すように、光電変換素子としてのフォトセンサー５０は、走査線３ａとデータ線６とによって平面的に区切られた領域に設けられており、ＴＦＴ１０と、光電変換部としてのフォトダイオード２０と、を含んで構成されている。図２では、保持容量３０は図示していない。   As shown in FIG. 2, the photosensor 50 as a photoelectric conversion element is provided in a region partitioned in a plane by the scanning line 3 a and the data line 6, and the TFT 10 and the photodiode 20 as a photoelectric conversion unit. And. In FIG. 2, the storage capacitor 30 is not shown.

図３に示すように、光電変換素子としてのフォトセンサー５０は、例えば透明なガラスや不透明なシリコンなどの基板１に形成されている。   As shown in FIG. 3, a photosensor 50 as a photoelectric conversion element is formed on a substrate 1 made of, for example, transparent glass or opaque silicon.

基板１上には、基板１の表面を覆うように酸化シリコン（ＳｉＯ2）の下地絶縁膜１ａが形成され、下地絶縁膜１ａ上に例えば膜厚５０ｎｍ程度の多結晶シリコンの半導体膜２が島状に形成されている。さらに、半導体膜２を覆って、例えば膜厚１００ｎｍ程度のＳｉＯ2などの絶縁材料によってゲート絶縁膜３が形成されている。なお、ゲート絶縁膜３は、半導体膜２を覆うとともに下地絶縁膜１ａも覆っている。 A base insulating film 1a made of silicon oxide (SiO 2 ) is formed on the substrate 1 so as to cover the surface of the substrate 1, and a polycrystalline silicon semiconductor film 2 having a thickness of, for example, about 50 nm is formed on the base insulating film 1a. It is formed in a shape. Further, the gate insulating film 3 is formed of an insulating material such as SiO 2 having a thickness of about 100 nm, for example, so as to cover the semiconductor film 2. Note that the gate insulating film 3 covers the semiconductor film 2 and also covers the base insulating film 1a.

ゲート絶縁膜３上において、半導体膜２のチャネル形成領域２ｃに対向する位置にゲート電極３ｇが形成されている。ゲート電極３ｇは、図２に示した走査線３ａに電気的に接続されており、例えば膜厚５００ｎｍ程度のモリブデン（Ｍｏ）などの金属材料を用いて形成されている。   On the gate insulating film 3, a gate electrode 3g is formed at a position facing the channel forming region 2c of the semiconductor film 2. The gate electrode 3g is electrically connected to the scanning line 3a shown in FIG. 2, and is formed using a metal material such as molybdenum (Mo) having a thickness of about 500 nm, for example.

ゲート電極３ｇ及びゲート絶縁膜３を覆って、膜厚８００ｎｍ程度のＳｉＯ2によって第１層間絶縁膜４が形成されている。半導体膜２のドレイン領域２ｄと、ソース領域２ｓとを覆うゲート絶縁膜３、及び第１層間絶縁膜４の部分にコンタクトホール４ａ，４ｂが形成される。
これらのコンタクトホール４ａ，４ｂを埋めると共に第１層間絶縁膜４を覆うように、例えば膜厚５００ｎｍ程度のＭｏなどの金属材料からなる導電膜が形成され、当該導電膜をパターニングすることにより、ドレイン電極５ｄ、ソース電極５ｓ、データ線６が形成される。
ソース電極５ｓはコンタクトホール４ａを介して半導体膜２のソース領域２ｓに接続され、さらにデータ線６とも接続されている。ドレイン電極５ｄはコンタクトホール４ｂを介して半導体膜２のドレイン領域２ｄに接続されている。 A first interlayer insulating film 4 is formed of SiO 2 having a thickness of about 800 nm so as to cover the gate electrode 3g and the gate insulating film 3. Contact holes 4 a and 4 b are formed in the gate insulating film 3 and the first interlayer insulating film 4 covering the drain region 2 d and the source region 2 s of the semiconductor film 2.
A conductive film made of a metal material such as Mo having a film thickness of, for example, about 500 nm is formed so as to fill the contact holes 4a and 4b and cover the first interlayer insulating film 4, and the conductive film is patterned to form a drain. An electrode 5d, a source electrode 5s, and a data line 6 are formed.
The source electrode 5s is connected to the source region 2s of the semiconductor film 2 through the contact hole 4a, and further connected to the data line 6. The drain electrode 5d is connected to the drain region 2d of the semiconductor film 2 through the contact hole 4b.

ドレイン電極５ｄ、ソース電極５ｓ、データ線６及び第１層間絶縁膜４を覆って第２層間絶縁膜７が形成されている。第２層間絶縁膜７は膜厚８００ｎｍ程度の窒化シリコン（Ｓｉ3Ｎ4）を用いて形成されている。 A second interlayer insulating film 7 is formed so as to cover the drain electrode 5 d, the source electrode 5 s, the data line 6, and the first interlayer insulating film 4. The second interlayer insulating film 7 is formed using silicon nitride (Si 3 N 4 ) having a thickness of about 800 nm.

第２層間絶縁膜７上には、光電変換部としてのフォトダイオード２０の下部電極８が形成されている。
下部電極８は、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜８ａと、導電膜８ａ上に形成された、VIＡ（６Ａ）族元素のセレン（Ｓｅ）を含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜８ｂと、で形成されている。下部電極８は、図１（ｂ）の定電位線１２を兼ねるものである。 On the second interlayer insulating film 7, a lower electrode 8 of a photodiode 20 as a photoelectric conversion portion is formed.
The lower electrode 8 includes an island-like conductive film 8a made of Mo having a thickness of about 500 nm, and MoSe 2 having a thickness of about 100 nm containing selenium (Se) of a VIA (6A) group element formed on the conductive film 8a. And a semiconductor film 8b made of The lower electrode 8 also serves as the constant potential line 12 in FIG.

第２層間絶縁膜７上であって、基板に形成される膜の厚み方向から見て（以下、平面視ともいう）ＴＦＴ１０と重なる領域に、島状の遮光膜９が形成されている。より具体的には、遮光膜９は、基板の膜厚方向から見て（基板の平面視）半導体膜２と重なる領域に形成されている。この遮光膜９によって、ＴＦＴ１０への光の入射、特に半導体膜２への光の入射を防いでいる。遮光膜９は、下部電極８と同様に、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜９ａと、導電膜９ａ上に形成された、VIＡ（６Ａ）族元素のセレン（Ｓｅ）を含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜９ｂと、で形成されている。 An island-shaped light shielding film 9 is formed on the second interlayer insulating film 7 in a region overlapping with the TFT 10 when viewed from the thickness direction of the film formed on the substrate (hereinafter also referred to as a plan view). More specifically, the light shielding film 9 is formed in a region overlapping the semiconductor film 2 when viewed from the film thickness direction of the substrate (plan view of the substrate). The light shielding film 9 prevents light from entering the TFT 10, particularly light from entering the semiconductor film 2. Similar to the lower electrode 8, the light shielding film 9 includes an island-like conductive film 9a made of Mo having a film thickness of about 500 nm and selenium (Se) of a VIA (6A) group element formed on the conductive film 9a. And a semiconductor film 9b made of MoSe 2 having a thickness of about 100 nm.

下部電極８上には、膜厚１ｕｍ程度のＣＩＳ膜やＣＩＧＳ膜から成るカルコパイライト構造を有する半導体膜２１が形成されている。   On the lower electrode 8, a semiconductor film 21 having a chalcopyrite structure made of a CIS film or CIGS film having a thickness of about 1 μm is formed.

第２層間絶縁膜７、下部電極８、遮光膜９、カルコパイライト構造を有する半導体膜２１を覆うように第３層間絶縁膜１１が形成されている。第３層間絶縁膜１１は膜厚５００ｎｍ程度のＳｉ3Ｎ4を用いて形成されている。 A third interlayer insulating film 11 is formed so as to cover the second interlayer insulating film 7, the lower electrode 8, the light shielding film 9, and the semiconductor film 21 having a chalcopyrite structure. The third interlayer insulating film 11 is formed using Si 3 N 4 having a thickness of about 500 nm.

第３層間絶縁膜１１に形成したコンタクトホール１１ａを介してカルコパイライト構造を有する半導体膜２１と接続するようにバッファー層２２が島状に形成されている。バッファー層２２は膜厚５０ｎｍ程度の硫化カドミウム（ＣｄＳ）膜で形成されている。ＣｄＳの代わりに、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）等で形成されていてもよい。   A buffer layer 22 is formed in an island shape so as to be connected to the semiconductor film 21 having a chalcopyrite structure through a contact hole 11 a formed in the third interlayer insulating film 11. The buffer layer 22 is formed of a cadmium sulfide (CdS) film having a thickness of about 50 nm. Instead of CdS, it may be formed of zinc oxide (ZnO), zinc sulfide (ZnS), or the like.

第３層間絶縁膜１１、及び第２層間絶縁膜７に形成したコンタクトホール１１ｂを介してドレイン電極５ｄと接続し、さらにバッファー層２２と接続するように、透明電極２３が形成されている。透明電極２３は、例えば膜厚１００ｎｍ程度で、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電膜からなる。   A transparent electrode 23 is formed so as to be connected to the drain electrode 5 d through the contact hole 11 b formed in the third interlayer insulating film 11 and the second interlayer insulating film 7 and further to be connected to the buffer layer 22. The transparent electrode 23 has a thickness of, for example, about 100 nm and is made of a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

下部電極８と、カルコパイライト構造を有する半導体膜２１と、バッファー層２２と、透明電極２３と、によって、光電変換部としてのフォトダイオード２０が構成されている。   The lower electrode 8, the semiconductor film 21 having a chalcopyrite structure, the buffer layer 22, and the transparent electrode 23 constitute a photodiode 20 as a photoelectric conversion unit.

本実施形態において、基板１上に設けられた回路部とは、図１（ａ）及び（ｂ）に示した走査線３ａ、データ線６、定電位線３ｂ、１２及びこれらの配線に接続したＴＦＴ１０、保持容量３０、ならびにデータ線回路１０１、走査線回路１０２を含むものである。なお、データ線６が接続されるデータ線回路１０１と、走査線３ａが接続される走査線回路１０２とは、それぞれ集積回路として別途基板１に外付けすることも可能である。   In the present embodiment, the circuit portion provided on the substrate 1 is connected to the scanning line 3a, the data line 6, the constant potential lines 3b and 12 and these wirings shown in FIGS. 1 (a) and 1 (b). The TFT 10, the storage capacitor 30, the data line circuit 101, and the scanning line circuit 102 are included. The data line circuit 101 to which the data line 6 is connected and the scanning line circuit 102 to which the scanning line 3a is connected can be separately attached to the substrate 1 as an integrated circuit.

このような光電変換装置としてのイメージセンサー１００によれば、定電位線３ｂ、１２によって光電変換部としてのフォトダイオード２０に逆バイアスを印加した状態で、フォトダイオード２０に光が入射すると、フォトダイオード２０に光電流が流れ、それに応じた電荷が保持容量３０に蓄積される。   According to the image sensor 100 as such a photoelectric conversion device, when light is incident on the photodiode 20 in a state where a reverse bias is applied to the photodiode 20 as a photoelectric conversion unit by the constant potential lines 3b and 12, the photodiode A photocurrent flows through 20, and a charge corresponding to the photocurrent is accumulated in the storage capacitor 30.

また、複数の走査線３ａのそれぞれによって複数のＴＦＴ１０をＯＮ（選択）させることで、データ線６には、各フォトセンサー５０が備える保持容量３０に蓄積された電荷に対応する信号が順次出力される。従って、素子領域Ｆにおいてそれぞれのフォトセンサー５０が受光した光の強度をそれぞれ検出することができる。   Further, by turning on (selecting) the plurality of TFTs 10 by each of the plurality of scanning lines 3a, signals corresponding to the charges accumulated in the storage capacitors 30 included in the respective photosensors 50 are sequentially output to the data lines 6. The Accordingly, the intensity of light received by each photosensor 50 in the element region F can be detected.

＜光電変換装置の製造方法＞
実施形態１の光電変換装置としてのイメージセンサーの製造方法について、図３と図４を用いて説明する。図４は光電変換装置としてのイメージセンサーの製造方法を示す概略部分断面図であり、第２層間絶縁膜７上の製造方法を示す概略断面図である。 <Method for Manufacturing Photoelectric Conversion Device>
A method for manufacturing an image sensor as the photoelectric conversion device of Embodiment 1 will be described with reference to FIGS. FIG. 4 is a schematic partial cross-sectional view showing a manufacturing method of an image sensor as a photoelectric conversion device, and is a schematic cross-sectional view showing a manufacturing method on the second interlayer insulating film 7.

光電変換装置としてのイメージセンサー１００の製造方法は、まず、透明なガラスや不透明なシリコンなどの基板１上に、化学気相堆積（ＣＶＤ）法等によってＳｉＯ2の下地絶縁膜１ａを形成する。
次に、下地絶縁膜１ａ上に、ＣＶＤ法等によって膜厚５０ｎｍ程度の非晶質シリコン膜を形成する。その非晶質シリコン膜をレーザー結晶化法等によって結晶化して、多結晶シリコン膜を形成する。その後、フォトリソグラフィー法等によって島状の多結晶シリコン膜である半導体膜２を形成する。 In the manufacturing method of the image sensor 100 as a photoelectric conversion device, first, a base insulating film 1a of SiO 2 is formed on a substrate 1 such as transparent glass or opaque silicon by a chemical vapor deposition (CVD) method or the like.
Next, an amorphous silicon film having a thickness of about 50 nm is formed on the base insulating film 1a by a CVD method or the like. The amorphous silicon film is crystallized by a laser crystallization method or the like to form a polycrystalline silicon film. Thereafter, the semiconductor film 2 which is an island-shaped polycrystalline silicon film is formed by a photolithography method or the like.

次に、半導体膜２、および下地絶縁膜１ａを覆うように、ＣＶＤ法等によって膜厚１００ｎｍ程度のＳｉＯ2を形成し、ゲート絶縁膜３とする。
スパッタリング法等によって、ゲート絶縁膜３上に膜厚５００ｎｍ程度のＭｏ膜を形成し、フォトリソグラフィー法によって島状のゲート電極３ｇを形成する。
イオン注入法によって、半導体膜２に不純物イオンを注入し、ソース領域２ｓ、ドレイン領域２ｄ、チャネル形成領域２ｃを形成する。
ゲート絶縁膜３とゲート電極３ｇを覆うように、膜厚８００ｎｍ程度のＳｉＯ2膜を形成し、第１層間絶縁膜４とする。 Next, SiO 2 having a thickness of about 100 nm is formed by a CVD method or the like so as to cover the semiconductor film 2 and the base insulating film 1 a to form the gate insulating film 3.
A Mo film having a thickness of about 500 nm is formed on the gate insulating film 3 by a sputtering method or the like, and an island-shaped gate electrode 3g is formed by a photolithography method.
Impurity ions are implanted into the semiconductor film 2 by ion implantation to form a source region 2s, a drain region 2d, and a channel formation region 2c.
A SiO 2 film having a thickness of about 800 nm is formed so as to cover the gate insulating film 3 and the gate electrode 3 g to form the first interlayer insulating film 4.

次に、第１層間絶縁膜４にソース領域２ｓとドレイン領域２ｄに達するコンタクトホール４ａ，４ｂを形成する。その後、第１層間絶縁膜４上とコンタクトホール４ａ，４ｂ内に、スパッタリング法等によって膜厚５００ｎｍ程度のＭｏ膜を形成し、フォトリソグラフィー法によってパターニングして、ソース電極５ｓ、ドレイン電極５ｄ、データ線６を形成する。   Next, contact holes 4 a and 4 b reaching the source region 2 s and the drain region 2 d are formed in the first interlayer insulating film 4. Thereafter, a Mo film having a thickness of about 500 nm is formed on the first interlayer insulating film 4 and in the contact holes 4a and 4b by sputtering or the like, and is patterned by photolithography to form the source electrode 5s, the drain electrode 5d, and the data Line 6 is formed.

第１層間絶縁膜４とソース電極５ｓとドレイン電極５ｄとデータ線６を覆うように、膜厚８００ｎｍ程度のＳｉ3Ｎ4膜を形成し、第２層間絶縁膜７とする。 A Si 3 N 4 film having a thickness of about 800 nm is formed so as to cover the first interlayer insulating film 4, the source electrode 5 s, the drain electrode 5 d, and the data line 6, thereby forming the second interlayer insulating film 7.

図４（ａ）に示すように、第２層間絶縁膜７上に、スパッタリング法等によって導電膜として膜厚５００ｎｍ程度のＭｏ膜８９ａを形成する。その後、Ｍｏ膜８９ａ上に、スパッタリング法等によって、Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂを形成する。Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂは、後のセレン化アニールによってカルコパイライト構造を有する半導体２１となるプリカーサ膜である。プリカーサ膜の合計膜厚は５００ｎｍ程度である。   As shown in FIG. 4A, a Mo film 89a having a thickness of about 500 nm is formed on the second interlayer insulating film 7 as a conductive film by sputtering or the like. Thereafter, a Cu—Ga alloy film 21a and an In film 21b are formed on the Mo film 89a by sputtering or the like. The Cu—Ga alloy film 21a and the In film 21b are precursor films that become the semiconductor 21 having a chalcopyrite structure by subsequent selenization annealing. The total film thickness of the precursor film is about 500 nm.

図４（ｂ）を示し、セレン化アニール工程を説明する。図４（ａ）の工程が終了した後、この基板をセレン化アニールすることによって、プリカーサ膜であるＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂはカルコパイライト構造を有する半導体膜（ＣＩＧＳ膜）２１となる。セレン化アニールは、セレン化水素（Ｈ2Ｓｅ）ガスを含む雰囲気中で、５００℃程度の温度によるアニールである。セレン化アニールの際、Ｍｏ膜８９ａの表面をセレン化し、ＭｏＳｅ2膜８９ｂを形成する。ＭｏＳｅ2膜８９ｂの膜厚は１００ｎｍ程度である。 The selenization annealing process will be described with reference to FIG. After the process of FIG. 4A is completed, the substrate is annealed by selenization, whereby the Cu—Ga alloy film 21a and the In film 21b, which are precursor films, are formed into a semiconductor film (CIGS film) 21 having a chalcopyrite structure. Become. The selenization annealing is annealing at a temperature of about 500 ° C. in an atmosphere containing hydrogen selenide (H 2 Se) gas. During the selenization annealing, the surface of the Mo film 89a is selenized to form a MoSe 2 film 89b. The film thickness of the MoSe 2 film 89b is about 100 nm.

図４（ｃ）に示すように、カルコパイライト構造を有する半導体膜２１をフォトリソグラフィー法によってパターニングする。   As shown in FIG. 4C, the semiconductor film 21 having a chalcopyrite structure is patterned by a photolithography method.

図４（ｄ）に示すように、ＭｏＳｅ2膜８９ｂとＭｏ膜８９ａをフォトリソグラフィー法によってパターニングし、下部電極８と遮光膜９を形成する。 As shown in FIG. 4D, the MoSe 2 film 89b and the Mo film 89a are patterned by photolithography to form the lower electrode 8 and the light shielding film 9.

次に、図３に示すように、半導体膜２１と下部電極８と遮光膜９と第２層間絶縁膜７を覆うように、膜厚５００ｎｍ程度のＳｉ3Ｎ4膜を形成し、第３層間絶縁膜１１とする。
第３層間絶縁膜１１に半導体膜２１に達するコンタクトホール１１ａを形成する。その後、第３層間絶縁膜１１上とコンタクトホール１１ａ内に、ＣＢＤ（Ｃｈｅｍｉｃａｌ Ｂａｔｈ Ｄｅｐｏｓｉｔｉｏｎ）法等によって、膜厚５０ｎｍ程度のＣｄＳ膜を形成し、フォトリソグラフィー法によってパターニングして、バッファー層２２を形成する。
第３層間絶縁膜１１と第２層間絶縁膜７に、ドレイン電極５ｄに達するコンタクトホール１１ｂを形成する。その後、第３層間絶縁膜１１上とバッファー層２２上とコンタクトホール１１ｂ内に、スパッタリング法等によって、膜厚１００ｎｍ程度のＩＴＯ膜を形成し、フォトリソグラフィー法によってパターニングして、透明電極２３を形成する。
このようにして、実施形態１の光電変換装置が形成される。 Next, as shown in FIG. 3, an Si 3 N 4 film having a thickness of about 500 nm is formed so as to cover the semiconductor film 21, the lower electrode 8, the light shielding film 9, and the second interlayer insulating film 7, and the third interlayer is formed. The insulating film 11 is used.
A contact hole 11 a reaching the semiconductor film 21 is formed in the third interlayer insulating film 11. Thereafter, a CdS film having a thickness of about 50 nm is formed on the third interlayer insulating film 11 and in the contact hole 11a by a CBD (Chemical Bath Deposition) method or the like, and patterned by a photolithography method to form the buffer layer 22 To do.
A contact hole 11 b reaching the drain electrode 5 d is formed in the third interlayer insulating film 11 and the second interlayer insulating film 7. Thereafter, an ITO film having a thickness of about 100 nm is formed on the third interlayer insulating film 11, the buffer layer 22 and the contact hole 11b by sputtering or the like, and patterned by photolithography to form the transparent electrode 23. To do.
In this way, the photoelectric conversion device of Embodiment 1 is formed.

上述した実施形態１によれば、以下の効果を得ることができる。
このような光電変換装置としてのイメージセンサーは、ＴＦＴ１０への光の入射を防止する為の遮光膜９が形成されており、遮光膜９はＭｏからなる導電膜９ａとＭｏＳｅ2からなる半導体膜９ｂとで構成されている。半導体膜９ｂは禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であるので、半導体膜９ｂは上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜を金属材料だけで形成するのではなく、VIＡ（６Ａ）族元素を含む半導体膜も形成することにより、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置としてのイメージセンサーを提供することができる。 According to the first embodiment described above, the following effects can be obtained.
Image sensor as such photoelectric conversion device, the light shielding film 9 is formed for preventing light from entering the TFT 10, the light shielding film 9 is semiconductor film 9b made of a conductive film 9a and MoSe 2 made of Mo It consists of and. Since the semiconductor film 9b is a semiconductor having a forbidden band width of about 1.35 to 1.41 eV, the semiconductor film 9b absorbs light having energy equal to or greater than the forbidden band width, and the reflectance of the light shielding film is reduced. In this way, since the light-shielding film is not formed of only a metal material, but also by forming a semiconductor film containing a VIA (6A) group element, light reflected by the light-shielding film is reduced. The amount of light incident on the photoelectric conversion unit in a different location from the unit is reduced. As a result, an image sensor as a photoelectric conversion device that can obtain a desired image can be provided.

（実施形態２）
＜光電変換装置＞
実施形態２の光電変換装置としてのイメージセンサーについて、図１、図２、図５を参照して説明する。
図５は、実施形態２において、図２のＡ−Ａ’線で切ったフォトセンサーの構造を示す概略断面図である。なお、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。 (Embodiment 2)
<Photoelectric conversion device>
An image sensor as a photoelectric conversion device of Embodiment 2 will be described with reference to FIGS. 1, 2, and 5.
FIG. 5 is a schematic cross-sectional view showing the structure of the photosensor taken along the line AA ′ in FIG. 2 in the second embodiment. In addition, about the component same as Embodiment 1, the same number is used and the overlapping description is abbreviate | omitted.

実施形態２において、実施形態１と異なる点は、下部電極８と遮光膜９の構造であり、本実施形態２の説明では、下部電極８０、遮光膜９０として説明する。
図５に示すように、実施形態２のイメージセンサー５１において、第２層間絶縁膜７上には、フォトダイオード２０の下部電極８０が形成されている。下部電極８０は、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜８ａと、導電膜８ａの上面と側面に形成された、VIＡ（６Ａ）族元素のＳｅを含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜８０ｂとで形成されている。下部電極８０は、図１（ｂ）の定電位線１２を兼ねるものである。 The second embodiment is different from the first embodiment in the structure of the lower electrode 8 and the light shielding film 9. In the description of the second embodiment, the lower electrode 80 and the light shielding film 90 will be described.
As shown in FIG. 5, in the image sensor 51 of the second embodiment, the lower electrode 80 of the photodiode 20 is formed on the second interlayer insulating film 7. The lower electrode 80 includes an island-like conductive film 8a made of Mo having a thickness of about 500 nm, and MoSe 2 having a thickness of about 100 nm containing Se of a VIA (6A) group element formed on the upper and side surfaces of the conductive film 8a. The semiconductor film 80b is made of. The lower electrode 80 also serves as the constant potential line 12 in FIG.

第２層間絶縁膜７上であって、基板の膜厚方向から見て（基板の平面視）ＴＦＴ１０と重なる領域に、島状の遮光膜９０が形成されている。より具体的には、遮光膜９０は、基板の膜厚方向から見て半導体膜２と重なる領域に形成されている。この遮光膜９０よって、ＴＦＴ１０への光の入射、特に半導体膜２への光の入射を防いでいる。遮光膜９０は、下部電極８０と同様に、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜９ａと、導電膜９ａの上面と側面に形成された、VIＡ（６Ａ）族元素のＳｅを含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜９０ｂとで形成されている。
上記の下部電極８０と遮光膜９０の構造以外は、実施形態２は実施形態１と同じである。 An island-shaped light shielding film 90 is formed on the second interlayer insulating film 7 in a region overlapping with the TFT 10 when viewed from the film thickness direction of the substrate (plan view of the substrate). More specifically, the light shielding film 90 is formed in a region overlapping the semiconductor film 2 when viewed from the film thickness direction of the substrate. The light shielding film 90 prevents light from entering the TFT 10, particularly light from entering the semiconductor film 2. Like the lower electrode 80, the light shielding film 90 includes an island-shaped conductive film 9a made of Mo having a thickness of about 500 nm, and Se of a VIA (6A) group element formed on the upper surface and side surfaces of the conductive film 9a. The semiconductor film 90b is made of MoSe 2 having a thickness of about 100 nm.
The second embodiment is the same as the first embodiment except for the structure of the lower electrode 80 and the light shielding film 90 described above.

＜光電変換装置の製造方法＞
実施形態２の光電変換装置としてのイメージセンサーの製造方法について、図５と図６を用いて説明する。
図６は、光電変換装置としてのイメージセンサーの製造方法を示す概略部分断面図であり、第２層間絶縁膜７上の製造方法を示す概略断面図である。
実施形態２において、実施形態１と異なる点は、下部電極８０と遮光膜９０の構造である。第２層間絶縁膜７を形成する工程までは、実施形態１と同じであるため説明を省略する。 <Method for Manufacturing Photoelectric Conversion Device>
A manufacturing method of an image sensor as the photoelectric conversion device of Embodiment 2 will be described with reference to FIGS.
FIG. 6 is a schematic partial cross-sectional view showing a manufacturing method of an image sensor as a photoelectric conversion device, and a schematic cross-sectional view showing a manufacturing method on the second interlayer insulating film 7.
The second embodiment is different from the first embodiment in the structure of the lower electrode 80 and the light shielding film 90. The steps up to the step of forming the second interlayer insulating film 7 are the same as those in the first embodiment, and thus the description thereof is omitted.

図６（ａ）に示すように、第２層間絶縁膜７上に、スパッタリング法等によって導電膜として膜厚５００ｎｍ程度のＭｏ膜８９ａを形成する。
図６（ｂ）に示すように、Ｍｏ膜８９ａをフォトリソグラフィー法によってパターニングし、下部電極８０の一部となるＭｏからなる導電膜８ａと、遮光膜９０の一部となるＭｏからなる導電膜９ａを形成する。
図６（ｃ）に示すように、第２層間絶縁膜７、導電膜８ａ、及び導電膜９ａを覆うように、スパッタリング法等によって、Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂを形成する。Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂは、後のセレン化アニールによってカルコパイライト構造を有する半導体２１となるプリカーサ膜である。プリカーサ膜の合計膜厚は５００ｎｍ程度である。 As shown in FIG. 6A, a Mo film 89a having a thickness of about 500 nm is formed as a conductive film on the second interlayer insulating film 7 by a sputtering method or the like.
As shown in FIG. 6B, the Mo film 89 a is patterned by photolithography, and a conductive film 8 a made of Mo that becomes a part of the lower electrode 80 and a conductive film made of Mo that becomes a part of the light shielding film 90. 9a is formed.
As shown in FIG. 6C, a Cu—Ga alloy film 21a and an In film 21b are formed by sputtering or the like so as to cover the second interlayer insulating film 7, the conductive film 8a, and the conductive film 9a. The Cu—Ga alloy film 21a and the In film 21b are precursor films that become the semiconductor 21 having a chalcopyrite structure by subsequent selenization annealing. The total film thickness of the precursor film is about 500 nm.

図６（ｄ）を示し、セレン化アニール工程を説明する。図６（ｃ）の工程が終了した後、この基板をセレン化アニールすることによって、プリカーサ膜であるＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂはカルコパイライト構造を有する半導体膜２１となる。セレン化アニールは、Ｈ2Ｓｅガスを含む雰囲気中で、５００℃程度の温度によるアニールである。セレン化アニールの際、導電膜８ａ、及び導電膜９ａの上面及び側面をセレン化し、ＭｏＳｅ2からなる半導体膜８０ｂ，９０ｂを形成する。半導体膜８０ｂ，９０ｂの膜厚は１００ｎｍ程度である。このようにして、Ｍｏからなる導電膜８ａ，９ａの上面、及び側面にＭｏＳｅ2からなる半導体膜８０ｂ，９０ｂが設けられた下部電極８０と遮光膜９０を形成する。
図６（ｅ）に示すように、カルコパイライト構造を有する半導体膜２１をフォトリソグラフィー法によってパターニングする。
以降の工程は、実施形態１と同じである。
このようにして、実施形態２の光電変換装置が形成される。 The selenization annealing process will be described with reference to FIG. After the step of FIG. 6C is completed, the substrate is annealed by selenization, whereby the Cu—Ga alloy film 21a and the In film 21b, which are precursor films, become the semiconductor film 21 having a chalcopyrite structure. The selenization annealing is annealing at a temperature of about 500 ° C. in an atmosphere containing H 2 Se gas. In the selenization annealing, the upper surfaces and side surfaces of the conductive film 8a and the conductive film 9a are selenized to form semiconductor films 80b and 90b made of MoSe 2 . The film thickness of the semiconductor films 80b and 90b is about 100 nm. In this manner, the lower electrode 80 and the light shielding film 90 in which the semiconductor films 80b and 90b made of MoSe 2 are provided on the upper and side surfaces of the conductive films 8a and 9a made of Mo are formed.
As shown in FIG. 6E, the semiconductor film 21 having a chalcopyrite structure is patterned by a photolithography method.
The subsequent steps are the same as those in the first embodiment.
In this way, the photoelectric conversion device of Embodiment 2 is formed.

上述した実施形態２によれば、以下の効果を得ることができる。
このような光電変換装置としてのイメージセンサーは、ＴＦＴ１０への光の入射を防止する為の遮光膜９０が形成されており、遮光膜９０は導電膜９ａと半導体膜９０ｂとで構成されている。実施形態２では、半導体膜９０ｂは導電膜９ａの上面だけでなく、側面にも形成されている。半導体膜９０ｂは禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であるので、半導体膜９０ｂは上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜９０の上面及び側面の反射率が低下する。このように、遮光膜９０を金属材料だけで形成するのではなく、VIＡ（６Ａ）族元素を含む半導体膜９０ｂも形成することにより、遮光膜９０で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。実施形態２では、遮光膜９０の上面と側面がVIＡ（６Ａ）族元素を含む半導体膜９０ｂであるので、実施形態１に比べて遮光膜９０での光の反射が少なくなる。その結果、所望の画像を得ることができる光電変換装置としてのイメージセンサーを提供することができる。 According to the second embodiment described above, the following effects can be obtained.
In such an image sensor as a photoelectric conversion device, a light shielding film 90 for preventing light from entering the TFT 10 is formed, and the light shielding film 90 includes a conductive film 9a and a semiconductor film 90b. In the second embodiment, the semiconductor film 90b is formed not only on the upper surface of the conductive film 9a but also on the side surfaces. Since the semiconductor film 90b is a semiconductor having a forbidden band width of about 1.35 to 1.41 eV, the semiconductor film 90b absorbs light having energy equal to or greater than the forbidden band width, and the reflectance of the upper and side surfaces of the light shielding film 90 is reduced. Decreases. As described above, since the light shielding film 90 is not formed of only the metal material but also the semiconductor film 90b containing the VIA (6A) group element is formed, the light reflected by the light shielding film 90 is reduced, so that the light is originally incident. Less light is incident on the photoelectric conversion unit at a different location from the photoelectric conversion unit. In the second embodiment, since the upper surface and the side surface of the light shielding film 90 are the semiconductor film 90b containing a VIA (6A) group element, light reflection at the light shielding film 90 is less than that in the first embodiment. As a result, an image sensor as a photoelectric conversion device that can obtain a desired image can be provided.

（実施形態３）
＜生体認証装置＞
次に、本実施形態の電子機器としての生体認証装置について、図７を参照して説明する。図７（ａ）は生体認証装置を示す概略斜視図、同図（ｂ）は概略断面図である。 (Embodiment 3)
<Biometric authentication device>
Next, a biometric authentication device as an electronic apparatus according to the present embodiment will be described with reference to FIG. FIG. 7A is a schematic perspective view showing the biometric authentication device, and FIG. 7B is a schematic cross-sectional view.

図７（ａ）及び（ｂ）に示すように、本実施形態の電子機器としての生体認証装置５００は、指の静脈パターンを光検出（撮像）して、予め登録された個人ごとの静脈パターンと比較することで、生体認証装置５００にかざされた指を持つ個人を特定して認証する装置である。
具体的には、かざされた指を所定の場所に配置する溝を有した被写体受け部５０２と、上記実施形態の光電変換装置としてのイメージセンサー１００が取り付けられた撮像部５０４と、被写体受け部５０２と撮像部５０４との間に配置されたマイクロレンズアレイ５０３と、を備えている。 As shown in FIGS. 7A and 7B, the biometric authentication device 500 as an electronic apparatus according to the present embodiment detects (captures) a finger vein pattern and registers a vein pattern for each individual registered in advance. By comparing with the biometric authentication device 500, the individual holding the finger is identified and authenticated.
Specifically, a subject receiving unit 502 having a groove for placing a held finger at a predetermined location, an imaging unit 504 to which the image sensor 100 as the photoelectric conversion device of the embodiment is attached, and a subject receiving unit And a microlens array 503 disposed between the imaging unit 504 and the imaging unit 504.

被写体受け部５０２には、溝に沿って両側に複数配置された光源５０１が内蔵されている。光源５０１は、外光に影響されずに静脈パターンを撮像するため、可視光以外の近赤外光を射出する例えば発光ダイオード（ＬＥＤ）やＥＬ素子などが用いられている。
光源５０１によって指の中の静脈パターンが照明され、その映像光がマイクロレンズアレイ５０３に設けられたマイクロレンズ５０３ａによってイメージセンサー１００に向けて集光される。マイクロレンズ５０３ａは、イメージセンサー１００のフォトセンサー５０ごとに対応して設けても良いし、複数のフォトセンサー５０と対となるように設けても良い。 The subject receiver 502 includes a plurality of light sources 501 arranged on both sides along the groove. The light source 501 uses, for example, a light emitting diode (LED) or an EL element that emits near-infrared light other than visible light in order to capture a vein pattern without being affected by external light.
The vein pattern in the finger is illuminated by the light source 501, and the image light is condensed toward the image sensor 100 by the microlens 503 a provided in the microlens array 503. The microlens 503a may be provided corresponding to each photosensor 50 of the image sensor 100, or may be provided so as to be paired with a plurality of photosensors 50.

なお、光源５０１を内蔵した被写体受け部５０２とマイクロレンズアレイ５０３との間に、複数の光源５０１による照明光の輝度ムラを補正する光学補償板を設けても良い。
このような生体認証装置５００によれば、近赤外光を受光して、照明された静脈パターンを映像パターンとして正確に出力可能なイメージセンサー１００を備えているので、確実に生体（人体）を認証することができる。 Note that an optical compensator for correcting luminance unevenness of illumination light from the plurality of light sources 501 may be provided between the subject receiving unit 502 incorporating the light source 501 and the microlens array 503.
According to such a biometric authentication apparatus 500, the image sensor 100 that receives near-infrared light and can accurately output the illuminated vein pattern as a video pattern is provided. It can be authenticated.

なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。   Note that the present invention is not limited to the above-described embodiment, and various modifications and improvements can be added to the above-described embodiment. A modification will be described below.

（変形例１）
上記実施形態のイメージセンサー１００において、フォトセンサー５０の電気的な構成とその接続は、これに限定されない。例えば、フォトダイオード２０からの電気的な出力をＴＦＴ１０のゲート電極３ｇに接続して、ソース電極５ｓとドレイン電極５ｄとの間の電圧や電流の変化として受光を検出するとしても良い。 (Modification 1)
In the image sensor 100 of the above embodiment, the electrical configuration of the photosensor 50 and its connection are not limited to this. For example, the electrical output from the photodiode 20 may be connected to the gate electrode 3g of the TFT 10 to detect light reception as a change in voltage or current between the source electrode 5s and the drain electrode 5d.

（変形例２）
上記実施形態のイメージセンサー１００において、カルコパイライト構造を有する半導体膜２１と、遮光膜９，９０と、下部電極８，８０とに含まれるVIＡ（６Ａ）族元素はセレン（Ｓｅ）としたが、必ずしもＳｅに限定されない。例えば、VIＡ（６Ａ）族元素を硫黄（Ｓ）とし、カルコパイライト構造を有する半導体膜をＣＩＳ膜とし、遮光膜はＭｏ膜とＭｏＳ2膜から構成されても良い。また、カルコパイライト構造を有する半導体膜と、遮光膜と、下部電極とに含まれるVIＡ（６Ａ）族元素は、ＳｅとＳの２元素でも良い。 (Modification 2)
In the image sensor 100 of the above embodiment, the VIA (6A) group element included in the semiconductor film 21 having the chalcopyrite structure, the light shielding films 9 and 90, and the lower electrodes 8 and 80 is selenium (Se). It is not necessarily limited to Se. For example, the VIA (6A) group element may be sulfur (S), the semiconductor film having a chalcopyrite structure may be a CIS film, and the light shielding film may be composed of a Mo film and a MoS 2 film. Further, the VIA (6A) group element contained in the semiconductor film having a chalcopyrite structure, the light shielding film, and the lower electrode may be two elements of Se and S.

（変形例３）
上記実施形態の光電変換装置の製造方法において、プリカーサ膜はＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂとしたが、これに限定されない。例えば、Ｃｕ―Ｇａ合金膜の代わりに、Ｃｕ膜を成膜しても良い。この場合、カルコパイライト構造を有する半導体膜は、ＣＩＳ膜となる。また、成膜順序を変更して、Ｉｎ膜を成膜した後に、Ｃｕ−Ｇａ合金膜やＣｕ膜を成膜しても良い。更に、積層数を増やして、Ｃｕ―Ｇａ合金膜とＩｎ膜を何層にも積層しても良い。また、積層膜ではなく、Ｃｕ―Ｉｎ−Ｇａ合金膜やＣｕ−Ｉｎ合金膜を成膜しても良い。 (Modification 3)
In the method for manufacturing a photoelectric conversion device according to the above embodiment, the precursor film is the Cu—Ga alloy film 21a and the In film 21b, but is not limited thereto. For example, a Cu film may be formed instead of the Cu—Ga alloy film. In this case, the semiconductor film having a chalcopyrite structure is a CIS film. Further, the Cu—Ga alloy film or the Cu film may be formed after the In film is formed by changing the film formation order. Further, the Cu—Ga alloy film and the In film may be stacked in any number by increasing the number of stacked layers. Further, instead of a laminated film, a Cu—In—Ga alloy film or a Cu—In alloy film may be formed.

（変形例４）
上記実施形態のイメージセンサー１００が搭載される電子機器は、生体認証装置５００に限定されない。例えば、指紋や眼球の虹彩を撮像する固体撮像装置にも適用することができる。 (Modification 4)
The electronic device on which the image sensor 100 of the above embodiment is mounted is not limited to the biometric authentication device 500. For example, the present invention can be applied to a solid-state imaging device that images a fingerprint or an iris of an eyeball.

１…基板、１ａ…下地絶縁膜、２…半導体膜、２ｃ…チャネル形成領域、２ｓ…ソース領域、２ｄ…ドレイン領域、３…ゲート絶縁膜、３ａ…走査線、３ｂ…定電位線、３ｇ…ゲート電極、４…第１層間絶縁膜、５ｓ…ソース電極、５ｄ…ドレイン電極、６…データ線、７…第２層間絶縁膜、８，８０…下部電極、８ａ…導電膜（Ｍｏ膜）、８ｂ，８０ｂ…VIＡ（６Ａ）族元素を含む半導体膜（ＭｏＳｅ2膜）、９，９０…遮光膜、９ａ…導電膜（Ｍｏ膜）、９ｂ，９０ｂ…VIＡ（６Ａ）族元素を含む半導体膜（ＭｏＳｅ2膜）、１０…薄膜トランジスター（ＴＦＴ）、１１…第３層間絶縁膜、１２…定電位線、２０…光電変換部としてのフォトダイオード、２１…カルコパイライト構造を有する半導体膜、２１ａ…プリカーサ膜（Ｃｕ―Ｇａ合金膜）、２１ｂ…プリカーサ膜（Ｉｎ膜）、２２…バッファー層、２３…透明電極、３０…保持容量、５０…光電変換素子としてのフォトセンサー、８９ａ…導電膜（Ｍｏ膜）、１００…光電変換装置としてのイメージセンサー、１０１…データ線回路、１０２…走査線回路、５００…電子機器としての生体認証装置、５０１…光源、５０２…被写体受け部、５０３…マイクロレンズアレイ、５０３ａ…マイクロレンズ、５０４…撮像部、Ｆ…素子領域 DESCRIPTION OF SYMBOLS 1 ... Substrate, 1a ... Base insulating film, 2 ... Semiconductor film, 2c ... Channel formation region, 2s ... Source region, 2d ... Drain region, 3 ... Gate insulating film, 3a ... Scan line, 3b ... Constant potential line, 3g ... Gate electrode, 4 ... first interlayer insulating film, 5s ... source electrode, 5d ... drain electrode, 6 ... data line, 7 ... second interlayer insulating film, 8, 80 ... lower electrode, 8a ... conductive film (Mo film), 8b, 80b ... Semiconductor film containing VIA (6A) group element (MoSe 2 film), 9, 90 ... Light shielding film, 9a ... Conductive film (Mo film), 9b, 90b ... Semiconductor film containing VIA (6A) group element (MoSe 2 film), 10 ... thin film transistor (TFT), 11 ... third interlayer insulating film, 12 ... constant potential line, 20 ... photodiode as a photoelectric conversion part, 21 ... semiconductor film having chalcopyrite structure, 21a ... Precursor film (Cu-Ga Gold film), 21b ... Precursor film (In film), 22 ... Buffer layer, 23 ... Transparent electrode, 30 ... Retention capacity, 50 ... Photosensor as photoelectric conversion element, 89a ... Conductive film (Mo film), 100 ... Photoelectric Image sensor as a conversion device, 101 ... Data line circuit, 102 ... Scanning line circuit, 500 ... Biometric authentication device as electronic equipment, 501 ... Light source, 502 ... Subject receiver, 503 ... Micro lens array, 503a ... Micro lens, 504 ... Imaging unit, F ... Element region

Claims (7)

基板の一方面側に設けられたスイッチング素子と、
前記スイッチング素子を覆うように設けられた層間絶縁膜と、
前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に設けられた遮光膜と、
前記層間絶縁膜上に設けられた下部電極と、
前記下部電極上に設けられたカルコパイライト構造を有する半導体膜と、を備え、
前記遮光膜と前記下部電極と前記半導体膜には、VIＡ（６Ａ）族元素が含まれていることを特徴とする光電変換装置。 A switching element provided on one side of the substrate;
An interlayer insulating film provided so as to cover the switching element;
A light-shielding film provided on the interlayer insulating film and in a region overlapping with the switching element as viewed from the film thickness direction of the substrate;
A lower electrode provided on the interlayer insulating film;
A semiconductor film having a chalcopyrite structure provided on the lower electrode,
The photoelectric conversion device, wherein the light shielding film, the lower electrode, and the semiconductor film contain a VIA (6A) group element. 前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことを特徴とする請求項１に記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the VIA (6A) group element includes at least one of selenium and sulfur. 前記遮光膜、及び前記下部電極は、モリブデンを含むことを特徴とする請求項２に記載の光電変換装置。   The photoelectric conversion device according to claim 2, wherein the light shielding film and the lower electrode contain molybdenum. 基板の一方面側にスイッチング素子を形成する工程と、
前記スイッチング素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に遮光膜を形成する工程と、
前記層間絶縁膜上に下部電極を形成する工程と、
前記下部電極上にカルコパイライト構造を有する半導体膜を形成する工程と、を備え、
前記半導体膜には、VIＡ（６Ａ）族元素が含まれており、
前記半導体膜を形成する工程において、前記遮光膜と前記下部電極を、前記VIＡ（６Ａ）族元素と反応させ、前記VIＡ（６Ａ）族元素を含む遮光膜と前記VIＡ（６Ａ）族元素を含む下部電極を形成することを特徴とする光電変換装置の製造方法。 Forming a switching element on one side of the substrate;
Forming an interlayer insulating film so as to cover the switching element;
Forming a light shielding film on the interlayer insulating film and in a region overlapping with the switching element when viewed from the film thickness direction of the substrate;
Forming a lower electrode on the interlayer insulating film;
Forming a semiconductor film having a chalcopyrite structure on the lower electrode,
The semiconductor film contains a VIA (6A) group element,
In the step of forming the semiconductor film, the light shielding film and the lower electrode are reacted with the VIA (6A) group element to include the light shielding film containing the VIA (6A) group element and the VIA (6A) group element. A method for manufacturing a photoelectric conversion device, comprising forming a lower electrode. 前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことを特徴とする請求項４に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 4, wherein the VIA (6A) group element includes at least one of selenium and sulfur. 前記遮光膜、及び前記下部電極は、モリブデンを含むことを特徴とする請求項５に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 5, wherein the light shielding film and the lower electrode contain molybdenum. 請求項１乃至３のいずれか一項に記載の光電変換装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the photoelectric conversion device according to any one of claims 1 to 3.
JP2013081028A 2013-04-09 2013-04-09 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus Pending JP2014204053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013081028A JP2014204053A (en) 2013-04-09 2013-04-09 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013081028A JP2014204053A (en) 2013-04-09 2013-04-09 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2014204053A true JP2014204053A (en) 2014-10-27

Family

ID=52354204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081028A Pending JP2014204053A (en) 2013-04-09 2013-04-09 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2014204053A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2913852A1 (en) * 2014-02-28 2015-09-02 Seiko Epson Corporation Photoelectric conversion apparatus, manufacturing method of photoelectric conversion apparatus, and electronic device
EP3029741A1 (en) * 2014-12-05 2016-06-08 Seiko Epson Corporation Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2016111322A (en) * 2014-12-05 2016-06-20 セイコーエプソン株式会社 Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2019216244A (en) * 2015-09-18 2019-12-19 株式会社半導体エネルギー研究所 Imaging apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2913852A1 (en) * 2014-02-28 2015-09-02 Seiko Epson Corporation Photoelectric conversion apparatus, manufacturing method of photoelectric conversion apparatus, and electronic device
JP2015162632A (en) * 2014-02-28 2015-09-07 セイコーエプソン株式会社 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus
US9343501B2 (en) 2014-02-28 2016-05-17 Seiko Epson Corporation Photoelectric conversion apparatus, manufacturing method of photoelectric conversion apparatus, and electronic device
EP3029741A1 (en) * 2014-12-05 2016-06-08 Seiko Epson Corporation Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2016111322A (en) * 2014-12-05 2016-06-20 セイコーエプソン株式会社 Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
US9876049B2 (en) 2014-12-05 2018-01-23 Seiko Epson Corporation Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2019216244A (en) * 2015-09-18 2019-12-19 株式会社半導体エネルギー研究所 Imaging apparatus
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10917597B2 (en) 2015-09-18 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device comprising a pixel including transistors using back gate electrical connections
JP2021184490A (en) * 2015-09-18 2021-12-02 株式会社半導体エネルギー研究所 Imaging apparatus

Similar Documents

Publication Publication Date Title
JP6451059B2 (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
US9000541B2 (en) Photoelectric conversion device and electronic apparatus
US9634174B2 (en) Photoelectric conversion apparatus and electronic device
US9614115B2 (en) Semiconductor device and method for manufacturing the same
CN104377215B (en) Photographing element and photographic device
WO2015141777A1 (en) Light detection device
WO2016195000A1 (en) Photosensor substrate
TW201943092A (en) Light-detecting device with infrared pixel-integrating display screen
CN108470783B (en) Photosensitive element and manufacturing method thereof, display panel and manufacturing method thereof
JP2014204053A (en) Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus
TWI673884B (en) Light detecting device and light detecting device
JP2015056484A (en) Photoelectric conversion device, method of manufacturing photoelectric conversion device, and electronic apparatus
US10700118B2 (en) Multispectral imaging device
JP6443061B2 (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2015056512A (en) Photoelectric conversion device, method of manufacturing the same, and electronic apparatus
JP6661900B2 (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
US9876049B2 (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic apparatus
JP2019009367A (en) Method for manufacturing photoelectric conversion device, photoelectric conversion device, and electronic equipment
US20200006413A1 (en) Photoelectric conversion device, electronic apparatus, and method for manufacturing photoelectric conversion device
JP2019009207A (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, and electronic equipment
JP2014120627A (en) Photoelectric conversion device and method of manufacturing the same
JP2016100458A (en) Method of manufacturing photoelectric conversion device and method of manufacturing electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150113