JP2014192382A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2014192382A
JP2014192382A JP2013067383A JP2013067383A JP2014192382A JP 2014192382 A JP2014192382 A JP 2014192382A JP 2013067383 A JP2013067383 A JP 2013067383A JP 2013067383 A JP2013067383 A JP 2013067383A JP 2014192382 A JP2014192382 A JP 2014192382A
Authority
JP
Japan
Prior art keywords
film
metal
forming
oxide film
sro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013067383A
Other languages
Japanese (ja)
Inventor
Yoshiki Kamata
善己 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013067383A priority Critical patent/JP2014192382A/en
Publication of JP2014192382A publication Critical patent/JP2014192382A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To simply form a non-metal Ge compound layer of Sr or Ba at a boundary face between a Ge-based semiconductor region and an insulation film to achieve reduced manufacturing cost and improved electrical characteristics of a semiconductor device.SOLUTION: A semiconductor device manufacturing method comprises: a process of forming an oxide film 12 containing Sr or Ba on a Ge-based semiconductor region 11; a process of forming a metal film 13 on the oxide film 12; a process of performing a heat treatment to form a metal oxide film 23 by oxidizing the metal film 13 by oxygen in the oxide film 12 and form an Sr film 22 or a Ba film by reducing the oxide film 12; a process of reacting the Sr film 22 or the Ba film with the semiconductor region 11 to form a non-metal compound layer 32; and a process of forming a gate electrode 15 on the metal oxide film 23.

Description

本発明は、Geを主成分とする半導体領域上にSr又はBaとの非金属化合物層を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device having a nonmetallic compound layer of Sr or Ba on a semiconductor region containing Ge as a main component.

Ge−MIS(Metal Insulator Semiconductor)デバイスの技術的課題の1つとして、絶縁体/Ge基板間の界面の熱的不安定性が挙げられる。特に、界面から還元性ガスGeOが脱ガスすることが問題である。この脱ガスに伴い、界面特性の劣化、更には移動度の低下が懸念されている。   One technical problem of Ge-MIS (Metal Insulator Semiconductor) devices is thermal instability at the interface between the insulator and the Ge substrate. In particular, the problem is that the reducing gas GeO is degassed from the interface. Along with this degassing, there are concerns about deterioration of interface characteristics and further reduction of mobility.

解決方法の一つとしては、界面Ge酸化物にNやZrを混ぜることで界面の熱安定性が増し、脱ガスを抑制できることが報告されている(非特許文献1参照)。しかしながら、この方法はGe酸化物の影響で界面特性が悪く、移動度も低かった。   As one of the solutions, it has been reported that mixing N or Zr with interfacial Ge oxide increases the thermal stability of the interface and can suppress degassing (see Non-Patent Document 1). However, this method has poor interface characteristics and low mobility due to the influence of the Ge oxide.

別の解決方法として、絶縁膜/Ge界面に熱不安定なGe酸化物を形成しない方法も検討されている。例えば、プラズマ窒化によってGe34 を形成する方法(非特許文献2参照)やSiキャップ層をGe基板上に形成する方法(非特許文献1参照)により、界面Ge酸化物層形成を抑制する方法が検討されている。 As another solution, a method in which a thermally unstable Ge oxide is not formed at the insulating film / Ge interface has been studied. For example, interfacial Ge oxide layer formation is suppressed by a method of forming Ge 3 N 4 by plasma nitriding (see Non-Patent Document 2) or a method of forming a Si cap layer on a Ge substrate (see Non-Patent Document 1). A method is being considered.

しかし、プラズマ窒化は、フレッシュな反応界面を形成でき界面特性の向上が期待される反面、窒素が界面へ導入されることに伴い移動度の劣化が懸念される。Siキャップ層の形成は、Si/Ge界面の格子乗数ミスマッチによって生じる結晶欠陥に伴う移動度の劣化、絶縁膜/Si界面へのGe拡散及びそれに伴うGe酸化物界面層の形成や、絶縁膜/基板界面特性の劣化等が懸念される。   However, plasma nitridation can form a fresh reaction interface and is expected to improve interface characteristics, but there is a concern that mobility deteriorates as nitrogen is introduced into the interface. The formation of the Si cap layer includes the deterioration of mobility due to crystal defects caused by lattice multiplier mismatch at the Si / Ge interface, the Ge diffusion to the insulating film / Si interface and the formation of the Ge oxide interface layer, and the insulating film / There is concern about deterioration of substrate interface characteristics.

一方、非酸化物かつ非金属であるストロンチウム・ゲルマニウム化合物(SrGex)はMISデバイスにおける絶縁膜/Ge界面の界面層として良好に機能することが報告されている(特許文献1参照)。しかし、デバイス作製においては、大気中での反応性が高い金属Srを用いるため基本的に超高真空を必要とし、素子作製に時間がかかる。このため、簡便なデバイス作製プロセスが望まれていた。   On the other hand, it has been reported that a non-oxide and non-metal strontium-germanium compound (SrGex) functions well as an interface layer of an insulating film / Ge interface in a MIS device (see Patent Document 1). However, in device fabrication, a metal Sr that is highly reactive in the atmosphere is used, so an ultrahigh vacuum is basically required, and device fabrication takes time. For this reason, a simple device fabrication process has been desired.

特開2010−67929号公報JP 2010-67929 A

Kamata, Y., Materials Today (2008) 11, 30Kamata, Y., Materials Today (2008) 11, 30 Takagi, S., et al., Microelectron. Eng. (2007) 84, 2314Takagi, S., et al., Microelectron. Eng. (2007) 84, 2314

本発明は、上記事情を考慮してなされたものであって、その目的とするところは、Geを主成分とする半導体領域と絶縁膜との界面に、Sr若しくはBaの非金属化合物層を簡便に形成することができ、半導体装置の製造コストの低減及び電気的特性の向上に寄与し得る半導体装置の製造方法を提供することである。   The present invention has been made in view of the above circumstances, and the object of the present invention is to easily provide a non-metallic compound layer of Sr or Ba at the interface between a semiconductor region mainly containing Ge and an insulating film. It is an object of the present invention to provide a method for manufacturing a semiconductor device, which can be formed in a continuous manner and can contribute to a reduction in manufacturing cost of a semiconductor device and an improvement in electrical characteristics.

本発明の一態様に係わる半導体装置の製造方法は、Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、前記金属酸化膜上にゲート電極を形成する工程と、を含むことを特徴と。   A method for manufacturing a semiconductor device according to one embodiment of the present invention includes a step of forming an oxide film containing Sr or Ba over a semiconductor region containing Ge as a main component, and a step of forming a metal film over the oxide film. And a step of performing heat treatment after forming the metal film to oxidize the metal film with oxygen in the oxide film to form a metal oxide film and reducing the oxide film to form an Sr film or a Ba film. And a step of reacting the Sr film or Ba film with the semiconductor region to form a nonmetallic compound layer, and a step of forming a gate electrode on the metal oxide film.

また、本発明の別の一態様に係わる半導体装置の製造方法は、Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、前記保護絶縁膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、前記保護絶縁膜上に、又は前記保護絶縁膜を除去した後で前記金属酸化膜上にゲート電極を形成する工程と、を含むことを特徴とする。   The method for manufacturing a semiconductor device according to another aspect of the present invention includes a step of forming an oxide film containing Sr or Ba over a semiconductor region containing Ge as a main component, and a metal film over the oxide film. Forming a protective insulating film for suppressing oxidation of the metal film on the metal film, and performing a heat treatment after forming the protective insulating film, and the metal film in the oxide film Forming a metal oxide film by oxidizing with oxygen, reducing the oxide film to form an Sr film or Ba film, and reacting the Sr film or Ba film with the semiconductor region to form a nonmetallic compound layer And forming a gate electrode on the protective insulating film or on the metal oxide film after removing the protective insulating film.

また、本発明の更に別の一態様に係わる半導体装置の製造方法は、Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、前記保護絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、を含むことを特徴とする。   According to still another aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: forming an oxide film containing Sr or Ba on a semiconductor region containing Ge as a main component; and forming a metal film on the oxide film. Forming a protective insulating film for suppressing oxidation of the metal film on the metal film, forming a gate electrode on the protective insulating film, and forming the gate electrode A step of performing heat treatment later to oxidize the metal film with oxygen in the oxide film to form a metal oxide film, and reduce the oxide film to form an Sr film or Ba film; and the Sr film or Ba And a step of reacting the film with the semiconductor region to form a nonmetallic compound layer.

本発明の半導体装置の製造方法では、超高真空装置を必要としない成膜装置でSr又はBaを含む酸化膜を成膜し、この酸化膜を金属との反応により還元させてSr又はBaを生成することにより、Geを主成分とする半導体領域上にSr又はBaとの非金属化合物層を形成することができる。従って、半導体装置の電気的特性の向上をはかると共に、デバイス作製に要する時間の短縮及びデバイス作製に要するコストの低減をはかることが可能となる。   In the method for manufacturing a semiconductor device according to the present invention, an oxide film containing Sr or Ba is formed by a film forming apparatus that does not require an ultra-high vacuum apparatus, and this oxide film is reduced by reaction with a metal to reduce Sr or Ba. By generating, a nonmetallic compound layer with Sr or Ba can be formed on the semiconductor region containing Ge as a main component. Accordingly, it is possible to improve the electrical characteristics of the semiconductor device, reduce the time required for device fabrication, and reduce the cost required for device fabrication.

第1の実施形態に係わる半導体装置の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor device concerning 1st Embodiment. 第2の実施形態に係わる半導体装置の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor device concerning 2nd Embodiment. 第3の実施形態に係わる半導体装置の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor device concerning 3rd Embodiment. 熱処理前の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which shows the XPS-Hf4f spectrum of each gate stack before heat processing. 熱処理前の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which shows the XPS-Hf4f spectrum of each gate stack before heat processing. 半導体装置のゲートスタック構造を示す模式図。FIG. 3 is a schematic diagram illustrating a gate stack structure of a semiconductor device. 第4の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which is for demonstrating 4th Embodiment, and shows the XPS-Hf4f spectrum of each gate stack before heat processing and after heat processing. 第4の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which is for demonstrating 4th Embodiment, and shows the XPS-Hf4f spectrum of each gate stack before heat processing and after heat processing. 第4の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which is for demonstrating 4th Embodiment, and shows the XPS-Hf4f spectrum of each gate stack before heat processing and after heat processing. 第4の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which is for demonstrating 4th Embodiment, and shows the XPS-Hf4f spectrum of each gate stack before heat processing and after heat processing. 第4の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which is for demonstrating 4th Embodiment, and shows the XPS-Hf4f spectrum of each gate stack before heat processing and after heat processing. 熱処理温度を変えた場合の、各ゲートスタックのXPS−Hf4fスペクトルを示す図。The figure which shows the XPS-Hf4f spectrum of each gate stack at the time of changing heat processing temperature. MISキャパシタのゲートリーク電流密度(Jg)−ゲート電圧(Vg)特性を示す図。The figure which shows the gate leak current density (Jg) -gate voltage (Vg) characteristic of a MIS capacitor. MISキャパシタの容量(C)−ゲート電圧(Vg)特性を示す図。The figure which shows the capacity | capacitance (C) -gate voltage (Vg) characteristic of a MIS capacitor. 本発明の変形例を説明するためのもので、酸化ストロンチウムをスパッタ法で堆積し、熱処理した場合のXPSのSr3dピークを示す図。For the purpose of describing a modified example of the present invention, the strontium oxide is deposited by sputtering shows an XPS of Sr 3 d peak in the case of heat treatment Fig.

以下に、本発明の各実施形態について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

なお、各実施形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。   In addition, the same code | symbol shall be attached | subjected to a common structure through each embodiment, and the overlapping description is abbreviate | omitted. Each figure is a schematic diagram for promoting explanation and understanding of the invention, and its shape, dimensions, ratio, and the like are different from those of an actual device. However, these are in consideration of the following explanation and known techniques. The design can be changed as appropriate.

(第1の実施形態)
図1(a)〜(e)は、第1の実施形態に係わるMISデバイスの製造工程を示す断面図である。
(First embodiment)
FIG. 1A to FIG. 1E are cross-sectional views showing manufacturing steps of the MIS device according to the first embodiment.

まず、図1(a)に示すように、前処理したGe基板(半導体領域)11上に、過酸化ストロンチウム(SrO2 )のターゲット若しくは酸化ストロンチウムのターゲットを用いたスパッタ法でSrO膜12を堆積し、堆積したSrO膜12上にHfターゲットを用いたスパッタ法でHf膜13を成膜する。 First, as shown in FIG. 1A, an SrO film 12 is deposited on a pretreated Ge substrate (semiconductor region) 11 by sputtering using a strontium peroxide (SrO 2 ) target or a strontium oxide target. Then, an Hf film 13 is formed on the deposited SrO film 12 by sputtering using an Hf target.

次いで、熱処理することで酸化膜としてのSrO膜12中の酸素を金属膜としてのHf膜13に移動させ、SrOを還元すると共に、Hfを酸化する。これにより、図1(b)に示すように、Sr膜22及びHfO2 膜(金属酸化膜)23を形成する。ここで、HfO2の絶縁性を向上させるため、酸素雰囲気中の熱処理若しくは酸素を含むプラズマ処理を適宜追加処理しても良い。 Next, heat treatment causes oxygen in the SrO film 12 as an oxide film to move to the Hf film 13 as a metal film, reducing SrO and oxidizing Hf. As a result, as shown in FIG. 1B, an Sr film 22 and an HfO 2 film (metal oxide film) 23 are formed. Here, in order to improve the insulating properties of HfO 2 , heat treatment in an oxygen atmosphere or plasma treatment containing oxygen may be appropriately added.

次いで、図1(c)に示すように、Sr膜22をGe基板11と反応させて、非金属化合物層としてのストロンチウム・ゲルマニウム化合物(SrGex,xは任意)膜32を形成する。ここで、SrOの還元に続くSrGexの形成は上記順に行っても良いし、同時進行させるようにしても良い。また、SrGexは、安定組成SrGe2 ,SrGe,Sr2Ge,Sr4Ge3 を組み合わせたものから成ることが望ましく、更に結晶性は非晶質であることが望ましい。さらに、Srの一部又は全部はBaと置換されていても良い。 Next, as shown in FIG. 1C, the Sr film 22 is reacted with the Ge substrate 11 to form a strontium-germanium compound (SrGex, x is arbitrary) film 32 as a nonmetallic compound layer. Here, the formation of SrGex following the reduction of SrO may be performed in the above order, or may proceed simultaneously. SrGex is preferably composed of a combination of stable compositions SrGe 2 , SrGe, Sr 2 Ge, Sr 4 Ge 3, and the crystallinity is preferably amorphous. Furthermore, part or all of Sr may be replaced with Ba.

次いで、図1(d)に示すように、Taターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜し、ゲート電極としてのTaN膜15を形成する。これにより、MISデバイスのゲートスタックを作製する。   Next, as shown in FIG. 1D, a TaN film 15 as a gate electrode is formed by sputtering using a Ta target in an argon and nitrogen atmosphere. Thereby, a gate stack of the MIS device is manufactured.

次いで、図1(e)に示すように、ゲートスタックをゲートパターンに加工し、ゲートパターンの両側にイオン注入等を用いてソース/ドレイン領域(図示せず)を形成することにより、電界効果トランジスタ(FET)が完成することになる。   Next, as shown in FIG. 1E, the gate stack is processed into a gate pattern, and source / drain regions (not shown) are formed on both sides of the gate pattern by using ion implantation or the like, whereby a field effect transistor is formed. (FET) will be completed.

なお、ソース/ドレイン領域はイオン注入に限るものではなく、イオン注入を用いない金属/半導体接合、所謂ショットキー接合でソース/ドレインを形成しても良い。例えば、NiをGeと350℃で反応させてNiGe化合物を形成し、このNiGe/Ge接合をGeのpチャネルFETのソース/ドレインに用いても良い。また、イオン注入とショットキー接合の組合せ、例えば導電型不純物が金属/半導体界面に偏析したものをソース/ドレイン領域に用いても良い。   The source / drain region is not limited to ion implantation, and the source / drain may be formed by a metal / semiconductor junction that does not use ion implantation, a so-called Schottky junction. For example, Ni may react with Ge at 350 ° C. to form a NiGe compound, and this NiGe / Ge junction may be used as the source / drain of a Ge p-channel FET. Further, a combination of ion implantation and Schottky junction, for example, one in which conductive impurities are segregated at the metal / semiconductor interface may be used for the source / drain regions.

このように本実施形態によれば、超高真空装置を必要としない成膜装置でSrO膜12を成膜し、これを還元することにより、超高真空中での成膜を要することなく、金属Sr膜22を生成することができる。そして、この金属SrとGe基板とを反応させることにより、Geを含む非金属化合物層としてのSrGex膜32を形成することができる。従って、半導体装置の電気的特性の向上をはかるのは勿論のこと、Srを超高真空中で成膜する方法と比して、MISデバイス作製に要する時間を短縮することができ、デバイス製造コストの低減をはかることができる。   As described above, according to the present embodiment, the SrO film 12 is formed by a film forming apparatus that does not require an ultrahigh vacuum apparatus, and this is reduced, so that film formation in an ultrahigh vacuum is not required. A metal Sr film 22 can be generated. Then, by reacting the metal Sr and the Ge substrate, the SrGex film 32 as a non-metallic compound layer containing Ge can be formed. Accordingly, the time required for manufacturing the MIS device can be shortened and the device manufacturing cost can be reduced as compared with the method of forming the Sr film in an ultrahigh vacuum as well as improving the electrical characteristics of the semiconductor device. Can be reduced.

(第2の実施形態)
図2(a)〜(d)は、第2の実施形態に係わるMISデバイスの製造工程を示す断面図である。なお、図1(a)〜(e)と同一部分には同一符号を付して、その詳しい説明は省略する。
(Second Embodiment)
FIGS. 2A to 2D are cross-sectional views showing the manufacturing process of the MIS device according to the second embodiment. In addition, the same code | symbol is attached | subjected to FIG. 1 (a)-the same part as (e), and the detailed description is abbreviate | omitted.

まず、図2(a)に示すように、第1の実施形態と同様にして、前処理したGe基板11上にSrO膜12を堆積し、堆積したSrO膜12上にHf膜13を成膜する。そして、Hf膜13上に、Al23 ターゲットを用いたスパッタ法で、キャップ層としてのAl23 膜(保護絶縁膜)14を成膜する。 First, as shown in FIG. 2A, as in the first embodiment, the SrO film 12 is deposited on the pretreated Ge substrate 11, and the Hf film 13 is formed on the deposited SrO film 12. To do. Then, an Al 2 O 3 film (protective insulating film) 14 as a cap layer is formed on the Hf film 13 by sputtering using an Al 2 O 3 target.

次いで、図2(b)に示すように、熱処理することでSrO膜12中の酸素をHf膜13に移動させ、SrOを還元すると共に、Hfを酸化する。これにより、図2(b)に示すように、Sr膜22及びHfO2 膜23を形成する。そして、図2(c)に示すように、Sr膜22をGe基板11と反応させてSrGex膜32を形成する。 Next, as shown in FIG. 2B, heat treatment moves oxygen in the SrO film 12 to the Hf film 13 to reduce SrO and oxidize Hf. Thereby, as shown in FIG. 2B, the Sr film 22 and the HfO 2 film 23 are formed. Then, as shown in FIG. 2C, the SrGex film 32 is formed by reacting the Sr film 22 with the Ge substrate 11.

次いで、図2(d)に示すように、Taターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜し、ゲート電極としてのTaN膜15を形成する。これにより、MISデバイスのゲートスタックを作製する。   Next, as shown in FIG. 2D, a TaN film 15 as a gate electrode is formed by sputtering using a Ta target in an argon and nitrogen atmosphere. Thereby, a gate stack of the MIS device is manufactured.

これ以降は、第1の実施形態と同様に、ゲートスタックをゲートパターンに加工し、イオン注入等を用いてソース/ドレイン領域を形成することにより、電界効果トランジスタ(FET)が完成することになる。   Thereafter, as in the first embodiment, the field effect transistor (FET) is completed by processing the gate stack into a gate pattern and forming source / drain regions using ion implantation or the like. .

このように本実施形態によれば、先の第1の実施形態と同様に、超高真空中での成膜を要することなくGe基板11上に金属Sr膜22を生成し、Ge基板11とHfO2 膜23との界面にSrGex膜32を形成することができる。従って、第1の実施形態と同様の効果が得られる。また、キャップ層14を設けることにより、Hf膜13の表面からの酸化を抑制することができ、これによりHf膜13を薄くしてもSrO膜12を十分に還元できる利点がある。 As described above, according to the present embodiment, similarly to the first embodiment, the metal Sr film 22 is generated on the Ge substrate 11 without forming a film in an ultrahigh vacuum. An SrGex film 32 can be formed at the interface with the HfO 2 film 23. Therefore, the same effect as the first embodiment can be obtained. Further, by providing the cap layer 14, it is possible to suppress oxidation from the surface of the Hf film 13, and there is an advantage that the SrO film 12 can be sufficiently reduced even if the Hf film 13 is thinned.

(第3の実施形態)
図3(a)〜(c)は、第3の実施形態に係わるMISデバイスの製造工程を示す断面図である。なお、図1(a)〜(e)と同一部分には同一符号を付して、その詳しい説明は省略する。
(Third embodiment)
FIGS. 3A to 3C are cross-sectional views showing manufacturing steps of the MIS device according to the third embodiment. In addition, the same code | symbol is attached | subjected to FIG. 1 (a)-the same part as (e), and the detailed description is abbreviate | omitted.

まず、図3(a)に示すように、第1の実施形態と同様にして、前処理したGe基板11上にSrO膜12を堆積し、堆積したSrO膜12上にHf膜13を成膜する。そして、Hf膜13上に、Al23 ターゲットを用いたスパッタ法で、キャップ層としてのAl23 膜(保護絶縁膜)14を成膜し、更にその上にTaターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜してゲート電極としてのTaN膜15を形成する。これにより、MISデバイスのゲートスタックを作製する。 First, as shown in FIG. 3A, as in the first embodiment, the SrO film 12 is deposited on the pretreated Ge substrate 11, and the Hf film 13 is formed on the deposited SrO film 12. To do. Then, an Al 2 O 3 film (protective insulating film) 14 as a cap layer is formed on the Hf film 13 by a sputtering method using an Al 2 O 3 target. A TaN film 15 as a gate electrode is formed by sputtering in a nitrogen atmosphere. Thereby, a gate stack of the MIS device is manufactured.

次いで、熱処理することでSrO膜12中の酸素をHf膜13に移動させ、SrOを還元すると共に、Hfを酸化する。これにより、図3(b)に示すように、Sr膜22及びHfO2 膜23を形成する。そして、図3(c)に示すように、Sr膜22をGe基板11と反応させてSrGex膜32を形成する。 Next, heat treatment moves oxygen in the SrO film 12 to the Hf film 13 to reduce SrO and oxidize Hf. Thereby, as shown in FIG. 3B, the Sr film 22 and the HfO 2 film 23 are formed. Then, as shown in FIG. 3C, the SrGex film 32 is formed by reacting the Sr film 22 with the Ge substrate 11.

これ以降は、第1の実施形態と同様に、ゲートスタックをゲートパターンに加工し、イオン注入等を用いてソース/ドレイン領域を形成することにより、電界効果トランジスタ(FET)が完成することになる。   Thereafter, as in the first embodiment, the field effect transistor (FET) is completed by processing the gate stack into a gate pattern and forming source / drain regions using ion implantation or the like. .

このように本実施形態によれば、先の第1の実施形態と同様に、超高真空中での成膜を要することなくGe基板11上に金属Sr膜22を生成し、Ge基板11とHfO2 膜23との界面にSrGex膜32を形成することができる。従って、第1の実施形態と同様の効果が得られるのは勿論のこと、キャップ層14を設けることにより先の第2の実施形態と同様の効果も得られる。 As described above, according to the present embodiment, similarly to the first embodiment, the metal Sr film 22 is generated on the Ge substrate 11 without forming a film in an ultrahigh vacuum. An SrGex film 32 can be formed at the interface with the HfO 2 film 23. Accordingly, the same effect as that of the first embodiment can be obtained, and the same effect as that of the second embodiment can also be obtained by providing the cap layer 14.

(ゲートスタック作製に関する説明)
以下、上記第1〜第3の実施形態のプロセスにおけるゲートスタック作製についてより詳細に説明する。
(Explanation on gate stack fabrication)
Hereinafter, the gate stack fabrication in the processes of the first to third embodiments will be described in more detail.

所望の構造は、Ge基板と接する界面がSrとGeの化合物SrGex層で、その上層の金属Hfが完全に酸化されHfO2 となった構造である。この構造を作製するプロセス上の課題は、SrOを還元するのに十分な量のHfが存在することである。原理的には、Hfが電極側に残っても電極として用いることができる、つまりTaN/Hf/HfO2 /SrGex/Geゲートスタック構造も可能である。 The desired structure is a structure in which the interface in contact with the Ge substrate is a compound SrGex layer of Sr and Ge, and the upper metal Hf is completely oxidized to become HfO 2 . The process challenge for making this structure is that there is a sufficient amount of Hf to reduce SrO. In principle, even if Hf remains on the electrode side, it can be used as an electrode, that is, a TaN / Hf / HfO 2 / SrGex / Ge gate stack structure is also possible.

まず、Hfの酸化について説明する。Hfが酸化される要因としては、SrO中の酸素によるもの、大気中の酸素、水分によるものが挙げられる。よって、SrOを還元するためには、表面酸化分を考慮して十分な量のHfを成膜するか、Hfが表面から酸化することを抑制するためのキャップ層を形成する必要がある。   First, the oxidation of Hf will be described. Factors that oxidize Hf include those caused by oxygen in SrO, those caused by oxygen in the atmosphere, and moisture. Therefore, in order to reduce SrO, it is necessary to form a sufficient amount of Hf in consideration of surface oxidation, or to form a cap layer for suppressing Hf from oxidizing from the surface.

そこで、Hf成膜時のHfの酸化を調べた。図4は、図1(a)のスタック形成直後(as-depo)のX線光電子分光(XPS)分析におけるHf4fの化学結合状態を示す図である。図5は、図2(a)のようにキャップ層を形成した場合も含めたXPS−Hf4fの化学結合状態を示す図である。   Therefore, the oxidation of Hf during the Hf film formation was examined. FIG. 4 is a diagram showing the chemical bonding state of Hf4f in the X-ray photoelectron spectroscopy (XPS) analysis immediately after the stack formation (as-depo) in FIG. FIG. 5 is a view showing the chemical bonding state of XPS-Hf4f including the case where the cap layer is formed as shown in FIG.

なお、図5中のA〜Eは、図6(a)〜(e)のスタック構造に相当している。図6中の(a)はHf:2nm/SrO:1nm/Ge、(b)はAl23:1nm/Hf:2nm/SrO:1nm/Ge、(c)はHfO2:1nm/Hf:2nm/SrO:1nm/Ge、(d)はAl23:2nm/Hf:2nm/SrO:1nm/Ge、(e)はAl23:1nm/Hf:3nm/SrO:1nm/Geである。 Note that A to E in FIG. 5 correspond to the stack structure of FIGS. In FIG. 6, (a) is Hf: 2 nm / SrO: 1 nm / Ge, (b) is Al 2 O 3 : 1 nm / Hf: 2 nm / SrO: 1 nm / Ge, and (c) is HfO 2 : 1 nm / Hf: 2 nm / SrO: 1 nm / Ge, (d) is Al 2 O 3 : 2 nm / Hf: 2 nm / SrO: 1 nm / Ge, (e) is Al 2 O 3 : 1 nm / Hf: 3 nm / SrO: 1 nm / Ge is there.

図4から、Hf量が1nm,2nmのHf−Hf領域の差に注目すると、Hf:1nmは as-depo 時に殆ど全て酸化されるが、2nm成膜すればHf金属が残ることが分かる。さらに、図4のHf:2nm/SrO:0.2nm/Geと図5のHf:2nm/SrO:1nm/GeのHf−Hf量を比較すると、SrOが0.2nmよりも0.8nm厚く1nmの場合、Hf−Hfが無くなることが注目される。このことは、SrOのOがHf堆積直後にHfを酸化し、自らはSrに還元されることを示唆している。Ge基板との界面がXPSの光電子脱出深さよりも深い場合、つまりHfが厚い場合でもHf−O成分が検出されることから、Hfは表面からも酸化されることが分かっている。   From FIG. 4, when attention is paid to the difference between the Hf-Hf regions where the Hf amounts are 1 nm and 2 nm, it can be seen that Hf: 1 nm is almost entirely oxidized during as-depo, but if the film is formed to 2 nm, Hf metal remains. Further, when the amount of Hf—Hf of Hf: 2 nm / SrO: 0.2 nm / Ge of FIG. 4 and Hf: 2 nm / SrO: 1 nm / Ge of FIG. 5 is compared, SrO is 0.8 nm thicker than 0.2 nm and 1 nm. In this case, it is noted that Hf−Hf disappears. This suggests that O in SrO oxidizes Hf immediately after Hf deposition and is reduced itself to Sr. It is known that the Hf-O component is detected even when the interface with the Ge substrate is deeper than the XPS photoelectron escape depth, that is, even when the Hf is thick, so that Hf is also oxidized from the surface.

SrOを還元するHfの表面酸化を抑制するためのキャップ層としては、HfO2 やAl23 を用いることが可能である。図5に示すように、HfO2 ,Al23 をそれぞれ1nm、Hf上に成膜した場合、HfO2 はHfが若干残り、Al23 は殆ど酸化されてしまう。但し、Al23 も2nmと厚くすることでHfを残すことが可能である。さらに、Hfを2nmから3nmと厚くすることでHf金属残り量を増やすことが可能である。 As a cap layer for suppressing the surface oxidation of Hf that reduces SrO, HfO 2 or Al 2 O 3 can be used. As shown in FIG. 5, when HfO 2 and Al 2 O 3 are deposited on 1 nm and Hf, respectively, HfO 2 remains a little, and Al 2 O 3 is almost oxidized. However, it is possible to leave Hf by increasing the thickness of Al 2 O 3 to 2 nm. Furthermore, it is possible to increase the remaining amount of Hf metal by increasing the thickness of Hf from 2 nm to 3 nm.

キャップ層としては他の絶縁膜、例えば酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ランタン、酸化シリコンを用いることができる。さらに、これらの酸素の内の少なくなくとも一部を窒素に置き換えた酸窒化物又は窒化物でも良い。   As the cap layer, other insulating films such as zirconium oxide, tantalum oxide, titanium oxide, lanthanum oxide, and silicon oxide can be used. Furthermore, an oxynitride or nitride in which at least a part of these oxygens is replaced with nitrogen may be used.

以上のことを総合すると、以下の通りとなる。Hfは堆積直後に下地のSrOを還元するが、同時に表面からも酸化する。   The above is summarized as follows. Hf reduces the underlying SrO immediately after deposition, but simultaneously oxidizes from the surface.

Hf+2SrO → HfO2 +Sr …(1)
であるから、反応式(1)を考慮すると、1molのHfで還元できるSrOは2molである。よって、SrO:1molに対してHfが0.5molである場合は丁度SrOを還元でき、0.5mol以下であればSrOが残り、0.5mol以上であれば逆にHfが残ることになる。Hf残りは酸素を含んだ雰囲気での追加熱処理やプラズマ処理で酸化できるので、SrOを還元するに十分な量以上のHfを堆積しHf残りを酸化するのが良い。
Hf + 2SrO → HfO 2 + Sr (1)
Therefore, considering reaction formula (1), SrO that can be reduced with 1 mol of Hf is 2 mol. Therefore, when Hf is 0.5 mol relative to 1 mol of SrO, SrO can be reduced exactly, and when it is 0.5 mol or less, SrO remains, and when it is 0.5 mol or more, Hf remains. Since the Hf residue can be oxidized by additional heat treatment or plasma treatment in an atmosphere containing oxygen, it is preferable to deposit Hf in an amount sufficient to reduce SrO and oxidize the Hf residue.

SrO,Hfの密度はそれぞれ4.7(g/cm3),13.31(g/cm3)、Sr,O,Hfの原子量はそれぞれ87.62(g/mol),16.0(g/mol),178.49(g/mol)であるから、SrOは1nm×1cm2 中にSrを5.364e-9(mol)含み、Hfは1nm×1cm2 中に7.457e-9(mol)含む。よって、原理的にはSrOの1nmを還元するには、0.36nm(=5.364e-9/2/7.457e-9)のHfが必要ということになる。 The densities of SrO and Hf are 4.7 (g / cm 3 ) and 13.31 (g / cm 3 ), respectively, and the atomic weights of Sr, O, and Hf are 87.62 (g / mol) and 16.0 (g, respectively). / Mol), 178.49 (g / mol), SrO contains 5.364e −9 (mol) of Sr in 1 nm × 1 cm 2 and Hf is 7.457e −9 (1 nm × 1 cm 2. mol). Therefore, in principle, in order to reduce 1 nm of SrO, 0.36 nm (= 5.364e −9 /2/7.457e −9 ) of Hf is necessary.

上述した通り表面が約1.6nm(=2−0.36)酸化されるため、キャップ層が無い場合にSrO膜厚をT1(nm)とした場合、Hfは0.36×T1+1.6(nm)以上必要となる。キャップ層がある場合は、キャップ層による酸化抑制膜厚をT2として(これは、例えばXPSや断面TEM像から評価できる)、0.36×T1+1.6−T2(nm)以上必要となる。   As described above, since the surface is oxidized by about 1.6 nm (= 2−0.36), when there is no cap layer and the SrO film thickness is T1 (nm), Hf is 0.36 × T1 + 1.6 ( nm) or more. When there is a cap layer, the oxidation suppression film thickness by the cap layer is set to T2 (this can be evaluated from XPS or a cross-sectional TEM image, for example), and 0.36 × T1 + 1.6−T2 (nm) or more is required.

表面酸化を考慮すると、少なくともSrOを還元するまでHf表面にキャップ層を形成しても良い。ゲート絶縁膜はある程度薄い必要があるため、キャップ層はSrO還元後に除去しても良い。例えば、HfO2 上のAl2 3 キャップ層は塩酸溶液で下地HfO2 に対して選択的に除去できる。また、HfO2 等の絶縁膜をSrO還元後に積み増しても良い。 In consideration of surface oxidation, a cap layer may be formed on the Hf surface until at least SrO is reduced. Since the gate insulating film needs to be thin to some extent, the cap layer may be removed after the SrO reduction. , For example, Al 2 O 3 capping layer on the HfO 2 can be removed selectively with respect to the underlying HfO 2 with hydrochloric acid solution. Further, an insulating film such as HfO 2 may be added after the SrO reduction.

(第4の実施形態)
本実施形態は、基本的には第1〜第3の実施形態と同様であるが、前記SrO膜12を熱処理する際の熱処理温度を300℃から700℃の間で変えたことが特徴である。なお、700℃を超える温度は、下地基板であるGeに悪影響が生じるため望ましくない。
(Fourth embodiment)
This embodiment is basically the same as the first to third embodiments, but is characterized in that the heat treatment temperature when heat treating the SrO film 12 is changed between 300 ° C. and 700 ° C. . Note that a temperature exceeding 700 ° C. is undesirable because it adversely affects Ge as a base substrate.

SrOはHf堆積直後に還元されることを上記で述べたが、全て還元されるかは明らかではない。そこで、上記の金属Hfが残る構造の場合において、熱処理することで金属Hfが酸化される温度、つまりSrOが還元される温度をXPSで調べた結果を以下に示す。   Although it has been described above that SrO is reduced immediately after Hf deposition, it is not clear whether all of it is reduced. Therefore, in the case of the structure in which the metal Hf remains, the result of XPS examining the temperature at which the metal Hf is oxidized by heat treatment, that is, the temperature at which SrO is reduced is shown below.

前記図6の(a)〜(e)の構造について、成膜直後、窒素雰囲気で300,500,700℃、1分熱処理した試料についてのXPS−Hf4fスペクトルは、図7〜図11である。図6の(a)が図7、(b)が図8、(c)が図9、(d)が図10、(e)が図11に対応している。各々のグラフは、as-depo、300℃、500℃、700℃である。これらのスペクトルからHfを酸化、つまりSrOを還元するには300℃より高い温度、例えば500℃以上の熱処理が必要であることが分かる。同温度領域は金属ストロンチウムとゲルマニウムが反応する温度領域であるため、還元されたストロンチウムは直ちにゲルマニウムと反応しSrGexを形成する。   The XPS-Hf4f spectra of the samples (a) to (e) in FIG. 6 that were heat-treated at 300, 500, and 700 ° C. for 1 minute in a nitrogen atmosphere immediately after film formation are shown in FIGS. 6A corresponds to FIG. 7, FIG. 6B corresponds to FIG. 8, FIG. 6C corresponds to FIG. 9, FIG. 10D corresponds to FIG. 10, and FIG. Each graph is as-depo, 300 ° C, 500 ° C, 700 ° C. From these spectra, it can be seen that heat treatment at a temperature higher than 300 ° C., for example, 500 ° C. or higher is required to oxidize Hf, that is, reduce SrO. Since the temperature region is a temperature region where metal strontium and germanium react, the reduced strontium immediately reacts with germanium to form SrGex.

熱処理温度について更に詳しく調べた。図12(a)は、Hf:2nm/SrO:0.2nm/Geの系を温度250,350,450,550℃で、酸素雰囲気中で1分熱処理した場合、及び as-depo の場合についてXPS−Hf4fスペクトルを比較した図である。450℃までは金属Hf成分が残っているが、550℃では金属Hf成分が無くなっていることが分かる。この結果は上記結果を補償する結果であり、結局、450℃までは金属Hfの酸化は進行せず、500℃以上では全て酸化されるということになる。但し、この温度領域には雰囲気依存性がある。上記は酸素雰囲気での熱処理温度依存性について調べているが、450℃で雰囲気を酸素、窒素、水素と変えた場合についてHf4fスペクトルを比較すると、図12(b)となる。酸素雰囲気の場合は前述した通り金属Hf成分が残るが、窒素及び水素雰囲気では金属Hfは全て酸化されたことが分かる。このことは、次の2つの反応式を考慮すると理解できる。   The heat treatment temperature was examined in more detail. FIG. 12 (a) shows XPS for the case where the system of Hf: 2 nm / SrO: 0.2 nm / Ge was heat-treated in an oxygen atmosphere at temperatures of 250, 350, 450, and 550 ° C. for 1 minute, and the case of as-depo. It is the figure which compared -Hf4f spectrum. It can be seen that the metal Hf component remains up to 450 ° C., but the metal Hf component disappears at 550 ° C. This result is a result that compensates for the above result, and as a result, the oxidation of the metal Hf does not proceed up to 450 ° C., and all is oxidized at 500 ° C. or higher. However, this temperature region is dependent on the atmosphere. Although the above examined the heat treatment temperature dependence in an oxygen atmosphere, FIG. 12B shows a comparison of Hf4f spectra when the atmosphere is changed to oxygen, nitrogen, and hydrogen at 450 ° C. In the oxygen atmosphere, the metal Hf component remains as described above, but it can be seen that all the metal Hf is oxidized in the nitrogen and hydrogen atmosphere. This can be understood by considering the following two reaction equations.

Hf+2SrO → HfO2 +Sr …(1)
Hf+ O2 → HfO2 …(2)
反応式(1)で右辺にHfO2 があるが、反応式(2)が右に進行した場合、反応式(1)のHfO2 が増加したことに相当するため、平衡状態において反応式(1)は左に進行する成分が増える。つまり、熱処理における雰囲気中からHf/SrO界面に酸素が供給されHfが酸化されるためSrOの還元が進みにくい状況となるため、Hf/SrO間の酸化還元反応は雰囲気依存性があり、酸化雰囲気では反応が進み難くなったと解釈できる。酸素雰囲気でHfが酸化され易ければそもそも金属Hf成分がより減少し易いと予想されたが、結果は逆であり、このことはバルクHfを酸化するには450℃は十分ではなく、Hf/SrO界面という特殊な環境においてHfの酸化が進行するためと考えられる。結局、酸素雰囲気では500℃以上、酸素分圧が低い雰囲気例えば窒素、水素雰囲気では450℃以上でHf/SrO間で酸化還元反応を起こせることが分かった。
Hf + 2SrO → HfO 2 + Sr (1)
Hf + O 2 → HfO 2 (2)
Although there is HfO 2 on the right side in the reaction formula (1), when the reaction formula (2) proceeds to the right, this corresponds to an increase in HfO 2 in the reaction formula (1). ) Increases the amount of ingredients that progress to the left. That is, since oxygen is supplied from the atmosphere in the heat treatment to the Hf / SrO interface and Hf is oxidized, the reduction of SrO is difficult to proceed. Therefore, the oxidation-reduction reaction between Hf / SrO is atmosphere-dependent and the oxidation atmosphere Then it can be interpreted that the reaction has become difficult. In the first place, it was expected that the metal Hf component was more likely to be reduced if Hf was easily oxidized in an oxygen atmosphere, but the result was the opposite, and 450 ° C. was not sufficient to oxidize bulk Hf, and Hf / This is probably because the oxidation of Hf proceeds in a special environment called the SrO interface. Eventually, it was found that an oxidation-reduction reaction can occur between Hf / SrO at 500 ° C. or higher in an oxygen atmosphere and at 450 ° C. or higher in an atmosphere having a low oxygen partial pressure such as nitrogen or hydrogen.

キャップ層を形成している場合、表面酸化は抑制される傾向にあるが、XPSで界面のSrの結合状態を判断するのは難しく、ゴールは良好な電気的特性を有するMISデバイスの作製であるのだから、以下、MISキャパシタ特性を用いて説明する。   When the cap layer is formed, surface oxidation tends to be suppressed, but it is difficult to determine the bonding state of Sr at the interface by XPS, and the goal is to produce a MIS device having good electrical characteristics. Therefore, the following description will be made using the MIS capacitor characteristics.

まず、前記図6(a)〜(e)の構造にTaN電極を形成したMISキャパシタのゲートリーク電流密度Jg(A/cm2)の熱処理温度依存性をそれぞれ図13(a)〜(e)に示す。なお、キャパシタには素子分離領域が形成されているため、ゲート電極加工時のダメージは少なく加工起因リーク電流成分は小さい。用いたGe基板はn−typeであるのでゲート電圧Vg(V)の符号が負の領域が空乏側、正の領域が蓄積側である。熱処理温度が高い程、Jgは少なくなる傾向にある。典型的な容量−電圧特性(C−V特性)として、図13(d)の600℃熱処理した試料について100kHzのC−V特性を図14に示す。この図から、良好なMIS特性を示しているのが分かる。 First, the heat treatment temperature dependence of the gate leakage current density Jg (A / cm 2 ) of the MIS capacitor in which the TaN electrode is formed in the structure of FIGS. 6A to 6E is shown in FIGS. Shown in In addition, since the element isolation region is formed in the capacitor, the damage at the time of processing the gate electrode is small, and the leakage current component due to processing is small. Since the Ge substrate used is n-type, the region where the sign of the gate voltage Vg (V) is negative is the depletion side, and the positive region is the accumulation side. Jg tends to decrease as the heat treatment temperature increases. As a typical capacity-voltage characteristic (CV characteristic), the CV characteristic at 100 kHz is shown in FIG. 14 for the sample heat-treated at 600 ° C. in FIG. From this figure, it can be seen that good MIS characteristics are shown.

このように、Hf膜13の酸化及びSrO膜12の還元における熱処理温度を500℃から700℃の範囲に設定することにより、Hf/SrO間での酸化還元反応を効率良く行うことができ、これによりMISデバイスとしての良好な電気的特性を実現することが可能となる。   Thus, by setting the heat treatment temperature in the oxidation of the Hf film 13 and the reduction of the SrO film 12 in the range of 500 ° C. to 700 ° C., the oxidation-reduction reaction between Hf / SrO can be performed efficiently. Therefore, it is possible to realize good electrical characteristics as a MIS device.

(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
(Modification)
The present invention is not limited to the above-described embodiments.

各層を堆積するための下地層は、必ずしも単結晶Ge基板に限るものではなく、Geを含む半導体領域であればよい。例えば、多結晶Ge,アモルファスGe、そしてこれらのGe領域にC,Si,Snを含んでも良い。さらに、半導体領域は酸化物上に形成されたもの、例えばGOI(Germanium On Insulator)やTFT(thin film transistor)のような形態でも良い。
酸化ストロンチウムを成膜するための手法は、スパッタ法に限るものではなく、蒸着法、化学気相堆積法(CVD)、原子層堆積法(ALD)、パルスレーザー堆積法(PLD)等の一般的な堆積法で良い。
The underlayer for depositing each layer is not necessarily limited to a single crystal Ge substrate, and may be a semiconductor region containing Ge. For example, polycrystalline Ge, amorphous Ge, and C, Si, and Sn may be included in these Ge regions. Further, the semiconductor region may be formed on an oxide, for example, a form such as GOI (Germanium On Insulator) or TFT (thin film transistor).
The method for forming a film of strontium oxide is not limited to the sputtering method, but a general method such as vapor deposition, chemical vapor deposition (CVD), atomic layer deposition (ALD), or pulsed laser deposition (PLD). A good deposition method.

酸化ストロンチウムを還元する金属は、Hf以外でも良い。SrOよりも酸化物のギブス自由エネルギー差が大きい金属、例えばZr,Ta,Y,Al,Ti,ランタノイド金属(La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Lu),Si,Ca,Mgやそれらの複合物等でも良い。さらに、前記金属の窒化物でもよい。例えば、TaN,TiN等でも良い。   The metal that reduces strontium oxide may be other than Hf. Metals having a larger Gibbs free energy difference than SrO, such as Zr, Ta, Y, Al, Ti, lanthanoid metals (La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), Si, Ca, Mg, or a composite thereof may be used. Furthermore, the metal nitride may be sufficient. For example, TaN, TiN or the like may be used.

図15は、Hf,Al,TiN上に酸化ストロンチウムをスパッタ法で堆積し(図15(a))、窒素雰囲気700℃で1分熱処理した場合(図15(b))のXPSのSr3dピークを示したものである。熱処理後にSrO起因のピークの一部がSrに変化していることが分かる。さらに、下地金属の酸化ピークが増加していたことから、これらの金属及び窒化物で酸化ストロンチウムを還元できることが分る。 FIG. 15 shows XPS Sr 3 d when strontium oxide is deposited on Hf, Al, TiN by sputtering (FIG. 15A) and heat-treated at 700 ° C. for 1 minute in a nitrogen atmosphere (FIG. 15B). A peak is shown. It can be seen that a part of the peak due to SrO is changed to Sr after the heat treatment. Furthermore, since the oxidation peak of the base metal increased, it can be seen that strontium oxide can be reduced with these metals and nitrides.

実施形態では、Geと化合するための金属としてSrを用いたが、この代わりにバリウム(Ba)を用いることも可能である。即ち、半導体領域上にBaを含む酸化膜を形成した後に、熱処理による酸化、還元を行ってBaを含む非金属化合物半導体層を形成するようにしても良い。   In the embodiment, Sr is used as a metal for combining with Ge, but barium (Ba) may be used instead. That is, after forming an oxide film containing Ba on the semiconductor region, oxidation and reduction by heat treatment may be performed to form a nonmetallic compound semiconductor layer containing Ba.

本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.

11…Ge基板(半導体領域)
12…SrO膜(酸化膜)
13…Hf膜(金属膜)
14…Al23 膜(保護絶縁膜)
15…TaN膜(ゲート電極)
22…Sr膜
23…HfO2 膜(金属酸化膜)
32…SrGex膜(非金属化合物層)
11 ... Ge substrate (semiconductor region)
12 ... SrO film (oxide film)
13 ... Hf film (metal film)
14… Al 2 O 3 film (protective insulating film)
15 ... TaN film (gate electrode)
22 ... Sr film 23 ... HfO 2 film (metal oxide film)
32 ... SrGex film (non-metallic compound layer)

Claims (7)

Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、
前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
前記金属酸化膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming an oxide film containing Sr or Ba on a semiconductor region containing Ge as a main component;
Forming a metal film on the oxide film;
Forming a metal oxide film by performing a heat treatment after forming the metal film, oxidizing the metal film with oxygen in the oxide film, and forming an Sr film or a Ba film by reducing the oxide film; ,
Reacting the Sr film or Ba film with the semiconductor region to form a non-metallic compound layer;
Forming a gate electrode on the metal oxide film;
A method for manufacturing a semiconductor device, comprising:
Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、
前記保護絶縁膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、
前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
前記保護絶縁膜上に、又は前記保護絶縁膜を除去した後で前記金属酸化膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming an oxide film containing Sr or Ba on a semiconductor region containing Ge as a main component;
Forming a metal film on the oxide film;
Forming a protective insulating film for suppressing oxidation of the metal film on the metal film;
Forming a protective oxide film and then performing a heat treatment to oxidize the metal film with oxygen in the oxide film to form a metal oxide film and reduce the oxide film to form an Sr film or a Ba film; When,
Reacting the Sr film or Ba film with the semiconductor region to form a non-metallic compound layer;
Forming a gate electrode on the protective insulating film or on the metal oxide film after removing the protective insulating film;
A method for manufacturing a semiconductor device, comprising:
Geを主成分とする半導体領域上に、Sr又はBaを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、
前記保護絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてSr膜又はBa膜を形成する工程と、
前記Sr膜又はBa膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming an oxide film containing Sr or Ba on a semiconductor region containing Ge as a main component;
Forming a metal film on the oxide film;
Forming a protective insulating film for suppressing oxidation of the metal film on the metal film;
Forming a gate electrode on the protective insulating film;
Forming a metal oxide film by performing heat treatment after forming the gate electrode, oxidizing the metal film with oxygen in the oxide film, and forming an Sr film or a Ba film by reducing the oxide film; ,
Reacting the Sr film or Ba film with the semiconductor region to form a non-metallic compound layer;
A method for manufacturing a semiconductor device, comprising:
前記金属膜の酸化と、前記Sr膜又はBa膜と前記半導体領域との化合物化と、を同時に行うことを特徴とする請求項1〜3の何れかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the oxidation of the metal film and the compounding of the Sr film or Ba film and the semiconductor region are simultaneously performed. 前記金属膜の酸化及び前記酸化膜の還元における熱処理を、500℃から700℃の範囲で行うことを特徴とする請求項1〜3の何れかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment in the oxidation of the metal film and the reduction of the oxide film is performed in a range of 500 ° C. to 700 ° C. 5. 前記金属膜としてHfを用いたことを特徴とする請求項1〜3の何れかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein Hf is used as the metal film. 前記保護絶縁膜としてAl23 又はHfO2 を用いたことを特徴とする請求項2又は3に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 2, wherein Al 2 O 3 or HfO 2 is used as the protective insulating film.
JP2013067383A 2013-03-27 2013-03-27 Semiconductor device manufacturing method Pending JP2014192382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013067383A JP2014192382A (en) 2013-03-27 2013-03-27 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013067383A JP2014192382A (en) 2013-03-27 2013-03-27 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2014192382A true JP2014192382A (en) 2014-10-06

Family

ID=51838366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013067383A Pending JP2014192382A (en) 2013-03-27 2013-03-27 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2014192382A (en)

Similar Documents

Publication Publication Date Title
JP3773448B2 (en) Semiconductor device
JP4104834B2 (en) Manufacturing method of MIS field effect transistor
JP4643884B2 (en) Semiconductor device and manufacturing method thereof
US20050233526A1 (en) Semiconductor device, production method and production device thereof
US8012824B2 (en) Process to make high-K transistor dielectrics
US20080296704A1 (en) Semiconductor device and manufacturing method thereof
JP2009059882A (en) Semiconductor device
JP5127694B2 (en) Semiconductor device and manufacturing method thereof
US7662685B2 (en) Semiconductor device and manufacturing method thereof
JP2004241725A (en) Semiconductor device and its manufacturing method
JP2008288226A (en) Semiconductor device and manufacturing method thereof
JP2007200946A (en) Semiconductor device and its manufacturing method
CN103515194B (en) Method for manufacturing semiconductor device
WO2003001605A1 (en) Semiconductor device and its manufacturing method
KR100928023B1 (en) Semiconductor device and manufacturing method
US8691636B2 (en) Method for removing germanium suboxide
JP2010165705A (en) Method of manufacturing semiconductor device
JP2014192382A (en) Semiconductor device manufacturing method
JP2011103329A (en) Semiconductor device, and method of manufacturing the same
JPWO2006009025A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2011103330A (en) Method of manufacturing semiconductor device
JP2007288084A (en) Insulating film, and its forming method
US20080308896A1 (en) Integrated circuit device comprising a gate electrode structure and corresponding method of fabrication
JP4461839B2 (en) Semiconductor device and manufacturing method thereof
JP2010283040A (en) Semiconductor device and method of manufacturing the same