JP2014187108A - Method for producing electronic component - Google Patents
Method for producing electronic component Download PDFInfo
- Publication number
- JP2014187108A JP2014187108A JP2013059754A JP2013059754A JP2014187108A JP 2014187108 A JP2014187108 A JP 2014187108A JP 2013059754 A JP2013059754 A JP 2013059754A JP 2013059754 A JP2013059754 A JP 2013059754A JP 2014187108 A JP2014187108 A JP 2014187108A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- coil
- green sheet
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、電子部品の製造方法に関し、より特定的には、絶縁体層が積層されてなる積層体を備える電子部品の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component, and more specifically, to a method for manufacturing an electronic component including a laminate in which insulator layers are stacked.
従来の電子部品の製造方法に関する発明としては、例えば、特許文献1に記載のコモンモードチョークコイルの製造方法が知られている。該コモンモードチョークコイルは、第1コイル導体層、第2コイル導体層、第1引き出し電極層及び第2引き出し電極層を備えている。第1コイル導体層及び第2コイル導体層は渦巻状をなしている。第1引き出し電極層は、第1コイル導体層に接続されている。第2引き出し電極層は、第2コイル導体層に接続されている。また、第1コイル導体層、第2コイル導体層、第1引き出し電極層及び第2引き出し電極層は、異なる絶縁体層上に形成されている。 As an invention relating to a conventional method for manufacturing an electronic component, for example, a method for manufacturing a common mode choke coil described in Patent Document 1 is known. The common mode choke coil includes a first coil conductor layer, a second coil conductor layer, a first lead electrode layer, and a second lead electrode layer. The first coil conductor layer and the second coil conductor layer have a spiral shape. The first lead electrode layer is connected to the first coil conductor layer. The second lead electrode layer is connected to the second coil conductor layer. The first coil conductor layer, the second coil conductor layer, the first lead electrode layer, and the second lead electrode layer are formed on different insulator layers.
ところで、前記コモンモードチョークコイルを作製する場合には、第1コイル導体層、第2コイル導体層、第1引き出し電極層及び第2引き出し電極層が形成された4種類の絶縁体層を準備し、これらを積層する必要がある。そのため、該コモンモードチョークコイルの製造方法では、第1コイル導体層、第2コイル導体層、第1引き出し電極層及び第2引き出し電極層を絶縁体層に形成するための4種類のマスクが必要となる。このように、多くのマスクが必要となると、コモンモードチョークコイルの製造コストが高騰する。 By the way, when the common mode choke coil is manufactured, four types of insulator layers on which the first coil conductor layer, the second coil conductor layer, the first lead electrode layer, and the second lead electrode layer are formed are prepared. These need to be laminated. Therefore, the method for manufacturing the common mode choke coil requires four types of masks for forming the first coil conductor layer, the second coil conductor layer, the first lead electrode layer, and the second lead electrode layer on the insulator layer. It becomes. Thus, when many masks are required, the manufacturing cost of the common mode choke coil increases.
そこで、本発明の目的は、電子部品の製造に用いられるマスクの種類を減らすことができる電子部品の製造方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic component manufacturing method capable of reducing the types of masks used for manufacturing electronic components.
本発明の一形態に係る電子部品の製造方法は、第1の絶縁体層ないし第4の絶縁体層を含む複数の絶縁体層が積層されてなる積層体と、該第1の絶縁体層ないし該第4の絶縁体層のそれぞれに設けられている第1の導体層ないし第4の導体層とを備えた電子部品の製造方法であって、前記第1の導体層と前記第3の導体層とが四角形の対角上に配置され、かつ、前記第2の導体層と前記第4の導体層とが該四角形の残余の対角上に配置されてなるグループをマトリクス状に配列して第1のセラミックグリーンシートないし第4のセラミックグリーンシートに形成する導体形成工程と、前記第1のセラミックグリーンシートの前記第1の導体層と前記第2のセラミックグリーンシートの前記第2の導体層と前記第3のセラミックグリーンシートの前記第3の導体層と前記第4のセラミックグリーンシートの前記第4の導体層とが積層方向においてこの順に重なるように該第1のセラミックグリーンシートないし該第4のセラミックグリーンシートを積層する積層工程と、を備えており、前記各グループ内において、前記第1の導体層と前記第2の導体層とは線対称な関係を有し、かつ、前記第3の導体層と前記第4の導体層とは線対称な関係を有していること、を特徴とする。 An electronic component manufacturing method according to an aspect of the present invention includes a stacked body in which a plurality of insulator layers including a first insulator layer to a fourth insulator layer are stacked, and the first insulator layer. Or a method of manufacturing an electronic component comprising a first conductor layer to a fourth conductor layer provided on each of the fourth insulator layers, wherein the first conductor layer and the third conductor layer are provided. A group in which a conductor layer is arranged on a diagonal of a quadrangle, and the second conductor layer and the fourth conductor layer are arranged on a diagonal of the remaining square is arranged in a matrix. A conductor forming step formed on the first ceramic green sheet to the fourth ceramic green sheet, the first conductor layer of the first ceramic green sheet, and the second conductor of the second ceramic green sheet. Layer and said third ceramic green sheet Lamination for laminating the first ceramic green sheet to the fourth ceramic green sheet so that the third conductor layer and the fourth conductor layer of the fourth ceramic green sheet overlap in this order in the laminating direction. And within each of the groups, the first conductor layer and the second conductor layer have a line-symmetric relationship, and the third conductor layer and the fourth conductor layer The conductive layer has a line-symmetric relationship.
本発明によれば、電子部品の製造に用いられるマスクの種類を減らすことができる。 According to the present invention, the types of masks used for manufacturing electronic components can be reduced.
以下に、本発明の一実施形態に係る電子部品の製造方法について説明する。図1は、一実施形態に係る電子部品10aの製造方法において製造される電子部品10aの外観斜視図である。図2は、電子部品10aの積層体12の分解斜視図である。以下では、電子部品10aの積層方向をz軸方向と定義し、z軸方向から電子部品10aを平面視したときに2辺が延在している方向をx軸方向及びy軸方向と定義する。x軸方向、y軸方向及びz軸方向は互いに直交している。なお、電子部品10aの外観斜視図については、図1を援用する。
Below, the manufacturing method of the electronic component which concerns on one Embodiment of this invention is demonstrated. FIG. 1 is an external perspective view of an electronic component 10a manufactured in the method for manufacturing an electronic component 10a according to an embodiment. FIG. 2 is an exploded perspective view of the
電子部品10aは、図1及び図2に示すように、積層体12、外部電極14a〜14d、コイル導体層30a〜30d、引き出し導体層32a〜32d及びビアホール導体b21,b22を備えている。電子部品10aは、例えば、コモンモードチョークコイルとして用いられる。なお、コモンモードチョークコイルは、一般的な電子部品であるので、詳細な説明については省略する。
As shown in FIGS. 1 and 2, the electronic component 10a includes a
積層体12は、直方体状をなしており、絶縁体層16a〜16jがz軸方向の正方向側から負方向側へとこの順に積層されて構成されている。絶縁体層16a〜16c,16g〜16jは、図2に示すように、正方形状をなしており、例えば、Ni−Cu−Zn系の磁性フェライトにより作製されている。絶縁体層16d〜16fは、図2に示すように、正方形状をなしており、例えば、Cu−Zn系の非磁性フェライトにより作製されている。以下では、絶縁体層16a〜16jのz軸方向の正方向側の面を表面と呼び、絶縁体層16a〜16jのz軸方向の負方向側の面を裏面と呼ぶ。
The laminated
コイル導体層30aは、絶縁体層16dの表面上に設けられており、時計回り方向に周回しながら中心に向かう渦巻状をなしている。コイル導体層30bは、絶縁体層16eの表面上に設けられており、反時計回り方向に周回しながら中心に向かう渦巻状をなしている。コイル導体層30cは、絶縁体層16fの表面上に設けられており、反時計回り方向に周回しながら中心に向かう渦巻状をなしている。コイル導体層30dは、絶縁体層16gの表面上に設けられており、時計回り方向に周回しながら中心に向かう渦巻状をなしている。
The
引き出し導体層32aは、絶縁体層16dの表面上に設けられており、コイル導体層30aの外側の端部から絶縁体層16dのy軸方向の正方向側の辺に引き出されている。引き出し導体層32aのy軸方向の正方向側の端部は、絶縁体層16dのy軸方向の正方向側の辺の中央よりもx軸方向の正方向側に位置している。
The
引き出し導体層32bは、絶縁体層16eの表面上に設けられており、コイル導体層30bの外側の端部から絶縁体層16eのy軸方向の負方向側の辺に引き出されている。引き出し導体層32bのy軸方向の負方向側の端部は、絶縁体層16eのy軸方向の負方向側の辺の中央よりもx軸方向の正方向側に位置している。
The
引き出し導体層32cは、絶縁体層16fの表面上に設けられており、コイル導体層30cの外側の端部から絶縁体層16fのy軸方向の負方向側の辺に引き出されている。引き出し導体層32cのy軸方向の負方向側の端部は、絶縁体層16fのy軸方向の負方向側の辺の中央よりもx軸方向の負方向側に位置している。
The
引き出し導体層32dは、絶縁体層16gの表面上に設けられており、コイル導体層30dの外側の端部から絶縁体層16gのy軸方向の正方向側の辺に引き出されている。引き出し導体層32dのy軸方向の正方向側の端部は、絶縁体層16gのy軸方向の正方向側の辺の中央よりもx軸方向の負方向側に位置している。
The
ビアホール導体b21は、絶縁体層16dをz軸方向に貫通しており、コイル導体層30aの内側の端部とコイル導体層30bの内側の端部とを接続している。これにより、コイル導体層30a,30bは、互いに接続されてコイルL1を構成している。ビアホール導体b22は、絶縁体層16fをz軸方向に貫通しており、コイル導体層30cの内側の端部とコイル導体層30dの内側の端部とを接続している。これにより、コイル導体層30c,30dは、互いに接続されてコイルL2を構成している。コイルL1とコイルL2とは、互いに磁界結合することによりコモンモードチョークコイルを構成している。
The via-hole conductor b21 penetrates the
外部電極14a,14dは、積層体12のy軸方向の正方向側の側面においてz軸方向に延在している。また、外部電極14a,14dのz軸方向のz軸方向の両端は、積層体12のz軸方向の正方向側の上面及びz軸方向の負方向側の底面に折り返されている。外部電極14aは、引き出し導体層32dに接続されている。外部電極14dは、引き出し導体層32aに接続されている。
The
外部電極14b,14cは、積層体12のy軸方向の負方向側の側面においてz軸方向に延在している。また、外部電極14b,14cのz軸方向のz軸方向の両端は、積層体12のz軸方向の正方向側の上面及びz軸方向の負方向側の底面に折り返されている。外部電極14bは、引き出し導体層32cに接続されている。外部電極14cは、引き出し導体層32bに接続されている。
The
以上のように構成された電子部品10aの製造方法について図面を参照しながら説明する。図3は、マザーグリーンシート116i〜116lが積層される様子を示した斜視図である。図4は、電子部品10aの製造方法において用いられるマザーグリーンシート116i,116kを平面視した図である。図5は、電子部品10aの製造方法において用いられるマザーグリーンシート116j,116lを平面視した図である。
A method for manufacturing the electronic component 10a configured as described above will be described with reference to the drawings. FIG. 3 is a perspective view showing how the mother green sheets 116i to 116l are stacked. FIG. 4 is a plan view of the mother
電子部品10aの製造方法では、図3に示すように、マザーグリーンシート116i〜116lをz軸方向の正方向側から負方向側へとこの順に積層する。なお、マザーグリーンシート116i〜116lよりもz軸方向の正方向側及び負方向側にもマザーグリーンシート(図示せず)が積層されるが、以下ではその説明を省略する。 In the manufacturing method of the electronic component 10a, as shown in FIG. 3, the mother green sheets 116i to 116l are stacked in this order from the positive side to the negative side in the z-axis direction. In addition, although mother green sheets (not shown) are laminated | stacked also on the positive direction side and negative direction side of the z-axis direction from the mother green sheets 116i-116l, the description is abbreviate | omitted below.
まず、マザーグリーンシート116i〜116lを準備する。マザーグリーンシート116i〜116lはそれぞれ、絶縁体層16d〜16gからなるグループGが行列状に配置された未焼成のシートである。絶縁体層16dと絶縁体層16fとが四角形の残余の対角上に配置され、絶縁体層16eと絶縁体層16gとが四角形の対角上に配置されている。本実施形態では、絶縁体層16dのx軸方向の正方向側に絶縁体層16gが配置され、絶縁体層16dのy軸方向の負方向側に絶縁体層16eが配置されている。更に、絶縁体層16eのx軸方向の正方向側に絶縁体層16fが配置されている。なお、図4及び図5では、絶縁体層16d〜16gからなるグループGは、2行2列の行列状に配置されているが、実際にはもっと多くの行及び列の行列状に配置されている。
First, mother green sheets 116i to 116l are prepared. Each of the mother green sheets 116i to 116l is an unfired sheet in which the groups G including the insulator layers 16d to 16g are arranged in a matrix. The
次に、マザーグリーンシート116i,116kにおいて、ビアホール導体b21,b22,b31,b32,b41,b42,b51,b52が形成される位置にレーザービームを照射して、ビアホールを形成する。ビアホール導体b31は、コイル導体層30bの内側の端部とコイル導体層30aの内側の端部とを接続する。ビアホール導体b32は、コイル導体層30dの内側の端部とコイル導体層30cの内側の端部とを接続する。ビアホール導体b41は、コイル導体層30cの内側の端部とコイル導体層30dの内側の端部とを接続する。ビアホール導体b42は、コイル導体層30aの内側の端部とコイル導体層30bの内側の端部とを接続する。ビアホール導体b51は、コイル導体層30dの内側の端部とコイル導体層30cの内側の端部とを接続する。ビアホール導体b52は、コイル導体層30bの内側の端部とコイル導体層30aの内側の端部とを接続する。更に、形成したビアホールに対して導電性ペーストを充填することによって、ビアホール導体b21,b22,b31,b32,b41,b42,b51,b52を形成する。
Next, in the mother
次に、図4に示すように、マザーグリーンシート116i,116kの表面上に複数のコイル導体層30a及び引き出し導体層32a(第1の導体層)、複数のコイル導体層30b及び引き出し導体層32b(第2の導体層)、複数のコイル導体層30c及び引き出し導体層32c(第3の導体層)並びに複数のコイル導体層30d及び引き出し導体層32d(第4の導体層)を形成する。
Next, as shown in FIG. 4, a plurality of coil conductor layers 30a and
具体的には、コイル導体層30a及び引き出し導体層32aとコイル導体層30c及び引き出し導体層32cとが四角形の対角上に配置され、かつ、コイル導体層30b及び引き出し導体層32bとコイル導体層30d及び引き出し導体層32dとが四角形の残余の対角上に配置された複数のグループGを行列状に配置してマザーグリーンシート116i,116kの表面上に形成する。本実施形態では、コイル導体層30a及び引き出し導体層32aのx軸方向の正方向側にコイル導体層30d及び引き出し導体層32dが配置され、コイル導体層30a及び引き出し導体層32aのy軸方向の負方向側にコイル導体層30b及び引き出し導体層32bが配置されている。更に、コイル導体層30b及び引き出し導体層32bのx軸方向の正方向側にコイル導体層30c及び引き出し導体層32cが配置されている。
Specifically, the
ここで、グループG内において、コイル導体層30a及び引き出し導体層32a(第1の導体層)と、コイル導体層30b及び引き出し導体層32b(第2の導体層)とは、線対称な関係を有している。すなわち、絶縁体層16d,16eの間の境界に関してコイル導体層30a及び引き出し導体層32a(第1の導体層)を折り返すと、コイル導体層30b及び引き出し導体層32b(第2の導体層)と重なる。また、コイル導体層30c及び引き出し導体層32c(第3の導体層)と、複数のコイル導体層30d及び引き出し導体層32d(第4の導体層)とは、線対称な関係を有している。すなわち、絶縁体層16f,16gの間の境界に関してコイル導体層30c及び引き出し導体層32c(第3の導体層)を折り返すと、コイル導体層30d及び引き出し導体層32d(第4の導体層)と重なる。
Here, in the group G, the
次に、図5に示すように、マザーグリーンシート116j,116lの表面上に複数のコイル導体層30a及び引き出し導体層32a(第1の導体層)、複数のコイル導体層30b及び引き出し導体層32b(第2の導体層)、複数のコイル導体層30c及び引き出し導体層32c(第3の導体層)並びに複数のコイル導体層30d及び引き出し導体層32d(第4の導体層)を形成する。ただし、本工程は、マザーグリーンシート116i,116kの表面上に複数のコイル導体層30a及び引き出し導体層32a、複数のコイル導体層30b及び引き出し導体層32b、複数のコイル導体層30c及び引き出し導体層32c並びに複数のコイル導体層30d及び引き出し導体層32dを形成する工程と同じであるので説明を省略する。
Next, as shown in FIG. 5, a plurality of coil conductor layers 30a and
次に、マザーグリーンシート116i〜116lをz軸方向の正方向側から負方向側へとこの順に積層する。以下に、マザーグリーンシート116i〜116lの積層工程について図3を参照しながら説明する。 Next, the mother green sheets 116i to 116l are stacked in this order from the positive direction side to the negative direction side in the z-axis direction. Below, the lamination | stacking process of the mother green sheets 116i-116l is demonstrated, referring FIG.
具体的には、積層工程では、以下に説明するように、マザーグリーンシート116iのコイル導体層30a及び引き出し導体層32a(第1の導体層)と、マザーグリーンシート116jのコイル導体層30b及び引き出し導体層32b(第2の導体層)と、マザーグリーンシート116kのコイル導体層30c及び引き出し導体層32c(第3の導体層)と、マザーグリーンシート116lのコイル導体層30d及び引き出し導体層32d(第4の導体層)とがz軸方向においてこの順に重なるように、マザーグリーンシート116i〜116jを積層する。
Specifically, in the stacking step, as will be described below, the
まず、表面が下側を向くようにマザーグリーンシート116iをセットする。そして、表面が下側を向くようにマザーグリーンシート116jをマザーグリーンシート116i上に積層する。この際、絶縁体層16dのy軸方向の幅だけy軸方向の正方向側にマザーグリーンシート116jを移動させてマザーグリーンシート116iに積層する。
First, the mother green sheet 116i is set so that the surface faces downward. Then, the mother
次に、表面が下側を向くようにマザーグリーンシート116kをマザーグリーンシート116j上に積層する。この際、絶縁体層16dのy軸方向の幅だけy軸方向の正方向側にマザーグリーンシート116kを移動させると共に、絶縁体層16dのx軸方向の幅だけx軸方向の負方向側にマザーグリーンシート116kを移動させてマザーグリーンシート116jに積層する。
Next, the mother
次に、表面が下側を向くようにマザーグリーンシート116lをマザーグリーンシート116k上に積層する。この際、絶縁体層16dのx軸方向の幅だけx軸方向の負方向側にマザーグリーンシート116lを移動させてマザーグリーンシート116kに積層する。
Next, the mother green sheet 116l is laminated on the mother
なお、マザーグリーンシート116iのz軸方向の正方向側には、絶縁体層16a〜16cとなる3層のマザーグリーンシートが積層される。また、マザーグリーンシート116lのz軸方向の負方向側には、絶縁体層16h〜16jとなる3層のマザーグリーンシートが積層される。ただし、これらのマザーグリーンシートの積層工程については、一般的な工程であるので説明を省略する。積層工程の最後には、マザーグリーンシート116i〜116lにより構成されるマザー積層体に対して静水圧プレスを施す。 Note that three layers of mother green sheets to be the insulator layers 16a to 16c are stacked on the positive side of the mother green sheet 116i in the z-axis direction. Further, on the negative side of the mother green sheet 116l in the z-axis direction, three layers of mother green sheets serving as the insulator layers 16h to 16j are stacked. However, the mother green sheet stacking process is a general process and will not be described. At the end of the laminating step, a hydrostatic press is performed on the mother laminated body constituted by the mother green sheets 116i to 116l.
次に、マザー積層体をカット刃により所定寸法の積層体12にカットする。その後、未焼成の積層体12に、脱バインダー処理及び焼成を施す。
Next, the mother laminated body is cut into a
次に、外部電極14a〜14dを形成する。まず、Agを主成分とする導電性材料からなる電極ペーストを積層体12の表面に塗布する。次に、塗布した電極ペーストを約800℃の温度で1時間の条件で焼き付ける。これにより、外部電極14a〜14dの下地電極が形成される。 Next, external electrodes 14a to 14d are formed. First, an electrode paste made of a conductive material containing Ag as a main component is applied to the surface of the laminate 12. Next, the applied electrode paste is baked at a temperature of about 800 ° C. for 1 hour. Thereby, the base electrodes of the external electrodes 14a to 14d are formed.
最後に、下地電極の表面にNi/Snめっきを施す。これにより、外部電極14a〜14dが形成される。以上の工程により、電子部品10aが完成する。 Finally, Ni / Sn plating is applied to the surface of the base electrode. Thereby, the external electrodes 14a to 14d are formed. Through the above steps, the electronic component 10a is completed.
(効果)
本実施形態に係る電子部品10aの製造方法によれば、電子部品10aの製造に用いられるマスクの種類を減らすことができる。より詳細には、マザーグリーンシート116iのコイル導体層30a及び引き出し導体層32a(第1の導体層)と、マザーグリーンシート116jのコイル導体層30b及び引き出し導体層32b(第2の導体層)と、マザーグリーンシート116kのコイル導体層30c及び引き出し導体層32c(第3の導体層)と、マザーグリーンシート116lのコイル導体層30d及び引き出し導体層32d(第4の導体層)とがz軸方向においてこの順に重なるように、マザーグリーンシート116i〜116jを積層する。これにより、以下に説明する第1のパターンないし第4のパターンの4種類の積層体12を得ることができる。以下に、第1のパターンないし第4のパターンの積層体12の第1の導体層ないし第4の導体層の積層順を示す。
(effect)
According to the method for manufacturing the electronic component 10a according to the present embodiment, the types of masks used for manufacturing the electronic component 10a can be reduced. More specifically, the
第1のパターン:第1の導体層、第2の導体層、第3の導体層、第4の導体層
第2のパターン:第2の導体層、第1の導体層、第4の導体層、第3の導体層
第3のパターン:第3の導体層、第4の導体層、第1の導体層、第2の導体層
第4のパターン:第4の導体層、第3の導体層、第2の導体層、第1の導体層
First pattern: first conductor layer, second conductor layer, third conductor layer, fourth conductor layer Second pattern: second conductor layer, first conductor layer, fourth conductor layer Third conductor layer Third pattern: third conductor layer, fourth conductor layer, first conductor layer, second conductor layer Fourth pattern: fourth conductor layer, third conductor layer , Second conductor layer, first conductor layer
ここで、第1の導体層と第2の導体層とは線対称な関係にある。そこで、第2の導体層を第1'の導体層と呼ぶ。また、第3の導体層と第4の導体層とは線対称な関係にある。そこで、第4の導体層を第3'の導体層と呼ぶ。この場合、第1のパターンないし第4のパターンの積層体12の第1の導体層ないし第4の導体層の積層順は、以下のように示される。
Here, the first conductor layer and the second conductor layer have a line-symmetric relationship. Therefore, the second conductor layer is referred to as a first 'conductor layer. Further, the third conductor layer and the fourth conductor layer are in a line-symmetric relationship. Therefore, the fourth conductor layer is referred to as a 3 ′ conductor layer. In this case, the stacking order of the first conductor layer to the fourth conductor layer of the
第1のパターン:第1の導体層、第1'の導体層、第3の導体層、第3'の導体層
第2のパターン:第1'の導体層、第1の導体層、第3'の導体層、第3の導体層
第3のパターン:第3の導体層、第3'の導体層、第1の導体層、第1'の導体層
第4のパターン:第3'の導体層、第3の導体層、第1'の導体層、第1の導体層
First pattern: first conductor layer, first 'conductor layer, third conductor layer, third' conductor layer Second pattern: first 'conductor layer, first conductor layer, third 'Conductor layer, third conductor layer third pattern: third conductor layer, third' conductor layer, first conductor layer, first 'conductor layer fourth pattern: third' conductor Layer, third conductor layer, first 'conductor layer, first conductor layer
以上のように、第1のパターンないし第4のパターンのいずれの積層体12も、第1の導体層と第1'の導体層からなるコイルと第3の導体層と第3'の導体層からなるコイルとを含んでいる。すなわち、第1のパターンないし第4のパターンのいずれの積層体12も実質的に同じ内部構造を有するようになる。よって、本実施形態に係る電子部品10aの製造方法によれば、1種類のマスクにより電子部品10aを製造することが可能となる。
As described above, any
(その他の実施形態)
なお、本発明に係る電子部品の製造方法は、前記電子部品10aの製造方法に限らず、その要旨の範囲内において変更可能である。
(Other embodiments)
In addition, the manufacturing method of the electronic component which concerns on this invention is not restricted to the manufacturing method of the said electronic component 10a, It can change within the range of the summary.
なお、電子部品10aは、コモンモードチョークコイルとして用いられるとしたが、他の回路素子として用いられてもよい。また、電子部品10aは、コイル以外の回路素子を内蔵していてもよい。 Although the electronic component 10a is used as a common mode choke coil, it may be used as another circuit element. Moreover, the electronic component 10a may incorporate circuit elements other than the coil.
以上のように、本発明は、電子部品の製造方法に有用であり、特に、電子部品の製造に用いられるマスクの種類を減らすことができる点において優れている。 As described above, the present invention is useful for a method for manufacturing an electronic component, and is particularly excellent in that the types of masks used for manufacturing an electronic component can be reduced.
G グループ
L1,L2 コイル
10a 電子部品
12 積層体
14a〜14d 外部電極
16a〜16j 絶縁体層
18a,18b,30a〜30d コイル導体層
20a〜20d,32a〜32d 引き出し導体層
116i〜116l マザーグリーンシート
G group L1, L2 Coil
Claims (2)
前記第1の導体層と前記第3の導体層とが四角形の対角上に配置され、かつ、前記第2の導体層と前記第4の導体層とが該四角形の残余の対角上に配置されてなるグループをマトリクス状に配列して第1のセラミックグリーンシートないし第4のセラミックグリーンシートに形成する導体形成工程と、
前記第1のセラミックグリーンシートの前記第1の導体層と前記第2のセラミックグリーンシートの前記第2の導体層と前記第3のセラミックグリーンシートの前記第3の導体層と前記第4のセラミックグリーンシートの前記第4の導体層とが積層方向においてこの順に重なるように該第1のセラミックグリーンシートないし該第4のセラミックグリーンシートを積層する積層工程と、
を備えており、
前記各グループ内において、前記第1の導体層と前記第2の導体層とは線対称な関係を有し、かつ、前記第3の導体層と前記第4の導体層とは線対称な関係を有していること、
を特徴とする電子部品の製造方法。 Provided in each of a stacked body in which a plurality of insulator layers including a first insulator layer to a fourth insulator layer are stacked, and each of the first insulator layer to the fourth insulator layer. A method of manufacturing an electronic component comprising the first conductor layer to the fourth conductor layer,
The first conductor layer and the third conductor layer are disposed on a diagonal of the quadrangle, and the second conductor layer and the fourth conductor layer are on the remaining diagonal of the quadrangle. A conductor forming step of arranging the arranged groups in a matrix and forming the first ceramic green sheet or the fourth ceramic green sheet;
The first conductor layer of the first ceramic green sheet, the second conductor layer of the second ceramic green sheet, the third conductor layer of the third ceramic green sheet, and the fourth ceramic. A laminating step of laminating the first ceramic green sheet or the fourth ceramic green sheet so that the fourth conductor layer of the green sheet overlaps in this order in the laminating direction;
With
Within each group, the first conductor layer and the second conductor layer have a line-symmetric relationship, and the third conductor layer and the fourth conductor layer have a line-symmetric relationship. Having
A method of manufacturing an electronic component characterized by the above.
前記第1の導体層と前記第2の導体層とは、互いに接続されて第1のコイルを構成し、
前記第3の導体層と前記第4の導体層とは、互いに接続されて第2のコイルを構成し、
前記第1のコイルと前記第2のコイルとは、コモンモードチョークコイルを構成していること、
を特徴とする請求項1に記載の電子部品の製造方法。 The first conductor layer to the fourth conductor layer are spiral coil conductor layers,
The first conductor layer and the second conductor layer are connected to each other to form a first coil,
The third conductor layer and the fourth conductor layer are connected to each other to form a second coil,
The first coil and the second coil constitute a common mode choke coil;
The manufacturing method of the electronic component of Claim 1 characterized by these.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059754A JP2014187108A (en) | 2013-03-22 | 2013-03-22 | Method for producing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059754A JP2014187108A (en) | 2013-03-22 | 2013-03-22 | Method for producing electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187108A true JP2014187108A (en) | 2014-10-02 |
Family
ID=51834426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059754A Pending JP2014187108A (en) | 2013-03-22 | 2013-03-22 | Method for producing electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187108A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538570A (en) * | 2017-03-02 | 2018-09-14 | Tdk株式会社 | The manufacturing method of electronic unit |
-
2013
- 2013-03-22 JP JP2013059754A patent/JP2014187108A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538570A (en) * | 2017-03-02 | 2018-09-14 | Tdk株式会社 | The manufacturing method of electronic unit |
CN108538570B (en) * | 2017-03-02 | 2021-05-28 | Tdk株式会社 | Method for manufacturing electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6455959B2 (en) | Magnetic module for power inductor, power inductor and manufacturing method thereof | |
JP5807650B2 (en) | Multilayer coil and manufacturing method thereof | |
JP5900373B2 (en) | Electronic components | |
JP6500992B2 (en) | Coil built-in parts | |
JP2015026760A (en) | Multilayer coil | |
JP6460328B2 (en) | LC composite parts | |
JP6528075B2 (en) | Laminated coil parts | |
JPWO2017110460A1 (en) | Low profile inductor | |
US9123465B2 (en) | Electronic component | |
JP6753091B2 (en) | Laminated common mode filter | |
JP5516552B2 (en) | Electronic component and manufacturing method thereof | |
JP5867762B2 (en) | Inductor element | |
JP2014187108A (en) | Method for producing electronic component | |
JP6911369B2 (en) | Manufacturing method of laminated coil parts | |
JP5674077B2 (en) | Inductor element | |
JP2013016727A (en) | Electronic component and manufacturing method of the same | |
JP5716778B2 (en) | Manufacturing method of electronic parts | |
JP2016157897A (en) | Common mode noise filter | |
JP2014187107A (en) | Method for producing electronic component | |
JP2009170446A (en) | Electronic component and method of manufacturing the same | |
US20140373341A1 (en) | Method for manufacturing laminated coil components | |
JP2014170879A (en) | Electronic component manufacturing method | |
JP5407795B2 (en) | Electronic components | |
JPWO2018181076A1 (en) | Wiring board and electronic module | |
WO2017010265A1 (en) | Surface mounted filter and surface mounted filter array |