JP2009170446A - Electronic component and method of manufacturing the same - Google Patents
Electronic component and method of manufacturing the same Download PDFInfo
- Publication number
- JP2009170446A JP2009170446A JP2008003372A JP2008003372A JP2009170446A JP 2009170446 A JP2009170446 A JP 2009170446A JP 2008003372 A JP2008003372 A JP 2008003372A JP 2008003372 A JP2008003372 A JP 2008003372A JP 2009170446 A JP2009170446 A JP 2009170446A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- forming
- external electrode
- manufacturing
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、電子部品及びその製造方法に関し、絶縁層が積層されてなる積層体を備えた電子部品及びその製造方法に関する。 The present invention relates to an electronic component and a method for manufacturing the same, and more particularly to an electronic component including a laminated body in which insulating layers are stacked and a method for manufacturing the same.
インピーダンスを低下させることなく、直流抵抗を低下させうる電子部品の製造方法として、特許文献1に記載の積層ビーズインダクタの製造方法が提案されている。該積層ビーズインダクタの製造方法では、ダイサーを用いて細長い長孔を磁性体グリーンシートに形成し、該長孔に導電性ペーストを埋め込んでいる。そして、この磁性体グリーンシートを複数層積層し、外部電極を形成することにより、直方体の貫通導体が内部に含まれた積層ビーズインダクタが得られる。
As a method of manufacturing an electronic component that can reduce DC resistance without reducing impedance, a method of manufacturing a multilayer bead inductor described in
ところで、特許文献1に記載の積層ビーズインダクタの製造方法は、工程が複雑になるという問題を有する。より詳細には、該積層ビーズインダクタの製造方法では、前記の通り、磁性体グリーンシートにダイサー等を用いて長孔を形成する必要がある。このような長孔の形成において、長辺をダイサーによって切断することは行うことができるが、短辺をダイサーによって切断することは困難である。
そこで、本発明の目的は、容易に製造することができると共に、抵抗値を低減することができるインダクタを内蔵した電子部品及びその製造方法を提供することである。 Accordingly, an object of the present invention is to provide an electronic component including an inductor that can be easily manufactured and that can reduce a resistance value, and a method for manufacturing the electronic component.
第1の発明は、電子部品において、複数の絶縁層が積層されてなる積層体と、前記積層体の側面に形成されている第1の外部電極及び第2の外部電極と、インダクタを構成すると共に、両端が前記第1の外部電極と前記第2の外部電極とに対して電気的に接続されるように、前記絶縁層に形成されている複数の内部電極と、前記複数の内部電極を電気的に接続しているビア導体と、を備えていること、を特徴とする。 According to a first aspect of the present invention, in an electronic component, an inductor is formed by a laminated body in which a plurality of insulating layers are laminated, a first external electrode and a second external electrode formed on a side surface of the laminated body. And a plurality of internal electrodes formed on the insulating layer such that both ends are electrically connected to the first external electrode and the second external electrode, and the plurality of internal electrodes And a via conductor that is electrically connected.
第1の発明によれば、内部電極は、ビア導体により電気的に接続されている。ビア導体は、絶縁層にビアホールが形成され、該ビアホールに導電性ペーストが充填されることにより形成される。更に、ビアホールの形成は、一般的に、レーザビームが絶縁層に照射されることにより形成されるので、特許文献1に記載の積層ビーズインダクタの製造方法のように、ダイサーを用いて長孔を形成する必要がない。その結果、電子部品の製造を容易化できる。
According to the first invention, the internal electrodes are electrically connected by the via conductor. The via conductor is formed by forming a via hole in the insulating layer and filling the via hole with a conductive paste. Furthermore, since the via hole is generally formed by irradiating the insulating layer with a laser beam, a long hole is formed using a dicer as in the method of manufacturing a multilayer bead inductor described in
第1の発明において、前記複数の内部電極は、積層方向から平面視したときに重なるように配置されていてもよい。 In the first invention, the plurality of internal electrodes may be arranged so as to overlap when viewed in plan from the stacking direction.
第1の発明において、前記複数の内部電極は、同じ形状を有していてもよい。 In the first invention, the plurality of internal electrodes may have the same shape.
第1の発明において、前記積層体は、直方体状であり、前記第1の外部電極及び前記第2の外部電極はそれぞれ、前記積層体の長手方向に延びている第1の側面及び第2の側面に形成されていてもよい。 In the first invention, the laminated body has a rectangular parallelepiped shape, and the first external electrode and the second external electrode are respectively a first side surface and a second side extending in the longitudinal direction of the laminated body. It may be formed on the side surface.
第1の発明において、前記ビア導体は、積層方向から平面視したときに、前記絶縁層において市松模様状に配置されていてもよい。 In the first invention, the via conductors may be arranged in a checkered pattern in the insulating layer when viewed in plan from the stacking direction.
第1の発明において、前記ビア導体が形成されている絶縁層は、非磁性体層であってもよい。 In the first invention, the insulating layer in which the via conductor is formed may be a nonmagnetic layer.
第2の発明は、電子部品の製造方法において、絶縁層にビア導体を形成する工程と、複数の長方形状の絶縁層のそれぞれに、2つの辺に引き出されている内部電極を形成する工程と、前記複数の内部電極が前記ビア導体により電気的に接続されるように、前記絶縁層を積層して積層体を形成する工程と、を備えていること、を特徴とする。 According to a second aspect of the present invention, in the method for manufacturing an electronic component, a step of forming a via conductor in the insulating layer, and a step of forming an internal electrode drawn out on two sides in each of the plurality of rectangular insulating layers, And a step of forming a laminate by laminating the insulating layers so that the plurality of internal electrodes are electrically connected by the via conductors.
第2の発明において、前記ビア導体を形成する工程は、前記絶縁層に対してレーザビームを照射してビアホールを形成する工程と、前記ビアホールに対して導電性ペーストを充填する工程と、を含んでいてもよい。 In the second invention, the step of forming the via conductor includes a step of irradiating the insulating layer with a laser beam to form a via hole, and a step of filling the via hole with a conductive paste. You may go out.
第2の発明において、前記ビアホールに対して導電性ペーストを充填する工程と、前記内部電極を形成する工程とは同時に行われてもよい。 In the second invention, the step of filling the via hole with a conductive paste and the step of forming the internal electrode may be performed simultaneously.
第2の発明において、前記内部電極を形成する工程では、同じ形状を有する前記複数の内部電極を形成してもよい。 In the second invention, in the step of forming the internal electrodes, the plurality of internal electrodes having the same shape may be formed.
第2の発明において、前記積層体を形成する工程では、積層方向から平面視したときに、前記複数の内部電極が重なるように前記絶縁層を積層してもよい。 In the second invention, in the step of forming the stacked body, the insulating layer may be stacked so that the plurality of internal electrodes overlap when viewed in plan from the stacking direction.
第2の発明において、前記内部電極が引き出されている前記積層体の側面に第1の外部電極及び第2の外部電極を形成する工程を、更に備えていてもよい。 2nd invention WHEREIN: You may further provide the process of forming a 1st external electrode and a 2nd external electrode in the side surface of the said laminated body from which the said internal electrode is pulled out.
第2の発明において、前記第1の外部電極及び前記第2の外部電極を形成する工程では、該第1の外部電極及び該第2の外部電極をそれぞれ、直方体状の前記積層体の長手方向に延びている第1の側面及び第2の側面に形成してもよい。 In the second invention, in the step of forming the first external electrode and the second external electrode, the first external electrode and the second external electrode are respectively formed in the longitudinal direction of the rectangular parallelepiped laminate. You may form in the 1st side surface and 2nd side surface which are extended to.
第2の発明において、前記ビア導体を形成する工程では、積層方向から平面視したときに、前記絶縁層において市松模様状に配置されていてもよい。 In the second invention, in the step of forming the via conductor, the insulating layer may be arranged in a checkered pattern when viewed in plan from the stacking direction.
第2の発明において、前記ビア導体を形成する工程では、非磁性体層である前記絶縁層に前記ビア導体を形成してもよい。 In the second invention, in the step of forming the via conductor, the via conductor may be formed in the insulating layer which is a non-magnetic layer.
本発明によれば、内部電極がビア導体により電気的に接続されているので、電子部品の製造を容易化できる。 According to the present invention, since the internal electrodes are electrically connected by the via conductor, the manufacture of the electronic component can be facilitated.
以下に、本発明の一実施形態に係る電子部品及びその製造方法について説明する。図1は、電子部品10の外観斜視図である。図2は、積層体12の分解斜視図である。以下では、電子部品1の形成時に、セラミックグリーンシートが積層される方向を積層方向と定義する。そして、この積層方向をz軸方向とし、電子部品10の長手方向をx軸方向とし、x軸とz軸とに直交する方向をy軸方向とする。x軸、y軸及びz軸は、電子部品10を構成する辺に対して平行である。
Below, the electronic component which concerns on one Embodiment of this invention, and its manufacturing method are demonstrated. FIG. 1 is an external perspective view of the
(電子部品の構成について)
電子部品10は、図1に示すように、内部にインダクタを含む直方体状の積層体12及び外部電極14a,14bを備える。積層体12は、直方体状の形状を有している。図1において、z軸方向の両端に位置する積層体12の表面を上面S1及び下面S2と称す。また、y軸方向の両端に位置すると共に、x軸方向に長手方向を有するように延びている積層体12の表面を側面Sa及び側面Sbと称す。更に、x軸方向の両端に位置する積層体12の表面を側面Sd及び側面Seと称す。外部電極14a,14bはそれぞれ、側面Sa,Sbを覆うように形成されている。
(About the configuration of electronic components)
As shown in FIG. 1, the
積層体12は、複数の内部電極と複数の磁性体層とが共に積層されて構成されている。具体的には、以下の通りである。積層体12は、図2に示すように、高透磁率のフェライト(例えば、Ni−Zn−Cuフェライト又はNi−Znフェライト等)からなる複数の磁性体層4a〜4e,5a〜5fが積層されることにより構成される。複数の磁性体層4a〜4e,5a〜5fは、それぞれ略同じ面積及び形状を有する長方形の絶縁層である。
The laminated
磁性体層4a〜4eの主面上にはそれぞれ、内部電極8a〜8eが形成される。更に、磁性体層4a〜4dにはそれぞれ、複数のビア導体Ba〜Bdが形成されている。以下では、個別の磁性体層4a〜4e及びビア導体Ba〜Bdを示す場合には、参照符号の後ろにアルファベットを付し、磁性体層4a〜4e及びビア導体Ba〜Bdを総称する場合には、参照符号の後ろのアルファベットを省略するものとする。 Internal electrodes 8a to 8e are formed on the main surfaces of the magnetic layers 4a to 4e, respectively. Further, a plurality of via conductors Ba to Bd are formed in the magnetic layers 4a to 4d, respectively. In the following, when the individual magnetic layers 4a to 4e and the via conductors Ba to Bd are shown, an alphabet is added after the reference symbol, and the magnetic layers 4a to 4e and the via conductors Ba to Bd are collectively referred to. Shall omit the alphabet after the reference sign.
各内部電極8はそれぞれ、Agからなる導電性材料からなり、インダクタを構成し、両端が外部電極14aと外部電極14bとに対して電気的に接続されるように、一つの前記磁性体層4上に形成されている。すなわち、内部電極8は、複数層の磁性体層4に跨って形成されていない。本実施形態では、各内部電極8は、直線状の電極であり、側面Saに対して垂直な方向に向かって延びるように磁性体層4上に形成されている。各内部電極8は、同じ形状を有している。更に、内部電極8の両端近傍は、外部電極14a,14bとの接続の確実性を高めるために、他の部分よりも太く形成されている。なお、必ずしも、内部電極8の形状が完全一致していなくてもよい。内部電極8は、例えば、製造誤差によるばらつきを有していてもよい。
Each of the
ビア導体Bは、Agからなる導電性材料からなり、磁性体層4をz軸方向に貫通するように形成され、互いに対向する内部電極8同士を電気的に接続している。該ビア導体Bは、磁性体層4において、y軸方向に2列に並ぶように複数設けられている。
The via conductor B is made of a conductive material made of Ag, is formed so as to penetrate the
図2に示す分解斜視図の磁性体層5a〜5c,4a〜4e,5d〜5fをz軸方向の上側からこの順に重ねて積層体12を形成する。この際、内部電極8a〜8eがz軸方向から平面視したときに重なるように、磁性体層4,5は積層される。更に、積層体12の表面に外部電極14a,14bを形成すると、電子部品10が得られる。
The
(電子部品の製造方法について)
以下に図1及び図2を参照しながら電子部品10の製造方法について説明する。
(About electronic component manufacturing methods)
Hereinafter, a method for manufacturing the
まず、磁性体層4,5となるべきセラミックグリーンシートは、以下のようにして作製される。酸化第二鉄(Fe2O3)、酸化亜鉛(ZnO)、酸化ニッケル(NiO)、及び、酸化銅(CuO)を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を800℃で1時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、2μmの粒径のフェライトセラミック粉末を得る。
First, the ceramic green sheets to be the
このフェライトセラミック粉末に対して結合剤(酢酸ビニル、水溶性アクリル等)と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、所望の膜厚(例えば、50μm)のセラミックグリーンシートを作製する。 A binder (vinyl acetate, water-soluble acrylic, etc.), a plasticizer, a wetting material, and a dispersing agent are added to the ferrite ceramic powder, followed by mixing with a ball mill, and then defoaming is performed under reduced pressure. The obtained ceramic slurry is formed into a sheet by the doctor blade method and dried to produce a ceramic green sheet having a desired film thickness (for example, 50 μm).
次に、磁性体層4a〜4dとなるべきセラミックグリーンシートに、ビア導体Ba〜Bdを形成する。具体的には、磁性体層4a〜4dとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ag,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。 Next, via conductors Ba to Bd are formed on the ceramic green sheets to be the magnetic layers 4a to 4d. Specifically, a via hole is formed by irradiating a ceramic green sheet to be the magnetic layers 4a to 4d with a laser beam. Next, the via hole is filled with a conductive paste such as Ag, Pd, Cu, Au or an alloy thereof by a method such as printing.
次に、磁性体層4a〜4eとなるべきセラミックグリーンシート上には、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、線幅500μmの内部電極8a〜8eを形成する。この際、磁性体層4a〜4eのそれぞれにおいて、2つの辺(y軸方向の手前側と奥側の辺)に引き出されるように内部電極8a〜8eを形成する。本実施形態では、内部電極8a〜8eは、同じ形状を有するように形成されている。なお、内部電極8a〜8dを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同時に行われてもよい。 Next, on the ceramic green sheets to be the magnetic layers 4a to 4e, a conductive paste mainly composed of Ag, Pd, Cu, Au, or an alloy thereof is applied by a method such as a screen printing method or a photolithography method. Is applied to form internal electrodes 8a to 8e having a line width of 500 μm. At this time, in each of the magnetic layers 4a to 4e, the internal electrodes 8a to 8e are formed so as to be drawn out to two sides (a front side and a back side in the y-axis direction). In the present embodiment, the internal electrodes 8a to 8e are formed to have the same shape. Note that the step of forming the internal electrodes 8a to 8d and the step of filling the via hole with the conductive paste may be performed simultaneously.
次に、各セラミックグリーンシートを積層する。具体的には、磁性体層5fとなるべきセラミックグリーンシートを配置する。次に、磁性体層5fとなるべきセラミックグリーンシート上に、磁性体層5eとなるべきセラミックグリーンシートの配置及び仮圧着を行う。この後、磁性体層5d,4e,4d,4c,4b,4a,5c,5b,5aとなるべきセラミックグリーンシートについても同様にこの順番に積層及び仮圧着する。磁性体層4d,4c,4b,4aとなるべきセラミックグリーンシートを積層する際には、互いに対向する内部電極8同士がビア導体Ba〜Bdにより電気的に接続されるように、これらのセラミックグリーンシートを積層する。例えば、図2に示すように、z軸方向から平面視したときに、各内部電極8が重なるように、磁性体層4となるべきセラミックグリーンシートを積層すればよい。これにより、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。
Next, each ceramic green sheet is laminated. Specifically, a ceramic green sheet to be the magnetic layer 5f is disposed. Next, the ceramic green sheet to be the magnetic layer 5e is placed and temporarily pressed onto the ceramic green sheet to be the magnetic layer 5f. Thereafter, the ceramic green sheets to be the
次に、マザー積層体をギロチンカットにより2.0mm×1.25mmの寸法の積層体12にカットする。これにより未焼成の積層体12が得られる。この未焼成の積層体12には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中で500℃で2時間の条件で行う。焼成は、例えば、890℃で2.5時間の条件で行う。これにより、焼成された積層体12が得られる。積層体12の表面には、例えば、浸漬法等の方法により主成分が銀である電極ペーストが塗布及び焼き付けされることにより、外部電極14a,14bが形成される。外部電極14a,14bの乾燥は、120℃で10分間行われ、外部電極14a,14bの焼き付けは、800℃で60分行われる。外部電極14a,14bはそれぞれ、図1に示すように、側面Sa,Sbに形成される。内部電極8a〜8eは、外部電極14a及び外部電極14bに電気的に接続されている。
Next, the mother laminate is cut into a laminate 12 having a size of 2.0 mm × 1.25 mm by guillotine cutting. Thereby, the unfired
最後に、外部電極14a,14bの表面に、Niめっき/Snめっきを施す。以上の工程を経て、図1に示すような電子部品10が完成する。
Finally, Ni plating / Sn plating is performed on the surfaces of the external electrodes 14a and 14b. Through the above steps, the
(効果)
電子部品10及びその製造方法によれば、内部電極8は、ビア導体Bにより電気的に接続されている。ビア導体Bは、磁性体層4にビアホールが形成され、該ビアホールに導電性ペーストが充填されることにより形成される。ビアホールの形成は、一般的に、レーザビームが磁性体層4に照射されることにより形成されるので、特許文献1に記載の積層ビーズインダクタの製造方法のように、ダイサーを用いて長孔を形成する必要がない。すなわち、ビアホールは、長孔に比べて容易に形成できる。その結果、電子部品10及びその製造方法によれば、該電子部品10を容易に製造することが可能となる。
(effect)
According to the
また、ビア導体Bを設けることにより、電子部品10の抵抗値を低減することが可能となる。更に、ビア導体Bを設けることにより、電子部品10の抵抗値を低く維持した状態で、内部電極8の枚数を減らして、電子部品10のインダクタンスを大きくすることも可能である。
Also, by providing the via conductor B, the resistance value of the
また、図2に示すように、ビア導体Bを磁性体層4に多数形成することにより、電子部品10の抵抗値をより低減することが可能となる。
In addition, as shown in FIG. 2, by forming a large number of via conductors B in the
電子部品10によれば、図1に示すように、長手方向に延びる側面Sa,Sbに外部電極14a,14bが形成されている。そのため、電子部品10では、外部電極14a,14bが側面Sd,Seに形成された場合に比べて、外部電極14aと外部電極14bとの間の距離が小さくなる。その結果、外部電極14aと外部電極14bとを接続する内部電極8の長さを短くすることができ、電子部品10の抵抗値を小さくすることができる。特に、本実施形態では、内部電極8は、側面Saに対して垂直方向に直線状に延びている。そのため、内部電極8の長さは、最短となる。その結果、より効果的に電子部品10の抵抗値を小さくすることができる。
According to the
また、電子部品10によれば、図1に示すように、外部電極14a,14bは、長手方向に延びる側面Sa,Sbに形成されている。そのため、電子部品10では、外部電極14a,14bが側面Sd,Seに形成されている場合に比べて、外部電極14a,14bを大きくすることができる。電子部品10が回路基板に実装された場合には、回路基板と外部電極14a,14bとの接触面積が大きくなる。その結果、電子部品10の放熱性が向上する。
Further, according to the
(変形例)
本発明に係る電子部品は、前記実施形態に係る電子部品10に限らない。したがって、電子部品10は、適宜、設計変更されてもよい。以下に、変形例に係る電子部品について図面を参照しながら説明する。図3は、変形例に係る電子部品の積層体12aの分解斜視図である。図3の積層体12aにおいて、図2の積層体12と同じ構成については同じ参照符号が付してある。
(Modification)
The electronic component according to the present invention is not limited to the
図2に示す積層体12では、ビア導体Bは、z軸方向から平面視したときに、磁性体層4においてy軸方向に2列に並ぶように形成されている。一方、図3に示す積層体12aでは、ビア導体Bは、z軸方向から平面視したときに、市松模様状に配置されている。図3のようにビア導体Bが配置されることにより、以下に図面を参照しながら説明するように、電子部品10の直流重畳特性を向上させることが可能となる。図4は、図3に示す積層体12aを含んだ電子部品10をx軸方向から平面視した説明図である。
In the
図3に示す積層体12aでは、ビア導体Bは、市松模様状に配置されているので、y軸方向において隣り合うビア導体B同士の間隔は、図2に示す積層体12に比べて大きくなる。故に、図3に示す積層体12aでは、図2に示す積層体12よりもビア導体Bの径を大きくできる。そのため、図4に示すように、x軸方向から平面視した場合に、内部電極8に挟まれた領域におけるビア導体Bが占める面積が大きくできる。磁束は、ビア導体Bにおいて遮られるので、内部電極8に挟まれた領域における磁束密度は、図2に示す積層体よりも図3に示す積層体の方が小さくなる。その結果、内部電極8に挟まれた領域において磁気飽和が発生することが抑制され、電子部品10の直流重畳特性が向上する。
In the laminated body 12a shown in FIG. 3, since the via conductors B are arranged in a checkered pattern, the interval between the via conductors B adjacent in the y-axis direction is larger than that of the
また、図2及び図3に示す積層体12,12aにおいて、ビア導体Bが形成されている磁性体層4を非磁性体層としてもよい。これにより、内部電極8に挟まれた領域において磁気飽和が発生することがより効果的に抑制され、電子部品10の直流重畳特性をより向上させることができる。
Further, in the
4a,4b,4c,4d,4e,5a,5b,5c,5d,5e,5f 磁性体層
8a,8b,8c,8d,8e 内部電極
10 電子部品
12,12a 積層体
14a,14b 外部電極
Ba,Bb,Bc,Bd ビア導体
4a, 4b, 4c, 4d, 4e, 5a, 5b, 5c, 5d, 5e, 5f
Claims (15)
前記積層体の側面に形成されている第1の外部電極及び第2の外部電極と、
インダクタを構成すると共に、両端が前記第1の外部電極と前記第2の外部電極とに対して電気的に接続されるように、前記絶縁層に形成されている複数の内部電極と、
前記複数の内部電極を電気的に接続しているビア導体と、
を備えていること、
を特徴とする電子部品。 A laminate formed by laminating a plurality of insulating layers;
A first external electrode and a second external electrode formed on a side surface of the laminate;
A plurality of internal electrodes formed in the insulating layer so that both ends thereof are electrically connected to the first external electrode and the second external electrode;
Via conductors electrically connecting the plurality of internal electrodes;
Having
Electronic parts characterized by
を特徴とする請求項1に記載の電子部品。 The plurality of internal electrodes are arranged so as to overlap when viewed in plan from the stacking direction,
The electronic component according to claim 1.
を特徴とする請求項2に記載の電子部品。 The plurality of internal electrodes have the same shape;
The electronic component according to claim 2.
前記第1の外部電極及び前記第2の外部電極はそれぞれ、前記積層体の長手方向に延びている第1の側面及び第2の側面に形成されていること、
を特徴とする請求項1ないし請求項3のいずれかに記載の電子部品。 The laminate is a rectangular parallelepiped,
The first external electrode and the second external electrode are respectively formed on a first side surface and a second side surface extending in a longitudinal direction of the multilayer body;
The electronic component according to any one of claims 1 to 3, wherein:
を特徴とする請求項1ないし請求項4のいずれかに記載の電子部品。 The via conductors are arranged in a checkered pattern in the insulating layer when viewed in plan from the stacking direction;
The electronic component according to claim 1, wherein:
を特徴とする請求項1ないし請求項5のいずれかに記載の電子部品。 The insulating layer in which the via conductor is formed is a non-magnetic layer;
The electronic component according to claim 1, wherein:
複数の長方形状の絶縁層のそれぞれに、2つの辺に引き出されている内部電極を形成する工程と、
前記複数の内部電極が前記ビア導体により電気的に接続されるように、前記絶縁層を積層して積層体を形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。 Forming a via conductor in the insulating layer;
Forming an internal electrode drawn out on two sides in each of a plurality of rectangular insulating layers;
Laminating the insulating layers to form a laminate so that the plurality of internal electrodes are electrically connected by the via conductors;
Having
A method of manufacturing an electronic component characterized by the above.
前記絶縁層に対してレーザビームを照射してビアホールを形成する工程と、
前記ビアホールに対して導電性ペーストを充填する工程と、
を含んでいること、
を特徴とする請求項7に記載の電子部品の製造方法。 The step of forming the via conductor includes
Irradiating the insulating layer with a laser beam to form a via hole;
Filling the via hole with a conductive paste;
Including
The manufacturing method of the electronic component of Claim 7 characterized by these.
を特徴とする請求項8に記載の電子部品の製造方法。 The step of filling the via hole with a conductive paste and the step of forming the internal electrode are performed simultaneously;
The method of manufacturing an electronic component according to claim 8.
を特徴とする請求項7ないし請求項9のいずれかに記載の電子部品の製造方法。 Forming the plurality of internal electrodes having the same shape in the step of forming the internal electrodes;
A method for manufacturing an electronic component according to claim 7, wherein:
を特徴とする請求項7ないし請求項10のいずれかに記載の電子部品の製造方法。 In the step of forming the laminate, the insulating layer is laminated so that the plurality of internal electrodes overlap when viewed in plan from the lamination direction;
The method for manufacturing an electronic component according to claim 7, wherein:
更に備えていること、
を特徴とする請求項7ないし請求項11のいずれかに記載の電子部品の製造方法。 Forming a first external electrode and a second external electrode on a side surface of the laminate from which the internal electrode is drawn,
More
The method of manufacturing an electronic component according to claim 7, wherein:
を特徴とする請求項12に記載の電子部品の製造方法。 In the step of forming the first external electrode and the second external electrode, each of the first external electrode and the second external electrode extends in the longitudinal direction of the rectangular parallelepiped laminate. Forming on the side surface and the second side surface,
The method of manufacturing an electronic component according to claim 12.
を特徴とする請求項7ないし請求項13のいずれかに記載の電子部品の製造方法。 In the step of forming the via conductor, when viewed in plan from the stacking direction, the insulating layer is arranged in a checkered pattern,
The method of manufacturing an electronic component according to claim 7, wherein
を特徴とする請求項7ないし請求項14のいずれかに記載の電子部品の製造方法。 In the step of forming the via conductor, forming the via conductor in the insulating layer that is a non-magnetic layer;
The method for manufacturing an electronic component according to claim 7, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003372A JP2009170446A (en) | 2008-01-10 | 2008-01-10 | Electronic component and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003372A JP2009170446A (en) | 2008-01-10 | 2008-01-10 | Electronic component and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009170446A true JP2009170446A (en) | 2009-07-30 |
Family
ID=40971343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003372A Pending JP2009170446A (en) | 2008-01-10 | 2008-01-10 | Electronic component and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009170446A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164513A (en) * | 2008-01-10 | 2009-07-23 | Murata Mfg Co Ltd | Electronic component |
CN105097186A (en) * | 2014-05-08 | 2015-11-25 | 三星电机株式会社 | Chip electronic component and method of manufacturing the same |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496814U (en) * | 1991-01-30 | 1992-08-21 | ||
JPH06112047A (en) * | 1992-09-26 | 1994-04-22 | Taiyo Yuden Co Ltd | Laminated ceramic inductor and manufacture thereof |
JPH07192921A (en) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | Layered electronic part |
JPH0855725A (en) * | 1994-08-10 | 1996-02-27 | Taiyo Yuden Co Ltd | Laminated chip inductor |
JPH1197256A (en) * | 1997-09-18 | 1999-04-09 | Tokin Corp | Laminated chip inductor |
JP2000021633A (en) * | 1998-07-02 | 2000-01-21 | Murata Mfg Co Ltd | Stacked inductor array |
JP2003272923A (en) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Electronic component |
WO2006073092A1 (en) * | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | Laminated coil |
JP2006229065A (en) * | 2005-02-18 | 2006-08-31 | Rohm Co Ltd | Low resistance chip resistor and its manufacturing process |
JP2006261577A (en) * | 2005-03-18 | 2006-09-28 | Tdk Corp | Laminated inductor |
JP2006351954A (en) * | 2005-06-17 | 2006-12-28 | Tdk Corp | Stacked common mode filter |
-
2008
- 2008-01-10 JP JP2008003372A patent/JP2009170446A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496814U (en) * | 1991-01-30 | 1992-08-21 | ||
JPH06112047A (en) * | 1992-09-26 | 1994-04-22 | Taiyo Yuden Co Ltd | Laminated ceramic inductor and manufacture thereof |
JPH07192921A (en) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | Layered electronic part |
JPH0855725A (en) * | 1994-08-10 | 1996-02-27 | Taiyo Yuden Co Ltd | Laminated chip inductor |
JPH1197256A (en) * | 1997-09-18 | 1999-04-09 | Tokin Corp | Laminated chip inductor |
JP2000021633A (en) * | 1998-07-02 | 2000-01-21 | Murata Mfg Co Ltd | Stacked inductor array |
JP2003272923A (en) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Electronic component |
WO2006073092A1 (en) * | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | Laminated coil |
JP2006229065A (en) * | 2005-02-18 | 2006-08-31 | Rohm Co Ltd | Low resistance chip resistor and its manufacturing process |
JP2006261577A (en) * | 2005-03-18 | 2006-09-28 | Tdk Corp | Laminated inductor |
JP2006351954A (en) * | 2005-06-17 | 2006-12-28 | Tdk Corp | Stacked common mode filter |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164513A (en) * | 2008-01-10 | 2009-07-23 | Murata Mfg Co Ltd | Electronic component |
CN105097186A (en) * | 2014-05-08 | 2015-11-25 | 三星电机株式会社 | Chip electronic component and method of manufacturing the same |
CN105097186B (en) * | 2014-05-08 | 2018-07-27 | 三星电机株式会社 | Chip electronic component and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237528B2 (en) | Electronic component | |
KR101319059B1 (en) | Electronic component and method for producing the same | |
JP4530043B2 (en) | Multilayer coil component and manufacturing method thereof | |
JP5900373B2 (en) | Electronic components | |
US8395471B2 (en) | Electronic component | |
US8633794B2 (en) | Electronic component and manufacturing method for same | |
JP2015026760A (en) | Multilayer coil | |
WO2012023315A1 (en) | Electronic component and method for manufacturing same | |
US20140085038A1 (en) | Electronic component | |
JP4780232B2 (en) | Multilayer electronic components | |
US8143989B2 (en) | Multilayer inductor | |
WO2010084794A1 (en) | Electronic component and method for manufacturing same | |
JP5494892B2 (en) | Electronic components | |
JP2011192737A (en) | Electronic component and method of manufacturing the same | |
JP5327231B2 (en) | Electronic components | |
JP2014078650A (en) | Electronic component and manufacturing method of the same | |
JP2009176829A (en) | Electronic component | |
WO2010010799A1 (en) | Electronic component and method for manufacturing same | |
JP2009170446A (en) | Electronic component and method of manufacturing the same | |
JP5136065B2 (en) | Electronic components | |
JP5957895B2 (en) | Manufacturing method of electronic parts | |
JP2009170752A (en) | Electronic component | |
WO2009147899A1 (en) | Electronic part and method for manufacturing the same | |
JP2010034175A (en) | Electronic component and method for manufacturing the same | |
JP2014170879A (en) | Electronic component manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Written amendment |
Effective date: 20120315 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |