JP2014186418A - コンピュータシステム - Google Patents

コンピュータシステム Download PDF

Info

Publication number
JP2014186418A
JP2014186418A JP2013059405A JP2013059405A JP2014186418A JP 2014186418 A JP2014186418 A JP 2014186418A JP 2013059405 A JP2013059405 A JP 2013059405A JP 2013059405 A JP2013059405 A JP 2013059405A JP 2014186418 A JP2014186418 A JP 2014186418A
Authority
JP
Japan
Prior art keywords
performance
management target
management
computer system
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013059405A
Other languages
English (en)
Other versions
JP5958395B2 (ja
Inventor
Reiji Yoshida
玲司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013059405A priority Critical patent/JP5958395B2/ja
Publication of JP2014186418A publication Critical patent/JP2014186418A/ja
Application granted granted Critical
Publication of JP5958395B2 publication Critical patent/JP5958395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】 全体での性能の低下を最小限に抑えながら、消費電力を削減することが可能となるコンピュータシステムを提供する。
【解決手段】 異なる種類の複数の管理対象装置と、複数の管理対象装置へ供給する電力を管理する管理装置とを備え、管理装置は、すべての管理対象装置へ供給する所定の総電力量をそれぞれの管理対象装置の性能の合計値が最大になるようにそれぞれの管理対象装置へ供給する。
【選択図】 図1

Description

本発明は、コンピュータシステムに係り、特に複数の異なるコンピュータ機器に対して省電力を実行する際出来るだけ性能低下を少なくすることが可能なコンピュータシステムに関する。
近年、情報機器の省電力化が求められている。コンピュータシステムにおいては、省電力のため、複数のコンピュータシステムのそれぞれに一定の割合で供給電力を削減する方法が行われてきている。
このほか複数の機器において省電力を実行するために、さまざまな方法が開示されている。例えば、特許文献1は、一定の性能を満たす範囲で、消費電力が最小となるようにしている。
また、特許文献2には、与えられた処理を実行可能な範囲で、消費電力が最小となる構成を求めている。
特開2004−228417号公報 特開2005−328462号公報
しかし、上述のような複数の機器に対して一定割合で電力を削減する方法では、予想外の性能低下が発生することがある。上記特許文献1及び特許文献2は、いずれも、このような状況に対応する技術を開示していない。
本発明の目的は、この点を鑑みたものであり、電力供給される機器の省電力を実行する場合、各機器の性能の和ができる限り低下しないコンピュータシステムを提供することにある。
本発明では、上記課題を解決するために、複数の管理対象装置と、複数の管理対象装置へ供給する電力を管理する管理装置とを備え、管理装置は、すべての管理対象装置へ供給する所定の総電力量をそれぞれの管理対象装置の性能の合計値が最大になるようにそれぞれの管理対象装置へ供給することを特徴としている。
複数の機器についての電力を供給する方法において、電力供給される機器の性能の値の合計値が最大になるような電力供給方法を提供できるという効果がある。
本発明の第1の実施の形態におけるコンピュータシステムの構成例を示すブロック図である。 本発明の第1の実施の形態におけるコンピュータシステムの詳細な構成例を示すブロック図である。 本発明の第1の実施の形態における管理対象装置200の削減される電力と性能の関係を示す表である。 本発明の第1の実施の形態における管理対象装置300の削減される電力と性能の関係を示す表である。 本発明の第1の実施の形態における管理対象装置200の削減される電力と性能の関係を示すグラフである。 本発明の第1の実施の形態における管理対象装置300の削減される電力と性能の関係を示すグラフである。 本発明の第2の実施の形態におけるコンピュータシステムの詳細な構成例を示すブロック図である。
以下、本発明の実施形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態におけるコンピュータシステムの構成例を示すブロック図である。図1において、コンピュータシステムは、管理装置10と管理対象装置20、管理対象装置30を備える。管理対象装置20と管理対象装置30は、異なる種類の装置である。
管理装置10は、それぞれの管理対象装置の性能と供給電力の関係についての情報を得て各性能の合計値が最大になるように、所定の電力をそれぞれの管理対象装置へ供給することができる。
図2は、本発明の第1の実施の形態におけるコンピュータシステムの詳細な構成例を示すブロック図である。図1の構成例を詳細に表したものである。
図2で、コンピュータシステムは、管理装置100と管理対象装置200、管理対象装置300を備える。管理対象装置200、管理対象装置300には装置のハードウェアの管理を行うBMC(Baseboard Management Controller)201、BMC301と、各々の装置の削減される電力と性能の関係に関する情報を保持する情報保持部202、203がそれぞれ備えられている。
例えば、管理対象装置200には、動作電力が100(W)〜150(W)のCPU203とメモリ204が15枚搭載されている。管理対象装置200の情報保持部202に記録されている削減される電力と性能の関係は、図3の通りである。また、図3の内容をグラフ化したものを図5に示す。
管理対象装置300には、動作電力が150(W)〜250(W)のCPU303とメモリ304が5枚搭載されている。管理対象装置300の情報保持部302に記録されている削減される電力と性能の関係は図4の通りである。また、図4の内容をグラフ化したものを図6に示す。
上記管理対象装置において性能とはCPUの性能(例えば処理速度)とメモリの性能(例えば読み書き速度)の両方を均等割合(重み付け)で含む当該管理対象装置の動作性能である。しかし上記管理対象装置においてCPUとメモリへそれぞれ独立に電力を供給できるならば、個々の管理対象装置の特性、用途などに応じて上記性能をCPUの性能またはメモリの性能のいずれか一方とすることができる。すなわち、CPUとメモリのうち、当該管理対象装置の動作性能に相対的に影響の少ないほうを電力削減の対象とすることができる。さらにCPUとメモリの性能に所定の重み付けを与え、この重み付けに応じてCPUとメモリの削減する電力量を定めることも可能である。
次に、本発明の第1の実施例の動作について、図3、図4、図5、図6を用いて説明する。
例えば、消費電力を抑止する機能が動作していない状態で、利用者が全体で150(W)の電力の削減を指示した場合を考える。管理装置100は、BMC201、BMC301経由で情報保持部202、302に記録されている図3と図4の情報を取得する。図3、図4から削減電力値の合計が150(W)となり、かつ性能(%)の和が最大となるような削減する電力値の組み合わせを求める。この場合は、図3の50(W)と図4の100(W)の組み合わせがこれに該当する。従って、BMC201に対して50(W)、BMC301に対して100(W)の電力値の削減を要求する。
装置の特性を考慮せずに全体から150(W)の電力量を削減する場合は、管理対象装置200、300からそれぞれ75(W)ずつ削減することになる。この場合、管理対象装置200の性能は、図3及び図5から読み取ると、72.5(%)となり、管理対象装置300の性能は、図4及び図6から読み取ると、85(%)となる。すなわち、両装置の合計の性能は、157.5(%)となる。
一方、本願発明では、管理対象装置200では50(W)削減して性能は85(%)となり、管理対象装置300では100(W)削減して性能は80(%)となる。合計すると、性能の和は、165(%)となり、本願発明のほうが、性能の和は、大きくなる。
このように本願発明によれば、全体での性能の低下を最小限に抑えながら、消費電力を削減することが可能となる。
(第2の実施の形態)
図7は、本発明の第2の実施の形態におけるコンピュータシステムの構成例を示すブロック図である。図7で、本発明の第2の実施例は、管理装置500と管理対象装置200、管理対象装置300から構成されている。図2と同じ構成のものは、同じ番号を付して説明を省略する。
管理装置500は、それぞれの管理対象装置の構成を確認して前回の起動時から変更があった場合は、削減される供給電力と性能低下の関係を再測定する。管理装置500は、所定のプログラムを用いて各管理対象装置のBMCに、削減される電力と性能の低下の関係を再測定させる。管理装置500は、各管理対象装置のCPUやメモリなどの構成が変更になった場合、各管理対象装置の情報保持部の内容を更新する。これらの動作を管理対象装置自身が行うこともできる。
上述のように管理装置500で測定する性能の指標には、各機器の用途に応じて最適なものを選択可能とする。これにより、CPUの応答速度が性能に直結する用途で用いられている機器と、ハードディスクドライブなどのメモリの読み書き速度が重視されCPUの応答速度が性能に直結しない用途で用いられている機器が混在した場合に、一方の消費電力を優先的に削減することが可能となる。このようにして、全体の性能低下を抑えるという制御が可能になる。
尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。
複数の異なる構成のコンピュータシステムにおいて、効率の良い電力供給方法として利用できる。
100 管理装置
200 管理対象装置
201 BMC
202 情報保持部
203 CPU
204 メモリ(15枚)
300 管理対象装置
301 BMC
302 情報保持部
303 CPU
304 メモリ(5枚)
500 管理装置

Claims (6)

  1. 複数の管理対象装置と、
    前記複数の管理対象装置へ供給する電力を管理する管理装置と、
    を備え、
    前記管理装置は、すべての前記管理対象装置へ供給する所定の総電力量をそれぞれの前記管理対象装置の性能の合計値が最大になるようにそれぞれの前記管理対象装置へ配分することを特徴とするコンピュータシステム。
  2. 前記性能と前記管理対象装置への供給電力の関係を表す情報を保持する情報保持部を備えることを特徴とする請求項1記載のコンピュータシステム。
  3. 前記管理装置は前記情報に基づいてそれぞれの前記管理対象装置へ供給する電力量を決定することを特徴とする請求項2に記載のコンピュータシステム。
  4. 前記管理対象装置は、CPUと記憶装置を含み、前記性能は前記CPUと前記記憶装置の一方または両方の性能であることを特徴とする請求項1から請求項3のいずれかに記載のコンピュータシステム。
  5. 前記性能が前記CPUと前記記憶装置の両方の性能である場合それぞれの性能に所定の重み付けが付与されることを特徴とする請求項4に記載のコンピュータシステム。
  6. 前記管理装置または前記管理対象装置のいずれか一方は前記管理対象装置の性能と前記管理対象装置への供給電力の関係を表す情報を算出する機能を有することを特徴とする請求項2から請求項5のいずれかに記載のコンピュータシステム。
JP2013059405A 2013-03-22 2013-03-22 コンピュータシステム Expired - Fee Related JP5958395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013059405A JP5958395B2 (ja) 2013-03-22 2013-03-22 コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059405A JP5958395B2 (ja) 2013-03-22 2013-03-22 コンピュータシステム

Publications (2)

Publication Number Publication Date
JP2014186418A true JP2014186418A (ja) 2014-10-02
JP5958395B2 JP5958395B2 (ja) 2016-08-02

Family

ID=51833964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059405A Expired - Fee Related JP5958395B2 (ja) 2013-03-22 2013-03-22 コンピュータシステム

Country Status (1)

Country Link
JP (1) JP5958395B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049965A (ja) * 2015-09-01 2017-03-09 株式会社東芝 ストレージおよびストレージシステム
JP2018101322A (ja) * 2016-12-21 2018-06-28 日本電気株式会社 ストレージアレイ装置、消費電力調整方法、および消費電力調整プログラム
EP3502892A1 (en) 2017-12-22 2019-06-26 Renesas Electronics Corporation Semiconductor device, semiconductor system, and control method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309288A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd 並列マルチプロセッサシステムの低消費電力化回路
JP2000322161A (ja) * 1999-05-12 2000-11-24 Ricoh Co Ltd 消費電力制御方法および消費電力制御システム
JP2007148789A (ja) * 2005-11-28 2007-06-14 Sharp Corp データ処理装置、画像形成装置、画像形成方法およびプリントシステム
JP2010123071A (ja) * 2008-11-21 2010-06-03 Nec Corp 電力配分システム、電力配分方法、プログラム及び電力配分装置
WO2011011670A1 (en) * 2009-07-24 2011-01-27 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
JP2011103024A (ja) * 2009-11-10 2011-05-26 Nec Corp 電力制御装置,コンピュータシステム,電力制御方法,コンピュータプログラム
JP2011198288A (ja) * 2010-03-23 2011-10-06 Fuji Xerox Co Ltd 情報処理装置、情報処理システム、及び情報処理プログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309288A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd 並列マルチプロセッサシステムの低消費電力化回路
JP2000322161A (ja) * 1999-05-12 2000-11-24 Ricoh Co Ltd 消費電力制御方法および消費電力制御システム
JP2007148789A (ja) * 2005-11-28 2007-06-14 Sharp Corp データ処理装置、画像形成装置、画像形成方法およびプリントシステム
JP2010123071A (ja) * 2008-11-21 2010-06-03 Nec Corp 電力配分システム、電力配分方法、プログラム及び電力配分装置
WO2011011670A1 (en) * 2009-07-24 2011-01-27 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
JP2011103024A (ja) * 2009-11-10 2011-05-26 Nec Corp 電力制御装置,コンピュータシステム,電力制御方法,コンピュータプログラム
JP2011198288A (ja) * 2010-03-23 2011-10-06 Fuji Xerox Co Ltd 情報処理装置、情報処理システム、及び情報処理プログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049965A (ja) * 2015-09-01 2017-03-09 株式会社東芝 ストレージおよびストレージシステム
US10198061B2 (en) 2015-09-01 2019-02-05 Toshiba Memory Corporation Storage and storage system
US10824217B2 (en) 2015-09-01 2020-11-03 Toshiba Memory Corporation Storage and storage system
JP2018101322A (ja) * 2016-12-21 2018-06-28 日本電気株式会社 ストレージアレイ装置、消費電力調整方法、および消費電力調整プログラム
EP3502892A1 (en) 2017-12-22 2019-06-26 Renesas Electronics Corporation Semiconductor device, semiconductor system, and control method of the same
US11041892B2 (en) 2017-12-22 2021-06-22 Renesas Electronics Corporation Semiconductor device, semiconductor system, and control method of the same

Also Published As

Publication number Publication date
JP5958395B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
JP5607909B2 (ja) メモリ管理装置及びその方法
JP5177896B2 (ja) ファンの動的回転数制御装置、ファンの動的回転数制御方法及びファンの動的回転数制御プログラム
US10031574B2 (en) Apparatus and method for controlling multi-core processor of computing system
US10560022B2 (en) Setting operating points for circuits in an integrated circuit chip using an integrated voltage regulator power loss model
CN110637271B (zh) 用于对便携式计算设备中的沉浸式多媒体工作负载的智能调整的系统和方法
JP5837117B2 (ja) プロセッサおよび方法
US20080222435A1 (en) Power management in a power-constrained processing system
US8392736B2 (en) Managing memory power usage
US10064141B2 (en) Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
JP6428338B2 (ja) 電源制御装置、および電源制御プログラム
TW201039135A (en) Solid state disk drive and method for controlling operation frequency
CN105446455A (zh) 用于在多处理器核心系统中执行节能的网络数据包处理的方法和装置
US9760159B2 (en) Dynamic power routing to hardware accelerators
JP2008160971A (ja) 消費電力調整プログラム,装置,および処理方法
EP3673572A1 (en) Voltage regulators for an integrated circuit chip
JP5958395B2 (ja) コンピュータシステム
US8151122B1 (en) Power budget managing method and system
US9479001B2 (en) Technique for supplying power to a load via voltage control and current control modes of operation
US8457805B2 (en) Power distribution considering cooling nodes
CN107045379A (zh) 一种机柜服务器温度控制方法及装置
JP2011227840A (ja) 非smp構成でのサーバー間のコアライセンスの授受を制御する装置
US9229507B1 (en) Managing data center power usage
JP5673167B2 (ja) 電気機器の電力管理方法
JPWO2012001776A1 (ja) マルチコアシステム、スケジューリング方法およびスケジューリングプログラム
JP2007179246A (ja) 計算機管理方法、計算機管理プログラム、および、計算機管理サーバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5958395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees