JP2014180074A - Booster control device - Google Patents
Booster control device Download PDFInfo
- Publication number
- JP2014180074A JP2014180074A JP2013050613A JP2013050613A JP2014180074A JP 2014180074 A JP2014180074 A JP 2014180074A JP 2013050613 A JP2013050613 A JP 2013050613A JP 2013050613 A JP2013050613 A JP 2013050613A JP 2014180074 A JP2014180074 A JP 2014180074A
- Authority
- JP
- Japan
- Prior art keywords
- boost
- signal
- circuit
- voltage
- booster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電圧を昇圧して負荷に供給する昇圧回路を備えた装置において、異常発生時の昇圧動作を制御するための技術に関する。 The present invention relates to a technique for controlling a boosting operation when an abnormality occurs in an apparatus including a boosting circuit that boosts a DC voltage and supplies it to a load.
たとえば、自動車のヘッドライトなどの車両灯にＬＥＤ（発光ダイオード）が用いられる場合、車両灯の点灯・消灯を制御する車両灯制御装置には、昇圧回路が設けられるのが一般的である。これは、ＬＥＤの駆動電圧が一定値を下回ると、ＬＥＤが直ちに消灯してしまい、夜間などの走行に危険を伴うことから、駆動電圧を一定値以上に維持し、ＬＥＤを安定して点灯させるためである。特許文献１、２には、トランスを有する昇圧回路を備えた車両灯制御装置が記載されている。
For example, when an LED (light emitting diode) is used for a vehicle light such as a headlight of an automobile, a booster circuit is generally provided in the vehicle light control device that controls turning on / off of the vehicle light. This is because when the LED driving voltage falls below a certain value, the LED is immediately turned off, and there is a danger in driving at night, etc., so that the driving voltage is maintained above a certain value and the LED is lit stably. Because.
特許文献１の装置においては、トランスから電力供給を受ける複数の光源部が設けられている。トランスは、１次コイルと、複数の光源部に対応して設けられた複数の２次コイルとを備えている。そして、複数の２次コイルから、各コイルに対応する光源部に、それぞれ電力を供給するようになっている。また、光源部での地絡の発生により、いずれかの光源部の電圧が所定値より小さくなった場合に、トランスの出力を停止させる出力制御部が設けられている。これにより、地絡に対して適切にフェールセーフ動作が行われるようにしている。
In the apparatus of
特許文献２の装置においては、トランスの一次コイルにトランジスタと抵抗が接続され、抵抗の両端に生じる電圧を監視する制御回路が設けられている。トランジスタがオンしてＬＥＤが点灯している過程で、抵抗の両端電圧を制御回路で監視し、トランジスタに流れる電流が制限電流値に達したときは、トランジスタのオン動作を制限する。また、トランスの二次側に設けられた出力回路の出力電圧が第１の設定電圧を超えたときは、制限電流値を低下させてトランジスタのオン動作をさらに制限する。そして、出力回路の出力電圧が第２の設定電圧を超えたときは、トランジスタのオン動作を強制的に停止させる。これにより、光源の異常時にトランスが磁気飽和を起こすのを緩和して、回路素子の損傷を防止している。
In the device of
上述した特許文献１、２に記載されている昇圧回路は、トランスを用いた絶縁型の昇圧回路であるが、昇圧回路には、トランスを用いない非絶縁型の昇圧回路もある。図１１は、非絶縁型の昇圧回路を備えた車両灯制御装置の一例を示している。
The booster circuits described in
図１１において、車両灯制御装置５０は、制御回路１、昇圧ＩＣ（Integrated Circuit）２、昇圧回路３、抵抗Ｒ２〜Ｒ６、コンデンサＣ、およびスイッチＳＷから構成される。負荷５は、複数のＬＥＤからなる車両灯である。
In FIG. 11, the vehicle
昇圧回路３は、スイッチング素子Ｑ１、抵抗Ｒ１、コイルＬ、およびダイオードＤ１を有し、直流電源Ｂ１の電圧を昇圧して負荷５へ供給する。ＭＣＵ（Micro Controller Unit）からなる制御回路１は、操作部（図示省略）から点灯指令信号が入力されると、昇圧ＩＣ２に昇圧許可信号を与えるとともに、スイッチＳＷをオンさせて、昇圧回路３から負荷５への電力供給を行う。また、制御回路１は、消灯指令信号が入力されると、昇圧ＩＣ２に昇圧禁止信号を与えるとともに、スイッチＳＷをオフさせて、昇圧回路３から負荷５への電力供給を停止する。
The
昇圧ＩＣ２は、制御回路１からの昇圧許可信号を受けて、昇圧回路３を動作させる。詳しくは、昇圧ＩＣ２は、抵抗Ｒ１を介してスイッチング素子Ｑ１のゲートに、所定のデューティを持ったＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を与える。スイッチング素子Ｑ１は、このＰＷＭ信号に応じてオン・オフ動作を行い、これによって、コイルＬに高電圧が発生する。この高電圧は、ダイオードＤ１で整流され、コンデンサＣで平滑されて、昇圧された直流電圧として負荷５へ供給される。
The booster IC 2 receives the boost permission signal from the
また、昇圧ＩＣ２は、抵抗Ｒ４により、昇圧回路３に流れる電流を検出するとともに、抵抗Ｒ５、Ｒ６により、昇圧回路３の出力電圧Ｖｏを検出し、これらの結果に基づいて故障を検出する。故障が検出されると、昇圧ＩＣ２から制御回路１へ、故障検出信号が出力される。制御回路１は、故障検出信号を受け取ると、昇圧ＩＣ２へ出力している昇圧許可信号を昇圧禁止信号に切り替え、昇圧回路３の動作を停止させる。詳しくは、昇圧ＩＣ２は、制御回路１からの昇圧禁止信号を受けて、ＰＷＭ信号の出力を停止する。これによって、スイッチング素子Ｑ１は非動作状態（オフ状態）となり、昇圧回路３の昇圧動作が停止される。
The
図１１の車両灯制御装置５０において、たとえば、抵抗Ｒ５がオープン故障（断線）したり、抵抗Ｒ６がショート故障（短絡）したりすると、昇圧ＩＣ２で出力電圧Ｖｏを正確に監視できなくなる。この場合、昇圧ＩＣ２は、昇圧不足と判断して、昇圧回路３のスイッチング素子Ｑ１に与えるＰＷＭ信号のデューティを変化させ、出力電圧Ｖｏをさらに昇圧させようとする。このため、出力電圧Ｖｏが短時間で上昇する。そして、出力電圧Ｖｏが所定値（閾値）を超えると、昇圧ＩＣ２は、出力電圧Ｖｏが異常と判断し、制御回路１へ故障検出信号を出力する。その結果、前述したように、制御回路１から昇圧回路３へ昇圧禁止信号が与えられる。
In the vehicle
しかしながら、制御回路１の処理は定周期で行われるため、図１２に示したように、故障検出信号が出力されてから昇圧禁止信号が出力されるまでに、時間遅れτがある。そして、この時間遅れτの間、昇圧回路３は昇圧動作を続けるので、出力電圧Ｖｏがさらに上昇する。このため、周辺回路に耐圧を超える電圧が印加されて、素子が破壊するなどの故障が発生するおそれがある。
However, since the processing of the
本発明は、昇圧回路の出力電圧に異常が検出された場合に、昇圧回路の動作を直ちに停止させて故障を防止するようにした昇圧制御装置を提供することを課題としている。 It is an object of the present invention to provide a boost control device in which, when an abnormality is detected in the output voltage of a booster circuit, the operation of the booster circuit is immediately stopped to prevent a failure.
本発明に係る昇圧制御装置は、直流電源の電圧を昇圧して負荷へ供給する昇圧回路と、この昇圧回路から負荷への電力供給を制御する制御回路と、この制御回路からの昇圧許可信号または昇圧禁止信号を受けて、昇圧回路を動作または停止させる昇圧制御部と、昇圧回路から負荷へ出力される電圧を検出し、当該出力電圧が所定値以上である場合に、制御回路から昇圧制御部への昇圧許可信号の入力を強制的に禁止する昇圧禁止回路とを備えている。 A boosting control device according to the present invention includes a boosting circuit that boosts a voltage of a DC power supply and supplies the boosted voltage to a load, a control circuit that controls power supply from the boosting circuit to the load, and a boost permission signal from the control circuit or In response to a boost prohibition signal, a boost control unit for operating or stopping the booster circuit, and a voltage output from the booster circuit to the load are detected, and when the output voltage is equal to or higher than a predetermined value, the booster control unit from the control circuit A boost prohibiting circuit for forcibly prohibiting the input of the boost permit signal to the.
このような構成によると、昇圧回路の出力電圧が所定値以上になると、昇圧禁止回路によって、制御回路から出力されている昇圧許可信号が昇圧制御部へ入力されなくなる。これにより、昇圧制御部は、昇圧回路の動作を直ちに停止させるので、制御回路の処理時間の遅れに起因して、昇圧回路の出力電圧が異常に上昇するのが回避される。その結果、周辺回路に耐圧を超える電圧が印加されて素子が破壊するなどの故障を未然に防止することができる。 According to such a configuration, when the output voltage of the booster circuit becomes equal to or higher than a predetermined value, the booster prohibition circuit does not input the booster permission signal output from the control circuit to the booster control unit. As a result, the boost control unit immediately stops the operation of the booster circuit, so that an abnormal increase in the output voltage of the booster circuit due to a delay in the processing time of the control circuit is avoided. As a result, it is possible to prevent a failure such as destruction of the element by applying a voltage exceeding the withstand voltage to the peripheral circuit.
本発明において、昇圧禁止回路は、昇圧許可信号の信号ラインとグランドとの間に接続されたスイッチング素子を含んでいてもよい。この場合、出力電圧が所定値以上になったときに、スイッチング素子がオンすることにより、昇圧制御部への昇圧許可信号の入力を強制的に禁止するようにすればよい。 In the present invention, the boost prohibition circuit may include a switching element connected between the signal line of the boost permission signal and the ground. In this case, when the output voltage becomes equal to or higher than a predetermined value, the switching element is turned on to forcibly prohibit the input of the boost permission signal to the boost control unit.
本発明において、昇圧禁止回路は、出力電圧が所定値以上になったことを検出したときに、割込信号を発生するようにしてもよい。この場合、制御回路は、割込信号を検出する割込検出部を備え、昇圧許可信号の出力中に、割込検出部が割込信号を検出した場合に、昇圧許可信号を昇圧禁止信号に切り替える。 In the present invention, the boost prohibition circuit may generate an interrupt signal when detecting that the output voltage has become a predetermined value or more. In this case, the control circuit includes an interrupt detection unit that detects an interrupt signal. When the interrupt detection unit detects an interrupt signal during the output of the boost permission signal, the control circuit sets the boost permission signal as a boost prohibition signal. Switch.
本発明において、制御回路は、割込検出部が割込信号を検出した場合に出力電圧を監視する、電圧監視部をさらに備えていてもよい。この場合、割込信号が検出された後、電圧監視部で監視される出力電圧が所定値以上である場合に、昇圧許可信号を昇圧禁止信号に切り替えればよい。 In the present invention, the control circuit may further include a voltage monitoring unit that monitors the output voltage when the interrupt detection unit detects an interrupt signal. In this case, after the interrupt signal is detected, the boost permission signal may be switched to the boost prohibition signal when the output voltage monitored by the voltage monitoring unit is equal to or higher than a predetermined value.
本発明において、昇圧許可信号の出力中に、割込検出部が割込信号を予め定められた複数回だけ検出した場合に、昇圧許可信号を昇圧禁止信号に切り替えるようにしてもよい。 In the present invention, the boost permission signal may be switched to the boost prohibition signal when the interrupt detection unit detects the interrupt signal only a predetermined number of times during the output of the boost permission signal.
この場合、制御回路は、電圧監視部をさらに備え、割込信号が検出され、かつ電圧監視部で監視される出力電圧が所定値以上となった回数が所定回数に達した場合に、昇圧許可信号を昇圧禁止信号に切り替えるようにしてもよい。 In this case, the control circuit further includes a voltage monitoring unit, and when the interrupt signal is detected and the number of times that the output voltage monitored by the voltage monitoring unit is equal to or higher than a predetermined value reaches a predetermined number of times, the boosting permission is allowed. The signal may be switched to a boost inhibition signal.
本発明によれば、昇圧回路の出力電圧に異常が検出された場合に、昇圧回路の動作を直ちに停止させて、故障を防止することが可能な昇圧制御装置を提供することができる。 According to the present invention, when an abnormality is detected in the output voltage of the booster circuit, it is possible to provide a boost control device that can immediately stop the operation of the booster circuit and prevent a failure.
本発明の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には同一符号を付してある。以下の各実施形態においては、昇圧制御装置として、ヘッドライトなどの車両灯の点灯・消灯を制御する車両灯制御装置を例に挙げる。 Embodiments of the present invention will be described with reference to the drawings. In each figure, the same code | symbol is attached | subjected to the same part or a corresponding part. In the following embodiments, a vehicle light control device that controls turning on / off of a vehicle light such as a headlight is taken as an example of a boost control device.
図１は、第１実施形態の構成を示している。車両灯制御装置１００は、制御回路１、昇圧ＩＣ（Integrated Circuit）２、昇圧回路３、スイッチング回路４、抵抗Ｒ２〜Ｒ６、コンデンサＣ、およびスイッチＳＷから構成される。図１１の車両灯制御装置５０との違いは、スイッチング回路４が設けられている点である。負荷５は、複数のＬＥＤからなる車両灯である。
FIG. 1 shows the configuration of the first embodiment. The vehicle
昇圧回路３は、スイッチング素子Ｑ１、抵抗Ｒ１、コイルＬ、およびダイオードＤ１を有し、直流電源Ｂ１の電圧を昇圧して負荷５へ供給する。スイッチング素子Ｑ１は、たとえばＦＥＴ（電界効果トランジスタ）からなる。スイッチング素子Ｑ１のドレインは、コイルＬの一端に接続され、コイルＬの他端は、直流電源Ｂ１に接続されている。直流電源Ｂ１の電圧は、たとえば１２〔Ｖ〕である。スイッチング素子Ｑ１のソースは、抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は、グランドに接地されている。スイッチング素子Ｑ１のゲートは、抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は、昇圧ＩＣ２に接続されている。
The
コイルＬとスイッチング素子Ｑ１との接続点には、ダイオードＤ１のアノードが接続されている。ダイオードＤ１のカソードは、昇圧回路３の出力ラインｋに接続されている。出力ラインｋには、コンデンサＣの一端、およびスイッチＳＷの一端が接続されている。コンデンサＣの他端は、グランドに接地されている。スイッチＳＷの他端は、負荷５の一端に接続され、負荷５の他端は、グランドに接地されている。スイッチＳＷは、ＦＥＴまたはリレーなどからなる。
The anode of the diode D1 is connected to the connection point between the coil L and the switching element Q1. The cathode of the diode D1 is connected to the output line k of the
抵抗Ｒ５の一端は、昇圧回路３の出力ラインｋに接続されており、抵抗Ｒ５の他端は、抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端は、グランドに接地されている。抵抗Ｒ５と抵抗Ｒ６との接続点、およびスイッチング素子Ｑ１と抵抗Ｒ４との接続点は、それぞれ昇圧ＩＣ２に接続されている。
One end of the resistor R5 is connected to the output line k of the
制御回路１は、ＣＰＵやメモリなどが内蔵されたＭＣＵ（Micro Controller Unit）からなる。制御回路１と昇圧ＩＣ２との間には、信号ラインａ、ｂが設けられている。信号ラインａの一端は、抵抗Ｒ３の一端に接続されている。信号ラインａの他端は、昇圧ＩＣ２に接続されている。抵抗Ｒ３の他端は、制御回路１に接続されているとともに、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、直流電源Ｂ２に接続されている。直流電源Ｂ２の電圧は、たとえば５〔Ｖ〕である。
The
制御回路１には、図示しない操作部やセンサなどから信号が入力される。制御回路１は、たとえば操作部から点灯指令信号が入力されると、信号ラインａを介して、昇圧ＩＣ２に昇圧許可信号を与えるとともに、スイッチＳＷをオンさせて、昇圧回路３から負荷５への電力供給を行う。また、制御回路１は、消灯指令信号が入力されると、信号ラインａを介して、昇圧ＩＣ２に昇圧禁止信号を与えるとともに、スイッチＳＷをオフさせて、昇圧回路３から負荷５への電力供給を停止する。
A signal is input to the
昇圧ＩＣ２は、昇圧制御部２１、電流検出部２２、故障検出部２３、および電圧検出部２４を有している。昇圧制御部２１は、信号ラインａから入力される制御回路１からの昇圧許可信号を受けて、昇圧回路３を動作させる。詳しくは、昇圧制御部２１は、抵抗Ｒ１を介してスイッチング素子Ｑ１のゲートに、所定のデューティを持ったＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を与える。スイッチング素子Ｑ１は、このＰＷＭ信号に応じてオン・オフ動作を行い、これによって、コイルＬに高電圧が発生する。この高電圧は、ダイオードＤ１で整流され、コンデンサＣで平滑されて、昇圧された直流電圧として負荷５へ供給される。
The step-up
電流検出部２２は、抵抗Ｒ４に生じる電圧を取り込み、当該電圧に基づいて、昇圧回路３に流れる電流を検出する。故障検出部２３は、電流検出部２２の検出結果に基づいて、故障を検出する。詳しくは、電流検出部２２で検出された電流の値が所定値を超えている場合に、故障検出部２３は故障が発生したと判断する。故障が検出されると、昇圧ＩＣ２は、信号ラインｂへ故障検出信号を出力し、制御回路１に故障を通知する。
The
制御回路１は、昇圧ＩＣ２から故障検出信号を受け取ると、昇圧ＩＣ２へ出力している昇圧許可信号を昇圧禁止信号に切り替え、昇圧回路３の動作を停止させる。詳しくは、昇圧ＩＣ２は、制御回路１からの昇圧禁止信号を受けて、ＰＷＭ信号の出力を停止する。これによって、スイッチング素子Ｑ１は非動作状態（オフ状態）となり、昇圧回路３の昇圧動作が停止される。
When receiving the failure detection signal from the
電圧検出部２４は、抵抗Ｒ５、Ｒ６によって分圧された電圧を取り込み、当該電圧に基づいて、昇圧回路３の出力電圧Ｖｏを検出する。この検出結果は、昇圧制御部２１に送られる。昇圧制御部２１は、検出された出力電圧Ｖｏを目標値と比較する。そして、出力電圧Ｖｏが目標値となるように、ＰＷＭ信号のデューティを演算し、当該デューティを持ったＰＷＭ信号を昇圧回路３へ出力する。なお、故障検出部２３は、電圧検出部２４で検出された出力電圧Ｖｏの異常は検出しない。出力電圧Ｖｏの異常は、次に述べるスイッチング回路４で検出される。
The
スイッチング回路４は、スイッチング素子としてのトランジスタＱ２と、抵抗Ｒ７、Ｒ８とから構成される。トランジスタＱ２は、信号ラインａとグランドとの間に接続されている。詳しくは、トランジスタＱ２のコレクタは、信号ラインａに接続されており、トランジスタＱ２のエミッタは、グランドに接地されている。トランジスタＱ２のベースは、抵抗Ｒ８の一端に接続され、抵抗Ｒ８の他端は、昇圧回路３の出力ラインｋに接続されている。トランジスタＱ２のベースと抵抗Ｒ８との接続点には、抵抗Ｒ７の一端が接続され、抵抗Ｒ７の他端は、グランドに接地されている。スイッチング回路４は、本発明における「昇圧禁止回路」の一例である。
The
スイッチング回路４の抵抗Ｒ７、Ｒ８の値は、出力電圧Ｖｏが所定値（後述の閾値α）以上になったときに、トランジスタＱ２がオンするように設定されている。トランジスタＱ２のオンにより、出力電圧Ｖｏの異常が検出される。制御回路１から信号ラインａに昇圧許可信号が出力されている状態で、トランジスタＱ２がオンすると、信号ラインａがグランドに接地される。これにより、昇圧ＩＣ２への昇圧許可信号の入力が強制的に禁止されるため、昇圧制御部２１は、ＰＷＭ信号の出力を停止する。その結果、スイッチング素子Ｑ１は非動作状態（オフ状態）となり、昇圧回路３の昇圧動作が停止される。
The values of the resistors R7 and R8 of the
次に、図２を参照しながら、第１実施形態による昇圧制御の詳細について説明する。図２において、（Ａ）は制御回路１から昇圧ＩＣ２に与えられる昇圧許可／禁止信号、（Ｂ）は昇圧ＩＣ２から制御回路１に与えられる故障検出信号、（Ｃ）はスイッチング回路４のトランジスタＱ２のオン・オフ動作、（Ｄ）は出力電圧Ｖｏの波形を表している。
Next, details of the boost control according to the first embodiment will be described with reference to FIG. 2, (A) is a boost permission / inhibition signal given from the
図２（Ｄ）に示すように、出力電圧Ｖｏに対して、一点鎖線で示す閾値αが設定される。この閾値αは、スイッチング回路４のトランジスタＱ２がオンするときの出力電圧Ｖｏの値であり、たとえば２８〔Ｖ〕である。また、破線で示すＶａは、周辺回路の耐圧に相当する値であり、たとえば３２〔Ｖ〕である。
As shown in FIG. 2D, a threshold value α indicated by a one-dot chain line is set for the output voltage Vo. The threshold value α is a value of the output voltage Vo when the transistor Q2 of the
制御回路１に点灯指令信号が入力されると、時刻ｔ１において、制御回路１から昇圧ＩＣ２に、昇圧許可信号が出力される。この昇圧許可信号を受けて、昇圧ＩＣ２は昇圧回路３を動作させ、昇圧回路３から負荷５（車両灯）へ昇圧された直流電圧が供給される。これにより、車両灯が点灯する。
When a lighting command signal is input to the
この状態で、抵抗Ｒ５のオープン故障（断線）や、抵抗Ｒ６のショート故障（短絡）が発生すると、昇圧ＩＣ２の電圧検出部２４で検出される電圧の値が低下する。このため、昇圧制御部２１は、昇圧不足と判断して、昇圧回路３のスイッチング素子Ｑ１に与えるＰＷＭ信号のデューティを変化させ、出力電圧Ｖｏをさらに昇圧させようとする。その結果、出力電圧Ｖｏは短時間で上昇し、時刻ｔ２において、閾値α以上となる。すると、図２（Ｃ）に示すように、スイッチング回路４のトランジスタＱ２がオンする。なお、出力電圧Ｖｏが閾値α以上となっても、図２（Ｂ）に示すように、昇圧ＩＣ２は故障検出信号を出力しない。
In this state, when an open failure (disconnection) of the resistor R5 or a short failure (short circuit) of the resistor R6 occurs, the value of the voltage detected by the
トランジスタＱ２がオンすると、信号ラインａがグランドに接地されるので、制御回路１から出力されている昇圧許可信号は、昇圧ＩＣ２に入力されなくなる（但し、図２（Ａ）で示すように、昇圧許可信号の出力は継続される）。このため、昇圧制御部２１からのＰＷＭ信号の出力が停止され、スイッチング素子Ｑ１がオフ状態となって、昇圧回路３から昇圧電圧が出力されなくなる。その結果、出力電圧Ｖｏは、図２（Ｄ）に示すように急速に低下する。なお、時刻ｔ２でトランジスタＱ２がオンした後、昇圧回路３の動作が停止するまでには、僅かな時間遅れがある。このため、Ｘ部拡大図に示すように、出力電圧Ｖｏは、この時間遅れΔｔの期間だけオーバーシュートするが、耐圧Ｖａに達することはない。
When the transistor Q2 is turned on, the signal line a is grounded, so that the boost permission signal output from the
このように、第１実施形態では、昇圧回路３の出力電圧Ｖｏが所定値（閾値α）以上になると、スイッチング回路４のトランジスタＱ２がオンして、制御回路１から昇圧制御部２１への昇圧許可信号の入力が強制的に禁止される。これにより、昇圧制御部２１は、昇圧回路３の動作を直ちに停止させるので、従来のような制御回路１の処理時間の遅れに起因して、昇圧回路３の出力電圧Ｖｏが異常に上昇するのが回避される。その結果、周辺回路に耐圧Ｖａを超える電圧が印加されて素子が破壊するなどの故障を未然に防止することができる。
As described above, in the first embodiment, when the output voltage Vo of the
ところで、第１実施形態の場合は、図３に示すように、時刻ｔ２でトランジスタＱ２がオンして出力電圧Ｖｏが低下した後も、昇圧許可信号の出力が継続される。このため、出力電圧Ｖｏが低下して時刻ｔ３でトランジスタＱ２がオフになると、再び昇圧許可信号が昇圧制御部２１に与えられるので、昇圧回路３が動作する。このため、図３（Ｄ）に示すように、出力電圧Ｖｏが再び上昇を開始する。そして、時刻ｔ４において出力電圧Ｖｏが閾値α以上となると、図３（Ｃ）に示すように、トランジスタＱ２が再びオンする。以降、制御回路１からの昇圧許可信号が昇圧禁止信号に切り替わるまで、同様の動作が繰り返されることになる。この問題は、以下に述べる第２実施形態ないし第４実施形態によって解決することができる。
In the case of the first embodiment, as shown in FIG. 3, the output of the boost permission signal is continued even after the transistor Q2 is turned on at time t2 and the output voltage Vo decreases. For this reason, when the output voltage Vo decreases and the transistor Q2 is turned off at time t3, the boosting permission signal is given to the boosting
図４は、第２実施形態の構成を示している。車両灯制御装置２００は、図１の車両灯制御装置１００の構成に加えて、ダイオードＤ２、Ｄ３と、抵抗Ｒ９と、信号ラインｃとを備えている。また、制御回路１には、割込検出部１１が備わっている。その他の構成については、図１の車両灯制御装置１００の構成と同じであるので、説明を省略する。
FIG. 4 shows the configuration of the second embodiment. The vehicle
ダイオードＤ３は、信号ラインａとトランジスタＱ２との間に設けられており、アノードが信号ラインａに、カソードがトランジスタＱ２のコレクタに、それぞれ接続されている。ダイオードＤ２のカソードは、ダイオードＤ３とトランジスタＱ２との接続点に接続されている。ダイオードＤ２のアノードは、信号ラインｃの一端に接続されているとともに、抵抗Ｒ９の一端に接続されている。信号ラインｃの他端は、制御回路１に接続されており、抵抗Ｒ９の他端は、直流電源Ｂ３に接続されている。直流電源Ｂ３の電圧は、たとえば５〔Ｖ〕である。
The diode D3 is provided between the signal line a and the transistor Q2, and has an anode connected to the signal line a and a cathode connected to the collector of the transistor Q2. The cathode of the diode D2 is connected to the connection point between the diode D3 and the transistor Q2. The anode of the diode D2 is connected to one end of the signal line c and to one end of the resistor R9. The other end of the signal line c is connected to the
第２実施形態の車両灯制御装置２００では、出力電圧Ｖｏが所定値以上になってトランジスタＱ２がオンすると、第１実施形態と同様に、信号ラインａがグランドに接地される。そして、これに加えて、スイッチング回路４から信号ラインｃを介して、制御回路１へ割込信号が出力される。詳しくは、トランジスタＱ２のオンによって、信号ラインａはダイオードＤ３を介して、グランドに接地される。このとき、ダイオードＤ２のカソードもグランドに接地されるので、ダイオードＤ２に、直流電源Ｂ３から抵抗Ｒ９を介して順方向電流が流れ、信号ラインｃの電位が変化する。この電位の変化が割込信号となって、制御回路１の割込端子（図示省略）に入力される。制御回路１は、割込検出部１１で割込信号が検出されると、昇圧ＩＣ２に出力している昇圧許可信号を、昇圧禁止信号に切り替える。
In the vehicle
次に、図５を参照しながら、第２実施形態による昇圧制御の詳細について説明する。図５において、（Ａ）は制御回路１から昇圧ＩＣ２に与えられる昇圧許可／禁止信号、（Ｂ）は昇圧ＩＣ２から制御回路１に与えられる故障検出信号、（Ｃ）はスイッチング回路４のトランジスタＱ２のオン・オフ動作、（Ｄ）はスイッチング回路４から制御回路１に与えられる割込信号、（Ｅ）は出力電圧Ｖｏの波形を表している。
Next, details of the boost control according to the second embodiment will be described with reference to FIG. 5, (A) is a boost permission / inhibition signal given from the
制御回路１に点灯指令信号が入力されると、時刻ｔ１において、制御回路１から昇圧ＩＣ２に、昇圧許可信号が出力される。この昇圧許可信号を受けて、昇圧ＩＣ２は昇圧回路３を動作させ、昇圧回路３から負荷５（車両灯）へ昇圧された直流電圧が供給される。これにより、車両灯が点灯する。
When a lighting command signal is input to the
この状態で、抵抗Ｒ５のオープン故障（断線）や、抵抗Ｒ６のショート故障（短絡）が発生すると、昇圧ＩＣ２の電圧検出部２４で検出される電圧の値が低下する。このため、昇圧制御部２１は、昇圧不足と判断して、昇圧回路３のスイッチング素子Ｑ１に与えるＰＷＭ信号のデューティを変化させ、出力電圧Ｖｏをさらに昇圧させようとする。その結果、出力電圧Ｖｏは短時間で上昇し、時刻ｔ２において、閾値α以上となる。すると、図５（Ｃ）に示すように、スイッチング回路４のトランジスタＱ２がオンするので、昇圧動作が停止する。ここまでの動作は、第１実施形態の場合と同様である。
In this state, when an open failure (disconnection) of the resistor R5 or a short failure (short circuit) of the resistor R6 occurs, the value of the voltage detected by the
トランジスタＱ２のオンと同時に、図５（Ｄ）に示す割込信号が、制御回路１へ与えられる。制御回路１は、この割込信号を受け取ると、時刻ｔ３において、図５（Ａ）に示すように、それまで出力していた昇圧許可信号を、昇圧禁止信号に切り替える。一方、昇圧動作の停止によって出力電圧Ｖｏが低下するので、図５（Ｃ）に示すように、トランジスタＱ２は時刻ｔ４でオフになる。これと同時に、図５（Ｄ）に示すように、割込信号も停止する。しかるに、トランジスタＱ２がオフした時刻ｔ４の時点では、制御回路１から昇圧禁止信号が出力されている。したがって、トランジスタＱ２のオフに伴って再び昇圧許可信号が昇圧制御部２１に与えられることはない。このため、第１実施形態のような、昇圧動作と昇圧停止の繰り返しが生じるのを回避することができる。
Simultaneously with turning on of the transistor Q2, the interrupt signal shown in FIG. When receiving the interrupt signal, the
図６は、第３実施形態の構成を示している。車両灯制御装置３００は、図４の車両灯制御装置２００の構成に加えて、抵抗Ｒ１０、Ｒ１１と、電圧監視ラインｄとを備えている。また、制御回路１には、電圧監視部１２が備わっている。その他の構成については、図４の車両灯制御装置２００の構成と同じであるので、説明を省略する。
FIG. 6 shows the configuration of the third embodiment. The vehicle
抵抗Ｒ１０、Ｒ１１は、昇圧回路３の出力ラインｋとグランドとの間に、直列に接続されている。詳しくは、抵抗Ｒ１０の一端は、出力ラインｋに接続され、抵抗Ｒ１０の他端は、抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端は、グランドに接地されている。抵抗Ｒ１０と抵抗Ｒ１１との接続点には、電圧監視ラインｄの一端が接続されており、電圧監視ラインｄの他端は、制御回路１の電圧監視端子（図示省略）に接続されている。
The resistors R10 and R11 are connected in series between the output line k of the
第３実施形態の車両灯制御装置３００では、出力電圧Ｖｏが所定値以上になってトランジスタＱ２がオンすると、信号ラインａがグランドに接地され、また、スイッチング回路４から制御回路１へ割込信号が出力される。そして、これらに加えて、割込信号が出力された場合に、電圧監視部１２により出力電圧Ｖｏを監視する。詳しくは、制御回路１の割込検出部１１で割込信号が検出されると、電圧監視部１２は、電圧監視ラインｄを介して、抵抗Ｒ１０と抵抗Ｒ１１との接続点の電圧を取り込み、当該電圧に基づいて、出力電圧Ｖｏを監視する。そして、出力電圧Ｖｏが所定値（後述の閾値β）以上であれば、制御回路１は、昇圧ＩＣ２に出力している昇圧許可信号を、昇圧禁止信号に切り替える。
In the vehicle
次に、図７を参照しながら、第３実施形態による昇圧制御の詳細について説明する。図７において、（Ａ）は制御回路１から昇圧ＩＣ２に与えられる昇圧許可／禁止信号、（Ｂ）は昇圧ＩＣ２から制御回路１に与えられる故障検出信号、（Ｃ）はスイッチング回路４のトランジスタＱ２のオン・オフ動作、（Ｄ）はスイッチング回路４から制御回路１に与えられる割込信号、（Ｅ）は出力電圧Ｖｏの波形、（Ｆ）は電圧監視部１２による電圧監視のタイミングを表している。
Next, details of the boost control according to the third embodiment will be described with reference to FIG. 7, (A) is a boost permission / prohibition signal given from the
図７（Ｅ）に示すように、出力電圧Ｖｏに対して、一点鎖線で示す２つの閾値α、βが設定される。閾値αは、スイッチング回路４のトランジスタＱ２がオンするときの出力電圧Ｖｏの値であり、たとえば２８〔Ｖ〕である。閾値βは、制御回路１が昇圧許可信号を昇圧禁止信号に切り替えるときの出力電圧Ｖｏの値であり、たとえば２４〔Ｖ〕である。破線で示すＶａは、周辺回路の耐圧に相当する値であり、たとえば３２〔Ｖ〕である。
As shown in FIG. 7E, two threshold values α and β indicated by alternate long and short dash lines are set for the output voltage Vo. The threshold value α is a value of the output voltage Vo when the transistor Q2 of the
制御回路１に点灯指令信号が入力されると、時刻ｔ１において、制御回路１から昇圧ＩＣ２に、昇圧許可信号が出力される。この昇圧許可信号を受けて、昇圧ＩＣ２は昇圧回路３を動作させ、昇圧回路３から負荷５（車両灯）へ昇圧された直流電圧が供給される。これにより、車両灯が点灯する。
When a lighting command signal is input to the
この状態で、抵抗Ｒ５のオープン故障（断線）や、抵抗Ｒ６のショート故障（短絡）が発生すると、昇圧ＩＣ２の電圧検出部２４で検出される電圧の値が低下する。このため、昇圧制御部２１は、昇圧不足と判断して、昇圧回路３のスイッチング素子Ｑ１に与えるＰＷＭ信号のデューティを変化させ、出力電圧Ｖｏをさらに昇圧させようとする。その結果、出力電圧Ｖｏは短時間で上昇し、時刻ｔ２において、閾値α以上となる。すると、図７（Ｃ）に示すように、スイッチング回路４のトランジスタＱ２がオンするので、昇圧動作が停止する。トランジスタＱ２がオンすると同時に、図７（Ｄ）に示す割込信号が、制御回路１へ与えられる。ここまでの動作は、第２実施形態の場合と同様である。
In this state, when an open failure (disconnection) of the resistor R5 or a short failure (short circuit) of the resistor R6 occurs, the value of the voltage detected by the
時刻ｔ２で割込信号が出力されてから、一定時間（制御回路１のＣＰＵの処理時間に相当）が経過した後の時刻ｔ３において、図７（Ｆ）に示すように、電圧監視部１２が出力電圧Ｖｏの監視を開始する。そして、このとき検出された出力電圧Ｖｏの値が、閾値βを超えているか否かを制御回路１で検証する。検証の結果、図７（Ｅ）に示すように、時刻ｔ３における出力電圧Ｖｏの値が閾値βを超えておれば、制御回路１は、時刻ｔ４において、それまで出力していた昇圧許可信号を、昇圧禁止信号に切り替える（図７（Ａ））。
As shown in FIG. 7F, at time t3 after a predetermined time (corresponding to the processing time of the CPU of the control circuit 1) has elapsed since the interruption signal was output at time t2, the
一方、昇圧動作の停止によって出力電圧Ｖｏが低下するので、図７（Ｃ）に示すように、トランジスタＱ２は時刻ｔ５でオフになる。これと同時に、図７（Ｄ）に示すように、割込信号も停止する。しかるに、トランジスタＱ２がオフした時刻ｔ５の時点では、制御回路１から昇圧禁止信号が出力されている。したがって、トランジスタＱ２のオフに伴って再び昇圧許可信号が昇圧制御部２１に与えられることはない。このため、第１実施形態のような、昇圧動作と昇圧停止の繰り返しが生じるのを回避することができる。
On the other hand, since the output voltage Vo decreases due to the stop of the boosting operation, the transistor Q2 is turned off at time t5 as shown in FIG. 7C. At the same time, the interrupt signal is stopped as shown in FIG. However, at the time t5 when the transistor Q2 is turned off, the boost prohibition signal is output from the
また、第３実施形態では、割込信号が発生した直後（つまりトランジスタＱ２がオンした直後）の出力電圧Ｖｏを監視するようにしている。このため、制御回路１が定周期に従って出力電圧Ｖｏを監視した場合の、正常値まで下がった時点の出力電圧Ｖｏを監視してしまうという誤検出を防ぐことができる。
In the third embodiment, the output voltage Vo immediately after the interrupt signal is generated (that is, immediately after the transistor Q2 is turned on) is monitored. For this reason, when the
次に、本発明の第４実施形態について述べる。第４実施形態の構成は、図６に示したものと同じであるので説明を省略し、第４実施形態の動作について、図８を参照しながら説明する。 Next, a fourth embodiment of the present invention will be described. Since the configuration of the fourth embodiment is the same as that shown in FIG. 6, a description thereof will be omitted, and the operation of the fourth embodiment will be described with reference to FIG.
図８において、（Ａ）は制御回路１から昇圧ＩＣ２に与えられる昇圧許可／禁止信号、（Ｂ）は昇圧ＩＣ２から制御回路１に与えられる故障検出信号、（Ｃ）はスイッチング回路４のトランジスタＱ２のオン・オフ動作、（Ｄ）はスイッチング回路４から制御回路１に与えられる割込信号、（Ｅ）は出力電圧Ｖｏの波形、（Ｆ）は電圧監視部１２による電圧監視のタイミングを表している。
8, (A) is a boost permission / inhibition signal given from the
第３実施形態（図７）の場合は、時刻ｔ３で電圧監視部１２が監視した出力電圧Ｖｏが閾値β以上（Ｖｏ≧β）であれば、制御回路１は、出力電圧Ｖｏをそれ以上監視せずに、直後の時刻ｔ４で昇圧許可信号を昇圧禁止信号に切り替えた。これに対し、第４実施形態の場合は、図８に示すように、時刻ｔ３でＶｏ≧βであれば、電圧監視部１２は引き続き出力電圧Ｖｏを監視する。そして、次の監視タイミングである時刻ｔ５でもＶｏ≧βであれば、制御回路１は、２回連続してＶｏ≧βとなったと判断して、時刻ｔ６で昇圧許可信号を昇圧禁止信号に切り替える（図８（Ａ））。このようにすることで、出力電圧Ｖｏの異常を精度良く検出することができる。
In the case of the third embodiment (FIG. 7), if the output voltage Vo monitored by the
図９は、上述した第４実施形態の動作を表したフローチャートである。この手順は、制御回路１に備わるＣＰＵによって実行され、一定周期で繰り返し実行される。ステップＳ１では、スイッチング回路４からの割込信号を割込検出部１１が検出したか否かが判定される。判定の結果、割込信号が検出されると（ステップＳ１；ＹＥＳ）、ステップＳ２へ進み、割込信号が検出されなければ（ステップＳ１；ＮＯ）、処理を終了する。
FIG. 9 is a flowchart showing the operation of the fourth embodiment described above. This procedure is executed by the CPU provided in the
ステップＳ２では、電圧監視部１２が監視した昇圧回路３の出力電圧Ｖｏが閾値β以上（Ｖｏ≧β）か否かが判定される。判定の結果、Ｖｏ≧βであれば（ステップＳ２；ＹＥＳ）、ステップＳ３へ進んで、カウント値ｎが所定値Ｎ以上（ｎ≧Ｎ）になったか否かが判定される。ｎやＮの値は、制御回路１に備わるメモリに記憶されている。図８の例では、Ｎ＝２に設定されている。一方、Ｖｏ＜βであれば（ステップＳ２；ＮＯ）、ステップＳ６へ進んで、カウント値ｎをｎ＝０とする。
In step S2, it is determined whether or not the output voltage Vo of the
ステップＳ３での判定の結果、カウント値ｎが所定値Ｎ未満であれば（ステップＳ３；ＮＯ）、ステップＳ５へ進んでカウント値ｎに１を加算し、ｎ＝ｎ＋１とする。一方、カウント値ｎが所定値Ｎに達すると（ステップＳ３；ＹＥＳ）、ステップＳ４へ進み、制御回路１から昇圧ＩＣ２へ出力されている昇圧許可信号を昇圧禁止信号に切り替えて、昇圧回路３による昇圧動作を禁止する。
As a result of the determination in step S3, if the count value n is less than the predetermined value N (step S3; NO), the process proceeds to step S5, and 1 is added to the count value n, so that n = n + 1. On the other hand, when the count value n reaches the predetermined value N (step S3; YES), the process proceeds to step S4, the boost enable signal output from the
図１０は、第５実施形態の構成を示している。車両灯制御装置４００は、図１の車両灯制御装置１００におけるスイッチング回路４に代えて、コンパレータ回路６を備えている。コンパレータ回路６は、本発明における「昇圧禁止回路」の一例である。その他の構成については、図１の車両灯制御装置１００の構成と同じであるので、説明を省略する。
FIG. 10 shows the configuration of the fifth embodiment. The vehicle
コンパレータ回路６は、抵抗Ｒ１２〜Ｒ１５と演算増幅器ＯＰから構成されている。抵抗Ｒ１２の一端は、昇圧回路３の出力ラインｋに接続されており、抵抗Ｒ１２の他端は、抵抗Ｒ１３の一端に接続されている。抵抗Ｒ１３の他端は、グランドに接地されている。抵抗Ｒ１２と抵抗Ｒ１３との接続点は、演算増幅器ＯＰの非反転入力端子（＋端子）に接続されている。抵抗Ｒ１４の一端は、直流電源Ｂ４に接続されている。直流電源Ｂ４の電圧は、たとえば５〔Ｖ〕である。抵抗Ｒ１４の他端は、抵抗Ｒ１５の一端に接続されている。抵抗Ｒ１５の他端は、グランドに接地されている。抵抗Ｒ１４と抵抗Ｒ１５との接続点は、演算増幅器ＯＰの反転入力端子（−端子）に接続されている。演算増幅器ＯＰの出力端子は、信号ラインａに接続されている。
The
演算増幅器ＯＰは、抵抗Ｒ１４、Ｒ１５で分圧された電圧Ｖｘ（基準電圧）と、抵抗Ｒ１２、Ｒ１３で分圧された電圧Ｖｙ（検出電圧）とを比較し、Ｖｙ≧Ｖｘの場合に、ロー（Low）レベルの信号（以下「Ｌレベル信号」と表記）を出力する。ここで、抵抗Ｒ１２〜Ｒ１５の値は、昇圧回路３の出力電圧Ｖｏが所定値（前記の閾値α）以上になったときに、演算増幅器ＯＰがＬレベル信号を出力するように設定されている。演算増幅器ＯＰの出力がＬレベルとなることにより、出力電圧Ｖｏの異常が検出される。
The operational amplifier OP compares the voltage Vx (reference voltage) divided by the resistors R14 and R15 with the voltage Vy (detection voltage) divided by the resistors R12 and R13, and if Vy ≧ Vx, the operational amplifier OP is low. A (Low) level signal (hereinafter referred to as “L level signal”) is output. Here, the values of the resistors R12 to R15 are set so that the operational amplifier OP outputs an L level signal when the output voltage Vo of the
制御回路１から信号ラインａに昇圧許可信号が出力されている状態で、演算増幅器ＯＰの出力がＬレベルになると、信号ラインａがグランドに接地される。これにより、昇圧ＩＣ２への昇圧許可信号の入力が強制的に禁止されるため、昇圧制御部２１は、ＰＷＭ信号の出力を停止する。その結果、スイッチング素子Ｑ１は非動作状態（オフ状態）となり、昇圧回路３の昇圧動作が停止される。
If the output of the operational amplifier OP becomes L level in a state where the boost permission signal is output from the
本発明では、上述した以外にも種々の実施形態を採用することができる。例えば、第２実施形態（図５）では、１回の割込信号に基づいて、制御回路１からの昇圧許可信号を昇圧禁止信号に切り替えた。これに代えて、割込検出部１１が割込信号を予め定められた複数回だけ検出した場合に、制御回路１からの昇圧許可信号を昇圧禁止信号に切り替えるようにしてもよい。
In the present invention, various embodiments other than those described above can be adopted. For example, in the second embodiment (FIG. 5), the boost permission signal from the
また、第４実施形態（図８）では、電圧監視部１２が監視した出力電圧Ｖｏが閾値β以上となった回数が２回連続した場合に、制御回路１からの昇圧許可信号を昇圧禁止信号に切り替えた。これに代えて、Ｖｏ≧βとなった回数が３回以上連続した場合に、昇圧許可信号を昇圧禁止信号に切り替えてもよい。すなわち、Ｖｏ≧βとなった回数が所定回数に達した場合に、昇圧許可信号を昇圧禁止信号に切り替えればよい。
Further, in the fourth embodiment (FIG. 8), when the number of times that the output voltage Vo monitored by the
また、上記の所定回数は、連続した回数でなくてもよい。たとえば、あらかじめ定められた時間内で、Ｖｏ≧βとなった回数を合計し、その値が所定回数に達したか否かを判定してもよい。あるいは、車両灯（負荷５）が点灯している時間内で、Ｖｏ≧βとなった回数を合計し、その値が所定回数に達したか否かを判定してもよい。 Further, the predetermined number of times may not be a continuous number. For example, the number of times Vo ≧ β may be summed within a predetermined time, and it may be determined whether or not the value has reached a predetermined number. Alternatively, the number of times when Vo ≧ β within the time when the vehicle light (load 5) is on may be summed, and it may be determined whether or not the value has reached a predetermined number.
また、第５実施形態（図１０）では、図１のスイッチング回路４をコンパレータ回路６に置き換えた例を示したが、図４や図６のスイッチング回路４をコンパレータ回路６に置き換えることも可能である。
In the fifth embodiment (FIG. 10), the switching
また、第１〜第４実施形態では、スイッチング回路４のスイッチング素子としてトランジスタＱ２を用いたが、これに代えてＦＥＴなどを用いてもよい。
In the first to fourth embodiments, the transistor Q2 is used as the switching element of the
さらに、上記各実施形態では、昇圧制御装置として車両灯制御装置１００〜４００を例に挙げたが、本発明は、車両灯制御装置以外の装置にも適用することができる。 Furthermore, in each said embodiment, although the vehicle light control apparatuses 100-400 were mentioned as an example as a pressure | voltage rise control apparatus, this invention is applicable also to apparatuses other than a vehicle light control apparatus.
１ 制御回路
２ 昇圧ＩＣ
３ 昇圧回路
４ スイッチング回路（昇圧禁止回路）
５ 負荷
６ コンパレータ回路（昇圧禁止回路）
１１ 割込検出部
１２ 電圧監視部
２１ 昇圧制御部
１００、２００、３００、４００ 車両灯制御装置（昇圧制御装置）
ａ 信号ライン
Ｂ１ 直流電源
Ｑ２ トランジスタ（スイッチング素子）
1
3
5
DESCRIPTION OF
a Signal line B1 DC power supply Q2 Transistor (switching element)
Claims (6)
前記昇圧回路から前記負荷への電力供給を制御する制御回路と、
前記制御回路からの昇圧許可信号または昇圧禁止信号を受けて、前記昇圧回路を動作または停止させる昇圧制御部と、
前記昇圧回路から前記負荷へ出力される電圧を検出し、当該出力電圧が所定値以上である場合に、前記制御回路から前記昇圧制御部への前記昇圧許可信号の入力を強制的に禁止する昇圧禁止回路と、を備えたことを特徴とする昇圧制御装置。 A booster circuit that boosts the voltage of the DC power supply and supplies it to the load;
A control circuit for controlling power supply from the booster circuit to the load;
A boost control unit for operating or stopping the booster circuit in response to a boost enable signal or a boost prohibition signal from the control circuit;
A booster that detects a voltage output from the booster circuit to the load and forcibly prohibits the input of the booster enable signal from the control circuit to the booster controller when the output voltage is equal to or higher than a predetermined value. And a prohibition circuit.
前記昇圧禁止回路は、前記昇圧許可信号の信号ラインとグランドとの間に接続されたスイッチング素子を含み、
前記出力電圧が所定値以上になったときに、前記スイッチング素子がオンすることにより、前記昇圧制御部への前記昇圧許可信号の入力を強制的に禁止する、ことを特徴とする昇圧制御装置。 The step-up control device according to claim 1,
The step-up prohibition circuit includes a switching element connected between a signal line of the step-up permission signal and a ground,
The step-up control device according to claim 1, wherein when the output voltage exceeds a predetermined value, the switching element is turned on to forcibly prohibit the input of the step-up permission signal to the step-up control unit.
前記昇圧禁止回路は、前記出力電圧が前記所定値以上になったことを検出したときに、割込信号を発生し、
前記制御回路は、
前記割込信号を検出する割込検出部を備え、
前記昇圧許可信号の出力中に、前記割込検出部が前記割込信号を検出した場合に、前記昇圧許可信号を前記昇圧禁止信号に切り替える、ことを特徴とする昇圧制御装置。 The step-up control device according to claim 1 or 2,
The boost inhibiting circuit generates an interrupt signal when detecting that the output voltage is equal to or higher than the predetermined value,
The control circuit includes:
An interrupt detection unit for detecting the interrupt signal;
The boost control device, wherein the boost detection signal is switched to the boost prohibition signal when the interrupt detection unit detects the interrupt signal during the output of the boost permission signal.
前記制御回路は、
前記割込検出部が前記割込信号を検出した場合に、前記出力電圧を監視する電圧監視部をさらに備え、
前記割込信号が検出された後、前記電圧監視部で監視される出力電圧が所定値以上である場合に、前記昇圧許可信号を前記昇圧禁止信号に切り替える、ことを特徴とする昇圧制御装置。 The boost control device according to claim 3,
The control circuit includes:
A voltage monitoring unit that monitors the output voltage when the interrupt detection unit detects the interrupt signal;
The boost control device, wherein after the interrupt signal is detected, the boost permission signal is switched to the boost prohibition signal when the output voltage monitored by the voltage monitoring unit is equal to or higher than a predetermined value.
前記昇圧禁止回路は、前記出力電圧が前記閾値以上になったことを検出したときに、割込信号を発生し、
前記制御回路は、
前記割込信号を検出する割込検出部を備え、
前記昇圧許可信号の出力中に、前記割込検出部が前記割込信号を予め定められた複数回だけ検出した場合に、前記昇圧許可信号を前記昇圧禁止信号に切り替える、ことを特徴とする昇圧制御装置。 The step-up control device according to claim 1 or 2,
When the boost prohibition circuit detects that the output voltage is equal to or higher than the threshold value, it generates an interrupt signal,
The control circuit includes:
An interrupt detection unit for detecting the interrupt signal;
Boosting, wherein the boost detection signal is switched to the boost prohibition signal when the interrupt detection unit detects the interrupt signal only a predetermined number of times during the output of the boost permission signal. Control device.
前記制御回路は、
前記割込検出部が前記割込信号を検出した場合に、前記出力電圧を監視する電圧監視部をさらに備え、
前記割込信号が検出され、かつ前記電圧監視部で監視される出力電圧が所定値以上となった回数が所定回数に達した場合に、前記昇圧許可信号を前記昇圧禁止信号に切り替える、ことを特徴とする昇圧制御装置。 The step-up control device according to claim 5,
The control circuit includes:
A voltage monitoring unit that monitors the output voltage when the interrupt detection unit detects the interrupt signal;
Switching the boost enable signal to the boost disable signal when the interrupt signal is detected and the number of times that the output voltage monitored by the voltage monitoring unit has reached a predetermined value or more has reached a predetermined number of times. A boost control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013050613A JP2014180074A (en) | 2013-03-13 | 2013-03-13 | Booster control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013050613A JP2014180074A (en) | 2013-03-13 | 2013-03-13 | Booster control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014180074A true JP2014180074A (en) | 2014-09-25 |
Family
ID=51699457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013050613A Pending JP2014180074A (en) | 2013-03-13 | 2013-03-13 | Booster control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014180074A (en) |
-
2013
- 2013-03-13 JP JP2013050613A patent/JP2014180074A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8625249B2 (en) | Control apparatus for electromagnetic inductive load | |
| TWI632765B (en) | DC-DC transformer | |
| CN108988301B (en) | Overvoltage protection circuit for driving transistor | |
| US9401649B2 (en) | Switching converter | |
| JP2006103477A (en) | Lighting control circuit of lighting fixture for vehicle | |
| JP2008035594A (en) | Semiconductor integrated circuit and electronic apparatus equipped with the same | |
| US8716954B2 (en) | LED drive circuit | |
| JP2005225413A (en) | Vehicular lighting fixture | |
| JP2006221886A (en) | Lighting control device of vehicular lamp tool | |
| TWI665854B (en) | DC to DC converter | |
| US20130169191A1 (en) | Led lighting device | |
| JP6273894B2 (en) | LED lighting device and LED lighting device | |
| US9300200B2 (en) | DC-DC converter that supplies voltage of a DC power supply to a load while boosting or stepping down the voltage of the DC power supply | |
| JP2009148030A (en) | Power controller and machine using it | |
| JP2011062041A (en) | Switching control circuit and switching power supply circuit | |
| WO2018079127A1 (en) | Inductive load energization control device | |
| JP2013255304A (en) | Abnormality detection device | |
| JP2014180074A (en) | Booster control device | |
| JP2009290937A (en) | Switching power supply | |
| JP2015100158A (en) | DC-DC converter | |
| JP7052517B2 (en) | Load drive | |
| JP6084151B2 (en) | DC-DC converter | |
| JP6792027B2 (en) | Switching converter control circuit | |
| JP5186945B2 (en) | Flash device | |
| JP6127955B2 (en) | Fuel injection control device and inrush current control method thereof |