JP2014175632A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2014175632A JP2014175632A JP2013049876A JP2013049876A JP2014175632A JP 2014175632 A JP2014175632 A JP 2014175632A JP 2013049876 A JP2013049876 A JP 2013049876A JP 2013049876 A JP2013049876 A JP 2013049876A JP 2014175632 A JP2014175632 A JP 2014175632A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- absorption
- contour forming
- contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims description 22
- 230000031700 light absorption Effects 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 abstract description 251
- 238000010521 absorption reaction Methods 0.000 abstract description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 125000003118 aryl group Chemical group 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 RF power Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Abstract
Description
本発明は半導体装置、および、半導体装置の製造方法に関し、特に各半導体装置を識別するための識別情報の付与に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to giving identification information for identifying each semiconductor device.
半導体装置の各々を識別するための個体識別情報を付与する場合、従来は、例えばレーザ照射によりシリコン基板を溶融させて凸状のドット形状を当該シリコン基板表面に形成することにより、個体識別情報を付与していた（特許文献１）。 When providing individual identification information for identifying each semiconductor device, conventionally, for example, by melting a silicon substrate by laser irradiation to form a convex dot shape on the surface of the silicon substrate, the individual identification information is obtained. (Patent Document 1).
また、他の付与技術としては、透明な保護膜越しに加工レーザ光を照射し、当該保護膜下にある加工膜を変質させることにより、発塵を抑制しつつ個体識別情報を付与する技術（特許文献２）があった。 In addition, as another imparting technique, a technique for imparting individual identification information while suppressing dust generation by irradiating a processing laser beam through a transparent protective film and altering the processed film under the protective film ( There was Patent Document 2).
また、レーザ加工を実施するために二層の異なる薄膜を積層する技術（特許文献３）や、シリコン基板表面のシリコン酸化膜上に形成されているシリコン窒化膜等を加工して、個体識別情報を付与する技術（特許文献４）があった。 In addition, a technique for laminating two different thin films to perform laser processing (Patent Document 3), a silicon nitride film formed on a silicon oxide film on the surface of a silicon substrate, or the like is processed to identify individual identification information. There is a technique (Patent Document 4) for providing
特許文献１の技術では、シリコン基板自身に加工レーザ光を照射して、基板の一部を溶融させることによりドット形状を形成する。 In the technique of Patent Document 1, a dot shape is formed by irradiating a processing laser beam onto a silicon substrate itself and melting a part of the substrate.
当該技術をシリコンチップに応用しようとする場合、通常シリコンチップの表面には複数の薄膜（シリコン酸化膜、シリコン窒化膜または金属配線膜等）が積層されており、加工レーザ光を照射するにあたり、照射範囲のシリコンチップ表面に形成された薄膜を全て除去する必要があった。 When applying this technology to a silicon chip, a plurality of thin films (silicon oxide film, silicon nitride film, metal wiring film, etc.) are usually laminated on the surface of the silicon chip, and when irradiating a processing laser beam, It was necessary to remove all the thin film formed on the surface of the silicon chip in the irradiation range.
また、特許文献２〜４では、ドット形状を形成するための薄膜と、加工レーザ光による半導体基板へのダメージを抑制するために当該薄膜下に形成された保護膜とが、それぞれ異なる材料からなる膜であるため、双方の薄膜形成のためにはそれぞれ異なる製造工程が必要となり、生産性が低下するという問題があった。 In Patent Documents 2 to 4, a thin film for forming a dot shape and a protective film formed under the thin film to suppress damage to the semiconductor substrate by processing laser light are made of different materials. Since it is a film, different manufacturing processes are required for forming both thin films, and there is a problem that productivity is lowered.
本発明は、上記のような問題を解決するためになされたものであり、表面に薄膜が形成された半導体基板において個体識別情報が付与された、生産性の低下を抑制する半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and a semiconductor device in which individual identification information is given to a semiconductor substrate having a thin film formed on its surface and which suppresses a decrease in productivity, and its manufacture It aims to provide a method.
本発明の一態様に関する半導体装置は、半導体基板上に形成された第１膜と、前記第１膜上に形成された第２膜と、前記第２膜表面から前記第１膜表面に達して形成された剥離部とを備え、前記第２膜は、前記第１膜と同一の複数の材料からなり、前記第２膜の組成比は、前記第１膜の組成比とは異なり、前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする。 A semiconductor device according to one embodiment of the present invention includes a first film formed over a semiconductor substrate, a second film formed over the first film, and reaching the first film surface from the second film surface. The second film is made of the same material as the first film, and the composition ratio of the second film is different from the composition ratio of the first film, The light absorption rate of the two films is lower than the light absorption rate of the first film.
本発明の一態様に関する半導体装置の製造方法は、（ａ）半導体基板上に第１膜を形成する工程と、（ｂ）前記第１膜上に第２膜を形成する工程と、（ｃ）前記第２膜上から光を照射し、前記第１膜表面において破裂現象を生じさせることにより、前記第２膜表面から前記第１膜表面に達する剥離部を形成する工程とを備え、前記第２膜は、前記第１膜と同一の複数の材料からなり、前記第２膜の組成比は、前記第１膜の組成比とは異なり、前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする。 A method for manufacturing a semiconductor device according to one embodiment of the present invention includes: (a) a step of forming a first film on a semiconductor substrate; (b) a step of forming a second film on the first film; and (c). Irradiating light from above the second film to cause a rupture phenomenon on the surface of the first film, thereby forming a peeling portion that reaches the surface of the first film from the surface of the second film, The two films are made of the same material as the first film, the composition ratio of the second film is different from the composition ratio of the first film, and the light absorption rate of the second film is the first film. It is characterized by being lower than the light absorption rate of the film.
本発明の上記態様によれば、既に第１膜および第２膜が表面に形成された半導体基板において形成された剥離部が、良好な読取性を有する個体識別情報として機能する。また、第１膜および第２膜がともに同一の材料からなることで、半導体装置の生産性低下を抑制することができる。 According to the above aspect of the present invention, the peeled portion formed on the semiconductor substrate on which the first film and the second film have already been formed functions as individual identification information having good readability. Further, since both the first film and the second film are made of the same material, it is possible to suppress a decrease in productivity of the semiconductor device.
以下、添付の図面を参照しながら、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
なお、本明細書において、表面または底面等との用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。 In this specification, terms such as the front surface or the bottom surface are used, but these terms are used for distinguishing each surface for convenience and are not related to the actual vertical and horizontal directions. .
＜第１実施形態＞
＜構成＞
一般的なパワーモジュールに用いられるシリコンＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップにおいて、チップ最表面に保護膜がなくシリコン窒化膜が形成されている場合について説明する。
<First Embodiment>
<Configuration>
A case where a silicon nitride film is formed on the top surface of a chip in a silicon IGBT (Insulated Gate Bipolar Transistor) chip used for a general power module will be described.
図１は、本発明の第１実施形態に関する半導体装置を、シリコンＩＧＢＴチップを例として示す平面図である。 FIG. 1 is a plan view showing a semiconductor device according to the first embodiment of the present invention by using a silicon IGBT chip as an example.
シリコンＩＧＢＴチップは、チップ有効領域１およびチップ無効領域２に分けられている。チップ有効領域１の外周部（チップ有効領域１とチップ無効領域２との境界部）には、耐圧を保持するためにチップ終端領域３が形成されている。 The silicon IGBT chip is divided into a chip effective area 1 and a chip ineffective area 2. A chip termination region 3 is formed on the outer periphery of the chip effective region 1 (the boundary between the chip effective region 1 and the chip ineffective region 2) in order to maintain a withstand voltage.
個体識別情報である二次元コードは、チップ無効領域２に形成される。 A two-dimensional code which is individual identification information is formed in the chip invalid area 2.
図２は、チップ無効領域２のＡ−Ａ’断面（図１参照）の模式図である。 FIG. 2 is a schematic diagram of an A-A ′ cross section (see FIG. 1) of the chip invalid region 2.
チップ無効領域２では、シリコン基板４表面にシリコン酸化膜５が形成されている。シリコン酸化膜５上には、第１膜としての吸収膜６が形成されている。吸収膜６上には、第２膜としての輪郭形成膜７が形成されている。吸収膜６および輪郭形成膜７には、同一材料であるシリコン窒化膜（シリコンと窒素）を採用することができる。ここで、吸収膜６と輪郭形成膜７とは、異なる組成比で構成される。シリコン窒化膜は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜することが可能であり、膜厚、屈折率および吸収率を容易に制御することができる。また、吸収膜６および輪郭形成膜７を、同一の装置内で連続的に成膜させることが可能であり、高い生産効率を得ることができる。ここで、シリコン基板４表面にシリコン酸化膜５が形成されず、直接吸収膜６、さらには輪郭形成膜７が形成されていてもよい。 In the chip invalid area 2, a silicon oxide film 5 is formed on the surface of the silicon substrate 4. An absorption film 6 as a first film is formed on the silicon oxide film 5. On the absorption film 6, a contour forming film 7 as a second film is formed. A silicon nitride film (silicon and nitrogen), which is the same material, can be used for the absorption film 6 and the contour forming film 7. Here, the absorption film 6 and the contour forming film 7 are configured with different composition ratios. The silicon nitride film can be formed by a plasma CVD (Chemical Vapor Deposition) method, and the film thickness, refractive index, and absorption rate can be easily controlled. Further, the absorption film 6 and the contour forming film 7 can be continuously formed in the same apparatus, and high production efficiency can be obtained. Here, the silicon oxide film 5 may not be formed on the surface of the silicon substrate 4, but the absorption film 6 and the contour forming film 7 may be formed directly.
以下、ＹＡＧレーザの２倍波である波長５３２ｎｍのパルスレーザによる加工を例に挙げて説明する。 Hereinafter, an example of processing using a pulse laser having a wavelength of 532 nm, which is a second harmonic of a YAG laser, will be described.
吸収膜６の波長５３２ｎｍの光に対する屈折率をｎ＝２．４５〜２．５５程度、膜厚を４００ｎｍ〜６００ｎｍとする。また、輪郭形成膜７の波長５３２ｎｍの光に対する屈折率をｎ＝２．１５〜２．２５程度、膜厚を８００ｎｍ〜９００ｎｍとする。 The refractive index of the absorption film 6 with respect to light having a wavelength of 532 nm is set to n = 2.45 to 2.55, and the film thickness is set to 400 nm to 600 nm. Further, the refractive index of the contour forming film 7 with respect to light having a wavelength of 532 nm is set to n = 2.15 to 2.25, and the film thickness is set to 800 nm to 900 nm.
この場合のシリコン窒化膜の各波長に対する光吸収率は、図３に示されるような曲線を示す。ここで図３は、輪郭形成膜７および吸収膜６の、各波長に対する吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。 In this case, the light absorptance for each wavelength of the silicon nitride film shows a curve as shown in FIG. Here, FIG. 3 is a diagram showing the absorptance with respect to each wavelength of the contour forming film 7 and the absorbing film 6, with the abscissa indicating the absorptance (%) and the abscissa indicating the wavelength (nm). ing.
波長５３２ｎｍの光に対しては、第２膜としての輪郭形成膜７では吸収がなく（光吸収率が５％以下）、加工レーザ光に対して透明となる。よって、加工レーザ光は輪郭形成膜７を透過して吸収膜６に到達する。 The light having a wavelength of 532 nm is not absorbed by the contour forming film 7 as the second film (light absorption is 5% or less) and is transparent to the processing laser light. Therefore, the processing laser light passes through the contour forming film 7 and reaches the absorbing film 6.
一方で、第１膜としての吸収膜６では光吸収率が１０％以上（より具体的には光吸収率が２０％以上）の十分な吸収が得られる。よって、加工レーザ光によって、吸収膜６を加工することができる。 On the other hand, in the absorption film 6 as the first film, sufficient absorption with a light absorption rate of 10% or more (more specifically, a light absorption rate of 20% or more) is obtained. Therefore, the absorption film 6 can be processed by the processing laser light.
レーザ照射による各層の状態推移を図４〜７に模式的に示す。 The state transition of each layer by laser irradiation is schematically shown in FIGS.
まず図４に示されるように、加工レーザ光８は第２膜としての輪郭形成膜７では吸収されることなく透過し、第１膜としての吸収膜６に到達する。 First, as shown in FIG. 4, the processing laser beam 8 is transmitted without being absorbed by the contour forming film 7 as the second film, and reaches the absorbing film 6 as the first film.
次に図５に示されるように、第１膜としての吸収膜６表面近傍の、吸収部９の温度が上昇する。そして吸収部９は溶融し、さらに体積膨張することにより破裂する。 Next, as shown in FIG. 5, the temperature of the absorbing portion 9 near the surface of the absorbing film 6 as the first film rises. And the absorption part 9 fuse | melts, and also bursts by carrying out volume expansion.
次に図６に示されるように、吸収部９上部の、第２膜としての輪郭形成膜７の一部がチップ表面から剥離される。 Next, as shown in FIG. 6, a part of the contour forming film 7 as the second film on the absorption part 9 is peeled off from the chip surface.
この結果図７に示されるように、吸収部９は表面が荒れたドット底面１０となり、剥離した第２膜としての輪郭形成膜７には、表面が滑らかな輪郭強調面１１が形成される。このようにして、加工レーザ光が照射された箇所（吸収部９）において、輪郭形成膜７表面から吸収膜６表面に達する、剥離部としての孔が形成される。 As a result, as shown in FIG. 7, the absorbing portion 9 becomes a dot bottom surface 10 having a rough surface, and a contour emphasizing surface 11 having a smooth surface is formed on the contour forming film 7 as the second film that has been peeled off. In this way, a hole as a peeled portion that reaches the surface of the absorption film 6 from the surface of the contour forming film 7 is formed at the portion irradiated with the processing laser light (absorption portion 9).
図７で形成されたドット形状を上面から俯瞰した模式図を図８に示す。 FIG. 8 shows a schematic view of the dot shape formed in FIG.
図８に示されるように、剥離部において、ドット底面１０の周囲には滑らかな輪郭強調面１１が形成されている。輪郭強調面１１は、シリコン基板１表面に対して斜めの加工線を形成させることができる。 As shown in FIG. 8, a smooth contour emphasis surface 11 is formed around the dot bottom surface 10 in the peeling portion. The contour emphasis surface 11 can form an oblique processing line with respect to the surface of the silicon substrate 1.
このドット形状（剥離部）を斜光照明で照射することで、輪郭強調面１１で強い反射が生じ、高いコントラストの画像を容易に得ることができる。よって、良好な読取性を持つ個体識別情報（二次元コード）を得ることができる。 By irradiating the dot shape (peeling portion) with oblique illumination, strong reflection occurs on the contour emphasizing surface 11 and an image with high contrast can be easily obtained. Therefore, individual identification information (two-dimensional code) having good readability can be obtained.
本実施形態で用いられている波長５３２ｎｍの加工レーザ光８では、パルス幅を５〜６０ｎｓとするのが望ましい。 In the processing laser beam 8 having a wavelength of 532 nm used in this embodiment, it is desirable that the pulse width is 5 to 60 ns.
パルス幅が５ｎｓ未満と短い場合には、吸収膜６での温度上昇が十分に起こらず、第１膜としての吸収膜６表面における破裂現象の発生と、第２膜としての輪郭形成膜７の界面剥離の発生とが不安定になってしまい、安定してドット形状を形成することができない場合があるため望ましくない。 When the pulse width is as short as less than 5 ns, the temperature rise in the absorption film 6 does not occur sufficiently, the occurrence of a rupture phenomenon on the surface of the absorption film 6 as the first film, and the contour forming film 7 as the second film The occurrence of interfacial peeling becomes unstable, and it may not be possible to form a dot shape stably.
一方で６０ｎｓよりもパルス幅が長くなると、吸収膜６での温度上昇範囲が広がり、それによって形成されるドット形状（剥離部）が大きくなる。そうすると、隣接ドット形状が熱的干渉を引き起こし、非加工部まで変形させる場合があるため望ましくない。 On the other hand, when the pulse width is longer than 60 ns, the temperature rise range in the absorption film 6 is widened, and the dot shape (peeling portion) formed thereby becomes large. In this case, the adjacent dot shape causes thermal interference and may be deformed to the non-processed portion, which is not desirable.
加工レーザ光８のスポット径は１〜３μｍとすれば、ドット底面１０の外形は概ね１．５〜３．５μｍとなる。 If the spot diameter of the processing laser beam 8 is 1 to 3 μm, the outer shape of the dot bottom surface 10 is approximately 1.5 to 3.5 μm.
ドットピッチを２．５〜４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドット形状で形成される二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。 If the dot pitch is 2.5 to 4.5 μm, it is possible to avoid thermal interference of adjacent dot shapes. For example, even when a two-dimensional code formed in a 20 × 20 dot shape is formed, 1 The side can be formed in a range of 90 μm or less. Therefore, it is possible to provide a semiconductor device in which a high-density two-dimensional code for a minute region is provided as individual identification information.
加工点（吸収部９）におけるエネルギー密度を０．５〜２．５Ｊ／ｃｍ２とした場合、ドット底面１０の外径は概ね２．５μｍ程度、輪郭外径線１２の直径は概ね３．５μｍ程度となる。 When the energy density at the processing point (absorbing portion 9) is 0.5 to 2.5 J / cm 2 , the outer diameter of the dot bottom surface 10 is approximately 2.5 μm, and the diameter of the contour outer diameter line 12 is approximately 3.5 μm. It will be about.
加工点（吸収部９）におけるエネルギー密度が小さ過ぎると、前述の問題と同様に、ドット形状の形成が不安定になる。また、加工点（吸収部９）におけるエネルギー密度が大き過ぎる場合は、隣接ドット形状が熱的干渉を起こし、非加工部まで変形してしまう。このことによって、ドット形状（剥離部）の読取性が著しく低下する。さらに、吸収部９の深さ方向の広がりも拡大し、シリコン基板１へダメージを与えてしまうという問題がある。 If the energy density at the processing point (absorbing portion 9) is too small, the formation of the dot shape becomes unstable as in the problem described above. Further, when the energy density at the processing point (absorbing portion 9) is too large, the adjacent dot shape causes thermal interference and deforms to the non-processing portion. This significantly reduces the readability of the dot shape (peeling part). Furthermore, there is a problem in that the spread in the depth direction of the absorbing portion 9 is enlarged and the silicon substrate 1 is damaged.
加工点におけるエネルギー密度を適宜調整することにより、吸収部９におけるエネルギーの拡散を制御することが可能となるため、これらの問題は回避することができる。 By appropriately adjusting the energy density at the processing point, it becomes possible to control the diffusion of energy in the absorbing portion 9, so that these problems can be avoided.
ドットピッチを４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドットの二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。 If the dot pitch is 4.5 μm, it is possible to avoid thermal interference of adjacent dot shapes. For example, even when a 20 × 20 dot two-dimensional code is formed, one side is formed in a range of 90 μm or less. It becomes possible to do. Therefore, it is possible to provide a semiconductor device in which a high-density two-dimensional code for a minute region is provided as individual identification information.
このような第１膜としての吸収膜６、および、第２膜としての輪郭形成膜７は、例えば、一般的に半導体製造プロセスで用いられるプラズマＣＶＤ法を用いることにより成膜される。具体的には、原料ガスであるシランおよびアンモニアの供給流量比、ＲＦパワー、さらには成膜圧力を適宜調整することで、これらの層を連続的に成膜することが可能である。よって、良好な生産性を得ることができる。 The absorption film 6 as the first film and the contour forming film 7 as the second film are formed by using, for example, a plasma CVD method generally used in a semiconductor manufacturing process. Specifically, these layers can be continuously formed by appropriately adjusting the supply flow rate ratio of the source gas, silane and ammonia, RF power, and film formation pressure. Therefore, good productivity can be obtained.
さらには、チップ終端領域３の電界緩和に用いられる半絶縁性窒化膜（ＳＩｎＳｉＮ膜）を吸収膜６として、パッシベーション膜として用いられる絶縁性窒化膜（ＳｉＮ膜）を輪郭形成膜７としてそれぞれ適用すれば、新たに製造工程を追加する必要がない。よって、良好な読取性と生産性とを両立させることができる。 Furthermore, a semi-insulating nitride film (SInSiN film) used for electric field relaxation in the chip termination region 3 is applied as an absorption film 6, and an insulating nitride film (SiN film) used as a passivation film is applied as a contour forming film 7, respectively. Thus, it is not necessary to add a new manufacturing process. Therefore, it is possible to achieve both good readability and productivity.
なお、本技術の応用により、個体識別情報として二次元コード以外の英数字、記号、図形、バーコードまたは二次元コードを、マーキングするエリアまたは用途により適当なものを選択して用いた場合においても、良好な読取性と生産性を両立させることができる。 In addition, due to the application of this technology, alphanumeric characters, symbols, figures, barcodes or two-dimensional codes other than two-dimensional codes as individual identification information may be selected and used depending on the marking area or application. It is possible to achieve both good readability and productivity.
＜効果＞
本発明に関する実施形態によれば、半導体装置が、半導体基板としてのシリコン基板４上に形成された第１膜としての吸収膜６と、吸収膜６上に形成された第２膜としての輪郭形成膜７と、輪郭形成膜７表面から吸収膜６表面に達して形成された剥離部とを備える。
<Effect>
According to the embodiment of the present invention, a semiconductor device includes an absorption film 6 as a first film formed on a silicon substrate 4 as a semiconductor substrate and a contour formation as a second film formed on the absorption film 6. A film 7 and a peeling portion formed from the surface of the contour forming film 7 to the surface of the absorption film 6 are provided.
輪郭形成膜７は、吸収膜６と同一の複数の材料からなり、輪郭形成膜７の組成比は、吸収膜６の組成比とは異なり、輪郭形成膜７の光吸収率が、吸収膜６の光吸収率よりも低い。 The contour forming film 7 is made of the same material as the absorbing film 6, and the composition ratio of the contour forming film 7 is different from the composition ratio of the absorbing film 6, and the light absorption rate of the contour forming film 7 is the absorbing film 6. Lower than the light absorption rate.
このような構成によれば、既に第１膜としての吸収膜６および第２膜としての輪郭形成膜７が表面に形成されたシリコン基板１において、輪郭形成膜７の表面から吸収膜６の表面に達する剥離部が形成される。当該剥離部は、例えば輪郭強調面１１とドット底面１０からなる孔形状であり、個体識別情報として機能するため、例えば斜光照明を用いた場合に良好な読取性を有することができる。 According to such a configuration, in the silicon substrate 1 on which the absorption film 6 as the first film and the contour formation film 7 as the second film are already formed on the surface, the surface of the absorption film 6 from the surface of the contour formation film 7. A peeled portion that reaches is formed. The peeling portion has a hole shape including, for example, the contour emphasizing surface 11 and the dot bottom surface 10 and functions as individual identification information. Therefore, when the oblique illumination is used, for example, the peeling portion can have good readability.
また、加工レーザ光を吸収する吸収膜６、および、吸収膜６の破裂等により吸収膜６の一部とともに剥離する輪郭形成膜７が、ともに同一の材料（例えばシリコン窒化膜）からなることで、半導体装置の生産性低下を抑制することができる。 In addition, the absorption film 6 that absorbs the processing laser light and the contour forming film 7 that peels together with a part of the absorption film 6 due to the rupture of the absorption film 6 are made of the same material (for example, a silicon nitride film). Therefore, it is possible to suppress a decrease in productivity of the semiconductor device.
また、本発明に関する実施形態によれば、剥離部が、吸収膜６表面における破裂現象により形成される。 Moreover, according to the embodiment relating to the present invention, the peeling portion is formed by a burst phenomenon on the surface of the absorption film 6.
このような構成によれば、例えば加工レーザ光の熱エネルギーにより溶融させて吸収膜６を変質させるのみでドット形状を形成する場合に比べて、加工レーザ光を照射した箇所における形状の輪郭が狭い領域に収まり、かつ、鮮明となる。よって、より狭い領域内において鮮明な個体識別情報を付与することができる。 According to such a configuration, for example, the contour of the shape at the portion irradiated with the processing laser light is narrower than that in the case where the dot shape is formed only by melting the heat absorption energy of the processing laser light and modifying the absorption film 6. Fits in the area and becomes clear. Therefore, clear individual identification information can be given within a narrower region.
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ａ）半導体基板としてのシリコン基板４上に第１膜としての吸収膜６を形成する工程と、（ｂ）吸収膜６上に第２膜としての輪郭形成膜７を形成する工程と、（ｃ）輪郭形成膜７上から光を照射し、吸収膜６表面において破裂現象を生じさせることにより、輪郭形成膜７表面から吸収膜６表面に達する剥離部を形成する工程とを備え、輪郭形成膜７は、吸収膜６と同一の複数の材料からなり、輪郭形成膜７の組成比は、吸収膜６の組成比とは異なり、輪郭形成膜７の光吸収率が、吸収膜６の光吸収率よりも低い。 In addition, according to the embodiment of the present invention, a method for manufacturing a semiconductor device includes (a) a step of forming an absorption film 6 as a first film on a silicon substrate 4 as a semiconductor substrate, and (b) an absorption film 6. A step of forming a contour forming film 7 as a second film thereon; and (c) irradiating light from above the contour forming film 7 to cause a burst phenomenon on the surface of the absorbing film 6, thereby A step of forming a peeling portion reaching the surface of the absorption film 6, and the contour forming film 7 is made of the same material as the absorption film 6, and the composition ratio of the contour forming film 7 is the same as the composition ratio of the absorption film 6. In contrast, the light absorption rate of the contour forming film 7 is lower than the light absorption rate of the absorption film 6.
このような構成によれば、既に第１膜としての吸収膜６および第２膜としての輪郭形成膜７が表面に形成されたシリコン基板１において、輪郭形成膜７の表面から吸収膜６の表面に達する剥離部が形成される。当該剥離部は、例えば輪郭強調面１１とドット底面１０からなる孔形状であり、個体識別情報として機能するため、例えば斜光照明を用いた場合に良好な読取性を有することができる。 According to such a configuration, in the silicon substrate 1 on which the absorption film 6 as the first film and the contour formation film 7 as the second film are already formed on the surface, the surface of the absorption film 6 from the surface of the contour formation film 7. A peeled portion that reaches is formed. The peeling portion has a hole shape including, for example, the contour emphasizing surface 11 and the dot bottom surface 10 and functions as individual identification information. Therefore, when the oblique illumination is used, for example, the peeling portion can have good readability.
特に剥離部は、吸収膜６表面における破裂現象により形成されることで、例えば加工レーザ光の熱エネルギーにより溶融させて吸収膜６を変質させるのみでドット形状を形成する場合に比べて、加工レーザ光を照射した箇所における形状の輪郭が狭い領域に収まり、かつ、鮮明となる。よって、より狭い領域内において鮮明な個体識別情報を付与することができる。 In particular, the peeled portion is formed by a burst phenomenon on the surface of the absorption film 6, so that, for example, compared to a case where a dot shape is formed simply by melting the thermal energy of the processing laser light and altering the absorption film 6. The contour of the shape at the location irradiated with light fits in a narrow area and becomes clear. Therefore, clear individual identification information can be given within a narrower region.
また、加工レーザ光を吸収する吸収膜６、および、吸収膜６の破裂等により吸収膜６の一部とともに剥離する輪郭形成膜７が、ともに同一の材料（例えばシリコン窒化膜）からなることで、半導体装置の生産性低下を抑制することができる。 In addition, the absorption film 6 that absorbs the processing laser light and the contour forming film 7 that peels together with a part of the absorption film 6 due to the rupture of the absorption film 6 are made of the same material (for example, a silicon nitride film). Therefore, it is possible to suppress a decrease in productivity of the semiconductor device.
＜第２実施形態＞
例えば、ＩＧＢＴまたはダイオード等の、一般的なパワーモジュールに用いられる半導体チップでは、チップ終端領域３の上に、しばしばポリイミド樹脂を用いた保護膜が形成される。これは、エポキシ樹脂を用いたモールド工程で発生する樹脂による応力、または、その後の通電により発生する熱応力から、チップ終端領域３を保護するためのものである。
Second Embodiment
For example, in a semiconductor chip used in a general power module such as an IGBT or a diode, a protective film using a polyimide resin is often formed on the chip termination region 3. This is for protecting the chip termination region 3 from a stress caused by a resin generated in a molding process using an epoxy resin or a thermal stress generated by energization thereafter.
＜構成＞
第２実施形態においては、第２膜としての輪郭形成膜７上に、ポリイミド樹脂からなる保護膜を形成したダイオードチップを例として説明する。
<Configuration>
In the second embodiment, a diode chip in which a protective film made of polyimide resin is formed on the contour forming film 7 as the second film will be described as an example.
図９は、本発明の第２実施形態におけるダイオードチップの平面模式図である。 FIG. 9 is a schematic plan view of a diode chip according to the second embodiment of the present invention.
ダイオードチップは、チップ有効領域１およびチップ無効領域２に分けられている。チップ有効領域１の外周部（チップ有効領域１とチップ無効領域２との境界部）には、チップ終端領域３が形成されている。 The diode chip is divided into a chip effective area 1 and a chip invalid area 2. A chip termination region 3 is formed on the outer periphery of the chip effective region 1 (the boundary between the chip effective region 1 and the chip invalid region 2).
さらに、チップ無効領域２上およびチップ終端領域３上を覆ってポリイミド膜が形成されている。 Further, a polyimide film is formed so as to cover the chip invalid area 2 and the chip termination area 3.
図１０は、チップ無効領域２のＡ−Ａ’断面（図９参照）の模式図である。 FIG. 10 is a schematic diagram of an A-A ′ cross section (see FIG. 9) of the chip invalid region 2.
チップ無効領域２では、シリコン基板４表面にシリコン酸化膜５が形成されている。シリコン酸化膜５上には、第１膜としての吸収膜６が形成されている。吸収膜６上には、第２膜としての輪郭形成膜７が形成されている。さらに、第２膜としての輪郭形成膜７上には、例えばポリイミドからなる保護膜１３が形成されている。ここで、シリコン基板４表面にシリコン酸化膜５が形成されず、直接吸収膜６が形成されていてもよい。 In the chip invalid area 2, a silicon oxide film 5 is formed on the surface of the silicon substrate 4. An absorption film 6 as a first film is formed on the silicon oxide film 5. On the absorption film 6, a contour forming film 7 as a second film is formed. Further, a protective film 13 made of, for example, polyimide is formed on the contour forming film 7 as the second film. Here, the silicon oxide film 5 may not be formed on the surface of the silicon substrate 4 but the absorption film 6 may be directly formed.
第１膜としての吸収膜６、および、第２膜としての輪郭形成膜７は、例えば、一般的に半導体製造プロセスで用いられるプラズマＣＶＤ法を用いることにより成膜される。具体的には、原料ガスであるシランおよびアンモニアの供給流量比、ＲＦパワー、さらには成膜圧力を適宜調整することで、これらの層を連続的に成膜することが可能である。よって、良好な生産性を得ることができる。 The absorption film 6 as the first film and the contour formation film 7 as the second film are formed by using, for example, a plasma CVD method generally used in a semiconductor manufacturing process. Specifically, these layers can be continuously formed by appropriately adjusting the supply flow rate ratio of the source gas, silane and ammonia, RF power, and film formation pressure. Therefore, good productivity can be obtained.
その後、芳香族ポリイミド原料をチップ上に塗布した後露光し、さらに現像の写真製版工程を経てパターニングを行う。そしてエッチング等を適宜行うことで保護膜１３が形成される。 Thereafter, an aromatic polyimide raw material is coated on the chip and then exposed, and further patterned through a photolithography process for development. And the protective film 13 is formed by performing etching etc. suitably.
図１１は、保護膜１３に用いられる芳香族ポリイミドの光吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。 FIG. 11 is a diagram showing the light absorptance of the aromatic polyimide used for the protective film 13, where the vertical axis indicates the absorption rate (%) and the horizontal axis indicates the wavelength (nm).
図１１に示されるように、保護膜１３に用いられる芳香族ポリイミドは、３００ｎｍ以上の波長の光に対して吸収がなく透明である。 As shown in FIG. 11, the aromatic polyimide used for the protective film 13 is transparent without absorbing light with a wavelength of 300 nm or more.
そこで本実施形態においては、ＹＶＯ４レーザの３倍波である３５５ｎｍの波長を持つ加工レーザ光を用いた例を挙げて説明する。 Therefore, in the present embodiment, an example using processing laser light having a wavelength of 355 nm, which is a third harmonic wave of the YVO4 laser, will be described.
第１膜としての吸収膜６の３５５ｎｍの光に対する屈折率を２．６０〜２．８０程度、膜厚を４００〜６００ｎｍ程度とする。また、第２膜としての輪郭形成膜７の３５５ｎｍの光に対する屈折率を２．１０〜２．２５程度、膜厚を５００〜７００ｎｍ程度とする。 The refractive index with respect to light of 355 nm of the absorption film 6 as the first film is set to about 2.60 to 2.80, and the film thickness is set to about 400 to 600 nm. In addition, the contour forming film 7 as the second film has a refractive index with respect to 355 nm light of about 2.10 to 2.25 and a film thickness of about 500 to 700 nm.
この場合のシリコン窒化膜の各波長に対する光吸収率は、図１２に示されるような曲線を示す。ここで図１２は、輪郭形成膜７および吸収膜６の、各波長に対する吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。 In this case, the light absorptance with respect to each wavelength of the silicon nitride film shows a curve as shown in FIG. Here, FIG. 12 is a diagram showing the absorptance with respect to each wavelength of the contour forming film 7 and the absorbing film 6, wherein the abscissa indicates the absorptance (%) and the abscissa indicates the wavelength (nm). ing.
第２膜としての輪郭形成膜７における光吸収率は０．７％程度とほぼ吸収がないため、加工レーザ光に対して透明である。 Since the light absorption rate in the contour forming film 7 as the second film is about 0.7% and hardly absorbs, it is transparent to the processing laser light.
一方で、第１膜としての吸収膜６における光吸収率は９９．９％であり、十分な吸収が得られる。 On the other hand, the light absorption rate in the absorption film 6 as the first film is 99.9%, and sufficient absorption is obtained.
レーザ照射による各層の状態推移を図１３および図１４に模式的に示す。 The state transition of each layer by laser irradiation is schematically shown in FIGS.
まず図１３に示されるように、保護膜１３上から照射された加工レーザ光８は、ポリイミドからなる保護膜１３、および、第２膜としての輪郭形成膜７で吸収されることなく透過する。その後、第１膜としての吸収膜６に到達する。 First, as shown in FIG. 13, the processing laser light 8 irradiated from above the protective film 13 is transmitted without being absorbed by the protective film 13 made of polyimide and the contour forming film 7 as the second film. Thereafter, it reaches the absorption film 6 as the first film.
次に図１４に示されるように、吸収部９の温度が上昇する。そして吸収部９は溶融し、さらに体積膨張する。しかし、第２膜として輪郭形成膜７がポリイミドからなる保護膜１３に覆われて固められているため、破裂することはない。 Next, as shown in FIG. 14, the temperature of the absorber 9 rises. And the absorption part 9 melt | dissolves and further volume-expands. However, since the contour forming film 7 is covered and hardened by the protective film 13 made of polyimide as the second film, it does not rupture.
代わりに、吸収膜６と輪郭形成膜７との界面剥離が生じ、加工レーザ光が照射された箇所（吸収部９）において、輪郭形成膜７表面から吸収膜６表面に達するクラック１４（ひび）が形成される。 Instead, an interface peeling between the absorption film 6 and the contour forming film 7 occurs, and a crack 14 (crack) that reaches the surface of the absorbing film 6 from the surface of the contour forming film 7 at the portion irradiated with the processing laser light (absorbing portion 9). Is formed.
この剥離部としてのクラック１４が図４〜７で示された輪郭強調面１１と同様の役割を果たし、クラック１４において光の照射に対する強い反射が生じ、高いコントラストの画像を容易に得ることができる。よって、良好な読取性を持つ個体識別情報（二次元コード）を得ることができる。 The crack 14 as the peeling portion plays the same role as the contour emphasis surface 11 shown in FIGS. 4 to 7, and strong reflection with respect to light irradiation occurs in the crack 14, and a high-contrast image can be easily obtained. . Therefore, individual identification information (two-dimensional code) having good readability can be obtained.
さらに、ポリイミドからなる保護膜１３は加工されることがなく輪郭形成膜７を覆って形成されているため、ドット形成に伴う異物の飛散を抑制することができる。 Furthermore, since the protective film 13 made of polyimide is not processed and is formed so as to cover the contour forming film 7, it is possible to suppress scattering of foreign matters accompanying dot formation.
本実施形態で用いている波長３５５ｎｍの加工レーザ光８では、パルス幅を５〜６０ｎｓとするのが望ましい。 In the processing laser light 8 having a wavelength of 355 nm used in this embodiment, it is desirable that the pulse width is 5 to 60 ns.
パルス幅が５ｎｓ未満と短い場合には、吸収膜６での温度上昇が十分に起こらず、第１膜としての吸収膜６と第２膜としての輪郭形成膜７との間の界面剥離の発生と、第２膜としての輪郭形成膜７におけるクラック１４の発生とが不安定になってしまい、安定してドット形状を形成することができない場合があるため望ましくない。 When the pulse width is as short as less than 5 ns, the temperature rise in the absorption film 6 does not occur sufficiently, and the interface peeling between the absorption film 6 as the first film and the contour forming film 7 as the second film occurs. Then, the generation of cracks 14 in the contour forming film 7 as the second film becomes unstable, and it may not be possible to form a dot shape stably.
一方で６０ｎｓよりもパルス幅が長くなると、吸収膜６での温度上昇範囲が広がり、それによって形成されるドット形状（剥離部）が大きくなる。そうすると、隣接ドット形状が熱的干渉を引き起こし、非加工部まで変形させる場合があるため望ましくない。 On the other hand, when the pulse width is longer than 60 ns, the temperature rise range in the absorption film 6 is widened, and the dot shape (peeling portion) formed thereby becomes large. In this case, the adjacent dot shape causes thermal interference and may be deformed to the non-processed portion, which is not desirable.
加工レーザ光８のスポット径は１〜５μｍとすれば、クラック１４の外形は概ね１．５〜５．５μｍとなる。 If the spot diameter of the processing laser beam 8 is 1 to 5 μm, the outer shape of the crack 14 is approximately 1.5 to 5.5 μm.
ドットピッチを２．５〜４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、１６×１６ドットで形成される二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能でなる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。 If the dot pitch is 2.5 to 4.5 μm, it is possible to avoid thermal interference of adjacent dot shapes. For example, even when a two-dimensional code formed of 16 × 16 dots is formed, one side Can be formed in a range of 90 μm or less. Therefore, it is possible to provide a semiconductor device in which a high-density two-dimensional code for a minute region is provided as individual identification information.
加工点（吸収部９）におけるエネルギー密度を０．１〜２．０Ｊ／ｃｍ２とした場合、クラック１４の外径は概ね２．５μｍ程度、輪郭外径線１２の直径は概ね３．５μｍ程度となる。 When the energy density at the processing point (absorbing portion 9) is 0.1 to 2.0 J / cm 2 , the outer diameter of the crack 14 is approximately 2.5 μm, and the diameter of the contour outer diameter line 12 is approximately 3.5 μm. It becomes.
加工点（吸収部９）におけるエネルギー密度が小さ過ぎると、第２膜としての輪郭形成膜７にクラック１４を形成されない場合が生じ、ドット形状の形成が不安定になる。また、加工点（吸収部９）におけるエネルギー密度が大き過ぎる場合は、隣接ドット形状が熱的干渉を起こし、非加工部まで変形してしまう。このことによって、ドット形状（剥離部）の読取性が著しく低下する。さらに、吸収部９の深さ方向の広がりも拡大し、シリコン基板１へダメージを与えてしまうという問題がある。 If the energy density at the processing point (absorbing part 9) is too small, the crack 14 may not be formed in the contour forming film 7 as the second film, and the formation of the dot shape becomes unstable. Further, when the energy density at the processing point (absorbing portion 9) is too large, the adjacent dot shape causes thermal interference and deforms to the non-processing portion. This significantly reduces the readability of the dot shape (peeling part). Furthermore, there is a problem in that the spread in the depth direction of the absorbing portion 9 is enlarged and the silicon substrate 1 is damaged.
加工点におけるエネルギー密度を適宜調整することにより、吸収部９におけるエネルギーの拡散を制御することが可能になるため、これらの問題は回避することができる。 By appropriately adjusting the energy density at the processing point, it becomes possible to control the diffusion of energy in the absorption section 9, so that these problems can be avoided.
ドットピッチを４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドットの二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域に高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。 If the dot pitch is 4.5 μm, it is possible to avoid thermal interference of adjacent dot shapes. For example, even when a 20 × 20 dot two-dimensional code is formed, one side is formed in a range of 90 μm or less. It becomes possible to do. Therefore, a semiconductor device in which a high-density two-dimensional code is provided as individual identification information in a minute region can be provided.
なお、本技術の応用により、個体識別情報として二次元コード以外の英数字、記号、図形、バーコードまたは二次元コードを、マーキングするエリアまたは用途により適当なものを選択して用いた場合においても、良好な読取性と生産性を両立させることができる。 In addition, due to the application of this technology, alphanumeric characters, symbols, figures, barcodes or two-dimensional codes other than two-dimensional codes as individual identification information may be selected and used depending on the marking area or application. It is possible to achieve both good readability and productivity.
＜効果＞
本発明に関する実施形態によれば、半導体装置が、輪郭形成膜７上に形成された保護膜１３をさらに備える。剥離部は、輪郭形成膜７表面から吸収膜６表面に達して形成されたひび（クラック１４）からなる。
<Effect>
According to the embodiment of the present invention, the semiconductor device further includes the protective film 13 formed on the contour forming film 7. The peeling portion is formed by a crack (crack 14) formed from the surface of the contour forming film 7 to the surface of the absorption film 6.
このような構成によれば、保護膜１３が輪郭形成膜７を覆って形成されるため、加工レーザ光が照射されて吸収部９が溶融、さらには体積膨張した場合にも破裂することがない。よって、剥離部としてのクラック１４を形成する際に、半導体チップ上に異物が飛散してしまうことを防ぐことができる。 According to such a configuration, since the protective film 13 is formed so as to cover the contour forming film 7, it does not rupture even when the absorbing laser 9 is melted and further expanded in volume by being irradiated with the processing laser light. . Therefore, when forming the crack 14 as a peeling part, it can prevent that a foreign material disperses on a semiconductor chip.
また、本発明に関する実施形態によれば、半導体装置の製造方法が、工程（ｂ）の後工程（ｃ）の前に、輪郭形成膜７上に保護膜１３を形成する工程をさらに備える。工程（ｃ）は、保護膜１３上から光を照射し、吸収膜６表面において界面剥離を生じさせることにより、輪郭形成膜７表面から吸収膜６表面に達するひび（クラック１４）からなる剥離部を形成する工程である。 In addition, according to the embodiment of the present invention, the method for manufacturing a semiconductor device further includes a step of forming the protective film 13 on the contour forming film 7 before the subsequent step (c) of the step (b). In the step (c), light is irradiated from above the protective film 13 to cause interfacial peeling on the surface of the absorption film 6, whereby a peeling portion consisting of cracks (cracks 14) reaching the surface of the absorption film 6 from the surface of the contour forming film 7. Is a step of forming.
このような構成によれば、保護膜１３が輪郭形成膜７を覆って形成された後、加工レーザ光を照射して吸収部９を溶融、さらには体積膨張させるため、当該部分が破裂することがない。よって、剥離部としてのクラック１４を形成する際に、半導体チップ上に異物が飛散してしまうことを防ぐことができる。 According to such a configuration, after the protective film 13 is formed so as to cover the contour forming film 7, the processing laser beam is irradiated to melt the absorption portion 9 and further expand the volume, and thus the portion is ruptured. There is no. Therefore, when forming the crack 14 as a peeling part, it can prevent that a foreign material disperses on a semiconductor chip.
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。 In the embodiment of the present invention, the material of each component, material, conditions for implementation, and the like are also described, but these are examples and are not limited to those described.
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。 In addition, within the scope of the present invention, the present invention can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment.
１ チップ有効領域、２ チップ無効領域、３ チップ終端領域、４ シリコン基板、５ シリコン酸化膜、６ 吸収膜、７ 輪郭形成膜、８ 加工レーザ光、９ 吸収部、１０ ドット底面、１１ 輪郭強調面、１２ 輪郭外径線、１３ 保護膜、１４ クラック。 1 chip effective area, 2 chip ineffective area, 3 chip termination area, 4 silicon substrate, 5 silicon oxide film, 6 absorbing film, 7 contour forming film, 8 processing laser beam, 9 absorbing portion, 10 dot bottom surface, 11 contour emphasizing surface , 12 Contour outer diameter wire, 13 Protective film, 14 Cracks.
Claims (10)
前記第１膜上に形成された第２膜と、
前記第２膜表面から前記第１膜表面に達して形成された剥離部とを備え、
前記第２膜は、前記第１膜と同一の複数の材料からなり、
前記第２膜の組成比は、前記第１膜の組成比とは異なり、
前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする、
半導体装置。 A first film formed on a semiconductor substrate;
A second film formed on the first film;
A peeling portion formed from the second film surface to the first film surface,
The second film is made of the same material as the first film,
The composition ratio of the second film is different from the composition ratio of the first film,
The light absorption rate of the second film is lower than the light absorption rate of the first film,
Semiconductor device.
請求項１に記載の半導体装置。 The peeling part is composed of a hole formed to reach the first film surface from the second film surface,
The semiconductor device according to claim 1.
前記剥離部が、前記第２膜表面から前記第１膜表面に達して形成されたひびからなることを特徴とする、
請求項１に記載の半導体装置。 A protective film formed on the second film;
The peeling portion is formed of a crack formed to reach the first film surface from the second film surface,
The semiconductor device according to claim 1.
請求項１または２に記載の半導体装置。 The peeling portion is formed by a burst phenomenon on the surface of the first film,
The semiconductor device according to claim 1.
請求項１〜４のいずれかに記載の半導体装置。 The light absorption rate of the first film is 10% or more,
The semiconductor device according to claim 1.
請求項１〜５のいずれかに記載の半導体装置。 The light absorption rate of the second film is 5% or less,
The semiconductor device according to claim 1.
請求項１〜６のいずれかに記載の半導体装置。 The peeling part forms individual identification information consisting of alphanumeric characters, symbols, figures, barcodes or two-dimensional codes,
The semiconductor device according to claim 1.
請求項１〜７のいずれかに記載の半導体装置。 The first film and the second film are silicon nitride films,
The semiconductor device according to claim 1.
（ｂ）前記第１膜上に第２膜を形成する工程と、
（ｃ）前記第２膜上から光を照射し、前記第１膜表面において破裂現象を生じさせることにより、前記第２膜表面から前記第１膜表面に達する剥離部を形成する工程とを備え、
前記第２膜は、前記第１膜と同一の複数の材料からなり、
前記第２膜の組成比は、前記第１膜の組成比とは異なり、
前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする、
半導体装置の製造方法。 (A) forming a first film on the semiconductor substrate;
(B) forming a second film on the first film;
(C) irradiating light on the second film to cause a rupture phenomenon on the surface of the first film, thereby forming a peeling portion that reaches the surface of the first film from the surface of the second film. ,
The second film is made of the same material as the first film,
The composition ratio of the second film is different from the composition ratio of the first film,
The light absorption rate of the second film is lower than the light absorption rate of the first film,
A method for manufacturing a semiconductor device.
前記工程（ｃ）が、前記保護膜上から光を照射し、前記第１膜表面において界面剥離を生じさせることにより、前記第２膜表面から前記第１膜表面に達するひびからなる剥離部を形成する工程であることを特徴とする、
請求項９に記載の半導体装置の製造方法。 After the step (b) and before the step (c), further comprising a step of forming a protective film on the second film,
The step (c) irradiates light from above the protective film and causes interfacial peeling on the surface of the first film, thereby forming a peeling portion consisting of a crack reaching the surface of the first film from the surface of the second film. It is a process to form,
A method for manufacturing a semiconductor device according to claim 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013049876A JP5855037B2 (en) | 2013-03-13 | 2013-03-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013049876A JP5855037B2 (en) | 2013-03-13 | 2013-03-13 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014175632A true JP2014175632A (en) | 2014-09-22 |
| JP5855037B2 JP5855037B2 (en) | 2016-02-09 |
Family
ID=51696530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013049876A Active JP5855037B2 (en) | 2013-03-13 | 2013-03-13 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5855037B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577068A (en) * | 1991-09-18 | 1993-03-30 | Zexel Corp | Method for forming graphic pattern of article |
| JPH09312342A (en) * | 1996-05-22 | 1997-12-02 | Advantest Corp | Memory repair method, and electron beam memory repair device where the memory repair method is applicable, and memory redundant circuit |
| JP2002178181A (en) * | 2000-12-13 | 2002-06-25 | Taiyo Yuden Co Ltd | Method, workpiece and mask for laser machining |
| JP2003151866A (en) * | 2001-11-13 | 2003-05-23 | Hitachi Ltd | Semiconductor device manufacturing method |
| JP2004045599A (en) * | 2002-07-10 | 2004-02-12 | Fuji Photo Film Co Ltd | Laser marking method |
| JP2009277964A (en) * | 2008-05-16 | 2009-11-26 | Seiko Epson Corp | Semiconductor device and its manufacturing method |
-
2013
- 2013-03-13 JP JP2013049876A patent/JP5855037B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577068A (en) * | 1991-09-18 | 1993-03-30 | Zexel Corp | Method for forming graphic pattern of article |
| JPH09312342A (en) * | 1996-05-22 | 1997-12-02 | Advantest Corp | Memory repair method, and electron beam memory repair device where the memory repair method is applicable, and memory redundant circuit |
| JP2002178181A (en) * | 2000-12-13 | 2002-06-25 | Taiyo Yuden Co Ltd | Method, workpiece and mask for laser machining |
| JP2003151866A (en) * | 2001-11-13 | 2003-05-23 | Hitachi Ltd | Semiconductor device manufacturing method |
| JP2004045599A (en) * | 2002-07-10 | 2004-02-12 | Fuji Photo Film Co Ltd | Laser marking method |
| JP2009277964A (en) * | 2008-05-16 | 2009-11-26 | Seiko Epson Corp | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5855037B2 (en) | 2016-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5685567B2 (en) | Manufacturing method of display device | |
| US9275941B2 (en) | Quad flat no lead package and production method thereof | |
| US20160368101A1 (en) | Laser cutting method, display substrate and display device | |
| JP5259121B2 (en) | Manufacturing method of semiconductor device using laser processing method | |
| KR102433150B1 (en) | Method for manufacturing a glass interposer | |
| JP5261168B2 (en) | Cutting apparatus and method for manufacturing electronic parts | |
| JP2010016361A (en) | Method for manufacturing semiconductor chip, and semiconductor device | |
| JP4725638B2 (en) | Manufacturing method of semiconductor device | |
| JP2010126398A (en) | Method for manufacturing display panel | |
| JP2018160522A (en) | Semiconductor device and method of manufacturing the same | |
| JP2009099838A (en) | Semiconductor device and manufacturing method thereof | |
| CN106001932A (en) | Cutting method of multilayer structure containing brittle layer | |
| TWI399817B (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
| JP2010129970A (en) | Semiconductor device, and method of manufacturing semiconductor integrated circuit chip | |
| JP2007048995A (en) | Manufacturing method of semiconductor device | |
| JP2007287780A (en) | Process for manufacturing semiconductor device and semiconductor device | |
| JP5855037B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009018344A (en) | Substrate machining method | |
| JP2008171844A (en) | Process for manufacturing semiconductor device | |
| CN202549829U (en) | Pin-free package with four flat sides | |
| JP2013042052A (en) | Manufacturing method for semiconductor device | |
| JP2007029990A (en) | Laser beam machining apparatus, and laser beam machining method | |
| JP2006222258A (en) | Semiconductor wafer, semiconductor element, and manufacturing method thereof | |
| JP2011137918A (en) | Method for manufacturing metal sealed electronic element | |
| JP4008931B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5855037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |