JP2014167951A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2014167951A
JP2014167951A JP2013038553A JP2013038553A JP2014167951A JP 2014167951 A JP2014167951 A JP 2014167951A JP 2013038553 A JP2013038553 A JP 2013038553A JP 2013038553 A JP2013038553 A JP 2013038553A JP 2014167951 A JP2014167951 A JP 2014167951A
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
semiconductor layer
channel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013038553A
Other languages
English (en)
Other versions
JP6083259B2 (ja
Inventor
Yuji Omaki
雄治 大巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2013038553A priority Critical patent/JP6083259B2/ja
Publication of JP2014167951A publication Critical patent/JP2014167951A/ja
Application granted granted Critical
Publication of JP6083259B2 publication Critical patent/JP6083259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 電界効果トランジスタの構造を利用し、オフ時のリーク電流が抑制された窒化物半導体装置を提供することができる。
【解決手段】 第1窒化物半導体層と、第1窒化物半導体層の上に形成され第1窒化物半導体層よりもバンドギャップが大きい第2窒化物半導体層と、を有し、第1窒化物半導体層における第2窒化物半導体層側の界面近傍にチャネルが形成される半導体層積層体と、チャネルが形成されるチャネル形成領域において、半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、第1電極と第2電極との間に第1電極及び第2電極と離間して形成され、チャネルを制御する第3電極と、を備え、第2電極がカソード電極であり、チャネル形成領域の外で第1電極と第3電極とを短絡させた電極がアノード電極であることを特徴とする窒化物半導体装置。
【選択図】図1

Description

本発明は、窒化物半導体装置に関する。
近年、SiやGaAs系化合物半導体に代えてGaN系化合物半導体を用いたパワーデバイスが注目されている。GaN系化合物半導体はバンドギャップが広く、電子有効質量から見積もられる飽和電子移動度も高いことから、より高出力で高耐圧かつ高温動作可能な高周波デバイスを実現できる可能性があり、研究が重ねられている。
パワーデバイスとして用いるダイオードの1つにショットキーダイオードがある。GaN系のショットキーダイオードとしては、電界効果トランジスタ(FET)や高電子移動度トランジスタ(HEMT)のように、1つのショットキー電極(ゲート電極)と2つのオーミック電極とを備えた構造が知られている。このような構造では、ショットキー電極とアノード側のオーミック電極とを接触させて用いている(特許文献1および2)。
特表2007−520884号公報 特開2008−108870号公報
ショットキー電極とオーミック電極とを接触させてアノード電極とする場合に、一方の電極を他方の電極まで延長して接触させると、チャネルが形成される領域の電極構造がトランジスタと異なるものになるため、トランジスタとして用いたときと同等の遮断性や耐圧が得られない場合がある。また、チャネルが形成される領域において電極と半導体との接触面積が増大することで、電流の注入面積が増大すると、オフ時のリーク電流が増大することがあると考えられる。
本発明の実施形態の窒化物半導体装置は、第1窒化物半導体層と、第1窒化物半導体層の上に形成され第1窒化物半導体層よりもバンドギャップが大きい第2窒化物半導体層と、を有し、第1窒化物半導体層における第2窒化物半導体層側の界面近傍にチャネルが形成される半導体層積層体と、チャネルが形成されるチャネル形成領域において、半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、第1電極と第2電極との間に第1電極及び第2電極と離間して形成され、チャネルを制御する第3電極と、を備え、第2電極がカソード電極であり、チャネル形成領域の外で第1電極と第3電極とを短絡させた電極がアノード電極であることを特徴とする。
電界効果トランジスタの構造を利用し、オフ時のリーク電流が抑制された窒化物半導体装置を提供することができる。
図1は、本発明の一実施形態を説明する模式的な平面図である。 図2は、本発明の一実施形態を説明する模式的な平面図である。 図3は、図2のA−A線における模式的な断面図である。 図4は、図2のB−B線における模式的な断面図である。 図5(a)および図5(b)は、本発明の一実施形態を説明する模式的な図である。
以下、本件発明の実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための方法を例示するものであって、本発明を以下の実施形態に特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
図1および図2は、本発明の一実施形態の窒化物半導体装置100を説明する模式的な平面図であり、図1は第1電極31と第3電極33とを短絡させる前の状態を示し、図2は短絡させた状態を示す。図3は図2のA−A線における模式的な断面図であり、図4は図2のB−B線における模式的な断面図である。
窒化物半導体装置100は、基板1上に、第1窒化物半導体層21と、その上に形成され、第1窒化物半導体層21よりもバンドギャップが大きい第2窒化物半導体層22と、がこの順に設けられている。第1窒化物半導体層21における第2窒化物半導体層22の側の界面近傍にはチャネル21aが形成される。チャネル21aが形成されるチャネル形成領域4において、平面視で、このような半導体層積層体2の上に、オーミック電極である第1電極31及び第2電極32が互いに離間して形成されている。第1電極31と第2電極32との間には、チャネル21aを制御する第3電極33とが形成されている。第2電極32がカソード電極である。図1に示すように、第1電極31と第3電極33とは、チャネル21aが形成されるチャネル形成領域4の外に引き出される。図1の例では、第1電極31と第3電極33とが一部で重なっているが、ここでは絶縁膜を介して互いに絶縁されている。
そして、図2に示すように、第1電極31と第3電極33とはアノード側パッド電極5によって電気的に接続される。これによって第1電極31と第3電極33とが短絡され、これをアノード電極として用いる。
図5(a)および(b)を用いて、本実施形態の窒化物半導体装置の動作を説明する。図5(a)は、第3電極に印加される電圧が、アノード電流が流れ始める閾値電圧よりも小さいオフ状態を示す。この状態の窒化物半導体装置100では、2次元電子ガス層であるチャネル21aは、第3電極33の直下の領域が空乏化されている。この空乏層8によってチャネル21aにおける2次元電子ガスが不連続的となるため、アノード電流が流れない。
次に、図5(b)に、第3電極に印加される電圧が、アノード電流が流れ始める閾値電圧よりも大きいオン状態を示す。このように電圧を印加することで、空乏層8が後退し、第3電極33の直下にあるチャネル21aに電子が発生する。これによって、チャネル
21aが連続的にアノード電極31,33とカソード電極32とを繋ぐようになり、アノード電流が流れる。
このように、第1電極31と第2電極32と3電極33とを設けることで、オフ時は空乏層8が広がるので、同構造の電界効果トランジスタとほぼ同等の遮断性や耐圧を得ることができる。また、トランジスタとしての閾値電圧付近が窒化物半導体装置100の順方向電圧Vとなることから、トランジスタとしての閾値電圧が0V付近になるように設計すれば、順方向電圧Vおよびオン抵抗を低減することができると考えられる。なお、ここで示すトランジスタとしての閾値電圧とは、第1電極31をソース電極、第2電極32をドレイン電極、第3電極33をゲート電極としたときに、ソース電極とドレイン電極との間に電流が流れ始めるゲート電極の電圧を指す。
さらに、本実施形態の窒化物半導体装置100は、図1〜図3に示すように、チャネル形成領域4の外で第1電極31と第3電極33とを短絡している。これにより、チャネル形成領域4においては電界効果トランジスタと同様に全ての電極が離間した構造とできるので、同構造の電界効果トランジスタと同等の特性を得ることができる。よって、電界効果トランジスタの設計を適用させやすく、製造しやすい。また、チャネルが形成される領域において電極と半導体との接触面積が増大すると、電流の注入面積が増大した分、オフ時のリーク電流が増大することがあると考えられるが、本実施形態の窒化物半導体装置100は、第1電極31と第3電極33との短絡構造をチャネル形成領域4の外に設けているため、オフ時におけるアノード電極とカソード電極との間のリーク電流を抑制することができると考えられる。このような窒化物半導体装置は、高速ダイオード(First Recovery Diode:FRD)等の整流ダイオードとして利用することができる。
以下、各部材について詳述する。
(半導体層積層体2)
第1窒化物半導体層21は、チャネル21a(2次元電子ガス)が形成される層である。アンドープの窒化物半導体により構成されることが好ましい。その材料としては、GaNに限定されるものではなく、III族窒化物半導体から選択することができる。例えば、InAlGa1−x−yN(0≦x、0≦y、x+y≦1)を用いることができる。
第2窒化物半導体層22は、第1窒化物半導体層21よりもバンドギャップエネルギーが大きい層とする。第1窒化物半導体層21がGaN層である場合には、AlGaN層を用いることが好ましく、AlGaN層としては、AlGa1−aN(0<a<1)を用いることができる。好ましくは、0<a<0.4とする。Al混晶比aが0.4未満の範囲であると、結晶性の良好なAlGaN層が形成可能なため、移動度を高いものできる。さらに好ましくは0.1<a<0.3とする。高耐圧化のためには、アンドープの層であることが好ましい。
半導体層積層体2は、第1窒化物半導体層21および第2窒化物半導体層22以外の層を含んでいてもよい。例えば、第1窒化物半導体層21と第2窒化物半導体層22の間に、第2窒化物半導体層22よりもバンドギャップエネルギーの大きいスペーサ層を設けることができる。スペーサ層は、第2窒化物半導体層22よりも薄膜で設けられる。このようなスペーサ層を設けることで、第2窒化物半導体層22のみの場合よりもキャリア移動度を向上させることができる。
また、図5に示すように、第3電極33の直下にp型窒化物半導体層23を設けることが好ましい。p型窒化物半導体層23は、第2窒化物半導体層22の上の一部に形成され、第3電極33が、p型窒化物半導体層23の上に形成されている。p型窒化物半導体層23を設ける場合は、例えば図5に示すように、p型窒化物半導体層23が第1,2電極31,32と接触しないように配置する。p型窒化物半導体層23は、III族窒化物半導体により形成することができ、好ましくは、p型AlGaNまたはp型GaNにより形成する。p型窒化物半導体層23を設けることでpn接合が形成されるので、オフ時の第3電極−第2電極間(ゲート電極−ドレイン電極間)のリークを抑制することができる。
半導体層積層体2は、例えば、図3に示すように、チャネル21aが形成される第1窒化物半導体層21の第2窒化物半導体層22側界面近傍がその側面で露出した段差6を設けることによって、チャネル形成領域4を形成し、活性領域を規定する。本実施形態では、段差6によって区切られた上部領域7aと下部領域7bのうち、上部領域7aがチャネル形成領域4であり、下部領域7bにおいて第1電極31と第3電極33とが短絡される。半導体層積層体2にチャネル形成領域4とそれ以外の領域を形成する方法としては、段差を形成するほか、例えば、イオン打ち込みによってチャネル形成領域以外を絶縁化する等を用いることができる。ただし、III族窒化物半導体においてはイオン打ち込みによる絶縁化は困難であるため、段差によって形成することが好ましい。
第1電極31と第2電極32と第3電極33とを設けた以外の半導体積層体2の表面には、SiO等の保護膜を設けてもよい。なお、第1電極31と第3電極33とを短絡させる構造を絶縁性の保護膜を介してチャネル形成領域4上に設ければ、電極と半導体との接触面積を増大させずに短絡構造を設けることもできる。しかし、この場合は第1電極31と第3電極33との間を完全に絶縁性の保護膜で被覆する必要があるが、トランジスタのゲート電極に相当する第3電極33は例えば数μm程度の細い電極であり、半導体の表面を完全に被覆しながら第3電極33の上面は少なくとも短絡構造が形成可能な程度に開口された絶縁性の保護膜を形成することは容易ではない。一方、図2のようにチャネル形成領域4の外で短絡させる構造であれば、高精度の製造技術は必要とされず、容易に形成することができるので好ましい。
(第1電極31、第2電極32、第3電極33)
第1電極31、第2電極32、第3電極33は、例えば、Ti、Al、Au、Ag、Ni、Pt、In、Rh、Ir、Cr等の金属や、ITOや酸化亜鉛(ZnO)等の導電性酸化物が利用できる。第1電極31、第2電極32は、オーミック電極であり、上述のように第1窒化物半導体層21の側面が露出される場合は、第1窒化物半導体層21に対してオーミック接触する電極であればよい。第3電極33は、チャネル21aの電子濃度を変調する制御用の電極である。典型的にはショットキー電極が用いられ、例えばNi/Au系材料からなる電極を用いる。p型窒化物半導体層23を設ける場合にはオーミック電極でもよい。各電極とワイヤとの密着性等を考慮して、パッド電極を形成してもよい。パッド電極は、例えばAuで形成される。
また、図2に示す窒化物半導体装置100では、アノード側パッド電極5を設けることで、第1電極31と第3電極33とを短絡させたが、短絡させる方法はこれに限定されるものではない。窒化物半導体装置100の中で短絡させることが好ましい。短絡させる構造としては、例えば、アノード側パッド電極5の代わりに第1電極31にパッド電極を設けてこれを第3電極33まで延長させてもよく、第1電極31と第3電極33とをワイヤで接続してもよい。ワイヤで接続する構造であれば、容易に作製することができる。一方、パッド電極等の電極によって短絡させる構造であれば、ワイヤの場合と比べて第1電極31と第3電極33との接続面積を大きくできるため、配線抵抗が小さく、第1電極31と第3電極33の両方に電流を流し易い。
以下、本発明に係る実施例について説明する。
実施例として、サファイア基板上に、バッファ層、約600nmのアンドープGaN層、約0.9nmのアンドープAlN層、約12.5nmのアンドープAl0.23Ga0.77N層、約20nmのp型GaN層をこの順に設けた窒化物半導体装置を作製した。p型GaN層の表面には、第3電極として、p型GaN層側から順にNi(厚さ10nm)/Au(厚さ150nm)/Pt(厚さ10nm)が設けられ、第3電極が設けられた以外のp型GaN層は除去された。半導体層積層体はチャネル形成領域となる部分を残してアンドープGaN層の途中まで除去され、露出したアンドープGaN層とAlN層との界面を被覆するように、第1,2電極として、半導体層側から順にTi(厚さ10nm)/Al(厚さ300nm)が設けられた。電極が設けられた以外の半導体層積層体の表面には、保護膜として約600nmのSiO膜が設けられた。さらに、第1〜3電極とそれぞれ電気的に接続された第1〜3パッド電極が設けられ、チャネル形成領域の外において、第1パッド電極と第3パッド電極を被覆するアノード側パッド電極が設けられることで、第1電極と第3電極が短絡されている。平面視において第1〜3電極は、図1に示すようにライン状部分が交互に配置された櫛形に設けられており、本実施例では、第1,3電極のライン状部分を26本、第2電極のライン状部分を25本、それぞれ形成した。
本実施例の窒化物半導体装置について、オフ時のリーク電流を測定すると、アノード電極への印加電圧が−600Vである時に約1μAであり、リーク電流の抑制された窒化物半導体装置を得ることができた。また、順方向電圧Vは約0.9V、オン時の電流はアノード電極への印加電圧が3Vである時に約8A、耐圧は約900Vであり、低V、低抵抗、高耐圧であった。また、逆回復時間は約15ns、逆回復電流Irrは1A程度であり、低損失なスイッチング特性が得られた。このような窒化物半導体装置は、FRD等の整流ダイオードとして利用することができる。
100 窒化物半導体装置
1 基板
2 半導体層積層体
21 第1窒化物半導体層、21a チャネル
22 第2窒化物半導体層
23 p型窒化物半導体層
31 第1電極、32 第2電極、33 第3電極
4 チャネル形成領域
5 アノード側パッド電極
6 段差
7a 上部領域、7b 下部領域
8 空乏層

Claims (4)

  1. 第1窒化物半導体層と、前記第1窒化物半導体層の上に形成され前記第1窒化物半導体層よりもバンドギャップが大きい第2窒化物半導体層と、を有し、前記第1窒化物半導体層における前記第2窒化物半導体層側の界面近傍にチャネルが形成される半導体層積層体と、
    前記チャネルが形成されるチャネル形成領域において、前記半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、前記第1電極と前記第2電極との間に前記第1電極及び前記第2電極と離間して形成され、前記チャネルを制御する第3電極と、を備え、
    前記第2電極がカソード電極であり、
    前記チャネル形成領域の外で前記第1電極と前記第3電極とを短絡させた電極がアノード電極であることを特徴とする窒化物半導体装置。
  2. 前記第2窒化物半導体層の上の一部に、p型窒化物半導体層が形成されており、
    前記第3電極は、前記p型窒化物半導体層の上に形成されていることを特徴とする請求項1に記載の窒化物半導体装置。
  3. 前記半導体層積層体は、少なくとも前記第1窒化物半導体層における前記第2窒化物半導体層側の界面近傍がその側面で露出された段差を有し、
    前記段差の上部領域が前記チャネル形成領域であり、
    前記段差の下部領域で、前記第1電極と前記第3電極とが短絡されたことを特徴とする請求項1又は2に記載の窒化物半導体装置。
  4. 前記チャネル形成領域の外において、前記第1電極と前記第3電極とを電気的に接続するパッド電極が形成されたことを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体装置。
JP2013038553A 2013-02-28 2013-02-28 窒化物半導体装置 Active JP6083259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013038553A JP6083259B2 (ja) 2013-02-28 2013-02-28 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013038553A JP6083259B2 (ja) 2013-02-28 2013-02-28 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2014167951A true JP2014167951A (ja) 2014-09-11
JP6083259B2 JP6083259B2 (ja) 2017-02-22

Family

ID=51617522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013038553A Active JP6083259B2 (ja) 2013-02-28 2013-02-28 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP6083259B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174140A (ja) * 2015-03-17 2016-09-29 株式会社東芝 高電子移動度トランジスタ装置及びその製造方法
JP2018107220A (ja) * 2016-12-26 2018-07-05 住友化学株式会社 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275658A (ja) * 1993-03-19 1994-09-30 Furukawa Electric Co Ltd:The モノリシックプリアンプic
JP2007520884A (ja) * 2004-01-23 2007-07-26 インターナショナル・レクチファイヤー・コーポレーション Iii族窒化物電流制御デバイスおよび製造方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275658A (ja) * 1993-03-19 1994-09-30 Furukawa Electric Co Ltd:The モノリシックプリアンプic
JP2007520884A (ja) * 2004-01-23 2007-07-26 インターナショナル・レクチファイヤー・コーポレーション Iii族窒化物電流制御デバイスおよび製造方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174140A (ja) * 2015-03-17 2016-09-29 株式会社東芝 高電子移動度トランジスタ装置及びその製造方法
JP2018107220A (ja) * 2016-12-26 2018-07-05 住友化学株式会社 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板

Also Published As

Publication number Publication date
JP6083259B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6533962B2 (ja) 半導体装置
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP6167889B2 (ja) 電界効果トランジスタとその製造方法
JP6660631B2 (ja) 窒化物半導体デバイス
TWI450382B (zh) Semiconductor device
TWI424568B (zh) Semiconductor device
CN107680999B (zh) 高功率半导体元件
US9680001B2 (en) Nitride semiconductor device
JP6119215B2 (ja) 電界効果トランジスタ
JP2011124385A (ja) 化合物半導体装置及びその製造方法
US20140295652A1 (en) Gan vertical superjunction device structures and fabrication methods
US9165922B2 (en) Semiconductor device
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP2011142358A (ja) 窒化物半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
JP6083259B2 (ja) 窒化物半導体装置
JP5545653B2 (ja) 窒化物系半導体装置
CN103123932B (zh) 半导体装置
JP6145985B2 (ja) 電界効果トランジスタ
US11024717B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5701721B2 (ja) 半導体装置
JP2013183034A (ja) 電力用半導体装置
JP2014239082A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6083259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250