JP2014165575A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014165575A JP2014165575A JP2013033098A JP2013033098A JP2014165575A JP 2014165575 A JP2014165575 A JP 2014165575A JP 2013033098 A JP2013033098 A JP 2013033098A JP 2013033098 A JP2013033098 A JP 2013033098A JP 2014165575 A JP2014165575 A JP 2014165575A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- output terminal
- voltage
- inductance load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】分圧抵抗を用いることなく、フライバック電圧検出を行う。
【解決手段】出力端子(OUT)と、上記出力端子に接続されたインダクタンス負荷を駆動するための第1トランジスタ(2)と、上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするためのダイナミッククランプ回路(8)と、上記出力端子から上記インダクタンス負荷に至る経路の断線を検知するための断線検知回路(7)とを設ける。上記断線検知回路は、上記出力端子から上記インダクタンス負荷に至る経路の断線検知結果を外部出力可能な第2トランジスタ(3)を備える。上記第2トランジスタは、上記ダイナミッククランプ回路から引き出された電圧によってオンオフ動作が制御される。これにより上記フライバック電圧をモニタするための分圧抵抗が不要となる。
【選択図】図1
【解決手段】出力端子(OUT)と、上記出力端子に接続されたインダクタンス負荷を駆動するための第1トランジスタ(2)と、上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするためのダイナミッククランプ回路(8)と、上記出力端子から上記インダクタンス負荷に至る経路の断線を検知するための断線検知回路(7)とを設ける。上記断線検知回路は、上記出力端子から上記インダクタンス負荷に至る経路の断線検知結果を外部出力可能な第2トランジスタ(3)を備える。上記第2トランジスタは、上記ダイナミッククランプ回路から引き出された電圧によってオンオフ動作が制御される。これにより上記フライバック電圧をモニタするための分圧抵抗が不要となる。
【選択図】図1
Description
本発明は半導体装置に関し、特にインテリジェントパワーデバイス(Intelligent Power Device)に好適に利用できるものである。
近年、自動車電装用のエンジンコントロールユニットに用いられているリレーは無接点化を目的としてパワーMOSトランジスタ等の半導体デバイスに置き換えられている。最近ではパワーMOSトランジスタに電流制限回路、過熱検知回路、断線検知回路などの保護機能を内蔵し、自己診断結果を制御側のマイクロコンピュータに伝えることが可能なインテリジェントパワーデバイスが用いられるようになった。
インテリジェントパワーデバイスの一例として、インダクタンス負荷を駆動するためのインダクタンス負荷駆動装置を挙げることができる。
特許文献1には、インダクタンス負荷駆動装置が記載されている(明細書段落0038−0049等)。このインダクタンス負荷駆動装置は、インダクタンス負荷と、駆動回路と、フライバック電圧検出回路と、マイクロコンピュータとを具備している。フライバック電圧検出回路は、抵抗R1、R2とフライバック電圧検出用インバータとを具備している。抵抗R1と抵抗R2は、出力用ノードと第2電源との間で直列接続され、出力用ノードに供給される電圧を分圧する。抵抗R1は、出力用ノードと分圧用ノードとの間に接続されている。抵抗R2は、分圧用ノードと第2電源との間に接続されている。
特許文献1に記載されているように、従来のフライバック電圧検出回路においては、出力用ノードに供給される電圧を分圧するための第1、第2抵抗(「分圧抵抗」という)が設けられている。
フライバック電圧検出回路の用途によっては、出力リーク電流を数マイクロアンペア以下に抑える必要がある。例えばエンジン系のECU(Engine Control Unit)は、イグニッションスイッチを介してバッテリに接続されるため、分圧抵抗のリーク電流を気にする必要はない。しかし、ボディー系のECUは、バッテリに直結しているため、イグニッションスイッチをオフしても電流を遮断することができない。このため、分圧抵抗に流れるリーク電流を数マイクロアンペア以下に抑える必要がある。
分圧抵抗に流れるリーク電流を抑えるためには分圧抵抗の値を大きくする必要がある。しかし、分圧抵抗に高抵抗を採用すると、抵抗のサイズが大きくなるため、分圧抵抗のチップ占有面積が増えてしまう。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、出力端子と、上記出力端子に接続されたインダクタンス負荷を入力信号に呼応して駆動するための第1トランジスタと、上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするためのダイナミッククランプ回路と、上記出力端子から上記インダクタンス負荷に至る経路の断線を検知するための断線検知回路とを設ける。この断線検知回路は、上記出力端子から上記インダクタンス負荷に至る経路の断線検知結果を外部出力可能な第2トランジスタを備える。
課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、分圧抵抗を用いることなく、フライバック電圧検出を行うための技術を提供することができる。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕代表的な実施の形態に係る半導体装置(9)は、出力端子(OUT)と、上記出力端子に接続されたインダクタンス負荷を入力信号に呼応して駆動するための第1トランジスタ(2)と、上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするためのダイナミッククランプ回路(8)とを含む。上記半導体装置(9)は、さらに、上記出力端子から上記インダクタンス負荷に至る経路の断線を検知するための断線検知回路(7)を含む。この上記断線検知回路は、上記出力端子から上記インダクタンス負荷に至る経路の断線検知結果を外部出力可能な第2トランジスタ(3)を備える。上記第2トランジスタは、上記ダイナミッククランプ回路から引き出された電圧によってオンオフ動作が制御される。
ダイナミッククランプ回路は、上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするものであるから、このダイナミッククランプ回路において、上記フライバック電圧に起因する電圧を得ることができる。上記第2トランジスタは、上記フライバック電圧に起因する電圧によってオンオフ動作が制御される。
上記の構成によれば、上記第2トランジスタは、上記ダイナミッククランプ回路から引き出された電圧によってオンオフ動作が制御されるため、上記フライバック電圧をモニタするために、出力端子の電圧を分圧して上記第2トランジスタに供給するための分圧抵抗が不要とされる。このため、上記の構成によれば、分圧抵抗のチップ占有面積や、分圧抵抗のリーク電流を考慮する必要がなくなる。
〔2〕上記ダイナミッククランプ回路(8)は、上記第1トランジスタ(2)のドレイン電極とゲート電極とに接続された状態で、上記フライバック電圧をクランプすることができる。
〔3〕上記ダイナミッククランプ回路(8)は、互いに直列接続された複数のダイオード(D1〜D6)を含んで構成することができる。このとき、上記第2トランジスタ(3)は、上記ダイオードの直列接続ノードから引き出された電圧によってオンオフ動作が制御される。
〔4〕上記入力信号に呼応して上記第2トランジスタ(3)のゲート電極の蓄積電荷を放出するための第3トランジスタ(4)を設けることができる。これにより、上記第2トランジスタのゲート電極を速やかにローレベルに安定させることができる。
〔5〕上記第3トランジスタ(4)は、上記第2トランジスタ(3)のゲート電極の蓄積電荷を引き抜くことができればよいので、上記第2トランジスタ(3)よりもゲート幅が小さく設定されたもので十分である。従って、上記第3トランジスタを設けることは、上記半導体装置のチップ面積に大きな影響を与えずに済む。
2.実施の形態の詳細
実施の形態について更に詳述する。
実施の形態について更に詳述する。
《実施の形態1》
図1には、半導体装置の一例とされるインテリジェントパワーデバイスが示される。図1に示されるインテリジェントパワーデバイス9は、特に制限されないが、エンジン系のECU5に適用されるもので、マイクロコンピュータ6の制御下で、燃料噴射弁(インジェクタ)のインダクタンス負荷RLを駆動する。インダクタンス負荷RLの一端は、自動車のイグニッションスイッチ(図示せず)を介してバッテリの高電位側端子に接続される。自動車のイグニッションスイッチがオンされた状態で、インダクタンス負荷RLの一端にバッテリの高電位側電圧VBATが印加される。インダクタンス負荷RLの他端は、インテリジェントパワーデバイス9の出力端子OUTに接続される。インテリジェントパワーデバイス9は、インダクタンス負荷RLから見て、バッテリの0ボルト(グラウンド)側に配置されたローサイドスイッチとして機能する。インテリジェントパワーデバイス9によってインダクタンス負荷RLに電流が流されると、燃料噴射弁が開き、エンジンにガソリンが噴射される。
図1には、半導体装置の一例とされるインテリジェントパワーデバイスが示される。図1に示されるインテリジェントパワーデバイス9は、特に制限されないが、エンジン系のECU5に適用されるもので、マイクロコンピュータ6の制御下で、燃料噴射弁(インジェクタ)のインダクタンス負荷RLを駆動する。インダクタンス負荷RLの一端は、自動車のイグニッションスイッチ(図示せず)を介してバッテリの高電位側端子に接続される。自動車のイグニッションスイッチがオンされた状態で、インダクタンス負荷RLの一端にバッテリの高電位側電圧VBATが印加される。インダクタンス負荷RLの他端は、インテリジェントパワーデバイス9の出力端子OUTに接続される。インテリジェントパワーデバイス9は、インダクタンス負荷RLから見て、バッテリの0ボルト(グラウンド)側に配置されたローサイドスイッチとして機能する。インテリジェントパワーデバイス9によってインダクタンス負荷RLに電流が流されると、燃料噴射弁が開き、エンジンにガソリンが噴射される。
インテリジェントパワーデバイス9は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。図1に示されるインテリジェントパワーデバイス9は、ダイオードDIN、抵抗RIN,RG、過熱保護回路及び電流制限回路1、ダイナミッククランプ回路8、nチャネル型のパワーMOSトランジスタ2、断線検知回路7を含む。
マイクロコンピュータ6の出力信号は、インテリジェントパワーデバイス9の入力端子INに伝達され、抵抗RIN,RGを介してパワーMOSトランジスタ2のゲート電極に伝達される。ダイオードDINや抵抗RIN,RGは、インテリジェントパワーデバイス9の入力端子INに入力された異常電圧によってパワーMOSトランジスタ2のゲート電極が破損するのを防止するために設けられる。
パワーMOSトランジスタ2のドレイン電極は、出力端子OUTを介してインダクタンス負荷RLに結合される。パワーMOSトランジスタ2のソース電極は、インテリジェントパワーデバイス9のグラウンドライン11に結合される。インテリジェントパワーデバイス9のグラウンドライン11は、グラウンド端子GNDを介してECU5のグラウンドライン及びバッテリの低電位側端子に結合される。
ダイナミッククランプ回路8は、パワーMOSトランジスタ2のドレイン電極とゲート電極とに結合され、インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際に発生するフライバック電圧をクランプすることで、パワーMOSトランジスタ2のゲート電極が破損するのを防止するために設けられる。ダイナミッククランプ回路8は、特に制限されないが、6個のダイオードD1〜D6が互いに直列接続されて成る。ダイオードD1〜D4に対してダイオードD5,D6が逆向きに接続されるのは、パワーMOSトランジスタ2のゲート電極に供給されるハイレベルの電位が、ダイナミッククランプ回路8の存在によって影響されないようにするためである。ダイナミッククランプ回路8のクランプ電圧は、ダイオード1個分の降伏電圧(ブレイクダウン電圧)を「Vz」とし、ダイオード1個分の順方向電圧を「Vf」とすると、4個のダイオードD1〜D4の降伏電圧(Vz×4)と、2個のダイオードD5,D6の順方向電圧(Vf×2)との和となり、その値は、パワーMOSトランジスタ2の降伏電圧よりも低く設定される。
過熱保護回路及び電流制限回路1は、インテリジェントパワーデバイス9が過熱や過電流によって損傷するのを防止するために設けられる。過熱状態や過電流状態が検出されると、パワーMOSトランジスタ2のゲート電極がローレベルに固定されて、インダクタンス負荷RLの駆動が中止される。
断線検知回路7は、インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際にインダクタンス負荷RLで発生するフライバック電圧をモニタすることで、出力端子OUTからインダクタンス負荷RLに至る経路の断線(×印で示す)を検知する。断線検知回路7は、特に制限されないが、nチャネル型MOSトランジスタ3によって形成される。nチャネル型MOSトランジスタ3のゲート電極は、ダイオードD3,D4の直列接続ノードに結合される。nチャネル型MOSトランジスタ3のソース電極は、インテリジェントパワーデバイス9のグラウンドライン11に結合される。nチャネル型MOSトランジスタ3のドレイン電極は、断線検知出力端子DIAGに接続される。この断線検知出力端子DIAGは、外付けの抵抗RDIAGを介して高電位側電源VDDに結合される。高電位側電源VDDは、バッテリの高電位側電圧VBATを降圧回路で降圧して得たものである。上記降圧回路は、ECU5に搭載することができる。断線検知出力端子DIAGの電位は、マイクロコンピュータ6に伝達される。
次に、上記構成の作用について説明する。
図2には、インテリジェントパワーデバイス9の真理値表が示される。図2において、「L」はローレベルを示し、「H」はハイレベルを示す。
図3には、インテリジェントパワーデバイス9における主要部の動作タイミングが示される。図3の(A)は、正常動作時の動作タイミング、図3の(B)は、断線時の動作タイミングである。
インテリジェントパワーデバイス9の入力端子INには、マイクロコンピュータ6から制御信号SCが伝達される。この制御信号SCは、ハイレベル状態とローレベル状態とが交互に繰り返される。パワーMOSトランジスタ2は、制御信号SCがハイレベルの状態でオンされ、制御信号SCがローレベルの状態でオフされる。このように制御信号SCに呼応してパワーMOSトランジスタ2のオンオフが繰り返されることでインダクタンス負荷RLが駆動される。
ECU5の制御対象とされるエンジンの回転数は、例えば毎分8000回転に達するため、制御信号SCの周期は15ms程度となる。また、制御信号SCのデューティはアクセルの開き具合により、5%から99%まで変化する。
インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際に、インダクタンス負荷RLでフライバック電圧が発生する。つまり、パワーMOSトランジスタ2がオフすると、インダクタンス負荷RLに流れていた電流Ioutが減少するため、インダクタンス負荷RLにはフライバック電圧Vzとして、Vz=L×di/dtが発生する。「L」は、インダクタンス負荷RLのインダクタンスである。
例えばバッテリの高電位側電圧を14Vとし、4個のダイオードD1〜D4の降伏電圧(Vz×4)を115V程度に設定した場合、パワーMOSトランジスタ2がオフした際に、出力端子OUTの電圧は約115V程度にクランプされ、インダクタンス負荷RLに流れていた電流Ioutが数十μs以内に0Aになるように急激に減少する。
出力端子OUTの電圧が約115V程度にクランプされた際のダイオードD3,D4の直列接続ノードの電圧は、出力端子OUTの電圧115Vに比べて、ダイオードD1,D2の降伏電圧(Vz×2)だけ低下している。そのような電圧がnチャネル型MOSトランジスタ3のゲート電極に伝達されると、nチャネル型MOSトランジスタ3がオンされ、断線検知出力端子DIAGが、それまでの高電位側電源VDDレベルからグラウンドレベル(0ボルト)に遷移される。
このようにnチャネル型MOSトランジスタ3がオンされ、断線検知出力端子DIAGが、それまでの高電位側電源VDDレベルからグラウンドレベルに遷移される場合、マイクロコンピュータ130は、インテリジェントパワーデバイス9が正常に動作していると判断する。
一方、出力端子OUTからインダクタンス負荷RLに至る経路が断線している場合には、図3の(B)に示されるように、マイクロコンピュータ6からの制御信号SCにかかわらず、パワーMOSトランジスタ2によってインダクタンス負荷RLが駆動されないため、フライバック電圧が発生しない。このため、nチャネル型MOSトランジスタ3はオフ状態を維持し、断線検知出力端子DIAGはハイレベルを維持する。マイクロコンピュータ6は、インテリジェントパワーデバイス9に供給される制御信号SCの論理が変化されているにもかかわらず、断線検知出力端子DIAGがハイレベルを維持する場合には、出力端子OUTからインダクタンス負荷RLに至る経路が断線していると判断する。この場合、マイクロコンピュータ6では、所定のエラー処理が行われる。このエラー処理により、例えばダッシュボードにアラームが表示される。
図6には、図1に示されるインテリジェントパワーデバイス9の比較対象が示される。
図6に示されるインテリジェントパワーデバイス9が、図1に示されるのと相違するのは、出力端子OUTの電圧を分圧するための抵抗R1,R2(分圧抵抗)が設けられ、この抵抗R1,R2の直列接続ノードの電位がnチャネル型MOSトランジスタ3のゲート電極に伝達される点である。この場合、インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際に発生するフライバック電圧が抵抗R1,R2によって分圧され、それがnチャネル型MOSトランジスタ3のゲート電極に伝達されるため、出力端子OUTからインダクタンス負荷RLに至る経路の断線を検知することができる。
しかし、インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際に発生するフライバック電圧を検出するための抵抗R1,R2が設けられているため、抵抗R1,R2に流れるリーク電流10を抑えるためには抵抗R1,R2の値を大きくする必要がある。しかし抵抗R1,R2に高抵抗を採用すると、抵抗のサイズが大きくなるため、抵抗R1,R2のチップ占有面積が増えてしまう。
これに対して、図1に示される構成によれば、nチャネル型MOSトランジスタ3のゲート電極は、ダイオードD3,D4の直列接続ノードに結合され、このダイオードD3,D4の直列接続ノードを利用して、インダクタンス負荷RLを駆動しているパワーMOSトランジスタ2がオフした際に発生するフライバック電圧を検出するようにしている。このため、出力端子OUTの電圧を分圧するための抵抗R1,R2(分圧抵抗)は不要となる。このため、図1に示される構成によれば、抵抗R1,R2(分圧抵抗)のチップ占有面積や、抵抗R1,R2のリーク電流10を考慮する必要がなくなる。
また、図1に示されるインテリジェントパワーデバイス9は、抵抗R1,R2のリーク電流10を考慮する必要がないため、ボディー系のECUへの適用も可能となる。ボディー系のECUの場合、インダクタンス負荷RLは、ドアロック機構などにおけるソレノイドとされる。
図6に示されるように、出力端子OUTの電圧を分圧するための抵抗R1,R2(分圧抵抗)が設けられている場合、抵抗R1,R2がプルダウン抵抗の役目を果たしており、パワーMOSトランジスタ2のドレイン・ソース間の寄生容量に蓄積されていた電荷が抵抗R1,R2を介して放電されていた。しかし、図1に示される構成では、抵抗R1,R2が存在しないため、上記寄生容量に蓄積されていた電荷は、パワーMOSトランジスタ2のオフ時のリーク電流で放電されることになる。
ここで、パワーMOSトランジスタ2のドレイン・ソース間の寄生容量Coss=100pFとし、パワーMOSトランジスタ2のドレイン・ソース間電圧VDS=10V、パワーMOSトランジスタ2のドレイン飽和電流Idss=1nAとすると、パワーMOSトランジスタ2のオフ時のリーク電流で放電される時間は、次式によって算出される。
つまり、パワーMOSトランジスタ2のオフ時のリーク電流で放電される時間は1秒となる。この値は、半導体素子の動作時間としては長く感じるかもしれないが、出力端子OUTからインダクタンス負荷RLに至る経路の断線を検知し、その検知結果をマイクロコンピュータ6にフィードバックし、最終的にダッシュボードにアラームを表示させる上で支障はない。
《実施の形態2》
図1に示される構成では、マイクロコンピュータ6によって入力端子INがハイレベルにされて、パワーMOSトランジスタ2がオンされているときに、nチャネル型MOSトランジスタ3のゲート電極の電位が不定になることが考えられる。しかし、時間が経てばダイナミッククランプ回路8内の電位はグラウンドレベルにまで低下するため、それに伴ってnチャネル型MOSトランジスタ3のゲート電極もローレベルに安定するので、動作上、不都合は生じない。
図1に示される構成では、マイクロコンピュータ6によって入力端子INがハイレベルにされて、パワーMOSトランジスタ2がオンされているときに、nチャネル型MOSトランジスタ3のゲート電極の電位が不定になることが考えられる。しかし、時間が経てばダイナミッククランプ回路8内の電位はグラウンドレベルにまで低下するため、それに伴ってnチャネル型MOSトランジスタ3のゲート電極もローレベルに安定するので、動作上、不都合は生じない。
しかし、マイクロコンピュータ6によって入力端子INがハイレベルにされて、パワーMOSトランジスタ2がオンされているときに、nチャネル型MOSトランジスタ3のゲート電極を速やかにローレベルに安定させたい場合には、図4に示されるように、nチャネル型MOSトランジスタ4を設けると良い。nチャネル型MOSトランジスタ4のゲート電極は、パワーMOSトランジスタ2のゲート電極に結合される。nチャネル型MOSトランジスタ4のドレイン電極は、nチャネル型MOSトランジスタ3のゲート電極に結合される。nチャネル型MOSトランジスタ4のソース電極はグラウンドライン11に結合される。マイクロコンピュータ6によって入力端子INがハイレベルにされて、パワーMOSトランジスタ2がオンされているときに、nチャネル型MOSトランジスタ4もオンされる。このnチャネル型MOSトランジスタ4がオンされることにより、nチャネル型MOSトランジスタ3のゲート電極の蓄積電荷が引き抜かれるため、nチャネル型MOSトランジスタ3のゲート電極は速やかにローレベルに安定する。nチャネル型MOSトランジスタ4は、nチャネル型MOSトランジスタ3のゲート電極の蓄積電荷を引き抜くことができればよいので、nチャネル型MOSトランジスタ3に比べて、ゲート幅が小さなもので十分である。
《実施の形態3》
図5には、インテリジェントパワーデバイスの構成例が示される。
図5には、インテリジェントパワーデバイスの構成例が示される。
図5に示される構成では、ダイオードD2,D3の直列接続ノードの電位がnチャネル型MOSトランジスタ3のゲート電極に伝達されるようになっている。図1や図4に示される構成では、ダイオードD3,D4の直列接続ノードの電位がnチャネル型MOSトランジスタ3のゲート電極に伝達されるようになっているため、図5に示される構成では、nチャネル型MOSトランジスタ3のゲート電極に伝達されるハイレベルの電位が、図1や図4に示される構成に比べて、ダイオードD3の降伏電圧分だけ高くなる。このように、nチャネル型MOSトランジスタ3のゲート電極に伝達されるハイレベルの電位が高くなると、それ応じて、nチャネル型MOSトランジスタ3のドレイン電流も増大する。つまり、nチャネル型MOSトランジスタ3のゲート電極に伝達されるハイレベルの電位が高くなれば、nチャネル型MOSトランジスタ3のゲートサイズを小さくしても、抵抗RDIAGを駆動するのに十分なドレイン電流を流すことができる。このため、図5に示される構成では、図1や図4に示される場合に比べて、nチャネル型MOSトランジスタ3のゲートサイズを小さくすることができる。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
1 過熱保護回路及び電流制限回路
2 パワーMOSトランジスタ
3 nチャネル型MOSトランジスタ
4 nチャネル型MOSトランジスタ
5 ECU
6 マイクロコンピュータ
7 断線検知回路
8 ダイナミッククランプ回路
9 インテリジェントパワーデバイス
D1〜D6 ダイオード
RL インダクタンス負荷
IN 入力端子
OUT 出力端子
DIAG 断線検知出力端子
GND グラウンド端子
2 パワーMOSトランジスタ
3 nチャネル型MOSトランジスタ
4 nチャネル型MOSトランジスタ
5 ECU
6 マイクロコンピュータ
7 断線検知回路
8 ダイナミッククランプ回路
9 インテリジェントパワーデバイス
D1〜D6 ダイオード
RL インダクタンス負荷
IN 入力端子
OUT 出力端子
DIAG 断線検知出力端子
GND グラウンド端子
Claims (5)
- 出力端子と、
上記出力端子に接続されたインダクタンス負荷を入力信号に呼応して駆動するための第1トランジスタと、
上記第1トランジスタがオフした際に発生するフライバック電圧をクランプするためのダイナミッククランプ回路と、
上記出力端子から上記インダクタンス負荷に至る経路の断線を検知するための断線検知回路と、を含み、
上記断線検知回路は、上記出力端子から上記インダクタンス負荷に至る経路の断線検知結果を外部出力可能な第2トランジスタを備え、
上記第2トランジスタは、上記ダイナミッククランプ回路から引き出された電圧によってオンオフ動作が制御される、半導体装置。 - 上記ダイナミッククランプ回路は、上記第1トランジスタのドレイン電極とゲート電極とに接続された請求項1記載の半導体装置。
- 上記ダイナミッククランプ回路は、互いに直列接続された複数のダイオードを含み、
上記第2トランジスタは、上記ダイオードの直列接続ノードから引き出された電圧によってオンオフ動作が制御される請求項2記載の半導体装置。 - 上記入力信号に呼応して上記第2トランジスタのゲート電極の蓄積電荷を放出するための第3トランジスタを設けた請求項3記載の半導体装置。
- 上記第3トランジスタは、上記第2トランジスタよりもゲート幅が小さく設定された請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013033098A JP2014165575A (ja) | 2013-02-22 | 2013-02-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013033098A JP2014165575A (ja) | 2013-02-22 | 2013-02-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165575A true JP2014165575A (ja) | 2014-09-08 |
Family
ID=51615843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013033098A Pending JP2014165575A (ja) | 2013-02-22 | 2013-02-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165575A (ja) |
-
2013
- 2013-02-22 JP JP2013033098A patent/JP2014165575A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129759B2 (en) | Integrated circuit including an overvoltage protection circuit | |
US8975940B2 (en) | Semiconductor device | |
US9640525B2 (en) | ESD protection circuit, semiconductor device, on-vehicle electronic device, and on-vehicle electronic system | |
US9520789B2 (en) | Power supply device | |
US9531377B2 (en) | Semiconductor device | |
US20180248365A1 (en) | Semiconductor device and electronic control system having the same | |
US8299841B2 (en) | Semiconductor device | |
JP2010130822A (ja) | 半導体装置 | |
US10103539B2 (en) | Semiconductor device and current limiting method | |
JP6291929B2 (ja) | 半導体装置 | |
JP2019143538A (ja) | 負荷駆動装置 | |
US9444446B2 (en) | Switching control circuit for target switching element | |
EP3104527B1 (en) | Semiconductor device | |
JP5360304B2 (ja) | 半導体装置 | |
US20120176116A1 (en) | Output circuit | |
JP5582686B2 (ja) | 反復されるパルス負荷のもとでの改善されたesd保護機能を備えた回路 | |
EP3646464B1 (en) | High-side gate driver | |
JP2017073657A (ja) | 誤出力防止回路 | |
JP2014165575A (ja) | 半導体装置 | |
US20180302083A1 (en) | Switching driving circuit, switching circuit, and power supply device | |
JP3802412B2 (ja) | Mosトランジスタ出力回路 | |
US7999602B2 (en) | Switching control circuit | |
US20230223746A1 (en) | Clamper, input circuit, and semiconductor device | |
CN111416602A (zh) | 半导体装置 |