JP2014163860A - Semiconductor pattern measurement method and device - Google Patents

Semiconductor pattern measurement method and device Download PDF

Info

Publication number
JP2014163860A
JP2014163860A JP2013036579A JP2013036579A JP2014163860A JP 2014163860 A JP2014163860 A JP 2014163860A JP 2013036579 A JP2013036579 A JP 2013036579A JP 2013036579 A JP2013036579 A JP 2013036579A JP 2014163860 A JP2014163860 A JP 2014163860A
Authority
JP
Japan
Prior art keywords
hole
signal waveform
pattern
edge detection
detection range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013036579A
Other languages
Japanese (ja)
Inventor
Yuji Takagi
裕治 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2013036579A priority Critical patent/JP2014163860A/en
Publication of JP2014163860A publication Critical patent/JP2014163860A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To solve the problem that since the wiring pattern of a lower layer appears on a hole bottom surface in a hole after etching on wiring, and the position on the hole surface fluctuates due to an inter-layer deviation between a wiring layer and a contact hole layer, a signal waveform fluctuates due to a change in the degree of overlapping of a wiring edge and a hole edge, and a regular state premised by a threshold method as a conventional method is not maintained, and stable measurement is impossible.SOLUTION: The semiconductor pattern measurement device includes: an imaging part for imaging a pattern formed on a semiconductor wafer; a signal waveform generation part for generating a signal waveform for measuring the width of the pattern; a hole edge detection range determination part for, on the basis of the local maximum value information of the signal waveform generated by the signal waveform generation part, determining a hole edge detection range on the signal waveform; and a display part for displaying information related to the hole edge detection range determined by the hole edge detection range determination part.

Description

本発明は半導体パターン計測方法およびその装置に関するものである。   The present invention relates to a semiconductor pattern measuring method and an apparatus therefor.

半導体ホールパターンの寸法計測では、走査型電子顕微鏡により撮像された高解像度画像を用いて、ホール幅寸法の計測が行われている。露光前のレジスト膜に形成されたホールの場合は、ホールエッジを検出して上で、円近似、楕円近似などを行いホールの径を計測することができる。これに対し、配線工程におけるエッチング後のコンタクトホールパターンでは、ホール底面に下層の配線パターンが見えており、配線エッジとホールエッジが重なるため、全周に渡るホールエッジの検出は困難である。このため配線工程のエッチング後コンタクトホールでは、特定方向のホール幅を、その方向の信号波形を処理することで計測していた。この信号波形の処理は、ラインパターンの幅の計測と同様、しきい値法にて処理することにより、目的とするホール幅を計測することができる。しきい値法による幅の計測方法は特許文献1に開示されている。   In the dimension measurement of a semiconductor hole pattern, the hole width dimension is measured using a high-resolution image captured by a scanning electron microscope. In the case of a hole formed in a resist film before exposure, the hole diameter can be measured by detecting a hole edge and performing circle approximation, ellipse approximation, or the like. On the other hand, in the contact hole pattern after etching in the wiring process, the lower layer wiring pattern is visible on the bottom surface of the hole, and the wiring edge and the hole edge overlap, so that it is difficult to detect the hole edge over the entire circumference. For this reason, in the contact hole after etching in the wiring process, the hole width in a specific direction is measured by processing the signal waveform in that direction. The processing of this signal waveform can measure the target hole width by processing by the threshold method as in the measurement of the width of the line pattern. A method for measuring the width by the threshold method is disclosed in Patent Document 1.

特公昭63-027642「パタ-ン寸法測定装置」Japanese Patent Publication No. 63-027642 "Pattern Dimension Measuring Device"

特許文献1は電子線走査により得られた画像ないしは信号から半導体パターンの計測対象パターンのエッジを検出し、その幅を計測する方法であって、信号波形上の計測対象パターンのエッジを含まない非パターン部分と、同じく計測対象パターンのエッジを含まないパターン部分の信号レベルを、指定された比率で内分するしきい値を求め、信号波形に対し求めたしきい値を適用してパターンエッジを検出するものである。配線工程におけるエッチング後のコンタクトホールパターンでは、背景技術でも述べたように、特定方向のホール幅を、その方向の信号波形を処理することで計測している。しかしながら、ホール底面に見える下層の配線パターンは、配線層とコンタクトホール層の層間のずれにより、ホール底面での位置が変動する。その結果、配線エッジとホールエッジの重なり具合の変化から、信号波形が変動し、特許文献1の第4図に示されるラインパターンから得らの信号波形のように、計測対象のパターン部の信号波形の形状が常に一定にはならない。すなわち、電子線のエッジ効果により生ずるパターンエッジ部の輝度上昇部が両端にあり、パターン材料の電子放出率に依存した信号値を持つ部分がその間に存在するというような定常的な状態を仮定できないので、予め測長対象とする信号の低輝度な部分を非パターン部分、高輝度な部分をパターン部分としてパターンエッジを検出することができない。   Patent Document 1 is a method of detecting an edge of a measurement target pattern of a semiconductor pattern from an image or signal obtained by electron beam scanning and measuring the width thereof, and does not include the edge of the measurement target pattern on a signal waveform. Find the threshold value that internally divides the signal level of the pattern part and the pattern part that does not include the edge of the measurement target pattern by the specified ratio, and apply the obtained threshold value to the signal waveform to obtain the pattern edge. It is to detect. In the contact hole pattern after etching in the wiring process, as described in the background art, the hole width in a specific direction is measured by processing a signal waveform in that direction. However, the position of the lower wiring pattern visible on the bottom surface of the hole varies on the bottom surface of the hole due to the displacement between the wiring layer and the contact hole layer. As a result, the signal waveform fluctuates due to a change in the overlapping state of the wiring edge and the hole edge, and the signal of the pattern portion to be measured, like the signal waveform obtained from the line pattern shown in FIG. The shape of the waveform is not always constant. That is, it is impossible to assume a steady state in which there is a brightness increase portion at the pattern edge portion due to the edge effect of the electron beam at both ends and a portion having a signal value depending on the electron emission rate of the pattern material exists between them. Therefore, it is impossible to detect a pattern edge by using a low-luminance portion of a signal to be measured in advance as a non-pattern portion and a high-luminance portion as a pattern portion.

本発明の目的は、電子線顕微鏡画像により、半導体ウェーハのパターンニングされた層上に形成されたホールパターンの寸法、ホール底の配線パターンの幅およびホールと配線のずれを安定、かつ高精度に計測する半導体パターン計測方法およびその装置を提供することにある。   The object of the present invention is to stably and highly accurately detect the dimension of the hole pattern formed on the patterned layer of the semiconductor wafer, the width of the wiring pattern on the bottom of the hole, and the gap between the hole and the wiring by using an electron microscope image. An object of the present invention is to provide a semiconductor pattern measuring method and apparatus for measuring.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次のとおりである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

(1)半導体ウェーハ上に形成されたパターンを撮像する撮像部と、前記撮像部にて撮像した撮像画像から、該パターンの幅を計測するための信号波形を生成する信号波形生成部と、前記信号波形生成部にて生成した信号波形の局所最大値に関する情報に基づき、該信号波形上のホールエッジ検出範囲を決定するホールエッジ検出範囲決定部と、 前記ホールエッジ検出範囲決定部にて決定したホールエッジ検出範囲に関連する情報を表示する表示部と、を有する半導体パターン計測装置である。   (1) An imaging unit that images a pattern formed on a semiconductor wafer, a signal waveform generation unit that generates a signal waveform for measuring the width of the pattern from a captured image captured by the imaging unit, Based on the information on the local maximum value of the signal waveform generated by the signal waveform generation unit, the hole edge detection range determination unit for determining the hole edge detection range on the signal waveform, and the hole edge detection range determination unit And a display unit for displaying information related to the hole edge detection range.

本発明によれば、電子線顕微鏡画像により、半導体ウェーハのパターンニングされた層上に形成されたホールパターンの寸法、ホール底の配線パターンの幅およびホールと配線のずれを安定、かつ高精度に計測することが可能となる。   According to the present invention, the size of the hole pattern formed on the patterned layer of the semiconductor wafer, the width of the wiring pattern at the bottom of the hole, and the deviation between the hole and the wiring can be stably and highly accurately based on the electron microscope image. It becomes possible to measure.

本願の実施例に係る半導体パターン計測装置の構成図である。It is a block diagram of the semiconductor pattern measuring device which concerns on the Example of this application. 画像処理部の内部構成図である。It is an internal block diagram of an image processing part. 計測対象の構造図である。It is a structure figure of a measuring object. 撮像画像と信号波形の例を示す図である。It is a figure which shows the example of a captured image and a signal waveform. 信号波形の例を示す図である。It is a figure which shows the example of a signal waveform. 撮像画像と信号波形の例を示す図である。It is a figure which shows the example of a captured image and a signal waveform. 信号の分類フロー図である。It is a classification | category flowchart of a signal. 信号波形分割処理のフロー図である。It is a flowchart of a signal waveform division | segmentation process. 信号波形分割処理の過程を示す図である。It is a figure which shows the process of a signal waveform division | segmentation process. 信号波形を用いたホール幅の計測方法を示す図である。It is a figure which shows the measuring method of the hole width using a signal waveform. ホール幅の計測処理フロー図である。It is a measurement processing flowchart of hole width. 信号波形を用いたホール幅の計測方法を示す図である。It is a figure which shows the measuring method of the hole width using a signal waveform. ホール幅の計測処理フロー図である。It is a measurement processing flowchart of hole width. 信号波形を用いたホール幅の計測方法を示す図である。It is a figure which shows the measuring method of the hole width using a signal waveform. ホール幅の計測処理フロー図である。It is a measurement processing flowchart of hole width. 計測結果の表示例である。It is a display example of a measurement result. 計測結果の表示例である。It is a display example of a measurement result. 信号波形を用いたパターン幅の計測方法を示す図である。It is a figure which shows the measuring method of the pattern width using a signal waveform. パターン幅の計測処理フロー図である。It is a measurement process flowchart of a pattern width. 信号波形を用いたパターン幅の計測方法を示す図である。It is a figure which shows the measuring method of the pattern width using a signal waveform. パターン幅の計測処理フロー図である。It is a measurement process flowchart of a pattern width. 信号波形を用いたパターン幅の計測方法を示す図である。It is a figure which shows the measuring method of the pattern width using a signal waveform. パターン幅の計測処理フロー図である。It is a measurement process flowchart of a pattern width.

図1に本発明に関わる微細パターン測定装置の全体構成図を示す。   FIG. 1 shows an overall configuration diagram of a fine pattern measuring apparatus according to the present invention.

本実施形態である測長SEM100は、計測用ウェーハ107を載置するステージ106、電子銃102より放出された電子ビーム101を制御する照射光学系、試料上から放出される2次電子を検出する検出器108、検出信号の信号処理系より構成される。照射光学系は、電子銃102、および、電子ビーム101の経路上にあるコンデンサレンズ103、偏向コイル104、対物レンズ105により構成される。電子ビーム101はこの光学系によりウェーハ107上の計測対象であるパターンがある所定の領域で集光される。検出器108により検出された2次電子はA/Dコンバータ109によりデジタル信号に変換される。変換後のデジタル信号は画像処理部110に送られ、画像処理部110では、メモリ内に格納されたデジタル信号を必要に応じて取り出し、画像処理を行い、パターン寸法計測等を行なう。111はステージコントローラを、112は電子光学系制御部を、113は装置全体の制御部であり、114は制御部に接続されている制御端末である。画像処理部110、全体制御部113、制御端末114へは記録媒体(図示せず)が接続可能となっており、画像処理部110で実行されるプログラムを、この記録媒体から読み出し、画像処理部110にロードできる構成となっている。   A length measuring SEM 100 according to this embodiment detects a stage 106 on which a measurement wafer 107 is placed, an irradiation optical system that controls an electron beam 101 emitted from an electron gun 102, and secondary electrons emitted from a sample. It comprises a detector 108 and a signal processing system for detection signals. The irradiation optical system includes an electron gun 102, a condenser lens 103, a deflection coil 104, and an objective lens 105 on the path of the electron beam 101. The electron beam 101 is condensed by this optical system in a predetermined area where the pattern to be measured on the wafer 107 is present. Secondary electrons detected by the detector 108 are converted into digital signals by the A / D converter 109. The converted digital signal is sent to the image processing unit 110. The image processing unit 110 extracts the digital signal stored in the memory as necessary, performs image processing, and performs pattern dimension measurement and the like. Reference numeral 111 denotes a stage controller, 112 denotes an electron optical system control unit, 113 denotes a control unit for the entire apparatus, and 114 denotes a control terminal connected to the control unit. A recording medium (not shown) can be connected to the image processing unit 110, the overall control unit 113, and the control terminal 114, and a program executed by the image processing unit 110 is read from the recording medium, and the image processing unit 110 can be loaded.

図2は画像処理部110の構成図を示している。   FIG. 2 shows a configuration diagram of the image processing unit 110.

A/Dコンバータ109にてデジタル信号に変換された2次電子信号は、データ入力I/F205を介してメモリ203に送られ、メモリ203内で画像データとして読み出し可能なように記憶される。画像処理プログラムは画像処理制御部201により、メモリ203あるいは前記記憶媒体から読み出される。画像処理制御部201はプログラムに従い演算部202を制御し、メモリ203に記憶されている画像データあるいは画像データを処理した結果得られる中間処理データを処理し、パターンを計測する。パターン計測結果は入出力I/F200を介して全体制御部113に送られ、図1に示す制御端末に計測結果の表示を行う。また、画像処理部110に対する動作命令は、全体制御部113から入出力I/F200を介して画像処理制御部に入力される。画像処理部110内にデータの送受信はバス204を介して行われる。   The secondary electron signal converted into a digital signal by the A / D converter 109 is sent to the memory 203 via the data input I / F 205 and stored so as to be readable as image data in the memory 203. The image processing program is read from the memory 203 or the storage medium by the image processing control unit 201. The image processing control unit 201 controls the arithmetic unit 202 according to a program, processes image data stored in the memory 203 or intermediate processing data obtained as a result of processing the image data, and measures a pattern. The pattern measurement result is sent to the overall control unit 113 via the input / output I / F 200, and the measurement result is displayed on the control terminal shown in FIG. An operation command for the image processing unit 110 is input from the overall control unit 113 to the image processing control unit via the input / output I / F 200. Data transmission / reception in the image processing unit 110 is performed via the bus 204.

図3に計測対象パターンのデバイス構造の模式図を示す。   FIG. 3 shows a schematic diagram of the device structure of the measurement target pattern.

301と302は異なるタイミングで製膜された層である。303は上層301に作成されたホール、304は下層302に作成された配線である。図示はしていないが、完成時にはホール303内には導電性の材料が埋め込まれ、上層301の上に配線パターンを形成し、下層の配線パターン304とコンタクトさせ、これを積層させていくことで配線層を形成し複雑な配線接続を実現していく。なお図3ではホールの側壁は垂直に切れているように示しているが、実際にはホールの上層面表面での直径は、下層面表面での直径より大きく、壁面は傾斜している。ホールのエッジに関し厳密を期す場合、図3の中でホール303として示した位置にある、ホール側壁面と上層面表面で形成されるエッジをトップエッジ、ホール側壁面と下層面表面で形成されるエッジ305をボトムエッジと呼ぶことにする。   Reference numerals 301 and 302 denote layers formed at different timings. Reference numeral 303 denotes a hole created in the upper layer 301, and 304 denotes a wiring created in the lower layer 302. Although not shown, a conductive material is embedded in the hole 303 at the completion, and a wiring pattern is formed on the upper layer 301 and brought into contact with the lower wiring pattern 304 to be laminated. A wiring layer is formed to realize complicated wiring connection. In FIG. 3, the side wall of the hole is shown to be cut vertically, but in reality, the diameter of the hole on the upper surface is larger than the diameter on the lower surface, and the wall is inclined. When strictly considering the edge of the hole, the edge formed by the hole side wall surface and the upper layer surface at the position shown as the hole 303 in FIG. 3 is formed by the top edge, and the hole side wall surface and the lower layer surface. Edge 305 will be referred to as a bottom edge.

図4にホール画像模式図と、画像模式図のA-A’上の信号波形を示す。   FIG. 4 shows a hall image schematic diagram and a signal waveform on A-A ′ of the image schematic diagram.

図3に示したホールを、対象の直情から電子線照射し、画像化したときの様子を図4の画像模式図に示した。ホール画像模式図には図3と同一の番号を付しているが、これは図3に示したホール構造と、図4のホール画像模式図の対応を取り易くするためであり、図3と図4の同一番号は同じ部分に対応する。信号波形401には局所的なピークが四つあり、402で示す二つのピークはホールのトップエッジ付近に、403で示す二つのピークは下層の配線パターンのエッジ付近に対応するものである。   The state of the hole shown in FIG. 3 when it is irradiated with an electron beam from the subject's intuition and imaged is shown in the image schematic diagram of FIG. The same numbers as those in FIG. 3 are attached to the hole image schematic diagram, which is to facilitate the correspondence between the hole structure shown in FIG. 3 and the hole image schematic diagram in FIG. The same numbers in FIG. 4 correspond to the same parts. The signal waveform 401 has four local peaks. Two peaks indicated by 402 correspond to the vicinity of the top edge of the hole, and two peaks indicated by 403 correspond to the vicinity of the edge of the lower wiring pattern.

図4に示した信号波形401の拡大したものを図5に示し、しきい値法を用いたホールエッジの検出方法について、ホールの左側エッジに対応する信号波形401の部分を用いて説明する。信号波形401の左側エッジ付近の局所最大信号値レベル501を与える位置は、前述のようにホールのトップエッジ付近に相当する。また、ホールのボトムエッジでは、試料表面から入射した1次ビームが内部拡散し、再び表面から出て行くまでの距離が、1次ビームの入射点と同一面内である平面に比べ、側壁面では長くなるため、2次電子の放出数が少なくなり、結果として信号レベルは下がる。このため局所最小信号値レベル502を与える位置は、ホールのボトムエッジ付近に相当する。検出した信号レベル501、502を用いて、二つのレベルを予め指定された比率で内分するしきい値503を求め、信号波形に対し求めたしきい値503を適用してホールエッジ位置504を検出する。図では例として内分比率1:1の場合を示している。ホールのボトムエッジは局所最小値付近であるので、この内分比率できまる位置が局所最小値付近になるように内分比率を変更しても構わない。以上の方法をホールエッジの右側部分についても適用し、反対側のホールエッジ位置505を検出し(検出のための局所最大、局所最小、しきい値レベルは図示せず)、ホールエッジ504、505間の距離を求めるホール幅とする。厳密なボトムエッジの位置は信号波形401から求めることはできないので、一般的には、ホール幅を安定に計測できる、すなわち計測再現性が高くなる内分比率で計測し、ホール幅のモニタを行う。   An enlarged version of the signal waveform 401 shown in FIG. 4 is shown in FIG. 5, and a hole edge detection method using the threshold method will be described with reference to the signal waveform 401 corresponding to the left edge of the hole. The position that gives the local maximum signal value level 501 near the left edge of the signal waveform 401 corresponds to the vicinity of the top edge of the hole as described above. In addition, at the bottom edge of the hole, the primary beam incident from the sample surface is internally diffused, and the distance from the surface to the surface again is longer than the plane that is in the same plane as the incident point of the primary beam. However, since it becomes longer, the number of emitted secondary electrons decreases, and as a result, the signal level decreases. Therefore, the position where the local minimum signal value level 502 is applied corresponds to the vicinity of the bottom edge of the hole. Using the detected signal levels 501 and 502, a threshold value 503 for internally dividing the two levels at a predetermined ratio is obtained, and the obtained threshold value 503 is applied to the signal waveform to obtain the hole edge position 504. To detect. In the figure, a case where the internal ratio is 1: 1 is shown as an example. Since the bottom edge of the hole is near the local minimum value, the internal ratio may be changed so that the position where the internal ratio can be obtained is near the local minimum value. The above method is also applied to the right portion of the hole edge to detect the hole edge position 505 on the opposite side (local maximum, local minimum and threshold levels for detection are not shown), and the hole edges 504 and 505 are detected. Use the hole width to find the distance between them. Since the exact bottom edge position cannot be obtained from the signal waveform 401, generally, the hole width can be measured stably, that is, the hole width is monitored by measuring at an internal ratio that increases measurement reproducibility. .

図6に下層のパターンがホールに対して位置ずれを起こした場合の画像模式図と、画像のA-A’信号波形を示す。   FIG. 6 shows a schematic image when the lower layer pattern is displaced with respect to the hole, and an A-A ′ signal waveform of the image.

図6における301、302、303、304は図3、図4に示した同一番号に対応する部分を示している。図6(a)は配線がホールに対し左にずれた場合である。信号波形の左側で、ホールのトップエッジからボトムエッジ方向で信号レベルが低下するものの、配線パターンの左側エッジの明るい部分によりホールボトムエッジでの局所最小部分が消滅し、変曲点601となる。図6(b)はホールの開口が十分でなく、ホール底面全面が配線パターンとなった場合である。信号波形の左右両側で、図6(a)で示したホール左側と同じ状態が生じ、局所最小部分は変曲点602、603となる。いかなる場合にも局所最大部分、局所最小部分が存在するのであれば、すなわち最大値レベル、最小値レベルの定義が変わらなければ、従来のしきい値法を適用することができるが、図6に示すように、しきい値法を適用する場合の最小値レベルが局所最小値の場合と、変曲点位置の値の場合で混在する場合は、最小値レベルの設定方法を適切な方に変更する必要が生ずる。   Reference numerals 301, 302, 303, and 304 in FIG. 6 denote portions corresponding to the same numbers shown in FIGS. FIG. 6A shows a case where the wiring is shifted to the left with respect to the hole. Although the signal level decreases in the direction from the top edge to the bottom edge of the hole on the left side of the signal waveform, the local minimum portion at the hole bottom edge disappears due to the bright portion of the left edge of the wiring pattern, and an inflection point 601 is obtained. FIG. 6B shows a case where the hole opening is not sufficient and the entire bottom surface of the hole becomes a wiring pattern. The same state as the left side of the hole shown in FIG. 6A occurs on both the left and right sides of the signal waveform, and the local minimum portions are inflection points 602 and 603. If the local maximum portion and the local minimum portion exist in any case, that is, if the definition of the maximum value level and the minimum value level does not change, the conventional threshold method can be applied. As shown, if the minimum value level when applying the threshold method is mixed in the case of the local minimum value and the value of the inflection point position, change the setting method of the minimum value level to the appropriate one Need to be done.

図7に測長処理のフローチャートを示す。   FIG. 7 shows a flowchart of the length measurement process.

まず信号波形を生成する(S701)。信号波形は図4の画像模式図で示したA-A’の信号波形でも構わないし、A-A’の上下一定の画素数を加算し平滑化した投影波形でも構わない。A-A’の位置に関する情報は、予め計測レシピとして登録しておく。次に信号波形をその局所最大値の位置に基づき分割する(S702)。   First, a signal waveform is generated (S701). The signal waveform may be the A-A ′ signal waveform shown in the image schematic diagram of FIG. 4, or may be a projection waveform that is smoothed by adding a certain number of pixels above and below A-A ′. Information regarding the position of A-A ′ is registered in advance as a measurement recipe. Next, the signal waveform is divided based on the position of the local maximum value (S702).

信号波形の分割方法を図8に、図9に分割途中状態の模式図を示す。   FIG. 8 shows a signal waveform dividing method, and FIG. 9 is a schematic diagram in the middle of dividing.

図9の信号波形で実線部分901はセグメント分割以前のセグメント未登録区間、破線902はセグメント分割済のセグメント既登録区間を示す。まず信号波形のセグメント登録されていないセグメント未登録区間の最小値位置Xminを検出(S801)、XminのX±両方向に局所最大値位置Xmax+,Xmax-を検出し(S802)、区間[Xmax+,Xmax-]をセグメントとして登録する(S803)。これをセグメント登録されていない区間が無くなるまで行う(S804)。この結果、図9の分割結果903に示す分割位置が得られる。   In the signal waveform of FIG. 9, a solid line portion 901 indicates a segment unregistered section before segment division, and a broken line 902 indicates a segment registered section before segment division. First, the minimum value position Xmin of the segment unregistered section of the signal waveform that is not registered is detected (S801), the local maximum value positions Xmax +, Xmax- are detected in both directions of Xmin X ± (S802), and the section [Xmax +, Xmax -] Is registered as a segment (S803). This is performed until there is no longer any segment not registered (S804). As a result, the division position shown in the division result 903 in FIG. 9 is obtained.

波形分割後、中心から±両方向別々に最大値位置を検出する。この位置はホールのトップエッジ位置に対応するものであり、この位置を含み、中心に近い左右の波形セグメントをホールエッジセグメントとして検出する(S703)。最後にホールエッジセグメント間のセグメント数(N)により波形を分類する(S704)。左右のホールエッジセグメントが同一セグメントでNが定義できない場合701は、図6(b)の下層パターンの左右のエッジがホールのボトムエッジに接触しているケースであり、N=0の場合702は、図6(a)に示した下層パターンの片側エッジがホールのボトムエッジに接触しているケースである。N=1の場合703は、図4に示した下層パターンとホールにミスアライメントが無く、ホールボトムエッジとパターンエッジの間に両側とも十分な隙間がある場合である。   After waveform division, the maximum value position is detected separately in both directions from the center. This position corresponds to the top edge position of the hole, and the left and right waveform segments close to the center are detected as hole edge segments including this position (S703). Finally, the waveforms are classified according to the number of segments (N) between the hole edge segments (S704). When the left and right hole edge segments are the same segment and N cannot be defined, 701 is a case where the left and right edges of the lower layer pattern in FIG. 6B are in contact with the bottom edge of the hole, and when N = 0, 702 is FIG. 6A shows a case where one edge of the lower layer pattern shown in FIG. 6A is in contact with the bottom edge of the hole. In the case of N = 1, 703 is a case where there is no misalignment between the lower layer pattern and the hole shown in FIG. 4 and there is a sufficient gap on both sides between the hole bottom edge and the pattern edge.

ホールエッジセグメント間のセグメント数をN、信号波形の局所最大値を有する位置の数をMとすれば、
N=M−3の関係が成立するので(ただしM=2、すなわちN=−1はNが定義できないと考える)、ホールエッジセグメント間のセグメント数をNの替わりに、信号波形の局所最大値を有する位置の数を用いても良い。また、信号波形をその局所最大値位置で分割した分割数Lとすれば、図7においてはL=M−1であるので、ホールエッジセグメント間のセグメント数をNの替わりに、信号波形をその局所最大値位置で分割した分割数Lを用いてもよい。
If the number of segments between the hole edge segments is N and the number of positions having the local maximum value of the signal waveform is M,
Since the relationship of N = M−3 is satisfied (however, M = 2, that is, N = −1 is considered that N cannot be defined), the number of segments between the hole edge segments is changed to the local maximum value of the signal waveform instead of N. You may use the number of the position which has. If the signal waveform is divided by the local maximum value position, the number of divisions L is L = M−1 in FIG. 7, so that the number of segments between hole edge segments is changed to N instead of N. The division number L divided at the local maximum value position may be used.

次に図7の701、702、703で示す信号波形701a、702a、703aでの測長方法について、図10から図15を用いて説明する。   Next, a length measurement method using signal waveforms 701a, 702a, and 703a indicated by 701, 702, and 703 in FIG. 7 will be described with reference to FIGS.

図10、図11を用いて信号波形701aの測長方法を説明する。信号波形701aでは左右のホールエッジセグメントが重なっており、ホールエッジセグメントは一つである。まずホールエッジセグメント左端位置1003を始点にx増加方向に変曲点1004を検出し(S1101)、ホール左エッジ検出区間1001を定める。変曲点は区間1001における1次微分値の絶対値最小位置、あるいは2次微分値でのセロクロス点などを用いて検出する。次にホール左エッジ検出区間1001において、信号値の最大値1005、最小値1006を検出し、検出した信号レベル1005、1006を用い、この二つのレベルを予め指定された比率で内分するしきい値1007を求め、しきい値1007によりホールの左エッジ位置1008を検出する(S1102)。続いてホールエッジセグメント右端位置1005を始点にx減少方向に変曲点1012を検出し(S1103)、ホール右エッジ検出区間1002を定める。変曲点は区間1002において前述の方法で検出する。次にホール右エッジ検出区間1002おいて、信号値の最大値1009、最小値1010を検出し、検出した信号レベル1009、1010を用い、この二つのレベルを予め指定された比率で内分するしきい値1011を求め、しきい値1011によりホールの右エッジ位置1012を検出する(S1104)。最後にホール左エッジ位置1008とホール右エッジ位置1012からホール幅を求める(S1105)。
図12、図13を用いて信号波形702aの測長方法を説明する。信号波形702aは左右のホールエッジセグメント1201、1202の間のセグメントが無い場合である。まずホール左エッジセグメント1201の左端位置1205を始点にx増加方向に変曲点1206を検出し(S1301)、ホール左エッジ検出区間1203を定める。変曲点の検出方法は前述の通りである。次にホール左エッジ検出区間1203において、信号値の最大値1208、最小値1209を検出し、検出した信号レベル1208、1209を用い、この二つのレベルを予め指定された比率で内分するしきい値1210を求め、しきい値1210によりホールの左エッジ位置1211を検出する(S1302)。続いてホール右エッジセグメント1202内の最小信号値位置1207を検出し(S1303)、位置1207とホール右エッジセグメント1202の右端位置1204で定まるホール右エッジ検出区間1204での信号値の最大値1212、最小値1213を検出し、検出した信号レベル1212、1213を用い、この二つのレベルを予め指定された比率で内分するしきい値1214を求め、しきい値1214によりホールの右エッジ位置1215を検出する(S1304)。最後にホール左エッジ位置1211とホール右エッジ位置1215からホール幅を求める(S1305)。
図14、図15を用いて信号波形703aの測長方法を説明する。まず、ホール左エッジセグメント1401内の最小信号値位置1405を検出し(S1501)、ホール左エッジセグメント1401の左端位置と位置1405とで定まるホール左エッジ検出区間1403での信号値の最大値1407、最小値1408を検出し、検出した信号レベル1407、1408を用い、この二つのレベルを予め指定された比率で内分するしきい値1409を求め、しきい値1409によりホールの右エッジ位置1410を検出する(S1502)。続いてホール右エッジセグメント1402内の最小信号値位置1406を検出し(S1503)、位置1406とホール右エッジセグメント1402の右端位置で定まるホール右エッジ検出区間1404での信号値の最大値1411、最小値1412を検出し、検出した信号レベル1411、1412を用い、この二つのレベルを予め指定された比率で内分するしきい値1413を求め、しきい値1413によりホールの右エッジ位置1414を検出する(S1504)。最後にホール左エッジ位置1410とホール右エッジ位置1414からホール幅を求める(S1505)。
図7から図15を用いて述べた、計測のための画像データ及び画像データから得られたデータの処理手順を、図1で示した測長SEM、及び図2で示した画像処理部上で実施する方法について以下に述べる。図1に示した測長SEM100に、計測対象パターンを有するウェーハ107をロードし、ステージ106上に載置する。ウェーハを載置した後、全体制御部113よりステージコントローラ111を通してステージ106を制御し、ウェーハ上の計測パターンが電子光学系の視野に入るようにステージ106を動かす。次に電子光学系制御部112により偏向コイル104を制御し、電子ビーム101により計測対象パターン、あるいは計測対象パターンと相対的な位置が既知のパターンを走査する。計測対象より得られた2次電子をA/Dコンバータ109によりデジタル信号変換し、画像処理部110内のデータ入力I/F205を介してメモリ203にパターンのデジタル画像を記憶する。記憶されたデジタル画像を画像処理制御部201により演算部202を用いて処理し、パターンの位置を求め、検出位置情報を画像処理部110から全体制御部113に出力し、全体制御部113は受信した検出位置情報を電子光学系処理部112に渡す。電子光学系処理部112は受信した検出位置情報を電子光学系の制御情報に変換し、これをもとに、パターンを電子光学系の視野中心で捉えるよう偏向コイル104を制御する。これにより撮像対象パターンの正確な位置決め、視野出しが可能となる。
The length measurement method of the signal waveform 701a will be described with reference to FIGS. In the signal waveform 701a, the left and right hole edge segments overlap, and there is one hole edge segment. First, an inflection point 1004 is detected in the x increasing direction starting from the hole edge segment left end position 1003 (S1101), and a hole left edge detection section 1001 is determined. The inflection point is detected by using the absolute value minimum position of the primary differential value in the section 1001 or the cell cross point at the secondary differential value. Next, in the hole left edge detection section 1001, the maximum value 1005 and the minimum value 1006 of the signal value are detected, and the detected signal levels 1005 and 1006 are used to internally divide the two levels at a predetermined ratio. The value 1007 is obtained, and the left edge position 1008 of the hole is detected by the threshold value 1007 (S1102). Subsequently, an inflection point 1012 is detected in the x decreasing direction starting from the hole edge segment right end position 1005 (S1103), and a hole right edge detection section 1002 is determined. The inflection point is detected in the section 1002 by the method described above. Next, in the hole right edge detection section 1002, the maximum value 1009 and the minimum value 1010 of the signal value are detected, and the detected signal levels 1009 and 1010 are used to internally divide the two levels at a predetermined ratio. The threshold value 1011 is obtained, and the right edge position 1012 of the hole is detected by the threshold value 1011 (S1104). Finally, the hole width is obtained from the hole left edge position 1008 and the hole right edge position 1012 (S1105).
A method for measuring the signal waveform 702a will be described with reference to FIGS. The signal waveform 702a is obtained when there is no segment between the left and right hole edge segments 1201 and 1202. First, an inflection point 1206 is detected in the x increasing direction starting from the left end position 1205 of the hole left edge segment 1201 (S1301), and a hole left edge detection section 1203 is determined. The method of detecting the inflection point is as described above. Next, in the hall left edge detection section 1203, the maximum value 1208 and the minimum value 1209 of the signal value are detected, and the detected signal levels 1208 and 1209 are used to internally divide the two levels at a predetermined ratio. The value 1210 is obtained, and the left edge position 1211 of the hole is detected by the threshold value 1210 (S1302). Subsequently, the minimum signal value position 1207 in the hole right edge segment 1202 is detected (S1303), and the maximum value 1212 of the signal value in the hole right edge detection section 1204 determined by the position 1207 and the right end position 1204 of the hole right edge segment 1202; The minimum value 1213 is detected, and the detected signal levels 1212 and 1213 are used to obtain a threshold value 1214 that internally divides the two levels at a predetermined ratio. The threshold value 1214 determines the right edge position 1215 of the hole. It is detected (S1304). Finally, the hole width is obtained from the hole left edge position 1211 and the hole right edge position 1215 (S1305).
A method for measuring the signal waveform 703a will be described with reference to FIGS. First, the minimum signal value position 1405 in the hole left edge segment 1401 is detected (S1501), and the maximum value 1407 of the signal value in the hole left edge detection section 1403 determined by the left end position of the hole left edge segment 1401 and the position 1405, The minimum value 1408 is detected, and the detected signal levels 1407 and 1408 are used to obtain a threshold value 1409 that internally divides the two levels at a predetermined ratio. The threshold value 1409 is used to determine the right edge position 1410 of the hole. It is detected (S1502). Subsequently, the minimum signal value position 1406 in the hole right edge segment 1402 is detected (S1503), and the maximum value 1411 of the signal value in the hole right edge detection section 1404 determined by the position 1406 and the right end position of the hole right edge segment 1402, the minimum The value 1412 is detected, and the detected signal levels 1411 and 1412 are used to obtain a threshold 1413 that internally divides the two levels at a predetermined ratio. The threshold 1413 detects the right edge position 1414 of the hole. (S1504). Finally, the hole width is obtained from the hole left edge position 1410 and the hole right edge position 1414 (S1505).
The processing procedure of the image data for measurement and the data obtained from the image data described with reference to FIGS. 7 to 15 is performed on the length measurement SEM shown in FIG. 1 and the image processing unit shown in FIG. The method of implementation is described below. A wafer 107 having a measurement target pattern is loaded onto the length measurement SEM 100 shown in FIG. After placing the wafer, the stage 106 is controlled from the overall control unit 113 through the stage controller 111, and the stage 106 is moved so that the measurement pattern on the wafer enters the field of view of the electron optical system. Next, the electron optical system control unit 112 controls the deflection coil 104, and the electron beam 101 scans the measurement target pattern or a pattern whose position relative to the measurement target pattern is known. Secondary electrons obtained from the measurement target are converted into digital signals by the A / D converter 109, and a digital image of the pattern is stored in the memory 203 via the data input I / F 205 in the image processing unit 110. The stored digital image is processed by the image processing control unit 201 using the calculation unit 202, the position of the pattern is obtained, detection position information is output from the image processing unit 110 to the overall control unit 113, and the overall control unit 113 receives The detected position information is transferred to the electron optical system processing unit 112. The electron optical system processing unit 112 converts the received detection position information into control information of the electron optical system, and controls the deflection coil 104 based on this to capture the pattern at the center of the visual field of the electron optical system. As a result, it is possible to accurately position and view the imaging target pattern.

計測対象パターンの位置決め後、計測対象パターンに電子ビーム101を走査し、同様にしてデジタル画像を画像処理部110内のメモリ203に取り込む。メモリ203に取り込まれた画像データは、画像処理制御部201及び演算部202を用いて、先に述べた計測処理手順を実行するコンピュータ用のプログラムにより処理され、計測処理結果はメモリ203に記憶される。プログラムは全体制御部113あるいは画像処理部に接続されている外部記憶媒体(図示せず)、または全体制御部113あるいは画像処理部に接続されているローカルエリアネットワークなどを介して入力され、メモリ203、あるいはメモリ203内の不揮発性メモリ(図示せず)、あるいは記憶装置206に記憶され、次回以降はプログラムをメモリ203内の不揮発性メモリ(図示せず)、あるいは記憶装置206に記憶されたているプログラムをメモリ203に読み出し実行する。全体制御部は、入出力I/F200を介してメモリに記憶された計測処理結果を読み出し、制御端末のディスプレイ114に計測処理結果を出力したり、計測処理結果を全体制御部113に接続されている外部記憶媒体(図示せず)に出力したり、あるいは計測処理結果を全体制御部113に接続されているローカルエリアネットワーク(図示せず)を介して上位のサーバー(図示せず)に出力したりする。また、計測領域となる画像上の範囲は予め制御端末114、あるいは全体制御部113に接続されているローカルエリアネットワークなどを介して入力される。   After positioning the measurement target pattern, the measurement target pattern is scanned with the electron beam 101 and the digital image is taken into the memory 203 in the image processing unit 110 in the same manner. The image data captured in the memory 203 is processed by a computer program for executing the above-described measurement processing procedure using the image processing control unit 201 and the calculation unit 202, and the measurement processing result is stored in the memory 203. The The program is input via an external storage medium (not shown) connected to the overall control unit 113 or the image processing unit, or a local area network connected to the overall control unit 113 or the image processing unit, and the memory 203 Alternatively, the program is stored in a non-volatile memory (not shown) in the memory 203 or the storage device 206, and the program is stored in the non-volatile memory (not shown) in the memory 203 or the storage device 206 from the next time. The program is read into the memory 203 and executed. The overall control unit reads out the measurement processing result stored in the memory via the input / output I / F 200 and outputs the measurement processing result to the display 114 of the control terminal, or the measurement processing result is connected to the overall control unit 113. Output to an external storage medium (not shown), or output the measurement processing result to a host server (not shown) via a local area network (not shown) connected to the overall control unit 113. Or In addition, the range on the image serving as the measurement area is input in advance via the control terminal 114 or a local area network connected to the overall control unit 113.

図16に図4に示したパターンの計測結果の表示例を示す。図16は図4に示したパターンのホール幅を図7、図8および図14で説明した処理フローにより計測した結果を示している。1601は表示画面である。1602は画像中の計測対象ホール、1603は検出されたホールエッジの左右の位置を示している。1604は計測に使用した信号波形である。1604の信号波形は、例えば平滑化をかけるなど見やすいように処理したものであっても構わない。1605は信号波形の分割結果を示すものであり、表示の内容は図9の903で示した内容と同じである。信号波形に付されているL0%はホールの左エッジを検出する区間での信号レベルの最小値を示し、L50%はホールの左エッジを検出するためのしきい値レベルを示すものである。L50%で示されるレベルは、信号レベルの最大値と最小値のレベル差の50%を最小値に加算したものである。50%というパーセンテージは設定変更可能であり、設定値が示されるものである。R0%,R50%はホールの右エッジに対するものである。   FIG. 16 shows a display example of the measurement result of the pattern shown in FIG. FIG. 16 shows the result of measuring the hole width of the pattern shown in FIG. 4 by the processing flow described with reference to FIGS. Reference numeral 1601 denotes a display screen. Reference numeral 1602 denotes a measurement target hole in the image, and 1603 denotes left and right positions of the detected hole edge. Reference numeral 1604 denotes a signal waveform used for measurement. The signal waveform 1604 may be processed so as to be easy to see, for example, by smoothing. Reference numeral 1605 denotes a signal waveform division result, and the display contents are the same as the contents indicated by reference numeral 903 in FIG. L0% attached to the signal waveform indicates the minimum value of the signal level in the section where the left edge of the hole is detected, and L50% indicates the threshold level for detecting the left edge of the hole. The level indicated by L50% is obtained by adding 50% of the level difference between the maximum value and the minimum value of the signal level to the minimum value. The percentage of 50% can be changed, and the setting value is indicated. R0% and R50% are for the right edge of the hole.

図17は図6(a)に示したパターンのホール幅を図7、図8および図12で説明した処理フローにより計測した結果を示している。1701は表示画面である。1702は画像中の計測対象ホール、1703は検出されたホールエッジの左右の位置を示している。1704は計測に使用した信号波形である。1704の信号波形は、例えば平滑化をかけるなど見やすいように処理したものであっても構わない。1705は信号波形の分割結果を示すものであり、表示の内容は図9の903で示した内容と同じである。信号波形に付されているL0%は信号波形の変曲点のレベルを示すことで、左エッジを検出する区間の右端の位置表示も兼ねている。L50%で示されるレベルは、信号レベルの最大値とL0%で示されるレベルとの差の50%をL0%で示されるレベルに加算したものである。50%というパーセンテージは設定変更可能であり、設定値が示されるものである。R0%,R50%はホールの右エッジに対するものであり、図16のR0%,R50%と同じ考えで決められたレベルである。   FIG. 17 shows the result of measuring the hole width of the pattern shown in FIG. 6A by the processing flow described with reference to FIGS. Reference numeral 1701 denotes a display screen. Reference numeral 1702 denotes a measurement target hole in the image, and 1703 denotes the left and right positions of the detected hole edge. Reference numeral 1704 denotes a signal waveform used for measurement. The signal waveform 1704 may be processed so as to be easy to see, for example, by smoothing. Reference numeral 1705 denotes a signal waveform division result, and the display contents are the same as the contents indicated by reference numeral 903 in FIG. L0% attached to the signal waveform indicates the level of the inflection point of the signal waveform, and also serves as a position display of the right end of the section in which the left edge is detected. The level indicated by L50% is obtained by adding 50% of the difference between the maximum value of the signal level and the level indicated by L0% to the level indicated by L0%. The percentage of 50% can be changed, and the setting value is indicated. R0% and R50% are for the right edge of the hole, and are levels determined by the same idea as R0% and R50% in FIG.

ユーザは図16、図17、あるいは図6(b)に対する計測結果表示(図示せず)を確認することにより、計測位置とともに、その計測のために使用したエッジ位置を検出するための範囲をL0%,R0%で示した位置から確認することができる。また、L0%あるいはR0%の信号レベルが局所最小値の位置、あるいは変曲点に設定された理由を、信号波形の分割結果を確認することで判断できる。   The user confirms the measurement result display (not shown) with respect to FIG. 16, FIG. 17, or FIG. 6B, and sets the range for detecting the edge position used for the measurement along with the measurement position to L0. %, R0% can be confirmed from the position. Further, the reason why the signal level of L0% or R0% is set to the position of the local minimum value or the inflection point can be determined by confirming the division result of the signal waveform.

本発明によれば、電子線顕微鏡画像により、半導体ウェーハのパターンニングされた層上に形成されたホールパターンの寸法を安定、かつ高精度に計測することが可能となる。   According to the present invention, it is possible to measure the dimension of a hole pattern formed on a patterned layer of a semiconductor wafer stably and with high accuracy using an electron beam microscope image.

本実施例では、計測対象パターンをホールとし、ホール底の配線パターンを計測対象の信号波形に対する変動要素としたが、計測対象をホールのような凹状ではなく、計測対象をラインのような凸状の構造物とし、その幅を計測対象とする凸状の構造物上に更に別の構造物が重畳しているよな場合にも本手法は適用できる。   In this embodiment, the measurement target pattern is a hole, and the wiring pattern at the bottom of the hole is a variable element for the signal waveform of the measurement target. However, the measurement target is not concave like a hole, but the measurement target is convex like a line. This method can also be applied to the case where another structure is superimposed on a convex structure whose width is to be measured.

本発明の第2の実施例を図18から図23を用いて説明する。本発明によればホールのエッジのみならず、下層の配線パターンエッジの検出も可能であり、パターン幅、あるいは、検出されたホールエッジ位置とパターンエッジ位置から、ホールとパターンの位置ずれ量を計測することができる。ホールの位置とパターンの位置が、上層と下層に各々固定されていると考えることができれば、ホールとパターンの位置ずれ量は、すなわち上層と下層の合わせずれ量と捉えることができる。   A second embodiment of the present invention will be described with reference to FIGS. According to the present invention, not only the edge of the hole but also the lower wiring pattern edge can be detected, and the positional deviation amount between the hole and the pattern is measured from the pattern width or the detected hole edge position and the pattern edge position. can do. If it can be considered that the position of the hole and the position of the pattern are fixed to the upper layer and the lower layer, the positional deviation amount of the hole and pattern can be regarded as the misalignment amount of the upper layer and the lower layer.

信号波形の取得方法、分割方法は図7、図8、図9で説明したとおりである。   The signal waveform acquisition method and division method are as described in FIGS.

図18、図19を用いて信号波形703aによる下層パターンの測長方法を説明する。まず、ホール左エッジセグメント1801内の最小信号値位置1805を検出し(S1901)、ホール左エッジセグメント1801の右端位置と位置1805とで定まるパターン左エッジ検出区間1803での信号値の最大値1807、最小値1808を検出し、検出した信号レベル1807、1808を用い、この二つのレベルを予め指定された比率で内分するしきい値1809を求め、しきい値1809によりホールの右エッジ位置1810を検出する(S1902)。続いてホール右エッジセグメント1802内の最小信号値位置1806を検出し(S1903)、位置1806とホール右エッジセグメント1802の左端位置で定まるパターン右エッジ検出区間1804での信号値の最大値1811、最小値1812を検出し、検出した信号レベル1811、1812を用い、この二つのレベルを予め指定された比率で内分するしきい値1813を求め、しきい値1813によりホールの右エッジ位置1814を検出する(S1904)。最後にホール左エッジ位置1810とホール右エッジ位置1814からパターン幅を求める(S1905)。
図20、図21を用いて信号波形701aによる下層パターンの測長方法を説明する。信号波形701aでは左右のホールエッジセグメントが重なっており、ホールエッジセグメントは一つである。まずホールエッジセグメント左端位置2001を始点にx増加方向に変曲点の位置2003を検出し、パターン左エッジとする(S2101)。続いてホールエッジセグメント右端位置2002を始点にx減少方向に変曲点の位置2004を検出し、パターン右エッジとする(S2102)。最後にホール左エッジ位置1008とホール右エッジ位置1012からホール幅を求める(S2103)。
The lower layer pattern length measurement method using the signal waveform 703a will be described with reference to FIGS. First, the minimum signal value position 1805 in the hole left edge segment 1801 is detected (S1901), and the maximum value 1807 of the signal value in the pattern left edge detection section 1803 determined by the right end position of the hole left edge segment 1801 and the position 1805, The minimum value 1808 is detected, and the detected signal levels 1807 and 1808 are used to determine a threshold value 1809 that internally divides the two levels at a predetermined ratio. The threshold value 1809 determines the right edge position 1810 of the hole. It is detected (S1902). Subsequently, the minimum signal value position 1806 in the hole right edge segment 1802 is detected (S1903), and the maximum value 1811 of the signal value in the pattern right edge detection section 1804 determined by the position 1806 and the left end position of the hole right edge segment 1802, the minimum The value 1812 is detected, and the detected signal levels 1811 and 1812 are used to obtain a threshold value 1813 that internally divides the two levels at a predetermined ratio. The threshold value 1813 detects the right edge position 1814 of the hole. (S1904). Finally, a pattern width is obtained from the hole left edge position 1810 and the hole right edge position 1814 (S1905).
The lower layer pattern length measurement method using the signal waveform 701a will be described with reference to FIGS. In the signal waveform 701a, the left and right hole edge segments overlap, and there is one hole edge segment. First, the inflection point position 2003 is detected in the x-increase direction starting from the hole edge segment left end position 2001 as a pattern left edge (S2101). Subsequently, an inflection point position 2004 is detected in the x decreasing direction starting from the right end position 2002 of the hole edge segment, and is set as a pattern right edge (S2102). Finally, the hole width is obtained from the hole left edge position 1008 and the hole right edge position 1012 (S2103).

図22、図23を用いて信号波形702aによる下層パターンの測長方法を説明する。信号波形702aは左右のホールエッジセグメント2201、2202の間のセグメントが無い場合である。まずホール左エッジセグメント2201の左端位置1205を始点にx増加方向に変曲点の位置2204を検出し、パターン左エッジとする(S2301)。続いてホール右エッジセグメント2202内の最小信号値位置2205を検出し(S2302)、位置2205とホール右エッジセグメント2202の左端位置で定まるパターン右エッジ検出区間2203での信号値の最大値2206、最小値2207を検出し、検出した信号レベル2206、2207を用い、この二つのレベルを予め指定された比率で内分するしきい値2208を求め、しきい値2208によりホールの右エッジ位置2209を検出する(S2303)。最後にホール左エッジ位置2204とホール右エッジ位置2209からホール幅を求める(S2304)。
前述のホールとパターンの位置ずれ量、あるいは上層と下層の合わせずれ量は、実施例1で説明したホールの左右のエッジ位置も使い、ホールの左エッジとパターン左エッジの距離、あるいは、ホールの右エッジとパターン右エッジの距離、あるいは、ホールの左エッジとパターン左エッジの距離と、ホールの右エッジとパターン右エッジの距離の平均、あるいはホールの左右のエッジ位置の中心位置とパターンの左右のエッジ位置の中心位置とのずれ量、などホールの左右のエッジ位置とパターンの左右のエッジ位置を組み合わせて計算することができる。
The lower layer pattern length measurement method using the signal waveform 702a will be described with reference to FIGS. The signal waveform 702a is a case where there is no segment between the left and right hole edge segments 2201 and 2202. First, an inflection point position 2204 is detected in the x increasing direction from the left end position 1205 of the hole left edge segment 2201 as a pattern left edge (S2301). Subsequently, the minimum signal value position 2205 in the hole right edge segment 2202 is detected (S2302), and the maximum value 2206 of the signal value in the pattern right edge detection section 2203 determined by the position 2205 and the left end position of the hole right edge segment 2202 is minimum. The value 2207 is detected, and the detected signal levels 2206 and 2207 are used to obtain a threshold value 2208 that internally divides the two levels at a predetermined ratio. The threshold value 2208 is used to detect the right edge position 2209 of the hole. (S2303). Finally, the hole width is obtained from the hole left edge position 2204 and the hole right edge position 2209 (S2304).
The above-described positional deviation between the hole and the pattern, or the misalignment between the upper layer and the lower layer, also uses the left and right edge positions described in the first embodiment, and the distance between the left edge of the hole and the left edge of the pattern, The distance between the right edge and the right edge of the pattern, or the distance between the left edge of the hole and the left edge of the pattern, the average of the distance between the right edge of the hole and the right edge of the pattern, or the center position of the left and right edge positions of the hole and the left and right of the pattern It is possible to calculate by combining the left and right edge positions of the hole and the left and right edge positions of the pattern, such as the amount of deviation of the edge position from the center position.

実施例2で述べた計測のための画像データ及び画像データから得られたデータの処理手順を、図1で示した測長SEM、及び図2で示した画像処理部上で実施する方法は、実施例1で述べたホール幅の検出と同様である。   The method for performing the image data for measurement described in the second embodiment and the processing procedure of the data obtained from the image data on the length measurement SEM shown in FIG. 1 and the image processing unit shown in FIG. This is the same as the hole width detection described in the first embodiment.

パターンエッジの検出結果の表示は、図16、図17に準ずる。すなわち、検出されたパターンエッジの位置を図16の1603、図17の1703のようにホールエッジ検出結果に重畳して、あるいは単独で示し、パターンエッジ検出のためのL0%、L50%,R0%,R50%で示される表示もホールエッジ検出のための表示に重畳する、あるいは単独で示す。   The display of the pattern edge detection result conforms to FIGS. 16 and 17. That is, the position of the detected pattern edge is superimposed on the hole edge detection result as shown by 1603 in FIG. 16 or 1703 in FIG. 17, or is shown alone, and L0%, L50%, R0% for pattern edge detection. , R50% is also superimposed on the display for hole edge detection, or is displayed alone.

本発明によれば、電子線顕微鏡画像により、半導体ウェーハのパターンニングされた層上に形成されたホールパターンの寸法とともに、ホール底の配線パターンの幅およびホールと配線のずれを安定、かつ高精度に計測することが可能となる。   According to the present invention, the electron beam microscopic image enables stable and high accuracy of the hole pattern formed on the patterned layer of the semiconductor wafer, as well as the width of the wiring pattern at the bottom of the hole and the deviation between the hole and the wiring. It becomes possible to measure.

100…測長SEM,101…電子ビーム,102…電子銃,103…コンデンサレンズ,104…偏向コイル,105…対物レンズ,106…ステージ,107…ウェーハ,108…検出器,109…A/Dコンバータ,110…画像処理部,111…ステージコントローラ,112…電子光学系制御部,113…全体制御部,114…制御端末,200…入出力I/F,201…画像処理制御部,202…演算部,203…メモリ,204…バス,205…データ入力I/F DESCRIPTION OF SYMBOLS 100 ... Measuring SEM, 101 ... Electron beam, 102 ... Electron gun, 103 ... Condenser lens, 104 ... Deflection coil, 105 ... Objective lens, 106 ... Stage, 107 ... Wafer, 108 ... Detector, 109 ... A / D converter , 110 ... Image processing unit, 111 ... Stage controller, 112 ... Electro-optical system control unit, 113 ... Overall control unit, 114 ... Control terminal, 200 ... Input / output I / F, 201 ... Image processing control unit, 202 ... Calculation unit , 203 ... memory, 204 ... bus, 205 ... data input I / F

Claims (12)

半導体ウェーハ上に形成されたパターンを撮像する撮像ステップと、 前記撮像ステップにて撮像した撮像画像から、該パターンの幅を計測するための信号波形を生成する信号波形生成ステップと、
前記信号波形生成ステップにて生成した信号波形の局所最大値に関する情報に基づき、該信号波形上のホールエッジ検出範囲を決定するホールエッジ検出範囲決定ステップと、
前記ホールエッジ検出範囲決定ステップにて決定したホールエッジ検出範囲に関連する情報を表示する表示ステップと、を有する半導体パターン計測方法。
An imaging step of imaging a pattern formed on a semiconductor wafer; a signal waveform generation step of generating a signal waveform for measuring the width of the pattern from the captured image captured in the imaging step;
A hole edge detection range determination step for determining a hole edge detection range on the signal waveform based on information on the local maximum value of the signal waveform generated in the signal waveform generation step;
And a display step for displaying information related to the hole edge detection range determined in the hole edge detection range determination step.
前記ホールエッジ検出範囲決定ステップでは、前記信号波形生成ステップにて生成した信号波形の局所最大値の個数に基づき、該信号波形上のホールエッジ検出範囲を決定することを特徴とする請求項1記載の半導体パターン計測方法。   2. The hole edge detection range determining step determines the hole edge detection range on the signal waveform based on the number of local maximum values of the signal waveform generated in the signal waveform generation step. Semiconductor pattern measurement method. 前記ホールエッジ検出範囲決定ステップでは、前記信号波形生成ステップにて生成した信号波形の局所最大値位置に基づき分割した分割数を用いることを特徴とする請求項1記載の半導体パターン計測方法。   2. The semiconductor pattern measurement method according to claim 1, wherein in the hole edge detection range determination step, the number of divisions based on the local maximum value position of the signal waveform generated in the signal waveform generation step is used. 前記ホールエッジ検出範囲決定ステップでは、前記信号波形生成ステップにて生成した信号波形の局所最大値位置で分割した結果、ホールエッジが含まれる区間に挟まれる区間の数を用いることを特徴とする請求項1記載の半導体パターン計測方法。   The hall edge detection range determination step uses the number of sections sandwiched between sections including a hole edge as a result of division at the local maximum value position of the signal waveform generated in the signal waveform generation step. Item 2. A semiconductor pattern measurement method according to Item 1. 前記表示ステップでは、前記ホールエッジ検出範囲決定ステップにて決定したホールエッジ検出範囲における信号最小値のレベル、または、該ホールエッジ検出範囲における信号最小値の位置に関する情報を表示することを特徴とする請求項1記載の半導体パターン計測方法。   In the display step, information regarding the level of the signal minimum value in the hole edge detection range determined in the hole edge detection range determination step or the position of the signal minimum value in the hole edge detection range is displayed. The semiconductor pattern measuring method according to claim 1. 前記表示ステップでは、該信号波形の分割結果を表示することを特徴とする請求項3または4に記載の半導体パターン計測方法。   5. The semiconductor pattern measuring method according to claim 3, wherein the display step displays a division result of the signal waveform. 前記表示ステップでは、該パターンのエッジ位置を表示することを特徴とする請求項5または6に記載の半導体パターン計測方法。   The semiconductor pattern measuring method according to claim 5, wherein the display step displays an edge position of the pattern. 該半導体ウェーハ上に形成されたパターンは、配線の上に形成されたホールであることを特徴とする請求項1乃至7のいずれかに記載の半導体パターン計測方法。   8. The semiconductor pattern measuring method according to claim 1, wherein the pattern formed on the semiconductor wafer is a hole formed on the wiring. 該半導体ウェーハ上に形成されたパターンは、凸状の構造であり、該パターンの上に別の構造物が重畳していることを特徴とする請求項1乃至7のいずれかに記載の半導体パターン計測方法。   The semiconductor pattern according to claim 1, wherein the pattern formed on the semiconductor wafer has a convex structure, and another structure is superimposed on the pattern. Measurement method. 請求項8記載の該半導体ウェーハ上に形成されたパターン、はたは、請求項9記載の該別の構造物の幅を計測することを特徴とする請求項8または9に記載の半導体パターン計測方法。   10. The semiconductor pattern measurement according to claim 8, wherein the pattern formed on the semiconductor wafer according to claim 8 or the width of the other structure according to claim 9 is measured. Method. 請求項8記載のホールと該半導体ウェーハ上に形成されたパターンの位置ずれ、または、請求項9記載の該半導体ウェーハ上に形成されたパターンと該重畳する構造物の位置ずれを計測することを特徴とする請求項8または9に記載の半導体パターン計測方法。   The positional deviation between the hole according to claim 8 and the pattern formed on the semiconductor wafer, or the positional deviation between the pattern formed on the semiconductor wafer according to claim 9 and the overlapping structure is measured. The semiconductor pattern measuring method according to claim 8 or 9, characterized in that 半導体ウェーハ上に形成されたパターンを撮像する撮像部と、
前記撮像部にて撮像した撮像画像から、該パターンの幅を計測するための信号波形を生成する信号波形生成部と、
前記信号波形生成部にて生成した信号波形の局所最大値に関する情報に基づき、該信号波形上のホールエッジ検出範囲を決定するホールエッジ検出範囲決定部と、
前記ホールエッジ検出範囲決定部にて決定したホールエッジ検出範囲に関連する情報を表示する表示部と、
を有する半導体パターン計測装置。
An imaging unit for imaging a pattern formed on a semiconductor wafer;
A signal waveform generation unit that generates a signal waveform for measuring the width of the pattern from the captured image captured by the imaging unit;
A hole edge detection range determination unit for determining a hole edge detection range on the signal waveform based on information on the local maximum value of the signal waveform generated by the signal waveform generation unit;
A display unit for displaying information related to the hole edge detection range determined by the hole edge detection range determination unit;
A semiconductor pattern measuring apparatus.
JP2013036579A 2013-02-27 2013-02-27 Semiconductor pattern measurement method and device Pending JP2014163860A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013036579A JP2014163860A (en) 2013-02-27 2013-02-27 Semiconductor pattern measurement method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013036579A JP2014163860A (en) 2013-02-27 2013-02-27 Semiconductor pattern measurement method and device

Publications (1)

Publication Number Publication Date
JP2014163860A true JP2014163860A (en) 2014-09-08

Family

ID=51614588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013036579A Pending JP2014163860A (en) 2013-02-27 2013-02-27 Semiconductor pattern measurement method and device

Country Status (1)

Country Link
JP (1) JP2014163860A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095019A (en) 2016-01-29 2018-08-24 가부시키가이샤 히다치 하이테크놀로지즈 Charged particle beam device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095019A (en) 2016-01-29 2018-08-24 가부시키가이샤 히다치 하이테크놀로지즈 Charged particle beam device
US10984980B2 (en) 2016-01-29 2021-04-20 Hitachi High-Tech Corporation Charged particle beam device for imaging vias inside trenches

Similar Documents

Publication Publication Date Title
US8110800B2 (en) Scanning electron microscope system and method for measuring dimensions of patterns formed on semiconductor device by using the system
US11239052B2 (en) Charged particle beam device
JP5156619B2 (en) Sample size inspection / measurement method and sample size inspection / measurement device
KR101417696B1 (en) Pattern measuring method, pattern measuring apparatus, and recording medium
US20160035538A1 (en) Pattern Shape Evaluation Method, Semiconductor Device Manufacturing Method, and Pattern Shape Evaluation Device
JP2008058166A (en) Method of measuring misalignment of pattern and device for measuring the pattern
EP3594618A1 (en) Three-dimensional shape measurement device, three-dimensional shape measurement method, and program
KR102137454B1 (en) Overlay error measurement device, and computer program
KR101808470B1 (en) Pattern measurement device and computer program
JP5663195B2 (en) PATTERN DIMENSION MEASURING METHOD, PATTERN DIMENSION MEASURING DEVICE, PROGRAM FOR EXECUTING PATTERN DIMENSION MEASURING METHOD, AND RECORDING MEDIUM CONTAINING THE PROGRAM
US20140312225A1 (en) Defect inspection apparatus and defect inspection method
JP2014163860A (en) Semiconductor pattern measurement method and device
TW201917769A (en) Charged particle ray device and cross-sectional shape estimation program
US9316492B2 (en) Reducing the impact of charged particle beams in critical dimension analysis
JP2013200319A (en) Electron microscope system and pattern dimension measuring method using the same
JP2009014519A (en) Area measuring method and area measuring program
JP2005069953A (en) Apparatus and method for shape measuring
Zhang et al. Pattern quality and defect evaluation based on cross correlation and power spectral density methods
TWI489511B (en) A measurement method, an image processing device, and a charged particle beam device
US10937628B2 (en) Charged particle beam device
TW201544791A (en) Method and system of pattern dimension measurement using charged particle beam
JP6224467B2 (en) Pattern evaluation apparatus and scanning electron microscope
US20110249108A1 (en) Mask inspection apparatus and mask inspection method
JP2017020981A (en) Pattern measuring apparatus and computer program
JP2013164356A (en) Charged particle beam device, and operation condition setting device of charged particle beam device