JP2014160761A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2014160761A JP2014160761A JP2013031073A JP2013031073A JP2014160761A JP 2014160761 A JP2014160761 A JP 2014160761A JP 2013031073 A JP2013031073 A JP 2013031073A JP 2013031073 A JP2013031073 A JP 2013031073A JP 2014160761 A JP2014160761 A JP 2014160761A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- electrode layer
- field plate
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、半導体装置に関するものである。 The present invention relates to a semiconductor device.
従来、2次元電子ガス(2DEG)層を電流経路とした半導体装置において、電子走行層がGaNからなり、電子供給層がAlGaNからなる半導体積層部上に、GaNからなるフィールドプレート層が形成され、電子供給層とフィールドプレート層とに接するように電極が形成された半導体装置が提案されている。(例えば特許文献1参照)。2DEG層を電流経路とする半導体装置においては、電極端部における電界集中により、素子の耐圧が低くなり、信頼性が損なわれるという問題がある。そのため、フィールドプレート層を形成し、フィールドプレート層下部の2DEG層の電子ガスを希薄にすることによって、電極端部における電界集中を緩和させている。 Conventionally, in a semiconductor device using a two-dimensional electron gas (2DEG) layer as a current path, an electron transit layer is made of GaN, and an electron supply layer is formed on a semiconductor stacked portion made of AlGaN, and a field plate layer made of GaN is formed, There has been proposed a semiconductor device in which an electrode is formed so as to be in contact with an electron supply layer and a field plate layer. (For example, refer to Patent Document 1). In a semiconductor device using the 2DEG layer as a current path, there is a problem that the breakdown voltage of the element is lowered due to electric field concentration at the electrode end, and reliability is impaired. For this reason, the field plate layer is formed, and the electron gas in the 2DEG layer below the field plate layer is diluted to reduce the electric field concentration at the electrode end.
図18は、従来技術に係る半導体装置の断面を表す模式図である。図18に示す窒化物半導体装置1000は、ショットキーバリアダイオード(SBD)であって、半導体積層部1001とショットキー接触するアノード電極1003と、半導体積層部1001とオーミック接触するカソード電極1004を備える。さらに、アノード電極1003は、下部電極層1003aと上部電極層1003bとによって構成される。下部電極層1003aは、半導体積層部1001およびフィールドプレート層1002とショットキー接触し、下部電極層1003a上に形成された上部電極層1003bは、配線電極との接合をよくするために形成される(例えば特許文献2参照)。
FIG. 18 is a schematic diagram illustrating a cross section of a semiconductor device according to the related art. A
しかしながら、このように下部電極層1003aの上部に上部電極層1003bを形成すると、上部電極層1003bがフィールドプレート層1002と接触し、該接触部から大きなリーク電流が生じてしまうということが、本発明者らによって明らかとなった。
However, when the
本発明は、上記に鑑みてなされたものであって、リーク電流を抑制した半導体装置を提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a semiconductor device in which leakage current is suppressed.
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、窒化物半導体からなる電子走行層と、前記電子走行層上に形成され、前記電子走行層よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、前記電子供給層上の一部に形成され、前記電子供給層よりバンドギャップエネルギーが小さい窒化物半導体からなるフィールドプレート層と、前記電子供給層および前記フィールドプレート層と接するように形成され、前記電子供給層および前記フィールドプレート層とショットキー接触する金属からなる下部電極層と、前記下部電極層を覆うように形成され、前記下部電極層を形成する金属よりも仕事関数の小さい金属からなる上部電極層と、を有する電極と、を備え、前記電子供給層および前記フィールドプレート層と前記上部電極層とが離間していることを特徴とする。 In order to solve the above-described problems and achieve the object, a semiconductor device according to the present invention is formed on an electron transit layer made of a nitride semiconductor and the electron transit layer, and has a band gap larger than that of the electron transit layer. An electron supply layer made of a large nitride semiconductor, a field plate layer made of a nitride semiconductor having a band gap energy smaller than that of the electron supply layer formed on a part of the electron supply layer, the electron supply layer, and the field A lower electrode layer made of metal in Schottky contact with the electron supply layer and the field plate layer, and a metal formed to cover the lower electrode layer and forming the lower electrode layer; An upper electrode layer made of a metal having a lower work function than the electron supply layer and the field. Characterized in that the rate layer and the upper electrode layer are separated.
また、本発明に係る半導体装置は、上記発明において、前記上部電極層全体が前記下部電極層上の領域に形成され、前記フィールドプレート層と前記上部電極層との間に前記下部電極層が介在することによって、前記フィールドプレート層と前記上部電極層とが離間していることを特徴とする。 In the semiconductor device according to the present invention, in the above invention, the entire upper electrode layer is formed in a region on the lower electrode layer, and the lower electrode layer is interposed between the field plate layer and the upper electrode layer. By doing so, the field plate layer and the upper electrode layer are separated from each other.
また、本発明に係る半導体装置は、上記発明において、前記フィールドプレート層と前記上部電極層との間に絶縁膜が形成され、該絶縁膜によって前記フィールドプレート層と前記上部電極層とが離間していることを特徴とする。 In the semiconductor device according to the present invention, in the above invention, an insulating film is formed between the field plate layer and the upper electrode layer, and the field plate layer and the upper electrode layer are separated by the insulating film. It is characterized by.
また、本発明に係る半導体装置は、上記発明において、前記下部電極層および前記上部電極層は、リフトオフ法によって形成されることを特徴とする。 In the semiconductor device according to the present invention as set forth in the invention described above, the lower electrode layer and the upper electrode layer are formed by a lift-off method.
また、本発明に係る半導体装置は、上記発明において、前記絶縁膜が、前記フィールドプレート層よりも絶縁破壊電界強度が大きいことを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above invention, the insulating film has a higher breakdown field strength than the field plate layer.
また、本発明に係る半導体装置は、上記発明において、前記絶縁膜が、SiO2またはSiNxを含むこと特徴とする。 In the semiconductor device according to the present invention as set forth in the invention described above, the insulating film contains SiO 2 or SiN x .
また、本発明に係る半導体装置は、上記発明において、前記絶縁膜が、積層した2種類以上の膜からなることを特徴とする。 In the semiconductor device according to the present invention as set forth in the invention described above, the insulating film is formed of two or more kinds of stacked films.
また、本発明に係る半導体装置は、上記発明において、前記絶縁膜が、少なくとも一つ以上の階段部を有し、前記電極は前期階段部のうち少なくとも一つ以上の階段部に乗り上げていることを特徴とする。 In the semiconductor device according to the present invention, in the above invention, the insulating film has at least one or more stepped portions, and the electrodes run on at least one or more stepped portions of the previous stepped portions. It is characterized by.
また、本発明に係る半導体装置は、上記発明において、前記下部電極層がNiからなり、前記上部電極層がTiまたはAlからなることを特徴とする。 In the semiconductor device according to the present invention, the lower electrode layer is made of Ni and the upper electrode layer is made of Ti or Al.
また、本発明に係る半導体装置は、上記発明において、前記電極はアノード電極であり、前記電子供給層に接するように形成されたカソード電極を備え、ダイオードであることを特徴とする。 In the semiconductor device according to the present invention, the electrode is an anode electrode, a cathode electrode formed so as to be in contact with the electron supply layer, and a diode.
また、本発明に係る半導体装置は、上記発明において、前記電極は、ゲート電極であり、前記電子供給層に接するように形成され、前記ゲート電極を挟むように形成されたソース電極とドレイン電極とを備え、電界効果トランジスタであることを特徴とする。 In the semiconductor device according to the present invention, in the above invention, the electrode is a gate electrode, is formed so as to be in contact with the electron supply layer, and has a source electrode and a drain electrode formed so as to sandwich the gate electrode. And a field effect transistor.
本発明によれば、リーク電流を抑制した半導体装置を実現することができる。 According to the present invention, a semiconductor device in which leakage current is suppressed can be realized.
以下に、図面を参照して本発明に係る半導体装置の実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Embodiments of a semiconductor device according to the present invention will be described below with reference to the drawings. Note that the present invention is not limited to the embodiments. In the description of the drawings, the same or corresponding elements are appropriately denoted by the same reference numerals. Further, the drawings are schematic, and it should be noted that the relationship between the thickness and width of each layer, the ratio of each layer, and the like may differ from the actual situation. Even between the drawings, there are cases in which portions having different dimensional relationships and ratios are included.
(実施の形態1)
まず、本発明の実施の形態1に係る半導体装置について、従来技術に係る窒化物半導体装置1000と対比しながら説明する。図1は、本発明の実施の形態1に係る半導体装置の断面を表す模式図である。図1に示すとおり、窒化物半導体装置100は、従来技術に係る窒化物半導体装置1000と同様に、SBDであって、半導体積層部101とショットキー接触するアノード電極103と、半導体積層部101とオーミック接触するカソード電極104を備える。さらに、アノード電極103は、下部電極層103aと上部電極層103bとによって構成される。下部電極層103aは、半導体積層部101およびフィールドプレート層102とショットキー接触し、下部電極層103a上に形成された上部電極層103bは、配線電極との接合をよくするために形成される。一方、本窒化物半導体装置100は、従来技術に係る窒化物半導体装置1000と異なり、2層からなる絶縁膜105によって、フィールドプレート層102と上部電極層103bとが離間している。
(Embodiment 1)
First, the semiconductor device according to the first embodiment of the present invention will be described in comparison with the
次に、本発明の実施の形態1に係る窒化物半導体装置100の構造について説明する。はじめに、本実施の形態1に係る窒化物半導体装置100を構成する半導体積層部101について説明する。図2は、本発明の実施の形態1に係る半導体装置における半導体積層部の断面を表す模式図である。半導体積層部101は、シリコン(Si)からなる基板11の上に、バッファ層12として、AlN層とGaN層とが交互に複数層積層されている。ただし、基板はSiに限らず、サファイア、SiC、ZnO、GaN等であってもよい。
Next, the structure of
さらに、バッファ層12上に、GaNからなる電子走行層13と、AlGaNからなる電子供給層14とが順次積層されている。電子供給層14を構成するAlGaNはAlNとGaNの混晶であり、電子走行層13を構成するGaNよりバンドギャップエネルギーが大きく、その構成比によってバンドギャップや自発分極、ピエゾ分極の特性が変化する。電子供給層14は、例えばAl0.25Ga0.75Nの単層である。ただし、電子供給層14はAlGaN単層に限らず、AlN層とGaN層を複数層交互に積層させた疑似混晶層であってもよい。その場合は、疑似混晶層を厚さ方向で平均した時のバンドギャップエネルギーが電子走行層より大きければ良い。また、疑似混晶層中に2DEGが発生しない程度にAlN層とGaN層の厚さを調整してもよい。
Further, an
電子走行層13の電子供給層14との界面には、電子供給層14のAl組成比と厚さとを制御することによってその濃度が制御された2DEG層13aが形成されている。この2DEG層13aが電子を流す電流経路となる。この2DEG層13aは、電子の不純物散乱が小さいため、高移動度で低抵抗の電気伝導層となり、電子供給層14上に形成された電極間の電流経路を提供する。これによって、半導体積層部101が構成される。なお、後に説明する各実施の形態に係る半導体積層部201、301、401、501、601および従来技術に係る半導体積層部1001は、半導体積層部101と同一の構造であるから説明を省略する。
At the interface between the
次に、半導体積層部101上の一部に、半導体積層部101の最表部である電子供給層14よりもバンドギャップエネルギーが小さい、例えば、電子供給層14よりAl組成比の低いAlGaNやGaN等からなるフィールドプレート層102が形成されている。さらに、SBDを構成するため、電子供給層14およびフィールドプレート層102とショットキー接触するアノード電極103と、電子供給層14とオーミック接触するカソード電極104とが形成されている。ここで、アノード電極103は、電子供給層14およびフィールドプレート層102とショットキー接触する、例えば、Niからなる下部電極層103aと、配線電極と接合のよい、例えば、TiまたはAlからなる上部電極層103bとによって構成される。
Next, a part of the semiconductor stacked
ここで、本実施の形態1に係る窒化物半導体装置100と、従来技術に係る窒化物半導体装置1000とを比較すると、本実施の形態1に係る窒化物半導体装置100には、絶縁膜105が形成されている。絶縁膜105は、例えば、SiO2からなり、図1に示すような階段部を有していてもよい。このような階段部には、電極端に発生する電界集中を分散させる効果がある。この絶縁膜105によって、フィールドプレート層102と上部電極層103bとが離間している。また、絶縁膜105はSiO2に限らず、SiNxとしても良い。
Here, when the
また、上記実施の形態において、SiO2と記載しているものは、一般的な呼称としてSiO2と呼ばれるものの集合を指す。つまり、例えば、PCVDでSiO2を形成する際に窒素が一部混入するなどしたSiONなども含む。 Further, in the above embodiment, what is described as SiO 2, it refers to a collection of what is referred to as SiO 2 as a general designation. That is, for example, it includes SiON in which nitrogen is partially mixed when SiO 2 is formed by PCVD.
つぎに、本実施の形態1に係る窒化物半導体装置100の動作について、従来技術に係る窒化物半導体装置1000の動作と対比しながら説明する。まず、従来技術に係る窒化物半導体装置1000のアノード電極1003とカソード電極1004とに電圧をかけると、アノード電極1003からカソード電極1004に向かう正方向の電圧に対しては電流が流れる。一方、逆方向の電圧に対して、SBDである窒化物半導体装置1000は、アノード電極1003のショットキー障壁により、電流が流れないことが望ましい。しかしながら、図18に示すとおり、窒化物半導体装置1000は、上部電極層1003bとフィールドプレート層1002とが接している。このため、上部電極層1003bを形成する金属の仕事関数が、下部電極層1003aを形成する金属の仕事関数より小さい場合、逆方向の電圧がかかるとフィールドプレート層1002から、下部電極層1003aよりもショットキー障壁が小さい上部電極層1003bを経由して電流が流れ、大きなリーク電流が発生してしまう。
Next, the operation of
一方、本実施の形態1に係る窒化物半導体装置100においては、絶縁膜105が形成されているため、上部電極層103bとフィールドプレート層102とが離間している。したがって、フィールドプレート層102から上部電極層103bへと流れるリーク電流は発生しない。これにより、リーク電流を抑制した半導体装置を実現することができる。
On the other hand, in
リーク電流は、例えばダイオードにおいて、整流作用に直接影響を与えるため、実用上極めて重要なパラメータである。このようなリーク電流の発生は、これまで全く明らかにされておらず、本発明者らの研究によって新たに明らかとなり、さらに、本発明によって解決する手段が提示された。 Leakage current is a very important parameter for practical use because it directly affects the rectification action in a diode, for example. The occurrence of such a leak current has not been clarified at all so far, and has been newly clarified by the present inventors' research, and further, means for solving by the present invention have been presented.
さらに、このような半導体装置においては、上述したとおり、アノード電極の電極端部で電界集中が発生し、耐圧が低下することから半導体装置の信頼性が損なわれるという問題が指摘されている。そのため、本実施の形態1に係る窒化物半導体装置100は、フィールドプレート層102を形成し、フィールドプレート層102下部の2DEG層の電子ガスを希薄にすることによって、電極端部の電界集中を緩和させる構造としている。さらに、絶縁膜105に階段部を設けることによって、電界集中を分散させている。
Furthermore, in such a semiconductor device, as described above, there is a problem that the reliability of the semiconductor device is impaired because electric field concentration occurs at the electrode end portion of the anode electrode and the breakdown voltage decreases. Therefore, the
ここで、本実施の形態1に係る窒化物半導体装置100において、フィールドプレート層102を構成するGaNの絶縁破壊電界強度は、3.3MV/cm程度であるのに対し、絶縁膜105を構成するSiO2の絶縁破壊電界強度は、9MV/cm程度である。したがって、本実施の形態1に係る窒化物半導体装置100において、電界集中の起こりやすいアノード電極103の端部が、絶縁破壊電界強度の大きいSiO2と接している。これによって、本実施の形態1に係る窒化物半導体装置100は、リーク電流を抑制しただけでなく、耐圧も改善された信頼性の高い半導体装置を実現している。
Here, in the
以上説明したように、本実施の形態1に係る窒化物半導体装置100は、リーク電流を抑制し、さらに、信頼性の高い半導体装置である。
As described above, the
次に、本実施の形態1に係る窒化物半導体装置100の製造方法について説明する。図3〜12は、本発明の実施の形態1に係る半導体装置の製造方法の一例を説明する図である。はじめに、図3に示すとおり、半導体積層部101を準備する。半導体積層部101は、支持基板としてSiからなる基板11上にAlN層とGaN層とを交互に複数層成膜することで、膜厚が例えば2μm程度のバッファ層12を形成する。続いて、バッファ層12上に、GaNからなる電子走行層13を膜厚が例えば1μm程度となるように形成する。なお、バッファ層12中の各薄膜および電子走行層13の成膜には、例えば有機金属気相成長法(MOCVD法)を用いることができる。ただし、これに限定されず、例えばハイドライド気相成長法(HVPE法)や分子線エピタキシー法(MBE法)など、種々の成膜方法を用いてよい。
Next, a method for manufacturing the
つぎに、電子走行層13に、Al0.25Ga0.75N膜を成膜することで、膜厚が例えば25nm程度のAlGaNからなる電子供給層14を形成する。電子供給層14の成膜には、電子走行層13と同様に、MOCVD法の他、例えばHVPE法やMBE法などの種々の成膜方法を用いることができる。ただし、本実施の形態では、膜中の炭素(C)濃度が2×1017cm−3程度以上、例えば2.5×1017cm−3程度となるように電子供給層14を形成する。アクセプタとしてCを含む電子供給層14は、例えばMOCVD法を用いる場合、有機金属元素に含まれるCによるオートドーピングにより形成することができる。
Next, by forming an Al 0.25 Ga 0.75 N film on the
以上のように基板11上に、バッファ層12を挟んで電子走行層13と電子供給層14とからなる半導体積層部101を形成する。さらに、図4に示すとおり、フォトレジストをエッチングマスクとして用いるフォトリソグラフィ工程によって、半導体積層部101上の一部にGaNからなるフィールドプレート層102を形成する。
As described above, the semiconductor stacked
ここで、リフトオフ法によってカソード電極104を形成する。はじめに、図5に示すとおり、カソード電極104を形成すべき領域以外の領域にレジストRを形成する。その後、図6に示すとおり、カソード電極104となる金属として、Ti及びAlをこの順に蒸着させる。ここで、レジストRを除去すると、図7に示すとおり、カソード電極104が形成される。
Here, the
次に、図8に示すとおり、フォトレジストをエッチングマスクとして用いるフォトリソグラフィ工程によって、絶縁膜105を形成する。さらに、絶縁膜105は電界集中を緩和するために、階段部を有することが好ましく、図9に示すとおり、2層からなる絶縁膜105には階段部が形成される。
Next, as shown in FIG. 8, the insulating
次に、アノード電極103を形成する。まず、アノード電極103を形成するために、図10に示すとおり、アノード電極103を形成すべき領域以外の領域にレジストRを形成する。その後、図11に示すとおり、アノード電極103の下部電極層103aとなる金属として、Niを蒸着させる。このとき、レジストRの影となる部分には、金属が蒸着されない領域が形成される。さらに、上部電極層103bとなる金属としてAlを蒸着させる。すると、下部電極層103aが、形成されなかった領域に上部電極層103bが、覆いかぶさるように形成される。このとき、本実施の形態1に係る窒化物半導体装置100においては、図12に示すとおり、上部電極層103bの端部と絶縁膜105とが接触している。一方、絶縁膜を有しない従来技術に係る窒化物半導体装置1000においては、上部電極層1003bの端部とフィールドプレート層1002が接触することとなり、この接触部からリーク電流が生じてしまう。このように、本実施の形態1に係る窒化物半導体装置100は、リーク電流を抑制している。さらに、本実施の形態1に係る窒化物半導体装置100は、アノード電極103の端部が、絶縁破壊電界強度の高いSiO2と接していることによって、耐圧が高く、信頼性の高い半導体装置を実現している。
Next, the
以上のように、本実施の形態1に係る窒化物半導体装置100が製造され、リーク電流が抑制され、さらに、信頼性も高い半導体装置が実現される。
As described above, the
(実施の形態2)
次に本発明の実施の形態2に係る窒化物半導体装置200について説明する。図13は、本発明の実施の形態2に係る半導体装置の断面を表す模式図である。図13に示すとおり、本実施の形態2に係る窒化物半導体装置200は、SBDであって、半導体積層部201上に、アノード電極203およびカソード電極204が形成されている。アノード電極203は、下部電極層203aと上部電極層203bとからなる。また、電界集中を緩和させるため、フィールドプレート層202および絶縁膜205が形成されている。ここで、絶縁膜205は、SiNxからなる絶縁膜205aとSiO2からなる絶縁膜205bとの2層からなる。これによって、本実施の形態2に係る窒化物半導体装置200は、フィールドプレート層202と上部電極層203bとが離間し、リーク電流を抑制した半導体装置を実現している。この場合、半導体層上にSiNxからなる絶縁膜205aが形成されていることで、界面準位の密度が小さくなり、コラプスを低く抑えられるという効果が得られる。
(Embodiment 2)
Next, the
(実施の形態3)
次に本発明の実施の形態3に係る窒化物半導体装置300について説明する。図14は、本発明の実施の形態3に係る半導体装置の断面を表す模式図である。図14に示すとおり、本実施の形態3に係る窒化物半導体装置300は、SBDであって、半導体積層部301上に、アノード電極303およびカソード電極304が形成されている。アノード電極303は、下部電極層303aと上部電極層303bとからなる。また、電界集中を緩和させるため、フィールドプレート層302および絶縁膜305が形成されている。ここで、絶縁膜305は、実施の形態2とは逆に、SiO2からなる絶縁膜305aとSiNxからなる絶縁膜305bとの2層からなる。これによって、本実施の形態3に係る窒化物半導体装置300は、フィールドプレート層302と上部電極層303bとが離間し、リーク電流を抑制した半導体装置を実現している。
(Embodiment 3)
Next, a
以上、実施の形態2および実施の形態3のように、絶縁膜は2種類以上の組成の異なる層によって形成されていてもよい。これによって、リーク電流を抑制しただけでなく、電界集中が発生しやすい領域に、より絶縁破壊電界強度が高い材料を用い、高耐圧で信頼性の高い半導体装置を実現することができる。 As described above, as in the second and third embodiments, the insulating film may be formed of two or more layers having different compositions. As a result, a semiconductor device having a high breakdown voltage and high reliability can be realized by using a material having a higher dielectric breakdown electric field strength in a region where electric field concentration is likely to occur, as well as suppressing leakage current.
(実施の形態4)
次に本発明の実施の形態4に係る窒化物半導体装置400について説明する。図15は、本発明の実施の形態4に係る半導体装置の断面を表す図である。図15に示すとおり、本実施の形態4に係る窒化物半導体装置400は、SBDであって、半導体積層部401上に、アノード電極403およびカソード電極404が形成されている。アノード電極403は、下部電極層403aと上部電極層403bとからなる。また、電界集中を緩和させるため、フィールドプレート層402が形成されている。ここで、窒化物半導体装置400は、絶縁膜を有さないが、上部電極層403b全体が下部電極層403a上の領域に形成されている。このとき、フィールドプレート層402と上部電極層403bとの間には、必ず下部電極層403aが介在する。すなわち、フィールドプレート層402と上部電極層403bとが離間している。これによって、本実施の形態4に係る窒化物半導体装置400は、フィールドプレート層402と上部電極層403bとが離間し、リーク電流を抑制した半導体装置を実現している。このように、絶縁膜によらず、構造的にフィールドプレート層と上部電極層とを離間することによってもリーク電流を抑制することができる。
(Embodiment 4)
Next, a
次に、本実施の形態4に係る窒化物半導体装置400の製造方法について説明する。半導体積層部401を準備し、その上にフィールドプレート層402を積層するまでは、図3〜4に示した実施の形態1に係る窒化物半導体装置100の製造方法と同一である。ここで、リフトオフ法を用いて電極を形成すると、実施の形態1の製造方法で説明したように、上部電極層とフィールドプレート層とが接触してしまう。そこで、例えば、ドライエッチングによって、本実施の形態4に係る窒化物半導体装置400を実現することができる。はじめに、半導体積層部401および半導体積層部401上に形成されたフィールドプレート層402の上に、アノード電極403の下部電極層403aとなる、例えば、Niを一様に蒸着する。次に、下部電極層403aを形成すべき領域をマスクで覆い、それ以外の領域のNiをドライエッチングによって除去する。さらに、その上に、アノード電極403の上部電極層403bおよびカソード電極404となる、例えば、TiまたはAlを一様に蒸着する。そして、上部電極層403bを形成すべき領域をマスクで覆い、それ以外の領域のTiまたはAlをドライエッチングによって除去する。これによって、本実施の形態4に係る窒化物半導体装置400が実現される。
Next, a method for manufacturing the
(実施の形態5)
次に本発明の実施の形態5に係る窒化物半導体装置500について説明する。図16は、本発明の実施の形態5に係る半導体装置の断面を表す模式図である。図16に示すとおり、本実施の形態5に係る窒化物半導体装置500は、SBDであって、半導体積層部501上に、アノード電極503およびカソード電極504が形成されている。アノード電極503は、下部電極層503aと上部電極層503bとからなる。また、電界集中を緩和させるため、フィールドプレート層502および絶縁膜505が形成されている。ここで、SiO2からなる絶縁膜505によって、フィールドプレート層502と上部電極層503bとが離間し、かつ、上部電極層503b全体が下部電極層503a上の領域に形成されている。これによって、本実施の形態5に係る窒化物半導体装置500は、フィールドプレート層502と上部電極層503bとが離間し、リーク電流を抑制した半導体装置を実現している。このように、実施の形態1と実施の形態4の構成を兼ね備えた構造によっても、リーク電流を抑制するという本発明の効果を発揮することができる。
また絶縁膜505は、3層からなり階段部が2段形成されている。このように、電界集中をより分散させるため、階段部を複数形成しても良い。
(Embodiment 5)
Next, a
The insulating
(実施の形態6)
次に本発明の実施の形態6に係る窒化物半導体装置600について説明する。図17は、本発明の実施の形態6に係る半導体装置の断面を表す模式図である。図17に示すとおり、本実施の形態6に係る窒化物半導体装置600は、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)である。半導体積層部601上に、下部電極層603aと上部電極層603bとの2層からなるゲート電極603gが形成されている。ゲート電極603gの上部電極層603bは、SiO2からなり、2層からなる絶縁膜605によって、フィールドプレート層602と離間されている。また、ゲート電極603gを挟むように、ソース電極604sとドレイン電極604dとが形成されている。これによって、本実施の形態6に係る窒化物半導体装置600は、フィールドプレート層602と上部電極層603bとが離間し、リーク電流を抑制したHEMTである半導体装置を実現している。さらに、ゲート電極603gの端部が、絶縁破壊電界強度の高いSiO2と接していることによって、高耐圧で信頼性の高い半導体装置を実現している。
(Embodiment 6)
Next, a
以上、説明したように、本実施の形態によれば、リーク電流を抑制した半導体装置を提供することができる。 As described above, according to the present embodiment, it is possible to provide a semiconductor device in which leakage current is suppressed.
なお、ダイオードのアノード電極およびトランジスタのゲート電極の下部電極層は、半導体積層部の最表部およびフィールドプレート層とショットキー接触する電極であり、例えばNiで形成される。ただし、本発明はこれに限定されず、例えばニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タングステン(W)、金(Au)、銀(Ag)、銅(Cu)、タンタル(Ta)、アルミニウム(Al)のうち少なくとも1つを含む金属膜、または、Ni、Pt、Pd、W、Au、Ag、Cu、Ta、Alのうち少なくとも1つを含む合金よりなる金属膜のうち、少なくとも1つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いてもよい。 The lower electrode layer of the anode electrode of the diode and the gate electrode of the transistor is an electrode that makes Schottky contact with the outermost surface portion of the semiconductor stacked portion and the field plate layer, and is formed of, for example, Ni. However, the present invention is not limited to this. For example, nickel (Ni), platinum (Pt), palladium (Pd), tungsten (W), gold (Au), silver (Ag), copper (Cu), tantalum (Ta ), A metal film containing at least one of aluminum (Al), or a metal film made of an alloy containing at least one of Ni, Pt, Pd, W, Au, Ag, Cu, Ta, and Al, Any metal material that satisfies the above conditions, such as a metal film including at least one, may be used.
また、ダイオードのアノード電極およびトランジスタのゲート電極の上部電極層は、下部電極層より仕事関数の小さい金属からなり、例えばTiやAlである。ただし、本発明ではこれに限定されず、例えばチタニウム(Ti)、アルミニウム(Al)のうち少なくとも1つを含む金属膜、Ti、Alのうち少なくとも1つを含む合金よりなる金属膜、または、Ti、Alのうち少なくとも1つを含むシリサイド合金よりなる金属膜のうち、少なくとも1つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いてもよい。 Further, the upper electrode layer of the anode electrode of the diode and the gate electrode of the transistor is made of a metal having a work function smaller than that of the lower electrode layer, and is, for example, Ti or Al. However, the present invention is not limited to this. For example, a metal film containing at least one of titanium (Ti) and aluminum (Al), a metal film made of an alloy containing at least one of Ti and Al, or Ti Any metal material satisfying the above conditions may be used, such as a metal film made of a silicide alloy containing at least one of Al and a metal film containing at least one.
また、ダイオードのカソード電極およびトランジスタのソース電極およびドレイン電極は、半導体積層部の最表部とオーミック接触する、または、接触抵抗が十分に小さい状態で接触する電極であり、例えばAlである。ただし、本発明ではこれに限定されず、例えばチタニウム(Ti)、アルミニウム(Al)、シリコン(Si)、鉛(Pb)、クロム(Cr)、インジウム(In)、タンタル(Ta)のうち少なくとも1つを含む金属膜、Ti、Al、Si、Pb、Cr、In、Taのうち少なくとも1つを含む合金よりなる金属膜、または、Ti、Al、Si、Taのうち少なくとも1つを含むシリサイド合金よりなる金属膜のうち、少なくとも1つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いてもよい。 Further, the cathode electrode of the diode and the source electrode and drain electrode of the transistor are electrodes that are in ohmic contact with the outermost surface portion of the semiconductor stacked portion or in a state where the contact resistance is sufficiently small, and are, for example, Al. However, the present invention is not limited to this. For example, at least one of titanium (Ti), aluminum (Al), silicon (Si), lead (Pb), chromium (Cr), indium (In), and tantalum (Ta). A metal film made of an alloy containing at least one of Ti, Al, Si, Pb, Cr, In, Ta, or a silicide alloy containing at least one of Ti, Al, Si, Ta Any metal film satisfying the above conditions, such as a metal film including at least one of the metal films formed, may be used.
また、上記実施の形態では、本発明による半導体装置として、SBDおよびHEMTを例に挙げたが、本発明はこれに限定されず、MESFET(Metal Semiconductor FET)などの、種々の半導体装置に対して本発明を適用することが可能である。 In the above embodiment, the SBD and the HEMT are given as examples of the semiconductor device according to the present invention. However, the present invention is not limited to this, and various semiconductor devices such as a MESFET (Metal Semiconductor FET) are used. The present invention can be applied.
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。 Further, the present invention is not limited by the above embodiment. What was comprised combining each component mentioned above suitably is also contained in this invention. Further effects and modifications can be easily derived by those skilled in the art. Therefore, the broader aspect of the present invention is not limited to the above-described embodiment, and various modifications can be made.
11 基板
12 バッファ層
13 電子走行層
13a 2DEG層
14 電子供給層
100、200、300、400、500、600、1000 窒化物半導体装置
101、201、301、401、501、601、1001 半導体積層部
102、202、302、402、502、602、1002 フィールドプレート層
103、203、303、403、503、1003 アノード電極
103a、203a、303a、403a、503a、603a、1003a 下部電極層
103b、203b、303b、403b、503b、603b、1003b 上部電極層
603g ゲート電極
104、204、304、404、504、1004 カソード電極
604d ドレイン電極
604s ソース電極
105、205、205a、205b、305、305a、305b、505、605 絶縁膜
R レジスト
DESCRIPTION OF
Claims (11)
前記電子走行層上に形成され、前記電子走行層よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりバンドギャップエネルギーが小さい窒化物半導体からなるフィールドプレート層と、
前記電子供給層および前記フィールドプレート層と接するように形成され、前記電子供給層および前記フィールドプレート層とショットキー接触する金属からなる下部電極層と、
前記下部電極層を覆うように形成され、前記下部電極層を形成する金属よりも仕事関数の小さい金属からなる上部電極層と、を有する電極と、
を備え、
前記電子供給層および前記フィールドプレート層と前記上部電極層とが離間していることを特徴とする半導体装置。 An electron transit layer made of a nitride semiconductor;
An electron supply layer formed on the electron transit layer and made of a nitride semiconductor having a larger band gap than the electron transit layer;
A field plate layer formed on a part of the electron supply layer and made of a nitride semiconductor having a band gap energy smaller than that of the electron supply layer;
A lower electrode layer formed of metal in contact with the electron supply layer and the field plate layer, and made of a metal in Schottky contact with the electron supply layer and the field plate layer;
An electrode having an upper electrode layer formed to cover the lower electrode layer and made of a metal having a work function smaller than that of the metal forming the lower electrode layer;
With
The semiconductor device, wherein the electron supply layer and the field plate layer are separated from the upper electrode layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013031073A JP2014160761A (en) | 2013-02-20 | 2013-02-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013031073A JP2014160761A (en) | 2013-02-20 | 2013-02-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014160761A true JP2014160761A (en) | 2014-09-04 |
Family
ID=51612253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013031073A Pending JP2014160761A (en) | 2013-02-20 | 2013-02-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014160761A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018152583A (en) * | 2014-09-19 | 2018-09-27 | 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. | High electron mobility transistor |
WO2023276282A1 (en) * | 2021-06-29 | 2023-01-05 | 株式会社パウデック | Diode, power reception device, and power transmission system |
-
2013
- 2013-02-20 JP JP2013031073A patent/JP2014160761A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018152583A (en) * | 2014-09-19 | 2018-09-27 | 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. | High electron mobility transistor |
WO2023276282A1 (en) * | 2021-06-29 | 2023-01-05 | 株式会社パウデック | Diode, power reception device, and power transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI647846B (en) | Method of manufacturing a semiconductor device and the semiconductor device | |
JP5955519B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP6133191B2 (en) | Nitride semiconductor device, diode, and field effect transistor | |
JP5983999B2 (en) | Manufacturing method of semiconductor device | |
JP5309532B2 (en) | Nitride compound semiconductor devices | |
JP2013235873A (en) | Semiconductor device and method of manufacturing the same | |
JP2007329350A (en) | Semiconductor device | |
JP2012231108A (en) | Nitride semiconductor element and manufacturing method for the same | |
JP2019169552A (en) | Nitride semiconductor device | |
JP2009060049A (en) | Nitride compound semiconductor device | |
JPWO2012098635A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2023001273A (en) | Nitride semiconductor device | |
CN109524460A (en) | High hole mobility transistor | |
TW201935688A (en) | Semiconductor device | |
CN103296078B (en) | Enhancement mode GaN HEMT device having grid spacer and method for fabricating GaN HEMT device | |
TWI803845B (en) | Semiconductor structure | |
US20190237551A1 (en) | Nitride semiconductor device | |
US20230369448A1 (en) | High electron mobility transistor and method for fabricating the same | |
JP2014160761A (en) | Semiconductor device | |
JP2016039327A (en) | Nitride semiconductor device, diode, and field-effect transistor | |
JP2014110311A (en) | Semiconductor device | |
US20240014305A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
US20160079382A1 (en) | Semiconductor device | |
JP4729872B2 (en) | Method for manufacturing field effect transistor | |
KR102501473B1 (en) | Power semiconductor device and method of fabricating the same |