JP2014160739A - 半導体発光素子および製造方法 - Google Patents

半導体発光素子および製造方法 Download PDF

Info

Publication number
JP2014160739A
JP2014160739A JP2013030400A JP2013030400A JP2014160739A JP 2014160739 A JP2014160739 A JP 2014160739A JP 2013030400 A JP2013030400 A JP 2013030400A JP 2013030400 A JP2013030400 A JP 2013030400A JP 2014160739 A JP2014160739 A JP 2014160739A
Authority
JP
Japan
Prior art keywords
region
layer
barrier layer
electron barrier
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013030400A
Other languages
English (en)
Inventor
Kota Tokuda
耕太 徳田
Makoto Ota
誠 太田
Takayuki Kawasumi
孝行 河角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013030400A priority Critical patent/JP2014160739A/ja
Priority to US14/167,655 priority patent/US20140231838A1/en
Publication of JP2014160739A publication Critical patent/JP2014160739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

【課題】半導体レーザをより効率的に発光させることができるようにする。
【解決手段】IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、IIIＶ族化合物半導体から成る活性層と、ｐ型導電層と活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備え、電子障壁層が、活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域と、第１の領域の活性層から遠い界面に接して設けられ、第１の領域のバンドギャップよりも小さく、かつ第１の領域との界面からｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域とを備える。
【選択図】図１０

Description

本技術は、半導体発光素子および製造方法に関し、特に、半導体レーザをより効率的に発光させることができるようにする半導体発光素子および製造方法に関する。
近年、化合物半導体を用いた半導体発光素子が光ディスク用光源や照明光源として広く使用されている。また、光ディスクのさらなる大容量化、書き込み速度の向上や照明輝度の向上のために、より高出力、かつ信頼性の高い半導体発光素子の開発が進められている。
高出力の半導体発光素子には、低駆動電力による高出力が要求される。例えば、高輝度、高出力を得るために大電流を注入すると、半導体発光素子の効率が低下し駆動電力が大きくなってしまう。
半導体発光素子の効率が低下する要因の一つとして、注入電流の増加に伴い活性層で再結合せず、バリア層を越えてｐ型クラッド層側に電子キャリアがもれる電子オーバーフローによる損失が大きくなることがよく知られている。電子オーバーフロー量の大きい半導体発光素子は、閾値電流の増加や微分効率の低下をまねき、低駆動電力の実現が困難となる。
電子オーバーフローは、特に高温動作環境においてより顕著に発生する。高出力の半導体発光素子では、低出力の半導体発光素子の場合と比べて、素子の駆動温度が高くなるため、電子オーバーフローによる損失はさらに顕著となる。また、損失の増大は駆動時の素子の発熱量も増加させるため、熱による活性層や端面、パッケージへのダメージが大きくなることによる劣化を引き起こしやすくなり、信頼性の点からも問題となる。
そこで、例えば、活性層とｐ型クラッド層との間に、ｐ型クラッド層よりも大きなバンドギャップを持つ電子障壁層を設ける構造が提案されている（例えば、特許文献１参照）。
これにより、ｐ型クラッド層と活性層周辺に設けられるバリア層の界面に形成される伝導帯バンド不連続量（電子障壁高さ）に比べ、電子障壁層とバリア層の界面に形成される伝導帯バンド不連続量の方が大きくなるため、電子キャリアがバリア層を越えてｐ型クラッド層に到達しにくくなる。その結果、電子オーバーフローが抑制される。
また、例えば、IIIＶ族化合物半導体におけるＡｌ元素組成比をより高くすることでバンドギャップの大きい材料を構成することができる。半導体発光素子の構造によっては、ｐ型クラッド層と電子障壁層の間に光ガイド層が設けられる場合もあるが、この場合でも電子障壁層による電子オーバーフロー抑制の効果は同様に期待できる。
また、さらなる電子オーバーフローの抑制効果を期待できる構造として、例えば、電子障壁層の活性層側界面に隣接する最終障壁層のバンドギャップを、その他の障壁層よりも小さくすることが提案されている（例えば、特許文献２参照）。
これにより、最終障壁層のバンドギャップが小さくなり、電子障壁層の活性層側界面に隣接する最終障壁層の界面に形成される伝導帯バンド不連続量がさらに増大し、電子キャリアがｐ型クラッド層に到達しにくくなる。その結果、電子オーバーフローが抑制される。
さらに、電子障壁層による正孔の活性層への供給効率低下を軽減し半導体レーザ素子の特性劣化を回避するために、電子障壁層のＡｌ元素組成を、ｐ型クラッド層側からn型クラッド層側に向かってバンドギャップが大きくなるように変調を設けた構造とする方式も提案されている（例えば、特許文献３参照）。
これによりｐ型クラッド層と電子障壁層との界面における正孔キャリアへの価電子帯障壁が緩和され、電子障壁層による正孔の活性層への注入効率低下を軽減できる。その結果、閾値電流値の低い半導体レーザ素子を得ることが可能となる。
特開平１０−１２６００６号公報 特開２００６−１６５５１９号公報 特開２０１１−１８７５９１号公報
しかしながら、例えば、特許文献１に開示された電子障壁層を含んだ構造を用いた場合、伝導帯だけでなく価電子帯にもバンド不連続を生ずることになる。特にｐ型クラッド層と電子障壁層との界面における価電子帯のバンド不連続部には、高濃度の正孔キャリアが局在し、ｐ型クラッド層と電子障壁層界面に大きな横方向正孔電流を生ずる。
例えば、半導体レーザであれば、横方向正孔電流により、利得領域の外側にまで拡散し、レーザ発振に寄与せず損失となる正孔キャリアが増大するため、閾値電流値を上昇させ、半導体レーザ素子の特性を劣化させる。
また、例えば、特許文献２に開示された電子障壁層を含んだ構造を用いた場合、ｐ型クラッド層と電子障壁層との界面に大きな横方向正孔電流を生じるだけでなく、活性層と電子障壁層との間にできた障壁層に正孔キャリアが蓄積されてしまう。このため、横方向正孔電流をさらに生じやすくなるため、損失もさらに大きくなる。
さらに、特許文献３にて開示されている構造とした場合、電子オーバーフローの抑制効果が不十分となり、微分効率等の特性が劣化するという新たな問題が生じる。
例えば、特許文献３の技術では、電子オーバーフローの抑制効果の大きさは、主に、電子障壁層とバリア層の界面に形成される伝導帯バンド不連続量の大きさ（電子障壁高さ）により主に決定される。
例えば、窒化物化合物半導体を用いた半導体発光素子では、自発分極やピエゾ分極に起因する内部電界が存在するため、電子障壁層の伝導帯は活性層側からｐ型クラッド側に向かって高くなる形状となる。この場合、電子オーバーフロー量の抑制効果を決定する実効的な電子障壁高さは、バリア層の伝導帯エネルギー位置と電子障壁層内で最も高い伝導帯エネルギーピーク位置との差となる。そのため電子障壁層内バンド形状も電子オーバーフローの抑制効果に影響を与えることになる。
ところが、特許文献３に開示された構造を採用することで、電子障壁層内の伝導帯エネルギーピーク位置はむしろ低くなるため、電子障壁高さが減少し、電子オーバーフローの抑制効果が低下する、その結果、発光素子特性が劣化する。
本技術はこのような状況に鑑みて開示するものであり、半導体レーザをより効率的に発光させることができるようにするものである。
本技術の一側面は、IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、IIIＶ族化合物半導体から成る活性層と、前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備え、前記電子障壁層が、前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域と、前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域とを備える半導体発光素子である。
前記第１の領域と前記第２の領域との界面においてバンドギャップの大きさが不連続となるバンド不連続点を有するようにすることができる。
前記第２の領域は、それぞれバンドギャップの異なる複数の領域にさらに分割され、前記複数の領域は、前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなるように配置されるようにすることができる。
前記第２の領域は、前記第１の領域との界面におけるバンドギャップの大きさが前記第１の領域のバンドギャップの大きさと同じであり、前記第１の領域と前記第２の領域との界面から、前記ｐ型導電層との界面までのバンドギャップの大きさが連続的に変化するようにすることができる。
前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素を含むIIIＶ族化合物半導体であるようにすることができる。
前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素、アルミニウム、およびガリウムを含むIIIＶ族化合物半導体であり、前記第１の領域の前記アルミニウムの元素組成比が５％乃至２０％であるようにすることができる。
前記電子障壁層の第１の領域の膜厚が５０オングストローム乃至５００オングストロームであるようにすることができる。
本技術の一側面は、IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、IIIＶ族化合物半導体から成る活性層と、前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備える半導体発光素子の製造方法であって、前記電子障壁層において、前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域を設ける工程と、前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域を設ける工程とを含む半導体発光素子製造方法である。
本技術の一側面においては、IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、IIIＶ族化合物半導体から成る活性層と、前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とが設けられ、前記電子障壁層が、前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域と、前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域とを含んで成る。
本技術によれば、半導体レーザをより効率的に発光させることができる。
本技術の一実施の形態に係る半導体レーザの断面図である。 図１のｎ型光ガイド層乃至ｐ型クラッド層のバンドギャップを示す模式図である。 図１のｎ型光ガイド層乃至ｐ型クラッド層のバンドギャップをさらに詳細に説明する図である。 ｐ型電子障壁層１６がバンド不連続点を有しない場合のバンドギャップの例を示す図である。 ｐ型電子障壁層と障壁層との界面における伝導帯バンド不連続量を大きくした場合のバンドギャップの例を示す図である。 半導体レーザに係るシミュレーション結果を説明する図である。 図１のｎ型光ガイド層乃至ｐ型クラッド層のバンドギャップの別の例を示す模式図である。 図７におけるｐ型電子障壁層のバンドギャップの例を詳細に示す模式図である。 図１のｎ型光ガイド層乃至ｐ型クラッド層のバンドギャップのさらに別の例を示す模式図である。 図９のバンドギャップをさらに詳細に説明する図である。 エネルギー位置の平坦部を有しない場合のバンドギャップの例を示す図である。 図１のｎ型光ガイド層乃至ｐ型クラッド層のバンドギャップのさらに別の例を示す模式図である。 半導体レーザに係るシミュレーション結果を説明する図である。 半導体レーザに係るシミュレーション結果を説明する別の図である。
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
図１は、本技術の一実施の形態に係る半導体レーザの断面図である。同断面図に係る半導体レーザ１０は、例えば、窒化物系半導体レーザとして構成される。
図１の図中下側には、ｎ側電極１１が設けられ、図中上側にはｐ側電極２０が設けられている。
ｎ側電極１１の上には、基板１２が設けられ、基板１２上に半導体層１９が形成されている。基板１２は、例えば、ｃ面ＧａＮ基板として構成される。半導体層１９は、いわゆるIIIＶ族化合物半導体により形成される。
半導体層１９の図中最も下側には、ｎ型クラッド層１３が設けられている。ｎ型クラッド層１３は、窒化アルミニウムガリウム（ＡｌＧａＮ）により構成され、例えば、ｎ型Ａｌ０．０６Ｇａ０．９４Ｎから成る。このｎ型クラッド層１３は、例えば、厚さが２μｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）または酸素（Ｏ）がドープされている。
ｎ型クラッド層１３の上には、ｎ型光ガイド層１４が形成されている。ｎ型光ガイド層１４は、例えば、窒化ガリウム（ＧａＮ）により構成される。ｎ型ＧａＮ光ガイド層１４は、例えば、厚さが１００ｎｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）または酸素（Ｏ）がドープされている。
ｎ型光ガイド層１４の上には、活性層１５が形成されている。活性層１５は、ｎ型ＧａＩｎＮ層からなる量子井戸層とｎ型ＧａＩｎＮ層からなる障壁層を含む構成とされる。活性層１５の量子井戸層は、例えば、Ｇａ０．９２Ｉｎ０．０８Ｎからなり、厚さが５ｎｍとされる。この場合、窒化物系半導体レーザの発光波長は、４００ｎｍ前後となる。活性層１５の障壁層は、例えばＧａ０．９６Ｉｎ０．０４Ｎからなり、厚さが１０ｎｍとされる。活性層に含まれる量子井戸層の数は、例えば３層とされ、多重量子井戸構造が採用される。
活性層１５の上には、ｐ型電子障壁層１６が形成されている。ｐ型電子障壁層１６は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）により構成される。あるいはまた、ｐ型電子障壁層１６は、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）により構成されるようにしてもよい。
ｐ型電子障壁層１６は、活性層側界面に隣接する層に比べて大きいバンドギャップを得られる材料で構成され、例えば、第１の領域と第２の領域から成る。第１の領域は、例えば、厚さが１０ｎｍとされ、ｐ型不純物として、例えばマグネシウム（Ｍｇ）がドープされている。第２の領域は、例えば、厚さが２０ｎｍとされ、ｐ型不純物として、例えばマグネシウム（Ｍｇ）がドープされている。ｐ型電子障壁層１６の詳細な構成については、後述する。
ｐ型電子障壁層１６の上には、ｐ型クラッド層１７が形成されている。ｐ型クラッド層１７は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）により構成される。ｐ型クラッド層１７は、例えば、厚さが２．５ｎｍの互いにバンドギャップの異なるｐ型ＡｌＧａＮ層を、交互に積層した超格子構造を有しており、その平均Ａｌ元素組成比は１％とされる。また、ｐ型クラッド層１７は、ｐ型不純物として、例えばマグネシウム（Ｍｇ）がドープされており、ｐ型クラッド層１７は全体の厚さは、例えば０．５２μｍとされる。
ｐ型クラッド層１７の上には、ｐ型コンタクト層１８が形成されている。ｐ型コンタクト層１８は、例えば、窒化ガリウム（ＧａＮ）により構成される。p型コンタクト層１８は、例えば、厚さが１００ｎｍとされ、ｐ型不純物として、例えばＭｇがドープされている。
なお、ｐ型クラッド層１７の上層部およびｐ型コンタクト層１８は、図中上方向に向かって細く延びる所定のリッジストライプ形状を有する構成とされている。この半導体レーザ１０は、共振器長が、例えば０．８ｍｍとされ、リッジストライプ部２１の幅は、例えば２．０μｍとされる。
また、リッジストライプ部２１は、埋め込み層２２の内側に形成される。
さらに、上述したように、基板１２に接して、例えば、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ電極のようなｎ側電極１１が設けられ、ｐ型コンタクト層１８に接して、例えば、Ｎｉ／Ｐｔ／Ａｕ電極、または、Ｎｉ／Ａｕ電極のようなｐ側電極２０が設けられている。
半導体レーザ１０が発光する場合、図中上から下に向かって正孔キャリアが流れ、図中下から上に向かって電子キャリアが流れることになる。そして、正孔キャリアと電子キャリアが活性層１５で再結合して発行する。この場合、図１の紙面と垂直となる方向に光が出射されることになる。
図２は、図１のｎ型光ガイド層１４乃至ｐ型クラッド層１７のバンドギャップを示す模式図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表し、ｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化が示されている。図２の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図２に示されるように、活性層１５は、エネルギー位置が不連続に変化しており、この例では２つの凹部が形成されている。上述したように、活性層１５は、ｎ型ＧａＩｎＮ層からなる量子井戸層とｎ型ＧａＩｎＮ層からなる障壁層を含む構成とされ、図中の２つの凹部が活性層１５の量子井戸層とされ、それ以外の部分が活性層１５の障壁層とされる。
また、図２に示されるように、ｐ型電子障壁層１６は、ｎ型光ガイド層１４、活性層１５、またはｐ型クラッド層１７よりエネルギー位置が高くなっている。すなわち、ｐ型電子障壁層１６が設けられることにより、活性層１５とｐ型クラッド層１７との間に壁（ｐ型電子障壁）ができるので、図中右から注入された電子キャリアが活性層１５を通り越してｐ型クラッド層１７に流れてしまうことが抑止される。
半導体レーザ１０を発光させる場合、電子キャリアを活性層１５の量子井戸層に閉じ込めて正孔キャリアと再結合させる必要があるが、電子キャリアが活性層１５を通り越してｐ型クラッド層１７に流れてしまうことがある。このような現象は、電子オーバーフローと称される。電子オーバーフローが発生すると、活性層１５で発生する電子キャリアと正孔キャリアとの再結合が少なくなるため、半導体レーザ１０を発光させるために、より多くの電子キャリアの注入が必要となる。従って、電子オーバーフローが発生すると、半導体レーザ１０の駆動のための電流値をより大きくしなければならない。
ｐ型電子障壁層１６が設けられることにより、電子キャリアの図中右方向への移動を、ｐ型電子障壁層１６で確実に止めることが可能となる。これにより、電子オーバーフローの発生が抑止されるので、半導体レーザ１０の駆動のための電流値を大きくする必要がなく、半導体レーザ１０を効率的に発光させることができる。
なお、ｐ型電子障壁層１６は、活性層１５のエネルギー位置との差分が大きくなり、図中上方向に突出する（ｐ型電子障壁が高くなる）ほど、電子オーバーフローの抑止効果が高くなる。
また、本技術では、図２に示されるように、ｐ型電子障壁層１６が第１の領域１６ａと第２の領域１６ｂを有する構成とされている。第１の領域１６ａと第２の領域１６ｂは、それぞれＡｌ元素組成比が異なる材料で構成される。
例えば、活性層１５に近い側に位置する第１の領域１６ａのＡｌ元素組成比は２０%とされ、その幅は５ｎｍとされる。また、活性層１５から遠い側に位置する第２の領域１６ｂのＡｌ元素組成比は１０％とされ、その幅は例えば５ｎｍとされる。
このように、第１の領域１６ａと第２の領域１６ｂとを、それぞれＡｌ元素組成比が異なる材料で構成することにより、第１の領域１６ａのバンドギャップと第２の領域１６ｂのバンドギャップとを異ならせることができる。図２の例では、第１の領域１６ａのバンドギャップは、第２の領域１６ｂのバンドギャップより大きく、第１の領域１６ａのエネルギー位置が、第２の領域１６ｂのエネルギー位置より高くなっている。このため、本技術では、ｐ型電子障壁層１６がバンド不連続点１６ｃを有することになる。
図３は、図１のｎ型光ガイド層１４乃至ｐ型クラッド層１７のバンドギャップをさらに詳細に説明する図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表している。
図３においては、線Ｅｃがｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化を示し、線Ｅｖがｎ型光ガイド層１４乃至ｐ型クラッド層１７の価電子帯上端のエネルギーの変化を示している。図３の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図３に示されるように、ｐ型電子障壁層１６はバンドギャップを大きくするものなので、価電子帯上端のエネルギー位置が、ｐ型クラッド層１７や活性層１５に比べて低くなっている。また、上述したように、ｐ型電子障壁層１６の第１の領域１６ａのバンドギャップと第２の領域１６ｂのバンドギャップとが異なるので、これに対応して価電子帯上端の位置も変化する。従って、本技術では、ｐ型電子障壁層１６が価電子帯側においても、やはりバンド不連続点を有することになる。
また、ｐ型電子障壁層１６が存在することにより、価電子帯において、ｐ型クラッド層１７とｐ型電子障壁層１６の界面、および、ｐ型電子障壁層１６の不連続点が、図中左から右に向かって移動する正孔キャリアに対し障壁となる。図３の例では、価電子帯において正の電荷を帯びた正孔キャリア３３−１および正孔キャリア３３−２が示されており、このような正孔キャリアは、ｐ型クラッド層１７とｐ型電子障壁層１６の界面、および、ｐ型電子障壁層１６の不連続点において局在することになる。
図３において、ΔＥｃ１は、ｐ型電子障壁層１６と活性層１５の中のｐ型電子障壁層１６に最も近い障壁層３１との界面における伝導帯バンド不連続量を示している。また、ΔＥｃ２は、ｐ型電子障壁層１６における伝導帯エネルギーピーク位置と、ΔＥｃ１により定まるエネルギー位置との差分を示している。
すなわち、ΔＥｃ１は、ｐ型電子障壁層１６および活性層１５の障壁層３１を構成する化合物半導体元素組成比により一意に決定される。一方、ΔＥｃ２は、価電子帯においてｐ型電子障壁層１６およびその周辺に局在する正孔キャリアの濃度（局在正孔キャリア濃度）により決定される。局在正孔キャリア濃度が高い場合、周辺のバンドエネルギーを引き下げる効果が生じ、ΔＥｃ２を減少させることになる。
例えば、ｐ型電子障壁層１６のバンドギャップが常に一定の場合、ほぼｐ型クラッド層１７とｐ型電子障壁層１６の界面にのみ正孔キャリアが局在することになる。このため、ｐ型電子障壁層１６がバンド不連続点を有しない場合、ΔＥｃ２が減少することによって伝導帯のｐ型電子障壁が低くなり、電子オーバーフローの抑止効果も低減する。
例えば、図４に示されるように、ｐ型電子障壁層１６のバンドギャップが常に一定の場合（バンドギャップの異なる複数の領域をもたない場合）、ｐ型クラッド層１７とｐ型電子障壁層１６の界面に正孔キャリア５１が局在することになり、図３に示される正孔キャリア３３−２のように、ｐ型電子障壁層１６のバンド不連続点には正孔キャリアが局在しない。このため、価電子帯においてｐ型電子障壁層１６およびその周辺の局在正孔キャリア濃度が高くなる。従って、図３の場合と比較してΔＥｃ２が小さくなる。
これに対して、本技術によれば、ｐ型電子障壁層１６がバンドギャップが異なる複数の領域を有するので、例えば、図３に示されるように、ｐ型クラッド層１７とｐ型電子障壁層１６の界面、および、ｐ型電子障壁層１６の不連続点にそれぞれ正孔キャリアが局在するようになる。これにより、正孔キャリアの局在する位置が分散され、価電子帯においてｐ型電子障壁層１６およびその周辺の局在正孔キャリア濃度が低くなる。
このように、本技術によれば、価電子帯においてｐ型電子障壁層１６およびその周辺の局在正孔キャリア濃度を低くすることが可能となり、伝導帯におけるｐ型電子障をより高くすることが可能となる。従って、本技術によれば、電子オーバーフローの抑止効果を高めることが可能となり、より効率的に半導体レーザ１０を発光させることができる。
あるいはまた、電子オーバーフローの抑止効果を高めるために、ΔＥｃ１を大きくすることも考えられる。例えば、図５に示されるように、活性層１５の中のｐ型電子障壁層１６に最も近い障壁層７１を、他の障壁層よりバンドギャップが小さくなるように構成することで、ｐ型電子障壁層１６と障壁層７１との界面における伝導帯バンド不連続量を大きくすることができる。このようにすることで、ｐ型電子障壁が高くなり、電子オーバーフローの抑止効果を高めることができるようにも思える。
しかしながら、図５の場合、ｐ型電子障壁層１６がバンドギャップの異なる複数の領域をもたないので、ｐ型クラッド層１７とｐ型電子障壁層１６の界面に正孔キャリア６１が局在することになり、図３に示される正孔キャリア３３−２のように、ｐ型電子障壁層１６のバンド不連続点には正孔キャリアが局在しない。このため、やはり、価電子帯においてｐ型電子障壁層１６およびその周辺の局在正孔キャリア濃度が高くなり、図３の場合と比較してΔＥｃ２が小さくなるので、電子オーバーフローの抑止効果の向上はあまり期待できない。
さらに、図５の場合、ｐ型電子障壁層１６に最も近い障壁層７１を、他の障壁層よりバンドギャップが小さくなるように構成したので、障壁層７１があたかも量子井戸層の１つのように機能し、正孔キャリアを引き付ける。このため、価電子帯においてｐ型電子障壁層１６と活性層１５との界面付近にも正孔キャリア６２が局在することになり、この部分の局在正孔キャリア濃度が高くなるので、横方向正孔電流が生じやすくなる。
ここで、横方向正孔電流は、半導体レーザ１０の薄膜積層方向に対し、水平方向成分を有する正孔電流である。例えば、半導体レーザ１０では、活性層１５の中の所定の位置であって、量子井戸層の光利得が生ずる位置において電子キャリアと正孔キャリアが再結合する必要がある。しかしながら、横方向正孔電流が発生すると、量子井戸層内であっても光利得の得られない位置で電子キャリアと正孔キャリアの再結合しやすくなり、半導体レーザ１０の発振に必要な閾値電流値が増大してしまう。
これに対して、本技術によれば、横方向正孔電流が生じやすくなることなく、電子オーバーフローの抑止効果を高めることができる。
また、半導体レーザ１０を構成する材料系として、窒化物半導体が用いられることにより、ｐ型電子障壁層１６内のバンド不連続点１６ｃにはピエゾ電界が発生する。図３においては、矢印３２によりピエゾ電界が示されている。
ピエゾ電界の方向は、界面をなす２つの層と基板材料の格子定数との大小関係により決定される。ｐ型電子障壁層１６内において、活性層１５に近い側から単調にバンドギャップが小さくなるようにすれば、ｐ型電子障壁層１６内において、格子定数は活性層１５に近い側から単調に大きくなる。この場合、ｐ型電子障壁層１６内のバンド不連続点１６ｃでは、必ずｐ型電子障壁層１６の伝導帯バンドエネルギー位置を引き上げる方向（例えば、矢印３２で示される方向）に、ピエゾ電界が生じる。その結果、ΔＥｃ２が増大し、電子オーバーフローの抑止効果を向上させることができる。
すなわち、本技術では、ｐ型電子障壁層１６を、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）のような窒素化合物で構成するようにしたので、ｐ型電子障壁層１６内のバンド不連続点１６ｃにピエゾ電界を発生させ、電子オーバーフローの抑止効果をさらに高めることが可能となる。
上述した本技術に係る効果を得るために、ｐ型電子障壁層１６は電子がトンネリングしないのに十分な膜厚を選定する必要があるが、一方で膜厚が大きすぎると電圧上昇の原因となり、半導体レーザ特性劣化の原因となる。そのため、好適にはｐ型電子障壁層第１６の第１の領域１６ａの膜厚が、５０オングストローム乃至５００オングストロームとされることが望ましい。
また、ｐ型電子障壁層１６は電子オーバーフローの発生を抑止するのに十分なｐ型電子障壁の高さ得られるＡｌ元素組成比を選定する必要があるが、一方でＡｌ元素組成比が大きすぎる場合、半導体レーザを駆動するために必要となる電流値が増大し、半導体レーザ特性劣化の原因となる。そのため、ｐ型電子障壁層１６内のＡｌ元素組成比の上限を定めることが望ましく、好適にはｐ型電子障壁層１６の第１の領域１６ａのＡｌ元素組成比を５％乃至２０％とすることが望ましい。
さらに、ｐ型電子障壁層１６内に形成される第１の領域１６ａと第２の領域１６ｂのＡｌ元素組成比の差異は、ｐ型電子障壁層１６内の界面における正孔キャリア濃度を十分低くできるように選定する必要がある。また、バンド不連続点１６ｃにおいてｐ型電子障壁層１６の伝導帯バンドエネルギー位置を引き上げるのに十分なピエゾ電界を生じさせる必要がある。そのため、好適にはｐ型電子障壁層１６内に形成される第１の領域１６ａと第２の領域１６ｂのＡｌ元素組成比の差異は、１％乃至１５％とすることが望ましい。
図６は、半導体レーザに係るシミュレーション結果を説明する図である。同図は、縦軸が電子オーバーフロー量とされ、横軸が注入電流値とされ、本技術を適用した半導体レーザ１０に係るシミュレーション結果が線１０１で示され、従来の半導体レーザに係るシミュレーション結果が線１０２で示されている。
シミュレーションモデルでは、ＧａＩｎＮから成る量子井戸層のＩｎ元素組成比を８％とし、厚さは５ｎｍとした。また、量子井戸層がＧａＩｎＮから成る障壁層により挟まれ、そのＩｎ元素組成比は４％とした。なお、活性層に含まれる量子井戸層の数は３層とし、半導体レーザの発光波長は４００ｎｍ前後とした。
線１０１に係るシミュレーションモデル（本技術を適用した半導体レーザ１０）では、ｐ型電子障壁層１６がバンド不連続点１６ｃを１箇所有し、活性層１５に近い第１の領域１６ａのＡｌ元素組成比は２０％とし、幅は５ｎｍとした。活性層１５から遠い第２の領域１６ｂのＡｌ元素組成比は１０％とし、幅は１０ｎｍとした。
一方、線１０２に係るシミュレーションモデル（従来の半導体レーザ）では、ｐ型電子障壁層１６がバンド不連続点を有しない構成とし、一定のＡｌ元素組成比（２０％）とし、幅は１０ｎｍとした。ｐ型電子障壁層１６以外の構造については、線１０１に係るシミュレーションモデルと同じように構成した。
図６に示されるように、注入電流値が増加すると、電子オーバーフロー量も増加する。しかし、線１０２と比較して、線１０１は、注入電流値が増加に伴う電子オーバーフロー量の増加が抑制されている。すなわち、本技術を適用した半導体レーザ１０は、従来の半導体レーザと比較して電子オーバーフロー量が低減できていることが分かる。
図３に示される例では、ｐ型電子障壁層１６が１つのバンド不連続点１６ｃを有するものとして説明した。しかし、ｐ型電子障壁層１６が２つ以上のバンド不連続点を有するようにしてもよい。
図７は、本技術の別の実施の形態に係る構成例を説明する図であり、図１のｎ型光ガイド層１４乃至ｐ型クラッド層１７のバンドギャップの別の例を示す模式図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表し、ｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化が示されている。図７の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図７の例の場合、図２の場合とは異なり、ｐ型電子障壁層１６が、複数（この例では４）のバンド不連続点を有している。すなわち、図７の場合、ｐ型電子障壁層１６は、活性層１５に近い領域において最もバンドギャップが大きくなるように形成され、ｐ型クラッド層１７に近づくにつれて少しずつバンドギャップが大きくなるように形成されている。つまり、図７の場合、ｐ型電子障壁層１６は、図中右から左に向かって単調にバンドギャップが小さくなる５つの領域によって構成されている。
なお、図７では、ｐ型電子障壁層１６のバンド不連続点が４つとして示されているが、バンド不連続点の数は、１つ以上であればよい。
図８は、図７におけるｐ型電子障壁層１６のバンドギャップの例を詳細に示す模式図である。この例では、ｐ型電子障壁層１６は、ｍ個のバンド不連続点１６ｃiを有するとともに、それぞれＡｌ元素組成比の異なるｎ個の領域１６ｑ１、領域１６ｑ２、・・・領域１６ｑｎを有するものとする。ここでｎは、ｎ≧３を満たす整数とする。
ｐ型電子障壁層１６において、例えば、活性層１５に近い方からｉ番目（ｎ≧ｉ≧１）に位置する領域１６ｑｉのＡｌ元素組成比は１０%であるものとし、幅は、例えば１０ｎｍであるものとする。この場合、領域１６ｑｉ＋１のＡｌ元素組成比は、領域１６ｑｉのＡｌ元素組成比よりも必ず小さく、例えば８%である。幅は、例えば１０ｎｍとされる。
なお、ｐ型電子障壁層１６において、バンド不連続点を有する構成とする場合、例えば、バンド不連続点を挟んで隣り合った２つの半導体層のＡｌ元素組成比の差が、少なくとも１箇所で２％以上とすることが望ましい。また、例えば、いずれの箇所においてもＡｌ元素組成比の差が１８％以下であるようにすることが望ましい。
また、図８に示されるように、領域１６ｑｉの幅をｄｉで表した場合、ｄｉとｄｉ＋１が同じである必要はなく領域毎に幅が異なっていても構わない。また、領域１６ｑｉのバンドギャップと領域１６ｑｉ＋１のバンドギャップとの差異をΔＥｇiで表した場合、ΔＥｇiとΔＥｇi＋１が同じである必要はなく、不連続点毎にバンドギャップの差異が異なっていても構わない。
なお、ｐ型電子障壁層１６において、バンド不連続点を有する構成とする場合、例えば、バンド不連続点を挟んで隣り合った２つの半導体層の伝導帯側のバンド不連続量が、少なくとも１箇所で５０ｍｅＶ以上とすることが望ましい。また、例えば、価電子帯側のバンド不連続量は、いずれの箇所においても１００ｍｅＶ以下であるようにすることが望ましい。
以上においては、ｐ型電子障壁層１６の中に少なくとも１つのバンド不連続点を有する構成について説明した。ｐ型電子障壁層１６の中に少なくとも１つのバンド不連続点を有することにより、上述したように、正孔キャリアの局在する位置が分散され、価電子帯においてｐ型電子障壁層１６およびその周辺の局在正孔キャリア濃度が低くなる。
しかしながら、ｐ型電子障壁層１６の中のバンド不連続点において、正孔キャリアが局在することは避けられない。例えば、図３の例では、ｐ型電子障壁層１６の中のバンド不連続点に正孔キャリア３３−２が局在している。このため、ｐ型電子障壁層１６の中のバンド不連続点では、局在正孔キャリア濃度が高くなってしまい、横方向正孔電流の発生の抑止効果には限界がある。
そこで、例えば、ｐ型電子障壁層１６の中にバンド不連続点が存在しない構成とするようにしてもよい。
図９は、本技術のさらに別の実施の形態に係る構成例を説明する図であり、図１のｎ型光ガイド層１４乃至ｐ型クラッド層１７のバンドギャップのさらに別の例を示す模式図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表し、ｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化が示されている。図９の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図９に示される例の場合、図２の場合とは異なり、ｐ型電子障壁層１６の第１の領域１６ａと第２の領域１６ｂとの間にバンド不連続点が形成されていない。すなわち、活性層１５からp型クラッド層１７までのバンドギャップは、図中右から左に向かって線形に小さくなるように構成されている。つまり、図９に示される例の場合、第２の領域１６ｂのバンドギャップは、第１の領域１６ａとの界面において第１の領域１６ａのバンドギャップと同じ大きさであり、図中右から左に向かって小さくなるように連続的に変化している。この場合、ｐ型電子障壁層１６は、第１の領域１６ａによって形成されるエネルギー位置の平坦部と、第２の領域１６ｂによって形成されるエネルギー位置のスロープ部とを有することになる。
図９に示される例の場合、例えば、第１の領域１６ａのＡｌ元素組成比は２０%とされ、第２の領域１６ｂのＡｌ元素組成比が２０％から１％に線形に変調されるようにすればよい。
図１０は、図９のバンドギャップをさらに詳細に説明する図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表している。
図１０においては、線Ｅｃがｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化を示し、線Ｅｖがｎ型光ガイド層１４乃至ｐ型クラッド層１７の価電子帯上端のエネルギーの変化を示している。図１０の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図１０に示されるように、ｐ型電子障壁層１６はバンドギャップを大きくするものなので、価電子帯上端のエネルギー位置が、ｐ型クラッド層１７や活性層１５に比べて低くなっている。しかし、図１０の場合、図３の場合とは異なり、ｐ型電子障壁層１６は価電子帯側においてもバンド不連続点を有さず、図中右から左に向かって線形にバンドギャップが小さくなるように形成されている。
ｐ型電子障壁層１６が存在することにより、価電子帯において、図中左から右に向かって移動する正孔キャリアの一部が、ｐ型クラッド層１７とｐ型電子障壁層１６の界面において止められる。しかし、図１０の場合、図３の場合とは異なり、ｐ型電子障壁層１６の不連続点が存在しないため、ほとんどの正孔キャリアは、ｐ型電子障壁を超えて活性層１５へと流れていく。このため、ｐ型クラッド層１７とｐ型電子障壁層１６の界面に正孔キャリアが局在するが、局在正孔キャリア濃度はあまり高くならない。
このように、図１０に示される例の場合、例えば、図３の場合と比較して横方向電流の発生抑止効果をさらに高めることができる。
また、ΔＥｃ１は、ｐ型電子障壁層１６と活性層１５の中のｐ型電子障壁層１６に最も近い障壁層３１との界面における伝導帯バンド不連続量を示している。また、ΔＥｃ２は、ｐ型電子障壁層１６における伝導帯エネルギーピーク位置と、ΔＥｃ１により定まるエネルギー位置との差分を示している。
すなわち、ΔＥｃ１は、ｐ型電子障壁層１６および活性層１５の障壁層３１を構成する化合物半導体元素組成比により一意に決定される。一方、ΔＥｃ２は、価電子帯においてｐ型電子障壁層１６およびその周辺に局在する正孔キャリアの濃度（局在正孔キャリア濃度）により決定される。局在正孔キャリア濃度が高い場合、周辺のバンドエネルギーを引き下げる効果が生じ、ΔＥｃ２を減少させることになる。
図１０に示される例の場合、ｐ型クラッド層１７とｐ型電子障壁層１６の界面の局在正孔キャリア濃度は高くないので、ΔＥｃ２を減少させることはない。従って、図３の場合と同様に、電子オーバーフローの抑止効果を高めることができる。
ただし、図１０に示されるようにｐ型電子障壁層１６を構成する場合、第２の領域１６ｂのＡｌ元素組成比が２０％から１％に線形に変調されるようにする必要があるため、半導体レーザ１０の製造にはより高い技術が必要となる。
なお、ｐ型電子障壁層１６のバンドギャップを、活性層１５に近い位置から、ｐ型クラッド層１７に近い位置に向けて線形に変化させることで同様の効果を得ることができるようにも思える。例えば、図１１に示されるように、ｐ型電子障壁層１６のバンドギャップを変化させる構成を採用すれば、横方向電流の発生抑止効果を高めることは可能である。
しかし、図１１の例の場合、ｐ型電子障壁層１６の中に第１の領域１６ａが設けられていないため、伝導帯の電子障壁の高さは、ΔＥｃ１を超えることがない。すなわち、ｐ型電子障壁層１６において、第１の領域１６ａによって形成されるエネルギー位置の平坦部が存在することにより、ΔＥｃ２が発生し得るのであり、図１１のようにエネルギー位置の平坦部が存在しない場合、伝導帯の電子障壁の高さはあまり高くならない。結果として、図１１の例の場合、電子オーバーフローの抑止効果を高めることができない。
これに対して、本技術を適用した図１０の構成の場合は、第１の領域１６ａによって形成されるエネルギー位置の平坦部が存在するので、ΔＥｃ１にΔＥｃ２を加えた高さの電子障壁を形成することができ、電子オーバーフローの抑止効果を高めることができる。
図９では、第２の領域１６ｂは図中右から左に向かって直線的にバンドギャップが小さくなるものとされているが、バンドギャップの変化は直線的でなくてもよい。
図１２は、本技術のさらに別の実施の形態に係る構成例を説明する図であり、図１のｎ型光ガイド層１４乃至ｐ型クラッド層１７のバンドギャップのさらに別の例を示す模式図である。同図は、縦軸がエネルギーを表し、横軸が半導体レーザ１０の断面内の位置を表し、ｎ型光ガイド層１４乃至ｐ型クラッド層１７の伝導帯下端のエネルギーの変化が示されている。図１２の場合、図中右から左に向かって電子キャリアが流れ、左から右に向かって正孔キャリアが流れることになる。
図１２に示される例の場合、図９の場合とは異なり、第２の領域１６ｂは図中右から左に向かって線形かつ曲線的にバンドギャップが小さくなるように構成されている。この場合も、やはりｐ型電子障壁層１６は、第１の領域１６ａによって形成されるエネルギー位置の平坦部と、第２の領域１６ｂによって形成されるスロープ部を有することになる。
図１２に示される例の場合もやはり、図１０を参照して上述した場合と同様に、例えば、図３の場合と比較して横方向電流の発生抑止効果をさらに高めることができる。また、図１２に示される例の場合もやはり、第１の領域１６ａによって形成されるエネルギー位置の平坦部が存在するので、例えば、図１１の場合と比較して電子オーバーフローの抑止効果を高めることができる。
図１３は、半導体レーザに係るシミュレーション結果を説明する図である。同図は、縦軸が半導体レーザに注入される電流値表し、シミュレーションモデル別に、半導体レーザを正常に発光させるために必要となる電流値を示したものである。この例では、シミュレーションモデルＡ、シミュレーションモデルＢ、および、シミュレーションモデルＣのそれぞれに対応する半導体レーザを正常に発光させるために必要となる電流値（閾値電流と称することにする）がプロットされている。
シミュレーションモデルＡは、本技術を適用した半導体レーザ１０であり、例えば、図１０に示される例に対応する半導体レーザとされる。比較のために、図４に示される例に対応する半導体レーザをシミュレーションモデルＢとし、図１１に示される例に対応する半導体レーザをシミュレーションモデルＣとしてシミュレーションを行った。
各シミュレーションモデルでは、ＧａＩｎＮから成る量子井戸層のＩｎ元素組成比を８％とし、厚さは５ｎｍとした。また、量子井戸層がＧａＩｎＮから成る障壁層により挟まれ、そのＩｎ元素組成比は４％とした。なお、活性層に含まれる量子井戸層の数は３層とし、半導体レーザの発光波長は４００ｎｍ前後とした。
シミュレーションモデルＡ（本技術を適用した半導体レーザ１０）では、ｐ型電子障壁層１６が、第１の領域１６ａと第２の領域１６ｂを有する構成とされる。活性層１５に近い第１の領域１６ａのＡｌ元素組成比は２０％とし、幅は１０ｎｍとした。活性層１５から遠い第２の領域１６ｂのＡｌ元素組成比は２０％から１％に線形に減少させ、幅は２０ｎｍとした。
一方、シミュレーションモデルＢ（図４に対応する半導体レーザ）では、ｐ型電子障壁層１６がバンド不連続点を有しない構成とし、一定のＡｌ元素組成比（２０％）とし、幅は１０ｎｍとした。ｐ型電子障壁層１６以外の構造については、シミュレーションモデルＡと同じように構成した。
また、シミュレーションモデルＣ（図１１に対応する半導体レーザ）では、ｐ型電子障壁層１６が、一定のＡｌ元素組成比の領域を有しないようにした。すなわち、ｐ型電子障壁層１６は、活性層１５からＰ型クラッド層１７に向けてＡｌ元素組成比を２０％から１％に線形に減少させ、幅は１０ｎｍとした。ｐ型電子障壁層１６以外の構造については、シミュレーションモデルＡと同じように構成した。
図１３に示されるように、シミュレーションモデルＢの閾値電流を１．００とした場合、シミュレーションモデルＡとシミュレーションモデルＣは、閾値電流の相対値が０．９４と低下しており、閾値電流を低減できていることが分かる。
図１４は、半導体レーザに係るシミュレーション結果を説明する別の図である。同図は、縦軸が電子オーバーフロー量とされ、横軸が注入電流値とされ、シミュレーションモデルＡ（本技術を適用した半導体レーザ１０）に係るシミュレーション結果が線１１１で示され、シミュレーションモデルＢ（図４に対応する半導体レーザ）に係るシミュレーション結果が線１１２で示され、シミュレーションモデルＣ（図１１に対応する半導体レーザ）に係るシミュレーション結果が線１１３で示されている。
図１４に示されるように、注入電流値が増加すると、電子オーバーフロー量も増加する。しかし、線１１２および線１１３と比較して、線１１１は、注入電流値が増加に伴う電子オーバーフロー量も増加が抑制されている。すなわち、本技術を適用した半導体レーザ１０は、図４に対応する半導体レーザまたは図１１に対応する半導体レーザと比較して電子オーバーフロー量が低減できていることが分かる。
次に、図１の半導体レーザ１０の製造方法について説明する。
まず、基板１２を用意する。基板１２は、例えばＧａＮより成るものとし、基板１２の表面に、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）法により、バッファ層を成長させる。成長温度は、例えば１０５０℃とされる。
続いて、成長温度を、例えば１０５０℃のままとし、同じくＭＯＣＶＤ法により、ＡｌＧａＮより成るｎ型クラッド層１３を成長させる。
そののち、同じくＭＯＣＶＤ法により、ｎ型光ガイド層１４、活性層１５、ｐ型電子障壁層６、ｐ型クラッド層１７およびｐ側コンタクト層１８を順に成長させる。このときｐ型電子障壁層１６は、上述したように、第１の領域１６ａにおいては、バンドギャップが一定となるようにし、第２の領域１６ｂにおいては、バンドギャップが活性層１５側からｐ型クラッド層１７側に向けて単調に減少するように組成比変調して成長させる。
なお、ＭＯＣＶＤを行う際、ガリウムの原料ガスとしては、例えばトリメチルガリウム（（ＣＨ３）３Ｇａ）、アルミニウムの原料ガスとしては、例えばトリメチルアルミニウム（（ＣＨ３）３Ａｌ）、インジウムの原料ガスとしては、例えばトリメチルインジウム（（ＣＨ３）３Ｉｎ）をそれぞれ用いる。また、窒素の原料ガスとしてはアンモニア（ＮＨ３）を用いる。また、ケイ素の原料ガスとしては例えばモノシラン（ＳｉＨ４）を用い、マグネシウムの原料ガスとしては例えばビス＝シクロペンタジエニルマグネシウム（（Ｃ５Ｈ５）５Ｍｇ）を用いる。
さらに、ｐ側コンタクト層１８上に図示せぬマスクを形成し、このマスクを利用して、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法によりｐ側コンタクト層１８およびｐ型クラッド層１７の一部を選択的に除去する。これにより、ｐ型クラッド層１７の上部およびｐ側コンタクト層１８を細い帯状のリッジストライプ部２１に加工する。
続いて、ｐ型クラッド層１７およびｐ側コンタクト層１８の上に、例えばＳｉＯ２またはＳｉＮよりなる埋め込み層２２を形成し、この埋め込み層２２に、リッジストライプ部２１の上面に対応して開口部を設け、ｐ側電極２０を形成する。
さらに、基板１２の裏面側を、例えばラッピングおよびポリッシングして基板１２の厚さを、例えば１００μｍ程度とした後、基板１２の裏面にｎ側電極１１を形成する。
そののち、基板１２を所定の大きさに整え、対向する一対の共振器端面に図示せぬ反射鏡膜を形成する。以上により図１に示した半導体レーザ１０が完成する。
このようにして、半導体レーザ１０が製造される。
なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、
IIIＶ族化合物半導体から成る活性層と、
前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備え、
前記電子障壁層が、
前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域と、
前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域とを備える
半導体発光素子。
（２）
前記第１の領域と前記第２の領域との界面においてバンドギャップの大きさが不連続となるバンド不連続点を有する
（１）に記載の半導体発光素子。
（３）
前記第２の領域は、それぞれバンドギャップの異なる複数の領域にさらに分割され、
前記複数の領域は、前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなるように配置される
（２）に記載の半導体発光素子。
（４）
前記第２の領域は、
前記第１の領域との界面におけるバンドギャップの大きさが前記第１の領域のバンドギャップの大きさと同じであり、
前記第１の領域と前記第２の領域との界面から、前記ｐ型導電層との界面までのバンドギャップの大きさが連続的に変化する
（１）に記載の半導体発光素子。
（５）
前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素を含むIIIＶ族化合物半導体である
（１）乃至（４）のいずれかに記載の半導体発光素子。
（６）
前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素、アルミニウム、およびガリウムを含むIIIＶ族化合物半導体であり、
前記第１の領域の前記アルミニウムの元素組成比が５％乃至２０％である
（１）乃至（５）のいずれかに記載の半導体発光素子。
（７）
前記電子障壁層の第１の領域の膜厚が５０オングストローム乃至５００オングストロームである
（１）乃至（６）のいずれかに記載の半導体発光素子。
（８）
IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、
IIIＶ族化合物半導体から成る活性層と、
前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備える半導体発光素子の製造方法であって、
前記電子障壁層において、
前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域を設ける工程と、
前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域を設ける工程とを含む
半導体発光素子製造方法。
１０ 半導体レーザ， １１ ｎ側電極， １２ 基板， １３ ｎ型クラッド層， １４ ｎ型光ガイド層， １５ 活性層， １６ ｐ型電子障壁層， １７ ｐ型クラッド層， １８ ｐ型コンタクト層， １９ 半導体層， ２０ ｐ側電極， ２１ リッジストライプ部， ２２ 埋め込み部

Claims (8)

  1. IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、
    IIIＶ族化合物半導体から成る活性層と、
    前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備え、
    前記電子障壁層が、
    前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域と、
    前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域とを備える
    半導体発光素子。
  2. 前記第１の領域と前記第２の領域との界面においてバンドギャップの大きさが不連続となるバンド不連続点を有する
    請求項１に記載の半導体発光素子。
  3. 前記第２の領域は、それぞれバンドギャップの異なる複数の領域にさらに分割され、
    前記複数の領域は、前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなるように配置される
    請求項２に記載の半導体発光素子。
  4. 前記第２の領域は、
    前記第１の領域との界面におけるバンドギャップの大きさが前記第１の領域のバンドギャップの大きさと同じであり、
    前記第１の領域と前記第２の領域との界面から、前記ｐ型導電層との界面までのバンドギャップの大きさが連続的に変化する
    請求項１に記載の半導体発光素子。
  5. 前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素を含むIIIＶ族化合物半導体である
    請求項１に記載の半導体発光素子。
  6. 前記電子障壁層を形成するIIIＶ族化合物半導体は、窒素、アルミニウム、およびガリウムを含むIIIＶ族化合物半導体であり、
    前記第１の領域の前記アルミニウムの元素組成比が５％乃至２０％である
    請求項１に記載の半導体発光素子。
  7. 前記電子障壁層の第１の領域の膜厚が５０オングストローム乃至５００オングストロームである
    請求項１に記載の半導体発光素子。
  8. IIIＶ族化合物半導体から成る１層以上のｐ型導電層と、
    IIIＶ族化合物半導体から成る活性層と、
    前記ｐ型導電層と前記活性層の間に挿入され、IIIＶ族化合物半導体から成る電子障壁層とを備える半導体発光素子の製造方法であって、
    前記電子障壁層において、
    前記活性層側に設けられ、一定の大きさのバンドギャップを有する第１の領域を設ける工程と、
    前記第１の領域の前記活性層から遠い界面に接して設けられ、前記第１の領域のバンドギャップよりも小さく、かつ前記第１の領域との界面から前記ｐ型導電層との界面に向けて前記バンドギャップが小さくなる第２の領域を設ける工程とを含む
    半導体発光素子製造方法。
JP2013030400A 2013-02-19 2013-02-19 半導体発光素子および製造方法 Pending JP2014160739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013030400A JP2014160739A (ja) 2013-02-19 2013-02-19 半導体発光素子および製造方法
US14/167,655 US20140231838A1 (en) 2013-02-19 2014-01-29 Semiconductor light-emission device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030400A JP2014160739A (ja) 2013-02-19 2013-02-19 半導体発光素子および製造方法

Publications (1)

Publication Number Publication Date
JP2014160739A true JP2014160739A (ja) 2014-09-04

Family

ID=51350571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030400A Pending JP2014160739A (ja) 2013-02-19 2013-02-19 半導体発光素子および製造方法

Country Status (2)

Country Link
US (1) US20140231838A1 (ja)
JP (1) JP2014160739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954469B1 (ja) * 2015-02-25 2016-07-20 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2019160974A (ja) * 2018-03-12 2019-09-19 スタンレー電気株式会社 半導体発光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111929A1 (de) * 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
JP6754918B2 (ja) * 2018-03-30 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954469B1 (ja) * 2015-02-25 2016-07-20 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2016157910A (ja) * 2015-02-25 2016-09-01 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2019160974A (ja) * 2018-03-12 2019-09-19 スタンレー電気株式会社 半導体発光素子
JP7221593B2 (ja) 2018-03-12 2023-02-14 スタンレー電気株式会社 半導体発光素子

Also Published As

Publication number Publication date
US20140231838A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
JP4163192B2 (ja) 窒化物半導体素子
JP4246242B2 (ja) 半導体発光素子
US7606278B2 (en) Semiconductor laser, method of manufacturing semiconductor device, optical pickup, and optical disk apparatus
JP5737111B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007243219A (ja) 半導体素子
JPWO2009078482A1 (ja) 半導体発光素子
JPWO2006109418A1 (ja) 半導体発光素子
JPWO2012127778A1 (ja) 窒化物半導体発光素子
JP2009064886A (ja) 半導体レーザ装置
TW201351689A (zh) 半導體發光結構
US9112333B2 (en) Laser diode
JP5507792B2 (ja) Ｉｉｉ族窒化物半導体光素子
JP2020115539A (ja) 半導体レーザ素子
JP2014160739A (ja) 半導体発光素子および製造方法
KR101423720B1 (ko) 다중양자웰 구조의 활성 영역을 갖는 발광 소자 및 그제조방법
JP2018200928A (ja) 半導体レーザ素子
KR100558455B1 (ko) 질화물 반도체 소자
JP2010021271A (ja) 窒化物半導体レーザ素子
US20080175293A1 (en) Semiconductor laser device
JP2007227870A (ja) 半導体レーザ装置
WO2021172171A1 (ja) レーザ素子
JP5858659B2 (ja) フォトニック結晶面発光レーザおよびその製造方法
JP2017045798A (ja) 窒化物半導体積層体および半導体発光素子
JP2010062460A (ja) 窒化物半導体発光素子
JP2016066670A (ja) 半導体レーザ