JP2014158379A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014158379A
JP2014158379A JP2013028398A JP2013028398A JP2014158379A JP 2014158379 A JP2014158379 A JP 2014158379A JP 2013028398 A JP2013028398 A JP 2013028398A JP 2013028398 A JP2013028398 A JP 2013028398A JP 2014158379 A JP2014158379 A JP 2014158379A
Authority
JP
Japan
Prior art keywords
charge
semiconductor device
secondary battery
cell array
battery cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013028398A
Other languages
Japanese (ja)
Inventor
Jun Kawahara
潤 川原
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013028398A priority Critical patent/JP2014158379A/en
Publication of JP2014158379A publication Critical patent/JP2014158379A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device including a battery which can generate an intended output voltage and simultaneously perform charging and discharging.SOLUTION: A semiconductor device comprises a battery cell array 2 and a power supply control circuit 3. The battery cell array 2 includes a plurality of secondary battery elements Bc capable of charging and discharging, and a plurality of charge/discharge switches M1, M2, M3 provided correspondingly to the plurality of secondary battery elements Bc. The power supply control circuit 3 controls ON/OFF of the plurality of charge/discharge switches M1, M2, M3.

Description

本発明は、半導体装置に関し、例えば二次電池素子を内蔵した半導体装置に好適に利用できるものである。   The present invention relates to a semiconductor device and can be suitably used for, for example, a semiconductor device incorporating a secondary battery element.

エナジーハーベスト技術とセンサ技術とを活用したバッテリレス動作を実現する超低消費電力システムが知られている。ここでいうバッテリとは、いわゆる使い切りの１次電池のことを指す。超低消費電力システムとしては、無線センサノードが例示される。そのような超低消費電力システムでは、振動、熱、電波などの様々な環境エネルギーから電力を回収する技術が利用されている。例えば、特開２００８−１０９８４７号公報（特許文献１：対応米国出願ＵＳ２００８／０７９５６５（Ａ１））に無線センシング装置が開示されている。この無線センシング装置は、アンテナ回路と、バッテリと、センサ回路とを有する。アンテナ回路は、電波の授受を行う。バッテリは、電波から得られた電気エネルギーを蓄える。したがって特許文献１でいうバッテリは充放電可能な２次電池のことを指す。センサ回路は、電気エネルギーを用いて情報の取得を行う。   An ultra-low power consumption system that realizes battery-less operation utilizing energy harvesting technology and sensor technology is known. The battery here refers to a so-called single-use primary battery. As an ultra-low power consumption system, a wireless sensor node is exemplified. In such an ultra-low power consumption system, a technology for recovering electric power from various environmental energies such as vibration, heat, and radio waves is used. For example, Japanese Unexamined Patent Application Publication No. 2008-109847 (Patent Document 1: Corresponding US Application US2008 / 0795565 (A1)) discloses a wireless sensing device. This wireless sensing device has an antenna circuit, a battery, and a sensor circuit. The antenna circuit transmits and receives radio waves. The battery stores electrical energy obtained from radio waves. Therefore, the battery referred to in Patent Document 1 refers to a rechargeable secondary battery. The sensor circuit acquires information using electrical energy.

この特許文献１の記載によれば、この無線センシング装置は、バッテリの交換を行うことなく、恒常的に動作をすることが可能である。具体的には、アンテナ回路は、交流信号を受信する。ダイオードは、その交流信号を半波整流する。平滑容量は、その半波整流信号を平滑化する。充電回路は、この平滑化された電圧を用いて動作し、バッテリに充電を行う。バッテリとしては、二次電池や大容量のコンデンサを用いることができる。安定化電源回路は、バッテリの出力電圧を安定化し、安定化後の出力電圧を発振回路、変調回路、復調回路、論理回路、ＡＤ（アナログ・デジタル）変換回路、センサ回路、メモリ回路に供給する。また、無線センシング装置の一例として、薄膜二次電池を半導体基板上に形成した例が記載されている。   According to the description in Patent Document 1, the wireless sensing device can operate constantly without replacing the battery. Specifically, the antenna circuit receives an AC signal. The diode rectifies the AC signal by half-wave. The smoothing capacitor smoothes the half-wave rectified signal. The charging circuit operates using the smoothed voltage and charges the battery. As the battery, a secondary battery or a large-capacity capacitor can be used. The stabilized power supply circuit stabilizes the output voltage of the battery and supplies the stabilized output voltage to the oscillation circuit, modulation circuit, demodulation circuit, logic circuit, AD (analog / digital) conversion circuit, sensor circuit, and memory circuit. . Moreover, the example which formed the thin film secondary battery on the semiconductor substrate as an example of a radio | wireless sensing apparatus is described.

特開２００８−１０９８４７号公報JP 2008-109847 A

上述のように特許文献１には、充放電可能な二次電池の搭載により電池交換不要な装置が記載されている。しかし、環境エネルギーから電力を回収して二次電池に充電する場合、その電力を回収する素子（特許文献１ではアンテナ回路）の出力電力と二次電池の充電電圧とが異なるときは、昇降圧回路によって出力電圧を充電電圧まで昇圧または降圧を行う必要がある。一般に、二次電池はその種類毎に充電電圧が決まっており、変更することができない。したがって、昇降圧回路は必須であるといえる。その一方で、この昇降圧回路による昇圧または降圧を行うことで、充電の効率は低下してしまう。このような昇降圧回路の利用に伴う充電効率の低下は、環境から電力を回収する素子のような出力電圧が極めて低い場合には特に致命的である。さらに、二次電池を放電する場合にも、出力段の動作回路の動作電圧と二次電池の放電電圧とが異なるときは、昇降圧回路を用いて出力電圧を動作電圧まで昇圧または降圧して放電を行う必要がある。一般に、二次電池の出力電圧も通常変更することができない。したがって、この場合にも、昇降圧回路は必須であるといえる。そして、電力回収素子の出力電圧を充電電圧に変換する昇降圧回路と、放電電圧を出力段の動作電圧に変換する昇降圧回路とは、電圧がそれぞれ異なるため、それぞれに対応した昇降圧回路が必要となる。   As described above, Patent Document 1 describes an apparatus that does not require battery replacement by mounting a chargeable / dischargeable secondary battery. However, when power is collected from the environmental energy and charged to the secondary battery, if the output power of the element that collects the power (antenna circuit in Patent Document 1) and the charging voltage of the secondary battery are different, the step-up / step-down It is necessary to raise or lower the output voltage to the charging voltage by a circuit. Generally, a secondary battery has a charging voltage determined for each type and cannot be changed. Therefore, it can be said that the step-up / step-down circuit is essential. On the other hand, by performing step-up or step-down by this step-up / step-down circuit, the charging efficiency is lowered. Such a decrease in charging efficiency due to the use of the step-up / step-down circuit is particularly fatal when the output voltage of an element that recovers power from the environment is extremely low. Furthermore, even when the secondary battery is discharged, if the operating voltage of the operating circuit in the output stage is different from the discharging voltage of the secondary battery, the output voltage is boosted or lowered to the operating voltage using a buck-boost circuit. It is necessary to discharge. In general, the output voltage of the secondary battery cannot usually be changed. Therefore, it can be said that the step-up / step-down circuit is essential also in this case. Since the voltage of the step-up / step-down circuit that converts the output voltage of the power recovery element into the charging voltage and the step-up / step-down circuit that converts the discharge voltage into the operating voltage of the output stage are different from each other. Necessary.

一実施の形態によれば、半導体装置は、複数の二次電池素子とそれらに対応した複数の充放電スイッチとを備える充電機能部と、複数の充放電スイッチをオン／オフ制御して、二次電池素子同士の接続状態を制御する制御機能部とを備えている。   According to an embodiment, a semiconductor device includes a charging function unit including a plurality of secondary battery elements and a plurality of charge / discharge switches corresponding to the secondary battery elements, and on / off control of the plurality of charge / discharge switches, And a control function unit that controls a connection state between the secondary battery elements.

前記一実施の形態によれば、半導体装置における充電および放電に対してそれぞれ昇降圧回路を不要とすることができる。   According to the embodiment, the step-up / step-down circuit can be made unnecessary for charging and discharging in the semiconductor device.

図１は、第１の実施の形態に係る半導体装置の構成を模式的に示すブロック図である。FIG. 1 is a block diagram schematically showing the configuration of the semiconductor device according to the first embodiment. 図２Ａは、第１の実施の形態に係るバッテリセルアレイの構成の一例を模式的に示す平面図である。FIG. 2A is a plan view schematically showing an example of the configuration of the battery cell array according to the first embodiment. 図２Ｂは、第１の実施の形態に係る二次電池素子の構成の一例を示す回路図である。FIG. 2B is a circuit diagram showing an example of the configuration of the secondary battery element according to the first embodiment. 図２Ｃは、第１の実施の形態に係るマイクロバッテリセルの構成の一例を示す断面図である。FIG. 2C is a cross-sectional view showing an example of the configuration of the micro battery cell according to the first embodiment. 図３Ａは、第１の実施の形態に係るバッテリセルアレイの制御方法の例を示す模式図である。FIG. 3A is a schematic diagram illustrating an example of a control method of the battery cell array according to the first embodiment. 図３Ｂは、第１の実施の形態に係るバッテリセルアレイの制御方法の例を示す模式図である。FIG. 3B is a schematic diagram illustrating an example of the control method of the battery cell array according to the first embodiment. 図３Ｃは、第１の実施の形態に係るバッテリセルアレイの制御方法の例を示す模式図である。FIG. 3C is a schematic diagram illustrating an example of a control method of the battery cell array according to the first embodiment. 図３Ｄは、第１の実施の形態に係るバッテリセルアレイの制御方法の例を示す模式図である。FIG. 3D is a schematic diagram illustrating an example of the control method of the battery cell array according to the first embodiment. 図４は、第１の実施の形態に係るバッテリセルアレイの制御方法の例を示すブロック図である。FIG. 4 is a block diagram illustrating an example of a control method for the battery cell array according to the first embodiment. 図５は、第１の実施の形態に係るバッテリセルアレイの制御方法の他の例を示すブロック図である。FIG. 5 is a block diagram illustrating another example of the battery cell array control method according to the first embodiment. 図６は、第１の実施の形態に係るマイクロバッテリセルの構成の一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example of the configuration of the micro battery cell according to the first embodiment. 図７Ａは、第１の実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。FIG. 7A is a cross-sectional view showing an example of the method for manufacturing the micro battery cell according to the first embodiment. 図７Ｂは、第１の実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。FIG. 7B is a cross-sectional view illustrating an example of the method for manufacturing the micro battery cell according to the first embodiment. 図７Ｃは、第１の実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。FIG. 7C is a cross-sectional view showing an example of the method for manufacturing the micro battery cell according to the first embodiment. 図７Ｄは、第１の実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。FIG. 7D is a cross-sectional view illustrating an example of the manufacturing method of the micro battery cell according to the first embodiment. 図７Ｅは、第１の実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。FIG. 7E is a cross-sectional view showing an example of the method for manufacturing the micro battery cell according to the first embodiment. 図８は、第１の実施の形態に係るマイクロバッテリセルを含む半導体装置の構成の一例を示す断面図である。FIG. 8 is a cross-sectional view showing an example of the configuration of the semiconductor device including the micro battery cell according to the first embodiment. 図９は、第２の実施の形態に係る半導体装置の構成を模式的に示すブロック図である。FIG. 9 is a block diagram schematically showing the configuration of the semiconductor device according to the second embodiment. 図１０は、第２の実施の形態に係るバッテリセルアレイの制御方法の例を示す模式図である。FIG. 10 is a schematic diagram illustrating an example of a control method of the battery cell array according to the second embodiment. 図１１は、第２の実施の形態に係るマイクロバッテリセルの構造の一例を示す断面図である。FIG. 11 is a cross-sectional view showing an example of the structure of the micro battery cell according to the second embodiment.

以下、実施の形態に係る半導体装置について説明する。   Hereinafter, the semiconductor device according to the embodiment will be described.

実施の形態に係る半導体装置（１）は、バッテリセルアレイ（２）と、電源制御回路（３）とを具備している。バッテリセルアレイ（２）は、複数の二次電池素子（Ｂｃ）とそれらに対応した複数の充放電スイッチ（Ｍ１、Ｍ２、Ｍ３）とを備えている（充電機能部）。電源制御回路（３）は、複数の充放電スイッチ（Ｍ１、Ｍ２、Ｍ３）のオン／オフを制御する（制御機能部）。このような半導体装置１では、電源制御回路（３）による複数の充放電スイッチ（Ｍ１、Ｍ２、Ｍ３）の各々のオン／オフにより、複数の二次電池素子（Ｂｃ）同士の接続形態（例示：直列接続、並列接続、直／並列接続、など）を変更することが可能である。そのため、バッテリセルアレイ（２）の充電時において、その二次電池素子（Ｂｃ）同士の接続形態により、その充電電圧を変化させることができる。その結果、充電に用いる昇降圧回路を不要にすることが出来る。同様に、バッテリセルアレイ２の放電時において、その二次電池素子（Ｂｃ）同士の接続形態により、その放電電圧を変化させることができる。その結果、放電に用いる昇降圧回路を不要にすることが出来る。つまり、充電時と放電時にそれぞれ最適な直並列接続状態を構築可能となり、昇降圧回路を不要にできる。   The semiconductor device (1) according to the embodiment includes a battery cell array (2) and a power supply control circuit (3). The battery cell array (2) includes a plurality of secondary battery elements (Bc) and a plurality of charge / discharge switches (M1, M2, M3) corresponding thereto (charging function unit). The power supply control circuit (3) controls on / off of the plurality of charge / discharge switches (M1, M2, M3) (control function unit). In such a semiconductor device 1, a plurality of secondary battery elements (Bc) are connected to each other (illustrated) by turning on / off each of the plurality of charge / discharge switches (M1, M2, M3) by the power supply control circuit (3). : Series connection, parallel connection, serial / parallel connection, etc.) can be changed. Therefore, when the battery cell array (2) is charged, the charging voltage can be changed depending on the connection form between the secondary battery elements (Bc). As a result, the step-up / step-down circuit used for charging can be eliminated. Similarly, when the battery cell array 2 is discharged, the discharge voltage can be changed depending on the connection form between the secondary battery elements (Bc). As a result, the step-up / step-down circuit used for discharging can be eliminated. That is, it is possible to construct an optimum series-parallel connection state during charging and discharging, and a step-up / down circuit can be eliminated.

また、特許文献１に記載の電力回収技術のような、いわゆるエナジーハーベスト技術を用いて電力を回収し、その電力で容量の大きい二次電池を充電する場合、ハーベスタの出力電圧は非常に小さい（例示：数百ｍＶレベル程度、発電量にして数十μＷレベル程度）。そのため、必然的に充電電流が小さくなってしまう。そうなると、充電時間が長くなり過ぎて、容量の大きい二次電池を効率良く充電することができなくなる。すなわち、充電効率が低下してしまう。前述のように、ハーベスタは発電量が小さいため、ロスは致命的な効率低下につながる。しかし、本実施の形態では、ハーベスタからの不安定な電力供給に対して、複数の二次電池素子（Ｂｃ）への接続を動的に切り換えることができる。それにより、複数の二次電池素子（Ｂｃ）の各々へ効率的に電力を供給して充電することができる。それにより、安定的な充電動作を実行することができる。   Further, when power is recovered using a so-called energy harvesting technique such as the power recovery technique described in Patent Document 1 and a secondary battery having a large capacity is charged with the power, the output voltage of the harvester is very small ( (Example: about several hundred mV level, power generation amount of about several tens of μW level). Therefore, the charging current is inevitably reduced. In this case, the charging time becomes too long, and the secondary battery having a large capacity cannot be charged efficiently. That is, the charging efficiency is lowered. As mentioned above, the harvester has a small amount of power generation, so the loss leads to a fatal efficiency loss. However, in the present embodiment, the connection to the plurality of secondary battery elements (Bc) can be dynamically switched with respect to unstable power supply from the harvester. Thereby, electric power can be efficiently supplied and charged to each of the plurality of secondary battery elements (Bc). Thereby, a stable charging operation can be performed.

また、一般に、環境エネルギーは不安定なものが多い。そのため、環境エネルギーから電力を回収する場合、必要な時に十分なだけの電力が得られるとは必ずしもいえない。したがって、デバイスのバッテリレス動作を実現するための電源の安定動作が困難である。さらに充電電圧と動作電圧とが異なる状態に対しても、充電と放電とを同時に実施できることも必要である。しかし、本実施の形態では、電源制御回路３により、バッテリセルアレイ（２）内の充放電スイッチ（Ｍ１、Ｍ２、Ｍ３）のオン／オフを制御することが可能である。それにより、バッテリセルアレイ（２）の充電、バッテリセルアレイ（２）からの放電、およびそれら充電と放電との同時実施が、それぞれ異電圧でありながら設定可能となる。その結果、充電のために供給される電圧（例示：ハーベスタの電圧）が不安定であっても、安定な電源動作を実現することができる。   In general, environmental energy is often unstable. Therefore, when recovering electric power from environmental energy, it cannot always be said that sufficient electric power is obtained when necessary. Therefore, it is difficult to stably operate the power supply for realizing the battery-less operation of the device. Furthermore, it is also necessary to be able to perform charging and discharging at the same time even when the charging voltage and the operating voltage are different. However, in the present embodiment, the power supply control circuit 3 can control on / off of the charge / discharge switches (M1, M2, M3) in the battery cell array (2). Thereby, the charging of the battery cell array (2), the discharging from the battery cell array (2), and the simultaneous execution of the charging and discharging can be set with different voltages. As a result, stable power supply operation can be realized even if the voltage supplied for charging (eg, the voltage of the harvester) is unstable.

以下、各実施の形態に係る半導体装置に関して、添付図面を参照して説明する。   Hereinafter, the semiconductor device according to each embodiment will be described with reference to the accompanying drawings.

（第１の実施の形態）
第１の実施の形態に係る半導体装置の構成について説明する。図１は、第１の実施の形態に係る半導体装置の構成を模式的に示すブロック図である。 (First embodiment)
A configuration of the semiconductor device according to the first embodiment will be described. FIG. 1 is a block diagram schematically showing the configuration of the semiconductor device according to the first embodiment.

半導体装置１は、バッテリセルアレイ２と、電源制御回路３とを具備している。バッテリセルアレイ２は、複数の二次電池素子Ｂｃと複数の充放電スイッチＭ１、Ｍ２、Ｍ３とを備えている。電源制御回路３は、外部信号や内部の記憶部に格納されたプログラムに基づく制御信号やロジック回路（後述）などからの制御信号に応答して、複数の充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御する。ここで、バッテリセルアレイ２において、二次電池素子Ｂｃと充放電スイッチＭ１、Ｍ２、Ｍ３との組は、マイクロバッテリセルＢと見ることができる。すなわち、バッテリセルアレイ２は、複数のマイクロバッテリセルＢを備えている。この図では、一例として、バッテリセルアレイ２は、５個のマイクロバッテリセルＢを備えている。   The semiconductor device 1 includes a battery cell array 2 and a power supply control circuit 3. The battery cell array 2 includes a plurality of secondary battery elements Bc and a plurality of charge / discharge switches M1, M2, and M3. The power supply control circuit 3 turns on the plurality of charge / discharge switches M1, M2, and M3 in response to a control signal based on an external signal or a program stored in an internal storage unit or a control signal from a logic circuit (described later). Control off / off. Here, in the battery cell array 2, a set of the secondary battery element Bc and the charge / discharge switches M1, M2, and M3 can be regarded as a micro battery cell B. That is, the battery cell array 2 includes a plurality of micro battery cells B. In this figure, as an example, the battery cell array 2 includes five micro battery cells B.

マイクロバッテリセルＢは、二次電池素子Ｂｃと、二次電池素子Ｂｃ（例示：−極側）に接続された充放電スイッチＭ１と、他のマイクロバッテリセルＢとの接続／非接続を行う充放電スイッチＭ２、Ｍ３とを備えている。充放電スイッチＭ２は、充放電スイッチＭ１に接続されている。充放電スイッチＭ３は、二次電池素子Ｂｃ（例示：＋極側）に接続されている。複数のマイクロバッテリセルＢの充放電スイッチＭ１、Ｍ２、Ｍ３は、電源制御回路３に制御される。二次電池素子Ｂｃはリチウム系やナトリウム系のような（全）固体二次電池やキャパシタに例示される。この固体二次電池は、薄膜プロセスで製造可能であり、制御用の電子素子に連続して製造でき好ましい。充放電スイッチＭ１、Ｍ２、Ｍ３は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに例示される。このＭＯＳトランジスタは、制御用の電子素子と共に製造でき好ましい。   The microbattery cell B is a charge / discharge switch that connects / disconnects the secondary battery element Bc, the charge / discharge switch M1 connected to the secondary battery element Bc (example: negative electrode side), and the other microbattery cell B. Discharge switches M2 and M3 are provided. The charge / discharge switch M2 is connected to the charge / discharge switch M1. The charge / discharge switch M3 is connected to the secondary battery element Bc (example: + pole side). The charge / discharge switches M 1, M 2 and M 3 of the plurality of micro battery cells B are controlled by the power supply control circuit 3. Secondary battery element Bc is exemplified by (all) solid secondary batteries and capacitors such as lithium and sodium. This solid secondary battery can be manufactured by a thin film process, and can be preferably manufactured continuously with a control electronic element. The charge / discharge switches M1, M2, and M3 are exemplified by MOS (Metal Oxide Semiconductor) transistors. This MOS transistor is preferable because it can be manufactured together with a control electronic element.

各マイクロバッテリセルＢ同士は、それぞれの充放電スイッチＭ１、Ｍ２、Ｍ３を介して互いに接続されている。言い換えると、複数の充放電スイッチＭ１、Ｍ２、Ｍ３の各々は、複数の二次電池素子Ｂｃのうちの少なくとも一つに繋がる経路上に設けられ、その経路を接続するまたは切断する。ただし、その経路は、例えば、二次電池素子Ｂｃ同士を繋ぐ経路や、二次電池素子Ｂｃとバッテリセルアレイの出力のスイッチ（Ｍ４１、Ｍ４２）とを繋ぐ経路などである。図１の例では、複数のマイクロバッテリセルＢは、充放電スイッチＭ３（例示：＋極側）および充放電スイッチＭ２（例示：−極側）を介して、互いに並列に接続されている。さらに／あるいは、複数のマイクロバッテリセルＢ同士が、それぞれの充放電スイッチを介して互いに直列に接続されていてもよい（図示されず：第２の実施の形態参照）。なお、充放電スイッチの配置の関係によっては、マイクロバッテリセルＢは、充放電スイッチＭ２、Ｍ３を有さなくても良い。バッテリセルアレイ２は、複数の二次電池素子Ｂｃの直列接続や並列接続の状態を複数の充放電スイッチＭ１、Ｍ２、Ｍ３を接続するまたは切断することにより変更する。すなわち、このようなバッテリセルアレイ２では、電源制御回路３により、各マイクロバッテリセルＢにおける充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御することができる。それにより、所望の数の二次電池素子Ｂｃについて、所望の並列接続状態や直列接続状態や直／並列接続状態が設定可能となる。   The micro battery cells B are connected to each other via respective charge / discharge switches M1, M2, and M3. In other words, each of the plurality of charge / discharge switches M1, M2, and M3 is provided on a path connected to at least one of the plurality of secondary battery elements Bc, and connects or disconnects the path. However, the path is, for example, a path connecting the secondary battery elements Bc, a path connecting the secondary battery elements Bc and the output switches (M41, M42) of the battery cell array, or the like. In the example of FIG. 1, the plurality of micro battery cells B are connected in parallel to each other via a charge / discharge switch M3 (example: + pole side) and a charge / discharge switch M2 (example: −pole side). Furthermore, / or a plurality of micro battery cells B may be connected in series with each other via respective charge / discharge switches (not shown: see the second embodiment). Note that, depending on the arrangement relationship of the charge / discharge switches, the micro battery cell B may not have the charge / discharge switches M2 and M3. The battery cell array 2 changes the state of series connection or parallel connection of the plurality of secondary battery elements Bc by connecting or disconnecting the plurality of charge / discharge switches M1, M2, and M3. That is, in such a battery cell array 2, the power supply control circuit 3 can control the on / off of the charge / discharge switches M1, M2, and M3 in each micro battery cell B. Thereby, a desired parallel connection state, a series connection state, and a direct / parallel connection state can be set for a desired number of secondary battery elements Bc.

複数のマイクロバッテリセルＢは、その−極側を、配線を介して接地されている。複数のマイクロバッテリセルＢは、その＋極側を、充電制御用スイッチＭ４１および放電制御用スイッチＭ４２を介して、配線９と接続されている。配線９は他の素子（例示：充電用の電力をバッテリセルアレイ２へ供給する素子、充電された電力をバッテリセルアレイ２から受け取る素子）と接続されている。充電制御用スイッチＭ４１と放電制御用スイッチＭ４２との間の配線９上には充放電制御用スイッチＭ４３が設けられている。充電制御用スイッチＭ４１、放電制御用スイッチＭ４２および充放電制御用スイッチＭ４３は、電源制御回路３に制御される。充電制御用スイッチＭ４１、放電制御用スイッチＭ４２および充放電制御用スイッチＭ４３は、ＭＯＳトランジスタに例示される。   The plurality of micro battery cells B are grounded on the negative electrode side via wiring. The plurality of microbattery cells B are connected to the wiring 9 via the charge control switch M41 and the discharge control switch M42 on the positive electrode side. The wiring 9 is connected to other elements (for example, an element that supplies charging power to the battery cell array 2 and an element that receives charged power from the battery cell array 2). A charge / discharge control switch M43 is provided on the wiring 9 between the charge control switch M41 and the discharge control switch M42. The power control circuit 3 controls the charge control switch M41, the discharge control switch M42, and the charge / discharge control switch M43. The charge control switch M41, the discharge control switch M42, and the charge / discharge control switch M43 are exemplified by MOS transistors.

半導体装置１は、さらに電力回収素子４とロジック回路５とを具備している。
電力回収素子４は、環境から電力回収を行う。電力回収素子４は、エナジーハーベスト技術におけるハーベスタ（エナジーハーベスト源）であり、一般的に、太陽電池、振動発電素子（圧電素子）、電波回収素子、熱電発電素子、風力発電装置、地熱発電装置、波浪発電装置などに例示される。電力回収素子４から出力される電力は配線９（および充電制御用スイッチＭ４１）を介してバッテリセルアレイ２へ供給される。または、配線９（および充放電制御用スイッチＭ４３）を介してロジック回路５へ供給される。このような電力回収素子４は、環境負荷低減の点から好ましい発電デバイスと考えられる。特に、太陽電池、振動発電素子（圧電素子）、電波回収素子、熱電発電素子などは取り扱いの容易な点からも好ましい。 The semiconductor device 1 further includes a power recovery element 4 and a logic circuit 5.
The power recovery element 4 recovers power from the environment. The power recovery element 4 is a harvester (energy harvest source) in energy harvesting technology. Generally, a solar cell, a vibration power generation element (piezoelectric element), a radio wave recovery element, a thermoelectric power generation element, a wind power generation apparatus, a geothermal power generation apparatus, It is exemplified by a wave power generator. The power output from the power recovery element 4 is supplied to the battery cell array 2 via the wiring 9 (and the charge control switch M41). Alternatively, it is supplied to the logic circuit 5 through the wiring 9 (and the charge / discharge control switch M43). Such a power recovery element 4 is considered to be a preferable power generation device from the viewpoint of reducing the environmental load. In particular, solar cells, vibration power generation elements (piezoelectric elements), radio wave recovery elements, thermoelectric power generation elements, and the like are preferable from the viewpoint of easy handling.

ロジック回路５は、デカップリングキャパシタ（ＤＣＣ）を介して、電力回収素子４またはバッテリセルアレイ２から電力を供給され、その電源電圧で動作する論理回路である。電源制御回路3を制御しても良い。ロジック回路５は、例えばクロック信号ＣＬＫに同期して動作し、入力信号Ｓ１に応答して、内部で論理演算を行い、出力信号Ｓ２を送出する。その論理演算は、内部の記憶部に格納されたプログラムに基づく演算であっても良い。ロジック回路５は、ＭＣＵ（ｍｉｃｒｏ−ｃｏｎｔｒｏｌｌｅｒ ｕｎｉｔ）やＭＰＵ（ｍｉｃｒｏ−ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）やＣＰＵ（ｃｅｎｔｏｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）に例示される。このロジック回路５は回収される電力が不安定かつ低発電量であることから、低電力で動作することが好ましい。   The logic circuit 5 is a logic circuit that is supplied with power from the power recovery element 4 or the battery cell array 2 via a decoupling capacitor (DCC) and operates with the power supply voltage. The power supply control circuit 3 may be controlled. The logic circuit 5 operates in synchronization with, for example, the clock signal CLK, performs an internal logical operation in response to the input signal S1, and sends an output signal S2. The logical operation may be an operation based on a program stored in an internal storage unit. The logic circuit 5 is exemplified by an MCU (micro-controller unit), an MPU (micro-processing unit), and a CPU (central processing unit). The logic circuit 5 is preferably operated with low power because the recovered power is unstable and has a low power generation amount.

半導体装置１は、センサ７をさらに具備していてもよい。
センサ７は、電力回収素子４やバッテリセルアレイ２から配線９を介して電力を供給され、計測対象の状態を示す量（圧力、速度、加速度、流速、回転数、光、時間、温度、熱、歪み（応力）、磁気など）を計測する機器である。センサ７は、ロジック回路５に制御されて計測した値をロジック回路５へ出力しても良いし、外部機器に制御され、外部機器に計測した値を出力しても良い。このようなセンサ７は、外部から電力を供給する必要が無く、かつ、電力回収素子４が環境からエネルギーを受領できない状況でも、バッテリセルアレイ２から電力の供給を受けられるので、常時安定的に動作でき好ましい。 The semiconductor device 1 may further include a sensor 7.
The sensor 7 is supplied with electric power from the power recovery element 4 or the battery cell array 2 via the wiring 9 and is a quantity (pressure, speed, acceleration, flow rate, rotation speed, light, time, temperature, heat, This device measures strain (stress), magnetism, etc. The sensor 7 may output a value measured and controlled by the logic circuit 5 to the logic circuit 5, or may be controlled by an external device and output a measured value to the external device. Such a sensor 7 does not need to be supplied with electric power from the outside, and can receive power from the battery cell array 2 even when the power recovery element 4 cannot receive energy from the environment, so that it always operates stably. This is preferable.

なお、半導体装置１において、バッテリセルアレイ２と電源制御回路３とは、一つのデバイス８として、同一の半導体チップ内または同一の半導体基板上に設けられていても良い。さらに、バッテリセルアレイ２と電源制御回路３とロジック回路５（およびＤＣＣ）とは、一つのデバイス８ａとして、同一の半導体チップ内または同一の半導体基板上に設けられていても良い。さらに、半導体装置１がセンサ７を含んでいる場合、バッテリセルアレイ２と電源制御回路３とロジック回路５（およびＤＣＣ）とセンサ７とは、一つのデバイス８ｂとして、同一の半導体チップ内または同一の半導体基板上に設けられていても良い。   In the semiconductor device 1, the battery cell array 2 and the power supply control circuit 3 may be provided as one device 8 in the same semiconductor chip or on the same semiconductor substrate. Furthermore, the battery cell array 2, the power supply control circuit 3, and the logic circuit 5 (and DCC) may be provided as one device 8a in the same semiconductor chip or on the same semiconductor substrate. Further, when the semiconductor device 1 includes the sensor 7, the battery cell array 2, the power supply control circuit 3, the logic circuit 5 (and the DCC), and the sensor 7 are included in the same semiconductor chip or in the same semiconductor device 8 b. It may be provided on a semiconductor substrate.

このような半導体装置１は、例えば以下のように動作する。
充電動作では、電力回収素子４が発電し、その電力を供給する。電源制御回路３は、充電制御用スイッチＭ４１をオンにし、充放電制御用スイッチＭ４３をオフにする。それにより、電力回収素子４で発電された電力が配線９を介してバッテリセルアレイ２へ供給される（矢印Ａ１）。その時、各マイクロバッテリセルＢの充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御することで、所望のマイクロバッテリセルＢを充電することができる。また、放電動作では、電源制御回路３は、充放電制御用スイッチＭ４３をオフにし、放電制御用スイッチＭ４２をオンにする。それにより、バッテリセルアレイ２に蓄積された電力が配線９を介してロジック回路５へ供給される（矢印Ａ１）。その時、各マイクロバッテリセルＢの充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御することで、所望のマイクロバッテリセルＢを放電することができる。 Such a semiconductor device 1 operates as follows, for example.
In the charging operation, the power recovery element 4 generates power and supplies the power. The power supply control circuit 3 turns on the charge control switch M41 and turns off the charge / discharge control switch M43. Thereby, the electric power generated by the power recovery element 4 is supplied to the battery cell array 2 via the wiring 9 (arrow A1). At that time, a desired micro battery cell B can be charged by controlling on / off of the charge / discharge switches M1, M2, and M3 of each micro battery cell B. In the discharging operation, the power supply control circuit 3 turns off the charge / discharge control switch M43 and turns on the discharge control switch M42. Thereby, the electric power stored in the battery cell array 2 is supplied to the logic circuit 5 via the wiring 9 (arrow A1). At that time, a desired micro battery cell B can be discharged by controlling on / off of the charge / discharge switches M1, M2, and M3 of each micro battery cell B.

このような半導体装置１では、電源制御回路３により、充電制御用スイッチＭ４１、放電制御用スイッチＭ４２および充放電制御用スイッチＭ４３のオン／オフ、および、バッテリセルアレイ２内の充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御することができる。それにより、バッテリセルアレイ２の充電、バッテリセルアレイ２からの放電、およびそれら充電と放電との同時実施が、それぞれ異電圧でありながら設定可能となる。   In such a semiconductor device 1, the power supply control circuit 3 turns on / off the charge control switch M 41, the discharge control switch M 42 and the charge / discharge control switch M 43, and the charge / discharge switches M 1, M 2 in the battery cell array 2. , M3 can be controlled on / off. Thereby, the charging of the battery cell array 2, the discharging from the battery cell array 2, and the simultaneous execution of the charging and discharging can be set with different voltages.

このような半導体装置１では、電力回収素子４からの不安定な電力供給に対して、複数のマイクロバッテリセルＢへの接続を動的に切り換えることで、複数のマイクロバッテリセルＢの各々へ効率的に電力を供給して充電することができる。それにより、安定的な充電動作を実行することができる。加えて、複数のマイクロバッテリセルＢへの接続を動的に切り換えて放電を行うことで、電力回収素子４からの不安定な電力供給に関わらず、安定的な放電動作を実現することができる。   In such a semiconductor device 1, the connection to the plurality of microbattery cells B is dynamically switched with respect to the unstable power supply from the power recovery element 4, whereby the efficiency to each of the plurality of microbattery cells B is improved. The power can be supplied and charged. Thereby, a stable charging operation can be performed. In addition, a stable discharge operation can be realized regardless of unstable power supply from the power recovery element 4 by dynamically switching the connection to the plurality of micro battery cells B and performing discharge. .

次に、バッテリセルアレイ２の具体的な一例について説明する。図２Ａは、本実施の形態に係るバッテリセルアレイ２の構成の一例を模式的に示す平面図である。   Next, a specific example of the battery cell array 2 will be described. FIG. 2A is a plan view schematically showing an example of the configuration of the battery cell array 2 according to the present embodiment.

バッテリセルアレイ２は、セルアレイ部２３と、行セレクタ部２２と、列セレクタ部２１と、制御部２０とを備えている。セルアレイ部２３は、行列状に配置された複数のマイクロバッテリセルＢを備えている。具体的には、セルアレイ部２３は、ｍ行ｎ列に配置された複数のマイクロバッテリセルＢ１１〜Ｂｍｎ（Ｂｉｊ；ｉ＝１〜ｍ、ｊ＝１〜ｎ；ｉ、ｊは整数）を備えている。セルアレイ部２３は、さらに、第１方向（列方向）に延びる複数の配線の組（ＬＡ１、ＬＢ１）〜（ＬＡｎ、ＬＢｎ）と、第２方向（行方向）に延びる複数の配線ｗ１〜ｗｍとを備えている。複数のマイクロバッテリセルＢ１１〜Ｂｍｎの各々は、複数の配線の組（ＬＡ１、ＬＢ１）〜（ＬＡｎ、ＬＢｎ）と複数の配線ｗ１〜ｗｍとが交差する複数の箇所の各々に対応して設けられている。配線の組（ＬＡ１、ＬＢ１）〜（ＬＡｎ、ＬＢｎ）および配線ｗ１〜ｗｍは、充放電スイッチ（後述）のオン／オフの制御信号の供給や、充電電力／放電電力の供給に用いる。   The battery cell array 2 includes a cell array unit 23, a row selector unit 22, a column selector unit 21, and a control unit 20. The cell array unit 23 includes a plurality of micro battery cells B arranged in a matrix. Specifically, the cell array unit 23 includes a plurality of micro battery cells B11 to Bmn (Bij; i = 1 to m, j = 1 to n; i and j are integers) arranged in m rows and n columns. Yes. The cell array unit 23 further includes a plurality of wiring sets (LA1, LB1) to (LAn, LBn) extending in the first direction (column direction), and a plurality of wirings w1 to wm extending in the second direction (row direction). It has. Each of the plurality of micro battery cells B11 to Bmn is provided corresponding to each of a plurality of locations where a plurality of wiring sets (LA1, LB1) to (LAn, LBn) and a plurality of wirings w1 to wm intersect. ing. The wiring sets (LA1, LB1) to (LAn, LBn) and the wirings w1 to wm are used to supply a control signal for turning on / off a charge / discharge switch (described later) and supply charging / discharging power.

行セレクタ部２２は、制御部２０の制御に基づいて、セルアレイ部２３の行を選択する。具体的には、行セレクタ部２２は、複数の配線ｗ１〜ｗｍの一端に接続され、制御部２０の制御に基づいて、少なくとも一つの所望の配線ｗを選択する。また、列セレクタ部２１は、制御部２０の制御に基づいて、セルアレイ部２３の列を選択し、充電制御用スイッチＭ４１または放電制御用スイッチＭ４２に接続する。具体的には、列セレクタ部２１は、複数の配線の組（ＬＡ１、ＬＢ１）〜（ＬＡｎ、ＬＢｎ）の一端に接続され、充電制御用スイッチＭ４１および放電制御用スイッチＭ４２の一端に接続されている。そして、制御部２０の制御に基づいて、少なくとも一つの所望の配線の組（ＬＡ、ＬＢ）を選択し、充電制御用スイッチＭ４１または放電制御用スイッチＭ４２に接続する。それにより、行セレクタ部２２で選択された配線ｗｉと列セレクタ部２１で選択された配線の組（ＬＡｊ、ＬＢｊ）とで決定される選択マイクロバッテリセルＢｉｊが、充電制御用スイッチＭ４１を介して充電され、または、放電制御用スイッチＭ４２を介して放電される。   The row selector unit 22 selects a row of the cell array unit 23 based on the control of the control unit 20. Specifically, the row selector unit 22 is connected to one end of the plurality of wirings w1 to wm, and selects at least one desired wiring w based on the control of the control unit 20. Further, the column selector unit 21 selects a column of the cell array unit 23 based on the control of the control unit 20 and connects it to the charge control switch M41 or the discharge control switch M42. Specifically, the column selector unit 21 is connected to one end of a plurality of wiring pairs (LA1, LB1) to (LAn, LBn), and is connected to one end of the charge control switch M41 and the discharge control switch M42. Yes. Then, based on the control of the control unit 20, at least one desired wiring set (LA, LB) is selected and connected to the charge control switch M41 or the discharge control switch M42. As a result, the selected micro battery cell Bij determined by the wiring wi selected by the row selector unit 22 and the wiring set (LAj, LBj) selected by the column selector unit 21 is connected via the charge control switch M41. The battery is charged or discharged through the discharge control switch M42.

制御部２０は、電源制御回路３の制御信号に基づいて、行セレクタ部２２および列セレクタ部２１の動作を制御する。言い換えると、電源制御回路３は、制御部２０を介して行セレクタ部２２および列セレクタ部２１の動作を制御することにより、セルアレイ部２３での充放電（充放電スイッチのオン／オフ）を制御する。   The control unit 20 controls the operations of the row selector unit 22 and the column selector unit 21 based on the control signal of the power supply control circuit 3. In other words, the power supply control circuit 3 controls the operation of the row selector unit 22 and the column selector unit 21 via the control unit 20 to control charging / discharging (on / off of the charging / discharging switch) in the cell array unit 23. To do.

図２Ｂは、本実施の形態に係るマイクロバッテリセルＢｉｊの構成の一例を示す回路図である。マイクロバッテリセルＢｉｊは、二次電池素子１１と、二次電池素子１１に接続された充放電スイッチ１２、１３ａ、１３ｂとを備えている。二次電池素子１１は、固体二次電池に例示される。二次電池素子１１は、図１における二次電池素子Ｂｃに対応している。充放電スイッチ１２、１３ａ、１３ｂは、それぞれ図１における充放電スイッチＭ１、Ｍ３、Ｍ２に対応している。充放電スイッチ１２、１３ａ、１３ｂは、（高速）ＭＯＳトランジスタに例示される。   FIG. 2B is a circuit diagram showing an example of the configuration of the micro battery cell Bij according to the present embodiment. The micro battery cell Bij includes a secondary battery element 11 and charge / discharge switches 12, 13 a and 13 b connected to the secondary battery element 11. The secondary battery element 11 is exemplified by a solid secondary battery. The secondary battery element 11 corresponds to the secondary battery element Bc in FIG. The charge / discharge switches 12, 13a, 13b correspond to the charge / discharge switches M1, M3, M2 in FIG. 1, respectively. The charge / discharge switches 12, 13a, 13b are exemplified by (high-speed) MOS transistors.

マイクロバッテリセルＢｉｊは、配線ｗｉと配線の組（ＬＡｊ、ＬＢｊ）とが交差する箇所に対応して設けられている。配線ｗｉは、複数の配線ｗｉ−１〜ｗｉ−ｎを含んでいる。配線ｗｉ−１〜ｗｉ−ｎは、マイクロバッテリセルＢｉ１〜Ｂｉｎの充放電スイッチ１２であるＭＯＳトランジスタのゲートにそれぞれ接続されている。配線ＬＡｊは、配線ＬＡｊ−０と、複数の配線ＬＡｊ−１〜ＬＡｊ−ｍとを含んでいる。配線ＬＡｊ−０は、各マイクロバッテリセルＢ１ｊ〜Ｂｍｊの充放電スイッチ１３ａであるＭＯＳトランジスタを直列に接続している。配線ＬＡｊ−１〜ＬＡｊ−ｍは、各マイクロバッテリセルＢ１ｊ〜Ｂｍｊの充放電スイッチ１３ａであるＭＯＳトランジスタのゲートにそれぞれ接続されている。配線ＬＢｊは、配線ＬＢｊ−０と、複数の配線ＬＢｊ−１〜ＬＢｊ−ｍとを含んでいる。配線ＬＢｊ−０は、各マイクロバッテリセルＢ１ｊ〜Ｂｍｊの充放電スイッチ１３ｂを直列に接続している。配線ＬＢｊ−１〜ＬＡｊ−ｍは、各マイクロバッテリセルＢ１ｊ〜Ｂｍｊの充放電スイッチ１３ｂであるＭＯＳトランジスタのゲートにそれぞれ接続されている。   The micro battery cell Bij is provided corresponding to a location where the wiring wi and the wiring set (LAj, LBj) intersect. The wiring wi includes a plurality of wirings wi-1 to wi-n. The wirings wi-1 to wi-n are connected to the gates of the MOS transistors that are the charge / discharge switches 12 of the micro battery cells Bi1 to Bin, respectively. The wiring LAj includes a wiring LAj-0 and a plurality of wirings LAj-1 to LAj-m. The wiring LAj-0 connects in series MOS transistors that are the charge / discharge switches 13a of the micro battery cells B1j to Bmj. The wirings LAj-1 to LAj-m are respectively connected to the gates of the MOS transistors that are the charge / discharge switches 13a of the micro battery cells B1j to Bmj. The wiring LBj includes a wiring LBj-0 and a plurality of wirings LBj-1 to LBj-m. The wiring LBj-0 connects the charge / discharge switches 13b of the micro battery cells B1j to Bmj in series. The wirings LBj-1 to LAj-m are respectively connected to the gates of the MOS transistors that are the charge / discharge switches 13b of the micro battery cells B1j to Bmj.

マイクロバッテリセルＢｉｊにおいて、充放電スイッチ１３ａは、配線ＬＡｊ−０上に配置され、ゲートを配線ＬＡｊ−ｉに接続され、一端を二次電池素子１１の＋極側に接続されている。充放電スイッチ１３ｂは、配線ＬＢｊ−０上に配置され、ゲートを配線ＬＢｊ−ｉに接続され、一端を、充放電スイッチ１２を介して、二次電池素子１１の−極側に接続されている。充放電スイッチ１２は、ゲートを配線ｗｉ−ｊに接続されている。   In the micro battery cell Bij, the charge / discharge switch 13a is disposed on the wiring LAj-0, the gate is connected to the wiring LAj-i, and one end is connected to the positive electrode side of the secondary battery element 11. The charge / discharge switch 13b is disposed on the wiring LBj-0, the gate is connected to the wiring LBj-i, and one end is connected to the negative electrode side of the secondary battery element 11 via the charge / discharge switch 12. . The charge / discharge switch 12 has a gate connected to the wiring wi-j.

マイクロバッテリセルＢｉｊでは、配線ｗｉをＨｉｇｈレベルにして充放電スイッチ１２をオンにすると、二次電池素子１１の電荷を配線ＬＡｊ−０、ＬＢｊ−０に放電可能となる、または、配線ＬＡｊ−０、ＬＢｊ−０からの電荷を二次電池素子１１に充電可能となる。この状態において、配線ＬＡｊ−０、ＬＢｊ−０上の充放電スイッチ１３ａ、１３ｂをオンにすることで、二次電池素子１１は、列セレクタ部２１経由で、バッテリセルアレイ２の外側と、電荷の充放電を可能とすることができる。このとき、電源制御回路３は、制御部２０を介して行セレクタ部２２および列セレクタ部２１の動作を制御することにより、セルアレイ部２３での各充放電スイッチ１２、１３ａ、１３ｂをオンまたはオフして、二次電池素子１１の充放電を制御している。   In the micro battery cell Bij, when the wiring wi is set to the high level and the charge / discharge switch 12 is turned on, the charge of the secondary battery element 11 can be discharged to the wirings LAj-0 and LBj-0, or the wiring LAj-0. , The secondary battery element 11 can be charged with the electric charge from LBj-0. In this state, by turning on the charge / discharge switches 13a and 13b on the wirings LAj-0 and LBj-0, the secondary battery element 11 is connected to the outside of the battery cell array 2 via the column selector unit 21 and the charge Charging / discharging can be enabled. At this time, the power supply control circuit 3 controls the operations of the row selector unit 22 and the column selector unit 21 via the control unit 20 to turn on / off the charge / discharge switches 12, 13a, 13b in the cell array unit 23. Thus, charging / discharging of the secondary battery element 11 is controlled.

図２Ｃは、本実施の形態に係るマイクロバッテリセルＢｉｊの構成の一例を示す断面図である。マイクロバッテリセルＢｉｊの充放電スイッチ１２、１３ａ、１３ｂは、ＭＯＳトランジスタとして、半導体基板上に設けられている。二次電池素子１１は、充放電スイッチ１２、１３ａ、１３ｂが設けられた半導体基板の上方の層間絶縁層１６内（複数の配線層の一つの層間絶縁層内）に設けられている。このような二次電池素子１１は、配線層の製造プロセスに連続して製造でき好ましい。   FIG. 2C is a cross-sectional view showing an example of the configuration of the micro battery cell Bij according to the present embodiment. The charge / discharge switches 12, 13a, 13b of the micro battery cell Bij are provided on a semiconductor substrate as MOS transistors. The secondary battery element 11 is provided in the interlayer insulating layer 16 (in one interlayer insulating layer of the plurality of wiring layers) above the semiconductor substrate on which the charge / discharge switches 12, 13a, 13b are provided. Such a secondary battery element 11 is preferable because it can be manufactured continuously in the manufacturing process of the wiring layer.

充放電スイッチ１２のゲートは、配線ｗｉ−ｊに接続されている。充放電スイッチ１２のソース／ドレインの一方は、層間絶縁層１６を通るコンタクトと４層分の配線層中のビアおよび配線とで構成される配線１４を介して、層間絶縁層１６上方の二次電池素子１１の下側（−極側）に接続されている。充放電スイッチ１２のソース／ドレインの他方は、コンタクト、１層目の配線層中の配線ＬＢｊ−０および他のコンタクトを介して、充放電スイッチ１３ｂのソース／ドレインの一方に接続されている。   The gate of the charge / discharge switch 12 is connected to the wiring wi-j. One of the source / drain of the charge / discharge switch 12 is connected to the secondary above the interlayer insulating layer 16 via a wiring 14 constituted by a contact passing through the interlayer insulating layer 16 and vias and wirings in four wiring layers. The battery element 11 is connected to the lower side (−polar side). The other of the source / drain of the charge / discharge switch 12 is connected to one of the source / drain of the charge / discharge switch 13b via a contact, the wiring LBj-0 in the first wiring layer, and another contact.

充放電スイッチ１３ａのゲートは、配線ＬＡｊ−ｉに接続されている。充放電スイッチ１３ａのソース／ドレインの一方は、層間絶縁層１６を通るコンタクトと５層分の配線層中のビアおよび配線とで構成される配線１５を介して、二次電池素子１１の上側（＋極側）に接続されている。充放電スイッチ１３ａのソース／ドレインの他方は、コンタクトを介して、１層目の配線層中の配線ＬＡｊ−０に接続されている。   The gate of the charge / discharge switch 13a is connected to the wiring LAj-i. One of the source / drain of the charge / discharge switch 13a is connected to the upper side of the secondary battery element 11 via a wiring 15 composed of a contact passing through the interlayer insulating layer 16 and vias and wirings in five wiring layers. + Pole side). The other of the source / drain of the charge / discharge switch 13a is connected to a wiring LAj-0 in the first wiring layer through a contact.

充放電スイッチ１３ｂのゲートは、配線ＬＢｊ−ｉに接続されている。充放電スイッチ１３ｂのソース／ドレインの一方は充放電スイッチ１２のソース／ドレインの他方に、充放電スイッチ１３ｂのソース／ドレインの他方は、コンタクトを介して、１層目の配線層中の配線ＬＢｊ−０に接続されている。   The gate of the charge / discharge switch 13b is connected to the wiring LBj-i. One of the source / drain of the charge / discharge switch 13b is connected to the other of the source / drain of the charge / discharge switch 12, and the other of the source / drain of the charge / discharge switch 13b is connected to the wiring LBj in the first wiring layer through a contact. Connected to -0.

本実施の形態における電源制御機能は、セルアレイ部２３と、制御機能部とから構成されている。セルアレイ部２３は、微小な固体二次電池素子（二次電池素子１１）と高速のＭＯＳスイッチ素子（充放電スイッチ１２、１３ａ、１３ｂ）からなる複数のマイクロバッテリセルＢで構成されている。制御機能部は、このセルアレイ部２３の電源動作、すなわち高速のＭＯＳスイッチ素子の動作を制御する、行セレクタ部２２、列セレクタ部２１、制御部２０および電源制御回路３から構成されている。   The power control function in the present embodiment is composed of a cell array unit 23 and a control function unit. The cell array unit 23 includes a plurality of micro battery cells B each including a small solid secondary battery element (secondary battery element 11) and high-speed MOS switch elements (charge / discharge switches 12, 13a, 13b). The control function unit includes a row selector unit 22, a column selector unit 21, a control unit 20, and a power supply control circuit 3 that control the power supply operation of the cell array unit 23, that is, the operation of a high-speed MOS switch element.

そのような高速ＭＯＳトランジスタのスイッチ素子を制御することで、電源であるバッテリセルアレイの遷移特性（充電容量や内部抵抗）に対して適切な容量を適切なる速度で接続・分離を実現できる。また、マイクロバッテリセルの単位セルの電池容量は小さいため、充電時間は短時間で済む。また、電池容量が小さいため、充電電流が小さくても効率良い充電が可能となる。また、充放電スイッチ付きセルアレイ部とすることで、セル単位で充放電を制御することが可能となり、必要な電荷量のみをセルアレイ部から取り出すことが可能となる。   By controlling such a switching element of the high-speed MOS transistor, connection / separation can be realized at an appropriate speed with an appropriate capacity for the transition characteristics (charging capacity and internal resistance) of the battery cell array as a power source. Further, since the battery capacity of the unit cell of the micro battery cell is small, the charging time is short. Further, since the battery capacity is small, efficient charging is possible even when the charging current is small. Further, by using the cell array unit with charge / discharge switches, charge / discharge can be controlled in cell units, and only a necessary charge amount can be taken out from the cell array unit.

次に、バッテリセルアレイ２の制御方法について説明する。図３Ａ〜図３Ｄは、本実施の形態に係るバッテリセルアレイ２の制御方法の例を示す模式図である。ただし、図３Ａ〜図３Ｄは図２Ａのバッテリセルアレイ２を示している。ここでは、バッテリセルアレイ２は、図１の半導体装置に備えられているとして説明する。そのバッテリセルアレイ２では、電源制御回路３が充放電スイッチを制御することにより、各マイクロバッテリセルＢの動作状態が制御される。   Next, a method for controlling the battery cell array 2 will be described. 3A to 3D are schematic diagrams illustrating an example of a method for controlling the battery cell array 2 according to the present embodiment. 3A to 3D show the battery cell array 2 of FIG. 2A. Here, it is assumed that the battery cell array 2 is provided in the semiconductor device of FIG. In the battery cell array 2, the operation state of each micro battery cell B is controlled by the power supply control circuit 3 controlling the charge / discharge switch.

例えば、図３Ａでは、バッテリセルアレイ２のうち、領域Ｒ１１のマイクロバッテリセルＢが放電状態であり、領域Ｒ１２のマイクロバッテリセルＢは非稼働状態であることを示している。外部（例示：電力回収素子４）からの電力回収がない（電力が供給されていない）状態においてロジック回路５（例示：ＭＣＵ）を動作させる場合、その動作状態に対応させて、必要な電力に相当する領域Ｒ１１のマイクロバッテリセルＢのみを稼働させることができる。   For example, FIG. 3A shows that in the battery cell array 2, the micro battery cell B in the region R11 is in a discharged state, and the micro battery cell B in the region R12 is in a non-operating state. When the logic circuit 5 (example: MCU) is operated in a state where there is no power recovery from the outside (example: power recovery element 4) (no power is supplied), the required power is set corresponding to the operation state. Only the micro battery cell B in the corresponding region R11 can be operated.

これとは反対の制御方法として、図３Ｂでは、バッテリセルアレイ２のうち、領域Ｒ２１のマイクロバッテリセルＢが充電状態であり、領域Ｒ２２のマイクロバッテリセルＢは非稼働状態であることを示している。外部（例示：電力回収素子４）からの電力回収がある（電力が供給されている）状態においてロジック回路５が動作していない場合、満充電状態になっていない領域Ｒ２１のマイクロバッテリセルＢに対して充電動作をさせることができる。   As a control method opposite to this, FIG. 3B shows that in the battery cell array 2, the micro battery cell B in the region R21 is in a charged state, and the micro battery cell B in the region R22 is in a non-operating state. . When the logic circuit 5 is not operating in a state where power is recovered from the outside (for example, the power recovery element 4) (power is supplied), the micro battery cell B in the region R21 that is not fully charged On the other hand, a charging operation can be performed.

さらに、上述の２つの制御方法を同時に実現している制御方法として、図３Ｃでは、バッテリセルアレイ２のうち、領域Ｒ３１のマイクロバッテリセルＢが充電状態であり、領域Ｒ３２のマイクロバッテリセルＢは放電状態であることを示している。外部（例示：電力回収素子４）からの電力回収がある（電力が供給されている）状態においてロジック回路５が動作している場合、ロジック回路５の動作状況に合わせて、次の二つの動作を行うことができる。すなわち、必要な電力に相当する領域Ｒ３２のマイクロバッテリセルＢを放電モードで動作させてロジック回路５へ電源供給を行うことと、その動作に不要で充電が不十分な領域Ｒ３１のマイクロバッテリセルＢを充電動作させることである。   Furthermore, as a control method that simultaneously realizes the two control methods described above, in FIG. 3C, in the battery cell array 2, the micro battery cell B in the region R31 is in a charged state, and the micro battery cell B in the region R32 is discharged. It shows that it is in a state. When the logic circuit 5 is operating in a state where there is power recovery from the outside (example: power recovery element 4) (power is supplied), the following two operations are performed in accordance with the operation status of the logic circuit 5. It can be performed. That is, the micro battery cell B in the region R32 corresponding to the required power is operated in the discharge mode to supply power to the logic circuit 5, and the micro battery cell B in the region R31 that is unnecessary for the operation and insufficiently charged. Is to perform a charging operation.

さらに、他の制御方法として、図３Ｄでは、バッテリセルアレイ２のうち、領域Ｒ４１のマイクロバッテリセルＢが放電状態であり、領域Ｒ４２のマイクロバッテリセルＢは非稼働状態であることを示している。ここで、領域Ｒ４１では、さらに、動作するマイクロバッテリセルＢを時系列で選択し、放電動作後のマイクロバッテリセルＢを切り離すことで、稼働するマイクロバッテリセルＢの領域Ｒ４１を時間的に変化させている。それにより、電池として電流の供給能力を向上（供給能力の低下を抑制）させることができる。また、放電動作だけでなく、充電動作も同様に時間的に領域を変化させて行うことができる。それにより、バッテリセルアレイ２の見かけ上の内部抵抗を低減（内部抵抗の上昇を抑制）することができる。これらにより、充放電効率の向上を図ることが可能である。   Furthermore, as another control method, FIG. 3D shows that in the battery cell array 2, the micro battery cell B in the region R41 is in a discharged state, and the micro battery cell B in the region R42 is in a non-operating state. Here, in the region R41, the operating microbattery cell B is further selected in chronological order, and the microbattery cell B after the discharging operation is separated to change the region R41 of the operating microbattery cell B with time. ing. As a result, the current supply capability of the battery can be improved (a decrease in the supply capability can be suppressed). Further, not only the discharging operation but also the charging operation can be performed by changing the region over time. Thereby, the apparent internal resistance of the battery cell array 2 can be reduced (inhibition of an increase in internal resistance). As a result, it is possible to improve the charge / discharge efficiency.

このように、電源供給すなわち放電動作と充電動作とが必要なマイクロバッテリセルＢを充放電スイッチ（ＭＯＳトランジスタ）で選択し、かつ、それぞれの動作電圧が異なった状態でありながら、同時に行うことが可能となる。   As described above, the micro battery cell B that requires power supply, that is, the discharge operation and the charge operation is selected by the charge / discharge switch (MOS transistor), and the operation voltages can be simultaneously performed while being in different states. It becomes possible.

本実施の形態の半導体装置は、ＭＯＳトランジスタをスイッチ素子として用いたスイッチマトリックス型の固体二次電池（マイクロバッテリセル）アレイを備えている。そのため、充放電制御をマイクロバッテリセル単位で行うことができる。それにより、マイクロバッテリセルの充電と他のマイクロバッテリセルの放電とを同時に行うことなど、デバイスの充放電動作に柔軟に対応可能となる。また、充放電制御を、時系列に対応して行うことができる。それにより、例えば、電力回収素子からデバイスへ必要な電圧が供給されないとき、必要量に応じた数のマイクロバッテリセルを選択してデバイスへ電圧を供給することができる。   The semiconductor device of this embodiment includes a switch matrix type solid secondary battery (microbattery cell) array using MOS transistors as switching elements. Therefore, charge / discharge control can be performed in units of micro battery cells. Thereby, it is possible to flexibly cope with the charge / discharge operation of the device, such as simultaneously charging the micro battery cell and discharging the other micro battery cell. Further, charge / discharge control can be performed in time series. Thereby, for example, when a necessary voltage is not supplied from the power recovery element to the device, the number of micro battery cells corresponding to the required amount can be selected and the voltage can be supplied to the device.

次に、バッテリセルアレイ２の制御方法についてさらに説明する。図４は、本実施の形態に係るバッテリセルアレイ２の制御方法の例を示すブロック図である。この図は、図３Ｃに相当する制御方法について具体的に示したものである。この図では、分かり易さのために、一例として、図１の半導体装置において、マイクロバッテリセルＢが５個であるバッテリセルアレイ２を示している。しかし、マイクロバッテリセルＢの数には制限はなく、環境からの電力回収率（電力回収素子４の効率）やロジック回路５を含めた装置の消費電力から必要なバッテリ容量より、マイクロバッテリセルＢの数の設計を行う。   Next, a method for controlling the battery cell array 2 will be further described. FIG. 4 is a block diagram illustrating an example of a method for controlling the battery cell array 2 according to the present embodiment. This figure specifically shows a control method corresponding to FIG. 3C. In this figure, for the sake of simplicity, as an example, a battery cell array 2 having five micro battery cells B in the semiconductor device of FIG. 1 is shown. However, the number of the micro battery cells B is not limited, and the micro battery cell B is determined based on the required battery capacity based on the power recovery rate from the environment (efficiency of the power recovery element 4) and the power consumption of the device including the logic circuit 5. Do the number design.

ロジック回路５等への電源供給すなわちバッテリセルアレイ２の放電の動作（矢印Ａ４２）としては、領域３２で示す２個のマイクロバッテリセルＢが動作を行っている。一方、電力回収素子４からの電力受領すなわちバッテリセルアレイ２の充電の動作（矢印４１）としては、領域３１で示す３個のマイクロバッテリセルＢが動作を行っている。これらの動作に必要なマイクロバッテリセルＢは、電源制御回路３からの制御信号によって充放電スイッチＭ１、Ｍ２、Ｍ３により選択される。   As the power supply to the logic circuit 5 or the like, that is, the discharge operation of the battery cell array 2 (arrow A42), the two micro battery cells B indicated by the region 32 are operating. On the other hand, as the operation of receiving power from the power recovery element 4, that is, charging the battery cell array 2 (arrow 41), the three micro battery cells B indicated by the region 31 are operating. The micro battery cell B necessary for these operations is selected by the charge / discharge switches M1, M2, and M3 according to a control signal from the power supply control circuit 3.

図５は、本実施の形態に係るバッテリセルアレイ２の制御方法の他の例を示すブロック図である。この図は、例えば、図４の状態から、バッテリセルアレイ２の充放電の動作を変化させた状態を示している。バッテリセルアレイ２での充電領域および放電領域の範囲は、電源制御回路３の制御に基づく充放電スイッチＭ１、Ｍ２、Ｍ３の設定によって変更可能である。そのことから、動的に各マイクロバッテリセルＢの動作状態を変更することが可能である。   FIG. 5 is a block diagram showing another example of a method for controlling battery cell array 2 according to the present embodiment. This figure shows, for example, a state in which the charging / discharging operation of the battery cell array 2 is changed from the state shown in FIG. The range of the charge region and the discharge region in the battery cell array 2 can be changed by setting the charge / discharge switches M1, M2, and M3 based on the control of the power supply control circuit 3. Therefore, it is possible to dynamically change the operation state of each micro battery cell B.

具体的には、図４の状態から各マイクロバッテリセルＢの放電状態をモニタすることで、図５に示すように、放電動作を行っていたマイクロバッテリセルＢＸ１を、充放電スイッチＭ１を動作させてバッテリセルアレイ２から切り離すことができる。それにより、例えば過放電を防止することができる。あるいは、図示しないが、未稼働だったマイクロバッテリセルＢを、充放電スイッチＭ１、Ｍ２、Ｍ３を動作させてバッテリセルアレイ２に新たに接続することができる。それにより、例えば電流供給能力の低減を抑制する、すなわち見かけ上バッテリ能力の向上をさせることができる。 Specifically, by monitoring the discharge state of each microbattery cell B from the state of FIG. 4, as shown in FIG. 5, the microbattery cell B X1 that was performing the discharge operation is operated by the charge / discharge switch M1. And can be separated from the battery cell array 2. Thereby, for example, overdischarge can be prevented. Alternatively, although not shown, the micro battery cell B that has not been operated can be newly connected to the battery cell array 2 by operating the charge / discharge switches M1, M2, and M3. Thereby, for example, reduction of current supply capability can be suppressed, that is, apparent battery capability can be improved.

一方、図４の状態から各マイクロバッテリセルＢの充放電状態をモニタすることで、図５に示すように、充電動作を行っていたマイクロバッテリセルＢＸ２を、充電の完了として、充放電スイッチＭ１を動作させてバッテリセルアレイ２から切り離すことができる。これにより、見かけ上のバッテリ容量を低減し、充電時間の低減を図ることができる。 On the other hand, by monitoring the charge and discharge states of each micro-battery cell B from the state of FIG. 4, as shown in FIG. 5, the micro-battery cell B X2 which carried out the charging operation, as a completion of charging, the charge and discharge switches M1 can be operated to be disconnected from the battery cell array 2. Thereby, the apparent battery capacity can be reduced and the charging time can be reduced.

以上のように、時系列によって動的に各マイクロバッテリセルＢの動作状態を変更させることにより、充放電効率の向上を図ることが可能である。なお、モニタは、例えばマイクロバッテリセルにＡＤコンバータを含む動作状態モニタ回路を、常時あるいは逐次並列接続させることにより電圧状態を測定することで監視することができる。   As described above, it is possible to improve the charge / discharge efficiency by dynamically changing the operation state of each micro battery cell B in time series. The monitor can be monitored, for example, by measuring the voltage state by constantly or sequentially connecting an operation state monitor circuit including an AD converter to the micro battery cell.

本実施の形態の半導体装置は、放電動作後のマイクロバッテリセルを一時的に切り離したり、充電完了後のマイクロバッテリセルを切り離したりすることができる。このように動的に動作状態を変更させることで、バッテリセルアレイの見かけ上の内部抵抗を低減（内部抵抗の上昇を抑制）したり、電池として電流（チャージ）供給能力を高めたりするなど、充放電効率の向上を図ることが可能である。さらに、直列／並列に接続可能な構成を取ることにより、動的に供給電圧を変化させることもできる。それにより、オーバードライブ（ｏｖｅｒ ｄｒｉｖｅ）などの瞬間的な電圧供給能力向上が可能である。   The semiconductor device according to the present embodiment can temporarily disconnect the micro battery cell after the discharging operation or disconnect the micro battery cell after the completion of charging. By dynamically changing the operating state in this way, it is possible to reduce the apparent internal resistance of the battery cell array (suppress the increase in internal resistance) and increase the current (charge) supply capability as a battery. It is possible to improve the discharge efficiency. Furthermore, the supply voltage can be dynamically changed by adopting a configuration that can be connected in series / parallel. As a result, instantaneous voltage supply capability such as overdrive can be improved.

次に、マイクロバッテリセルＢ（単位セル）の断面構造の具体的な一例について説明する。図６は、本実施の形態に係るマイクロバッテリセルの構成の一例を示す断面図である。ここでは、マイクロバッテリセルＢが図２Ｂに対応しているものとして説明する。   Next, a specific example of the cross-sectional structure of the micro battery cell B (unit cell) will be described. FIG. 6 is a cross-sectional view showing an example of the configuration of the micro battery cell according to the present embodiment. Here, description will be made assuming that the micro battery cell B corresponds to FIG. 2B.

マイクロバッテリセルＢは、電源制御回路３等の制御機能部を構成するトランジスタや多層配線が形成された半導体基板上に設けられている。マイクロバッテリセルＢの二次電池素子１１は最上層の一つ下の配線層５６に埋め込まれた構造を有する。その二次電池素子１１としては、薄膜固体二次電池が形成されている。その薄膜固体二次電池（二次電池素子１１）は、上部の集電体薄膜となる導電膜（図示せず）と正極層１１ａと固体電解質層１１ｂと負極層１１ｃと下部の集電体薄膜となる導電膜（図示せず）とが積層された構成を有する。例えば、正極層１１ａとしてはコバルト酸リチウム（ＬｉＣｏＯ２）、固体電解質層１１ｂとしてはリン酸リチウムオキシナイトライド（ＬｉＰＯＮ）、負極層１１ｃとしてはチタン酸リチウム（Ｌｉ４Ｔｉ５Ｏ１２）である。ただし、以下に示す材料を用いることもできる。正極層１１ａには、例えばマンガン酸リチウム、ニッケル酸リチウム、リン酸コバルトリチウム、リン酸鉄リチウムである。固体電解質層１１ｂには、例えばリン酸鉄オキシナイトライド、チオリシコンと称されるリチウム硫化物である。負極層１１ｃには、例えば酸化錫、酸化チタンである。なお、二次電池素子１１として、ここではリチウムイオン電池の例を記載したが、全固体薄膜二次電池であれば二次電池素子１１はリチウムイオン系に限定されない。 The microbattery cell B is provided on a semiconductor substrate on which transistors and multilayer wirings constituting a control function unit such as the power supply control circuit 3 are formed. The secondary battery element 11 of the micro battery cell B has a structure embedded in the wiring layer 56 which is one layer below the uppermost layer. As the secondary battery element 11, a thin film solid secondary battery is formed. The thin film solid secondary battery (secondary battery element 11) includes an upper conductive film (not shown), a positive electrode layer 11a, a solid electrolyte layer 11b, a negative electrode layer 11c, and a lower current collector thin film. And a conductive film (not shown) to be stacked. For example, the positive electrode layer 11a is lithium cobalt oxide (LiCoO 2 ), the solid electrolyte layer 11b is lithium phosphate oxynitride (LiPON), and the negative electrode layer 11c is lithium titanate (Li 4 Ti 5 O 12 ). However, the following materials can also be used. Examples of the positive electrode layer 11a include lithium manganate, lithium nickelate, lithium cobalt phosphate, and lithium iron phosphate. The solid electrolyte layer 11b is, for example, lithium sulfide called iron phosphate oxynitride or thiolithicone. The negative electrode layer 11c is, for example, tin oxide or titanium oxide. In addition, although the example of the lithium ion battery was described here as the secondary battery element 11, if it is an all-solid-state thin film secondary battery, the secondary battery element 11 will not be limited to a lithium ion type | system | group.

充放電スイッチ１２、１３ａ、１３ｂはＭＯＳトランジスタとして、半導体基板の表面領域に設けられている。放電スイッチ１２のゲートは、配線ｗに接続されている。放電スイッチ１２のソース／ドレインの一方は、コンタクト層５１および配線層５２〜５５を貫通するコンタクト７１、配線（一部ビアを含む）７２〜７５を介して、二次電池素子１１の負極層１１ｃの導電膜（図示せず）に接続されている。放電スイッチ１２のソース／ドレインの他方は、コンタクト層５１および配線層５２のコンタクト７６および配線７７を介して、配線層５２の配線ＬＢ０に接続されている。放電スイッチ１３ａのゲートは、配線ＬＡに接続されている。放電スイッチ１３ａのソース／ドレインの一方は、コンタクト層５１および配線層５２〜５６を貫通するコンタクト６１、配線（一部ビアを含む）６２〜６６を介して、二次電池素子１１の正極層１１ａに接続されている。放電スイッチ１３ａのソース／ドレインの他方は、コンタクト層５１および配線層５２のコンタクトおよび配線（図示されず）を介して、配線層５２の配線ＬＡ０に接続されている。放電スイッチ１３ｂのゲートは、配線ＬＢに接続されている。放電スイッチ１３ｂのソース／ドレインの一方は、コンタクト層５１および配線層５２を貫通するコンタクト８１および配線８２を介して、配線層５２の配線ＬＢ０に接続されている。放電スイッチ１３ｂのソース／ドレインの他方は、コンタクト層５１および配線層５２のコンタクト８３および配線８４を介して、配線層５２の配線ＬＢ０に接続されている。   The charge / discharge switches 12, 13a, 13b are provided as MOS transistors in the surface region of the semiconductor substrate. The gate of the discharge switch 12 is connected to the wiring w. One of the source / drain of the discharge switch 12 is connected to the negative electrode layer 11c of the secondary battery element 11 via the contact 71 and the wiring (including some vias) 72 to 75 penetrating the contact layer 51 and the wiring layers 52 to 55. Connected to a conductive film (not shown). The other of the source / drain of the discharge switch 12 is connected to the wiring LB0 of the wiring layer 52 through the contact 76 and the wiring 77 of the wiring layer 52. The gate of the discharge switch 13a is connected to the wiring LA. One of the source / drain of the discharge switch 13a is a positive electrode layer 11a of the secondary battery element 11 through a contact 61 penetrating the contact layer 51 and the wiring layers 52 to 56 and wirings (including some vias) 62 to 66. It is connected to the. The other of the source / drain of the discharge switch 13a is connected to the wiring LA0 of the wiring layer 52 through the contact and wiring (not shown) of the contact layer 51 and the wiring layer 52. The gate of the discharge switch 13b is connected to the wiring LB. One of the source / drain of the discharge switch 13b is connected to the wiring LB0 of the wiring layer 52 through a contact 81 and a wiring 82 that penetrate the contact layer 51 and the wiring layer 52. The other of the source / drain of the discharge switch 13b is connected to the wiring LB0 of the wiring layer 52 via the contact 83 and the wiring 83 of the wiring layer 52.

この図６の場合において、配線層５２〜配線層５５の層間絶縁層は２層構造、配線層５６の層間絶縁層は３層構造を有している。各配線層における最下層の層間絶縁層は、ハードマスク（エッチングストッパ）として用いられる。ただし、配線層５２の層間絶縁層は、ハードマスク（エッチングストッパ）が必要なければ、１層構造であっても良い。その場合、上側の層間絶縁層を用いる。これらのことは、図２Ｃの場合も同様である。   In the case of FIG. 6, the interlayer insulating layer of the wiring layers 52 to 55 has a two-layer structure, and the interlayer insulating layer of the wiring layer 56 has a three-layer structure. The lowermost interlayer insulating layer in each wiring layer is used as a hard mask (etching stopper). However, the interlayer insulating layer of the wiring layer 52 may have a single-layer structure if a hard mask (etching stopper) is not required. In that case, the upper interlayer insulating layer is used. The same applies to the case of FIG. 2C.

次に、本実施の形態に係るマイクロバッテリセルを含む半導体装置の製造方法の一例について説明する。図７Ａ〜図７Ｅは、本実施の形態に係るマイクロバッテリセルの製造方法の一例を示す断面図である。ここでは、マイクロバッテリセルＢが図６の構成を有しているものとして説明する。   Next, an example of a method for manufacturing a semiconductor device including the micro battery cell according to the present embodiment will be described. 7A to 7E are cross-sectional views illustrating an example of a method for manufacturing a micro battery cell according to the present embodiment. Here, description will be made assuming that the micro battery cell B has the configuration of FIG.

まず、図７Ａを参照して、シリコンのような半導体基板の表面領域に、電源制御回路３等の制御機能部を構成するトランジスタなどの電子素子や、マイクロバッテリセルＢの充放電スイッチ１２、１３ａ、１３ｂとしてのＭＯＳトランジスタを形成する。充放電スイッチ１２のＭＯＳトランジスタのゲートは、配線ｗと共用される。半導体基板上の各電子素子の製造方法については従来知られた技術を用いることができる。   First, referring to FIG. 7A, an electronic element such as a transistor constituting a control function unit such as a power supply control circuit 3 or charge / discharge switches 12 and 13a of a micro battery cell B is formed on a surface region of a semiconductor substrate such as silicon. , 13b are formed as MOS transistors. The gate of the MOS transistor of the charge / discharge switch 12 is shared with the wiring w. A conventionally known technique can be used as a method of manufacturing each electronic element on the semiconductor substrate.

次に、図７Ｂを参照して、各電子素子を形成された半導体基板上に、コンタクト層５１および配線層５２〜５６’を形成する。
まず、半導体基板の表面領域を覆うようにコンタクト層５１を形成する。具体的には、まず、層間絶縁層を形成する。その後、その層間絶縁層を貫通するようにコンタクト７１、７６、６１、６６（図示されず）、８１、８３を例えばダマシン法などで形成する。そのとき、コンタクト７１、７６、６１、６６（図示されず）、８１、８３は、一端を、充放電スイッチ１２、１３ａ、１３ｂとしてのＭＯＳトランジスタのソース／ドレインにそれぞれ接続される。次に、コンタクト層５１を覆うように配線層５２を形成する。具体的には、まず、層間絶縁層を形成する。その後、その層間絶縁層内を通るように配線７２、７７、６２、６７（図示されず）、８２、８４、ＬＡ０、ＬＢ０を例えばダマシン法などで形成する。そのとき、コンタクト７１、７６、６１、６６（図示されず）、８１、８３は、他端を、配線７２、７７、６２、６７（図示されず）、８２、８４にそれぞれ接続される。続いて、配線層５２を覆うように配線層５３を形成する。具体的には、まず、層間絶縁層を形成する。その後、その層間絶縁層を貫通するように配線（一部ビアを含む）７３、６３を例えばデュアルダマシン法などで形成する。そのとき、配線７３、６３は、一端を、配線７２、６２にそれぞれ接続される。次に、配線層５３を覆うように配線層５４を形成する。具体的には、まず、層間絶縁層を形成する。その後、その層間絶縁層を貫通するように配線（一部ビアを含む）７４、６４を例えばデュアルダマシン法などで形成する。そのとき、配線７４、６４は、一端を、配線７３、６３にそれぞれ接続される。続いて、配線層５４を覆うように配線層５５を形成する。具体的には、まず、層間絶縁層を形成する。その後、その層間絶縁層を貫通するように配線（一部ビアを含む）７５、６５を例えばデュアルダマシン法などで形成する。そのとき、配線７５、６５は、一端を配線７４、６４にそれぞれ接続される。次に、配線層５５を覆うように配線層５６’を形成する。半導体基板上の各コンタクト層および配線層（コンタクトおよび配線を含む）の製造方法については従来知られた技術を用いることができる。 Next, referring to FIG. 7B, a contact layer 51 and wiring layers 52 to 56 ′ are formed on the semiconductor substrate on which each electronic element is formed.
First, the contact layer 51 is formed so as to cover the surface region of the semiconductor substrate. Specifically, first, an interlayer insulating layer is formed. Thereafter, contacts 71, 76, 61, 66 (not shown), 81, 83 are formed by, for example, a damascene method so as to penetrate the interlayer insulating layer. At that time, one end of each of the contacts 71, 76, 61, 66 (not shown), 81, 83 is connected to the source / drain of the MOS transistor as the charge / discharge switches 12, 13a, 13b. Next, the wiring layer 52 is formed so as to cover the contact layer 51. Specifically, first, an interlayer insulating layer is formed. Thereafter, wirings 72, 77, 62, 67 (not shown), 82, 84, LA0, LB0 are formed by, for example, a damascene method so as to pass through the interlayer insulating layer. At that time, the other ends of the contacts 71, 76, 61, 66 (not shown), 81, 83 are connected to the wirings 72, 77, 62, 67 (not shown), 82, 84, respectively. Subsequently, a wiring layer 53 is formed so as to cover the wiring layer 52. Specifically, first, an interlayer insulating layer is formed. Thereafter, wirings (including some vias) 73 and 63 are formed by, for example, a dual damascene method so as to penetrate the interlayer insulating layer. At that time, the wirings 73 and 63 are connected at one end to the wirings 72 and 62, respectively. Next, the wiring layer 54 is formed so as to cover the wiring layer 53. Specifically, first, an interlayer insulating layer is formed. Thereafter, wirings (including some vias) 74 and 64 are formed by, for example, a dual damascene method so as to penetrate the interlayer insulating layer. At that time, the wirings 74 and 64 have one ends connected to the wirings 73 and 63, respectively. Subsequently, a wiring layer 55 is formed so as to cover the wiring layer 54. Specifically, first, an interlayer insulating layer is formed. Thereafter, wirings (including some vias) 75 and 65 are formed by, for example, a dual damascene method so as to penetrate the interlayer insulating layer. At that time, the wirings 75 and 65 have one ends connected to the wirings 74 and 64, respectively. Next, a wiring layer 56 ′ is formed so as to cover the wiring layer 55. Conventionally known techniques can be used for manufacturing each contact layer and wiring layer (including contacts and wiring) on the semiconductor substrate.

次に、図７Ｃを参照して、フォトリソグラフィおよびドライエッチングの技術を用いて、配線層５６’の所定の領域をエッチングして凹部を形成する。その所定の領域は、二次電池素子１１を形成予定の領域である。それにより、その凹部の底部には配線層５５の一部上部表面および配線７５が露出する。続いて、負極側の集電用の膜（図示されず）、負極層用の膜、固体電解質用の膜、正極層用の膜および正極側の集電用の膜（図示されず）をこの順に配線層５６’および露出している配線層５５（配線７５を含む）を覆うようにスパッタ法により成膜する。それにより、積層膜構造９６が形成される。   Next, referring to FIG. 7C, a predetermined region of wiring layer 56 'is etched to form a concave portion using photolithography and dry etching techniques. The predetermined region is a region where the secondary battery element 11 is to be formed. As a result, a part of the upper surface of the wiring layer 55 and the wiring 75 are exposed at the bottom of the recess. Subsequently, a current collecting film (not shown) on the negative electrode side, a film for negative electrode layer, a film for solid electrolyte, a film for positive electrode layer, and a film for current collecting on the positive electrode side (not shown) A film is formed by sputtering so as to cover the wiring layer 56 ′ and the exposed wiring layer 55 (including the wiring 75) in order. Thereby, the laminated film structure 96 is formed.

次に、図７Ｄを参照して、フォトリソグラフィおよびドライエッチングの技術を用いて、積層膜構造９６を所定の形状にエッチングして、二次電池素子１１を形成する。そのとき、二次電池素子１１の下方の負極層は集電用の膜を介して配線７５と接続されている。   Next, referring to FIG. 7D, the secondary battery element 11 is formed by etching the laminated film structure 96 into a predetermined shape by using the technique of photolithography and dry etching. At that time, the negative electrode layer below the secondary battery element 11 is connected to the wiring 75 through a current collecting film.

次に、図７Ｅを参照して、二次電池素子１１および配線層５６’を覆うように層間絶縁層を形成して、配線層５６とする。その後、その層間絶縁層を貫通するように配線（一部ビアを含む）６６を形成する。そのとき、配線６６は、一端を配線６５の上部に接続され、途中で層間絶縁層の表面を通り、他端を二次電池素子１１の正極層に接続される。そして、その後、表面を絶縁膜で覆われる。これらの配線層（配線を含む）の製造方法については従来知られた方法を用いることができる。   Next, referring to FIG. 7E, an interlayer insulating layer is formed so as to cover secondary battery element 11 and wiring layer 56 ′ to form wiring layer 56. Thereafter, wiring (including some vias) 66 is formed so as to penetrate the interlayer insulating layer. At that time, one end of the wiring 66 is connected to the upper portion of the wiring 65, passes through the surface of the interlayer insulating layer in the middle, and the other end is connected to the positive electrode layer of the secondary battery element 11. Thereafter, the surface is covered with an insulating film. A conventionally known method can be used as a method of manufacturing these wiring layers (including wiring).

以上のようにして、本実施の形態に係るマイクロバッテリセルを含む半導体装置が製造方法される。   As described above, the semiconductor device including the micro battery cell according to the present embodiment is manufactured.

本実施の形態に係るマイクロバッテリセルを含む半導体装置は、上述のように、従来の半導体装置の製造方法に、二次電池素子１１の製造方法を追加したものである。そのため、従来の半導体装置のプロセスを適用することができるので、製造における信頼性が高いということができる。   As described above, the semiconductor device including the micro battery cell according to the present embodiment is obtained by adding the method for manufacturing the secondary battery element 11 to the method for manufacturing the conventional semiconductor device. Therefore, it can be said that the reliability of the manufacturing is high because the process of the conventional semiconductor device can be applied.

次に、本実施の形態に係るマイクロバッテリセルを含む半導体装置の構成の一例について説明する。図８は、本実施の形態に係るマイクロバッテリセルを含む半導体装置の構成の一例を示す断面図である。ここでは、図６の構成にデカップリングキャパシタ（ＤＣＣ）が追加されている。   Next, an example of a configuration of a semiconductor device including the micro battery cell according to the present embodiment will be described. FIG. 8 is a cross-sectional view showing an example of the configuration of the semiconductor device including the micro battery cell according to the present embodiment. Here, a decoupling capacitor (DCC) is added to the configuration of FIG.

半導体装置１は、電源（電力回収素子４やバッテリセルアレイ２）の出力段に接続するデカップリングキャパシタ（ＤＣＣ）として、シリンダＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）容量セルアレイ６を用いている。シリンダＭＩＭ容量セルアレイ６は、混載ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）において用いられるシリンダＭＩＭ容量技術を応用して形成される。シリンダＭＩＭ容量セルアレイ６は、複数のシリンダＭＩＭ容量セル１２１を、例えば行列状に配置した構造を有している。   The semiconductor device 1 uses a cylinder MIM (Metal Insulator Metal) capacitor cell array 6 as a decoupling capacitor (DCC) connected to an output stage of a power source (power recovery element 4 or battery cell array 2). The cylinder MIM capacitor cell array 6 is formed by applying a cylinder MIM capacitor technology used in a mixed DRAM (Dynamic Random Access Memory). The cylinder MIM capacity cell array 6 has a structure in which a plurality of cylinder MIM capacity cells 121 are arranged in a matrix, for example.

この図の例では、シリンダＭＩＭ容量セル１２１は、そのシリンダ部分が配線層５２〜５４を貫通して設けられている。その下部電極は、コンタクト層５１のコンタクト１３１により、半導体基板（の素子や配線）に接続されている。その上部電極は、配線１１６に接続されている。配線１１６は、配線層５５〜５２およびコンタクト層５１の配線１１５〜１１２およびコンタクト１１１により、半導体基板（の素子や配線）に接続されている。   In the example of this figure, the cylinder portion of the cylinder MIM capacity cell 121 is provided through the wiring layers 52 to 54. The lower electrode is connected to a semiconductor substrate (an element or wiring thereof) by a contact 131 of the contact layer 51. The upper electrode is connected to the wiring 116. The wiring 116 is connected to the semiconductor substrate (elements and wiring thereof) by the wiring layers 55 to 52, the wirings 115 to 112 of the contact layer 51, and the contacts 111.

この図８の場合において、配線層５２は２層構造であることが好ましい。シリンダＭＩＭ容量セル１２１を形成するときにエッチングストッパとして機能させる膜が配線層５２には必要であり、配線層５２がそのような膜を含む２層構造である方が加工性（形状制御）を向上させ易いからである。他の配線層については、図６の場合と同様である。   In the case of FIG. 8, the wiring layer 52 preferably has a two-layer structure. A film that functions as an etching stopper when forming the cylinder MIM capacity cell 121 is necessary for the wiring layer 52, and the wiring layer 52 having a two-layer structure including such a film has better workability (shape control). It is because it is easy to improve. The other wiring layers are the same as in the case of FIG.

なお、このシリンダＭＩＭ容量セルアレイ６は、上記ＤＣＣの用途だけでなく、例えば、電力回収素子４に接続するチャージポンプ回路に用いられる容量として適用しても良い。   The cylinder MIM capacitor cell array 6 may be applied not only to the use of the DCC but also to a capacitor used in a charge pump circuit connected to the power recovery element 4, for example.

以上説明されたように、本実施の形態の半導体装置は、複数の二次電池素子Ｂｃと複数の充放電スイッチＭ１、Ｍ２、Ｍ３とを備えるバッテリセルアレイ２と、充放電スイッチＭ１、Ｍ２、Ｍ３のオン／オフを制御する電源制御回路３とを少なくとも含む構成としている。それにより、充放電制御をセル単位（二次電池素子単位）で行うことができるので、充電と放電を同時に行うことが可能となる。また、動的に各セルの充放電状態を制御可能であることにより、電力回収素子４からの電力供給状態や、ロジック回路５の動作状況に応じて、バッテリセルアレイ２での充放電動作を柔軟に変更することが可能となる。その結果として効率的に充放電動作を行うことが可能となる。   As described above, the semiconductor device according to the present embodiment includes the battery cell array 2 including the plurality of secondary battery elements Bc and the plurality of charge / discharge switches M1, M2, and M3, and the charge / discharge switches M1, M2, and M3. And a power supply control circuit 3 for controlling on / off of the power supply. Thereby, charge / discharge control can be performed in units of cells (units of secondary battery elements), so that charging and discharging can be performed simultaneously. In addition, since the charge / discharge state of each cell can be controlled dynamically, the charge / discharge operation in the battery cell array 2 can be flexibly performed according to the power supply state from the power recovery element 4 and the operation state of the logic circuit 5. It becomes possible to change to. As a result, the charge / discharge operation can be performed efficiently.

（第２の実施の形態）
第２の実施の形態に係る半導体装置について説明する。本実施の形態では、充放電スイッチによりマイクロバッテリセル同士の接続形態を他の形態に変更している点で、第１の実施の形態と相違している。以下では、第１の実施の形態との相違点について主に説明する。 (Second Embodiment)
A semiconductor device according to the second embodiment will be described. The present embodiment is different from the first embodiment in that the connection form between the micro battery cells is changed to another form by the charge / discharge switch. In the following, differences from the first embodiment will be mainly described.

図９は、第２の実施の形態に係る半導体装置の構成を模式的に示すブロック図である。この図では、一例として、マイクロバッテリセルＢが５個であるバッテリセルアレイ２を示している。なお、ロジック回路５や充電制御用スイッチＭ４１の記載は省略されている。   FIG. 9 is a block diagram schematically showing the configuration of the semiconductor device according to the second embodiment. In this figure, as an example, a battery cell array 2 having five micro battery cells B is shown. The logic circuit 5 and the charging control switch M41 are not shown.

このバッテリセルアレイ２は、隣接するマイクロバッテリセルＢ間に、充放電スイッチＭ５を備える配線１７が設けられている点で、図１の場合と相違している。電源制御回路３の制御により、充放電スイッチＭ５をオンにし、他の充放電スイッチＭ２、Ｍ３を適切にオン／オフすることで、この配線１７は、隣接するマイクロバッテリセルＢの二次電池素子Ｂｃの一方の正極と他方の負極とを接続することができる。すなわち、並列接続されたマイクロバッテリセルＢを直列に接続することができる。   This battery cell array 2 is different from the case of FIG. 1 in that a wiring 17 including a charge / discharge switch M5 is provided between adjacent micro battery cells B. By controlling the power supply control circuit 3 to turn on the charge / discharge switch M5 and appropriately turn on / off the other charge / discharge switches M2 and M3, the wiring 17 is connected to the secondary battery element of the adjacent micro battery cell B. One positive electrode and the other negative electrode of Bc can be connected. That is, the micro battery cells B connected in parallel can be connected in series.

この図の例では、マイクロバッテリセルアレイ２において、５個の二次電池素子Ｂｃのうち、領域Ｒ５１の４個の二次電池素子Ｂｃが直列に接続されて、放電動作を行っている。一方、領域Ｒ５２の１個の二次電池素子Ｂｃは接続されず、放電も充電も行っていない。すなわち、領域Ｒ５１の二次電池素子Ｂｃ１の負極は充放電スイッチＭ１を介して接地に接続され、その正極は充放電スイッチＭ３、Ｍ５、Ｍ２、Ｍ１を介して二次電池素子Ｂｃ２の負極に接続されている。二次電池素子Ｂｃ２の正極は充放電スイッチＭ３、Ｍ５、Ｍ２、Ｍ１を介して二次電池素子Ｂｃ３の負極に接続されている。二次電池素子Ｂｃ３の正極は充放電スイッチＭ３、Ｍ５、Ｍ２、Ｍ１を介して二次電池素子Ｂｃ４の負極に接続されている。二次電池素子Ｂｃ４の正極は放電制御用スイッチＭ４２を介して配線９に接続されている。それにより、配線９へ、二次電池素子Ｂｃ１〜Ｂｃ４を直列接続した電圧を供給することができる（矢印Ａ２’）。   In the example of this figure, in the micro battery cell array 2, among the five secondary battery elements Bc, four secondary battery elements Bc in the region R51 are connected in series to perform a discharging operation. On the other hand, one secondary battery element Bc in the region R52 is not connected and is neither discharged nor charged. That is, the negative electrode of the secondary battery element Bc1 in the region R51 is connected to the ground via the charge / discharge switch M1, and the positive electrode is connected to the negative electrode of the secondary battery element Bc2 via the charge / discharge switches M3, M5, M2, and M1. Has been. The positive electrode of the secondary battery element Bc2 is connected to the negative electrode of the secondary battery element Bc3 through charge / discharge switches M3, M5, M2, and M1. The positive electrode of the secondary battery element Bc3 is connected to the negative electrode of the secondary battery element Bc4 through charge / discharge switches M3, M5, M2, and M1. The positive electrode of the secondary battery element Bc4 is connected to the wiring 9 via the discharge control switch M42. As a result, a voltage obtained by connecting the secondary battery elements Bc1 to Bc4 in series can be supplied to the wiring 9 (arrow A2 ').

これらの動作に必要な二次電池素子Ｂｃ１〜Ｂｃ４は、電源制御回路３からの制御信号に基づく適切な充放電スイッチＭ１、Ｍ２、Ｍ３、Ｍ５のオン／オフにより選択されている。これにより各二次電池素子Ｂｃの出力電圧以上の電圧をバッテリセルアレイ２から出力することができる。なお、第１の実施の形態と同様に、図９には５個のマイクロバッテリセルＢのみ記載されているが、もちろん、マイクロバッテリセルＢの数には制限はない。ロジック回路５を含めた装置の動作状態から、必要な出力電圧により、直列接続を行うマイクロバッテリセルＢの数が選択される。また、本実施の形態においても、接続状態は動的に変更することが可能である。すなわち、各マイクロバッテリセルＢの放電状況やロジック回路５の動作状況、さらには電力回収素子４からの電力回収状況に応じて、接続するマイクロバッテリセルＢの数や接続状態を変更させることが可能である。   The secondary battery elements Bc1 to Bc4 necessary for these operations are selected by turning on / off appropriate charge / discharge switches M1, M2, M3, and M5 based on a control signal from the power supply control circuit 3. Thereby, a voltage higher than the output voltage of each secondary battery element Bc can be output from the battery cell array 2. As in the first embodiment, only five micro battery cells B are shown in FIG. 9, but of course, the number of micro battery cells B is not limited. From the operating state of the device including the logic circuit 5, the number of micro battery cells B to be connected in series is selected according to the required output voltage. Also in this embodiment, the connection state can be changed dynamically. That is, the number of micro battery cells B to be connected and the connection state can be changed according to the discharge state of each micro battery cell B, the operation state of the logic circuit 5, and the power recovery state from the power recovery element 4. It is.

図１０は、本実施の形態に係るバッテリセルアレイ２の制御方法の例を示す模式図である。ただし、図１０は図２Ａのバッテリセルアレイ２を示している。ここでは、バッテリセルアレイ２は、図９の半導体装置に備えられているとして説明する。   FIG. 10 is a schematic diagram illustrating an example of a control method for the battery cell array 2 according to the present embodiment. However, FIG. 10 shows the battery cell array 2 of FIG. 2A. Here, it is assumed that the battery cell array 2 is provided in the semiconductor device of FIG.

そのバッテリセルアレイ２では、電源制御回路３が充放電スイッチＭ１、Ｍ２、Ｍ３、Ｍ５を制御することにより、各マイクロバッテリセルＢの動作状態が制御される。このようなバッテリセルアレイ２は、例えば、図２Ｂにおいて、以下のようにして実現できる。すなわち、マイクロバッテリセルＢｉｊとマイクロバッテリセルＢ（ｉ＋１）ｊとの境界に配線ＬＡｊ−０と配線ＬＢｊ−０とを接続する配線１７を設ける。そして、配線１７の途中に充放電スイッチＭ５としてのＭＯＳトランジスタを設け、そのゲートを行セレクタ部２２に接続する。その充放電スイッチＭ５のオン／オフは、行セレクタ部２２を介して電源制御回路３に制御させる。   In the battery cell array 2, the power supply control circuit 3 controls the charge / discharge switches M1, M2, M3, and M5, whereby the operation state of each micro battery cell B is controlled. Such a battery cell array 2 can be realized as follows in FIG. 2B, for example. That is, the wiring 17 that connects the wiring LAj-0 and the wiring LBj-0 is provided at the boundary between the micro battery cell Bij and the micro battery cell B (i + 1) j. Then, a MOS transistor as the charge / discharge switch M5 is provided in the middle of the wiring 17, and its gate is connected to the row selector section 22. On / off of the charge / discharge switch M5 is controlled by the power supply control circuit 3 via the row selector unit 22.

図１０では、一例として、バッテリセルアレイ２のうち、領域Ｒ５１のマイクロバッテリセルＢが放電状態であり、領域Ｒ５２のマイクロバッテリセルＢは非稼働状態であることを示している。領域Ｒ５１のマイクロバッテリセルＢは直列接続にされて高電圧を出力する。このような高電圧は、例えば、ロジック回路５のオーバードライブ動作などにおいて使用される。ロジック回路５のスタンバイモードなど高電圧が不要なときは、第１の実施の形態（図３Ａ）のように、必要な電力に相当するマイクロバッテリセルＢのみ（領域Ｒ１１）を直接接続させずに稼働させる。このように、接続状態（直列、並列、マイクロバッテリセルＢの接続数など）が変更可能な構成なので、必要に応じて出力電圧を変動供給可能となる。   In FIG. 10, as an example, in the battery cell array 2, the micro battery cell B in the region R51 is in a discharged state, and the micro battery cell B in the region R52 is in a non-operating state. The micro battery cells B in the region R51 are connected in series and output a high voltage. Such a high voltage is used, for example, in the overdrive operation of the logic circuit 5. When a high voltage is not required, such as in the standby mode of the logic circuit 5, only the microbattery cell B corresponding to the required power (region R11) is not directly connected as in the first embodiment (FIG. 3A). Make it work. Thus, since the connection state (series, parallel, number of connections of the micro battery cell B, etc.) can be changed, the output voltage can be variably supplied as necessary.

ここで、直列接続を行う場合、直列化によって高電圧がトランジスタに印加されることとなる。直列段数を増やすことで取り出せる電圧も高電圧化できるが、それに合わせてトランジスタを高耐圧化しておくことが望ましい。特に、以下に示すように、ＩｎＧａＺｎＯトランジスタなどの耐圧に優れ、配線層上部に形成可能なトランジスタを用いることが望ましい。   Here, when serial connection is performed, a high voltage is applied to the transistor by serialization. Although the voltage that can be extracted can be increased by increasing the number of series stages, it is desirable to increase the breakdown voltage of the transistor accordingly. In particular, as shown below, it is desirable to use a transistor that has excellent breakdown voltage and can be formed on the wiring layer, such as an InGaZnO transistor.

図１１は、第２の実施の形態に係るマイクロバッテリセルの構造を示す断面図である。基本的には、第１の実施の形態（図６）と同じである。ただし、本実施の形態（図１１）は、二次電池素子１１（固体薄膜二次電池）と同層に、放電制御用スイッチＭ４２としての高耐圧の能動素子９０を形成した点で、第１の実施の形態（図６）と相違している。能動素子９０はＭＯＳトランジスタである。チャネル層９１と層間絶縁層であるゲート絶縁層９２とゲート電極としての配線１４５とで構成されている。能動素子９０のゲートは、コンタクト層５１および配線層５２〜５４のコンタクト１４１および配線１４２〜１４４を介してスイッチ１４０に接続されている。能動素子９０のソース／ドレインの一方は、二次電池素子１１の正極に接続されている。能動素子９０のソース／ドレインの一方は、配線層５６の配線９３に接続されている。配線９３は配線９に接続される。なお、二次電池素子１１（固体薄膜二次電池）と高耐圧の能動素子９０とは、同層に設ける必要はない。このような能動素子９０は、配線層の製造プロセスに連続して製造でき好ましい。   FIG. 11 is a cross-sectional view showing the structure of the micro battery cell according to the second embodiment. Basically, this is the same as in the first embodiment (FIG. 6). However, the present embodiment (FIG. 11) is the first in that a high breakdown voltage active element 90 as a discharge control switch M42 is formed in the same layer as the secondary battery element 11 (solid thin film secondary battery). This is different from the embodiment (FIG. 6). The active element 90 is a MOS transistor. A channel layer 91, a gate insulating layer 92 which is an interlayer insulating layer, and a wiring 145 as a gate electrode are formed. The gate of the active element 90 is connected to the switch 140 via the contact layer 51 and the contacts 141 and the wirings 142 to 144 of the wiring layers 52 to 54. One of the source / drain of the active element 90 is connected to the positive electrode of the secondary battery element 11. One of the source / drain of the active element 90 is connected to the wiring 93 of the wiring layer 56. The wiring 93 is connected to the wiring 9. Note that the secondary battery element 11 (solid thin film secondary battery) and the high breakdown voltage active element 90 need not be provided in the same layer. Such an active element 90 is preferable because it can be manufactured continuously in the manufacturing process of the wiring layer.

高耐圧の能動素子９０において、チャネル層９１として好ましい材料は、以下のものに例示される。すなわち、ＩｎＧａＺｎＯ（ＩＧＺＯ）、ＩｎＺｎＯ、ＺｎＯ、ＺｎＡｌＯ、ＺｎＣｕＯ、ＮｉＯ、ＳｎＯ、ＳｎＯ２、ＣｕＯ、Ｃｕ２Ｏ、Ｔａ２Ｏ５、およびＴｉＯ２やこれら同士の積層構造やこれらと他の材料との積層構造である。そのゲート絶縁層９２として好ましい材料は、ＳｉＯ２、ＳｉＮｘ、またはＨｆ、Ｚｒ、Ａｌ、若しくはＴａ等の金属の酸化物に例示される。ゲート電極（配線１４５）として好ましい材料は、Ｔｉ、ＴｉＮ、Ａｌ、Ｃｏ、Ｍｏ、Ｔａ、ＴａＮ、Ｗ、またはＷＮに例示される。 In the high breakdown voltage active element 90, preferable materials for the channel layer 91 are exemplified as follows. That, InGaZnO (IGZO), InZnO, ZnO, ZnAlO, ZnCuO, NiO, SnO, SnO 2, CuO, Cu 2 O, Ta 2 O 5, and TiO 2 or a layered structure and these and other materials of these with each other It is a laminated structure. A preferable material for the gate insulating layer 92 is exemplified by SiO 2 , SiNx, or an oxide of a metal such as Hf, Zr, Al, or Ta. A preferable material for the gate electrode (wiring 145) is exemplified by Ti, TiN, Al, Co, Mo, Ta, TaN, W, or WN.

以上説明されたように、本実施の形態の半導体装置は、ＭＯＳトランジスタ（充放電スイッチ）からなるスイッチマトリックス型固体二次電池（マイクロバッテリセル）アレイを備えている。それにより、固体二次電池（マイクロバッテリセル）を直列／並列接続可能とすることができる。それにより、動的に供給電圧を変化させることも可能となり、例えばロジック回路におけるオーバードライブ動作などの瞬間的な電圧供給能力の向上が可能である。   As described above, the semiconductor device of this embodiment includes a switch matrix type solid secondary battery (microbattery cell) array composed of MOS transistors (charge / discharge switches). Thereby, a solid secondary battery (micro battery cell) can be connected in series / parallel. As a result, the supply voltage can be dynamically changed. For example, instantaneous voltage supply capability such as overdrive operation in the logic circuit can be improved.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

１ ：半導体装置
２ ：バッテリセルアレイ
３ ：電源制御回路
４ ：電力回収素子
５ ：ロジック回路
６ ：容量セルアレイ
９ ：配線
１１：二次電池素子
１１ａ：正極層
１１ｂ：固体電解質層
１１ｃ：負極層
１２、１３ａ、１３ｂ：放電スイッチ
１４、１５：配線
１６：層間絶縁層
１７：配線
２０：制御部
２１：列セレクタ部
２２：行セレクタ部
２３：セルアレイ部
５１：コンタクト層
５２〜５６、５６’：配線層
６１：コンタクト
６２〜６６：配線
７１、７６：コンタクト
７２〜７５、７７：配線
８１、８３：コンタクト
８２、８４：配線
９０：能動素子
９１：チャネル層
９２：ゲート絶縁層
９６：積層膜構造
１１１、１３１：コンタクト
１１６〜１１２：配線
１２１：シリンダＭＩＭ容量セル
１４０：スイッチ
１４１：コンタクト
１４２〜１４５：配線
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２：領域
Ｂｃ：二次電池素子
Ｍ１、Ｍ２、Ｍ３、Ｍ５：充放電スイッチ
Ｍ４１：充電制御用スイッチ
Ｍ４２：放電制御用スイッチ
Ｍ４３：充放電制御用スイッチ
Ｂ：マイクロバッテリセル
ＬＡ、ＬＢ、ｗ：配線 DESCRIPTION OF SYMBOLS 1: Semiconductor device 2: Battery cell array 3: Power supply control circuit 4: Power recovery element 5: Logic circuit 6: Capacity cell array 9: Wiring 11: Secondary battery element 11a: Positive electrode layer 11b: Solid electrolyte layer 11c: Negative electrode layer 12, 13a, 13b: discharge switch 14, 15: wiring 16: interlayer insulating layer 17: wiring 20: control unit 21: column selector unit 22: row selector unit 23: cell array unit 51: contact layers 52 to 56, 56 ′: wiring layer 61: Contact 62-66: Wiring 71, 76: Contact 72-75, 77: Wiring 81, 83: Contact 82, 84: Wiring 90: Active element 91: Channel layer 92: Gate insulating layer 96: Laminated film structure 111, 131: Contacts 116 to 112: Wiring 121: Cylinder MIM capacity cell 140: Switch 141: Contact 142 to 145: Wiring R11, R12, R21, R22, R31, R41, R42, R51, R52: Region Bc: Secondary battery element M1, M2, M3, M5: Charge / discharge switch M41: Charge control switch M42: Switch for discharge control M43: Switch for charge / discharge control B: Micro battery cell LA, LB, w: Wiring

Claims (14)

複数の二次電池素子とそれらに対応した複数の充放電スイッチとを備えるバッテリセルアレイと、
前記複数の充放電スイッチのオン／オフを制御する電源制御回路と
を具備する
半導体装置。 A battery cell array comprising a plurality of secondary battery elements and a plurality of charge / discharge switches corresponding to them, and
And a power supply control circuit for controlling on / off of the plurality of charge / discharge switches. 請求項１に記載の半導体装置において、
前記複数の充放電スイッチの各々は、前記複数の二次電池素子のうちの少なくとも一つに繋がる経路上に設けられ、前記経路を接続するまたは切断する
半導体装置。 The semiconductor device according to claim 1,
Each of the plurality of charge / discharge switches is provided on a path connected to at least one of the plurality of secondary battery elements, and connects or disconnects the path. 請求項２に記載の半導体装置において、
前記電源制御回路は、前記複数の二次電池素子の直列接続および並列接続の状態を、前記複数の充放電スイッチの各々を接続するまたは切断することにより変更する
半導体装置。 The semiconductor device according to claim 2,
The power supply control circuit changes a state of series connection and parallel connection of the plurality of secondary battery elements by connecting or disconnecting each of the plurality of charge / discharge switches. 請求項１に記載の半導体装置において、
前記バッテリセルアレイと前記電源制御回路とは、同一の半導体基板上に設けられている
半導体装置。 The semiconductor device according to claim 1,
The battery cell array and the power supply control circuit are provided on the same semiconductor substrate. 請求項１に記載の半導体装置において、
前記複数の二次電池素子の各々は、固体二次電池を含む
半導体装置。 The semiconductor device according to claim 1,
Each of the plurality of secondary battery elements includes a solid secondary battery. 請求項５に記載の半導体装置において、
前記複数の二次電池素子の各々は、半導体基板上方の配線層の一つに設けられている
半導体装置。 The semiconductor device according to claim 5,
Each of the plurality of secondary battery elements is provided in one of the wiring layers above the semiconductor substrate. 請求項１に記載の半導体装置において、
前記複数の充放電スイッチの各々は、ＭＯＳトランジスタを含む
半導体装置。 The semiconductor device according to claim 1,
Each of the plurality of charge / discharge switches includes a MOS transistor. 請求項７に記載の半導体装置において、
前記複数の充放電スイッチの少なくとも一つは、酸化物半導体を用いた高耐圧ＭＯＳトランジスタを含む
半導体装置。 The semiconductor device according to claim 7,
At least one of the plurality of charge / discharge switches includes a high voltage MOS transistor using an oxide semiconductor. 請求項８に記載の半導体装置において、
前記高耐圧ＭＯＳトランジスタは、半導体基板上方の配線層の一つに設けられている
半導体装置。 The semiconductor device according to claim 8,
The high voltage MOS transistor is provided in one of the wiring layers above the semiconductor substrate. 請求項４に記載の半導体装置において、
前記半導体基板上に形成されたロジック回路をさらに備える
半導体装置。 The semiconductor device according to claim 4,
A semiconductor device further comprising a logic circuit formed on the semiconductor substrate. 請求項１に記載の半導体装置において、
前記バッテリセルアレイは、
行列状に配置された複数のマイクロバッテリセルを備えるセルアレイ部と、
前記セルアレイ部の行の選択を行う行セレクタ部と、
前記セルアレイ部の列の選択を行う列セレクタ部と
を備え、
前記複数のマイクロバッテリセルの各々は、
前記複数の二次電池素子の少なくとも一つとしての二次電池素子と、
前記二次電池素子に接続され、前記複数の充放電スイッチの少なくとも一つとしての充放電スイッチと
を備え、
前記電源制御回路は、前記行セレクタ部および前記列セレクタ部を介して、前記充放電スイッチのオン／オフを制御する
半導体装置。 The semiconductor device according to claim 1,
The battery cell array
A cell array unit comprising a plurality of micro battery cells arranged in a matrix;
A row selector unit for selecting a row of the cell array unit;
A column selector unit for selecting a column of the cell array unit,
Each of the plurality of micro battery cells is
A secondary battery element as at least one of the plurality of secondary battery elements;
A charge / discharge switch as at least one of the plurality of charge / discharge switches, connected to the secondary battery element;
The power supply control circuit controls on / off of the charge / discharge switch via the row selector unit and the column selector unit. 請求項１に記載の半導体装置において、
環境からエネルギーを回収し、前記複数の二次電池素子の少なくとも一つに電力として供給する電力回収素子をさらに含む
半導体装置。 The semiconductor device according to claim 1,
A semiconductor device further comprising a power recovery element that recovers energy from the environment and supplies the energy to at least one of the plurality of secondary battery elements as power. 請求項１２に記載の半導体装置において、
前記複数の二次電池素子または前記電力回収素子から電力を供給され、計測対象の状態を示す量を計測するセンサをさらに含む
半導体装置。 The semiconductor device according to claim 12,
A semiconductor device further comprising a sensor that is supplied with power from the plurality of secondary battery elements or the power recovery element and measures an amount indicating a state of a measurement target. 半導体装置を準備するステップと、
ここで、前記半導体装置は、
複数の二次電池素子とそれらに対応した複数の充放電スイッチとを備えるバッテリセルアレイと、
前記複数の充放電スイッチのオン／オフを制御する電源制御回路と
を備え、
前記複数の二次電池素子の直列接続および並列接続の状態を、前記電源制御回路により前記複数の充放電スイッチ（Ｍ１、Ｍ２、Ｍ３）の各々を接続するまたは切断することにより変更するステップと、
前記接続状態を変更された二次電池素子を充電または放電するステップと
を具備する
半導体装置の動作方法。 Preparing a semiconductor device;
Here, the semiconductor device is
A battery cell array comprising a plurality of secondary battery elements and a plurality of charge / discharge switches corresponding to them, and
A power supply control circuit for controlling on / off of the plurality of charge / discharge switches,
Changing the state of series connection and parallel connection of the plurality of secondary battery elements by connecting or disconnecting each of the plurality of charge / discharge switches (M1, M2, M3) by the power supply control circuit;
Charging or discharging the secondary battery element whose connection state has been changed. A method for operating a semiconductor device.
JP2013028398A 2013-02-15 2013-02-15 Semiconductor device Pending JP2014158379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013028398A JP2014158379A (en) 2013-02-15 2013-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013028398A JP2014158379A (en) 2013-02-15 2013-02-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014158379A true JP2014158379A (en) 2014-08-28

Family

ID=51578929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013028398A Pending JP2014158379A (en) 2013-02-15 2013-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014158379A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137099A1 (en) * 2014-03-14 2015-09-17 株式会社村田製作所 Charging circuit and module using same
WO2017022347A1 (en) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス Secondary battery mounted chip manufacturing method
WO2017111482A3 (en) * 2015-12-23 2018-03-08 주식회사 리크릭스 Self-power supply type element and flexible device including same
JP2018074823A (en) * 2016-11-01 2018-05-10 日本電信電話株式会社 Power supply circuit
CN111919324A (en) * 2019-02-22 2020-11-10 京东方科技集团股份有限公司 Lithium ion battery and preparation method thereof
CN113741270A (en) * 2021-08-31 2021-12-03 深圳市优维尔科技有限公司 Compatible power supply circuit of singlechip and load control circuit
JP7312482B2 (en) 2021-07-09 2023-07-21 日本ミクロン株式会社 Natural energy wireless sensor

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461571B2 (en) 2014-03-14 2019-10-29 Murata Manufacturing Co., Ltd. Charging circuit and module using the same
WO2015137099A1 (en) * 2014-03-14 2015-09-17 株式会社村田製作所 Charging circuit and module using same
WO2017022347A1 (en) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス Secondary battery mounted chip manufacturing method
JP2017034082A (en) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス Manufacturing method of secondary battery package chip
KR20180033198A (en) * 2015-07-31 2018-04-02 가부시키가이샤 니혼 마이크로닉스 Manufacturing method of chip mounted with secondary battery
KR102123956B1 (en) * 2015-07-31 2020-06-17 가부시키가이샤 니혼 마이크로닉스 Method for manufacturing secondary battery-mounted chip
US10686210B2 (en) 2015-07-31 2020-06-16 Kabushiki Kaisha Nihon Micronics Secondary battery mounted chip manufacturing method
WO2017111482A3 (en) * 2015-12-23 2018-03-08 주식회사 리크릭스 Self-power supply type element and flexible device including same
CN108475938A (en) * 2015-12-23 2018-08-31 瑞克锐斯株式会社 Self-powered type element and flexible apparatus including this
JP2018074823A (en) * 2016-11-01 2018-05-10 日本電信電話株式会社 Power supply circuit
CN111919324A (en) * 2019-02-22 2020-11-10 京东方科技集团股份有限公司 Lithium ion battery and preparation method thereof
US11515576B2 (en) 2019-02-22 2022-11-29 Beijing Boe Technology Development Co., Ltd. Lithium-ion battery having switching elements, and method of manufacture thereof
CN111919324B (en) * 2019-02-22 2023-02-17 京东方科技集团股份有限公司 Lithium ion battery and preparation method thereof
JP7312482B2 (en) 2021-07-09 2023-07-21 日本ミクロン株式会社 Natural energy wireless sensor
CN113741270A (en) * 2021-08-31 2021-12-03 深圳市优维尔科技有限公司 Compatible power supply circuit of singlechip and load control circuit

Similar Documents

Publication Publication Date Title
JP2014158379A (en) Semiconductor device
KR102579225B1 (en) Power storage device control system, power storage system, and electrical appliance
US8796992B2 (en) Basic unit of lithium-ion battery, battery pack comprising the same, and charge/discharge equalizing method thereof
JP4966479B2 (en) Digital battery
KR20170019424A (en) Hybrid electrochemical cell
TW201933392A (en) Thin film-based energy storage devices
US20160087460A1 (en) Ultra-capacitor structures with multiple ultra-capacitor cells and methods thereof
WO2007097534A1 (en) Hybrid battery
KR20150088318A (en) Thin film microbattery charge and output control
CN105515164B (en) Power supply module and electronic equipment
JP2016025092A (en) Secondary battery and design method of secondary battery
US20200235435A1 (en) Energy Storage System
US20220329157A1 (en) Device for converting dc-dc based on batteries
US9331501B2 (en) Multi-cell thin film microbattery array
TWI728381B (en) Adaptive Active Control Micro Battery Array
KR20220158756A (en) Power storage devices and electronic devices
TW201010224A (en) Fault protection apparatus
CN101728872A (en) Power supply integrated circuit