JP2014146945A - Piezoelectric element wafer forming method - Google Patents

Piezoelectric element wafer forming method Download PDF

Info

Publication number
JP2014146945A
JP2014146945A JP2013013860A JP2013013860A JP2014146945A JP 2014146945 A JP2014146945 A JP 2014146945A JP 2013013860 A JP2013013860 A JP 2013013860A JP 2013013860 A JP2013013860 A JP 2013013860A JP 2014146945 A JP2014146945 A JP 2014146945A
Authority
JP
Japan
Prior art keywords
resist film
corrosion
peeling
exposed
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013013860A
Other languages
Japanese (ja)
Inventor
Kohei Sasaoka
康平 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2013013860A priority Critical patent/JP2014146945A/en
Publication of JP2014146945A publication Critical patent/JP2014146945A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric element wafer forming method that is more productive by reducing man-hour requirements.SOLUTION: The piezoelectric element wafer forming method includes a corrosion-resistant film forming step S1, a resist film forming step S2, an exposure step S3, a predetermined resist film stripping step S4, an exposed corrosion-resistant film stripping step S5 and a piezoelectric wafer etching step S6, where the exposed corrosion-resistant film stripping step S5 and the piezoelectric wafer etching step S6 are repeated until desired steps are formed on the front and rear main surfaces of a piezoelectric wafer 10, and subsequently to the formation of the desired steps, includes an overall resist film stripping step S8, an overall corrosion-resistant film stripping step S9, a resist film forming step S10, an exposure step S11, a predetermined resist film stripping step S12, a piezoelectric wafer contour etching step S13 of etching the piezoelectric wafer through from the front surface to the rear surface, and an overall resist film stripping step S14.

Description

本発明は、エッチング技術による圧電素子ウエハ形成方法に関するものである。   The present invention relates to a piezoelectric element wafer forming method using an etching technique.

従来より、圧電デバイスに用いられる圧電素子などの小さい電子部品の外形は、フォトリソグラフィ技術,ウエットエッチング技術,ドライエッチング技術を用いて形成されている。また、小型化された圧電素子は、結晶軸に対し所定の角度で切断された板状の圧電ウエハに圧電素子を複数個形成されている。   Conventionally, the outer shape of a small electronic component such as a piezoelectric element used in a piezoelectric device has been formed using a photolithography technique, a wet etching technique, and a dry etching technique. The miniaturized piezoelectric element has a plurality of piezoelectric elements formed on a plate-like piezoelectric wafer cut at a predetermined angle with respect to the crystal axis.

例えば、図4に示されているように、圧電素子の形成方法は、圧電ウエハに耐食膜を蒸着する耐食膜形成工程(S1)。次に、圧電ウエハに蒸着された耐食膜の上にレジスト膜を形成するレジスト膜形成工程(S2)。次に、レジスト膜上に所定の外形パターンを有したマスクを設置して、露光する露光工程(S3)。次に、露光部分のレジスト膜を現像することにより剥離する所定レジスト膜剥離工程(S4)。次に、露光部分のレジスト膜が剥離された耐食膜を剥離する露出耐食膜剥離工程(S5)。次に、圧電ウエハをエッチングする圧電ウエハエッチング工程(S6)。次に、露光していない部分のレジスト膜を剥離する全レジスト膜剥離工程(S7)。次に、露光されていない部分のレジスト膜が剥離された耐食膜を剥離する全耐食膜剥離工程(S9)。次に、圧電ウエハにレジスト膜を形成するレジスト膜形成工程(S10)。次に、レジスト膜上に圧電素子となる部分の1辺を残すように形成された外形パターンを有したマスクを設置して、露光する露光工程(S11)。次に、露光部分のレジスト膜を現像することにより剥離する所定レジスト膜剥離工程(S12)。次に、圧電ウエハをエッチングして1辺を残し表面から裏面まで貫通させる圧電ウエハ外形エッチング工程(S13)。次に、露光していない部分のレジスト膜を剥離する全レジスト膜剥離工程(S14)を経て、圧電ウエハに圧電素子の外形を形成して圧電素子ウエハを形成している。   For example, as shown in FIG. 4, the method for forming a piezoelectric element is a corrosion-resistant film forming step (S1) in which a corrosion-resistant film is deposited on a piezoelectric wafer. Next, a resist film forming step (S2) for forming a resist film on the corrosion resistant film deposited on the piezoelectric wafer. Next, an exposure step (S3) in which a mask having a predetermined external pattern is placed on the resist film and exposed. Next, a predetermined resist film peeling step (S4) for peeling by developing the resist film at the exposed portion. Next, an exposed corrosion-resistant film peeling step (S5) for peeling the corrosion-resistant film from which the resist film at the exposed portion has been peeled off. Next, a piezoelectric wafer etching step (S6) for etching the piezoelectric wafer. Next, an entire resist film peeling step (S7) for peeling off the resist film in the unexposed portion. Next, a total corrosion-resistant film peeling step (S9) for peeling the corrosion-resistant film from which the resist film in the unexposed portion has been peeled off. Next, a resist film forming step (S10) for forming a resist film on the piezoelectric wafer. Next, an exposure step (S11) is performed in which a mask having an external pattern formed so as to leave one side of a portion to be a piezoelectric element is left on the resist film and exposed. Next, a predetermined resist film peeling step (S12) for peeling by developing the resist film in the exposed portion. Next, a piezoelectric wafer outer shape etching step (S13) is performed in which the piezoelectric wafer is etched to leave one side and penetrate from the front surface to the back surface. Next, through the entire resist film peeling step (S14) for peeling off the resist film in the unexposed portion, the outer shape of the piezoelectric element is formed on the piezoelectric wafer to form the piezoelectric element wafer.

特開2007−294751号公報JP 2007-294751 A

しかしながら、圧電素子は、振動エネルギーを圧電素子の中心に集中させるため圧電素子の主面の中央部が圧電素子の主面の端部より厚く設けられており、圧電素子の主面の端部から圧電素子の主面の中央部に向けて複数の段差を設けることにより形成されている。この段差形成は、図4の全レジスト膜剥離工程(S7)の後、所望の段差が圧電素子に形成されたかを判定(S8)し、所望の段差が形成されていない場合は、レジスト膜形成工程(S2)から全レジスト膜剥離工程(S7)までを所望の段差が形成されるまで繰り返すこととなる。また、所望の段差が形成された場合は、全耐食膜剥離工程(S9)に進むこととなる。このことにより、圧電素子の主面の端部から圧電素子の主面の中央部に向けて複数の段差が設けられる。また、この段差を設けるため、レジスト膜上に所定の外形パターンを有したマスクを所望の段差が形成される回数だけ取り換えなければならなかった。そのため、従来の圧電素子ウエハ形成方法は、工数がかかり生産性を悪化させる要因となっていた。また、従来の圧電素子ウエハ形成方法は、複数の段差を設けるために複数のマスクが必要となるため、経費およびマスクの管理工数が多大になる場合があった。そこで、本発明は、前記問題を解決し工数がかからず生産性の良い圧電素子ウエハ形成方法を提供することを課題とする。   However, in the piezoelectric element, the central portion of the main surface of the piezoelectric element is thicker than the end portion of the main surface of the piezoelectric element so that vibration energy is concentrated at the center of the piezoelectric element. It is formed by providing a plurality of steps toward the center of the main surface of the piezoelectric element. In this step formation, after the entire resist film peeling step (S7) in FIG. 4, it is determined whether a desired step is formed on the piezoelectric element (S8). If the desired step is not formed, the resist film is formed. The steps from step (S2) to the entire resist film peeling step (S7) are repeated until a desired step is formed. If a desired level difference is formed, the process proceeds to a total corrosion resistant film peeling step (S9). Thus, a plurality of steps are provided from the end of the main surface of the piezoelectric element toward the center of the main surface of the piezoelectric element. In addition, in order to provide this step, the mask having a predetermined external pattern on the resist film has to be replaced as many times as the desired step is formed. For this reason, the conventional method for forming a piezoelectric element wafer is a factor that requires man-hours and deteriorates productivity. In addition, the conventional method for forming a piezoelectric element wafer requires a plurality of masks to provide a plurality of steps, which may increase the cost and man-hours for managing the mask. Accordingly, an object of the present invention is to provide a method for forming a piezoelectric element wafer that solves the above problems and does not require man-hours and has high productivity.

本発明によれば、圧電素子ウエハ形成方法は、圧電ウエハの表裏の主面に耐食膜を形成する耐食膜形成工程と、耐食膜の上にレジスト膜を形成するレジスト膜形成工程と、レジスト膜の表裏を所定の外形パターンで露光する露光工程と、露光工程により露光された又は露光されなかった表裏のレジスト膜を剥離する所定レジスト膜剥離工程と、レジスト膜が剥離された箇所の耐食膜を剥離する露出耐食膜剥離工程と、耐食膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程とを含み、圧電ウエハの表裏の主面に所望の段差が形成されるまで露出耐食膜剥離工程と圧電ウエハエッチング工程とを繰り返し、圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程と、圧電ウエハ上の全ての耐食膜を剥離する全耐食膜剥離工程と、圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、レジスト膜の表裏を所定の外形パターンで露光する露光工程と、露光工程により露光された又は露光されなかった表裏の前記レジスト膜を剥離する所定レジスト膜剥離工程と、レジスト膜が剥離されて露出する部分をエッチングして表面から裏面まで貫通させる圧電ウエハ外形エッチング工程と、圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程とを含んで構成されることを特徴とする。   According to the present invention, a piezoelectric element wafer forming method includes a corrosion-resistant film forming step of forming a corrosion-resistant film on the front and back main surfaces of a piezoelectric wafer, a resist film forming step of forming a resist film on the corrosion-resistant film, and a resist film An exposure process for exposing the front and back surfaces of the resist film with a predetermined outer pattern, a predetermined resist film peeling process for peeling the front and back resist films exposed or not exposed in the exposure process, and a corrosion-resistant film at the part where the resist film is peeled off An exposed anticorrosive film peeling step that peels off and a piezoelectric wafer etching step that etches portions exposed by peeling off the anticorrosive film, and an exposed anticorrosive film peeling step until a desired step is formed on the main surface of the front and back surfaces of the piezoelectric wafer. And the piezoelectric wafer etching process are repeated to remove all resist films on the piezoelectric wafer and to remove all resist films on the piezoelectric wafer. A film peeling process, a resist film forming process for forming a resist film on the main surfaces of the front and back surfaces of the piezoelectric wafer, an exposure process for exposing the front and back surfaces of the resist film with a predetermined external pattern, and an exposure process that is exposed or not exposed A predetermined resist film peeling step for peeling the resist films on the front and back sides, a piezoelectric wafer outer shape etching step for etching the exposed portion of the resist film by peeling from the front surface to the back surface, and all resist films on the piezoelectric wafer And a resist film peeling step for peeling off the resist film.

本発明による圧電素子ウエハ形成方法において、圧電ウエハに設けられる圧電素子は、露出耐食膜剥離工程と圧電ウエハエッチング工程とを複数回繰り返すことによって、圧電素子の主面の端部から圧電素子の主面の中央部に向かって複数の段差を設けることができる。よって、本発明による圧電素子ウエハ形成方法は、工数がかからず生産性が向上するとともに、複数の段差を設けるための所定の外形パターンを有した複数のマスクが要らなくなるため、経費およびマスクの管理工数も減らすことができる。   In the method for forming a piezoelectric element wafer according to the present invention, the piezoelectric element provided on the piezoelectric wafer has a main portion of the piezoelectric element from the end of the main surface of the piezoelectric element by repeating the exposed corrosion-resistant film peeling step and the piezoelectric wafer etching step a plurality of times. A plurality of steps can be provided toward the center of the surface. Therefore, the piezoelectric element wafer forming method according to the present invention does not require man-hours, improves productivity, and eliminates the need for a plurality of masks having a predetermined outer shape pattern for providing a plurality of steps. Management man-hours can also be reduced.

本発明の実施形態における圧電素子ウエハ形成方法の工程を説明するフローチャートである。It is a flowchart explaining the process of the piezoelectric element wafer formation method in embodiment of this invention. 本発明の実施形態における圧電素子ウエハ形成方法の工程を示す図であり、(a)は耐食膜を形成した状態を示す図であり、(b)はレジスト膜を形成した状態を示す図であり、(c)は露光の状態を示す図であり、(d)は所定レジスト膜を剥離した状態を示す図であり、(e)は露出耐食膜を剥離した状態を示す図であり、(f)は圧電ウエハのエッチングを行った状態を示す図であり、(g)は露出耐食膜を剥離した状態を示す図であり、(h)は圧電ウエハのエッチングを行った状態を示す図であり、(i)は露出耐食膜を剥離した状態を示す図であり、(j)は圧電ウエハのエッチングを行った状態を示す図であり、(k)はレジスト膜を剥離した状態を示す図であり、(l)は耐食膜を剥離した状態を示す図である。It is a figure which shows the process of the piezoelectric element wafer formation method in embodiment of this invention, (a) is a figure which shows the state in which the corrosion-resistant film was formed, (b) is a figure which shows the state in which the resist film was formed. (C) is a figure which shows the state of exposure, (d) is a figure which shows the state which peeled the predetermined resist film, (e) is a figure which shows the state which peeled the exposure corrosion-resistant film, (f) ) Is a diagram showing a state where the piezoelectric wafer is etched, (g) is a diagram showing a state where the exposed corrosion-resistant film is peeled off, and (h) is a diagram showing a state where the piezoelectric wafer is etched. (I) is a figure which shows the state which peeled the exposure corrosion-resistant film, (j) is a figure which shows the state which etched the piezoelectric wafer, (k) is a figure which shows the state which peeled the resist film Yes, (l) is a view showing a state in which the corrosion-resistant film is peeled off. 本発明の実施形態における圧電素子ウエハの一部を示す図であり、(a)はレジスト膜を形成した状態を示す図であり、(b)は露光の状態を示す図であり、(c)は所定レジスト膜を剥離した状態を示す図であり、(d)は圧電ウエハをエッチングして表面から裏面まで貫通させた状態を示す図であり、(e)は全レジスト膜を剥離した状態を示す斜視図である。It is a figure which shows a part of piezoelectric element wafer in embodiment of this invention, (a) is a figure which shows the state in which the resist film was formed, (b) is a figure which shows the state of exposure, (c) Is a diagram showing a state where a predetermined resist film is peeled off, (d) is a diagram showing a state where a piezoelectric wafer is etched and penetrated from the front surface to the back surface, and (e) is a diagram showing a state where all resist films are peeled off. It is a perspective view shown. 従来の圧電素子ウエハ形成方法の工程を説明するフローチャートである。It is a flowchart explaining the process of the conventional piezoelectric element wafer formation method.

以下、本発明のいくつかの例示的な実施形態について、図面を参照して説明する。なお、同一要素には同一の符号を付し重複する説明を省略する。また、構成を明確にするために誇張して図示している。なお、本実施形態における主面とは、立体的に形成される圧電ウエハにおいて、最も広い面およびそれと平行する平面のことである。   Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the same element and the overlapping description is abbreviate | omitted. In addition, the illustration is exaggerated for the sake of clarity. In addition, the main surface in this embodiment is the widest surface and a plane parallel to it in the three-dimensionally formed piezoelectric wafer.

図1に示されているように、本発明の実施形態における圧電素子ウエハ形成方法は、耐食膜形成工程(S1)、レジスト膜形成工程(S2)、露光工程(S3)、所定レジスト膜剥離工程(S4)、露出耐食膜剥離工程(S5)、圧電ウエハエッチング工程(S6)の後、所望の段差数が形成されたか判定(S7)をし、所望の段差数が形成されていない場合、露出耐食膜剥離工程(S5)と圧電ウエハエッチング工程(S6)とを繰り返し、所望の段差数が形成された場合、全レジスト膜剥離工程(S8)、全耐食膜剥離工程(S9)、レジスト膜形成工程(S10)、露光工程(S11)、所定レジスト膜剥離工程(S12)、圧電ウエハ外形エッチング工程(S13)、全レジスト膜剥離工程(S14)を経て圧電ウエハ10に圧電素子1が複数個形成される。   As shown in FIG. 1, the piezoelectric element wafer forming method according to the embodiment of the present invention includes a corrosion resistant film forming step (S1), a resist film forming step (S2), an exposure step (S3), and a predetermined resist film peeling step. (S4) After the exposed corrosion-resistant film peeling step (S5) and the piezoelectric wafer etching step (S6), it is determined whether a desired number of steps is formed (S7). If the desired number of steps is not formed, exposure is performed. When the desired number of steps is formed by repeating the corrosion-resistant film peeling step (S5) and the piezoelectric wafer etching step (S6), the entire resist film peeling step (S8), the total corrosion-resistant film peeling step (S9), and the resist film formation Through the step (S10), the exposure step (S11), the predetermined resist film peeling step (S12), the piezoelectric wafer outer shape etching step (S13), and the entire resist film peeling step (S14), 1 is formed in plural.

圧電ウエハ10は、例えば結晶軸に対し所定の角度で切断された平板状の水晶よりなり、ポリッシュ加工により荒らされた層を取り除くためにライトエッチングが施されている。   The piezoelectric wafer 10 is made of, for example, a flat plate crystal cut at a predetermined angle with respect to the crystal axis, and is light-etched to remove a layer roughened by polishing.

[耐食膜形成工程(S1)]
図1および図2(a)に示すように、耐食膜2は、例えばCr(クロム)の金属膜よりなり、耐食膜2が圧電ウエハ10の表裏主面に形成される。また、耐食膜2は、例えば蒸着器による蒸着または、スパッタリング方式によって形成される。
[Corrosion-resistant film forming step (S1)]
As shown in FIGS. 1 and 2A, the corrosion resistant film 2 is made of, for example, a metal film of Cr (chromium), and the corrosion resistant film 2 is formed on the front and back main surfaces of the piezoelectric wafer 10. The corrosion resistant film 2 is formed by, for example, vapor deposition using a vapor deposition device or sputtering.

[レジスト膜形成工程(S2)]
図1および図2(b)に示すように、耐食膜形成工程(S1)で圧電ウエハ10の表裏主面に形成された耐食膜2の上にレジスト膜3を形成する。このレジスト膜3は、スピンコート法,電着レジスト法,スプレーコート法等により耐食膜2の上に形成される。
[Resist film forming step (S2)]
As shown in FIGS. 1 and 2B, a resist film 3 is formed on the anticorrosion film 2 formed on the front and back main surfaces of the piezoelectric wafer 10 in the anticorrosion film forming step (S1). This resist film 3 is formed on the corrosion-resistant film 2 by a spin coat method, an electrodeposition resist method, a spray coat method or the like.

[露光工程(S3)]
図1および図2(c)に示すように、耐食膜2およびレジスト膜3が形成された圧電ウエハ10を所定の外形パターンが形成されたマスク4で挟み込んでレジスト膜3を露光させる。これにより、圧電ウエハ10の表裏主面に設けられたレジスト膜3の面が所定の外形パターンで露光される。
[Exposure Step (S3)]
As shown in FIG. 1 and FIG. 2C, the resist film 3 is exposed by sandwiching the piezoelectric wafer 10 on which the corrosion-resistant film 2 and the resist film 3 are formed with a mask 4 on which a predetermined outer shape pattern is formed. Thereby, the surface of the resist film 3 provided on the front and back main surfaces of the piezoelectric wafer 10 is exposed with a predetermined outer shape pattern.

[所定レジスト膜剥離工程(S4)]
図1および図2(d)に示すように、露光工程(S3)により露光された又は露光されなかった表裏のレジスト膜3を現像することにより剥離する。また、現像方法は、露光したレジスト膜3が剥離されるポジ型方法と露光しなかったレジスト膜3が剥離されるネガ型方法がある。
[Predetermined resist film peeling step (S4)]
As shown in FIG. 1 and FIG. 2D, the resist film 3 on the front and back surfaces exposed or not exposed in the exposure step (S3) is peeled off by developing. The developing method includes a positive type method in which the exposed resist film 3 is peeled off and a negative type method in which the resist film 3 not exposed is peeled off.

[露出耐食膜剥離工程(S5)]
図1および図2(e)に示すように、レジスト膜3が剥離されて露出した耐食膜2をエッチングにより剥離し、圧電ウエハ10の表面を露出させる。また、エッチング方法は、反応性の気体,イオン等を用いてエッチングするドライエッチング法と液体を用いてエッチングするウエットエッチング法がある。
[Exposed corrosion-resistant film peeling step (S5)]
As shown in FIG. 1 and FIG. 2E, the corrosion-resistant film 2 exposed by peeling off the resist film 3 is peeled off by etching to expose the surface of the piezoelectric wafer 10. As an etching method, there are a dry etching method in which etching is performed using a reactive gas, ions, or the like, and a wet etching method in which etching is performed using a liquid.

[圧電ウエハエッチング工程(S6)]
図1および図2(f)に示すように、耐食膜2が剥離されて露出している圧電ウエハ10の表裏の表面をエッチングによって所望の深さまで除去し、段差を形成する。
[Piezoelectric wafer etching process (S6)]
As shown in FIGS. 1 and 2F, the front and back surfaces of the piezoelectric wafer 10 exposed by peeling off the corrosion-resistant film 2 are removed to a desired depth by etching to form steps.

[所望の段差数が形成されたか判定(S7)]
圧電素子1は、振動エネルギーを圧電素子1の中心に集中させるために、圧電素子1の主面の中央部が圧電素子1の主面の端部より厚く形成されている。この形状は、圧電素子1の主面の端部から圧電素子1の主面の中央部に向けて複数の段差を設けることにより解決する。そのため、所望の段差数が形成されたか判定をし、所望の段差数が形成されていない場合は、所望の段差数になるまで露出耐食膜剥離工程(S5)と圧電ウエハエッチング工程(S6)とを繰り返し、所望の段差数が形成された場合は、全レジスト膜剥離工程(S8)へと進む。
[Determining if a desired number of steps is formed (S7)]
In the piezoelectric element 1, the central portion of the main surface of the piezoelectric element 1 is formed thicker than the end portion of the main surface of the piezoelectric element 1 in order to concentrate vibration energy at the center of the piezoelectric element 1. This shape is solved by providing a plurality of steps from the end of the main surface of the piezoelectric element 1 toward the center of the main surface of the piezoelectric element 1. Therefore, it is determined whether the desired number of steps is formed. If the desired number of steps is not formed, the exposed corrosion-resistant film peeling step (S5) and the piezoelectric wafer etching step (S6) until the desired number of steps is reached. When the desired number of steps is formed, the process proceeds to the entire resist film peeling step (S8).

例えば段差が2段の場合、図2(g)に示すように、耐食膜2は、レジスト膜3と圧電素子1となる部分に挟まれた状態のため、耐食膜2の露出している部分であるレジスト膜3と圧電素子1となる部分に挟まれた間、すなわち耐食膜2の側面部分をエッチングにより剥離し、圧電素子1となる部分の表面を露出させる(露出耐食膜剥離工程(S5))。このとき、耐食膜2の側面は、圧電素子1となる部分の中心側に向かうように剥離される。次に、図2(h)に示すように、耐食膜2が剥離されて露出している圧電素子1となる部分の表裏の表面をエッチングによって所望の深さまで除去し、1段目の段差を形成する(圧電ウエハエッチング工程(S6))。次に、図2(i)に示すように、耐食膜2は、図2(g)と同様にレジスト膜3と圧電素子1となる部分に挟まれた状態のため、耐食膜2の露出している部分であるレジスト膜3と圧電素子1となる部分に挟まれた間、すなわち耐食膜2の側面部分をエッチングにより剥離し、圧電ウエハ10の表面を露出させる(露出耐食膜剥離工程(S5))。このときも、図2(g)と同様に耐食膜2の側面は、圧電素子1となる部分の中心側に向かうように剥離される。次に、図2(j)に示すように、耐食膜2が剥離されて露出している圧電素子1となる部分の表裏の表面をエッチングによって所望の深さまで除去し、2段目の段差を形成する(圧電ウエハエッチング工程(S6))。このように、所望の段差は、上述の工程を繰り返すことにより形成される。   For example, when there are two steps, as shown in FIG. 2G, the corrosion-resistant film 2 is sandwiched between the resist film 3 and the portion to be the piezoelectric element 1, so that the portion where the corrosion-resistant film 2 is exposed. Between the resist film 3 and the portion to be the piezoelectric element 1, that is, the side surface portion of the corrosion-resistant film 2 is peeled off by etching to expose the surface of the portion to be the piezoelectric element 1 (exposed corrosion-resistant film peeling step (S5 )). At this time, the side surface of the corrosion-resistant film 2 is peeled off toward the center side of the portion that becomes the piezoelectric element 1. Next, as shown in FIG. 2 (h), the front and back surfaces of the portion that becomes the piezoelectric element 1 exposed by peeling off the corrosion-resistant film 2 are removed to a desired depth by etching, and the first step is removed. Form (piezoelectric wafer etching step (S6)). Next, as shown in FIG. 2 (i), the corrosion resistant film 2 is sandwiched between the resist film 3 and the portion to be the piezoelectric element 1 as in FIG. 2 (g), so that the corrosion resistant film 2 is exposed. The portion between the resist film 3 and the portion to be the piezoelectric element 1, that is, the side portion of the corrosion-resistant film 2 is peeled off by etching to expose the surface of the piezoelectric wafer 10 (exposed corrosion-resistant film peeling step (S 5 )). Also at this time, as in FIG. 2G, the side surface of the corrosion-resistant film 2 is peeled off toward the center side of the portion that becomes the piezoelectric element 1. Next, as shown in FIG. 2 (j), the front and back surfaces of the portion to be the piezoelectric element 1 exposed by peeling off the corrosion-resistant film 2 are removed to a desired depth by etching, and the second step is removed. Form (piezoelectric wafer etching step (S6)). Thus, a desired level | step difference is formed by repeating the above-mentioned process.

[全レジスト膜剥離工程(S8)]
図1および図2(k)に示すように、圧電ウエハ10上に形成されたレジスト膜3を全て剥離する。
[All resist film peeling step (S8)]
As shown in FIGS. 1 and 2 (k), all the resist film 3 formed on the piezoelectric wafer 10 is peeled off.

[全耐食膜剥離工程(S9)]
図1および図2(l)に示すように、レジスト膜3を剥離した圧電ウエハ10上に形成された耐食膜2を全て剥離する。
[Total corrosion-resistant film peeling step (S9)]
As shown in FIG. 1 and FIG. 2 (l), all the corrosion-resistant film 2 formed on the piezoelectric wafer 10 from which the resist film 3 has been peeled is peeled off.

[レジスト膜形成工程(S10)]
図1および図3(a)に示すように、圧電ウエハ10の表裏主面にレジスト膜3を新たに形成する。このレジスト膜3は、スピンコート法,電着レジスト法,スプレーコート法等により形成される。
[Resist film forming step (S10)]
As shown in FIGS. 1 and 3A, a resist film 3 is newly formed on the front and back main surfaces of the piezoelectric wafer 10. The resist film 3 is formed by a spin coating method, an electrodeposition resist method, a spray coating method, or the like.

[露光工程(S11)]
図1および図3(b)に示すように、レジスト膜3上に圧電素子1となる部分の1辺を残すように形成された外形パターンを有したマスク4で挟み込んでレジスト膜3を露光させる。これにより、圧電ウエハ10の表裏主面に設けられたレジスト膜3上に圧電素子1となる部分の1辺を残すように形成された所定の外形パターンで露光される。
[Exposure Step (S11)]
As shown in FIG. 1 and FIG. 3B, the resist film 3 is exposed by being sandwiched by a mask 4 having an external pattern formed so as to leave one side of a portion to be the piezoelectric element 1 on the resist film 3. . As a result, the resist film 3 provided on the front and back main surfaces of the piezoelectric wafer 10 is exposed with a predetermined outer shape pattern formed so as to leave one side of the portion to be the piezoelectric element 1.

[所定レジスト膜剥離工程(S12)]
図1および図3(c)に示すように、露光工程(S11)により露光された又は露光されなかった表裏のレジスト膜3を現像することにより剥離する。また、現像方法は、露光したレジスト膜3が剥離されるポジ型方法と露光しなかったレジスト膜3が剥離されるネガ型方法がある。また、レジスト膜3が剥離される部分は、圧電素子1となる部分の1辺を残すように形成された所定の外形パターンで露光されているため、圧電素子1となる部分の他の3辺となる。
[Predetermined resist film peeling step (S12)]
As shown in FIGS. 1 and 3 (c), the resist films 3 on the front and back surfaces exposed or not exposed in the exposure step (S11) are developed to be peeled off. The developing method includes a positive type method in which the exposed resist film 3 is peeled off and a negative type method in which the resist film 3 not exposed is peeled off. In addition, the portion where the resist film 3 is peeled is exposed with a predetermined outer shape pattern formed so as to leave one side of the portion to be the piezoelectric element 1, so the other three sides of the portion to be the piezoelectric element 1 are exposed. It becomes.

[圧電ウエハ外形エッチング工程(S13)]
図1および図3(d)に示すように、露出している圧電ウエハ10の表裏の表面の3辺をエッチングして圧電ウエハ10の表面から裏面まで貫通させる。
[Piezoelectric Wafer Outline Etching Step (S13)]
As shown in FIG. 1 and FIG. 3D, the exposed three sides of the front and back surfaces of the piezoelectric wafer 10 are etched to penetrate from the front surface to the back surface of the piezoelectric wafer 10.

[全レジスト膜剥離工程(S14)]
図1および図3(e)に示すように、圧電ウエハ10上に形成されたレジスト膜3を全て剥離する。
[All resist film peeling step (S14)]
As shown in FIGS. 1 and 3 (e), the resist film 3 formed on the piezoelectric wafer 10 is all removed.

このように、本発明の実施形態に係る圧電素子ウエハ形成方法を構成したことにより、圧電素子1は、従来よりも工数をかけずに圧電素子1の主面の中央部が圧電素子1の主面の端部より厚く形成することができる。したがって、本発明による圧電素子ウエハ形成方法は、生産性が向上するとともに、複数の段差を設けるための所定の外形パターンを有した複数のマスク4が要らなくなるため、経費およびマスク4の管理工数を減らすことができる。   As described above, by configuring the piezoelectric element wafer forming method according to the embodiment of the present invention, the piezoelectric element 1 has the central portion of the main surface of the piezoelectric element 1 with the main part of the piezoelectric element 1 without man-hours compared to the related art. It can be formed thicker than the edge of the surface. Therefore, the method for forming a piezoelectric element wafer according to the present invention improves productivity and eliminates the need for a plurality of masks 4 having a predetermined outer shape pattern for providing a plurality of steps, thereby reducing costs and management man-hours for the masks 4. Can be reduced.

1 圧電素子
2 耐食膜
3 レジスト膜
4 マスク
10 圧電ウエハ
DESCRIPTION OF SYMBOLS 1 Piezoelectric element 2 Corrosion-resistant film 3 Resist film 4 Mask 10 Piezoelectric wafer

Claims (1)

圧電ウエハの表裏の主面に耐食膜を形成する耐食膜形成工程と、
前記耐食膜の上にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜の表裏を所定の外形パターンで露光する露光工程と、
前記露光工程により露光された又は露光されなかった表裏の前記レジスト膜を剥離する所定レジスト膜剥離工程と、
前記レジスト膜が剥離された箇所の前記耐食膜を剥離する露出耐食膜剥離工程と、
前記耐食膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程とを含み、
前記圧電ウエハの表裏の主面に所望の段差が形成されるまで前記露出耐食膜剥離工程と前記圧電ウエハエッチング工程とを繰り返し、
前記圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程と、
前記圧電ウエハ上の全ての耐食膜を剥離する全耐食膜剥離工程と、
前記圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜の表裏を所定の外形パターンで露光する露光工程と、
前記露光工程により露光された又は露光されなかった表裏の前記レジスト膜を剥離する所定レジスト膜剥離工程と、
前記レジスト膜が剥離されて露出する部分をエッチングして表面から裏面まで貫通させる圧電ウエハ外形エッチング工程と、
前記圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程とを含んで構成されることを特徴とする圧電素子ウエハ形成方法。
A corrosion-resistant film forming process for forming a corrosion-resistant film on the front and back main surfaces of the piezoelectric wafer;
A resist film forming step of forming a resist film on the corrosion-resistant film;
An exposure step of exposing the front and back of the resist film with a predetermined external pattern;
A predetermined resist film peeling step for peeling off the resist films on the front and back surfaces exposed or not exposed in the exposure step;
An exposed corrosion-resistant film peeling step for peeling off the corrosion-resistant film where the resist film has been peeled off;
A piezoelectric wafer etching step of etching a portion exposed by peeling off the corrosion-resistant film,
The exposed corrosion-resistant film peeling step and the piezoelectric wafer etching step are repeated until desired steps are formed on the main surfaces of the front and back surfaces of the piezoelectric wafer,
A total resist film peeling step for peeling all resist films on the piezoelectric wafer;
A total corrosion-resistant film peeling step for peeling all the corrosion-resistant films on the piezoelectric wafer;
A resist film forming step of forming a resist film on the front and back main surfaces of the piezoelectric wafer;
An exposure step of exposing the front and back of the resist film with a predetermined external pattern;
A predetermined resist film peeling step for peeling off the resist films on the front and back surfaces exposed or not exposed in the exposure step;
Piezoelectric wafer outer shape etching step of etching the portion exposed by peeling off the resist film and penetrating from the front surface to the back surface;
A method for forming a piezoelectric element wafer, comprising: a whole resist film peeling step for peeling off all resist films on the piezoelectric wafer.
JP2013013860A 2013-01-29 2013-01-29 Piezoelectric element wafer forming method Pending JP2014146945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013013860A JP2014146945A (en) 2013-01-29 2013-01-29 Piezoelectric element wafer forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013013860A JP2014146945A (en) 2013-01-29 2013-01-29 Piezoelectric element wafer forming method

Publications (1)

Publication Number Publication Date
JP2014146945A true JP2014146945A (en) 2014-08-14

Family

ID=51426869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013013860A Pending JP2014146945A (en) 2013-01-29 2013-01-29 Piezoelectric element wafer forming method

Country Status (1)

Country Link
JP (1) JP2014146945A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189414A (en) * 2006-01-12 2007-07-26 Epson Toyocom Corp Piezoelectric vibration piece and piezoelectric device
JP2008263387A (en) * 2007-04-11 2008-10-30 Epson Toyocom Corp Mesa piezoelectric vibration chip
JP2011010204A (en) * 2009-06-29 2011-01-13 Nippon Dempa Kogyo Co Ltd Method of manufacturing crystal piece and crystal oscillator manufactured thereby
JP2011199817A (en) * 2010-02-24 2011-10-06 Nippon Dempa Kogyo Co Ltd Method of manufacturing piezoelectric vibrating piece
JP2012114554A (en) * 2010-11-22 2012-06-14 Seiko Epson Corp Method for manufacturing piezoelectric vibrating reed

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189414A (en) * 2006-01-12 2007-07-26 Epson Toyocom Corp Piezoelectric vibration piece and piezoelectric device
JP2008263387A (en) * 2007-04-11 2008-10-30 Epson Toyocom Corp Mesa piezoelectric vibration chip
JP2011010204A (en) * 2009-06-29 2011-01-13 Nippon Dempa Kogyo Co Ltd Method of manufacturing crystal piece and crystal oscillator manufactured thereby
JP2011199817A (en) * 2010-02-24 2011-10-06 Nippon Dempa Kogyo Co Ltd Method of manufacturing piezoelectric vibrating piece
JP2012114554A (en) * 2010-11-22 2012-06-14 Seiko Epson Corp Method for manufacturing piezoelectric vibrating reed

Similar Documents

Publication Publication Date Title
TWI812668B (en) Metal mask base material and method for manufacturing metal mask
TWI804481B (en) Mask for vapor deposition, installation method and manufacturing method thereof
JPS5933673B2 (en) Method of manufacturing thin free-standing metal structures
US9205443B2 (en) Metal mask manufacturing method and metal mask
JP2008041553A (en) Mask for vapor deposition, and manufacturing method of mask for vapor deposition
CN110223957B (en) Surface gold film patterning method based on semiconductor multi-step deep etching
CN107003614B (en) Utilize the method for the protection fine pattern and deposited metal layer of back-exposure technology
JP2014146945A (en) Piezoelectric element wafer forming method
JP6162426B2 (en) Piezoelectric element wafer forming method
JP5165855B2 (en) Piezoelectric element forming method
JP2002076575A (en) Method of manufacturing substrate for semiconductor device
JP2008187322A (en) Manufacturing method of mesa type piezoelectric vibrating element
JP6066793B2 (en) Piezoelectric element wafer forming method
CN104471675A (en) Method for manufacturing thin film laminated element
JP2010183208A (en) Wet etching method and method for processing tuning fork type piezoelectric element strip
WO2017081828A1 (en) Sheet coil manufacturing method
JP2006014017A (en) Surface acoustic wave device and its manufacturing method
KR20180039495A (en) Method for forming via hole and for manufacturing via contact with the same
JP2004091909A (en) Electroforming method for plate made of copper with precision through part pattern used for mask for laser beam machine
US20200019063A1 (en) Method for nickel etching
JPH04345101A (en) Formation of multistage ruggedness
JP6145999B2 (en) Crystal wafer manufacturing method
TWI547008B (en) Antenna producing process
JP2014131174A (en) Method for manufacturing piezoelectric wafer
JP2003158158A (en) Method of manufacturing double-sided wiring tab tape carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170403