JP2014143399A - Substrate and substrate bonding method - Google Patents

Substrate and substrate bonding method Download PDF

Info

Publication number
JP2014143399A
JP2014143399A JP2013255156A JP2013255156A JP2014143399A JP 2014143399 A JP2014143399 A JP 2014143399A JP 2013255156 A JP2013255156 A JP 2013255156A JP 2013255156 A JP2013255156 A JP 2013255156A JP 2014143399 A JP2014143399 A JP 2014143399A
Authority
JP
Japan
Prior art keywords
substrate
processing
light receiving
depressed portion
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013255156A
Other languages
Japanese (ja)
Other versions
JP6291822B2 (en
JP2014143399A5 (en
Inventor
Isao Sugaya
功 菅谷
Shiro Tsunai
史郎 綱井
Masashi Okada
政志 岡田
So Mitsuishi
創 三ッ石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2013255156A priority Critical patent/JP6291822B2/en
Publication of JP2014143399A publication Critical patent/JP2014143399A/en
Publication of JP2014143399A5 publication Critical patent/JP2014143399A5/ja
Application granted granted Critical
Publication of JP6291822B2 publication Critical patent/JP6291822B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate suitable for bonding.SOLUTION: A substrate being bonded to other substrate by bringing an activated insulation region on the surface into contact with an activated insulation region on the surface of the other substrate, has a cavity forming a space interconnecting with the surface of the insulation region. The substrate may have a concavity opening to the surface and forming a cavity, and a conductive region arranged contiguously to the concavity and exposed from the surface. The substrate may have a porous layer having multiple cavities on the surface.

Description

本発明は、基板および基板接合方法に関する。   The present invention relates to a substrate and a substrate bonding method.

表面を活性化した基板を重ねて積層基板を製造する方法がある(特許文献1参照)。
[特許文献1] 特表2006−517344号公報
There is a method of manufacturing a laminated substrate by stacking substrates whose surfaces are activated (see Patent Document 1).
[Patent Document 1] Japanese Translation of PCT Publication No. 2006-517344

積層基板の基板間に空気等を噛み込むと、積層により密着した基板間で空洞が面方向に拡がり、接合不良および導通不良の原因のひとつになる。また、積層基板の製造当初は不良に至らなくても、デバイス駆動時の発熱により膨張した積層基板内の空気が基板を変形させて、歪みによる回路素子の特性変動または破壊を生じる場合がある。   When air or the like is caught between the substrates of the stacked substrates, the cavities expand in the surface direction between the substrates that are adhered by stacking, which is one of the causes of bonding failure and conduction failure. In addition, even if the manufacturing of the multilayer substrate does not result in failure, the air in the multilayer substrate that has expanded due to the heat generated during device driving may deform the substrate and cause characteristic fluctuations or destruction of the circuit elements due to distortion.

本発明の第一態様においては、表面において活性化された絶縁領域を、他の基板の表面において活性化された絶縁領域に接触させることにより他の基板に接合される基板であって、絶縁領域の表面に連通する空間を形成する空洞部を有する基板が提供される。   In the first aspect of the present invention, a substrate bonded to another substrate by bringing the insulating region activated on the surface into contact with the insulating region activated on the surface of the other substrate, the insulating region A substrate having a cavity that forms a space communicating with the surface of the substrate is provided.

本発明の第二態様においては、基板の絶縁領域の表面に、表面に連通する空間を形成する空洞部を形成する段階と、絶縁領域の表面を活性化する段階と、活性化された絶縁領域を、他の基板の表面において活性化された絶縁領域に接触させて、基板および他の基板を接合する段階とを備える基板接合方法が提供される。   In the second aspect of the present invention, a step of forming a cavity for forming a space communicating with the surface on the surface of the insulating region of the substrate, a step of activating the surface of the insulating region, and an activated insulating region Bonding the substrate and the other substrate by bringing the substrate into contact with an activated insulating region on a surface of the other substrate.

上記した発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これら特徴群のサブコンビネーションも発明となり得る。   The above summary of the present invention does not enumerate all necessary features of the present invention. A sub-combination of these feature groups can also be an invention.

受光基板100の断面図である。2 is a cross-sectional view of a light receiving substrate 100. FIG. 処理基板200の断面図である。It is sectional drawing of the process board | substrate 200. FIG. 積層基板300の断面図である。3 is a cross-sectional view of a multilayer substrate 300. FIG. 積層半導体装置400の断面図である。4 is a cross-sectional view of a laminated semiconductor device 400. FIG. 積層基板300の製造過程を示す断面図である。5 is a cross-sectional view showing a manufacturing process of the multilayer substrate 300. FIG. 積層基板300の製造過程を示す断面図である。5 is a cross-sectional view showing a manufacturing process of the multilayer substrate 300. FIG. 処理基板200の平面図である。2 is a plan view of a processing substrate 200. FIG. 積層基板300の製造過程を示す断面図である。5 is a cross-sectional view showing a manufacturing process of the multilayer substrate 300. FIG. 積層基板300の断面図である。3 is a cross-sectional view of a multilayer substrate 300. FIG. 積層基板300の断面図である。3 is a cross-sectional view of a multilayer substrate 300. FIG. 積層基板301の断面図である。2 is a cross-sectional view of a multilayer substrate 301. FIG. 積層基板301の水平断面図である。2 is a horizontal sectional view of a multilayer substrate 301. FIG. 積層基板302の製造過程を示す断面図である。12 is a cross-sectional view showing a manufacturing process of the multilayer substrate 302. FIG. 積層基板302の断面図である。3 is a cross-sectional view of a multilayer substrate 302. FIG. 他の積層基板の製造過程を示す断面図である。It is sectional drawing which shows the manufacturing process of another laminated substrate. 他の積層基板303の断面図である。It is sectional drawing of the other laminated substrate 303. FIG. 他の処理基板204を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing another processing substrate 204. 他の処理基板205を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing another processing substrate 205. 他の処理基板206を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing another processing substrate 206. 他の処理基板207を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing another processing substrate 207. 他の処理基板208を示す模式的斜視図である。It is a typical perspective view which shows the other process board | substrate 208. FIG. 他の処理基板209を示す模式的斜視図である。It is a typical perspective view which shows the other process board | substrate 209. FIG. 基板501を示す模式的断面図である。5 is a schematic cross-sectional view showing a substrate 501. FIG. 他の基板502を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing another substrate 502. 他の積層基板304の断面図である。It is sectional drawing of the other laminated substrate. 積層基板300等の他の接合手順を示す流れ図である。It is a flowchart which shows other joining procedures, such as laminated substrate 300. 他の積層基板305の断面図である。It is sectional drawing of the other laminated substrate 305. FIG. 他の積層基板306の断面図である。It is sectional drawing of the other laminated substrate 306. FIG. 他の積層基板307の断面図である。It is sectional drawing of the other laminated substrate 307. FIG. 接合面159、259の平面図である。It is a top view of joining surface 159,259.

以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. The following embodiments do not limit the invention according to the claims. Not all combinations of features described in the embodiments are essential for the solution of the invention.

図1は、積層半導体装置400の一部をなす受光基板100の断面図である。受光基板100は、支持基板110、半導体ウェル130および多層配線層150を備える。   FIG. 1 is a cross-sectional view of a light receiving substrate 100 that forms a part of the laminated semiconductor device 400. The light receiving substrate 100 includes a support substrate 110, a semiconductor well 130, and a multilayer wiring layer 150.

支持基板110は、受光基板100の製造プロセスに耐える機械的強度を担う厚さを有する。支持基板110の一面には、絶縁層120を介して半導体ウェル130が配される。半導体ウェル130には、支持基板110の面方向に配列された複数のフォトダイオード132が配される。また、半導体ウェル130には、隣接して形成されたゲート電極140等により複数の電界効果トランジスタが形成される。   The support substrate 110 has a thickness that provides mechanical strength that can withstand the manufacturing process of the light receiving substrate 100. A semiconductor well 130 is disposed on one surface of the support substrate 110 via an insulating layer 120. A plurality of photodiodes 132 arranged in the surface direction of the support substrate 110 are arranged in the semiconductor well 130. A plurality of field effect transistors are formed in the semiconductor well 130 by the gate electrodes 140 and the like formed adjacent to each other.

多層配線層150は、半導体ウェル130の表面に交互に積層された層間絶縁材152および配線材154により形成される。配線材154としては、チタン、タングステン等の金属材料を使用できる。層間絶縁材152は、珪素酸化物等により形成できる。   The multilayer wiring layer 150 is formed by interlayer insulating materials 152 and wiring materials 154 that are alternately stacked on the surface of the semiconductor well 130. As the wiring material 154, a metal material such as titanium or tungsten can be used. The interlayer insulating material 152 can be formed of silicon oxide or the like.

フォトダイオード132および電界効果トランジスタは、多層配線層150により相互に接続されて受光回路111を形成する。多層配線層150における配線材154の一端は、支持基板110と反対側の一面において外部に露出した接続パッド160に電気的に接続される。即ち、図中上面に当たる受光基板100の表面158には、絶縁体である層間絶縁材152に分離された複数の接続パッド160が露出している。   The photodiode 132 and the field effect transistor are connected to each other by the multilayer wiring layer 150 to form the light receiving circuit 111. One end of the wiring member 154 in the multilayer wiring layer 150 is electrically connected to the connection pad 160 exposed to the outside on one surface opposite to the support substrate 110. In other words, a plurality of connection pads 160 separated by an interlayer insulating material 152 that is an insulator are exposed on the surface 158 of the light receiving substrate 100 corresponding to the upper surface in the drawing.

受光回路111においては、フォトダイオード132の各々が画素に対応し、電界効果トランジスタが画素毎にリセット、選択および増幅を担う。フォトダイオード132が入射光を受けて蓄積した電荷は、電界効果トランジスタによるソースフォロワを通じて電圧信号として接続パッド160から外部に出力される。   In the light receiving circuit 111, each of the photodiodes 132 corresponds to a pixel, and a field effect transistor performs reset, selection, and amplification for each pixel. The electric charge accumulated by the photodiode 132 upon receiving incident light is output to the outside from the connection pad 160 as a voltage signal through a source follower by a field effect transistor.

図2は、積層半導体装置400の一部をなす処理基板200の断面図である。処理基板200は、支持基板210、半導体ウェル230および多層配線層250を備える。   FIG. 2 is a cross-sectional view of the processing substrate 200 that forms part of the stacked semiconductor device 400. The processing substrate 200 includes a support substrate 210, a semiconductor well 230, and a multilayer wiring layer 250.

支持基板210は、処理基板200の製造プロセスに耐える機械的強度を担う厚さを有する。支持基板210の一面には、半導体ウェル230が配される。半導体ウェル230には、半導体ウェル230に隣接して形成されたゲート電極240等により複数の電界効果トランジスタが作り込まれている。   The support substrate 210 has a thickness that provides mechanical strength to withstand the manufacturing process of the processing substrate 200. A semiconductor well 230 is disposed on one surface of the support substrate 210. A plurality of field effect transistors are formed in the semiconductor well 230 by the gate electrode 240 formed adjacent to the semiconductor well 230.

多層配線層250は、半導体ウェル230の表面に交互に積層された層間絶縁材252および配線材254により形成される。複数の電界効果トランジスタは、多層配線層250により相互に接続されて処理回路211を形成する。   The multilayer wiring layer 250 is formed by interlayer insulating materials 252 and wiring materials 254 that are alternately stacked on the surface of the semiconductor well 230. The plurality of field effect transistors are connected to each other by the multilayer wiring layer 250 to form the processing circuit 211.

また、多層配線層250における配線材254の一端は、支持基板210と反対側の一面において外部に露出した接続パッド260に電気的に接続される。即ち、図中上面に当たる処理基板200の表面258には、絶縁体である層間絶縁材252に分離された複数の接続パッド260が露出している。   In addition, one end of the wiring member 254 in the multilayer wiring layer 250 is electrically connected to the connection pad 260 exposed to the outside on one surface opposite to the support substrate 210. That is, a plurality of connection pads 260 separated by an interlayer insulating material 252 that is an insulator are exposed on the surface 258 of the processing substrate 200 corresponding to the upper surface in the drawing.

処理基板200の接続パッド260は、受光基板100と積層された場合に、受光基板100の接続パッド160に接続される。これにより、処理回路211が、受光基板100の受光回路111の出力信号を処理する。処理回路211においては、アナログ/デジタル変換、ノイズ抑圧、ファイル生成等の処理が実行される。   The connection pads 260 of the processing substrate 200 are connected to the connection pads 160 of the light receiving substrate 100 when stacked with the light receiving substrate 100. Thereby, the processing circuit 211 processes the output signal of the light receiving circuit 111 of the light receiving substrate 100. The processing circuit 211 executes processes such as analog / digital conversion, noise suppression, and file generation.

更に、処理基板200は、支持基板210に嵌入した貫通電極256を有する。貫通電極256の一端は、多層配線層250の配線材254に電気的に接続される。貫通電極256の他端は、図示の段階では、支持基板210の内部に埋没している。   Further, the processing substrate 200 has a through electrode 256 fitted into the support substrate 210. One end of the through electrode 256 is electrically connected to the wiring member 254 of the multilayer wiring layer 250. The other end of the through electrode 256 is buried in the support substrate 210 in the illustrated stage.

図3は、イメージセンサとして用い得る積層半導体装置400を製造する過程で形成される積層基板300の断面図である。積層基板300において、受光基板100は、図1に示した状態に対して表裏が反転されて処理基板200に積層される。積層基板300においては、受光基板100の接続パッド160と、処理基板200の接続パッド260とが互いに当接して電気的に接続される。   FIG. 3 is a cross-sectional view of a multilayer substrate 300 formed in the process of manufacturing a multilayer semiconductor device 400 that can be used as an image sensor. In the laminated substrate 300, the light receiving substrate 100 is laminated on the processing substrate 200 with the front and back reversed with respect to the state shown in FIG. 1. In the multilayer substrate 300, the connection pads 160 of the light receiving substrate 100 and the connection pads 260 of the processing substrate 200 are in contact with each other and are electrically connected.

受光基板100および処理基板200を積層する場合は、それぞれの基板において予め定めた数箇所の位置合わせ指標の位置ずれに基づいて、受光基板100および処理基板200が位置合わせされる。位置合わせにおいては、例えば、全体の位置ずれが最小になる位置を算出するグローバルアライメント法により、積層基板300の歩留りを向上させることができる。更に、位置合わせ指標の位置に基づいて、オフセット補正、回転補正、直交度補正、スケーリング補正等を加えて、位置合わせ精度をより向上させることもできる。   When the light receiving substrate 100 and the processing substrate 200 are stacked, the light receiving substrate 100 and the processing substrate 200 are aligned based on the positional deviations of several predetermined alignment indexes on each substrate. In the alignment, for example, the yield of the multilayer substrate 300 can be improved by a global alignment method that calculates a position where the overall positional deviation is minimized. Further, the alignment accuracy can be further improved by adding offset correction, rotation correction, orthogonality correction, scaling correction, and the like based on the position of the alignment index.

位置合わせの指標としては、接続パッド160、260そのものを利用してもよいし、受光基板100および処理基板200に形成された配線、基板等を利用してもよい。更に、位置合わせに利用する目的で受光基板100および処理基板200に設けたアライメントマークを利用してもよい。   As the alignment index, the connection pads 160 and 260 themselves may be used, or wirings and substrates formed on the light receiving substrate 100 and the processing substrate 200 may be used. Further, alignment marks provided on the light receiving substrate 100 and the processing substrate 200 may be used for the purpose of use in alignment.

図4は、積層基板300を更に加工して作製された積層半導体装置400の断面図である。積層半導体装置400において、処理基板200の支持基板210は薄化され、図中下面に露出した貫通電極256の下端に、バンプ220が設けられる。これにより、積層半導体装置400は、他の基板、リードフレーム等に電気的に接続できる。   FIG. 4 is a cross-sectional view of a laminated semiconductor device 400 manufactured by further processing the laminated substrate 300. In the laminated semiconductor device 400, the support substrate 210 of the processing substrate 200 is thinned, and the bump 220 is provided at the lower end of the through electrode 256 exposed on the lower surface in the drawing. Thereby, the laminated semiconductor device 400 can be electrically connected to another substrate, a lead frame, or the like.

また、積層半導体装置400において、受光基板100の支持基板110は除去され、露出した絶縁層120に、遮光層170、平坦化層172、有機平坦化層174、182、オンチップカラーフィルタ180およびオンチップレンズ190等が順次積層される。   In the laminated semiconductor device 400, the support substrate 110 of the light receiving substrate 100 is removed, and the light shielding layer 170, the planarization layer 172, the organic planarization layers 174 and 182, the on-chip color filter 180, and the on-chip color filter 180 are formed on the exposed insulating layer 120. A chip lens 190 and the like are sequentially stacked.

これにより、受光基板100のフォトダイオード132は、オンチップレンズ190およびオンチップカラーフィルタ180を通じて入射した光を、多層配線層150を通すことなく受光する。このように、積層半導体装置400は、裏面照射型イメージセンサを形成する。   Thereby, the photodiode 132 of the light receiving substrate 100 receives the light incident through the on-chip lens 190 and the on-chip color filter 180 without passing through the multilayer wiring layer 150. As described above, the stacked semiconductor device 400 forms a back-illuminated image sensor.

積層半導体装置400において、受光基板100および処理基板200は、接続パッド160、260を通じて電気的に結合されている。よって、受光基板100においてフォトダイオード132への入射光により発生した電荷は、電圧信号として処理基板200側の処理回路211に受け渡され、更に、デジタル変換等の処理を経て、バンプ220から外部に出力される。   In the laminated semiconductor device 400, the light receiving substrate 100 and the processing substrate 200 are electrically coupled through connection pads 160 and 260. Therefore, the electric charge generated by the light incident on the photodiode 132 in the light receiving substrate 100 is transferred as a voltage signal to the processing circuit 211 on the processing substrate 200 side, and further processed through digital conversion and the like, and then from the bump 220 to the outside. Is output.

なお、受光基板100および処理基板200のそれぞれは、図1または図2に示した構造をそれぞれの面方向に繰り返し有する。よって、受光基板100および処理基板200を積層することにより、多数の積層半導体装置400が一括して製造される。   Each of the light receiving substrate 100 and the processing substrate 200 has the structure shown in FIG. 1 or FIG. 2 repeatedly in each plane direction. Therefore, by stacking the light receiving substrate 100 and the processing substrate 200, a large number of stacked semiconductor devices 400 are manufactured at once.

よって、積層基板300は、ダイシングにより切り分けられて多数のダイとなる。こうして得られたダイのそれぞれは、受光基板100および処理基板200を積層して製造したことにより、高い歩留りと高い集積密度とを有する。   Therefore, the laminated substrate 300 is cut by dicing into a large number of dies. Each of the dies thus obtained has a high yield and a high integration density because it is manufactured by stacking the light receiving substrate 100 and the processing substrate 200.

図5から図10は、積層基板300の製造過程を、受光基板100および処理基板200の接合段階に注目して詳細に示す模式的断面図である。図中においては、受光基板100および処理基板200を単純化して、絶縁物である層間絶縁材152、252と導体である接続パッド160、260とにより示している。また、特に断らない限り、受光基板100および処理基板200は大気環境において接合する。   5 to 10 are schematic cross-sectional views showing in detail the manufacturing process of the multilayer substrate 300 while paying attention to the bonding stage of the light receiving substrate 100 and the processing substrate 200. FIG. In the drawing, the light receiving substrate 100 and the processing substrate 200 are simplified and shown by interlayer insulating materials 152 and 252 which are insulators and connection pads 160 and 260 which are conductors. Unless otherwise specified, the light receiving substrate 100 and the processing substrate 200 are bonded in an atmospheric environment.

図5に示すように、積層基板300の製造では、受光基板100において層間絶縁材152の中に接続パッド160が露出した面と、処理基板200において層間絶縁材252の中に接続パッド260が露出した面とが接合される。続いて説明するように、受光基板100および処理基板200の接合においては、まず層間絶縁材152、252が相互に接合され、続いて接続パッド160、260が相互に接合される。   As shown in FIG. 5, in manufacturing the multilayer substrate 300, the surface of the light receiving substrate 100 where the connection pads 160 are exposed in the interlayer insulating material 152 and the connection pads 260 are exposed in the interlayer insulating material 252 of the processing substrate 200. The joined surfaces are joined. As will be described subsequently, in joining the light receiving substrate 100 and the processing substrate 200, the interlayer insulating materials 152 and 252 are first joined together, and then the connection pads 160 and 260 are joined together.

受光基板100および処理基板200の接合においては、まず、図6に示すように、処理基板200に陥没部257が形成される。陥没部257は、接続パッド260に隣接した領域において、層間絶縁材252をエッチングすることにより形成される。   In joining the light receiving substrate 100 and the processing substrate 200, first, as shown in FIG. 6, a depressed portion 257 is formed in the processing substrate 200. The depressed portion 257 is formed by etching the interlayer insulating material 252 in a region adjacent to the connection pad 260.

形成された陥没部257は、処理基板200の表面258に向かって開口する。また、形成された陥没部257は、図7に示すように、接続パッド260に隣接し、且つ、接続パッド260を包囲する。これにより、処理基板200の表面258に連通する空洞部が処理基板200内部に形成される。   The formed depressed portion 257 opens toward the surface 258 of the processing substrate 200. Further, the formed depression 257 is adjacent to the connection pad 260 and surrounds the connection pad 260, as shown in FIG. As a result, a cavity communicating with the surface 258 of the processing substrate 200 is formed inside the processing substrate 200.

次に、図8に示すように、受光基板100および処理基板200の表面158、258を平滑化して、層間絶縁材152、252の表面に、接合面159、259を形成する。接合面159、259は、研磨によっても平滑化できるが、研磨に先立ってエッチングも併用してもよい。接合面159、259は、それぞれ1nm未満まで平滑化することが好ましい。平滑化された受光基板100および処理基板200は、研磨に伴って生じた残留物を洗浄により除去した後乾燥される。   Next, as shown in FIG. 8, the surfaces 158 and 258 of the light receiving substrate 100 and the processing substrate 200 are smoothed to form bonding surfaces 159 and 259 on the surfaces of the interlayer insulating materials 152 and 252. The joint surfaces 159 and 259 can be smoothed by polishing, but etching may be used in combination prior to polishing. The bonding surfaces 159 and 259 are preferably smoothed to less than 1 nm, respectively. The smoothed light-receiving substrate 100 and processed substrate 200 are dried after removing residues generated by polishing by washing.

なお、接合面159、259を研磨する場合、接合面159、259を形成する層間絶縁材152、252と、接続パッド160、260を形成する金属等との物性の相違により、接続パッド160、260の研磨量が、層間絶縁材152、252よりも多くなるので、接続パッド160、260の先端は、接合面159、259から、層間絶縁材152、252の内部に沈み込んでいる。   Note that, when the bonding surfaces 159 and 259 are polished, the connection pads 160 and 260 are caused by a difference in physical properties between the interlayer insulating materials 152 and 252 that form the bonding surfaces 159 and 259 and the metal that forms the connection pads 160 and 260. Therefore, the tips of the connection pads 160 and 260 sink from the joint surfaces 159 and 259 into the interlayer insulating materials 152 and 252.

また、金属製の接続パッド160、260は、研磨される場合の圧力により不可避に弾性変形する。このため、研磨後の接続パッド160、260の先端表面は平坦ではなく、中央が窪んだ形状になる。   Further, the metal connection pads 160 and 260 are inevitably elastically deformed by the pressure when being polished. For this reason, the front end surfaces of the connection pads 160 and 260 after polishing are not flat, and the center is recessed.

次に、受光基板100および処理基板200の接合面159、259を活性化処理する。接合面159、259は、例えば、反応性イオンエッチング、誘導結合プラズマ等により接合面159、259の表面を処理して活性化できる。更に、活性化処理された接合面159、259を、NHOH、NHF、HF等の溶液に短時間浸漬する処理をしてもよい。 Next, the bonding surfaces 159 and 259 of the light receiving substrate 100 and the processing substrate 200 are activated. The bonding surfaces 159 and 259 can be activated by treating the surfaces of the bonding surfaces 159 and 259 with, for example, reactive ion etching or inductively coupled plasma. Further, the activated bonding surfaces 159 and 259 may be immersed in a solution such as NH 4 OH, NH 4 F, and HF for a short time.

こうして、絶縁体である層間絶縁材152、252の表面に形成された接合面159、259を活性化された受光基板100および処理基板200は、対向して接近させることにより、図9に示すように、自ずから吸着して接合され、積層基板300を形成する。更に、受光基板100および処理基板200が相互に吸着した状態で24時間程度静置することにより、受光基板100および処理基板200の接合強度は、支持基板110、210の化学機械研磨等の処理に耐え得るものとなる。   As shown in FIG. 9, the light-receiving substrate 100 and the processing substrate 200 that have activated the bonding surfaces 159 and 259 formed on the surfaces of the interlayer insulating materials 152 and 252 that are insulators are made to face each other. The laminated substrate 300 is formed by being naturally adsorbed and bonded. Further, by allowing the light receiving substrate 100 and the processing substrate 200 to stand for about 24 hours while being adsorbed to each other, the bonding strength between the light receiving substrate 100 and the processing substrate 200 can be applied to processing such as chemical mechanical polishing of the support substrates 110 and 210. It will be tolerable.

なお、処理基板200の層間絶縁材252に形成された陥没部257は、接合面259にも隣接している。よって、上記の接合処理において接合面159、259に挟まれた気泡は、相互に吸着し合う接合面159、259により、陥没部257に押し込まれる。よって、密着した接合面159、259の間に薄く拡がるボイドの発生が防止される。   Note that the depressed portion 257 formed in the interlayer insulating material 252 of the processing substrate 200 is also adjacent to the bonding surface 259. Therefore, bubbles sandwiched between the joining surfaces 159 and 259 in the joining process are pushed into the depressed portion 257 by the joining surfaces 159 and 259 that adsorb each other. Therefore, the generation of voids that spread thinly between the closely bonded surfaces 159 and 259 is prevented.

なお、図9に示した段階では、接合面159、259から沈み込んだ接続パッド160、260の間には間隙が残る。また、既に説明した通り、接続パッド160、260の先端表面は中央が窪んだ形状を有するので、接続パッド160、260相互の間隙は、中央においてより広い。このため、受光基板100と処理基板200との間に、十分な電気的接続はまだ形成されていない。   In the stage shown in FIG. 9, a gap remains between the connection pads 160 and 260 that have sunk from the joint surfaces 159 and 259. Further, as described above, the tip surfaces of the connection pads 160 and 260 have a shape in which the center is recessed, so that the gap between the connection pads 160 and 260 is wider at the center. For this reason, sufficient electrical connection is not yet formed between the light receiving substrate 100 and the processing substrate 200.

そこで、積層基板300をリフロー処理することにより、図10に示すように、接続パッド160、260が一体化され、接続部360が形成される。ここで、接続パッド160、260を、インジウム、錫−銀合金のように低温で溶融する材料で形成することにより、200度以下の低い温度で積層基板300をリフロー処理できる。   Therefore, by performing a reflow process on the multilayer substrate 300, as shown in FIG. 10, the connection pads 160 and 260 are integrated, and the connection portion 360 is formed. Here, by forming the connection pads 160 and 260 from a material that melts at a low temperature such as indium and tin-silver alloy, the multilayer substrate 300 can be reflowed at a low temperature of 200 degrees or less.

また、既に説明したように、接続パッド160、260の周囲には、陥没部257が隣接して配されている。よって、接続パッド160、260がリフローにより溶融して表面張力により凝縮した場合、接続パッド160、260の窪みに残っていた空気は、陥没部257に移る。これにより、リフロー処理された接続パッド160、260は、ボイドの無い緻密な接続部360を形成する。   Further, as described above, the depressed portion 257 is arranged adjacent to the periphery of the connection pads 160 and 260. Therefore, when the connection pads 160 and 260 are melted by reflow and condensed by surface tension, the air remaining in the depressions of the connection pads 160 and 260 moves to the depressed portion 257. As a result, the reflow-treated connection pads 160 and 260 form a dense connection portion 360 without voids.

なお、上記のような機能に鑑みて、陥没部257は、接続部360を形成する接続パッド160、260に隣接していれば、受光基板100に形成されていてもよい。更に、陥没部257は、受光基板と処理基板200の両方に形成されていてもよい。   In view of the above functions, the depressed portion 257 may be formed on the light receiving substrate 100 as long as it is adjacent to the connection pads 160 and 260 forming the connection portion 360. Further, the depressed portion 257 may be formed on both the light receiving substrate and the processing substrate 200.

また、陥没部257は、接続部360を形成する接続パッド160、260に隣接していれば、完全な環状でなくてもよい。また、陥没部257の深さも、予想される空気の収容量により適宜選択することができる。   Further, the depressed portion 257 does not have to be a complete ring as long as it is adjacent to the connection pads 160 and 260 forming the connection portion 360. Further, the depth of the depressed portion 257 can also be appropriately selected depending on the anticipated amount of stored air.

このように、表面258に陥没部257を設けた処理基板200を接合して積層基板300を作製することにより、接合面159、259および接続パッド160、260の間に挟まれた空気によるボイドが面方向に拡大することを防止できる。これにより、強度の高い接合と、電気特性の良好な接続部360を形成できる。また、作業性が低く、製造コストおよびスループットに影響を及ぼす真空環境での接合作業が不要になるので、積層半導体装置400の生産性向上にも寄与する。   In this way, by manufacturing the laminated substrate 300 by bonding the processing substrate 200 provided with the depressed portion 257 on the surface 258, voids caused by air sandwiched between the bonding surfaces 159 and 259 and the connection pads 160 and 260 are generated. It can prevent expanding in the surface direction. Thereby, it is possible to form a connection portion 360 having high strength and good electrical characteristics. In addition, the workability is low, and the joining work in a vacuum environment that affects the manufacturing cost and throughput is not necessary, which contributes to the improvement of the productivity of the stacked semiconductor device 400.

なお、陥没部257は、受光基板100の側に設けてもよい。また、陥没部257を、受光基板100と処理基板200との両方に設けてもよい。   The depressed portion 257 may be provided on the light receiving substrate 100 side. Further, the depressed portion 257 may be provided on both the light receiving substrate 100 and the processing substrate 200.

図11は、他の積層基板301の製造過程を説明する断面図である。積層基板301は、受光基板100の側にも陥没溝157が形成されている点において、図10までに説明した積層基板300と異なる。これにより、受光基板100の内部には、表面158に連通する空洞部が形成される。その余の部分は、積層基板300と共通なので、重複する説明は省く。   FIG. 11 is a cross-sectional view for explaining the manufacturing process of another laminated substrate 301. The laminated substrate 301 is different from the laminated substrate 300 described up to FIG. 10 in that a recessed groove 157 is also formed on the light receiving substrate 100 side. As a result, a cavity communicating with the surface 158 is formed inside the light receiving substrate 100. Since the remaining part is common with the laminated substrate 300, the overlapping description is omitted.

図12は、積層基板301の水平断面図であり、受光基板100と処理基板200との接合面において積層基板301を切った断面を示す。積層基板301において受光基板100に形成された陥没溝157は、接続部360の周囲に形成された陥没部257を相互に連通させる。また、一部の陥没溝157は、積層基板301の側方端面において外部に連通する。これにより、受光基板100と処理基板200とを接合する場合に大量の空気を噛み込んだとしても、陥没溝157を通じて外部に排出する。   FIG. 12 is a horizontal sectional view of the multilayer substrate 301, and shows a cross section obtained by cutting the multilayer substrate 301 at the joint surface between the light receiving substrate 100 and the processing substrate 200. The recessed groove 157 formed in the light receiving substrate 100 in the multilayer substrate 301 allows the recessed portions 257 formed around the connection portion 360 to communicate with each other. Further, some of the recessed grooves 157 communicate with the outside at the side end surface of the multilayer substrate 301. Accordingly, even when a large amount of air is caught when the light receiving substrate 100 and the processing substrate 200 are joined, they are discharged to the outside through the recessed groove 157.

このように、陥没溝157を有する受光基板100と陥没部257を有する処理基板200とを接合して積層基板301を作製することにより、陥没部257の内圧が上昇して接合面159、259の自己的な吸着を妨げることが防止される。なお、陥没溝157を処理基板200に設け、陥没部257を受光基板100に設けてもよい。   In this way, by fabricating the laminated substrate 301 by bonding the light receiving substrate 100 having the recessed groove 157 and the processing substrate 200 having the recessed portion 257, the internal pressure of the recessed portion 257 is increased, and the bonding surfaces 159 and 259 are formed. Preventing self-adsorption is prevented. Note that the depressed groove 157 may be provided in the processing substrate 200 and the depressed portion 257 may be provided in the light receiving substrate 100.

図13は、また他の積層基板302の製造過程を示す断面図である。積層基板301を形成する処理基板201においては、接続パッド260の略中央に縦穴261が形成されている。これにより、処理基板200には表面258に連通する空洞部が形成される。   FIG. 13 is a cross-sectional view showing a manufacturing process of another laminated substrate 302. In the processing substrate 201 that forms the multilayer substrate 301, a vertical hole 261 is formed in the approximate center of the connection pad 260. As a result, a cavity that communicates with the surface 258 is formed in the processing substrate 200.

一方、処理基板201においては、接続パッド260周囲の陥没部257が除かれている。これらの点において、積層基板300、301の処理基板200と異なる。その余の部分は処理基板200と共通なので重複する説明は省く。   On the other hand, in the processing substrate 201, the depressed portion 257 around the connection pad 260 is removed. These points are different from the processing substrate 200 of the multilayer substrates 300 and 301. Since the remaining part is the same as that of the processing substrate 200, redundant description is omitted.

上記のような縦穴261は、接続パッド260の中央をエッチングすることにより形成できる。また、縦穴261は、接続パッド260を厚さ方向に貫通してもよい。これにより、縦穴261は、接続パッド260に対して隣接して配されることになる。   The vertical hole 261 as described above can be formed by etching the center of the connection pad 260. Further, the vertical hole 261 may penetrate the connection pad 260 in the thickness direction. Thereby, the vertical hole 261 is disposed adjacent to the connection pad 260.

図14は、図13に示した受光基板100および処理基板201を接合して形成された積層基板302の断面図である。なお、図13に示した状態から、図14に示した状態までの間は、図6から図9までを参照して説明した段階と同じ処理が実行されるので、重複する説明を省く。   FIG. 14 is a cross-sectional view of a multilayer substrate 302 formed by bonding the light receiving substrate 100 and the processing substrate 201 shown in FIG. In addition, since the same process as the stage demonstrated with reference to FIGS. 6-9 is performed between the state shown in FIG. 13 and the state shown in FIG. 14, the overlapping description is abbreviate | omitted.

処理基板201においては、縦穴261が接続パッド260の中央付近に形成されている。よって、受光基板100および処理基板201を接合して形成された積層基板302をリフロー処理した場合、接続パッド160、260の先端付近に挟まれた空気は、縦穴261に取り込まれる。このように、縦穴261を有する処理基板201を接合して積層基板302を作製することにより、接続パッド160、260の間でボイドが面方向に拡がることが防止され、受光基板100および処理基板201の間に良好な電気的接合が形成される。   In the processing substrate 201, a vertical hole 261 is formed near the center of the connection pad 260. Therefore, when the laminated substrate 302 formed by bonding the light receiving substrate 100 and the processing substrate 201 is subjected to a reflow process, the air sandwiched between the tips of the connection pads 160 and 260 is taken into the vertical holes 261. In this way, by bonding the processing substrate 201 having the vertical holes 261 to manufacture the multilayer substrate 302, the voids are prevented from spreading in the surface direction between the connection pads 160 and 260, and the light receiving substrate 100 and the processing substrate 201 are connected. A good electrical connection is formed between the two.

なお、縦穴261は、受光基板100および処理基板201の層間絶縁材152、252の間に噛み込まれた空気にもある程度連通する。しかしながら、図12までに示した陥没溝157および陥没部257を併用して、受光基板100および処理基板200に挟まれた空気をより効率よく収容してもよい。   Note that the vertical hole 261 communicates to some extent with the air that is caught between the interlayer insulating materials 152 and 252 of the light receiving substrate 100 and the processing substrate 201. However, the air sandwiched between the light receiving substrate 100 and the processing substrate 200 may be more efficiently accommodated by using the depressed groove 157 and the depressed portion 257 shown in FIG.

また、上記の例では、縦穴261を処理基板201の接続パッド260に形成した。しかしながら、受光基板100の接続パッド160に縦穴261を形成しても、上記の例と同様にボイドの拡大を抑制することができる。更に、受光基板100の接続パッド160と、処理基板201の接続パッド260の両方に縦穴261を形成してもよい。   In the above example, the vertical holes 261 are formed in the connection pads 260 of the processing substrate 201. However, even if the vertical holes 261 are formed in the connection pads 160 of the light receiving substrate 100, the expansion of voids can be suppressed as in the above example. Further, the vertical holes 261 may be formed in both the connection pads 160 of the light receiving substrate 100 and the connection pads 260 of the processing substrate 201.

図15は、また他の積層基板を形成する処理基板202の断面図である。図15に示す処理基板202は、複数の開口穴255を有する多孔質体により表面258が形成されている。これにより、処理基板202には、表面258に連通する複数の空洞部が形成される。開口穴255の一部は、接続パッド260に隣接して配され、他の一部は、接合面259を形成する層間絶縁材252の表面に点在する。   FIG. 15 is a cross-sectional view of a processing substrate 202 on which another laminated substrate is formed. The processing substrate 202 shown in FIG. 15 has a surface 258 formed of a porous body having a plurality of opening holes 255. Thereby, a plurality of cavities communicating with the surface 258 are formed in the processing substrate 202. A part of the opening hole 255 is disposed adjacent to the connection pad 260, and the other part is scattered on the surface of the interlayer insulating material 252 that forms the bonding surface 259.

これにより、処理基板202を他に基板に接合する場合の接合面の面積が僅かに減少するが、受光基板100と処理基板202とを接合する場合に空気を噛み込んでも、接合面においてボイドが面方向に拡がることが防止される。よって、層間絶縁材152、252と接続パッド160、260とを良好に接合することができる。   As a result, the area of the bonding surface when the processing substrate 202 is bonded to another substrate is slightly reduced. However, even when air is caught when the light receiving substrate 100 and the processing substrate 202 are bonded, voids are formed on the bonding surface. It is prevented from spreading in the surface direction. Therefore, the interlayer insulating materials 152 and 252 and the connection pads 160 and 260 can be favorably bonded.

なお、上記の処理基板202に積層する受光基板100の表面を、複数の開口穴255を有する多孔質体により形成してもよい。また、上記の形態においても、開口穴255を有する多孔質体と、図10までに示した陥没溝157、陥没部257、縦穴261等を組み合わせてもよい。   Note that the surface of the light receiving substrate 100 stacked on the processing substrate 202 may be formed of a porous body having a plurality of opening holes 255. Also in the above embodiment, the porous body having the opening hole 255 may be combined with the depressed groove 157, the depressed portion 257, the vertical hole 261, and the like shown in FIG.

図16は、また他の積層基板303の製造過程を示す断面図である。図示の積層基板303は、図11および図12に示した積層基板301に加えて、受光基板101に形成された嵌合穴153と、処理基板203に形成された嵌合突起253とを備える。これにより、受光基板101と処理基板203とを接合する場合は、嵌合穴153と嵌合突起253とを嵌合させることにより、位置合わせの段階を省くことができる。なお、受光基板101と処理基板203とが相補的な形状の部分を有していれば、嵌合穴153および嵌合突起253の他の部分の形状および数に制限はない。   FIG. 16 is a cross-sectional view showing the manufacturing process of another laminated substrate 303. The illustrated laminated substrate 303 includes a fitting hole 153 formed in the light receiving substrate 101 and a fitting protrusion 253 formed in the processing substrate 203 in addition to the laminated substrate 301 shown in FIGS. 11 and 12. Accordingly, when the light receiving substrate 101 and the processing substrate 203 are joined, the alignment step can be omitted by fitting the fitting hole 153 and the fitting protrusion 253 together. In addition, as long as the light receiving substrate 101 and the processing substrate 203 have complementary portions, the shape and number of the other portions of the fitting hole 153 and the fitting protrusion 253 are not limited.

図17は、積層基板を形成し得る他の処理基板204の模式的断面図である。図17に示す処理基板204は、接続パッド260と共に、接続パッド260を充填することなく形成された陥没部551を表面258に有する。陥没部551は、例えば、接続パッド260を形成した後に、改めて層間絶縁材252をフォトリソグラフィにより加工して形成できる。   FIG. 17 is a schematic cross-sectional view of another processing substrate 204 that can form a laminated substrate. The processing substrate 204 shown in FIG. 17 has a recess 551 formed on the surface 258 together with the connection pad 260 without filling the connection pad 260. The depressed portion 551 can be formed, for example, by processing the interlayer insulating material 252 again by photolithography after the connection pad 260 is formed.

処理基板204の陥没部551は、接続パッド260の先端に形成された凹部に比較して、より大きな容量を有する。よって、処理基板204を受光基板100に接合する場合に基板間に残された空気が陥没部551に収容される。これにより、接合後の積層基板の温度が上昇しても、膨張した空気による内圧の上昇が抑制される。よって、積層基板内に残された空気による積層基板の歪みも低減される。   The recessed portion 551 of the processing substrate 204 has a larger capacity than the recess formed at the tip of the connection pad 260. Therefore, the air left between the substrates when the processing substrate 204 is bonded to the light receiving substrate 100 is accommodated in the depressed portion 551. Thereby, even if the temperature of the laminated substrate after bonding rises, an increase in internal pressure due to the expanded air is suppressed. Therefore, distortion of the multilayer substrate due to air left in the multilayer substrate is also reduced.

なお、図示のように接続パッド260と同じ形状を有する陥没部551は、接続パッド260を形成する場合に用いるレジスト材、エッチャント等をそのまま利用して形成できる。また、陥没部551の形状を様々に変形し得ることはいうまでもない。陥没部551の形状は、複数の接続パッド260を連通させる溝であってもよいし、処理基板204の側周面まで連通して内部の空気を外部に逃がす溝でもよい。   As shown in the figure, the depressed portion 551 having the same shape as the connection pad 260 can be formed by using a resist material, an etchant, or the like used when forming the connection pad 260 as it is. Needless to say, the shape of the depressed portion 551 can be variously modified. The shape of the depressed portion 551 may be a groove that allows the plurality of connection pads 260 to communicate with each other, or may be a groove that communicates to the side peripheral surface of the processing substrate 204 and allows internal air to escape to the outside.

更に、陥没部551は、図16までに例示した陥没溝157、開口穴255、嵌合穴153、嵌合突起253等と同様の形状を有してもよい。更に、図示の陥没部551と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を組み合わせてもよい。   Furthermore, the depressed portion 551 may have the same shape as the depressed groove 157, the opening hole 255, the fitting hole 153, the fitting protrusion 253, and the like exemplified up to FIG. Furthermore, the depressed portion 551 shown in the figure may be combined with the depressed groove 157, the opening hole 255, the fitting hole 153, the fitting protrusion 253, and the like.

また、陥没部551の配置も、処理基板204に形成された素子、配線等と干渉しない範囲で様々に変更し得る。更に、処理基板204に複数の陥没部551を設ける場合は、互いに同じ大きさでもよいし、個々に異なる形状および大きさを有してもよい。また更に、受光基板100側にも陥没部551を設けてもよい。   Further, the arrangement of the depressions 551 can be variously changed within a range that does not interfere with elements, wirings, and the like formed on the processing substrate 204. Further, when a plurality of depressions 551 are provided on the processing substrate 204, they may have the same size or different shapes and sizes. Furthermore, a depressed portion 551 may be provided also on the light receiving substrate 100 side.

図18は、積層基板を形成し得る他の処理基板205の模式的断面図である。図18は、処理基板205におけるひとつの接続パッド260に着目して、他の図よりも拡大して描かれている。   FIG. 18 is a schematic cross-sectional view of another processing substrate 205 capable of forming a laminated substrate. In FIG. 18, focusing on one connection pad 260 on the processing substrate 205, the drawing is enlarged as compared with the other drawings.

処理基板205は、接続パッド260に隣接して形成された空洞部552を有する。空洞部552は、接続パッド260に沿って処理基板206の表面258に連通するが、空洞部552自体の端部は、処理基板205の表面258に開口しておらず、層間絶縁材252の内部に開口する。これにより、処理基板205における受光基板100に対する接合面積を減少させることなく、積層基板内に残る空気を収容する空洞部552を形成できる。   The processing substrate 205 has a cavity 552 formed adjacent to the connection pad 260. The cavity portion 552 communicates with the surface 258 of the processing substrate 206 along the connection pad 260, but the end portion of the cavity portion 552 itself does not open to the surface 258 of the processing substrate 205, and the inside of the interlayer insulating material 252 Open to. Thus, the cavity 552 that accommodates the air remaining in the multilayer substrate can be formed without reducing the bonding area of the processing substrate 205 to the light receiving substrate 100.

上記のような空洞部552は、層間絶縁材252の表面258をレジスト等により保護した状態で、層間絶縁材252を選択的にエッチングするエッチャントを用いて層間絶縁材252を加工することにより形成できる。空洞部552の形状および配置が図示の例に限定されないことは、図17について説明した場合と同様である。   The cavity 552 as described above can be formed by processing the interlayer insulating material 252 using an etchant that selectively etches the interlayer insulating material 252 while the surface 258 of the interlayer insulating material 252 is protected with a resist or the like. . The shape and arrangement of the cavity 552 are not limited to the example shown in the drawing, as in the case described with reference to FIG.

図19は、積層基板を形成し得る他の処理基板206の模式的断面図である。処理基板206においては、貫通電極262の一端が、処理基板206を接合する場合の接続パッドを形成する。   FIG. 19 is a schematic cross-sectional view of another processing substrate 206 that can form a laminated substrate. In the processing substrate 206, one end of the through electrode 262 forms a connection pad when the processing substrate 206 is bonded.

貫通電極262は、処理基板206の面方向については図17に示した処理基板204の接続パッド260と同じレイアウトを有する。しかしながら、貫通電極262は、例えば層間絶縁材252を厚さ方向に貫通する。また、貫通電極262は、支持基板210まで貫通して、処理基板206の裏面まで抜けている場合もある。   The through electrode 262 has the same layout as the connection pads 260 of the processing substrate 204 shown in FIG. 17 in the surface direction of the processing substrate 206. However, the through electrode 262 penetrates the interlayer insulating material 252 in the thickness direction, for example. In addition, the through electrode 262 may penetrate to the support substrate 210 and may pass through to the back surface of the processing substrate 206.

処理基板206は、縦穴553を更に備える。縦穴553は、処理基板206の厚さ方向に、貫通電極262の各々に沿って形成される。このような縦穴553は、例えば、貫通電極262を形成した後に、改めて層間絶縁材252等をフォトリソグラフィにより加工して形成できる。図19の例では、縦穴553が貫通電極262に近接して形成されているが、複数の縦穴553を貫通電極262の周囲を取り囲むように形成したり、複数の貫通電極262の間に所定の間隔をおいて複数の縦穴553を形成したり、スクライブライン上等の回路への影響が少ない位置に形成したりしてもよい。   The processing substrate 206 further includes a vertical hole 553. The vertical holes 553 are formed along each of the through electrodes 262 in the thickness direction of the processing substrate 206. Such a vertical hole 553 can be formed by, for example, forming the through electrode 262 and then processing the interlayer insulating material 252 again by photolithography. In the example of FIG. 19, the vertical holes 553 are formed close to the through electrodes 262, but a plurality of vertical holes 553 are formed so as to surround the through electrodes 262, or a predetermined interval is provided between the plurality of through electrodes 262. A plurality of vertical holes 553 may be formed at intervals, or may be formed at a position with little influence on the circuit, such as on a scribe line.

図20は、積層基板を形成し得る他の処理基板207の模式的断面図である。処理基板207は、図19に示した処理基板206と同様に貫通電極262を備え、更に、貫通電極262の内部を長手方向に貫通する縦穴263を有する。   FIG. 20 is a schematic cross-sectional view of another processing substrate 207 that can form a laminated substrate. The processing substrate 207 includes a through electrode 262 in the same manner as the processing substrate 206 shown in FIG. 19, and further has a vertical hole 263 that penetrates the inside of the through electrode 262 in the longitudinal direction.

このような縦穴263は、例えば、貫通電極262を形成する導電材料を埋め込む場合に、ビアが埋まり切る前に導電材料の堆積を停止すれば、貫通電極262の形成と同時に形成できる。また、図4に示したように、支持基板210を薄化した場合は、縦穴263を処理基板207の裏面まで貫通させることができる。   Such a vertical hole 263 can be formed simultaneously with the formation of the through-electrode 262, for example, when the conductive material for forming the through-electrode 262 is embedded and the deposition of the conductive material is stopped before the via is completely filled. Further, as shown in FIG. 4, when the support substrate 210 is thinned, the vertical hole 263 can be penetrated to the back surface of the processing substrate 207.

これら図19および図20に示した処理基板206、207に形成された縦穴553、263は、図10等に示した陥没部257等に比較すると容量が大きい。よって、処理基板206、207を受光基板100に接合し、接合後の温度変化で縦穴553、263に収容された空気が膨張しても、積層基板を歪ませる応力が緩和される。   The vertical holes 553 and 263 formed in the processing substrates 206 and 207 shown in FIGS. 19 and 20 have a larger capacity than the recessed portions 257 and the like shown in FIG. Therefore, even if the processing substrates 206 and 207 are bonded to the light receiving substrate 100 and the air accommodated in the vertical holes 553 and 263 expands due to the temperature change after bonding, the stress that distorts the multilayer substrate is relieved.

また、縦穴553、263を処理基板206、207の裏面まで貫通させた場合は、処理基板206、207を接合する場合に基板間に挟まれた空気を、積層基板の外部まで排出できる。よって、処理基板206、207を受光基板100に密着させることができると共に、接合後の空気の熱膨張が積層基板を歪ませることを防止できる。   Further, when the vertical holes 553 and 263 are penetrated to the back surfaces of the processing substrates 206 and 207, air sandwiched between the substrates when the processing substrates 206 and 207 are bonded can be discharged to the outside of the multilayer substrate. Therefore, the processing substrates 206 and 207 can be brought into close contact with the light receiving substrate 100, and thermal expansion of air after bonding can be prevented from distorting the multilayer substrate.

図21は、積層基板を形成し得る他の処理基板208の模式的斜視図である。図21は、1枚のウエハに複数の処理回路211が形成されている様子を示す。   FIG. 21 is a schematic perspective view of another processing substrate 208 that can form a laminated substrate. FIG. 21 shows a state where a plurality of processing circuits 211 are formed on one wafer.

処理基板208を、複数の受光回路111が形成されたウエハと接合することにより、複数の積層半導体装置400を一括して製造できる。接合により形成された複数の積層半導体装置400は、処理基板208において処理回路211相互の間に形成されたスクライブライン上を切断することにより、個別のダイに切り分けられる。   By bonding the processing substrate 208 to a wafer on which a plurality of light receiving circuits 111 are formed, a plurality of stacked semiconductor devices 400 can be manufactured collectively. The plurality of stacked semiconductor devices 400 formed by bonding are cut into individual dies by cutting on scribe lines formed between the processing circuits 211 in the processing substrate 208.

なお、図20は模式図であり、半導体装置の製造においては、一枚のウエハに多数の処理回路211が形成される。また、処理回路211は、ダイシングで切り分けられた個々のダイの形状が互いに等しい矩形になるようにウエハ上に配置される。   FIG. 20 is a schematic diagram. In the manufacture of a semiconductor device, a large number of processing circuits 211 are formed on one wafer. Further, the processing circuit 211 is arranged on the wafer such that the individual dies cut by dicing have the same rectangular shape.

図示の処理基板208は、スクライブラインに沿って形成された陥没溝554を更に有する。陥没溝554は、例えば、ダイシング加工を部分的実行すること、即ち、処理基板207を浅く切削することにより形成できる。また、フォトリソグラフィにより、スクライブラインに沿って処理基板208の表面558をエッチングしてもよい。   The illustrated processing substrate 208 further includes a recessed groove 554 formed along the scribe line. The recessed groove 554 can be formed, for example, by partially executing dicing, that is, by cutting the processing substrate 207 shallowly. Further, the surface 558 of the processing substrate 208 may be etched along the scribe line by photolithography.

陥没溝554は、複数の処理回路211の個々の間隙を通過して、処理基板207の縁部まで連通する。よって、処理基板207を受光基板100に接合する場合は、基板間に挟まれた空気が、陥没溝554を通じて積層基板の外部に排出される。   The recessed groove 554 passes through the individual gaps of the plurality of processing circuits 211 and communicates with the edge of the processing substrate 207. Therefore, when the processing substrate 207 is bonded to the light receiving substrate 100, the air sandwiched between the substrates is discharged to the outside of the multilayer substrate through the recessed groove 554.

なお、図中に点線で示すように、処理回路211の各々から陥没溝554に連通する細溝555を更に形成しておいてもよい。これにより、処理回路211が形成された領域に挟まれた空気を陥没溝554に誘導して、処理回路211を受光回路111に密着させることができる。   In addition, as indicated by a dotted line in the figure, a narrow groove 555 that communicates with each of the recessed grooves 554 from each of the processing circuits 211 may be further formed. Thus, the air sandwiched between the regions where the processing circuit 211 is formed can be guided to the recessed groove 554 so that the processing circuit 211 is brought into close contact with the light receiving circuit 111.

また、スクライブライン上に形成された陥没溝554は、積層基板のダイシングに伴って消滅する。よって、陥没溝554により、処理基板208の実効的な接合面積が減少することはない。陥没溝554の形状、配置等は様々に変更できる。更に、先に例示した陥没部257、陥没溝157、縦穴261、開口穴255、嵌合穴153および嵌合突起253のいずれかまたは全部を、陥没溝554に組み合わせて形成してもよい。   The recessed groove 554 formed on the scribe line disappears with the dicing of the laminated substrate. Therefore, the effective bonding area of the processing substrate 208 is not reduced by the recessed groove 554. The shape, arrangement, and the like of the recessed groove 554 can be variously changed. Furthermore, any or all of the recessed portion 257, the recessed groove 157, the vertical hole 261, the opening hole 255, the fitting hole 153, and the fitting protrusion 253 exemplified above may be formed in combination with the recessed groove 554.

図22は、積層基板を形成し得る他の処理基板209の模式的斜視図である。処理基板209は、スクライブライン上に形成された複数の貫通穴556を有する。貫通穴556の各々は、処理基板209を厚さ方向に貫通して、処理基板209の裏面に至る。これにより、処理基板209を受光基板100に接合した場合に、基板間に挟まれた空気を、貫通穴556を通じて積層基板の外部に排除できる。   FIG. 22 is a schematic perspective view of another processing substrate 209 that can form a laminated substrate. The processing substrate 209 has a plurality of through holes 556 formed on the scribe line. Each of the through holes 556 penetrates the processing substrate 209 in the thickness direction and reaches the back surface of the processing substrate 209. Thereby, when the processing substrate 209 is bonded to the light receiving substrate 100, the air sandwiched between the substrates can be excluded to the outside of the multilayer substrate through the through hole 556.

また、スクライブライン上に形成された貫通穴556は、積層基板のダイシングに伴って消滅する。よって、貫通穴556を設けることにより、処理基板209の実効的な接合面積が減少することはない。貫通穴556の形状、配置等は様々に変更できる。更に、先に例示した陥没部257、陥没溝157、554、縦穴261、開口穴255、嵌合穴153および嵌合突起253のいずれかまたは全部を、貫通穴556に組み合わせて形成してもよい。   Further, the through hole 556 formed on the scribe line disappears with the dicing of the laminated substrate. Therefore, by providing the through hole 556, the effective bonding area of the processing substrate 209 is not reduced. The shape and arrangement of the through holes 556 can be variously changed. Furthermore, any or all of the recessed portion 257, the recessed grooves 157 and 554, the vertical hole 261, the opening hole 255, the fitting hole 153, and the fitting protrusion 253 exemplified above may be formed in combination with the through hole 556. .

図23は、他の基板500と接合することにより積層基板を形成し得る基板501の模式的断面図である。基板501は、表面に開口する複数の開口穴557を有し、表面558に多孔質体の層が形成されている。   FIG. 23 is a schematic cross-sectional view of a substrate 501 that can form a laminated substrate by bonding to another substrate 500. The substrate 501 has a plurality of opening holes 557 opened on the surface, and a porous layer is formed on the surface 558.

ここまでに説明した受光基板100、101および処理基板201〜209は、それぞれ、接合面の表面158、258に、接続パッド160、260または貫通電極262を備えていた。これに対して、基板501は、接続パッド160、260および貫通電極262を有していない。   The light receiving substrates 100 and 101 and the processing substrates 201 to 209 described so far include the connection pads 160 and 260 or the through electrodes 262 on the surfaces 158 and 258 of the bonding surfaces, respectively. On the other hand, the substrate 501 does not have the connection pads 160 and 260 and the through electrode 262.

しかしながら、接続パッド160、260および貫通電極262を有していない基板501においても、基板の表面558に連通する空洞部を形成した後に接合することにより、ボイドの面方向の拡大を防止し、積層基板内に残留する空気の影響を抑制できる。   However, even in the substrate 501 that does not have the connection pads 160 and 260 and the through-electrode 262, the voids are prevented from expanding in the surface direction by bonding after forming a cavity communicating with the surface 558 of the substrate. The influence of air remaining in the substrate can be suppressed.

基板501の場合は、表面558に多数の開口穴557を有する多孔質体が形成されている。これにより、基板501は、他の基板500に接合して積層基板にする場合、基板間に挟まった空気を開口穴557に収容して、連続して拡がるボイドの形成を防止できる。また、積層基板の温度が上昇した場合に、積層基板内に残る空気の圧力が開口穴557内に分散され、積層基板を歪める圧力の上昇が抑制される。   In the case of the substrate 501, a porous body having a large number of opening holes 557 on the surface 558 is formed. Accordingly, when the substrate 501 is bonded to another substrate 500 to form a laminated substrate, the air sandwiched between the substrates is accommodated in the opening hole 557, and the formation of voids that continuously expand can be prevented. Further, when the temperature of the laminated substrate rises, the pressure of air remaining in the laminated substrate is dispersed in the opening holes 557, and an increase in pressure that distorts the laminated substrate is suppressed.

なお、基板501において、開口穴557を、陥没部257、551、陥没溝157、嵌合穴153、嵌合突起253等に変形してもよい。また、図示の開口穴557と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等とを組み合わせて同時に形成してもよい。更に、基板501に貼り合わせる他の基板500にも陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を形成して空洞部を設けてもよい。   In the substrate 501, the opening hole 557 may be deformed into the recessed portions 257 and 551, the recessed groove 157, the fitting hole 153, the fitting protrusion 253, and the like. Further, the illustrated opening hole 557 and the recessed groove 157, the opening hole 255, the fitting hole 153, the fitting protrusion 253, and the like may be combined and formed simultaneously. Furthermore, a cavity may be provided by forming a recessed groove 157, an opening hole 255, a fitting hole 153, a fitting protrusion 253, and the like on another substrate 500 to be bonded to the substrate 501.

図24は、積層基板を形成し得る基板502の模式的斜視図である。基板502も、基板501と同様に、接続パッド160、260および貫通電極262の無い表面558において他の基板500に接合されて積層基板を形成する。   FIG. 24 is a schematic perspective view of a substrate 502 on which a laminated substrate can be formed. Similarly to the substrate 501, the substrate 502 is bonded to another substrate 500 on the surface 558 without the connection pads 160 and 260 and the through electrode 262 to form a laminated substrate.

基板502は、図21に示した処理基板208と同じレイアウトを有する格子状の陥没溝554を表面558に有する。陥没溝554は、ダイシングと同じ加工により形成してもよいし、エッチングにより形成してもよい。陥没溝554は、基板502の縁部まで連通する。   The substrate 502 has a lattice-shaped recessed groove 554 on the surface 558 having the same layout as the processing substrate 208 shown in FIG. The recessed groove 554 may be formed by the same processing as dicing, or may be formed by etching. The recessed groove 554 communicates with the edge of the substrate 502.

よって、基板500と接合すことにより、基板間に挟まれた空気が陥没溝554を通じて排出される。また、陥没溝554を、基板502自体のスクライブラインか、接合する他の基板500のスクライブラインに合わせて配置することにより、ダイシングにより陥没溝554を除去できる。よって、陥没溝554を設けることにより、基板502の実効的な接合面積が減少することはない。   Therefore, the air sandwiched between the substrates is discharged through the recessed groove 554 by bonding to the substrate 500. Further, the recessed groove 554 can be removed by dicing by arranging the recessed groove 554 in accordance with the scribe line of the substrate 502 itself or the scribe line of another substrate 500 to be bonded. Therefore, by providing the recessed groove 554, the effective bonding area of the substrate 502 is not reduced.

基板502においても、陥没溝554を、陥没部257、551、陥没溝157、嵌合穴153、嵌合突起253等に変形してもよい。また、図示の陥没溝554と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等とを組み合わせて同時に形成してもよい。更に、基板502に貼り合わせる他の基板500にも陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を形成して空洞部を設けてもよい。   Also in the substrate 502, the recessed groove 554 may be deformed into recessed portions 257 and 551, a recessed groove 157, a fitting hole 153, a fitting protrusion 253, and the like. Further, the recessed groove 554 shown in the figure, and the recessed groove 157, the opening hole 255, the fitting hole 153, the fitting protrusion 253, and the like may be combined and formed simultaneously. Furthermore, a hollow portion may be provided by forming a recessed groove 157, an opening hole 255, a fitting hole 153, a fitting protrusion 253, and the like on another substrate 500 to be bonded to the substrate 502.

図25は、他の積層基板304の断面図である。積層基板304は、次に説明する部分を除くと、図5から図10に示した積層基板300と同じ構造を有する。よって、共通の要素には同じ参照番号を付して重複する説明を省く。   FIG. 25 is a cross-sectional view of another laminated substrate 304. The laminated substrate 304 has the same structure as the laminated substrate 300 shown in FIGS. 5 to 10 except for portions to be described below. Therefore, common elements are denoted by the same reference numerals, and redundant description is omitted.

積層基板304は、接続部360の周囲に陥没部257を有する点では積層基板300と共通する。ただし、接続部360に点線Aで境界を示すように、積層基板304においては、受光基板100側の接続パッド160の周囲にも陥没部257が形成されている。よって、積層基板304においては、積層基板304の厚さ方向について、陥没部257の寸法が大きい。   The laminated substrate 304 is common to the laminated substrate 300 in that the depressed portion 257 is provided around the connection portion 360. However, as indicated by the dotted line A in the connection portion 360, in the laminated substrate 304, a depressed portion 257 is also formed around the connection pad 160 on the light receiving substrate 100 side. Therefore, in the laminated substrate 304, the size of the depressed portion 257 is large in the thickness direction of the laminated substrate 304.

これにより、周囲の層間絶縁材152、252よりも熱膨張率が高い接続部360が温度変化により膨張した場合に、受光基板100と処理基板200との接合部に作用する力が緩和される。即ち、接続部360の熱膨張により生じた応力は、陥没部257を越えた後に接合部に作用する。よって、この間の層間絶縁材152、252の変形により、受光基板100および処理基板200の接合を引き剥がそうとする力が緩和される。これにより、積層基板304の温度変化に対する安定性が向上される。   Thereby, when the connection portion 360 having a higher thermal expansion coefficient than the surrounding interlayer insulating materials 152 and 252 expands due to a temperature change, the force acting on the joint portion between the light receiving substrate 100 and the processing substrate 200 is reduced. That is, the stress generated by the thermal expansion of the connecting portion 360 acts on the joint portion after exceeding the depressed portion 257. Therefore, due to the deformation of the interlayer insulating materials 152 and 252 in the meantime, the force to peel off the bond between the light receiving substrate 100 and the processing substrate 200 is alleviated. Thereby, the stability with respect to the temperature change of the multilayer substrate 304 is improved.

なお、上記のような剥離防止の作用は、陥没部257の幅を増すことにより効果が増す。一方、図5〜10に示したように、受光基板100および処理基板200のいずれか一方に陥没部257を設けた場合であっても、同様の効果は得られる。なお、接続パッド160、260により形成された接続部360について説明したが、積層基板304の接合面に存在して、層間絶縁材152、252と熱膨張率が異なる他の要素、例えば、貫通電極等の周囲に陥没部257を設けても、同様に剥離を防止できる。   The effect of preventing peeling as described above is enhanced by increasing the width of the depressed portion 257. On the other hand, as shown in FIGS. 5 to 10, the same effect can be obtained even when the depressed portion 257 is provided on one of the light receiving substrate 100 and the processing substrate 200. Although the connection portion 360 formed by the connection pads 160 and 260 has been described, other elements that exist on the bonding surface of the multilayer substrate 304 and have a coefficient of thermal expansion different from that of the interlayer insulating materials 152 and 252, for example, through electrodes Even if the depressed portion 257 is provided around the periphery, peeling can be similarly prevented.

図26は、積層基板300等を作製する手順のひとつを示す流れ図である。まず、シリコンウエハ等の基板材料に半導体素子を形成して、受光基板100、処理基板200等を作製する(ステップS101)。   FIG. 26 is a flowchart showing one of procedures for manufacturing the laminated substrate 300 and the like. First, a semiconductor element is formed on a substrate material such as a silicon wafer, and the light receiving substrate 100, the processing substrate 200, and the like are manufactured (step S101).

次に、受光基板100および処理基板200の各々において接続パッド160、260となる導通領域を形成する(ステップS102)。導通領域の各々は、受光基板100および処理基板200の各々における接合面159、259の表面に端面が露出するように形成される。   Next, conductive regions to be connection pads 160 and 260 are formed in each of the light receiving substrate 100 and the processing substrate 200 (step S102). Each of the conduction regions is formed so that the end surfaces are exposed on the surfaces of the bonding surfaces 159 and 259 in each of the light receiving substrate 100 and the processing substrate 200.

次に、受光基板100および処理基板200の各々の層間絶縁材152、252に、上記導通領域に隣接した陥没部175、257を形成する(ステップS103)。また、このステップにおいては、陥没部175、257を受光基板100および処理基板200の周縁部に連通させる陥没溝157、細溝555等を併せて形成される。   Next, depressions 175 and 257 adjacent to the conductive regions are formed in the interlayer insulating materials 152 and 252 of the light receiving substrate 100 and the processing substrate 200 (step S103). Further, in this step, a recessed groove 157, a narrow groove 555, and the like that allow the recessed portions 175 and 257 to communicate with the peripheral portions of the light receiving substrate 100 and the processing substrate 200 are also formed.

次に、接合面159、259を活性化させた上で、受光基板100および処理基板200を重ね合わせる(ステップS104)。ここで、受光基板100および処理基板200の間で接続される導通領域の間に挟まれた気体は、導通領域に隣接する陥没部175、257に押し出される。   Next, after the bonding surfaces 159 and 259 are activated, the light receiving substrate 100 and the processing substrate 200 are overlaid (step S104). Here, the gas sandwiched between the conductive regions connected between the light receiving substrate 100 and the processing substrate 200 is pushed out into the depressions 175 and 257 adjacent to the conductive regions.

更に、受光基板100および処理基板200の間に残る気体を、陥没部175、257、陥没溝157、細溝555等を通じて脱気する(ステップS105)。受光基板100および処理基板200の間は、例えば、ステップS104における重ね合わせを、減圧環境または真空環境において実行することにより、陥没部175、257、陥没溝157、細溝555等を通じて脱気できる。   Further, the gas remaining between the light receiving substrate 100 and the processing substrate 200 is degassed through the recessed portions 175 and 257, the recessed groove 157, the narrow groove 555, and the like (step S105). The light receiving substrate 100 and the processing substrate 200 can be deaerated through the depressed portions 175 and 257, the depressed groove 157, the narrow groove 555, and the like by performing the superposition in step S104 in a reduced pressure environment or a vacuum environment, for example.

また、ステップS104における重ね合わせを大気または不活性ガス雰囲気中、で実行した上で加熱することにより、重ね合わせた受光基板100および処理基板200の間を脱気することもできる。なお、加熱により、接合面159、259の露出した金属、酸化物等から水分が析出する場合があるので、真空中で重ね合わせた受光基板100および処理基板200に対しても、加熱による脱気をすることが好ましい。   Further, by performing the superposition in step S104 in the atmosphere or in an inert gas atmosphere and then heating, the space between the superposed light receiving substrate 100 and the processing substrate 200 can be deaerated. In addition, since moisture may be deposited from the exposed metal, oxide, or the like of the bonding surfaces 159 and 259 by heating, the light-receiving substrate 100 and the processing substrate 200 stacked in a vacuum are also deaerated by heating. It is preferable to

こうして重ね合わされた上で(ステップS104)脱気された受光基板100および処理基板200は、接続パッド160、260が融合して接続部360となる温度まで加熱されて、接続部が形成される(ステップS106)。これら一連の手順により、受光基板100および処理基板200の間の気体を除去した後に接続部を形成するので、気泡を含まない緻密な接続部360を形成できる。   The light receiving substrate 100 and the processing substrate 200 that have been deaerated after being superposed in this manner (step S104) are heated to a temperature at which the connection pads 160 and 260 are fused to form the connection portion 360, thereby forming a connection portion (see FIG. Step S106). By these series of procedures, the connection portion is formed after the gas between the light receiving substrate 100 and the processing substrate 200 is removed, so that a dense connection portion 360 that does not include bubbles can be formed.

また、接続部360および層間絶縁材152、252における接着強度も高くなる。更に、ステップS105において、加熱により水蒸気を脱気することにより、金属を含む接続部360の酸化も防止できる。   In addition, the bonding strength at the connection portion 360 and the interlayer insulating materials 152 and 252 is also increased. Furthermore, in step S105, the steam 360 is degassed by heating, whereby oxidation of the connection portion 360 containing metal can be prevented.

なお、積層する基板の少なくとも一方に、他の回路に接続されていない独立した導通領域と、当該独立導通領域に隣接した陥没部等を設けてもよい。これにより、加熱した場合に受光基板100および処理基板200の間に生じる水蒸気等を、当該独立導通領域に吸収させて、接続部360を形成する接続パッド160、260が酸化されることを防止できる。   Note that at least one of the substrates to be stacked may be provided with an independent conductive region that is not connected to another circuit, a depressed portion adjacent to the independent conductive region, and the like. As a result, water vapor or the like generated between the light receiving substrate 100 and the processing substrate 200 when heated is absorbed by the independent conduction region, and the connection pads 160 and 260 forming the connection portion 360 can be prevented from being oxidized. .

また、接続部360の周囲には陥没部等を形成することなく、前記独立導通領域の周囲のみに陥没部等を形成してもよい。この場合、接続パッド160、260の間の気体は陥没溝554等により前記独立導通領域の周囲の陥没部に流入させることができる。また、この場合、受光基板100および処理基板200を例えば大気中で重ね合わせたときに接続部360の周囲に気体が溜まる場所がないため、その溜まった気体による接続部360の酸化を防止することができる。   In addition, a recess or the like may be formed only around the independent conduction region without forming a recess or the like around the connection portion 360. In this case, the gas between the connection pads 160 and 260 can be caused to flow into the depressed portion around the independent conduction region by the depressed groove 554 or the like. Further, in this case, when the light receiving substrate 100 and the processing substrate 200 are overlapped in the atmosphere, for example, there is no place where the gas is collected around the connection portion 360, so that the connection portion 360 is prevented from being oxidized by the accumulated gas. Can do.

図27は、他の積層基板305の断面図である。積層基板305は、次に説明する部分を除くと、図25に示した積層基板304と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。   FIG. 27 is a cross-sectional view of another laminated substrate 305. The laminated substrate 305 has the same structure as the laminated substrate 304 shown in FIG. Common elements are given the same reference numbers and redundant description is omitted.

積層基板305を形成する受光基板100および処理基板200は、接続部360を形成する接続パッド160、260と、層間絶縁材152、252との間に形成されたバリア層164、264を有する。バリア層164、264は、接続パッド160、260を形成する銅等の金属が、受光基板100または処理基板200の内部に拡散することを阻止する目的で設けられている。   The light receiving substrate 100 and the processing substrate 200 forming the multilayer substrate 305 have barrier layers 164 and 264 formed between the connection pads 160 and 260 forming the connection portion 360 and the interlayer insulating materials 152 and 252. The barrier layers 164 and 264 are provided for the purpose of preventing the metal such as copper forming the connection pads 160 and 260 from diffusing into the light receiving substrate 100 or the processing substrate 200.

積層基板305においては、陥没部257の内部において、バリア層164、264の少なくとも一部が取り除かれている。これにより、積層基板305においては、接続部360が、バリア層164、264に遮られることなく陥没部257の内部に露出する。よって、接続部360を形成する前の段階において、接続パッド160、260の間の気体を、バリア層164、264に妨げられることなく陥没部257に押し出すことができる。これにより、積層基板305は、ボイドの無い緻密な接続部360を有する。   In the laminated substrate 305, at least a part of the barrier layers 164 and 264 is removed inside the depressed portion 257. As a result, in the laminated substrate 305, the connection part 360 is exposed inside the depressed part 257 without being blocked by the barrier layers 164 and 264. Therefore, before the connection portion 360 is formed, the gas between the connection pads 160 and 260 can be pushed out to the depressed portion 257 without being blocked by the barrier layers 164 and 264. Thereby, the multilayer substrate 305 has the dense connection part 360 without a void.

なお、接続部360と陥没部257の空洞とが連通していれば、バリア層164、264は、接続部360の全周にわたって除去しなくてもよい。また、図示の例では、処理基板200側に陥没部257を設けているが、受光基板100側に設けてもよいし、受光基板100および処理基板200の両方に設けてもよい。   Note that the barrier layers 164 and 264 may not be removed over the entire circumference of the connection portion 360 as long as the connection portion 360 and the cavity of the depressed portion 257 communicate with each other. In the illustrated example, the depressed portion 257 is provided on the processing substrate 200 side, but may be provided on the light receiving substrate 100 side, or may be provided on both the light receiving substrate 100 and the processing substrate 200.

図28は、他の積層基板306の断面図である。積層基板306は、次に説明する部分を除くと、図25に示した積層基板304と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。   FIG. 28 is a cross-sectional view of another laminated substrate 306. The laminated substrate 306 has the same structure as the laminated substrate 304 shown in FIG. Common elements are given the same reference numbers and redundant description is omitted.

積層基板306を形成する受光基板100および処理基板200は、接続部360を形成する接続パッド160、260の間隔が異なる。このため、図中右側の接続部363においては、受光基板100側の部分と、処理基板200側の部分との間に、図中水平方向のずれWd1を生じている。 The light receiving substrate 100 and the processing substrate 200 that form the multilayer substrate 306 are different in the distance between the connection pads 160 and 260 that form the connection portion 360. For this reason, in the connection portion 363 on the right side in the drawing, a horizontal shift W d1 is generated between the portion on the light receiving substrate 100 side and the portion on the processing substrate 200 side.

しかしながら、積層基板306においては、陥没部257が、ずれWd1よりも大きな幅Wt1を有するので、接続パッド160、260と層間絶縁材152、252との境界はそれぞれ、陥没部257の内部に露出する。これにより、積層基板306においては、接続部360を形成する前の段階において、接続パッド160、260の間の気体を陥没部257に押し出すことができる。よって、積層基板306は、ボイドの無い緻密な接続部360を有する。 However, in the multilayer substrate 306, since the depressed portion 257 has a width W t1 larger than the shift W d1 , the boundary between the connection pads 160 and 260 and the interlayer insulating materials 152 and 252 is inside the depressed portion 257, respectively. Exposed. Thereby, in the multilayer substrate 306, the gas between the connection pads 160 and 260 can be pushed out to the depressed portion 257 before the connection portion 360 is formed. Therefore, the multilayer substrate 306 has a dense connection portion 360 without voids.

図29は、他の積層基板307の断面図である。積層基板307は、次に説明する部分を除くと、図28に示した積層基板306と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。   FIG. 29 is a cross-sectional view of another laminated substrate 307. The laminated substrate 307 has the same structure as the laminated substrate 306 shown in FIG. 28 except for the portions described below. Common elements are given the same reference numbers and redundant description is omitted.

積層基板307を形成する受光基板100および処理基板200においては、接続部360を形成する接続パッド160、260の位置が、積層基板307の面方向に全体にずれWd2を生じている。これに対して、陥没部175、257は、ずれWd2よりも広い幅Wt2を有する。これにより、積層基板307においては、接続部360を形成する前の段階において、接続パッド160、260の間の気体を陥没部175、257に押し出すことができる。よって、積層基板307は、ボイドの無い緻密な接続部360を有する。 In the light receiving substrate 100 and the processing substrate 200 that form the multilayer substrate 307, the positions of the connection pads 160 and 260 that form the connection portion 360 are displaced in the entire surface direction of the multilayer substrate 307, causing W d2 . On the other hand, the depressed portions 175 and 257 have a width W t2 wider than the shift W d2 . Thereby, in the laminated substrate 307, the gas between the connection pads 160 and 260 can be pushed out to the depressions 175 and 257 before the connection portion 360 is formed. Therefore, the multilayer substrate 307 has a dense connection portion 360 without voids.

ただし、陥没部175、257の幅Wt2が広くなると、受光基板100および処理基板200の接合面159、259において接合される層間絶縁材152、252の接合面積が減少して、接合強度が低下する。これに対して、積層基板307においては、陥没部175、257が接続部360に接する範囲を制限することにより、層間絶縁材152、252の接合面積の減少を抑制している。 However, when the width W t2 of the depressions 175 and 257 is increased, the bonding area of the interlayer insulating materials 152 and 252 bonded at the bonding surfaces 159 and 259 of the light receiving substrate 100 and the processing substrate 200 is decreased, and the bonding strength is decreased. To do. On the other hand, in the multilayer substrate 307, the reduction of the bonding area of the interlayer insulating materials 152 and 252 is suppressed by limiting the range in which the depressed portions 175 and 257 are in contact with the connection portion 360.

図30は、積層基板307における受光基板100および処理基板200の接合面159、259のレイアウトを示す平面図である。受光基板100においては、陥没部175は、接続部360となる接続パッド160の、図中左側に形成され、図中右側には形成されていない。また、処理基板200においては、陥没部257は、接続部360となる接続パッド260の、図中右側に形成され、図中左側には形成されていない。   FIG. 30 is a plan view showing a layout of the bonding surfaces 159 and 259 of the light receiving substrate 100 and the processing substrate 200 in the multilayer substrate 307. In the light receiving substrate 100, the depressed portion 175 is formed on the left side of the connection pad 160 serving as the connection portion 360 in the drawing, and is not formed on the right side in the drawing. Further, in the processing substrate 200, the depressed portion 257 is formed on the right side in the drawing of the connection pad 260 to be the connection portion 360, and is not formed on the left side in the drawing.

ただし、陥没部175、257は、いずれも、接続パッド160、260の図中上面および下面に沿って半分以上まで延在する。これにより、陥没部257を有する受光基板100および処理基板200を接合した場合、受光基板100側の陥没部175と、処理基板200側の陥没部257は互いに連通する。   However, the depressions 175 and 257 both extend to more than half along the upper and lower surfaces of the connection pads 160 and 260 in the drawing. Accordingly, when the light receiving substrate 100 having the depressed portion 257 and the processing substrate 200 are bonded, the depressed portion 175 on the light receiving substrate 100 side and the depressed portion 257 on the processing substrate 200 side communicate with each other.

また、積層基板307は、接続パッド160、260のずれWd2よりも広い幅Wt2を有する。これにより、受光基板100が処理基板200に接合された場合に、受光基板100に設けられた陥没部175は、処理基板200に設けられた接続パッド260の端面を縁部まで包含し、処理基板200に設けられた陥没部257は、受光基板100に設けられた接続パッド160の端面を縁部まで包含する。 Further, the multilayer substrate 307 has a width W t2 wider than the displacement W d2 of the connection pads 160 and 260. Thus, when the light receiving substrate 100 is bonded to the processing substrate 200, the depressed portion 175 provided on the light receiving substrate 100 includes the end surface of the connection pad 260 provided on the processing substrate 200 to the edge, and the processing substrate The depressed portion 257 provided in 200 includes the end surface of the connection pad 160 provided in the light receiving substrate 100 to the edge.

よって、積層基板307においては、陥没部175、257を併せると、接続部360を一周する空洞部が形成され、接続パッド160、260の間の気体を確実に受け入れる。これにより、積層基板307は、ボイドの無い緻密な接続部360を有する。また、受光基板100および処理基板200の各々の接合面159、259においては、陥没部175、257の面積が制限されているので、陥没部175、257を設けたことによる接合面積の減少が抑制され、接合強度の低下が防止されている。   Therefore, in the laminated substrate 307, when the depressions 175 and 257 are combined, a hollow portion that goes around the connection portion 360 is formed, and the gas between the connection pads 160 and 260 is reliably received. Thereby, the multilayer substrate 307 has a dense connection portion 360 without voids. In addition, since the areas of the depressions 175 and 257 are limited on the bonding surfaces 159 and 259 of the light receiving substrate 100 and the processing substrate 200, the reduction of the bonding area due to the provision of the depressions 175 and 257 is suppressed. Thus, a decrease in bonding strength is prevented.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、互いに接合される二つの基板の少なくとも一方に、接合により他方の基板に接触する底面を有する凹部を積極的に形成し、もしくは、回路形成プロセス等により基板に生じた歪み等の変形によって上記凹部が形成されている場合に、接合時に上記凹部内の空気を逃がす部分を有する基板であれば、本発明の技術的範囲に含まれる。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention. For example, at least one of the two substrates to be bonded to each other is positively formed with a recess having a bottom surface that contacts the other substrate by bonding, or the above-described deformation due to deformation such as distortion generated in the substrate by a circuit formation process or the like. Any substrate having a portion that allows the air in the recess to escape during bonding when the recess is formed is included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

100、101 受光基板、110、210 支持基板、111 受光回路、120 絶縁層、220 バンプ、130、230 半導体ウェル、132 フォトダイオード、140、240 ゲート電極、150、250 多層配線層、152、252 層間絶縁材、154、254 配線材、153 嵌合穴、157、554 陥没溝、158、258、558 表面、159、259 接合面、160、260 接続パッド、164、264 バリア層、170 遮光層、172 平坦化層、174、182 有機平坦化層、175、257、551 陥没部、180 オンチップカラーフィルタ、190 オンチップレンズ、200、201、202、203、204、205、206、207、208、209 処理基板、211 処理回路、253 嵌合突起、255、557 開口穴、256、262 貫通電極、261、263、553 縦穴、300、301、302、303、304、305、306、307 積層基板、360、363 接続部、400 積層半導体装置、500、501、502 基板、552 空洞部、555 細溝、556 貫通穴 100, 101 Light receiving substrate, 110, 210 Support substrate, 111 Light receiving circuit, 120 Insulating layer, 220 Bump, 130, 230 Semiconductor well, 132 Photodiode, 140, 240 Gate electrode, 150, 250 Multilayer wiring layer, 152, 252 Interlayer Insulating material, 154, 254 Wiring material, 153 fitting hole, 157, 554 recessed groove, 158, 258, 558 surface, 159, 259 bonding surface, 160, 260 connection pad, 164, 264 barrier layer, 170 light shielding layer, 172 Planarization layer, 174, 182 Organic planarization layer, 175, 257, 551 Concavity, 180 on-chip color filter, 190 on-chip lens, 200, 201, 202, 203, 204, 205, 206, 207, 208, 209 Processing substrate, 211 processing circuit, 25 Mating protrusion, 255, 557 Open hole, 256, 262 Through electrode, 261, 263, 553 Vertical hole, 300, 301, 302, 303, 304, 305, 306, 307 Multilayer substrate, 360, 363 Connection portion, 400 Multilayer semiconductor Device, 500, 501, 502 Substrate, 552 Cavity, 555 Narrow groove, 556 Through hole

Claims (15)

表面における絶縁領域が活性化され、他の基板の表面における活性化した絶縁領域に接触させることにより接合される基板であって、前記絶縁領域において前記表面に向かって開口した陥没部を有する基板。   A substrate having an indented portion that is activated by contacting an activated insulating region on a surface of another substrate and bringing it into contact with the activated insulating region on the surface of another substrate, wherein the insulating region is open toward the surface. 前記基板は、前記表面に向かって露出し、前記陥没部に隣接して配される導通領域を有する請求項1に記載の基板。   The substrate according to claim 1, wherein the substrate has a conductive region that is exposed toward the surface and is disposed adjacent to the depressed portion. 前記基板は、前記表面に多孔質層を有する請求項1または請求項2に記載の基板。   The substrate according to claim 1, wherein the substrate has a porous layer on the surface. 前記基板に形成された前記陥没部の一部は、前記他の基板の前記表面に形成された突出部と相補的な形状を有する部分を含む請求項1から請求項3までのいずれか一項に記載の基板。   The part of the depressed portion formed on the substrate includes a portion having a shape complementary to a protruding portion formed on the surface of the other substrate. The substrate described in 1. 前記陥没部は、前記基板の周縁部まで連通する部分を含む請求項1から請求項4までのいずれか一項に記載の基板。   The board | substrate as described in any one of Claim 1- Claim 4 in which the said depression part contains the part connected to the peripheral part of the said board | substrate. 前記陥没部は、前記基板の前記表面に配された導通領域に包囲された部分を有する請求項1から請求項5までのいずれか一項に記載の基板。   The substrate according to any one of claims 1 to 5, wherein the depressed portion has a portion surrounded by a conduction region disposed on the surface of the substrate. 基板の絶縁領域の表面に、前記表面に向かって開口した陥没部を形成する段階と、
前記絶縁領域の表面を活性化する段階と、
前記活性化された前記絶縁領域を、他の基板の表面における活性化された絶縁領域に接触させて、前記基板および前記他の基板を接合する段階と
を備える基板接合方法。
Forming a depression in the surface of the insulating region of the substrate that opens toward the surface;
Activating the surface of the insulating region;
A substrate bonding method comprising: bringing the activated insulating region into contact with the activated insulating region on a surface of another substrate to bond the substrate and the other substrate.
前記陥没部を形成する段階は、前記基板の周縁部まで連通する部分を前記陥没部に形成する段階を含み、
前記接合する段階は、大気圧よりも減圧した環境において、前記基板および前記他の基板の間を、前記陥没部を通じて脱気する段階を含む請求項7に記載の基板接合方法。
Forming the depressed portion includes forming a portion communicating with the peripheral edge of the substrate in the depressed portion;
The substrate bonding method according to claim 7, wherein the bonding includes degassing between the substrate and the other substrate through the depressed portion in an environment where the pressure is lower than atmospheric pressure.
前記脱気する段階は、前記基板および前記他の基板の少なくとも一方を加熱する段階を含む請求項8に記載の基板接合方法。   The substrate bonding method according to claim 8, wherein the degassing step includes a step of heating at least one of the substrate and the other substrate. 前記脱気する段階は、前記基板および前記他の基板の接合に先立って前記基板および前記他の基板の間を、前記陥没部を通じて脱気する段階を含む請求項8または請求項9に記載の基板接合方法。   10. The degassing step according to claim 8, wherein the deaeration step includes deaeration between the substrate and the other substrate through the depressed portion prior to bonding of the substrate and the other substrate. Substrate bonding method. 前記脱気する段階は、前記基板および前記他の基板を接合しつつ、前記基板および前記他の基板の間を、前記陥没部を通じて脱気する段階を含む請求項8から請求項10までのいずれか一項に記載の基板接合方法。   11. The method according to claim 8, wherein the deaeration step includes a step of deaeration between the substrate and the other substrate through the depression while bonding the substrate and the other substrate. The substrate bonding method according to claim 1. 前記基板の表面に向かって露出し、前記陥没部に隣接して配された導通領域を形成する段階を更に備える請求項7から請求項11までのいずれか一項に記載の基板接合方法。   The substrate bonding method according to claim 7, further comprising a step of forming a conductive region that is exposed toward the surface of the substrate and is disposed adjacent to the depressed portion. 前記導通領域を包囲するバリア層の少なくとも一部を前記陥没部の内部において除去する段階を更に含む請求項12に記載の基板接合方法。   The substrate bonding method according to claim 12, further comprising the step of removing at least a part of the barrier layer surrounding the conductive region inside the depressed portion. 前記陥没部を形成する段階は、前記基板が前記他の基板に接合された場合に、前記他の基板に設けられた導通領域の端面を包含する領域に形成される請求項7から請求項13までのいずれか一項に記載の基板接合方法。   The step of forming the depression is formed in a region including an end surface of a conductive region provided in the other substrate when the substrate is bonded to the other substrate. The substrate bonding method according to any one of the above. 前記陥没部を形成する段階は、
前記基板において他の回路に接続されない独立導通領域を形成する段階と、
前記独立導通領域の周囲に、前記基板の周縁部まで連通する部分を前記陥没部に形成する段階と
を含む請求項7から請求項14までのいずれか一項に記載の基板接合方法。
The step of forming the depression includes
Forming an independent conduction region on the substrate that is not connected to other circuits;
The board | substrate joining method as described in any one of Claim 7-14 including the step which forms the part connected to the peripheral part of the said board | substrate in the said recessed part around the said independent conduction | electrical_connection area | region.
JP2013255156A 2012-12-25 2013-12-10 Substrate and substrate bonding method Active JP6291822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255156A JP6291822B2 (en) 2012-12-25 2013-12-10 Substrate and substrate bonding method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281788 2012-12-25
JP2012281788 2012-12-25
JP2013255156A JP6291822B2 (en) 2012-12-25 2013-12-10 Substrate and substrate bonding method

Publications (3)

Publication Number Publication Date
JP2014143399A true JP2014143399A (en) 2014-08-07
JP2014143399A5 JP2014143399A5 (en) 2016-12-28
JP6291822B2 JP6291822B2 (en) 2018-03-14

Family

ID=51424439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255156A Active JP6291822B2 (en) 2012-12-25 2013-12-10 Substrate and substrate bonding method

Country Status (1)

Country Link
JP (1) JP6291822B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039271A (en) * 2014-08-08 2016-03-22 株式会社ニコン substrate
WO2016158440A1 (en) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 Solid-state image-capturing element and electronic device
JP2016195229A (en) * 2015-03-31 2016-11-17 ソニーセミコンダクタソリューションズ株式会社 Solid-state image capturing element and electronic device
KR20180027783A (en) * 2016-09-07 2018-03-15 에스케이하이닉스 주식회사 Stacked Image Sensor Having an Air-Gap
JP2019192941A (en) * 2015-12-28 2019-10-31 株式会社半導体エネルギー研究所 Imaging device
JP2022528649A (en) * 2020-01-07 2022-06-15 長江存儲科技有限責任公司 Metal dielectric joining method and structure
WO2022130804A1 (en) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, method for producing semiconductor device, and electronic device
WO2022202929A1 (en) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 Method for manufacturing semiconductor device, semiconductor device, integrated circuit element, and method for manufacturing integrated circuit element

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148526A (en) * 1990-10-12 1992-05-21 Sumitomo Metal Mining Co Ltd Manufacture of silicon substrate
JPH0963912A (en) * 1995-08-18 1997-03-07 Hoya Corp Manufacture of joined substrate
JPH10135404A (en) * 1996-10-28 1998-05-22 Matsushita Electric Ind Co Ltd Semiconductor chip module and its manufacture
JPH11307870A (en) * 1998-04-22 1999-11-05 Sony Corp Semiconductor device and its manufacture
JP2000182916A (en) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd Semiconductor device, semiconductor wafer, and manufacture thereof
JP2002026123A (en) * 2000-07-05 2002-01-25 Tadatomo Suga Semiconductor device and method of manufacturing the same
JP2004363299A (en) * 2003-06-04 2004-12-24 Naoetsu Electronics Co Ltd Semiconductor junction wafer
JP2008288384A (en) * 2007-05-17 2008-11-27 Sony Corp Three-dimensional stacked device and its manufacturing method, and method of junction of three-dimensional stacked device
US20090294916A1 (en) * 2008-06-02 2009-12-03 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3d wafer stacking

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148526A (en) * 1990-10-12 1992-05-21 Sumitomo Metal Mining Co Ltd Manufacture of silicon substrate
JPH0963912A (en) * 1995-08-18 1997-03-07 Hoya Corp Manufacture of joined substrate
JPH10135404A (en) * 1996-10-28 1998-05-22 Matsushita Electric Ind Co Ltd Semiconductor chip module and its manufacture
JPH11307870A (en) * 1998-04-22 1999-11-05 Sony Corp Semiconductor device and its manufacture
JP2000182916A (en) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd Semiconductor device, semiconductor wafer, and manufacture thereof
JP2002026123A (en) * 2000-07-05 2002-01-25 Tadatomo Suga Semiconductor device and method of manufacturing the same
JP2004363299A (en) * 2003-06-04 2004-12-24 Naoetsu Electronics Co Ltd Semiconductor junction wafer
JP2008288384A (en) * 2007-05-17 2008-11-27 Sony Corp Three-dimensional stacked device and its manufacturing method, and method of junction of three-dimensional stacked device
US20090294916A1 (en) * 2008-06-02 2009-12-03 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3d wafer stacking

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039271A (en) * 2014-08-08 2016-03-22 株式会社ニコン substrate
US11183528B2 (en) 2015-03-31 2021-11-23 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and having floating diffusion and hollow regions
WO2016158440A1 (en) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 Solid-state image-capturing element and electronic device
JP2016195229A (en) * 2015-03-31 2016-11-17 ソニーセミコンダクタソリューションズ株式会社 Solid-state image capturing element and electronic device
CN107408567A (en) * 2015-03-31 2017-11-28 索尼半导体解决方案公司 Solid-state image capturing element and electronic equipment
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US10797097B2 (en) 2015-03-31 2020-10-06 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US11239273B2 (en) 2015-12-28 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11626439B2 (en) 2015-12-28 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP2019192941A (en) * 2015-12-28 2019-10-31 株式会社半導体エネルギー研究所 Imaging device
US11942497B2 (en) 2015-12-28 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10910427B2 (en) 2015-12-28 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR20180027783A (en) * 2016-09-07 2018-03-15 에스케이하이닉스 주식회사 Stacked Image Sensor Having an Air-Gap
KR102572133B1 (en) 2016-09-07 2023-08-30 에스케이하이닉스 주식회사 Stacked Image Sensor Having an Air-Gap
JP7398475B2 (en) 2020-01-07 2023-12-14 長江存儲科技有限責任公司 Metal dielectric bonding method and structure
US11798913B2 (en) 2020-01-07 2023-10-24 Yangtze Memory Technologies Co., Ltd. Metal-dielectric bonding method and structure
JP2022528649A (en) * 2020-01-07 2022-06-15 長江存儲科技有限責任公司 Metal dielectric joining method and structure
US11978719B2 (en) 2020-01-07 2024-05-07 Yangtze Memory Technologies Co., Ltd. Metal-dielectric bonding method and structure
WO2022130804A1 (en) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, method for producing semiconductor device, and electronic device
WO2022201530A1 (en) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 Semiconductor device production method, semiconductor device, integrated circuit element, and integrated circuit element production method
WO2022202929A1 (en) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 Method for manufacturing semiconductor device, semiconductor device, integrated circuit element, and method for manufacturing integrated circuit element

Also Published As

Publication number Publication date
JP6291822B2 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
JP6291822B2 (en) Substrate and substrate bonding method
US8525345B2 (en) Chip package and method for forming the same
TWI472000B (en) Mems device and manufacturing method thereof
CN100593853C (en) Semiconductor device and manufacturing method thereof
US20170256496A1 (en) Chip package and method for forming the same
CN103426892B (en) Vertically integrated image sensor chip and forming method thereof
TWI458071B (en) Chip package and fabrication method thereof
TWI579995B (en) Chip package and fabrication method thereof
TWI473223B (en) Chip package and fabrication method thereof
JP5972537B2 (en) Semiconductor device and manufacturing method thereof
TWI569400B (en) Chip package and method for forming the same
TWI732269B (en) Pad structure for enhanced bondability and method of forming the same
TWI441289B (en) Chip package
KR101334220B1 (en) Method for electric connecting the wafers using butting contact and semiconductor device manufactured by the method
JP2008091852A (en) Stacked package, and method of manufacturing the same
JP2007073775A (en) Method for manufacturing integrated circuit device having three-dimensional laminated structure
JP2010103467A (en) Semiconductor package and method of manufacturing the same
JPWO2012107971A1 (en) Semiconductor device
JP5226228B2 (en) Semiconductor device manufacturing method and semiconductor device
TW201606888A (en) Chip package and method thereof
JP2011049303A (en) Electric component and method of manufacturing the same
JP2013247139A (en) Semiconductor device and method of manufacturing the same
TWI590431B (en) Chip package and manufacturing method thereof
US12015001B2 (en) Bonding structure and method thereof
TWI539568B (en) Electronic device package and fabrication method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6291822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250