JP2014140008A

JP2014140008A - Ｌｅｄ駆動回路

Info

Publication number: JP2014140008A
Application number: JP2013187206A
Authority: JP
Inventors: Ming-Yuan Tsao; 銘原曹
Original assignee: Princeton Technology Corp
Current assignee: Princeton Technology Corp
Priority date: 2013-01-21
Filing date: 2013-09-10
Publication date: 2014-07-31
Anticipated expiration: 2033-09-10
Also published as: TW201431428A; US20140203724A1; JP5782078B2

Abstract

【課題】輝度誤差を抑えるＬＥＤ駆動回路を提供する。
【解決手段】ＬＥＤ駆動回路であって、ＬＥＤに接続されたドレイン、ゲート、およびソースを有する出力トランジスタ、前記出力トランジスタのソースに接続されたノード、前記ノードに接続されたドレイン、および接地に接続されたソースを有する接地トランジスタ、駆動信号およびフィードバック信号を受信し、第１入力端子と第２入力端子を含む入力段、および出力信号を前記出力トランジスタのゲートに提供する出力段を含むオペアンプ、および前記駆動信号、前記フィードバック信号、および前記オペアンプの入力段に接続され、前記駆動信号を前記オペアンプの前記第１入力端子および前記第２入力端子の一方に提供し、前記ノードを前記オペアンプの前記第１入力端子および前記第２入力端子の他方に接続する第１スイッチアセンブリを含むＬＥＤ駆動回路。
【選択図】図２

Description

本発明は、ＬＥＤ駆動回路に関し、特に、輝度誤差を抑えるＬＥＤ駆動回路に関するものである。

ＬＥＤディスプレイでは、ＬＥＤの駆動電流の変動により異なるモジュールの間でしばしば輝度誤差が生じる。フルカラーディスプレイでは、駆動電流が不正確な時、画面はカラーブロックを表示しやすく、表示品質が影響を受ける。

輝度誤差は、通常、チャネル間の電流誤差またはチップ間の電流誤差による。チップ間の電流誤差は、異なるバッチで製造された異なるＩＣ間のプロセスドリフトによって起こる。プロセスドリフトを防止することは容易でないが、従来技術にはチップ間の電流誤差に対処する各種の方法がある。現在のアプローチは、チップ間の電流誤差をなくすのに限定的な効果しかない。

一般的に、人間の目は、６％の差以上の輝度誤差を識別することができ、人間の目は、低輝度の画像フレームの１％の輝度誤差さえも識別することができる。よって、単に今日の高解像度ディスプレイの要件を満たすためにチップ間の電流誤差をなくすだけでは、不十分である。これに鑑みて、本発明は、チャネル間の電流誤差を減少することによって、ＬＥＤディスプレイの輝度誤差を抑える新しいＬＥＤドライバを提供する。

輝度誤差を抑えるＬＥＤ駆動回路を提供する。

本発明は、ＬＥＤ駆動回路を提供する。前記ＬＥＤ駆動回路は、ＬＥＤに接続されたドレインを有する出力トランジスタ、出力トランジスタのソースに接続されたノード、ノードに接続されたドレイン、および接地に接続されたソースを有する接地トランジスタ、
駆動信号およびフィードバック信号を受信し、第１入力端子と第２入力端子を含む入力段、および出力信号を出力トランジスタのゲートに出力する出力段を含むオペアンプ、および
駆動信号、フィードバック信号、およびオペアンプの入力段に接続され、駆動信号をオペアンプの第１入力端子および第２入力端子の一方に提供し、ノードをオペアンプの第１入力端子および第２入力端子の他方に接続する第１スイッチアセンブリを含む。

詳細な説明は、添付の図面と併せて以下の実施形態に説明される。

本発明は、添付の図面と併せて後に続く詳細な説明と実施例を解釈することによって、より完全に理解されることができる。
従来技術に基づいたＬＥＤの駆動回路の概略図である。本発明に基づいたＬＥＤの駆動回路の概略図である。

以下の説明は、本発明を実施するベストモードが開示されている。この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。

図１は、従来技術に基づくＬＥＤ駆動回路の概略図である。図１では、ＬＥＤ駆動回路１００は、出力ＮＭＯＳトランジスタ１１０、接地ＮＭＯＳトランジスタ１２０、およびオペアンプ１３０を含む。出力ＮＭＯＳトランジスタ１１０は、ドレインおよびソースを有し、ドレインは出力端子Ｏｕｔに接続され、ソースは接地ＮＭＯＳトランジスタ１２０のドレインに直列接続される。出力端子Ｏｕｔは、ＬＥＤに更に接続される（図示されていない）。接地ＮＭＯＳトランジスタ１２０は、ゲートおよびソースを有し、ゲートは、定電圧Ｖ＿Ｇを受信するのに用いられ、ソースは接地される。オペアンプ１３０は、駆動信号Ｓおよびフィードバック信号を受信し、ＮＭＯＳトランジスタ１１０のゲートに接続された出力を有する。この負のフィードバック構成（ｃｏｎｆｉｇｕｒａｔｉｏｎ）では、オペアンプ１３０は、電圧をＮＭＯＳトランジスタ１１０のゲートに出力するため、ＮＭＯＳトランジスタ１２０の設置されたドレインの電圧は、ノードＳと同じ電圧を維持する。オペアンプ１３０は、ＮＭＯＳトランジスタ１２０を駆動して線形領域を動作し、出力端子ＯｕｔによってＬＥＤの駆動電流を接地に導入する。

注意するのは、チャネル間の電流誤差は、（１）ＮＭＯＳトランジスタ１２０、および（２）オペアンプ１３０のバイアスの差によって起こる。ＮＭＯＳトランジスタ１２０によって生じたチャネル間の電流誤差を減少するために、トランジスタの面積は、通常増加されなければならない。本発明のＬＥＤ駆動回路は、オペアンプのバイアスの差の影響を低下するためのものである。

図２は、本発明の実施形態に基づくＬＥＤ駆動回路の概略図である。この実施形態では、ＬＥＤ駆動回路２００は、出力トランジスタ２１０、接地トランジスタ２２０、およびオペアンプ２３０、第１スイッチアセンブリ２４０、第２スイッチアセンブリ２５０、およびスイッチ制御器２６０を含む。これらの構成要素は、図２に基づいて以下に説明される。

図２の実施形態では、出力トランジスタ２１０および接地トランジスタ２２０は、両方ともＮＭＯＳトランジスタである。出力トランジスタ２１０は、ドレインおよびソースを有し、ドレインは出力端子Ｏｕｔに接続されてＬＥＤに更に接続され（図示されていない）、ソースはノードＰに接続される。接地トランジスタは、ドレイン、ソース、およびゲートを有し、図２に表されるように、ドレインはノードＰに接続され、ソースは接地され、ゲートはバイアス電圧Ｖ＿Ｇに接続される。

本発明のオペアンプ２３０は、駆動信号Ｓを受信するように用いられ、トランジスタ２２０が線形領域で常時動作するようにする。この発明では、オペアンプ２３０は、入力段２３２および出力段２３４の２つの２段に分けることができる。入力段２３２は、駆動信号Ｓおよびフィードバック信号（ノードＰからの）を受信するのに用いられる。出力段２３４は、出力トランジスタ２１０のゲートに接続される。入力段２３２は、出力端子Ａおよび出力端子Ｂを含む。図１を参照に、従来技術では、オペアンプが負のフィードバック構成で動作された時、オペアンプの一方の入力端子は駆動信号を受信するように用いられ、オペアンプの他方の入力端子はトランジスタによって提供されたフィードバック信号を受信するように用いられる。プロセスドリフトにより、オペアンプ２３０の２つの入力端子上の電圧が互いに同じであることは難しいため、ノードＰ上でバイアスの差が起こり、電流精度に影響を及ぼす。本発明のオペアンプ２３０は、その両入力端子に駆動信号Ｓを交互に受信させることで従来技術と異なる。本発明のオペアンプ２３０は、以下に更に詳述される。

上述のバイアスの差を抑えるために、本発明は、第１スイッチアセンブリ２４０および第２スイッチアセンブリ２５０を提供する。実施例では、第１スイッチアセンブリ２４０は、駆動信号Ｓ、ノードＰ、およびオペアンプ２３０の入力段２３２に接続され、第２スイッチアセンブリ２５０は、オペアンプ２３０の入力段２３２と出力段２３４との間に接続される。第１スイッチアセンブリ２４０は、駆動信号Ｓをオペアンプ２３０の１つの入力端子に提供し、ノードＰをオペアンプ２３０のもう１つの入力端子に接続するように用いられることができる。第１スイッチユニットアセンブリ２４０では、ノードＳおよびノードＰは、オペアンプ２３０の入力段２３２の２つの入力端子に交換可能に接続されることができる。第２スイッチアセンブリ２５０は、第１スイッチアセンブリ２４０とともに動作し、入力段２３２の入力端子の極性を同期切替するため、オペアンプ２３０に負のフィードバックモードで常時動作するようにさせる。具体的に言えば、実施形態では、第１スイッチアセンブリ２４０および第２スイッチアセンブリ２５０によって、本発明のＬＥＤ駆動回路２００は、第１モードおよび第２モードの２つのモードで動作することができる。

第１モードでは、第１スイッチアセンブリ２４０は、駆動信号Ｓをオペアンプ２３０の入力端子Ａに提供し、ノードＰをオペアンプ２３０の入力端子Ｂに接続する。この実施形態では、オペアンプ２３０および出力トランジスタ２１０は、図１に示されるように同じ方式で互いに接続され、第２スイッチアセンブリ２５０は、オペアンプ２３０の入力端子の極性を変える必要がない。この時、入力端子Ａの極性は正であり、入力端子Ｂの極性は負である。

相対的に、第２モードでは、第１スイッチアセンブリ２４０は、駆動信号Ｓをオペアンプ２３０の入力端子Ａに提供し、ノードＰをオペアンプ２３０の入力端子Ａに接続する。この実施形態では、オペアンプ２３０および出力トランジスタ２１０は、図１と異なる方式で互いに接続される。負のフィードバック構成を維持するために、第２スイッチアセンブリ２５０は、オペアンプ２３０の入力端子の極性を変えなければならない。この状況では、入力端子Ａの極性は負であり、入力端子Ｂの極性は正である。

第１スイッチアセンブリ２４０および第２スイッチアセンブリ２５０が正確に動作するように、本発明のＬＥＤ駆動回路は、スイッチ制御器２６０を更に含む。本発明のスイッチ制御器２６０は、第１スイッチアセンブリ２４０と第２スイッチアセンブリ２５０間の動作を調整するだけでなく、第１スイッチアセンブリ２４０と第２スイッチアセンブリ２５０のスイッチング周波数も制御することができる。当業者は、ＬＥＤ駆動装置２００の構成要素の規格（例えば、応答時間）に基づいて好適なスイッチング周波数を設定することができるため、スイッチング周波数の設定と関連する詳細はここでは更に述べられない。

この発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は、これらを限定するものではないことは理解される。逆に、種々の変更及び同様の配置をカバーするものである（当業者には明白なように）。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。

１００、２００ＬＥＤ駆動回路
１１０、２１０出力トランジスタ
１２０、２２０接地トランジスタ
１３０、２３０オペアンプ
２４０第１スイッチアセンブリ
２５０第２スイッチアセンブリ
２６０スイッチ制御器
Ｏｕｔ出力端子
Ｐノード
Ｖ＿Ｇ定電圧
Ｓ駆動信号
Ａ、Ｂ入力端子

Claims

ＬＥＤ駆動回路であって、
ＬＥＤに接続されたドレイン、ゲート、およびソースを有する出力トランジスタ、
前記出力トランジスタのソースに接続されたノード、
前記ノードに接続されたドレイン、および接地に接続されたソースを有する接地トランジスタ、
駆動信号およびフィードバック信号を受信し、第１入力端子と第２入力端子を含む入力段、および
出力信号を前記出力トランジスタのゲートに提供する出力段を含むオペアンプ、および
前記駆動信号、前記フィードバック信号、および前記オペアンプの入力段に接続され、前記駆動信号を前記オペアンプの前記第１入力端子および前記第２入力端子の一方に提供し、前記ノードを前記オペアンプの前記第１入力端子および前記第２入力端子の他方に接続する第１スイッチアセンブリを含むＬＥＤ駆動回路。
前記オペアンプの前記入力段と前記出力段との間に接続され、前記出力信号と対応する前記入力段の極性を切り換える第２スイッチアセンブリを更に含む請求項１に記載のＬＥＤ駆動回路。
前記第１スイッチアセンブリが前記駆動信号を前記オペアンプの前記第１入力端子に提供した時、前記第２スイッチアセンブリは、前記入力段によって出力された前記駆動信号の極性を維持し、前記第１スイッチアセンブリが前記駆動信号を前記オペアンプの前記第２入力端子に提供した時、前記第２スイッチアセンブリは、前記入力段によって出力された前記駆動信号の極性を変える請求項２に記載のＬＥＤ駆動回路。
前記第１スイッチアセンブリおよび第２スイッチアセンブリのスイッチング周波数を制御するスイッチ制御器を更に含む請求項１に記載のＬＥＤ駆動回路。
前記出力トランジスタは、Ｎチャネル金属酸化膜半導体電界効果トランジスタである請求項１に記載のＬＥＤ駆動回路。
前記接地トランジスタは、Ｎチャネル金属酸化膜半導体電界効果トランジスタである請求項１に記載のＬＥＤ駆動回路。
前記接地トランジスタのゲートは、バイアス電圧に接続される請求項１に記載のＬＥＤ駆動回路。