JP2014138042A - Semiconductor device, and method of manufacturing the same - Google Patents

Semiconductor device, and method of manufacturing the same Download PDF

Info

Publication number
JP2014138042A
JP2014138042A JP2013005049A JP2013005049A JP2014138042A JP 2014138042 A JP2014138042 A JP 2014138042A JP 2013005049 A JP2013005049 A JP 2013005049A JP 2013005049 A JP2013005049 A JP 2013005049A JP 2014138042 A JP2014138042 A JP 2014138042A
Authority
JP
Japan
Prior art keywords
dimples
semiconductor device
manufacturing
semiconductor element
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013005049A
Other languages
Japanese (ja)
Other versions
JP6045356B2 (en
Inventor
Shinichi Fukushima
真一 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013005049A priority Critical patent/JP6045356B2/en
Publication of JP2014138042A publication Critical patent/JP2014138042A/en
Application granted granted Critical
Publication of JP6045356B2 publication Critical patent/JP6045356B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of forming a plurality of desired dimples in a short cycle time.SOLUTION: A method of manufacturing a semiconductor device includes following steps of: (a) emitting laser light 21a from a laser oscillator 21; (b) branching the laser light 21a into a plurality of optical paths axial symmetrical about an optical axis of the laser light 21a, by using a beam splitter 22; and (c) guiding the laser light 21a branched into the plurality of optical paths while maintaining the axial symmetry by using a lens 23 and a movable lens 24, condensing it onto a surface of the heat sink 13, and forming a plurality of dimples 18 on the surface by using an interference pattern generated by the light condensation.

Description

本発明は、半導体素子と、当該半導体素子に接続される被接続部材と、これらを封止するモールド樹脂とを備える半導体装置及びその製造方法に関するものであり、特に、レーザ加工により、半導体素子及び被接続部材の少なくともいずれか一方の表面に複数のディンプルを形成するものである。   The present invention relates to a semiconductor device including a semiconductor element, a connected member connected to the semiconductor element, and a mold resin that seals the semiconductor element, and a method for manufacturing the semiconductor device. A plurality of dimples are formed on at least one surface of the connected member.

半導体素子、及び、当該半導体素子に接続される被接続部材(例えばリードフレーム等)と、モールド樹脂との密着性を高めるために、凹凸加工や粗化処理によって半導体素子及び被接続部材の表面に複数のディンプルを形成することが提案されている。なお、このようなディンプルは、予め設計した領域内に形成される必要がある。   In order to improve the adhesion between the semiconductor element and a member to be connected (for example, a lead frame) connected to the semiconductor element and the mold resin, the surface of the semiconductor element and the member to be connected is subjected to uneven processing or roughening treatment. It has been proposed to form a plurality of dimples. Such dimples need to be formed in a region designed in advance.

凹凸加工または粗化処理に関する従来の技術としては、凹凸パターンが形成された金型を、リードフレーム等の被加工面に対してプレスするディンプル加工やV溝加工など(以下「金型加工」と呼ぶ)がある。また、別の従来の技術としては、薬液を用いて被加工面を化学的に溶解する粗化加工など(以下「化学粗化」)がある。また、別の従来の技術としては、ブラスト手法、すなわちアルミナ、炭化ケイ素等の投射材を圧搾空気等で加速して被加工面に衝突させる手法を用いる粗化加工など(以下「機械粗化」)がある。   Conventional techniques related to unevenness processing or roughening treatment include dimple processing or V-groove processing for pressing a mold with an uneven pattern formed on a processing surface such as a lead frame (hereinafter referred to as “mold processing”). Called). As another conventional technique, there is a roughening process (hereinafter, “chemical roughening”) in which a work surface is chemically dissolved using a chemical solution. Another conventional technique is blasting, that is, roughing using a method in which a projection material such as alumina or silicon carbide is accelerated by compressed air or the like and collides with a work surface (hereinafter referred to as “mechanical roughing”). )

しかしながら、「金型加工」によれば、ランニングコストやタクト(工程作業時間)に優れるものの、加工する品種(製品)ごとに高価な金型を用意する必要があった。また、品種に応じて金型を交換する必要があり、その結果、重量物の入れ替え作業や金型の位置調整等に多くの時間を必要となるだけでなく、加工ロット間におけるバラツキの原因にもなっていた。また、ディンプル等のパターンにおいて僅かな変更を行う場合でも、金型メーカによる金型への追加工が必要となり、当該追加工に時間及びコストが掛かるという問題があった。さらに、モールド樹脂との密着性を高めようとして微細かつ高密度のディンプルやV字溝を金型に形成したとしても、金型の微細形状に対する被加工材の展性が足りないことから高密度なプレス加工が困難であり、必要なディンプルやV溝を精度よく形成することができなかった。また、反りが発生しやすい等の問題点もあった。   However, according to “mold processing”, although it is excellent in running cost and tact (process work time), it is necessary to prepare an expensive mold for each type (product) to be processed. In addition, it is necessary to change the mold according to the product type, and as a result, not only does it take a lot of time to replace heavy objects or adjust the position of the mold, but it also causes variations between processing lots. It was also. Further, even when a slight change is made in the pattern such as dimples, there is a problem that additional work on the mold by the mold maker is required, and this additional work takes time and cost. Furthermore, even if fine and high-density dimples or V-shaped grooves are formed in the mold in order to improve the adhesion to the mold resin, the workability of the work material to the fine shape of the mold is not sufficient. Pressing is difficult, and necessary dimples and V-grooves cannot be formed with high accuracy. In addition, there is a problem that warpage is likely to occur.

次に、「化学粗化」によれば、微細で複雑なディンプルを均一に形成することができるものの、一般的にスプレー方式や浸漬方式といった方式が用いられるため、選択的にディンプルを形成するための耐薬性のマスク材を、加工する品種ごとに用意する必要があった。また、沈殿やろ過、吸着、イオン交換といった純水を得るための水処理設備、劣化したイオン交換樹脂を再生させるための塩酸及び苛性ソーダ等を用いた再生処理設備、キレート剤による含有成分(金属)の回収といった廃水処理設備、及び、使用した廃液の保管設備等、といった大掛かりなインフラ設備が必要となり、コスト及び用地確保に問題があった。   Next, according to “chemical roughening”, although fine and complicated dimples can be uniformly formed, since a method such as a spray method or a dipping method is generally used, a dimple is selectively formed. It was necessary to prepare a chemical-resistant mask material for each type of processed material. In addition, water treatment facilities for obtaining pure water such as precipitation, filtration, adsorption, and ion exchange, regeneration treatment facilities using hydrochloric acid and caustic soda to regenerate deteriorated ion exchange resins, components contained by chelating agents (metals) Large-scale infrastructure facilities such as wastewater treatment facilities such as recovery of wastewater and storage facilities for used waste liquids are necessary, and there has been a problem in securing costs and land.

また、選択的に化学粗化を施すためには、ドライフィルムをラミネーターで貼り付け⇒パターンをレーザ露光⇒現像液スプレー⇒水洗⇒化学粗化⇒水洗⇒剥離液スプレー⇒水洗⇒(防錆処理+水洗)⇒エアーナイフ⇒乾燥といった多くのプロセスが一般的に必要であった。しかも、それに伴う薬液管理を行うための分析機器が必要となる結果、多くの装置や作業員、分析員等が必要となり時間及びコストが掛かるという問題があった。また、品質面においても、ウェットプロセスであることから、いわゆるウォーターマーク等の不具合が発生しやすいという問題があった。   In order to perform chemical roughening selectively, a dry film is pasted with a laminator ⇒ pattern laser exposure ⇒ developer spray ⇒ water washing ⇒ chemical roughening ⇒ water washing ⇒ stripping solution spray ⇒ water washing ⇒ (rust prevention treatment + Many processes such as washing with water ⇒ air knife ⇒ drying were generally required. In addition, as a result of the necessity of an analytical instrument for performing chemical solution management associated therewith, there has been a problem in that many devices, workers, analysts, etc. are required, which takes time and costs. Further, in terms of quality, since it is a wet process, there is a problem that problems such as a so-called watermark are likely to occur.

次に、「機械粗化」によれば、比較的微細で複雑なディンプルを形成することができるものの、選択的にディンプルを形成するための耐摩耗性の厚いマスク材を、加工する品種ごとに用意する必要があった。また、「化学粗化」と同様に、大掛かりなインフラ設備及び分析機器などが必要であるとともに、ウォーターマーク等の不具合が発生しやすいという問題があった。さらに、機械粗化に固有の問題として、酸化アルミニウムや炭化ケイ素といった投射材が被加工面に突き刺さったまま残留してしまう問題や、強い反りが発生しやすいといった問題があった。   Next, according to "mechanical roughening", although relatively fine and complex dimples can be formed, a mask material having a high wear resistance for selectively forming dimples is processed for each type of product to be processed. It was necessary to prepare. In addition, as with “chemical roughening”, large-scale infrastructure facilities and analytical equipment are required, and problems such as watermarks are likely to occur. Further, as problems inherent to mechanical roughening, there are problems that a projection material such as aluminum oxide and silicon carbide remains on the surface to be processed and that a strong warp tends to occur.

そこで、以上の技術とは別の技術として、レーザ光を照射することにより生じる熱的作用を利用してディンプル(溝)等を形成する技術が、例えば特許文献1〜4において提案されている。例えば、レーザスポット径をレンズで絞り、ガルバノミラー等を用いてレーザスポットを被加工面に走査させることによって、ディンプル(溝)等を形成する。   Therefore, as a technique different from the above technique, for example, Patent Documents 1 to 4 propose a technique for forming dimples (grooves) or the like using a thermal action generated by irradiating laser light. For example, a dimple (groove) or the like is formed by narrowing the laser spot diameter with a lens and scanning the surface to be processed with a galvano mirror or the like.

このようなレーザ加工によれば、品種ごとに、レーザを操作する制御プログラムを変更すればよいので、品種ごとの金型やマスク材が不要となる。また、材料の展性等の影響がなくディンプルを高密度及び高精度に形成することができることから、半導体素子等とモールド樹脂との間の密着力を高めることできる。さらに、化学粗化や機械粗化で要するインフラ設備及び分析機器が不要であることから、装置に必要なスペースが小さくて済むなどという特徴もある。   According to such laser processing, it is only necessary to change the control program for operating the laser for each type, so that a mold or mask material for each type is not required. In addition, since the dimples can be formed with high density and high accuracy without being affected by the malleability of the material, the adhesion between the semiconductor element and the mold resin can be increased. Furthermore, since infrastructure equipment and analysis equipment required for chemical roughening and mechanical roughening are unnecessary, there is a feature that a space required for the apparatus can be reduced.

特許第3682369号公報Japanese Patent No. 3682369 特許第4472773号公報Japanese Patent No. 4472773 特開平8−236674号公報JP-A-8-236684 特開平7−326699号公報JP 7-326699 A

しかしながら、レーザ加工を用いる方式において、高いアンカー効果が得られるようなディンプル(溝)を、短いタクトで多数形成するためには、レーザ加工装置にコストがかかるという問題があった。   However, in the system using laser processing, there is a problem that the laser processing apparatus is expensive in order to form a large number of dimples (grooves) that can obtain a high anchor effect with a short tact.

具体的には、ディンプルによって高いアンカー効果を得るためには、条件として(a)ディンプルのアスペクト比(=ディンプルの深さ/ディンプルの径)を大きくすることと、(b)ディンプルの密度(=ディンプルの開口面積/(ディンプルの開口面積+ディンプルが形成されていない領域の面積))を高くすることとが必要となる。   Specifically, in order to obtain a high anchor effect by dimples, (a) increasing the dimple aspect ratio (= dimple depth / dimple diameter) and (b) dimple density (= It is necessary to increase the dimple opening area / (dimple opening area + area of the region where no dimples are formed).

しかしながら、レーザ光をレンズ等で十分に絞ったとしても、そのスポット径は数十ミクロン〜数ミリ程度であり比較的大きいことから、それとほぼ同じ形状に形成されるディンプルの径も比較的大きいものとなっている。そのため、短いタクトを維持しつつ、条件(a)を満たすためには、短いタクトでディンプルを深く形成する必要があるので、複数のレーザ加工装置による並列処理、または、加工能力が高いが高価な高出力レーザ装置が必要であった。また、条件(b)においても、ディンプルの高密度化と、タクトの増大とは比例関係にあるため、短いタクトを維持しつつ、条件(b)を満たすためには、複数のレーザ加工装置による並列処理、または、加工能力が高いが高価な高出力レーザ装置が必要であった。   However, even if the laser beam is sufficiently narrowed with a lens or the like, the spot diameter is about several tens of microns to several millimeters and is relatively large. Therefore, the diameter of the dimple formed in substantially the same shape is relatively large. It has become. Therefore, in order to satisfy the condition (a) while maintaining a short tact, it is necessary to form dimples deeply with a short tact. Therefore, parallel processing by a plurality of laser processing apparatuses or high processing capability is expensive but expensive. A high power laser device was required. Also, in condition (b), since the density of dimples and the increase in tact are proportional to each other, in order to satisfy condition (b) while maintaining a short tact, a plurality of laser processing apparatuses are used. Parallel processing or a high-power laser device with high processing capability but high cost is required.

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、短いタクトで所望のディンプルを複数形成することが可能な技術を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and an object thereof is to provide a technique capable of forming a plurality of desired dimples with a short tact.

本発明に係る半導体装置の製造方法は、半導体素子と、前記半導体素子に接続される被接続部材と、前記半導体素子及び前記被接続部材を封止するモールド樹脂とを備える半導体装置の製造方法であって、(a)レーザ発振器からレーザ光を出射する工程と、(b)前記レーザ光を、ビームスプリッターを用いて、前記レーザ光の光軸に関して軸対称である複数の光路に分岐する工程と、(c)前記複数の光路に分岐されたレーザ光を、レンズを用いて、前記軸対称を維持しつつ導光し、前記半導体素子及び前記被接続部材の少なくともいずれか一方の表面に集光させ、当該集光によって発生する干渉パターンを用いて当該表面に複数のディンプルを形成する工程とを備える。   A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device comprising a semiconductor element, a connected member connected to the semiconductor element, and a mold resin that seals the semiconductor element and the connected member. And (a) a step of emitting laser light from a laser oscillator, and (b) a step of branching the laser light into a plurality of optical paths that are axially symmetric with respect to the optical axis of the laser light using a beam splitter. (C) The laser beam branched into the plurality of optical paths is guided using a lens while maintaining the axial symmetry, and is condensed on the surface of at least one of the semiconductor element and the connected member. And forming a plurality of dimples on the surface using an interference pattern generated by the light collection.

本発明によれば、分岐されたレーザ光を、半導体素子及び被接続部材の少なくともいずれか一方の表面に集光させ、それにより発生する干渉パターンを用いて当該表面に複数のディンプルを形成する。したがって、径が小さい複数のディンプルを並列処理で形成することができるので、これらを短いタクトで形成することができる。   According to the present invention, the branched laser light is condensed on the surface of at least one of the semiconductor element and the connected member, and a plurality of dimples are formed on the surface using the interference pattern generated thereby. Therefore, since a plurality of dimples having a small diameter can be formed by parallel processing, these can be formed with a short tact.

実施の形態1に係る半導体装置の構成を示す断面図である。1 is a cross-sectional view showing a configuration of a semiconductor device according to a first embodiment. 実施の形態1に係る半導体装置の製造方法を示す斜視図である。FIG. 6 is a perspective view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態1に係る半導体装置の製造方法により製造されたヒートシンクを示す図である。3 is a diagram showing a heat sink manufactured by the method of manufacturing a semiconductor device according to the first embodiment. FIG. ディンプルによるアンカー効果の評価結果を示す図である。It is a figure which shows the evaluation result of the anchor effect by a dimple. ディンプルによるロウ部材の停留効果の評価結果を示す図である。It is a figure which shows the evaluation result of the retention effect of the brazing member by a dimple. バリの発生を抑制するための評価結果を示す図である。It is a figure which shows the evaluation result for suppressing generation | occurrence | production of a burr | flash. 変形例に係る半導体装置の製造方法により製造された半導体素子を示す図である。It is a figure which shows the semiconductor element manufactured by the manufacturing method of the semiconductor device which concerns on a modification.

<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置1の構成を示す断面図である。この半導体装置1は、半導体素子11と、当該半導体素子11に接続される被接続部材(ここでは半導体素子11と電気的に接続されるリードフレーム12a,12b、及び、半導体素子11と熱的に接続されて半導体素子11の熱を放熱するヒートシンク13)と、半導体素子11及び当該被接続部材を封止するモールド樹脂14とを備えて構成されている。
<Embodiment 1>
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device 1 according to Embodiment 1 of the present invention. The semiconductor device 1 includes a semiconductor element 11 and a connected member connected to the semiconductor element 11 (here, lead frames 12a and 12b electrically connected to the semiconductor element 11 and the semiconductor element 11 thermally. The heat sink 13 is connected to dissipate heat from the semiconductor element 11, and the mold resin 14 seals the semiconductor element 11 and the connected member.

本実施の形態1では、半導体素子11の上面は、ロウ部材であるハンダ層15を介してリードフレーム12aに接続(接合)されているとともに、ワイヤー16を介してリードフレーム12bと接続されている。また、半導体素子11の下面は、ロウ部材であるハンダ層17を介してヒートシンク13に接続されている。また、ヒートシンク13は、平面視において四角形状を有しており、その周縁部(エッジ部)には後述するディンプルが形成されている。   In the first embodiment, the upper surface of the semiconductor element 11 is connected (joined) to the lead frame 12a via a solder layer 15 that is a brazing member, and is connected to the lead frame 12b via a wire 16. . The lower surface of the semiconductor element 11 is connected to the heat sink 13 through a solder layer 17 that is a brazing member. Further, the heat sink 13 has a quadrangular shape in plan view, and dimples to be described later are formed on the peripheral edge portion (edge portion) thereof.

次に、各構成要素の材料について説明する。半導体素子11としては、一般的に用いられるケイ素のほか、炭化ケイ素、窒化ガリウム、酸化ガリウム等が適用される。ここでは、半導体素子11は、炭化ケイ素から構成されているものとして説明する。   Next, the material of each component will be described. As the semiconductor element 11, silicon carbide, gallium nitride, gallium oxide, or the like is used in addition to silicon that is generally used. Here, the semiconductor element 11 is demonstrated as what is comprised from silicon carbide.

リードフレーム12a,12bとしては、Cu(無酸素銅)のほか、Cu−Fe−P、Cu−Fe−Zn−P、Cu−Ni−Si−Mg、Cu−Ni−Si−Sn−Zn、Cu−Cr−Sn−Zn、Fe−Ni等が適用される。ここでは、リードフレーム12a,12bは、Cu(無酸素銅)から構成されている場合を例に説明する。   The lead frames 12a and 12b include Cu (oxygen-free copper), Cu-Fe-P, Cu-Fe-Zn-P, Cu-Ni-Si-Mg, Cu-Ni-Si-Sn-Zn, Cu -Cr-Sn-Zn, Fe-Ni, etc. are applied. Here, the case where the lead frames 12a and 12b are made of Cu (oxygen-free copper) will be described as an example.

ヒートシンク13としては、Cu(無酸素銅)、Al(アルミニウム)、W、Mo、Cu−Mo、Cu−W等の金属のほか、メタライズしたAlN、Alなどのセラミックス等が適用される。ここでは、ヒートシンク13は、Cu(無酸素銅)から構成されている場合を例に説明する。 As the heat sink 13, in addition to metals such as Cu (oxygen-free copper), Al (aluminum), W, Mo, Cu—Mo, and Cu—W, ceramics such as metallized AlN and Al 2 O 3 are applied. . Here, a case where the heat sink 13 is made of Cu (oxygen-free copper) will be described as an example.

モールド樹脂14としては、エポキシ樹脂のほか、ポリイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂等が適用される。なお、モールド樹脂14の充填剤として、アルミナ、シリカ、窒化ケイ素、窒化ホウ素、酸化チタン、炭化ケイ素等が適用されてもよい。   As the mold resin 14, an epoxy resin, a polyimide resin, a phenol resin, an unsaturated polyester resin, or the like is applied. Note that alumina, silica, silicon nitride, boron nitride, titanium oxide, silicon carbide, or the like may be applied as a filler for the mold resin 14.

ハンダ層15,17としては、Sn−Ag−Cu、Sn−Ag−Sb、Sn−Cu、Sn−Sb、Bi−Sn、Sn−In、Sn−Ag、Sn−Pb、Pb−Sn−Sb、Sn−Pb−Bi、Sn−Pb−Cu、Sn−Pb−Ag、Pb−Ag等が適用される。ワイヤー16としては、Au(金)、Cu(銅)、Al(アルミニウム)等が適用される。   As the solder layers 15 and 17, Sn—Ag—Cu, Sn—Ag—Sb, Sn—Cu, Sn—Sb, Bi—Sn, Sn—In, Sn—Ag, Sn—Pb, Pb—Sn—Sb, Sn-Pb-Bi, Sn-Pb-Cu, Sn-Pb-Ag, Pb-Ag, or the like is applied. As the wire 16, Au (gold), Cu (copper), Al (aluminum), or the like is applied.

<製造方法>
次に、本実施の形態1に係る半導体装置の製造方法に関して、被加工物の表面にディンプルを形成する方法について説明する。ここでは、被加工物は、ヒートシンク13であるものとして説明する。
<Manufacturing method>
Next, regarding the method for manufacturing the semiconductor device according to the first embodiment, a method for forming dimples on the surface of a workpiece will be described. Here, description will be made assuming that the workpiece is the heat sink 13.

図2は、ヒートシンク13の表面にディンプル18を形成するレーザ加工装置2の構成を示す斜視図である。このレーザ加工装置2は、レーザ発振器21と、ビームスプリッター22と、レンズ(ここではレンズ23及び可動レンズ24)と、ヒートシンク13が載置されるステージ25とを備えて構成されている。   FIG. 2 is a perspective view showing the configuration of the laser processing apparatus 2 that forms the dimples 18 on the surface of the heat sink 13. The laser processing apparatus 2 includes a laser oscillator 21, a beam splitter 22, lenses (here, a lens 23 and a movable lens 24), and a stage 25 on which the heat sink 13 is placed.

レーザ発振器21は、パルス光を発生することによってレーザ光21aを出射する。レーザ発振器21が出射するレーザ光21aの波長については被加工物の反射率に応じて選定すべきである。例えば、本実施の形態1のように、被加工物が無酸素銅から構成されている場合には、赤〜線赤光に対する無酸素銅の反射率が高いため、レーザ光21aには、波長が533nm以下のものを用いることが好ましい。また、詳細については後述するが、バリ(金属異物)の発生を抑えることができるように、レーザ発振器21が発生するパルス光のパルス幅としては、ピコ秒〜フェムト秒であることが好ましい。   The laser oscillator 21 emits laser light 21a by generating pulsed light. The wavelength of the laser beam 21a emitted from the laser oscillator 21 should be selected according to the reflectance of the workpiece. For example, when the workpiece is made of oxygen-free copper as in the first embodiment, since the reflectance of oxygen-free copper with respect to red to line red light is high, the laser beam 21a has a wavelength Is preferably 533 nm or less. Although details will be described later, the pulse width of the pulsed light generated by the laser oscillator 21 is preferably picoseconds to femtoseconds so that generation of burrs (metal foreign matter) can be suppressed.

レーザ発振器21から出射されたレーザ光21aは、ビームスプリッター22に入射される。なお、レーザ光21aの光軸とビームスプリッター22の光軸とが一致し、かつ、レーザ光21aの入射方向とビームスプリッター22の入射面とが垂直となるように、レーザ発振器21及びビームスプリッター22の位置が調整されている。   Laser light 21 a emitted from the laser oscillator 21 is incident on the beam splitter 22. The laser oscillator 21 and the beam splitter 22 are arranged so that the optical axis of the laser beam 21a and the optical axis of the beam splitter 22 coincide with each other and the incident direction of the laser beam 21a and the incident surface of the beam splitter 22 are perpendicular to each other. The position of is adjusted.

ビームスプリッター22は、レーザ発振器21から出射されたレーザ光21aを、レーザ光21aの光軸に関して軸対称である複数の光路(ここでは4つの光路)に分岐する。このビームスプリッター22には、例えば、表面に回折格子のパターンが形成された光透過部材を有し、その回折によって光を分岐する回折型ビームスプリッターが適用される。ビームスプリッター22の分岐数(光路の数)としては3〜4程度が好ましく、各分岐光22aの強度は均等であることが好ましい。   The beam splitter 22 branches the laser light 21a emitted from the laser oscillator 21 into a plurality of optical paths (here, four optical paths) that are axially symmetric with respect to the optical axis of the laser light 21a. For example, a diffractive beam splitter that has a light transmission member having a diffraction grating pattern formed on the surface thereof and divides light by the diffraction is applied to the beam splitter 22. The number of branches (number of optical paths) of the beam splitter 22 is preferably about 3 to 4, and the intensity of each branched light 22a is preferably equal.

以下の説明においては、ビームスプリッター22によって分岐された複数の光路のそれぞれのレーザ光21aを「分岐光22a」と呼ぶ。   In the following description, each laser beam 21a of a plurality of optical paths branched by the beam splitter 22 is referred to as “branched light 22a”.

レンズ(レンズ23及び可動レンズ24)は、複数の分岐光22aを、ヒートシンク13の表面において一点状に重ねて集光する。   The lenses (the lens 23 and the movable lens 24) collect a plurality of branched lights 22a by overlapping them on the surface of the heat sink 13 in a single point.

具体的には、レンズ23は、複数の分岐光22aの光路を、レーザ光21aの光軸と平行にする。そして、可動レンズ24は、レンズ23からの複数の分岐光22aを、ヒートシンク13の表面のうちディンプルを形成したい箇所において一点状に重ねて集光する。なお、可動レンズ24は、ヒートシンク13などの被加工物の厚さに柔軟に対応することができるように、図2に示される矢印Aの方向に移動自在となっている。   Specifically, the lens 23 makes the optical paths of the plurality of branched lights 22a parallel to the optical axis of the laser light 21a. Then, the movable lens 24 condenses the plurality of branched lights 22a from the lens 23 in a single spot on the surface of the heat sink 13 where the dimples are to be formed. The movable lens 24 is movable in the direction of arrow A shown in FIG. 2 so that it can flexibly correspond to the thickness of the workpiece such as the heat sink 13.

レンズ23及び可動レンズ24により、複数の分岐光22aが一点状に重ねられたヒートシンク13の箇所(以下「レーザスポット27」と呼ぶこともある)では、当該複数の分岐光22aは相互に干渉し、レーザスポット27よりもサイズが小さい複数の明暗部分を含む干渉パターンが発生する。この干渉パターンを用いることにより、複数の明部分とほぼ同じ形状の複数のディンプル18が、ヒートシンク13の表面(レーザスポット27)にほぼ同時に形成される。すなわち、複数のディンプル18が並列処理で形成される。   At the location of the heat sink 13 (hereinafter also referred to as “laser spot 27”) where the plurality of branched lights 22a are superimposed in a single point by the lens 23 and the movable lens 24, the plurality of branched lights 22a interfere with each other. Then, an interference pattern including a plurality of bright and dark portions smaller in size than the laser spot 27 is generated. By using this interference pattern, a plurality of dimples 18 having substantially the same shape as the plurality of bright portions are formed almost simultaneously on the surface of the heat sink 13 (laser spot 27). That is, a plurality of dimples 18 are formed by parallel processing.

なお、ここでは、干渉パターンとして、複数の明部分が格子状に配列され、その各々が丸形状を有するパターンを用いるものとする。このような製造方法によれば、各分岐光22a(レーザ光21a)口径よりも径が小さい複数のディンプル18を、並列処理でヒートシンク13の表面に形成することができる。   Here, as the interference pattern, a pattern in which a plurality of bright portions are arranged in a grid and each has a round shape is used. According to such a manufacturing method, a plurality of dimples 18 having a diameter smaller than the diameter of each branched light 22a (laser light 21a) can be formed on the surface of the heat sink 13 by parallel processing.

なお、ビームスプリッター22による分岐から集光までの各分岐光22aの光強度、偏光角及び光路長は、それぞれ精度よく揃えられることが必要である。特に、光路長がずれた場合には、ビームスプリッター22により分岐した光を集光させても、ディンプル形成に必要な干渉が生じないことがあるので、各分岐光22aの光路長を精度よく揃えることが必要である。このことは、パルス幅が狭い(例えばパルス幅がピコ秒〜フェムト秒程度である)レーザ光21aを用いる場合には、特に重要である。   It should be noted that the light intensity, the polarization angle, and the optical path length of each branched light 22a from branching to condensing by the beam splitter 22 must be aligned with high accuracy. In particular, when the optical path length is deviated, the interference required for dimple formation may not occur even if the light branched by the beam splitter 22 is collected. Therefore, the optical path lengths of the branched lights 22a are accurately aligned. It is necessary. This is particularly important when using laser light 21a having a narrow pulse width (for example, the pulse width is about picosecond to femtosecond).

そこで、本実施の形態1では、複数の分岐光22aを、上述した軸対称を維持しつつ導光し、ヒートシンク13の表面において一点状に重ねて集光するように、レンズ23及び可動レンズ24が配置されている。具体的には、レンズ23及び可動レンズ24のそれぞれに、軸対称の形状を有するレンズを用い、複数の分岐光22aが、各レンズの軸を中心とする同一円周上を透過するように、レンズ23及び可動レンズ24を配置している。このように配置することにより、各分岐光22aがレンズを通る部分の厚みを同一にすることができる、すなわち、各分岐光22aがレンズ媒体中を伝播する距離を同一にすることができるので、各分岐光22aの光路長を精度よく揃えることが可能となる。   Therefore, in the first embodiment, the lens 23 and the movable lens 24 are so guided that the plurality of branched lights 22a are guided while maintaining the above-described axial symmetry and are superimposed on the surface of the heat sink 13 in a single point. Is arranged. Specifically, a lens having an axially symmetric shape is used for each of the lens 23 and the movable lens 24, and a plurality of branched light beams 22a are transmitted on the same circumference around the axis of each lens. A lens 23 and a movable lens 24 are arranged. By arranging in this way, the thickness of the portion where each branched light 22a passes through the lens can be made the same, that is, the distance that each branched light 22a propagates in the lens medium can be made the same. It is possible to accurately align the optical path lengths of the branched lights 22a.

なお、ディンプル18同士のピッチ(干渉パターンの明部同士のピッチ)をd、分岐光22aの波長をλ、分岐光22aの被加工物の表面に対する入射角をθとした場合には、ピッチdは、次式(1)のように表される。   If the pitch between the dimples 18 (the pitch between the bright portions of the interference pattern) is d, the wavelength of the branched light 22a is λ, and the incident angle of the branched light 22a with respect to the surface of the workpiece is θ, the pitch d Is expressed by the following equation (1).

Figure 2014138042
Figure 2014138042

したがって、ディンプル18同士のピッチを小さくするためには、入射角θを小さくする(各分岐光22aの進行方向同士がなす角度を小さくする)か、分岐光22aの波長を小さくすればよい。   Therefore, in order to reduce the pitch between the dimples 18, the incident angle θ may be reduced (the angle formed by the traveling directions of the branched lights 22a is reduced) or the wavelength of the branched light 22a may be reduced.

なお、レンズ23としては、単色収差を低減可能に、複数のレンズを組み合わせて構成してもよく、あるいは、軸方向の位置ズレの影響を低減可能に、テレセントリックレンズを適用してもよい。なお、可動レンズ24についても同様に複数のレンズを組み合わせて構成してもよく、あるいは、テレセントリックレンズを適用してもよい。また、上述のようにパルス幅が比較的小さい光を用いてミラー等を使用する場合には、群遅延分散制御を目的としてコーティング等を施したミラー等を使用することが好ましい。   The lens 23 may be configured by combining a plurality of lenses so that monochromatic aberration can be reduced, or a telecentric lens may be applied so as to reduce the influence of axial positional deviation. Similarly, the movable lens 24 may be configured by combining a plurality of lenses, or a telecentric lens may be applied. Further, when a mirror or the like is used using light having a relatively small pulse width as described above, it is preferable to use a mirror or the like that has been coated for the purpose of group delay dispersion control.

ステージ25は、ヒートシンク13を図2に示される矢印B,Cの方向に移動自在となっている。ここでは、一点状のレーザスポット27がヒートシンク13の周縁部を通過するように、ヒートシンク13が載置されたステージ25を移動させる。この移動により、ヒートシンク13の周縁部に複数のディンプル18が形成される。   The stage 25 can move the heat sink 13 in the directions of arrows B and C shown in FIG. Here, the stage 25 on which the heat sink 13 is placed is moved so that the one-point laser spot 27 passes through the peripheral edge of the heat sink 13. By this movement, a plurality of dimples 18 are formed at the peripheral edge of the heat sink 13.

なお、ここでは、レーザ光21a(分岐光22a)の光路を固定し、被加工物を移動させる走査方式について説明した。しかしこれに限ったものではなく、被加工物を固定し、レーザ光21a(分岐光22a)の光路をガルバノミラー等で移動させる走査方式を用いてもよい。   Here, the scanning method in which the optical path of the laser beam 21a (branched light 22a) is fixed and the workpiece is moved has been described. However, the present invention is not limited to this, and a scanning method may be used in which a workpiece is fixed and the optical path of the laser light 21a (branched light 22a) is moved by a galvanometer mirror or the like.

以上のような本実施の形態1に係る半導体装置の製造方法によれば、分岐されたレーザ光21aを、被接続部材(ここではヒートシンク13)の表面に集光させ、それにより発生する干渉パターンを用いて当該表面に複数のディンプル18を形成する。したがって、複数のディンプル18を並列処理で形成することができるので、これらを短い時間で形成することができる。また、従来のディンプルよりも小さい径のディンプル18を形成することができることから、ディンプルを深く形成しなくても、ディンプルのアスペクト比(=ディンプルの深さ/ディンプルの径)を大きくすることができる。したがって、この観点からも、適切な形状を有する複数のディンプル18を、短い時間で形成することができる。以上の結果、本実施の形態1に係る半導体装置の製造方法によれば、並列処理を行うための複数のレーザ加工装置、または、高価な高出力レーザ装置を用いなくても、タクトを短くすることができる。   According to the manufacturing method of the semiconductor device according to the first embodiment as described above, the branched laser beam 21a is condensed on the surface of the connected member (here, the heat sink 13), and the interference pattern generated thereby. Are used to form a plurality of dimples 18 on the surface. Therefore, since the plurality of dimples 18 can be formed by parallel processing, these can be formed in a short time. Further, since the dimple 18 having a smaller diameter than the conventional dimple can be formed, the dimple aspect ratio (= dimple depth / dimple diameter) can be increased without forming the dimple deeply. . Therefore, also from this viewpoint, the plurality of dimples 18 having an appropriate shape can be formed in a short time. As a result, according to the semiconductor device manufacturing method of the first embodiment, the tact time can be shortened without using a plurality of laser processing apparatuses for performing parallel processing or an expensive high-power laser apparatus. be able to.

図3は、上述の製造方法によって製造されたヒートシンク13を示す図であり、図3(a)、図3(b)及び図3(c)は、当該ヒートシンク13の平面図、拡大平面図及び拡大断面図にそれぞれ対応している。   FIG. 3 is a diagram illustrating the heat sink 13 manufactured by the above-described manufacturing method. FIGS. 3A, 3B, and 3C are a plan view, an enlarged plan view, and a plan view of the heat sink 13, respectively. Each corresponds to an enlarged sectional view.

図3に示すような、複数のディンプル18が形成されたヒートシンク13を備える半導体装置1(図1)では、ディンプル18内に入り込んだモールド樹脂14のアンカー効果により、ヒートシンク13とモールド樹脂14との密着性が向上する。したがって、応力耐性が高められた半導体装置1を実現することができる。また、本実施の形態1に係る半導体装置1は、炭化ケイ素から構成される半導体素子11(図1)を備えることから、シリコンから構成される半導体素子を備える半導体装置よりも動作温度を高くすることができる。   In the semiconductor device 1 (FIG. 1) including the heat sink 13 in which a plurality of dimples 18 are formed as shown in FIG. 3, due to the anchor effect of the mold resin 14 that has entered the dimple 18, Adhesion is improved. Therefore, the semiconductor device 1 with improved stress resistance can be realized. Moreover, since the semiconductor device 1 according to the first embodiment includes the semiconductor element 11 (FIG. 1) composed of silicon carbide, the operating temperature is made higher than that of the semiconductor device including the semiconductor element composed of silicon. be able to.

なお、ディンプル18が形成されたヒートシンク13の周縁部からモールド樹脂14が剥離する大半は、周縁部の角部分に生じた微小な剥離が、周縁部の他の部分に徐々に進展していくことが原因で発生していることが調査により分かった。そこで、図3に示されるように、周縁部(所定領域)の内縁(境界)は、滑らかな曲線13aにより画定されることが好ましい。このようにディンプル18を形成すれば、例えば周縁部の角部分がR形状13bに置き換わるので、耐剥離性を高めることができる。   In most cases where the mold resin 14 is peeled off from the peripheral portion of the heat sink 13 on which the dimples 18 are formed, minute peeling generated at the corners of the peripheral portion gradually progresses to other portions of the peripheral portion. It was found by the investigation that it was caused by Therefore, as shown in FIG. 3, the inner edge (boundary) of the peripheral edge (predetermined region) is preferably defined by a smooth curve 13a. If the dimple 18 is formed in this way, for example, the corner portion of the peripheral portion is replaced with the R shape 13b, and thus the peel resistance can be improved.

また、上述したように、複数のディンプル18によれば、モールド樹脂14がヒートシンク13に密着する密着性を向上させることができる。その一方で、製造の際には溶解されて液状となっているハンダ層17のロウ部材が、複数のディンプル18が形成された領域では濡れ難い、すなわち、ロウ部材の濡れ性が低いことが調査により分かった。そこで、図3に示されるように、複数のディンプル18は、ヒートシンク13の表面のうち、ハンダ層17と接合される接合領域13cを囲み、かつそれと隣接する外周部に形成されることが好ましい。   In addition, as described above, according to the plurality of dimples 18, it is possible to improve the adhesion that the mold resin 14 adheres to the heat sink 13. On the other hand, it is investigated that the solder member of the solder layer 17 that has been dissolved and is liquid during manufacture is difficult to wet in the region where the plurality of dimples 18 are formed, that is, the wettability of the solder member is low. I understood. Therefore, as shown in FIG. 3, it is preferable that the plurality of dimples 18 surround the bonding region 13 c to be bonded to the solder layer 17 on the surface of the heat sink 13 and be formed on the outer peripheral portion adjacent to the bonding region 13 c.

このようにディンプル18を形成すれば、外周部においては、モールド樹脂14とヒートシンク13との密着性を高めることができ、一方、接合領域13cにおいては、ハンダ層17(ロウ部材)のヒートシンク13への濡れ性を維持することができるので、ハンダ層17とヒートシンク13との密着力(接合性)を確保することができる。その結果、ヒートシンク13による放熱が確実に行われる半導体装置1を実現することができる。また、複数のディンプル18を、接合領域13cを囲み、かつそれと隣接する外周部に形成することにより、製造の際に溶解された液状のロウ部材が、接合領域13cから外に漏れて接合領域13cにて不足するのを抑制することができる。すなわち、接合領域13c内にロウ部材を停留させることができることから、ハンダ層17にボイドが発生してしまうのを抑制することができる。この観点からも、ヒートシンク13による放熱が確実に行われる半導体装置1を実現することができる。   If the dimples 18 are formed in this manner, the adhesion between the mold resin 14 and the heat sink 13 can be improved in the outer peripheral portion, while the solder layer 17 (the brazing member) is connected to the heat sink 13 in the joining region 13c. Since the wettability of the solder layer 17 and the heat sink 13 can be maintained, the wettability can be maintained. As a result, it is possible to realize the semiconductor device 1 in which heat dissipation by the heat sink 13 is reliably performed. Further, by forming a plurality of dimples 18 on the outer peripheral portion that surrounds and adjoins the joining region 13c, the liquid brazing member melted at the time of manufacture leaks out from the joining region 13c and is joined to the joining region 13c. The shortage can be suppressed. That is, since the brazing member can be retained in the joining region 13c, it is possible to suppress the generation of voids in the solder layer 17. Also from this viewpoint, it is possible to realize the semiconductor device 1 in which heat dissipation by the heat sink 13 is reliably performed.

<ディンプルの形状及び製造条件について>
<ディンプルによるアンカー効果>
ディンプル18によるアンカー効果を高めるためには、当該ディンプル18の形状を、入り込んだモールド樹脂14が抜け難い形状とする必要がある。そこで、製造条件を変更して様々な形状のディンプル18を形成し、その各々について評価を行った。以下、その評価結果について述べる。
<Dimple shape and manufacturing conditions>
<Anchor effect by dimple>
In order to enhance the anchor effect by the dimple 18, it is necessary to make the shape of the dimple 18 difficult to remove the mold resin 14 that has entered. Therefore, the manufacturing conditions were changed to form dimples 18 having various shapes, and each of them was evaluated. The evaluation results are described below.

図4は、径が同一で深さが異なる、すなわちアスペクト比(=ディンプル中央部の深さ/ディンプル開口の直径)が異なる3種類のディンプルについて、アンカー効果を評価した結果を示す図である。なお、この評価に際しては、波長533nm、パルス幅4nm、出力6Wのレーザ発振器21を使用して、無酸素銅部材の表面に、径25μmのディンプルを縦横の間隔を50μmで複数形成した。そして、ディンプルを形成した当該表面にモールド樹脂を形成して、底面積10平方ミリメートルの試料片を成形した後、その密着面に対してせん断方向への圧力で試験破壊を行い、界面の状態を観察した。   FIG. 4 is a diagram showing the results of evaluating the anchor effect for three types of dimples having the same diameter but different depths, that is, different aspect ratios (= depth of the dimple central portion / dimple opening diameter). In this evaluation, a laser oscillator 21 having a wavelength of 533 nm, a pulse width of 4 nm, and an output of 6 W was used, and a plurality of dimples having a diameter of 25 μm were formed on the surface of the oxygen-free copper member with vertical and horizontal intervals of 50 μm. Then, after molding resin is formed on the surface on which the dimples are formed and a sample piece having a bottom area of 10 square millimeters is formed, the contact surface is subjected to a test fracture with a pressure in a shear direction, and the interface state is changed. Observed.

観察は、光学顕微鏡と光学式粗さ測定器を利用し、ディンプル内にモールド樹脂が残っているものは凝集破壊、そうでないものは界面破壊として、凝集破壊率(=凝集破壊が生じた個数/(凝集破壊及び界面破壊が生じた個数))を算出した。なお、凝集破壊率の数値が高いほど、アンカー効果が強いことを意味する。   For observation, an optical microscope and an optical roughness measuring instrument were used. When the mold resin remained in the dimples, the cohesive failure was observed when the mold resin remained, and when the resin was not, the cohesive failure rate (= number of cohesive failure occurred / (Number of cohesive failure and interface failure)) was calculated. In addition, it means that an anchor effect is so strong that the numerical value of a cohesive failure rate is high.

図4に示される結果から分かるように、複数のディンプル18は、その各々のアスペクト比が0.3以上となるように形成されることが好ましい。特に、複数のディンプル18は、その各々のアスペクト比が0.5以上となるように形成されることがより好ましい。このようにディンプル18を形成すれば、界面破壊よりも、モールド樹脂14の凝集破壊が発生する割合を高めることができるので、アンカー効果を高める(界面における密着力を強める)ことができる。   As can be seen from the results shown in FIG. 4, the plurality of dimples 18 are preferably formed so that each of them has an aspect ratio of 0.3 or more. In particular, the plurality of dimples 18 are more preferably formed so that the aspect ratio of each of them is 0.5 or more. If the dimples 18 are formed in this manner, the rate at which the cohesive failure of the mold resin 14 occurs can be increased rather than the interface failure, so that the anchor effect can be enhanced (adhesion strength at the interface can be increased).

<ディンプルによるロウ部材の停留効果>
図5は、ディンプルによるロウ部材の停留効果を、ディンプルの径及び密度(=ディンプルの開口面積/(ディンプルの開口面積+ディンプルが形成されていない領域の面積))が異なる9種類のディンプルについて評価した結果を示す図である。なお、この評価に際しては、アンカー効果を評価したときと同じ設定条件でレーザ発振器21を使用して、無酸素銅部材の表面にディンプルを複数形成した。次いで、還元雰囲気内で、ディンプルを形成した当該表面にSn−Ag−Cu系ハンダを滴下し、その濡れ角(接触角)を観察した。
<Dwelling effect of brazing member by dimple>
FIG. 5 shows the retention effect of the brazing member by dimples on nine types of dimples having different dimple diameters and densities (= dimple opening area / (dimple opening area + area of dimple not formed area)). It is a figure which shows the result. In this evaluation, a plurality of dimples were formed on the surface of the oxygen-free copper member using the laser oscillator 21 under the same setting conditions as when the anchor effect was evaluated. Next, Sn—Ag—Cu solder was dropped onto the surface on which dimples were formed in a reducing atmosphere, and the wetting angle (contact angle) was observed.

図5において、○印は停留効果が強く(濡れ性が低く)濡れ角が鈍角であるもの、×印は停留効果が弱く(濡れ性が高く)濡れ角が鋭角であるもの、△印はその中間で濡れ角が直角付近であるものを示している。   In FIG. 5, the ◯ mark indicates that the retention effect is strong (low wettability) and the wetting angle is obtuse, the X mark indicates that the retention effect is weak (high wettability) and the wetting angle is acute, and the Δ mark indicates that In the middle, the wetting angle is around a right angle.

図5に示される結果から分かるように、複数のディンプル18は、その各々の開口の直径が0.25mm以下であり、かつ、その密度が0.17以上となるように形成されることが好ましい。特に、複数のディンプル18は、その各々の開口の直径が0.12mm以下であり、かつ、その密度が0.35以上となるように形成されることがより好ましい。このようにディンプル18を形成すれば、ディンプル18によるロウ部材の停留効果、すなわち、製造時におけるハンダ層のロウ部材の広がりを抑制する効果を高めることができる。   As can be seen from the results shown in FIG. 5, the plurality of dimples 18 are preferably formed so that each opening has a diameter of 0.25 mm or less and a density of 0.17 or more. . In particular, the plurality of dimples 18 are more preferably formed so that the diameter of each opening is 0.12 mm or less and the density is 0.35 or more. By forming the dimples 18 in this way, it is possible to enhance the retention effect of the brazing member by the dimples 18, that is, the effect of suppressing the spreading of the brazing member of the solder layer during manufacturing.

<バリ(金属異物)の発生抑制と製造条件>
次に、ディンプル形成に伴うバリの発生の抑制と製造条件との関係を評価した結果について説明する。図6は、バリの発生を、パルス幅が異なる複数のレーザ光について評価した結果を示す図である。なお、この評価に際しては、無酸素銅部材の表面にディンプルを複数形成した。次いで、三次元粗さ測定器を用いて、ディンプル開口付近のバリの高さを計測した。
<Inhibition of burr (metal foreign matter) generation and manufacturing conditions>
Next, the results of evaluating the relationship between the suppression of the generation of burrs associated with the formation of dimples and the manufacturing conditions will be described. FIG. 6 is a diagram showing the results of evaluating the generation of burrs for a plurality of laser beams having different pulse widths. In this evaluation, a plurality of dimples were formed on the surface of the oxygen-free copper member. Next, the height of burrs near the dimple opening was measured using a three-dimensional roughness measuring instrument.

図6に示される結果から分かるように、レーザ発振器21は、パルス幅が20ns以下のパルス光を発生することによってレーザ光21aを出射することが好ましい。このようなレーザ光21aによれば、被加工物に対する熱的な作用が低減されるので、バリの発生を抑制することができる。この結果、当該バリによる工程不具合の発生を低減することができる。また、熱的作用が低減されることから、被加工物の熱的な反りや歪みの発生を抑制することができる。   As can be seen from the results shown in FIG. 6, the laser oscillator 21 preferably emits the laser light 21a by generating pulsed light having a pulse width of 20 ns or less. According to such a laser beam 21a, the thermal action on the workpiece is reduced, so that the generation of burrs can be suppressed. As a result, the occurrence of process defects due to the burr can be reduced. Further, since the thermal action is reduced, it is possible to suppress the occurrence of thermal warping and distortion of the workpiece.

<変形例>
以上の説明では、ヒートシンク13に複数のディンプル18を形成することについて説明した。しかしこれに限ったものではなく、半導体素子11とモールド樹脂14との密着性を向上させるために、半導体素子11の表面においても複数のディンプル18を形成してもよい。
<Modification>
In the above description, the formation of the plurality of dimples 18 on the heat sink 13 has been described. However, the present invention is not limited to this, and a plurality of dimples 18 may also be formed on the surface of the semiconductor element 11 in order to improve the adhesion between the semiconductor element 11 and the mold resin 14.

図7は、複数の半導体素子11が表面に形成されたシリコンウェハー31を示す図であり、図7(a)及び図7(b)は、当該シリコンウェハー31の平面図及び平面拡大図にそれぞれ対応している。   FIG. 7 is a view showing a silicon wafer 31 having a plurality of semiconductor elements 11 formed on the surface. FIGS. 7A and 7B are a plan view and an enlarged plan view of the silicon wafer 31, respectively. It corresponds.

シリコンウェハー31が、図示しないダイシングによってダイシングライン32に沿ってカットされることにより、複数の半導体素子11が分離される。ここでは、レーザスポット27の径を、隣り合う半導体素子11の間隔よりやや幅広に調整した状態で、当該レーザスポット27をダイシングライン32上に走査させる。これにより、半導体素子11の周縁部にディンプル18を形成するのに必要な、レーザスポット27の走査回数を低減することができる。なお、ヒートシンク13と同様に、複数のディンプル18が形成される周縁部(所定領域)の内縁(境界)は、滑らかな曲線13aにより画定されることが好ましい。このように構成すれば、上述と同様に耐剥離性を高めることができる。   The silicon wafer 31 is cut along the dicing line 32 by dicing (not shown), so that the plurality of semiconductor elements 11 are separated. Here, the laser spot 27 is scanned on the dicing line 32 in a state where the diameter of the laser spot 27 is adjusted to be slightly wider than the interval between the adjacent semiconductor elements 11. Thereby, the number of scans of the laser spot 27 necessary for forming the dimple 18 on the peripheral edge of the semiconductor element 11 can be reduced. Similar to the heat sink 13, the inner edge (boundary) of the peripheral edge (predetermined region) where the plurality of dimples 18 are formed is preferably defined by a smooth curve 13a. If comprised in this way, peeling resistance can be improved like the above-mentioned.

また、図示はしないが、リードフレーム12a,12bとモールド樹脂14との密着性を向上させるために、リードフレーム12a,12bの表面においても複数のディンプル18を形成してもよい。なお、ヒートシンク13と同様に、複数のディンプル18は、リードフレーム12aの表面のうち、ハンダ層15(ロウ部材)と接合される接合領域を囲み、かつそれと隣接する外周部に形成されることが好ましく、また、複数のディンプル18は、リードフレーム12bの表面のうち、ワイヤー16と接合される接合領域を囲み、かつそれと隣接する外周部に形成されることが好ましい。   Although not shown, a plurality of dimples 18 may be formed on the surfaces of the lead frames 12a and 12b in order to improve the adhesion between the lead frames 12a and 12b and the mold resin 14. Similar to the heat sink 13, the plurality of dimples 18 may be formed on the outer periphery of the surface of the lead frame 12 a that surrounds and adjoins the bonding region bonded to the solder layer 15 (the brazing member). Preferably, the plurality of dimples 18 are formed on the outer periphery of the surface of the lead frame 12b that surrounds and is adjacent to the bonding region bonded to the wire 16.

このように形成すれば、上述と同様に、外周部においては、モールド樹脂14とリードフレーム12a,12bとの密着性を高めることができ、一方、接合領域においては、ハンダ層15及びワイヤー16と、リードフレーム12a,12bとの密着力(接合性、ワイヤーボンディング性)を確保することができる。その結果、リードフレーム12a,12b等が確実に電気的接続された半導体装置1を実現することができる。また、製造の際に溶解された液状のロウ部材が、接合領域から外に漏れるのを抑制することができることから、ハンダ層15等にボイドが発生してしまうのを抑制することができる。この観点からも、リードフレーム12a,12b等が確実に電気的接続された半導体装置1を実現することができる。   If formed in this manner, the adhesiveness between the mold resin 14 and the lead frames 12a and 12b can be improved in the outer peripheral portion, as described above, while the solder layer 15 and the wires 16 are connected in the bonding region. Adhesive strength (bondability, wire bondability) with the lead frames 12a and 12b can be ensured. As a result, it is possible to realize the semiconductor device 1 in which the lead frames 12a, 12b and the like are reliably electrically connected. Moreover, since the liquid brazing member melt | dissolved at the time of manufacture can suppress leaking outside from a joining area | region, it can suppress that a void generate | occur | produces in the solder layer 15 grade | etc.,. From this point of view, the semiconductor device 1 in which the lead frames 12a, 12b and the like are securely electrically connected can be realized.

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。   In the present invention, the embodiments can be appropriately modified and omitted within the scope of the invention.

1 半導体装置、11 半導体素子、12a,12b リードフレーム、13 ヒートシンク、13a 曲線、13c 接合領域、14 モールド樹脂、15,17 ハンダ層、16 ワイヤー、18 ディンプル、21 レーザ発振器、21a レーザ光、22 ビームスプリッター、23 レンズ、24 可動レンズ。   DESCRIPTION OF SYMBOLS 1 Semiconductor device, 11 Semiconductor element, 12a, 12b Lead frame, 13 Heat sink, 13a Curve, 13c Joining area, 14 Mold resin, 15, 17 Solder layer, 16 Wire, 18 Dimple, 21 Laser oscillator, 21a Laser light, 22 Beam Splitter, 23 lenses, 24 movable lenses.

Claims (8)

半導体素子と、前記半導体素子に接続される被接続部材と、前記半導体素子及び前記被接続部材を封止するモールド樹脂とを備える半導体装置の製造方法であって、
(a)レーザ発振器からレーザ光を出射する工程と、
(b)前記レーザ光を、ビームスプリッターを用いて、前記レーザ光の光軸に関して軸対称である複数の光路に分岐する工程と、
(c)前記複数の光路に分岐されたレーザ光を、レンズを用いて、前記軸対称を維持しつつ導光し、前記半導体素子及び前記被接続部材の少なくともいずれか一方の表面に集光させ、当該集光によって発生する干渉パターンを用いて当該表面に複数のディンプルを形成する工程と
を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising: a semiconductor element; a connected member connected to the semiconductor element; and a mold resin that seals the semiconductor element and the connected member.
(A) emitting laser light from a laser oscillator;
(B) branching the laser light into a plurality of optical paths that are axially symmetric with respect to the optical axis of the laser light using a beam splitter;
(C) The laser beam branched into the plurality of optical paths is guided using a lens while maintaining the axial symmetry, and is condensed on the surface of at least one of the semiconductor element and the connected member. And a step of forming a plurality of dimples on the surface using an interference pattern generated by the light collection.
請求項1に記載の半導体装置の製造方法であって、
前記工程(c)において、前記複数のディンプルは、前記半導体素子及び前記被接続部材の少なくともいずれか一方の表面の所定領域に形成され、当該所定領域の境界は滑らかな曲線により画定される、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
In the step (c), the plurality of dimples are formed in a predetermined region on at least one surface of the semiconductor element and the connected member, and a boundary of the predetermined region is defined by a smooth curve Device manufacturing method.
請求項1に記載の半導体装置の製造方法であって、
前記被接続部材は、前記半導体素子とワイヤーまたはロウ部材を介して接続されるリードフレームを含み、
前記工程(c)において、前記複数のディンプルは、前記リードフレームの表面のうち、前記ワイヤーまたは前記ロウ部材と接合される接合領域を囲み、かつそれと隣接する外周部に形成される、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The connected member includes a lead frame connected to the semiconductor element via a wire or a brazing member,
In the step (c), the plurality of dimples are formed on an outer peripheral portion of the surface of the lead frame that surrounds and is adjacent to a bonding region bonded to the wire or the brazing member. Production method.
請求項1に記載の半導体装置の製造方法であって、
前記被接続部材は、前記半導体素子とロウ部材を介して接続されるヒートシンクを含み、
前記工程(c)において、前記複数のディンプルは、前記ヒートシンクの表面のうち前記ロウ部材と接合される接合領域を囲み、かつそれと隣接する外周部に形成される、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The connected member includes a heat sink connected to the semiconductor element via a brazing member,
In the step (c), the plurality of dimples surrounds a bonding region to be bonded to the brazing member on the surface of the heat sink, and is formed in an outer peripheral portion adjacent to the bonding region.
請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法であって、
前記工程(c)において、前記複数のディンプルは、その各々の開口の直径が0.25mm以下であり、かつ、その密度が0.17以上となるように、銅からなる前記表面に形成される、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 1 to 4,
In the step (c), the plurality of dimples are formed on the surface made of copper so that each opening has a diameter of 0.25 mm or less and a density of 0.17 or more. A method for manufacturing a semiconductor device.
請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法であって、
前記工程(c)において、前記複数のディンプルは、その各々のアスペクト比が0.3以上となるように形成される、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 1 to 5,
In the step (c), the plurality of dimples are formed so that each of them has an aspect ratio of 0.3 or more.
請求項1乃至請求項6のいずれかに記載の半導体装置の製造方法であって、
前記工程(a)において、前記レーザ発振器は、パルス幅が20ns以下のパルス光を発生することによって前記レーザ光を出射する、半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 1 to 6,
In the step (a), the laser oscillator emits the laser light by generating pulsed light having a pulse width of 20 ns or less.
請求項1乃至請求項7のいずれかに記載の半導体装置の製造方法により形成される半導体装置であって、
前記半導体素子は炭化ケイ素から構成される、半導体装置。
A semiconductor device formed by the method for manufacturing a semiconductor device according to claim 1,
The semiconductor device, wherein the semiconductor element is made of silicon carbide.
JP2013005049A 2013-01-16 2013-01-16 Manufacturing method of semiconductor device Active JP6045356B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013005049A JP6045356B2 (en) 2013-01-16 2013-01-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013005049A JP6045356B2 (en) 2013-01-16 2013-01-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2014138042A true JP2014138042A (en) 2014-07-28
JP6045356B2 JP6045356B2 (en) 2016-12-14

Family

ID=51415404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005049A Active JP6045356B2 (en) 2013-01-16 2013-01-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6045356B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085049A (en) * 2015-10-30 2017-05-18 新光電気工業株式会社 Semiconductor device and method of manufacturing the same, lead frame and method of manufacturing the same
WO2018074035A1 (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing same
JP2018067599A (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing the same
JP2018067600A (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing the same
WO2019087920A1 (en) * 2017-10-30 2019-05-09 三菱電機株式会社 Power semiconductor device and manufacturing method for power semiconductor device
FR3099887A1 (en) * 2019-08-13 2021-02-19 Stmicroelectronics (Tours) Sas Formation of a polymer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263589A (en) * 1989-04-03 1990-10-26 Osaka Prefecture Method and apparatus for laser beam machining surface of metal
JP2003114400A (en) * 2001-10-04 2003-04-18 Sumitomo Electric Ind Ltd Laser optical system and laser machining method
JP2006142335A (en) * 2004-11-19 2006-06-08 National Institute Of Advanced Industrial & Technology Laser beam machining device
JP4472773B1 (en) * 2009-01-06 2010-06-02 日電精密工業株式会社 Lead frame manufacturing method and lead frame, heat sink manufacturing method and heat sink
JP2010245417A (en) * 2009-04-09 2010-10-28 Renesas Electronics Corp Semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263589A (en) * 1989-04-03 1990-10-26 Osaka Prefecture Method and apparatus for laser beam machining surface of metal
JP2003114400A (en) * 2001-10-04 2003-04-18 Sumitomo Electric Ind Ltd Laser optical system and laser machining method
JP2006142335A (en) * 2004-11-19 2006-06-08 National Institute Of Advanced Industrial & Technology Laser beam machining device
JP4472773B1 (en) * 2009-01-06 2010-06-02 日電精密工業株式会社 Lead frame manufacturing method and lead frame, heat sink manufacturing method and heat sink
JP2010245417A (en) * 2009-04-09 2010-10-28 Renesas Electronics Corp Semiconductor device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085049A (en) * 2015-10-30 2017-05-18 新光電気工業株式会社 Semiconductor device and method of manufacturing the same, lead frame and method of manufacturing the same
WO2018074035A1 (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing same
JP2018067599A (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing the same
JP2018067600A (en) * 2016-10-18 2018-04-26 株式会社デンソー Electronic device and method for manufacturing the same
WO2019087920A1 (en) * 2017-10-30 2019-05-09 三菱電機株式会社 Power semiconductor device and manufacturing method for power semiconductor device
JPWO2019087920A1 (en) * 2017-10-30 2020-04-02 三菱電機株式会社 Power semiconductor device and method of manufacturing power semiconductor device
US11342281B2 (en) 2017-10-30 2022-05-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method for power semiconductor device
US11842968B2 (en) 2017-10-30 2023-12-12 Mitsubishi Electric Corporation Power semiconductor device and substrate with dimple region
FR3099887A1 (en) * 2019-08-13 2021-02-19 Stmicroelectronics (Tours) Sas Formation of a polymer

Also Published As

Publication number Publication date
JP6045356B2 (en) 2016-12-14

Similar Documents

Publication Publication Date Title
JP6045356B2 (en) Manufacturing method of semiconductor device
JP5162163B2 (en) Wafer laser processing method
JP5875121B2 (en) Method for producing single crystal substrate and method for producing internal modified layer-forming single crystal member
JP2007317935A (en) Semiconductor substrate, substrate-dividing method, and element chip manufacturing method
JP2006150385A (en) Laser cutting method
TWI729205B (en) Inspection wafer and how to use inspection wafer
JP6032789B2 (en) Method for manufacturing single crystal processed member and method for manufacturing single crystal substrate
JP2008218565A (en) Semiconductor device, appearance inspection method, and appearance inspection apparatus
JP2017069308A (en) Laser processing method
JP6531885B2 (en) Internally processed layer forming single crystal member and method of manufacturing the same
JP2006108273A (en) Method and apparatus of dividing wafer
CN106463372B (en) Laser processing method and laser processing apparatus for cutting semiconductor wafer having metal layer formed thereon
US20190051561A1 (en) Workpiece dividing method
JP2008098384A (en) Method and device for manufacturing semiconductor package
JP5453123B2 (en) Cutting method
JP2013118413A (en) Led chip
JP2006179790A (en) Laser cutting method and member that can be cut by it
KR101437229B1 (en) Processing method for substrate with led pattern and processing system for substrate with led pattern
JP6712747B2 (en) Method for manufacturing single crystal member with internal processing layer formed
JP6712746B2 (en) Internal processing layer forming single crystal member and manufacturing method thereof
CN108140589B (en) Automatic inspection device and method for laser processing equipment
JP2005243977A (en) Substrate dividing method
JP2011091157A (en) Laser marking method
JP5116382B2 (en) Laser processing method
JP2006294688A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161115

R150 Certificate of patent or registration of utility model

Ref document number: 6045356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250