JP2014120569A - Process of manufacturing photoelectric conversion device - Google Patents

Process of manufacturing photoelectric conversion device Download PDF

Info

Publication number
JP2014120569A
JP2014120569A JP2012273638A JP2012273638A JP2014120569A JP 2014120569 A JP2014120569 A JP 2014120569A JP 2012273638 A JP2012273638 A JP 2012273638A JP 2012273638 A JP2012273638 A JP 2012273638A JP 2014120569 A JP2014120569 A JP 2014120569A
Authority
JP
Japan
Prior art keywords
silicon substrate
temperature
heat treatment
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012273638A
Other languages
Japanese (ja)
Other versions
JP2014120569A5 (en
JP6164830B2 (en
Inventor
Hideomi Kumano
秀臣 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012273638A priority Critical patent/JP6164830B2/en
Publication of JP2014120569A publication Critical patent/JP2014120569A/en
Publication of JP2014120569A5 publication Critical patent/JP2014120569A5/ja
Application granted granted Critical
Publication of JP6164830B2 publication Critical patent/JP6164830B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce noise.SOLUTION: The process of manufacturing a photoelectric conversion device includes: performing hydrogen termination processing or deposition processing under a condition where temperature of a silicon substrate is 300°C or higher and 500°C or lower; and then performing a heat treatment of increasing the temperature of the silicon substrate to 600°C or higher.

Description

本発明は、光電変換装置の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion device.

光電変換素子がシリコン基板に配列された光電変換装置などの半導体装置では、シリコン基板内のノイズ源を低減することが求められる。ノイズ源として、サーマルドナーが知られている。サーマルドナーを熱処理（サーマルドナー・キラー熱処理）によって除去することが特許文献１に記載されている。
特許文献２には裏面照射型のイメージセンサ（撮像装置）の製造方法が記載されている。 In a semiconductor device such as a photoelectric conversion device in which photoelectric conversion elements are arranged on a silicon substrate, it is required to reduce noise sources in the silicon substrate. Thermal donors are known as noise sources. Patent Document 1 describes that a thermal donor is removed by a heat treatment (thermal donor killer heat treatment).
Patent Document 2 describes a manufacturing method of a back-illuminated image sensor (imaging device).

特開平６−２３２１４１号公報JP-A-6-232141 米国特許出願公開ＵＳ２０１０／０１４０６７５号US Patent Application Publication No. US2010 / 0140675

半導体装置の製造過程において、サーマルドナーを除去するための熱処理を行った後に、再びサーマルドナーが発生しうることを本発明者は見出した。半導体装置の製造過程で生じたサーマルドナーが残留すると、半導体装置で得られる信号にノイズとして表れる。   The present inventor has found that a thermal donor can be generated again after performing a heat treatment for removing the thermal donor in the manufacturing process of the semiconductor device. If thermal donors generated in the manufacturing process of the semiconductor device remain, they appear as noise in the signal obtained by the semiconductor device.

上記課題を解決するための第１の観点は、トランジスタが設けられたシリコン基板に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の水素終端処理を行い、前記水素終端処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。   A first aspect for solving the above-described problem is that a hydrogen termination process is performed on a silicon substrate provided with a transistor so that a temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less. The heat treatment is performed to bring the temperature of the silicon substrate to 600 ° C. or higher.

また、上記課題を解決するための第２の観点は、コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の成膜処理を行い、前記成膜処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。   A second aspect for solving the above problem is that a film is formed on a silicon substrate provided with a transistor to which a contact plug is connected, under a condition that the temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less. And after the film formation process, a heat treatment is performed to set the temperature of the silicon substrate to 600 ° C. or higher.

また、上記課題を解決するための第３の観点は、トランジスタが設けられたシリコン基板の温度が３００℃以上５００℃以下となる状態を通算で１０分以上含み、前記シリコン基板の温度が６００℃未満である状態が持続する期間を有し、前記期間の後に前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。   In addition, a third aspect for solving the above-described problem is that the temperature of the silicon substrate provided with the transistor includes a state where the temperature is 300 ° C. or higher and 500 ° C. or lower for a total of 10 minutes or more. And a heat treatment for performing a temperature of the silicon substrate at 600 ° C. or higher after the period.

本発明によれば、ノイズを低減した半導体装置を提供することが可能となる。   According to the present invention, it is possible to provide a semiconductor device with reduced noise.

光電変換装置の断面模式図。The cross-sectional schematic diagram of a photoelectric conversion apparatus. 光電変換装置の製造方法を説明するための断面模式図。Sectional schematic diagram for demonstrating the manufacturing method of a photoelectric conversion apparatus. 光電変換装置の製造方法を説明するための断面模式図。Sectional schematic diagram for demonstrating the manufacturing method of a photoelectric conversion apparatus. 熱処理時の温度プロファイルの一例。An example of the temperature profile at the time of heat processing. 光電変換装置の製造方法を説明するための断面模式図。Sectional schematic diagram for demonstrating the manufacturing method of a photoelectric conversion apparatus.

図１に本実施形態の半導体装置の一例として、裏面照射型の撮像装置として用いることができる光電変換装置１の模式断面図を示す。   FIG. 1 shows a schematic cross-sectional view of a photoelectric conversion device 1 that can be used as a back-illuminated imaging device as an example of the semiconductor device of the present embodiment.

光電変換装置１は、シリコン層１００を含む素子構造１０を備える。また、光電変換装置１は、配線構造２０と、光学構造３０をさらに備える。本実施形態では、配線構造２０と光学構造３０との間に素子構造１０が位置する。また光電変換装置１は、配線構造２０に対して素子構造１０とは反対側に設けられた支持基板１２５を備える。支持基板１２５の上に配線構造２０、素子構造１０、光学構造３０がこの順で重なっている。   The photoelectric conversion device 1 includes an element structure 10 including a silicon layer 100. The photoelectric conversion device 1 further includes a wiring structure 20 and an optical structure 30. In the present embodiment, the element structure 10 is located between the wiring structure 20 and the optical structure 30. The photoelectric conversion device 1 further includes a support substrate 125 provided on the opposite side of the element structure 10 with respect to the wiring structure 20. On the support substrate 125, the wiring structure 20, the element structure 10, and the optical structure 30 are overlapped in this order.

まず、素子構造１０について説明する。シリコン層１００は例えばエピタキシャル成長によって形成された単結晶シリコン層である。シリコン層１００は表面１２１と裏面１２２とを有する。シリコン層１００の厚み、すなわち表面１２１と裏面１２２との距離は１〜１０μｍ、典型的には、２〜５μｍである。   First, the element structure 10 will be described. The silicon layer 100 is a single crystal silicon layer formed by, for example, epitaxial growth. Silicon layer 100 has a front surface 121 and a back surface 122. The thickness of the silicon layer 100, that is, the distance between the front surface 121 and the back surface 122 is 1 to 10 μm, typically 2 to 5 μm.

シリコン層１００の内部、つまり表面１２１と裏面１２２の間には、光電変換素子ＰＤが配列されている。光電変換素子ＰＤは、信号電荷が多数キャリアとなる第１導電型の第１半導体領域１０１と、信号電荷が少数キャリアとなる第２導電型の第２半導体領域１０２と、を有する。第１半導体領域１０１は第１半導体領域１０１および第２半導体領域１０２で生成された信号電荷を蓄積する電荷蓄積部となる。信号電荷が電子である場合、第１半導体領域１０１はＮ型半導体領域、第２半導体領域１０２はＰ型半導体領域である。第１半導体領域１０１は、第１半導体領域１０１の周囲の第２半導体領域１０２とＰＮ接合を成している。本例の第１半導体領域１０１は、表面１２１と裏面１２２の間であって、表面１２１と裏面１２２から等距離に位置する中間面の表面１２１側と裏面１２２側にまたがって位置する。   Photoelectric conversion elements PD are arranged inside the silicon layer 100, that is, between the front surface 121 and the back surface 122. The photoelectric conversion element PD includes a first conductive type first semiconductor region 101 in which signal charges become majority carriers, and a second conductive type second semiconductor region 102 in which signal charges become minority carriers. The first semiconductor region 101 serves as a charge storage unit that stores signal charges generated in the first semiconductor region 101 and the second semiconductor region 102. When the signal charge is an electron, the first semiconductor region 101 is an N-type semiconductor region, and the second semiconductor region 102 is a P-type semiconductor region. The first semiconductor region 101 forms a PN junction with the second semiconductor region 102 around the first semiconductor region 101. The first semiconductor region 101 of this example is located between the front surface 121 and the back surface 122, and is located across the front surface 121 side and the back surface 122 side of the intermediate surface located at an equal distance from the front surface 121 and the back surface 122.

素子分離領域１０３は、互いに隣接する光電変換素子ＰＤの間に配され、光電変換素子ＰＤを電気的に分離する。素子分離の方法としては、電位障壁を用いた分離と、ＬＯＣＯＳやＳＴＩなどの絶縁物を用いた分離の少なくとも一方を用いることができる。本例における素子分離領域１０３は、光電変換素子ＰＤの第２半導体領域１０２よりも濃い、第２導電型の半導体領域である。第２半導体領域１０２と素子分離領域１０３との不純物濃度差により形成される電位勾配により分離がなされる。   The element isolation region 103 is disposed between the photoelectric conversion elements PD adjacent to each other, and electrically isolates the photoelectric conversion elements PD. As an element isolation method, at least one of isolation using a potential barrier and isolation using an insulator such as LOCOS or STI can be used. The element isolation region 103 in this example is a second conductivity type semiconductor region that is darker than the second semiconductor region 102 of the photoelectric conversion element PD. The isolation is performed by the potential gradient formed by the impurity concentration difference between the second semiconductor region 102 and the element isolation region 103.

シリコン層１００の裏面１２２と光電変換素子ＰＤの間には、暗電流を抑制するための第３半導体領域１２０が設けられている。第３半導体領域１２０は、第２半導体領域１０２よりも濃い、第２導電型の半導体領域である。第３半導体領域１２０を省略して、第２半導体領域１０２が裏面１２２まで延在している構成を採用することもできる。また、シリコン層１００の表面１２１と光電変換素子ＰＤの間に、第３半導体保護領域１２０と同様にして暗電流を抑制するための第２半導体領域１０２よりも濃い、第２導電型の第４半導体領域（不図示）を設けることもできる。   A third semiconductor region 120 for suppressing dark current is provided between the back surface 122 of the silicon layer 100 and the photoelectric conversion element PD. The third semiconductor region 120 is a semiconductor region of a second conductivity type that is darker than the second semiconductor region 102. A configuration in which the third semiconductor region 120 is omitted and the second semiconductor region 102 extends to the back surface 122 may be employed. Further, the second conductivity type fourth layer is darker between the surface 121 of the silicon layer 100 and the photoelectric conversion element PD than the second semiconductor region 102 for suppressing dark current in the same manner as the third semiconductor protection region 120. A semiconductor region (not shown) can also be provided.

シリコン層１００の表面１２１側には、画素回路を構成するトランジスタが設けられている。図１では、画素を構成するトランジスタを代表して、電荷蓄積部１０１の電荷を転送するための転送トランジスタのポリシリコンからなるゲート電極１０４を示している。画素回路を構成するトランジスタとしては、転送トランジスタのほかに、増幅トランジスタやリセットトランジスタがあげられる。画素回路のトランジスタはＭＯＳＦＥＴなどの絶縁ゲート型トランジスタやＪＦＥＴなどの接合型トランジスタでありうる。   A transistor that forms a pixel circuit is provided on the surface 121 side of the silicon layer 100. In FIG. 1, a gate electrode 104 made of polysilicon of a transfer transistor for transferring the charge of the charge storage unit 101 is shown as a representative of the transistors constituting the pixel. Examples of the transistor constituting the pixel circuit include an amplifying transistor and a reset transistor in addition to the transfer transistor. The transistor of the pixel circuit can be an insulated gate transistor such as a MOSFET or a junction transistor such as a JFET.

素子構造１０は、シリコン層１００のトランジスタ側の面である表面１２１の上に設けられた、接続部１０７を有する。接続部１０７は、ゲート電極１０４やシリコン層１００に接続された、コンタクトプラグ１０５とコンタクトプラグ１０５を支持する絶縁体膜１０６を含む。コンタクトプラグ１０５を構成する主たる材料としてタングステン、チタンなどを用いることができる。絶縁体膜１０６の材料は、酸化シリコンや、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのケイ酸塩ガラスである。絶縁体膜１０６は単層膜でもよいし多層膜でもよい。   The element structure 10 includes a connection portion 107 provided on a surface 121 that is a surface on the transistor side of the silicon layer 100. The connection portion 107 includes a contact plug 105 connected to the gate electrode 104 and the silicon layer 100 and an insulator film 106 that supports the contact plug 105. Tungsten, titanium, or the like can be used as a main material constituting the contact plug 105. The material of the insulator film 106 is silicon oxide or silicate glass such as PSG, BSG, or BPSG. The insulator film 106 may be a single layer film or a multilayer film.

次に、配線構造２０について説明する。配線構造２０はシリコン層１００の表面１２１から、実質的に接続部１０７の分だけ離れて位置している。配線構造２０は導電部１１５と絶縁部１１６とを有する。導電部１１５は、配線１１０、１１１、１１２およびビアプラグ１０８、１０９から構成されている。導電部１１５は、素子構造１０のコンタクトプラグ１０５を介して、シリコン層１００に形成されたトランジスタなどの半導体素子と接続されている。導電部１１５を構成する材料の主成分としてアルミニウム、銅、金、タングステン、チタン、タンタルなどを用いることができる。絶縁部１１６は、複数の層間絶縁体層で構成された多層膜である絶縁体膜で構成されている。絶縁部１１６（絶縁体膜）を構成する絶縁体層の材料は例えばケイ酸塩ガラスや酸化シリコン、窒化シリコン、炭化シリコンである。材料が異なる絶縁体層を交互に積層することもできる。絶縁体膜を構成する絶縁体層に有機材料を用いてもよい。   Next, the wiring structure 20 will be described. The wiring structure 20 is located substantially away from the surface 121 of the silicon layer 100 by the connection portion 107. The wiring structure 20 includes a conductive part 115 and an insulating part 116. The conductive portion 115 includes wirings 110, 111, and 112 and via plugs 108 and 109. The conductive portion 115 is connected to a semiconductor element such as a transistor formed in the silicon layer 100 through the contact plug 105 of the element structure 10. Aluminum, copper, gold, tungsten, titanium, tantalum, or the like can be used as a main component of the material forming the conductive portion 115. The insulating part 116 is composed of an insulator film that is a multilayer film composed of a plurality of interlayer insulator layers. The material of the insulator layer that constitutes the insulator 116 (insulator film) is, for example, silicate glass, silicon oxide, silicon nitride, or silicon carbide. Insulator layers made of different materials can be alternately stacked. An organic material may be used for the insulator layer constituting the insulator film.

次に、光学構造３０について説明する。光学構造３０は、誘電体膜１３０と中間膜１３１を備える。誘電体膜１３０は、例えば反射防止膜や、パッシベーション膜として機能させることができる。誘電体膜１３０は、酸化シリコン層、窒化シリコン層、酸化ハフニウム層などの誘電体層を含み、上記誘電体層の１つを含む単層膜であっても、上記誘電体層の複数を含む多層膜であってもよい。中間膜１３１は、例えばカラーフィルタの下地膜や、平坦化膜として機能させることができる。中間膜１３１の上には、第１カラーフィルタ１３２１、第２カラーフィルタ１３２２が設けられている。これらはそれぞれ異なる色のカラーフィルタであり、交互に配列されてカラーフィルタアレイを構成している。例えば、第１カラーフィルタ１３２１が青（Ｂ）、第２カラーフィルタ１３２２が緑（Ｇ）である。更に、赤色（Ｒ）のカラーフィルタ（不図示）を設けてベイヤ配列とすることができる。マイクロレンズ１３３は、各カラーフィルタの上方に設けられて、マイクロレンズアレイを構成する。   Next, the optical structure 30 will be described. The optical structure 30 includes a dielectric film 130 and an intermediate film 131. The dielectric film 130 can function as, for example, an antireflection film or a passivation film. The dielectric film 130 includes a dielectric layer such as a silicon oxide layer, a silicon nitride layer, or a hafnium oxide layer. Even if the dielectric film 130 is a single layer film including one of the dielectric layers, the dielectric film 130 includes a plurality of the dielectric layers. A multilayer film may be used. The intermediate film 131 can function as, for example, a base film of a color filter or a planarizing film. A first color filter 1321 and a second color filter 1322 are provided on the intermediate film 131. These are color filters of different colors, and are arranged alternately to form a color filter array. For example, the first color filter 1321 is blue (B) and the second color filter 1322 is green (G). Furthermore, a red (R) color filter (not shown) can be provided to form a Bayer array. The microlens 133 is provided above each color filter and constitutes a microlens array.

支持基板１２５はシリコン層１００よりも厚い。支持基板１２５はシリコン基板やガラス基板を用いることができる。支持基板１２５をシリコン基板とする場合、このシリコン基板に、画素回路や周辺回路、信号処理回路等を構成する集積回路を形成することもできる。   The support substrate 125 is thicker than the silicon layer 100. The support substrate 125 can be a silicon substrate or a glass substrate. When the support substrate 125 is a silicon substrate, an integrated circuit constituting a pixel circuit, a peripheral circuit, a signal processing circuit, or the like can be formed on the silicon substrate.

次に、図１に示した光電変換装置の製造方法を説明する。本実施形態にかかる光電変換装置の製造方法では、製造工程を経て最終的にシリコン層１００となるシリコン基板には、３００℃以上５００℃以下となる第１の熱処理と、シリコン基板を６００℃以上にする第２の熱処理と、が行なわれている。第１の熱処理は例えば水素終端処理および成膜処理の少なくとも一方である。この製造方法によれば、ノイズを低減した光電変換装置を製造することが可能となる。ここで考慮されるノイズ源は例えば後述するサーマルドナーである。以下、本実施形態の光電変換装置の製造方法の具体例をについて図２〜５を用いて説明する。   Next, a method for manufacturing the photoelectric conversion device illustrated in FIG. 1 will be described. In the method for manufacturing a photoelectric conversion device according to the present embodiment, a silicon substrate that finally becomes the silicon layer 100 after the manufacturing process is subjected to a first heat treatment that is 300 ° C. or higher and 500 ° C. or lower, and a silicon substrate that is 600 ° C. or higher. The second heat treatment is performed. The first heat treatment is, for example, at least one of hydrogen termination treatment and film formation treatment. According to this manufacturing method, a photoelectric conversion device with reduced noise can be manufactured. The noise source considered here is, for example, a thermal donor described later. Hereinafter, a specific example of the method for manufacturing the photoelectric conversion device of the present embodiment will be described with reference to FIGS.

まず、シリコンウエハ等のシリコン基板１０００を用意する。シリコン基板１０００は表面１２１とその反対面である裏面１２２０を有する。シリコン基板１０００は、単結晶シリコンのインゴットからスライスしたものや、基体上にシリコン層をエピタキシャル成長したものを用いることができる。シリコン基板１０００はＳＯＩ基板であってもよい。   First, a silicon substrate 1000 such as a silicon wafer is prepared. The silicon substrate 1000 has a front surface 121 and a back surface 1220 which is the opposite surface. As the silicon substrate 1000, one obtained by slicing a single crystal silicon ingot or one obtained by epitaxially growing a silicon layer on a substrate can be used. The silicon substrate 1000 may be an SOI substrate.

素子分離領域１０３をシリコン基板１０００の表面１２１近傍の内部に形成する。続いて、フォトレジストパターンを形成して、イオン注入及び熱処理を行い、電荷蓄積部１０１となる不純物領域を形成する。次いで、トランジスタのゲート絶縁膜（図示せず）およびゲート電極（例えばゲート電極１０４）を形成する。トランジスタのゲート絶縁膜は表面１２１と界面を成す。その後、イオン注入により、トランジスタのソース及びドレインとなる不純物領域（図示せず）をシリコン基板１０００の表面１２１から基板内部にかけて形成する。ここで、ゲート電極、素子分離領域１０３及び不純物領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上のようにして、図２（ａ）の構成が得られる。   The element isolation region 103 is formed in the vicinity of the surface 121 of the silicon substrate 1000. Subsequently, a photoresist pattern is formed, and ion implantation and heat treatment are performed to form an impurity region that becomes the charge storage portion 101. Next, a gate insulating film (not shown) and a gate electrode (for example, the gate electrode 104) of the transistor are formed. The gate insulating film of the transistor forms an interface with the surface 121. Thereafter, impurity regions (not shown) to be the source and drain of the transistor are formed from the surface 121 of the silicon substrate 1000 to the inside of the substrate by ion implantation. Here, the formation method of the gate electrode, the element isolation region 103, and the impurity region can be formed by a general semiconductor process, and detailed description thereof is omitted. As described above, the configuration of FIG. 2A is obtained.

次に、シリコン基板１０００の表面１２１上に絶縁体膜１０６を成膜し、平坦化する。絶縁体膜１０６の平坦化にはＣＭＰ法を用いることができる。絶縁体膜１０６の材料がケイ酸塩ガラスである場合には、絶縁体膜１０６の平坦化にリフロー法を用いることもでき、リフロー法とＣＭＰ法とを併用することもできる。リフロー法を用いる場合には絶縁体膜１０６を絶縁体膜１０６の軟化温度以上に加熱する必要がある。ケイ酸塩ガラスの軟化温度は組成にもよるが、６００〜１０００℃であるから、リフロー法を行う場合には、シリコン基板１０００もまた６００℃以上に加熱されることになる。   Next, the insulator film 106 is formed on the surface 121 of the silicon substrate 1000 and planarized. A CMP method can be used to planarize the insulator film 106. When the material of the insulator film 106 is silicate glass, the reflow method can be used for planarization of the insulator film 106, and the reflow method and the CMP method can be used in combination. When the reflow method is used, the insulator film 106 needs to be heated to a temperature higher than the softening temperature of the insulator film 106. Although the softening temperature of the silicate glass is 600 to 1000 ° C. depending on the composition, when the reflow method is performed, the silicon substrate 1000 is also heated to 600 ° C. or higher.

次に、平坦化した絶縁体膜１０６にコンタクトホールを形成する。次に、絶縁体膜１０６上に金属膜を堆積してコンタクトホールに金属膜を埋め込んだ後、ＣＭＰ法などで余分な金属膜を除去することにより、コンタクトホールにコンタクトプラグ１０５を形成する。このようにしてシリコン基板１０００の上に接続部１０７を形成し、素子構造１０が形成される。   Next, contact holes are formed in the planarized insulator film 106. Next, after depositing a metal film on the insulator film 106 and filling the contact hole with the metal film, the excess metal film is removed by CMP or the like, thereby forming the contact plug 105 in the contact hole. In this way, the connection portion 107 is formed on the silicon substrate 1000, and the element structure 10 is formed.

更に、接続部１０７の上に、配線構造２０を形成する。配線構造２０における導電部１１５を構成する配線１１０、１１１、１１２およびビアプラグ１０８、１０９などの金属部材は、金属膜の成膜と金属膜のパターニングにより形成できる。金属膜のパターニングとしてはエッチング法やダマシン法を用いることができる。導電部１１５の形成に用いられる金属膜の主たる材料は、例えば銅やアルミニウム、タングステンである。金属膜は、タンタルやチタンあるいはこれらの窒化物や炭化物などからなるバリアメタル層を含む多層膜であってもよい。絶縁部１１６を構成する層間絶縁層の各々は、例えば絶縁膜の成膜を行い、必要に応じて絶縁膜のパターニングや絶縁膜の平坦化を行うことにより形成方法できる。以上のようにして、素子構造１０と配線構造２０を備えた図２（ｂ）の構成が得られる。   Further, the wiring structure 20 is formed on the connection portion 107. The metal members such as the wirings 110, 111, 112 and the via plugs 108, 109 constituting the conductive portion 115 in the wiring structure 20 can be formed by forming a metal film and patterning the metal film. As the patterning of the metal film, an etching method or a damascene method can be used. The main material of the metal film used for forming the conductive portion 115 is, for example, copper, aluminum, or tungsten. The metal film may be a multilayer film including a barrier metal layer made of tantalum, titanium, or a nitride or carbide thereof. Each of the interlayer insulating layers constituting the insulating portion 116 can be formed by, for example, forming an insulating film and patterning the insulating film or planarizing the insulating film as necessary. As described above, the configuration of FIG. 2B including the element structure 10 and the wiring structure 20 is obtained.

その後、配線構造２０と支持基板１２５を貼り合わせる。配線構造２０の絶縁部１１６と支持基板１２５の貼り合わせは、接着剤（図示せず）を介して行うか、プラズマ接合など接着剤を使用しない方法で接合してもよい。   Thereafter, the wiring structure 20 and the support substrate 125 are bonded together. The insulating portion 116 of the wiring structure 20 and the support substrate 125 may be bonded together via an adhesive (not shown) or may be bonded by a method that does not use an adhesive such as plasma bonding.

続いて、基板１０００を反転させ、基板１０００の裏面１２２０側から基板１０００を薄化する。この薄化処理には、研削や研磨、エッチングなどを用いることができる。この薄化処理によって、シリコン基板１０００の表面１２１と裏面との距離が縮まる。ここで、薄化後のシリコン基板であるシリコン基板１００１の厚さは、例えば１〜１０μｍ、より好ましくは２〜５μｍである。このようにして薄化されたシリコン基板１００１が、図１を用いて説明した、表面１２１と裏面１２２とを有することになる。つまり、シリコン基板１００１は、光電変換装置１のシリコン層１００と同じ厚みになる。   Subsequently, the substrate 1000 is inverted, and the substrate 1000 is thinned from the back surface 1220 side of the substrate 1000. For this thinning process, grinding, polishing, etching, or the like can be used. By this thinning process, the distance between the front surface 121 and the back surface of the silicon substrate 1000 is reduced. Here, the thickness of the silicon substrate 1001 that is the silicon substrate after thinning is, for example, 1 to 10 μm, and more preferably 2 to 5 μm. The silicon substrate 1001 thinned in this manner has the front surface 121 and the back surface 122 described with reference to FIG. That is, the silicon substrate 1001 has the same thickness as the silicon layer 100 of the photoelectric conversion device 1.

続いて、裏面１２２を通じてイオン注入を施し、シリコン基板１００１の裏面１２２の近傍に、第２導電型の半導体領域である保護領域１２０を形成する。その後、裏面１２２の上に、誘電体膜１３０を成膜する。誘電体膜１３０を成膜した後に保護領域１２０を形成することもできる。   Subsequently, ion implantation is performed through the back surface 122 to form a protection region 120 that is a semiconductor region of the second conductivity type in the vicinity of the back surface 122 of the silicon substrate 1001. Thereafter, a dielectric film 130 is formed on the back surface 122. The protective region 120 can also be formed after the dielectric film 130 is formed.

ここまで説明した、シリコン基板１０００あるいはシリコン基板１００１の上に膜を形成する成膜処理は、シリコン基板１００１の温度上昇を伴いうる。そして、成膜処理の少なくとも一部では、形成する膜が所望の厚みに達するまでの所定時間（成膜時間）、シリコン基板１００１の温度が３００℃以上５００℃以下となる条件で維持される。この時、光電変換素子ＰＤの温度が３００℃以上５００℃以下で一定時間維持されることになる。   The film formation process for forming a film on the silicon substrate 1000 or the silicon substrate 1001 described so far can be accompanied by a temperature rise of the silicon substrate 1001. In at least a part of the film formation process, the silicon substrate 1001 is maintained at a temperature of 300 ° C. to 500 ° C. for a predetermined time (film formation time) until the film to be formed reaches a desired thickness. At this time, the temperature of the photoelectric conversion element PD is maintained for a certain period of time between 300 ° C. and 500 ° C.

次に、水素の存在下でシリコン基板１００１の温度が３００℃以上５００℃以下に加熱して一定時間維持することで、シリコン基板１００１に水素終端処理を施す。このとき、光電変換素子ＰＤの温度も３００℃以上５００℃以下で一定時間維持されることになる。この水素終端処理によって、シリコン基板１００１の表面１２１および裏面１２２の少なくとも一方の表面を不活性化して、この界面での界面準位密度が減少し、ノイズが低減する。特に、トランジスタが設けられた表面１２１に対する水素終端処理は、トランジスタで生じるノイズの低減に効果的である。例えば、画素回路の増幅トランジスタのノイズの低減は画質の向上に有効である。この水素終端処理は、水素アロイ処理、水素アニール処理あるいは水素シンター処理とも呼ばれる。水素終端処理においてシリコンのダングリングボンドに結合する水素は、シリコン基板１００１が配された装置内を水素雰囲気にすることにより供給される。あるいは、シリコン基板１００１の近傍に配された、水素含有部材から水素が拡散することにより供給される。窒化シリコン層は水素供給能力が高いため、水素含有部材として好適である。水素終端処理の際に、誘電体膜１３０、絶縁体膜１０６あるいは絶縁部１１６が窒化シリコン層を含むことで、これら窒化シリコン層から容易にシリコン基板１００１へ水素が供給される。もちろん、水素雰囲気と水素含有部材の両方を併用してもよい。水素終端処理の後に誘電体膜１３０を形成することも可能であるが、窒化シリコン層を含む誘電体膜１３０を水素終端処理の前に形成しておくことでノイズ低減の効果が向上する。以上によって、図３（ｃ）の構成が得られる。   Next, in the presence of hydrogen, the temperature of the silicon substrate 1001 is heated to 300 ° C. or more and 500 ° C. or less and maintained for a certain period of time, so that the silicon substrate 1001 is subjected to hydrogen termination treatment. At this time, the temperature of the photoelectric conversion element PD is also maintained at a temperature of 300 ° C. or higher and 500 ° C. or lower for a predetermined time. By this hydrogen termination treatment, at least one of the front surface 121 and the back surface 122 of the silicon substrate 1001 is inactivated, the interface state density at this interface is reduced, and noise is reduced. In particular, hydrogen termination treatment on the surface 121 provided with the transistor is effective in reducing noise generated in the transistor. For example, reducing the noise of the amplification transistor of the pixel circuit is effective for improving the image quality. This hydrogen termination treatment is also called hydrogen alloy treatment, hydrogen annealing treatment, or hydrogen sintering treatment. Hydrogen bonded to silicon dangling bonds in the hydrogen termination process is supplied by making the inside of the apparatus in which the silicon substrate 1001 is disposed a hydrogen atmosphere. Alternatively, hydrogen is supplied by diffusing from a hydrogen-containing member disposed in the vicinity of the silicon substrate 1001. Since the silicon nitride layer has a high hydrogen supply capability, it is suitable as a hydrogen-containing member. In the hydrogen termination process, the dielectric film 130, the insulator film 106, or the insulating portion 116 includes a silicon nitride layer, so that hydrogen is easily supplied from the silicon nitride layer to the silicon substrate 1001. Of course, both a hydrogen atmosphere and a hydrogen-containing member may be used in combination. Although the dielectric film 130 can be formed after the hydrogen termination treatment, the effect of noise reduction is improved by forming the dielectric film 130 including the silicon nitride layer before the hydrogen termination treatment. Thus, the configuration of FIG. 3C is obtained.

ここまで説明した成膜処理あるいは水素終端処理における、光電変換素子ＰＤの温度が３００℃以上５００℃以下で一定時間維持する熱処理を「第１の熱処理」と称する。   The heat treatment in which the temperature of the photoelectric conversion element PD is maintained at a temperature of 300 ° C. or higher and 500 ° C. or lower for a certain time in the film forming process or the hydrogen termination process described so far is referred to as “first heat process”.

続いて、シリコン基板１００１に熱処理を施す（図３（ｄ））。この熱処理では、シリコン基板１００１の温度が６００℃以上、より好ましくは７００℃以上になるように行われる。ここで説明した、シリコン基板１００１の温度を６００℃以上にする熱処理を「第２の熱処理」と称する。ここでいう一定時間は実用的には１０秒以上である。一定時間の間は３００℃以上５００℃以下の範囲で温度が変動してもよいし、３００℃以上５００℃以下の一定温度で維持されてもよい。   Subsequently, a heat treatment is performed on the silicon substrate 1001 (FIG. 3D). This heat treatment is performed so that the temperature of the silicon substrate 1001 is 600 ° C. or higher, more preferably 700 ° C. or higher. The heat treatment described here for setting the temperature of the silicon substrate 1001 to 600 ° C. or higher is referred to as “second heat treatment”. The fixed time here is practically 10 seconds or more. During a certain period of time, the temperature may vary within a range of 300 ° C. or more and 500 ° C. or less, or may be maintained at a constant temperature of 300 ° C. or more and 500 ° C. or less.

第２の熱処理時の雰囲気は特に限定されないが、窒素などの不活性ガスを用いることが好ましい。成膜処理や水素終端処理に引きづいて温度を上昇させてることもでき、この第２の熱処理を水素雰囲気中で行うこともできる。本例では、誘電体膜１３０の形成及び水素終端処理の後に第２の熱処理を行う例を示したが、第２の熱処理の後に、シリコン基板１００１が３００℃を超えない成膜条件で誘電体膜１３０を形成することもできる。また、第２の熱処理の前の第１の熱処理としては、成膜処理と水素終端処理の一方が行われれば他方を行わなくてもよい。   The atmosphere during the second heat treatment is not particularly limited, but it is preferable to use an inert gas such as nitrogen. The temperature can be raised following the film formation process or the hydrogen termination process, and the second heat treatment can be performed in a hydrogen atmosphere. In this example, the second heat treatment is performed after the formation of the dielectric film 130 and the hydrogen termination treatment. However, after the second heat treatment, the dielectric is formed under a film formation condition in which the silicon substrate 1001 does not exceed 300 ° C. A film 130 can also be formed. In addition, as the first heat treatment before the second heat treatment, if one of the film formation process and the hydrogen termination process is performed, the other need not be performed.

第２の熱処理の後、光学構造３０を形成する。光学構造３０としては、まず、中間膜１３１を形成する。この中間膜１３１は塗布による絶縁体膜で形成される。中間膜１３１は樹脂などの有機材料でもよいし、ＳＯＧのような無機材料でもよい。次に、中間膜１３１上に、塗布法を用いてカラーフィルタ１３２を形成し、さらにその上に集光のためのマイクロレンズ１３３を塗布法を用いて形成する。そして、シリコン基板１００１をダイシングにより複数に分割する。分割されたシリコン基板１００１の各々が個別の光電変換装置１のシリコン層１００となる。このようにして、図１に示した光電変換装置１を得ることができる。   After the second heat treatment, the optical structure 30 is formed. As the optical structure 30, first, an intermediate film 131 is formed. This intermediate film 131 is formed of an insulating film by coating. The intermediate film 131 may be an organic material such as a resin or an inorganic material such as SOG. Next, a color filter 132 is formed on the intermediate film 131 using a coating method, and a microlens 133 for condensing is further formed thereon using a coating method. Then, the silicon substrate 1001 is divided into a plurality of pieces by dicing. Each of the divided silicon substrates 1001 becomes the silicon layer 100 of the individual photoelectric conversion device 1. In this way, the photoelectric conversion device 1 shown in FIG. 1 can be obtained.

「第１の熱処理」である成膜処理と水素終端処理について詳細に説明する。第１の熱処理としての成膜処理や水素終端処理は、光電変換素子ＰＤを含むシリコン基板１０００の温度が３００℃以上５００℃以下となる状態が維持される通算時間を長大化する要因である。１回の成膜処理における成膜時間は、堆積レートと目標とする膜厚に依存するが、少なくとも１０秒以上であり、典型的には３０秒以上である。複数回の成膜処理を行うと、３００℃以上５００℃以下に維持される時間は通算で例えば１分以上であり、１０分以上に及ぶ場合もある。さらに、水素終端処理の処理時間は例えば１０分以上であり、６０分以上に及ぶ場合もある。複数回の水素終端処理を行う場合には各水素終端処理の処理時間が通算される。   The film forming process and the hydrogen termination process which are “first heat treatment” will be described in detail. The film formation process or the hydrogen termination process as the first heat treatment is a factor that lengthens the total time during which the temperature of the silicon substrate 1000 including the photoelectric conversion element PD is maintained at 300 ° C. or more and 500 ° C. or less. The film formation time in one film formation process depends on the deposition rate and the target film thickness, but is at least 10 seconds or more, and typically 30 seconds or more. When the film forming process is performed a plurality of times, the total time for which the temperature is maintained at 300 ° C. or more and 500 ° C. or less is, for example, 1 minute or more, and may be 10 minutes or more. Furthermore, the processing time of the hydrogen termination process is, for example, 10 minutes or more, and may be 60 minutes or more. When a plurality of hydrogen termination processes are performed, the processing time of each hydrogen termination process is added up.

第１の熱処理は、シリコン基板１０００（および薄化後のシリコン基板１００１）の温度が、６００℃未満で持続する期間（以下、低温期間）内において、通算される。なお、低温期間以外の期間は、シリコン基板１０００（および薄化後のシリコン基板１００１）の温度が、６００℃以上である高温期間である。複数回の第１の熱処理の間に第２の熱処理が行われる場合、第１の熱処理の通算時間は、第２の熱処理を行うことでリセットして計算する。コンタクトプラグ１０５を形成する前に絶縁体膜１０６をリフローする場合、シリコン基板１０００は６００℃以上になりうるため、第２の熱処理が行われることになる。その場合、リフローの前に行われるような第１の熱処理の時間は、リフローの後の第１の熱処理の処理時間には加算しない。これはリフローの前後で低温期間が持続していないからである。絶縁体膜１０６のリフロー後であって、シリコン基板１０００の温度が６００℃未満である低温期間内において、シリコン基板の温度が３００℃以上５００℃以下となる状態の時間が、第１の熱処理の通算時間にカウントされる。低温期間内であっても、シリコン基板の温度が５００℃より高く６００℃より低い状態と、シリコン基板の温度が３００℃より低い状態は第１の熱処理の通算時間にはカウントされない。第１の熱処理の持続時間は１秒以上でありうるし、１分以上であり得る。低温期間の後に第２の熱処理を行うことでノイズの低減効果が顕著に見込まれる場合の、第１の熱処理の通算時間は、１０分以上であり得るし、６０分以上であり得る。   The first heat treatment is totaled within a period in which the temperature of the silicon substrate 1000 (and the silicon substrate 1001 after thinning) is kept below 600 ° C. (hereinafter, a low temperature period). Note that the period other than the low temperature period is a high temperature period in which the temperature of the silicon substrate 1000 (and the silicon substrate 1001 after thinning) is 600 ° C. or higher. In the case where the second heat treatment is performed between a plurality of times of the first heat treatment, the total time of the first heat treatment is calculated by resetting the second heat treatment. In the case where the insulator film 106 is reflowed before the contact plug 105 is formed, the silicon substrate 1000 can be 600 ° C. or higher, so that the second heat treatment is performed. In that case, the time of the first heat treatment performed before the reflow is not added to the treatment time of the first heat treatment after the reflow. This is because the low temperature period does not last before and after reflow. After the insulator film 106 is reflowed, the time during which the temperature of the silicon substrate is not lower than 300 ° C. and not higher than 500 ° C. within the low temperature period in which the temperature of the silicon substrate 1000 is lower than 600 ° C. It is counted in the total time. Even within the low temperature period, the state where the temperature of the silicon substrate is higher than 500 ° C. and lower than 600 ° C. and the state where the temperature of the silicon substrate is lower than 300 ° C. are not counted in the total time of the first heat treatment. The duration of the first heat treatment can be 1 second or longer and can be 1 minute or longer. When the effect of noise reduction is expected to be remarkable by performing the second heat treatment after the low temperature period, the total time of the first heat treatment may be 10 minutes or more, or may be 60 minutes or more.

コンタクトプラグ１０５やビアプラグ１０８、１０９、配線１１０、１１１，１１２を形成するための金属膜の成膜には、ＣＶＤ法やスパッタ法、メッキ法などを用いることができる。これらの金属膜の成膜でも、基板温度を３００以上５００℃以下にする場合がある。例えば、コンタクトプラグ１０５やビアプラグ１０８、１０９を形成する際に、金属膜としてタングステンをＣＶＤ法によって成膜する場合には、基板温度は例えば４００℃以上５００℃以下である。また、配線１１０、１１１、１１２の金属膜として、アルミニウムをＣＶＤ法によって成膜する場合には、基板温度は例えば２５０℃以上３５０℃以下である。チタン層や窒化チタン層などのバリアメタルをスパッタ法で成膜する場合には、基板温度は例えば１５０℃以上２５０℃以下である。ＣＶＤ法やスパッタ法による成膜において、基板温度は材料に応じて適宜設定することができる。また、成膜した絶縁体膜あるいは金属膜のエッチング時に、基板温度を３００℃以上５００℃以下にする場合もある。   A CVD method, a sputtering method, a plating method, or the like can be used for forming a metal film for forming the contact plug 105, the via plugs 108 and 109, and the wirings 110, 111, and 112. Even when these metal films are formed, the substrate temperature may be 300 to 500 ° C. in some cases. For example, when forming the contact plug 105 and the via plugs 108 and 109 with tungsten as a metal film by a CVD method, the substrate temperature is 400 ° C. or more and 500 ° C. or less, for example. When aluminum is formed by a CVD method as the metal film of the wirings 110, 111, and 112, the substrate temperature is, for example, 250 ° C. or higher and 350 ° C. or lower. When a barrier metal such as a titanium layer or a titanium nitride layer is formed by sputtering, the substrate temperature is, for example, 150 ° C. or higher and 250 ° C. or lower. In film formation by CVD or sputtering, the substrate temperature can be set as appropriate depending on the material. In some cases, the substrate temperature is set to 300 ° C. or more and 500 ° C. or less when the formed insulator film or metal film is etched.

絶縁部１１６の層間絶縁層の形成には、平坦性を考慮するとＣＶＤ法による成膜が好適である。このＣＶＤ法による絶縁体膜の成膜の基板温度は３００℃以上５００℃以下でありうる。例えば酸化シリコンは３００℃以上４５０℃以下の基板温度でＣＶＤ法により成膜でき、窒化シリコンは４００℃以上５００℃以下の温度でＣＶＤ法により成膜できる。誘電体膜１３０の成膜時においても、基板温度が３００℃以上５００℃以下でありうる。誘電体膜１３０は、ＣＶＤ法のほか、基板温度が３００℃以上５００℃以下であるような熱酸化法や熱窒化法により形成することもできる。   For the formation of the interlayer insulating layer of the insulating portion 116, film formation by a CVD method is preferable in consideration of flatness. The substrate temperature for forming the insulator film by this CVD method can be 300 ° C. or more and 500 ° C. or less. For example, silicon oxide can be formed by a CVD method at a substrate temperature of 300 ° C. to 450 ° C., and silicon nitride can be formed by a CVD method at a temperature of 400 ° C. to 500 ° C. Even when the dielectric film 130 is formed, the substrate temperature may be 300 ° C. or higher and 500 ° C. or lower. In addition to the CVD method, the dielectric film 130 can also be formed by a thermal oxidation method or a thermal nitridation method in which the substrate temperature is 300 ° C. or higher and 500 ° C. or lower.

配線構造２０を形成する際や配線構造２０を形成した後、配線構造２０の既存の部分の温度は、その構成材料の融点よりも低くされる。例えば、比較的融点の低い金属であるアルミニウムの融点は６６０℃であるから、配線などの金属部材の材料にアルミニウムを用いる際には６６０℃未満とする。配線構造２０の形成において、配線構造２０の既存の部分が５００℃を超えると導電部１１５を構成する金属部材の金属材料の拡散や化学反応などにより、配線構造２０が損なわれたり、信頼性が低下したりする可能性がある。このような現象は、金や銀、銅やアルミニウムなどの、シリコンよりも融点の低い金属を含む金属部材で生じうる。そのため、配線構造２０の形成における処理温度は５００℃を超えないことが望ましい。   When the wiring structure 20 is formed or after the wiring structure 20 is formed, the temperature of the existing part of the wiring structure 20 is made lower than the melting point of the constituent material. For example, since the melting point of aluminum, which is a metal having a relatively low melting point, is 660 ° C., when aluminum is used as a material for a metal member such as a wiring, the melting point is set to less than 660 ° C. In the formation of the wiring structure 20, if the existing part of the wiring structure 20 exceeds 500 ° C., the wiring structure 20 may be damaged due to the diffusion or chemical reaction of the metal material of the metal member constituting the conductive portion 115. It may decrease. Such a phenomenon can occur in a metal member including a metal having a melting point lower than that of silicon, such as gold, silver, copper, or aluminum. Therefore, it is desirable that the processing temperature in forming the wiring structure 20 does not exceed 500 ° C.

「第２の熱処理」について、詳細に説明する。先に述べたように、この第２の熱処理では、シリコン基板１００１の温度が６００℃以上、より好ましくは７００℃以上になるように行われる。光電変換素子ＰＤの温度、とりわけ電荷蓄積部である第１半導体領域１０１の温度が６００℃以上になることが好ましい。光電変換素子の第１半導体領域１０１および第２半導体領域１０２について、表面１２１から１μｍ以上の深さに位置する部分が全て６００℃以上となることが好ましい。なお、第１の熱処理においても、光電変換素子ＰＤの温度、とりわけ電荷蓄積部である第１半導体領域１０１の温度が３００℃以上５００℃以上になる場合に、第２の熱処理は効果的である。また、第１の熱処理においても、光電変換素子ＰＤの第１半導体領域１０１および第２半導体領域１０２について、表面１２１から１μｍ以上の深さに位置する部分が全て３００℃以上５００℃以下になる場合に、第２の熱処理は効果的である。   The “second heat treatment” will be described in detail. As described above, the second heat treatment is performed so that the temperature of the silicon substrate 1001 is 600 ° C. or higher, more preferably 700 ° C. or higher. It is preferable that the temperature of the photoelectric conversion element PD, in particular, the temperature of the first semiconductor region 101 which is a charge storage portion is 600 ° C. or higher. Regarding the first semiconductor region 101 and the second semiconductor region 102 of the photoelectric conversion element, it is preferable that all the portions located at a depth of 1 μm or more from the surface 121 are 600 ° C. or more. Even in the first heat treatment, the second heat treatment is effective when the temperature of the photoelectric conversion element PD, in particular, the temperature of the first semiconductor region 101 that is the charge storage portion is 300 ° C. or more and 500 ° C. or more. . Further, even in the first heat treatment, in the first semiconductor region 101 and the second semiconductor region 102 of the photoelectric conversion element PD, all the portions located at a depth of 1 μm or more from the surface 121 are 300 ° C. or more and 500 ° C. or less. In addition, the second heat treatment is effective.

シリコン基板１００１の一部（例えば裏面１２２）の温度は、１０００℃を超えてもよく、シリコン基板１００１の融点を超えてもよい（シリコンの融点は１４１０℃である）。しかし、シリコン基板１００１の最高温度を１２５０℃以下とすることが、スリップ転位の発生を抑制する上で好ましい。   The temperature of a part of the silicon substrate 1001 (for example, the back surface 122) may exceed 1000 ° C. or may exceed the melting point of the silicon substrate 1001 (the melting point of silicon is 1410 ° C.). However, the maximum temperature of the silicon substrate 1001 is preferably 1250 ° C. or lower in order to suppress the occurrence of slip dislocation.

第２の熱処理の際、熱処理中の配線構造２０の温度は５００℃以下に維持されることが望ましい。これは上述した理由と同様で、配線構造２０における配線１１０，１１１などの金属部材の信頼性を確保するためである。素子構造１０の一部である接続部１０７には、高融点金属であるタングステンがコンタクトプラグ１０５の材料に用いられている。そのため、接続部１０７の温度は５００℃以上とすることができる。ただし、接続部１０７の温度は、絶縁体膜１０６のガラス転移温度（軟化温度）未満とすることが望ましい。絶縁体膜１０６の材料として例示したケイ酸塩ガラスは、酸化シリコンに比べてガラス転移温度が低く、６００℃〜１０００℃程度である。絶縁体膜１０６としてケイ酸塩ガラスを用いる場合には表面１２１の温度を高くするのが難しくなるため、絶縁体膜１０６として、高密度プラズマＣＶＤ法などにより成膜した酸化シリコンを用いることが好ましい。   In the second heat treatment, the temperature of the wiring structure 20 during the heat treatment is desirably maintained at 500 ° C. or lower. This is for the same reason as described above to ensure the reliability of the metal members such as the wirings 110 and 111 in the wiring structure 20. Tungsten, which is a refractory metal, is used as a material for the contact plug 105 in the connection portion 107 that is a part of the element structure 10. Therefore, the temperature of the connecting portion 107 can be set to 500 ° C. or higher. However, it is desirable that the temperature of the connection portion 107 be lower than the glass transition temperature (softening temperature) of the insulator film 106. The silicate glass exemplified as the material of the insulator film 106 has a glass transition temperature lower than that of silicon oxide and is about 600 ° C. to 1000 ° C. When silicate glass is used as the insulator film 106, it is difficult to increase the temperature of the surface 121. Therefore, it is preferable to use silicon oxide formed by a high-density plasma CVD method or the like as the insulator film 106. .

シリコン基板１００１の表面１２１の温度は６００℃以上であってもよい。しかし、シリコン基板１００１の表面１２１の温度は６００℃未満とすることが好ましく、５５０℃未満とすることがより好ましい。これにより、水素終端処理でシリコン基板１００１の表面１２１の近傍のダングンリグボンドに結合した水素がシリコンから脱離することを抑制することができる。実用的には、第２の熱処理において、シリコン基板１００１の、表面１２１からの深さが１μｍ未満の範囲にある部分については、６００℃以上にしなくてもよい。なお、第１の熱処理としての成膜処理の後に第２の熱処理を行い、さらにその後に水素終端処理を行う場合には、シリコン基板１００１の温度を６００℃以上とすることができる。   The temperature of the surface 121 of the silicon substrate 1001 may be 600 ° C. or higher. However, the temperature of the surface 121 of the silicon substrate 1001 is preferably less than 600 ° C., and more preferably less than 550 ° C. Thereby, it is possible to suppress the hydrogen bonded to the Dangun rig bond in the vicinity of the surface 121 of the silicon substrate 1001 from being detached from the silicon by the hydrogen termination treatment. Practically, in the second heat treatment, the portion of the silicon substrate 1001 whose depth from the surface 121 is in the range of less than 1 μm does not have to be 600 ° C. or higher. Note that the temperature of the silicon substrate 1001 can be set to 600 ° C. or higher when the second heat treatment is performed after the film formation treatment as the first heat treatment and the hydrogen termination treatment is performed thereafter.

このように、第２の熱処理では、シリコン基板１００１の温度を６００℃以上する必要がある一方で、表面１２１側の温度は低く抑えることが好ましい。具体的には、表面１２１の温度を６００℃未満あるいは５５０℃未満にし、あるいは、配線構造２０の温度を５００℃以下に維持する。好適な熱処理方法としては、光を用いた加熱方法があげられる。シリコン基板１００１に対する吸収係数の大きな波長の光を、シリコン基板１００１の裏面１２２から照射することで、照射光はシリコン基板１００１の表面１２１に達する前に大部分がシリコン基板１００１に吸収される。これにより、シリコン基板１００１の温度を上昇させることができ、かつ、配線構造２０の温度上昇を抑制できる。この場合、表面１２１の温度は、裏面１２２の温度よりも高くなりうる。このようなに表面１２１が裏面１２２の温度より低くなる温度分布は、表面１２１に設けられたトンラジスタのソース・ドレイン領域の不純物の拡散を抑制するため好ましい。加熱に用いる光は、絶縁体膜１０６、１１６に対する吸収係数が、シリコン基板１０００に対する吸収係数よりも小さい波長の光であることも好ましい。仮に第２の熱処理に用いる光がシリコン基板１００１を透過したとしても絶縁体膜１０６、１１６の温度上昇を抑制できるためである。熱処理に用いる光は紫外光（波長：１０〜４００ｎｍ）、とりわけ近紫外光（波長：２００〜３８０ｎｍ）が好ましい。光の強度は、波長に基づくエネルギー、吸収係数に加えて、シリコン基板１００１の熱伝導特性、例えば熱拡散率や熱伝導率に基づいて、裏面１２２からの温度プロファイルを算出することで、決定することができる。温度プロファイルは、シリコン基板１００１や絶縁体膜等の厚みに依存する。また、水素終端処理後に第２の熱処理を行う場合に、表面１２１に達する紫外光の強度が強いと、紫外光のエネルギーによりシリコンと水素の結合（結合エネルギー：３．１〜３．５ｅＶ）を切断する可能性がある。従って、表面１２１近傍へ到達する紫外光を弱くすることが望ましい。図４には、横軸を裏面１２２からの距離（深さ）、縦軸をその深さにおける温度を示した、温度プロファイルの一例を示している。裏面１２２では１２００℃であり、裏面１２２から離れるにしたがって温度が低下し、表面１２１からの深さが１μｍ以上（裏面１２２からの深さが２μｍ以内）の領域ではその全体が６００℃以上となっている。表面１２１では５５０℃である。裏面１２２と表面１２１の間に位置する光電変換素子ＰＤの温度は６００℃以上となっている。絶縁体膜１０６において、温度は５５０℃から４００℃まで低下し、配線構造２０は４００℃以下となっている。   Thus, in the second heat treatment, it is necessary to keep the temperature of the silicon substrate 1001 at 600 ° C. or higher, while the temperature on the surface 121 side is preferably kept low. Specifically, the temperature of the surface 121 is set to less than 600 ° C. or less than 550 ° C., or the temperature of the wiring structure 20 is maintained at 500 ° C. or less. A suitable heat treatment method is a heating method using light. By irradiating light having a large absorption coefficient with respect to the silicon substrate 1001 from the back surface 122 of the silicon substrate 1001, most of the irradiation light is absorbed by the silicon substrate 1001 before reaching the front surface 121 of the silicon substrate 1001. Thereby, the temperature of the silicon substrate 1001 can be raised, and the temperature rise of the wiring structure 20 can be suppressed. In this case, the temperature of the front surface 121 can be higher than the temperature of the back surface 122. Such a temperature distribution in which the front surface 121 becomes lower than the temperature of the back surface 122 is preferable because it suppresses diffusion of impurities in the source / drain regions of the ton transistor provided on the front surface 121. The light used for heating is preferably light having a wavelength that has an absorption coefficient for the insulator films 106 and 116 smaller than that for the silicon substrate 1000. This is because even if light used for the second heat treatment is transmitted through the silicon substrate 1001, the temperature rise of the insulator films 106 and 116 can be suppressed. The light used for the heat treatment is preferably ultraviolet light (wavelength: 10 to 400 nm), particularly near ultraviolet light (wavelength: 200 to 380 nm). The intensity of light is determined by calculating the temperature profile from the back surface 122 based on the thermal conductivity of the silicon substrate 1001, such as thermal diffusivity and thermal conductivity, in addition to the energy and absorption coefficient based on the wavelength. be able to. The temperature profile depends on the thickness of the silicon substrate 1001, the insulator film, and the like. Further, when the second heat treatment is performed after the hydrogen termination treatment, if the intensity of the ultraviolet light reaching the surface 121 is strong, the bond between silicon and hydrogen (bonding energy: 3.1 to 3.5 eV) is generated by the energy of the ultraviolet light. There is a possibility of cutting. Therefore, it is desirable to weaken the ultraviolet light that reaches the vicinity of the surface 121. FIG. 4 shows an example of a temperature profile in which the horizontal axis indicates the distance (depth) from the back surface 122 and the vertical axis indicates the temperature at that depth. The temperature of the back surface 122 is 1200 ° C., and the temperature decreases as the distance from the back surface 122 increases. In the region where the depth from the front surface 121 is 1 μm or more (the depth from the back surface 122 is within 2 μm), the whole is 600 ° C. or more. ing. The surface 121 has a temperature of 550 ° C. The temperature of the photoelectric conversion element PD located between the back surface 122 and the front surface 121 is 600 ° C. or higher. In the insulator film 106, the temperature decreases from 550 ° C. to 400 ° C., and the wiring structure 20 is 400 ° C. or lower.

このような第２の熱処理は、レーザーアニールにより行うことができる。レーザーアニールの条件としては、例えば、波長３０８ｎｍのレーザー光を用いて、パルス幅を１００〜２００ｎｓ、エネルギーを１．０Ｊ／ｃｍ２〜３．１Ｊ／ｃｍ２程度とする。エネルギーを２．０Ｊ／ｃｍ２以上とすることもできる。レーザーアニールに限定されることはなく、フラッシュランプアニールを用いることもできる。また、支持基板１２５側からの冷却により、配線構造２０の温度上昇を抑制することも可能である。 Such second heat treatment can be performed by laser annealing. The conditions of the laser annealing, for example, using a laser beam having a wavelength of 308 nm, a pulse width 100～200Ns, energy and 1.0J / cm 2 ~3.1J / cm 2 approximately. The energy can be 2.0 J / cm 2 or more. There is no limitation to laser annealing, and flash lamp annealing can also be used. In addition, the temperature rise of the wiring structure 20 can be suppressed by cooling from the support substrate 125 side.

第２の熱処理の後には、シリコン基板１００１を３００℃以上５００℃以下に維持するような成膜処理や水素終端処理、エッチング処理、あるいはベークやアニールなどの単なる熱処理は行わないことが望ましい。また、第２の熱処理の後に一旦シリコン基板１００１の全体の温度が３００℃未満になった後には、シリコン基板１００１の温度を３００℃以上にしないことが好ましい。換言すれば、光電変換装置１の全製造工程の中で、第２の熱処理でシリコン基板の温度が６００℃以上になった後にシリコン基板の温度が３００℃以上であるのは、第２の熱処理からの降温時のみであることが好ましいのである。例えば、第２の熱処理の後に形成される光学構造３０を形成する際の成膜温度やベーク温度などはシリコン基板１００１の温度が３００℃未満となる条件で用いて行うことができる。なお、第２の熱処理の後には、６００℃から常温に戻す過程で必然的にシリコン基板１００１の温度が３００℃以上５００℃以下である状態が生じる。この３００℃以上５００℃以下となる状態は極力短時間、例えば１分未満とすることが望ましい。シリコン基板の温度が線型的に低下すると近似すれば２００℃／分＝３．３℃／秒以上の降温レートでシリコン基板１００１を冷却できればよい。第２の熱処理の前の低温期間においてシリコン基板１００１が３００℃以上５００℃以下である状態の通算時間よりも、第２の熱処理の後の低温期間においてシリコン基板１００１が３００℃以上５００℃以下である状態の通算時間が短ければよい。第２の熱処理の前の低温期間における通算時間が第２の熱処理の前の低温期間における通算時間の１／１０以下であることが子もましい。例えば、第２の熱処理の前の低温期間における通算時間が１０分以上であるのに対して、第２の熱処理の前の低温期間における通算時間が１分以下であればよい。   After the second heat treatment, it is desirable not to perform a film formation process, a hydrogen termination process, an etching process, or a simple heat treatment such as baking or annealing to maintain the silicon substrate 1001 at 300 ° C. or more and 500 ° C. or less. In addition, it is preferable that the temperature of the silicon substrate 1001 is not set to 300 ° C. or higher once the entire temperature of the silicon substrate 1001 becomes less than 300 ° C. after the second heat treatment. In other words, in the entire manufacturing process of the photoelectric conversion device 1, the temperature of the silicon substrate is 300 ° C. or higher after the temperature of the silicon substrate is 600 ° C. or higher in the second heat treatment. It is preferable that the temperature falls only when the temperature falls. For example, the film formation temperature and the baking temperature when forming the optical structure 30 formed after the second heat treatment can be performed under the condition that the temperature of the silicon substrate 1001 is less than 300 ° C. Note that after the second heat treatment, a state in which the temperature of the silicon substrate 1001 is 300 ° C. or more and 500 ° C. or less inevitably occurs in the process of returning from 600 ° C. to room temperature. The state where the temperature is 300 ° C. or more and 500 ° C. or less is desirably as short as possible, for example, less than 1 minute. If it is approximated that the temperature of the silicon substrate decreases linearly, it is sufficient that the silicon substrate 1001 can be cooled at a temperature lowering rate of 200 ° C./min=3.3° C./second or more. The silicon substrate 1001 is not less than 300 ° C. and not more than 500 ° C. in the low temperature period after the second heat treatment than the total time in which the silicon substrate 1001 is not less than 300 ° C. and not more than 500 ° C. in the low temperature period before the second heat treatment. The total time of a certain state should be short. It is also preferable that the total time in the low temperature period before the second heat treatment is 1/10 or less of the total time in the low temperature period before the second heat treatment. For example, the total time in the low temperature period before the second heat treatment is 10 minutes or more, whereas the total time in the low temperature period before the second heat treatment may be 1 minute or less.

第１の熱処理と第２の熱処理の作用の一例を説明する。シリコン基板１００１が３００℃以上５００℃以下となる温度域では、シリコン基板１００１のシリコンがその内部に存在する酸素と結合して、不純物を形成する。この不純物はＳｉＯ２で表されるような化学量論的組成比を有する安定な酸化物ではなく、不安定な複合物であると考えられている。この酸素に起因する不純物が不純物準位を形成するため、光が照射されると価電子帯から励起されたキャリア（電子）が不純物準位にトラップされる。そしてこの不純物は、トラップしたキャリア（電子）をトラップされた直後あるいはトラップされてしばらく経ってから放出する。このように複合物は、ドナーの性質を示しうるため、この不純物はサーマルドナーや酸素ドナーと呼ばれる。なお、サーマルドナーでトラップされるキャリアの励起は光に限定されずに、熱による励起であっても同様である。サーマルドナーは、４５０℃で最も生成されやすいと考えられる。また、光電変換素子ＰＤが３００℃以上５００℃以下となる時間（第１の熱処理の通算時間）が長ければ長いほどサーマルドナーが増加する。光電変換素子ＰＤにサーマルドナーが存在すると、画像に現れるノイズの原因となる。 An example of the action of the first heat treatment and the second heat treatment will be described. In the temperature range in which the silicon substrate 1001 is 300 ° C. or more and 500 ° C. or less, the silicon of the silicon substrate 1001 is combined with oxygen present therein to form impurities. This impurity is not a stable oxide having a stoichiometric composition ratio represented by SiO 2 , but is considered to be an unstable composite. Since impurities caused by oxygen form impurity levels, carriers (electrons) excited from the valence band are trapped in the impurity levels when irradiated with light. This impurity is released immediately after trapped carriers (electrons) are trapped or after being trapped for a while. Thus, since the composite can exhibit the properties of a donor, this impurity is called a thermal donor or an oxygen donor. The excitation of carriers trapped by a thermal donor is not limited to light, and the same applies to excitation by heat. Thermal donors are believed to be most likely generated at 450 ° C. In addition, the longer the time during which the photoelectric conversion element PD is 300 ° C. or more and 500 ° C. or less (the total time of the first heat treatment), the longer the thermal donor increases. If a thermal donor is present in the photoelectric conversion element PD, it causes noise appearing in the image.

サーマルドナーの原因となる酸素は、単結晶シリコンを生成する際に混入しうるが、雰囲気から取り込まれる場合もある。エピタキシャル成長によって単結晶シリコン層を形成することで酸素を低減することは可能であるが、酸素の存在はシリコン層の強度を増加させるので、シリコン層には微量の酸素を含有させることが望ましい。シリコン基体の上エピタキシャル層に酸素が拡散しうる。シリコン基板１０００に薄化処理を施すことで、シリコン基板１００１中の酸素の増加を抑制することができる。   Oxygen that causes thermal donors can be mixed in the production of single crystal silicon, but is sometimes taken from the atmosphere. Although it is possible to reduce oxygen by forming a single crystal silicon layer by epitaxial growth, since the presence of oxygen increases the strength of the silicon layer, it is desirable that the silicon layer contain a trace amount of oxygen. Oxygen can diffuse into the upper epitaxial layer of the silicon substrate. By performing the thinning process on the silicon substrate 1000, an increase in oxygen in the silicon substrate 1001 can be suppressed.

このように、サーマルドナーの原因となる酸素は、製造工程のさまざまな局面でシリコン基板１００１中に存在しうる。そのため、シリコン基板１００１が３００℃以上５００℃以下の温度域で維持される工程の後には、シリコン基板１０００の中にはサーマルドナーが増加することになる。このサーマルドナーが増加する工程は、上述したような成膜処理や水素終端処理などの第１の熱処理時である。   As described above, oxygen that causes thermal donors may be present in the silicon substrate 1001 in various aspects of the manufacturing process. Therefore, thermal donors increase in the silicon substrate 1000 after the process in which the silicon substrate 1001 is maintained in a temperature range of 300 ° C. or more and 500 ° C. or less. The step of increasing the thermal donor is during the first heat treatment such as the film forming process or the hydrogen termination process as described above.

本実施形態では、このようなサーマルドナーが増加する第１の熱処理の後に、第２の熱処理を行っている。サーマルドナーは、６００℃以上の加熱により安定な酸化物となって消失しうる。シリコン基板１００１を６００℃以上にすることにより、ノイズとなりうるサーマルドナーを低減することが可能となる。なお、５００℃と６００℃の間の温度域は、サーマルドナーの生成と消失が同程度で生じる平衡状態になると考えられる。以上のように、シリコン基板１００１に第２の熱処理を施すことで、サーマルドナーが低減されたシリコン層１００を得ることができる。また、第２の熱処理の後にサーマルドナーが再発生するような３００℃以上５００℃以下の温度の通算期間を極力短くすることで最終的にサーマルドナーが低減された光電変換装置を得ることができる。   In the present embodiment, the second heat treatment is performed after the first heat treatment in which the thermal donors increase. The thermal donor can be lost as a stable oxide by heating at 600 ° C. or higher. By setting the silicon substrate 1001 to 600 ° C. or higher, it is possible to reduce thermal donors that may cause noise. In addition, it is thought that the temperature range between 500 degreeC and 600 degreeC will be in the equilibrium state which generation | occurrence | production and loss | disappearance of a thermal donor generate | occur | produce with the same degree. As described above, by performing the second heat treatment on the silicon substrate 1001, the silicon layer 100 with reduced thermal donors can be obtained. In addition, it is possible to obtain a photoelectric conversion device in which the thermal donor is finally reduced by shortening the total period of the temperature of 300 ° C. to 500 ° C. so that the thermal donor is regenerated after the second heat treatment. .

図５は、本実施形態の変形例を示している。図５は、図１で説明した接続部１０７の絶縁体膜１０６を厚くした点がこれまで説明した例と異なる。サーマルドナーを消失させる第２の熱処理を効果的に行いつつ、配線構造２０の温度上昇を抑制するには、図４から理解されるように、絶縁体膜１０６で配線構造２０への熱伝導を抑制することが有効である。これは絶縁体膜１０６を厚くすることで達成できる。絶縁体膜１０６の厚みは、例えば０．５μｍ以上であるとよい。   FIG. 5 shows a modification of the present embodiment. FIG. 5 is different from the example described so far in that the insulating film 106 of the connecting portion 107 described in FIG. 1 is thickened. In order to suppress the temperature rise of the wiring structure 20 while effectively performing the second heat treatment for eliminating the thermal donor, as is understood from FIG. 4, the insulator film 106 conducts heat conduction to the wiring structure 20. It is effective to suppress. This can be achieved by making the insulator film 106 thick. The thickness of the insulator film 106 is preferably, for example, 0.5 μm or more.

絶縁体膜１０６の厚みに伴ってコンタクトホールが深くなると、高アスペクト比のコンタクトホールの形成や、微細なコンタクトホールへのコンタクトプラグ１０５のための金属膜の埋め込みが難しくなる。そこで、本変形例では、接続部１０７の形成において、第１の絶縁体層１０６１を形成して、第１の絶縁体層１０６１に第１のコンタクトホールを形成する。この第１のコンタクトホールはシリコン基板１０００やゲート電極を露出させる。そして、この第１のコンタクトホールに第１のコンタクトプラグ１０５１を形成する。この第１のコンタクトホールはシリコン基板１０００やゲート電極に接触する。その後、第２の絶縁体層１０６２を形成して、第２の絶縁体層１０６２に第２のコンタクトホールを形成する。この第２のコンタクトホールは第１のコンタクトプラグ１０５１を露出させる。そして、この第２のコンタクトホールに第２のコンタクトプラグ１０５２を形成する。この第２のコンタクトホールは第１のコンタクトプラグ１０５１に接触する。   When the contact hole is deepened with the thickness of the insulator film 106, it becomes difficult to form a contact hole with a high aspect ratio and to embed a metal film for the contact plug 105 into a fine contact hole. Therefore, in this modification, in the formation of the connection portion 107, the first insulator layer 1061 is formed, and the first contact hole is formed in the first insulator layer 1061. The first contact hole exposes the silicon substrate 1000 and the gate electrode. Then, a first contact plug 1051 is formed in the first contact hole. The first contact hole is in contact with the silicon substrate 1000 and the gate electrode. After that, a second insulator layer 1062 is formed, and a second contact hole is formed in the second insulator layer 1062. This second contact hole exposes the first contact plug 1051. Then, a second contact plug 1052 is formed in the second contact hole. The second contact hole is in contact with the first contact plug 1051.

このように、第１のコンタクトプラグ１０５１と第２のコンタクトプラグ１０５２を積層されたコンタクトプラグ１０５（いわゆるスタックトコンタクト構造）を採用することで、絶縁体膜１０６を厚くすることができる。これにより、配線構造２０とトランジスタとの接続の信頼性を確保しつつ、配線構造２０の温度上昇を抑制することができる。ここでは、コンタクトプラグを２段階で形成した例を示したが、３段階以上で形成してもよい。   As described above, by using the contact plug 105 (so-called stacked contact structure) in which the first contact plug 1051 and the second contact plug 1052 are stacked, the insulator film 106 can be thickened. Thereby, the temperature rise of the wiring structure 20 can be suppressed while ensuring the reliability of the connection between the wiring structure 20 and the transistor. Here, an example in which the contact plug is formed in two stages is shown, but it may be formed in three or more stages.

以上、素子構造１０が配線構造２０と光学構造３０との間に配された、裏面照射型の撮像装置を例に挙げて説明を行った。しかし、本発明は、光学構造３０と素子構造１０との間に配線構造２０が位置する、いわゆる表面照射型の撮像装置にも適用できる。表面照射型であっても、シリコン基板の表面の上の配線構造２０の温度が５００℃を超えないように、シリコン基板の電荷蓄積部を６００℃以上、好ましくは７００℃以上にすればよい。この時にもシリコン基板の加熱には、シリコン基板の裏面からの光照射を用いることができる。通常、表面照射型の撮像装置のシリコン基板は裏面照射型に比べて厚い（１００μｍ以上）ため、照射時間を長くしたり、光を強くしたりすることで、受光面である表面近傍の温度を６００℃以上とすることができる。裏面から表面近傍までの光の到達を容易にするためには、シリコン基板の薄化処理（バックグラインド）を施すとよい。一般的な半導体ウエハの厚みは７５０μｍ程度であるが、薄化処理で１００〜５００μｍ程度に薄くするとよい。表面照射型の撮像装置の場合、配線構造２０の上にマイクロレンズなどの光学構造３０を形成した後に、サーマルドナーを消失させる熱処理を施すこともできる。光学構造３０の形成前であって配線構造２０の形成後、あるいは水素終端処理後に熱処理を行ってもよい。 以上説明したように、本実施形態にかかる製造方法では、シリコン基板の温度が３００℃以上５００℃以下となる条件で第１の熱処理を行った後に、シリコン基板の温度を６００℃以上にする第２の熱処理を行う。これによりノイズを低減することができる。   As described above, the back side illumination type imaging device in which the element structure 10 is arranged between the wiring structure 20 and the optical structure 30 has been described as an example. However, the present invention can also be applied to a so-called surface irradiation type imaging apparatus in which the wiring structure 20 is located between the optical structure 30 and the element structure 10. Even in the surface irradiation type, the charge storage portion of the silicon substrate may be set to 600 ° C. or higher, preferably 700 ° C. or higher so that the temperature of the wiring structure 20 on the surface of the silicon substrate does not exceed 500 ° C. Also at this time, light irradiation from the back surface of the silicon substrate can be used for heating the silicon substrate. Usually, the silicon substrate of the front-illuminated imaging device is thicker than the back-illuminated type (100 μm or more). Therefore, by increasing the irradiation time or increasing the intensity of light, the temperature near the surface, which is the light-receiving surface, can be increased. It can be 600 degreeC or more. In order to facilitate the arrival of light from the back surface to the vicinity of the front surface, a thinning process (back grind) of the silicon substrate is preferably performed. A typical semiconductor wafer has a thickness of about 750 μm, but it may be thinned to about 100 to 500 μm by a thinning process. In the case of the surface irradiation type imaging device, after forming the optical structure 30 such as a microlens on the wiring structure 20, heat treatment for eliminating the thermal donor can be performed. Heat treatment may be performed before the optical structure 30 is formed and after the wiring structure 20 is formed or after the hydrogen termination treatment. As described above, in the manufacturing method according to the present embodiment, after the first heat treatment is performed under the condition that the temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less, the temperature of the silicon substrate is set to 600 ° C. or more. 2. Heat treatment is performed. Thereby, noise can be reduced.

本発明は、本実施形態に限定されず、その技術的思想を逸脱しない範囲で適宜の改変が可能である。本発明は、光を利用する光電変換装置のみならず、光を利用しない記憶装置や演算装置など様々な半導体装置の製造にも利用が可能である。   The present invention is not limited to the present embodiment, and appropriate modifications can be made without departing from the technical idea thereof. The present invention can be used not only for photoelectric conversion devices that use light but also for manufacturing various semiconductor devices such as storage devices and arithmetic devices that do not use light.

１０００ シリコン基板
１０１ 電荷蓄積部
１０５ コンタクトプラグ
１０６ 絶縁体膜
１１６ 絶縁部 1000 Silicon substrate 101 Charge storage part 105 Contact plug 106 Insulator film 116 Insulating part

Claims (15)

トランジスタが設けられたシリコン基板に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の水素終端処理を行い、
前記水素終端処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする半導体装置の製造方法。 A silicon substrate provided with a transistor is subjected to hydrogen termination treatment under the condition that the temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less,
A method of manufacturing a semiconductor device, comprising performing a heat treatment to raise the temperature of the silicon substrate to 600 ° C. or higher after the hydrogen termination treatment. 前記水素終端処理の前に、前記シリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件で成膜処理を行う請求項１に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a film forming process is performed on the silicon substrate under a condition that a temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less before the hydrogen termination process. コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の成膜処理を行い、
前記成膜処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする半導体装置の製造方法。 A film formation process is performed on a silicon substrate provided with a transistor to which a contact plug is connected, under a condition that the temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less.
A method of manufacturing a semiconductor device, wherein a heat treatment is performed to raise the temperature of the silicon substrate to 600 ° C. or higher after the film formation process. 前記成膜処理は、絶縁体膜をＣＶＤ法により形成する工程を含む請求項２または３に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 2, wherein the film forming process includes a step of forming an insulator film by a CVD method. トランジスタが設けられたシリコン基板の温度が３００℃以上５００℃以下となる状態を通算で１０分以上含み、前記シリコン基板の温度が６００℃未満である状態が持続する期間を有し、
前記期間の後に前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする半導体装置の製造方法。 Including a state in which the temperature of the silicon substrate provided with the transistor is 300 ° C. or higher and 500 ° C. or lower for a total of 10 minutes or more, and has a period in which the temperature of the silicon substrate is lower than 600 ° C.
A method of manufacturing a semiconductor device, wherein a heat treatment is performed to raise the temperature of the silicon substrate to 600 ° C. or higher after the period. 前記熱処理の前に、前記トランジスタにはコンタクトプラグが接続されている請求項１、２または５に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein a contact plug is connected to the transistor before the heat treatment. 前記コンタクトプラグはスタックトコンタクトである請求項３または６に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 3, wherein the contact plug is a stacked contact. 前記熱処理の前に、前記シリコン基板の前記トランジスタの側とは反対側に誘電体膜を成膜する請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a dielectric film is formed on a side of the silicon substrate opposite to the transistor before the heat treatment. 前記熱処理の前に、前記シリコン基板の上に前記シリコン基板よりも融点の低い金属を含む金属部材を形成する請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a metal member including a metal having a lower melting point than the silicon substrate is formed on the silicon substrate before the heat treatment. 前記熱処理の前に、前記シリコン基板の前記トランジスタの側とは反対側から前記シリコン基板を薄くする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the silicon substrate is thinned from a side opposite to the transistor side of the silicon substrate before the heat treatment. 前記熱処理を、以下の条件（ａ）〜（ｄ）の少なくともいずれかを満たすように行う請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
（ａ）前記シリコン基板の温度が１０００℃を超える。
（ｂ）前記シリコン基板の前記トランジスタの側の面の温度が６００℃を超えない。
（ｃ）前記シリコン基板の上に形成された前記シリコン基板よりも融点の低い金属を含む金属部材の温度が５００℃を超えない。
（ｄ）前記シリコン基板の前記トランジスタの側の面の温度が、前記シリコン基板の前記トランジスタの側とは反対側の面の温度よりも低くなる。 The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed so as to satisfy at least one of the following conditions (a) to (d).
(A) The temperature of the silicon substrate exceeds 1000 ° C.
(B) The temperature of the surface of the silicon substrate on the transistor side does not exceed 600 ° C.
(C) The temperature of the metal member including a metal having a melting point lower than that of the silicon substrate formed on the silicon substrate does not exceed 500 ° C.
(D) The temperature of the surface of the silicon substrate on the transistor side is lower than the temperature of the surface of the silicon substrate opposite to the transistor side. 前記熱処理を、前記シリコン基板の前前記トランジスタの側とは反対側から紫外光を照射することにより行う請求項１乃至１１のいずれか１項に記載の半導体装置の製造方法。   12. The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed by irradiating ultraviolet light from a side opposite to the transistor side before the silicon substrate. 前記熱処理の後、前記シリコン基板を冷却する際、前記シリコン基板の温度が３００℃以上５００℃以下である時間が１分未満である請求項１乃至１２のいずれか１項に記載の半導体装置の製造方法。   13. The semiconductor device according to claim 1, wherein when the silicon substrate is cooled after the heat treatment, a time during which the temperature of the silicon substrate is 300 ° C. or more and 500 ° C. or less is less than 1 minute. Production method. 前記熱処理の後に、一旦前記シリコン基板の全体の温度が３００℃未満になった後は、前記シリコン基板の温度を３００℃未満に維持する請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。   The semiconductor device according to claim 1, wherein after the heat treatment, once the temperature of the entire silicon substrate becomes less than 300 ° C., the temperature of the silicon substrate is maintained at less than 300 ° C. 14. Manufacturing method. 前記シリコン基板には光電変換素子が設けられており、前記熱処理では、前記光電変換素子の電荷蓄積部の温度が６００℃以上になる請求項１乃至１４のいずれか１項に記載の半導体装置の製造方法。   15. The semiconductor device according to claim 1, wherein a photoelectric conversion element is provided on the silicon substrate, and the temperature of a charge storage portion of the photoelectric conversion element is 600 ° C. or higher in the heat treatment. Production method.
JP2012273638A 2012-12-14 2012-12-14 Method for manufacturing photoelectric conversion device Active JP6164830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012273638A JP6164830B2 (en) 2012-12-14 2012-12-14 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012273638A JP6164830B2 (en) 2012-12-14 2012-12-14 Method for manufacturing photoelectric conversion device

Publications (3)

Publication Number Publication Date
JP2014120569A true JP2014120569A (en) 2014-06-30
JP2014120569A5 JP2014120569A5 (en) 2016-01-28
JP6164830B2 JP6164830B2 (en) 2017-07-19

Family

ID=51175173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273638A Active JP6164830B2 (en) 2012-12-14 2012-12-14 Method for manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP6164830B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2016213305A (en) * 2015-05-07 2016-12-15 キヤノン株式会社 Photoelectric conversion device manufacturing method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291125A (en) * 1993-03-31 1994-10-18 Mitsubishi Materials Corp Heat treatment furnace for semiconductor wafer
JPH08274101A (en) * 1995-03-30 1996-10-18 Sony Corp Method for forming wiring structure of semiconductor device
JPH11340238A (en) * 1998-05-27 1999-12-10 Matsushita Electron Corp Manufacture of semiconductor device
JP2001156299A (en) * 1999-11-26 2001-06-08 Fuji Electric Co Ltd Semiconductor device and its manufacturing method
JP2005093621A (en) * 2003-09-16 2005-04-07 Seiko Epson Corp Method for manufacturing semiconductor device
JP2005123351A (en) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp High resistance silicon wafer and its manufacturing method
WO2006103779A1 (en) * 2005-03-30 2006-10-05 Fujitsu Limited Semiconductor device and its manufacturing method
JP2007243100A (en) * 2006-03-13 2007-09-20 Iwate Toshiba Electronics Co Ltd Solid-state imaging device and its manufacturing method
JP2008210869A (en) * 2007-02-23 2008-09-11 Canon Inc Method of manufacturing photoelectric conversion device
JP2009010387A (en) * 2007-06-26 2009-01-15 Dongbu Hitek Co Ltd Method of manufacturing vertical cmos image sensor
JP2012234968A (en) * 2011-04-28 2012-11-29 Sharp Corp Solid state image pickup device, manufacturing method of the same and electronic information apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291125A (en) * 1993-03-31 1994-10-18 Mitsubishi Materials Corp Heat treatment furnace for semiconductor wafer
JPH08274101A (en) * 1995-03-30 1996-10-18 Sony Corp Method for forming wiring structure of semiconductor device
JPH11340238A (en) * 1998-05-27 1999-12-10 Matsushita Electron Corp Manufacture of semiconductor device
JP2001156299A (en) * 1999-11-26 2001-06-08 Fuji Electric Co Ltd Semiconductor device and its manufacturing method
JP2005093621A (en) * 2003-09-16 2005-04-07 Seiko Epson Corp Method for manufacturing semiconductor device
JP2005123351A (en) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp High resistance silicon wafer and its manufacturing method
WO2006103779A1 (en) * 2005-03-30 2006-10-05 Fujitsu Limited Semiconductor device and its manufacturing method
JP2007243100A (en) * 2006-03-13 2007-09-20 Iwate Toshiba Electronics Co Ltd Solid-state imaging device and its manufacturing method
JP2008210869A (en) * 2007-02-23 2008-09-11 Canon Inc Method of manufacturing photoelectric conversion device
JP2009010387A (en) * 2007-06-26 2009-01-15 Dongbu Hitek Co Ltd Method of manufacturing vertical cmos image sensor
JP2012234968A (en) * 2011-04-28 2012-11-29 Sharp Corp Solid state image pickup device, manufacturing method of the same and electronic information apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2016213305A (en) * 2015-05-07 2016-12-15 キヤノン株式会社 Photoelectric conversion device manufacturing method

Also Published As

Publication number Publication date
JP6164830B2 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
US9190441B2 (en) Image sensor trench isolation with conformal doping
TWI693873B (en) Semiconductor structures and methods for forming the same
US7714403B2 (en) Image sensor using back-illuminated photodiode and method of manufacturing the same
US8354295B2 (en) Backside illuminated sensor processing
TWI523211B (en) Back side defect reduction for back side illuminated image sensor
US9786707B2 (en) Image sensor isolation region and method of forming the same
JP6218776B2 (en) Semiconductor device for BSI image sensor and method for forming the same
TW201919219A (en) Image sensor with an absorption enhancement semiconductor layer
TW201103134A (en) Solid-state imaging device and method for manufacturing same
JP5772329B2 (en) Semiconductor device manufacturing method, semiconductor device, and electronic apparatus
JP2014116472A (en) Solid-state image pickup device and method for manufacturing the same
US8980674B2 (en) Image sensor with improved dark current performance
US20160043133A1 (en) Manufacturing method of semiconductor integrated circuit device
KR102010703B1 (en) High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
JP2014241363A (en) Method for manufacturing semiconductor device
TW202213750A (en) Integrated circuit, image sensor, and method of forming the same
JP6164830B2 (en) Method for manufacturing photoelectric conversion device
US9252296B2 (en) Semiconductor device with compressive layers
TWI717795B (en) Image sensor and method for forming the same
US8802457B2 (en) Backside surface treatment of semiconductor chips
TW201604938A (en) Manufacturing method for a semiconductor device
US10825950B2 (en) Semiconductor surface passivation
KR20070059234A (en) Apparatus for manufacturing a image sensor for reducing a dark current
JP2015226022A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170620

R151 Written notification of patent or utility model registration

Ref document number: 6164830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151