JP2014115960A - 検証装置、検証方法及び検証プログラム - Google Patents
検証装置、検証方法及び検証プログラム Download PDFInfo
- Publication number
- JP2014115960A JP2014115960A JP2012271616A JP2012271616A JP2014115960A JP 2014115960 A JP2014115960 A JP 2014115960A JP 2012271616 A JP2012271616 A JP 2012271616A JP 2012271616 A JP2012271616 A JP 2012271616A JP 2014115960 A JP2014115960 A JP 2014115960A
- Authority
- JP
- Japan
- Prior art keywords
- model
- partial order
- order relation
- verification
- expression model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
【課題】システム及びソフトウェアの検証において、半順序関係により規定される挙動を、入力した検査対象の形式に依存せず汎用的に検査することができる検証装置を提供する。
【解決手段】検査装置は、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段1と、前記半順序関係表現モデルを検査するモデル検査手段2とを備える。
【選択図】図1
【解決手段】検査装置は、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段1と、前記半順序関係表現モデルを検査するモデル検査手段2とを備える。
【選択図】図1
Description
本発明は、システム及びソフトウェアの検証を行う検証装置、検証方法及び検証プログラムに関し、特にシステム及びソフトウェアの挙動を規定する半順序関係がシステム及びソフトウェアの機能面で問題を引き起こさないことを検証する検証装置、検証方法及び検証プログラムに関する。
システムやソフトウェアの挙動を定義する際には、UML(Unified Modeling Language)等のモデルやプログラムを用いて挙動を定義する。この定義される挙動の中で重要なものとして、半順序関係が含まれることが多い。しかし、この半順序により実際に起こる順序関係は、わかりにくく、バグの原因となることが多い。このような、挙動の順序関係に関するバグを検査するために、モデル検査技術を用いて機能検証する技術が様々提案されている。
例えば、特許文献1には、プログラム言語で記述されたソースコードを、モデル検査技術で用いる専用言語で記述した動作仕様情報に変換し、モデル検査プログラムを用いてソフトウェアプログラムを検査する技術が開示されている。
また、例えば、特許文献2には、クラス図とステートマシン図で記述されたソフトウェアの構成及び挙動を表わす検査対象モデルが、予め定められた検査式を満たすか否かの検査を実行する技術が開示されている。
第1の問題点は、同一のシステムもしくはソフトウェアの定義であっても定義形式によって検査できる場合とできない場合があるということである。その理由は、定義からモデル検査技術で用いられる専用言語による動作仕様記述への変換手段が、特定の定義の形式に依存しているからである。
第2の問題点は、想定した定義形式と異なる形式で表現されたシステムもしくはソフトウェア等の検査対象に対しては意味のある検査ができず、汎用性がないということである。ここで想定する定義形式とは、UML等のモデルによる設計の記述や、プログラミング言語による実装の記述等である。汎用性がない理由は、各装置は想定した定義形式に適した検査を行うという特定の目的を持つため、想定した定義形式と異なる検査対象に対しては、仮にその検査対象を装置が検査できる形式に変換したとしても、もとの検査対象に適した検査ができないためである。
検査対象の定義形式に適した検査とは、定義の目的に合致した検査である。例えば、設計の記述の検査であれば、設計段階で検査すべき挙動の大枠(例えば外部に現れる状態の変化)が検査される。また、例えば、実装の記述の検査であれば、実装レベルの細かい挙動(例えばNULLポインタを参照するかどうか)が検査される。したがって、装置が想定する検査対象と異なる検査対象を、装置の想定に合致するように変換して検査しようとすると、検査対象がもつ情報が意図しない形で欠落する可能性があり、適切な検査ができない。
本発明の目的は、システム及びソフトウェアの検証において、半順序関係により規定される挙動を、入力した検査対象の形式に依存せず汎用的に検査することができる検証装置、検証方法及び検証プログラムを提供することである。
本発明による半順序関係検証装置は、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段と、前記半順序関係表現モデルを検査するモデル検査手段とを備えたことを特徴とする。
本発明による半順序関係検証方法は、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成し、前記半順序関係表現モデルを検査することを特徴とする。
本発明による半順序関係検証プログラムは、コンピュータに、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成処理と、前記半順序関係表現モデルを検査するモデル検査処理とを実行させることを特徴とする。
本発明によれば、システム及びソフトウェアの検証において、半順序関係により規定される挙動を、入力した検査対象の形式に依存せず汎用的に検査することができる。
実施形態1.
図1は、本発明による検証装置の第1の実施形態(実施形態1)の構成を示すブロック図である。なお、図において、実線は処理の流れを示し、破線はデータの流れを示す。図1に示すように、本実施形態の検証装置は、半順序関係表現モデル作成手段1と、モデル検査手段2とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
図1は、本発明による検証装置の第1の実施形態(実施形態1)の構成を示すブロック図である。なお、図において、実線は処理の流れを示し、破線はデータの流れを示す。図1に示すように、本実施形態の検証装置は、半順序関係表現モデル作成手段1と、モデル検査手段2とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
半順序関係表現モデル作成手段1は、システムまたはソフトウェアを定義する検査対象(例えば、モデル、ソースコード等)を入力する。そして、半順序関係表現モデル作成手段1は、検査対象が定義する半順序関係を抽出し、抽出した半順序関係を表現するモデルである半順序関係表現モデルを作成する。半順序関係表現モデル作成手段1は、入力された検査対象の形式により異なるものであり、検査対象の形式に応じて差し替え可能なものである。半順序関係を表現する表現形式には、順序対を列挙したテキスト表現、または半順序を方向付きのエッジで表現した有向グラフ等の複数の形式があり、どの形式を用いてもよい。いずれかの形式が半順序関係表現モデルの表現形式として定められる。
モデル検査手段2は、半順序関係表現モデル作成手段1が作成した半順序関係表現モデルを入力し、半順序関係表現モデルが表現する半順序関係を状態の遷移として表現し直したモデル検査用の状態遷移記述に変換する。そして、モデル検査手段2は、その状態遷移記述により表現された半順序関係表現モデルをモデル検査して、その結果を出力する。モデル検査手段2は、検査対象によらずその形式が固定な半順序関係表現モデルを検査するため、半順序関係表現モデル作成手段1に依存しない。
次に、検査対象としてUMLのアクティビティ図を用いた例を、図面を用いて説明する。図2は、検査対象の一例であるアクティビティを示す図である。図2に示すアクティビティ図は、a1,a21,a22,a23,a4という順序でアクティビティが実行され、かつ、a1,a31,a32,a4という順序でアクティビティが実行されることを示す。つまり、図2に示すアクティビティ図は、アクティビティの半順序関係を示している。したがって、半順序関係表現モデル作成手段1は、この半順序関係を取りだし、半順序関係表現モデルを作成する。
次に、本実施形態の検証装置の動作を説明する。図3は、本発明による検証装置の第1
の実施形態の動作を示すフローチャートである。
の実施形態の動作を示すフローチャートである。
半順序関係表現モデル作成手段1は、システムまたはソフトウェアを定義する検査対象(例えば、モデルまたはソースコード)を入力し、検査対象から半順序関係を抽出する(ステップA1)。半順序関係表現モデル作成手段1は、検査対象に半順序関係が含まれるかどうか判定し(ステップA2)、含まれていなければ動作は終了する。半順序関係表現モデル作成手段1は、検査対象に半順序関係が含まれていれば、それを半順序関係表現モデルとして書き出す(ステップA3)。
次に、モデル検査手段2は、半順序関係表現モデルを入力し、半順序関係表現モデルを状態遷移記述に変換する(ステップA4)。半順序関係を状態遷移に変換する方法は複数あるが、どの方法を用いてもよい。例えば、モデル検査手段2は、半順序関係を構成する要素それぞれを状態遷移における状態に対応付け、半順序関係を構成する要素間の順序関係を遷移に対応付けることにより半順序関係を状態遷移に変換する。または、モデル検査手段2は、順序関係を構成する要素の次の要素がひとつの場合は、順序関係で結ばれた連続した要素群をひとつの状態としてまとめ、次の要素が複数ある場合には、それぞれを新しい状態として前の要素との順序関係を遷移に対応付けてもよい。
そして、モデル検査手段2は、状態遷移記述をモデル検査により検査する(ステップA5)。最後に、モデル検査手段2は、モデル検査の結果が正常であれば(ステップA6のYES)、検査が正常終了したことを出力する(ステップA7)。モデル検査の結果がエラーであれば(ステップA6のNO)、モデル検査手段2は、エラー及びモデル検査が出力するエラー時の反例を出力する(ステップA8)。
本実施形態の検証装置は、システムまたはソフトウェアの半順序関係の正しさを、その定義形式が異なっていても共通の方法及び装置で検査できる。その理由は、検査対象の形式に依存し半順序関係を抽出する半順序関係表現モデル作成手段1と、半順序関係の正しさを検査するモデル検査手段2とが別々の手段であり、それぞれ独立しているため、半順序関係表現モデル作成手段1が検査対象の形式に応じて差し替え可能だからである。
また、本実施形態の検証装置は、同一のシステムもしくはソフトウェアの開発において、開発プロセスの各フェーズで容易に検査を実施できる。具体的には、上記のように半順序関係表現モデル作成手段1を差し替えることにより定義形式が異なる検査対象を共通の方法及び装置で検査できるため、各フェーズで使用される異なる形式で定義されたモデルやソースコードを共通に検査できる。
また、本実施形態の検証装置は、システムもしくはソフトウェアの半順序関係の正しさを厳密に検査できる。その理由は、厳密な検査が可能な技術であるモデル検査を、半順序関係の検査に用いているためである。また、検査対象の全てをモデルに変換するのではなく、半順序関係のみを半順序関係の検査に適したモデルに変換するため、半順序関係の検査に影響する情報の欠落を抑制することができる。
実施形態2.
次に、本発明の第2の実施形態(実施形態2)を、図面を参照して説明する。図4は、本発明による検証装置の第2の実施形態の構成を示すブロック図である。図4において、実線は処理の流れを示し、破線はデータの流れを示す。本実施形態の検証装置は、モデル作成選択手段11と、半順序関係表現モデル作成手段12と、モデル検査手段2とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
次に、本発明の第2の実施形態(実施形態2)を、図面を参照して説明する。図4は、本発明による検証装置の第2の実施形態の構成を示すブロック図である。図4において、実線は処理の流れを示し、破線はデータの流れを示す。本実施形態の検証装置は、モデル作成選択手段11と、半順序関係表現モデル作成手段12と、モデル検査手段2とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
モデル作成選択手段11は、検査対象の形式に応じたモデル作成手段を選択する。
半順序関係表現モデル作成手段12は、内部に複数のモデル作成手段を含む。それぞれのモデル作成手段は、それぞれ特有の形式に対応している。半順序関係表現モデル作成手段12に含まれるモデル作成手段のうち、モデル作成選択手段11が選択したモデル作成手段が、半順序関係表現モデルを作成する。
モデル検査手段2は、半順序関係表現モデル作成手段12が作成した半順序表現モデル3を検査し、結果を出力する。
なお、半順序関係表現モデル作成手段12内の各モデル作成手段の機能は、実施形態1の半順序関係表現モデル作成手段1と同じである。またモデル検査手段2の機能は、実施形態1のモデル検査手段2と同じである。
次に、本実施形態の検証装置の動作を説明する。図5は、本発明による検証装置の第2の実施形態の動作を示すフローチャートである。本実施形態の検証装置の動作について、図5に示すフローチャートは、ステップA9以外は図3に示すフローチャートと同様である。以下、第1の実施形態と同一の動作については説明を省略する。
ステップA2において、検査対象に反順序関係があると判定された場合、モデル作成選択手段11は、検査対象のモデル形式に応じたモデル作成手段を選択する(ステップA9)。また、選択されたモデル作成手段は、半順序関係表現モデルを作成する(ステップA3)。
本実施形態の検証装置は、半順序関係表現モデル作成手段12が、複数のモデル作成手段を内包し、モデル作成選択手段11が、入力した検査対象の形式に応じたモデル作成手段を選択するため、複数の異なる形式の検査対象を検査することができる。また、複数の異なる形式の検査対象に対して、モデル検査手段2は共通のものが使用される。そのため、本実施形態の検証装置は、同じシステムまたはソフトウェアの挙動が複数の形式で定義されている場合に、その複数の形式に対して同じ検査を実施することができ、検査結果を比較することも可能になる。
実施形態3.
次に、本発明の第3の実施形態(実施形態3)を、図面を参照して説明する。図6は、本発明による検証装置の第3の実施形態の構成を示すブロック図である。図6において、実線は処理の流れを示し、破線はデータの流れを示す。図6に示すように、本実施形態の検証装置は、半順序関係表現モデル作成手段1と、モデル検査入力作成手段21と、モデル検査手段22とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
次に、本発明の第3の実施形態(実施形態3)を、図面を参照して説明する。図6は、本発明による検証装置の第3の実施形態の構成を示すブロック図である。図6において、実線は処理の流れを示し、破線はデータの流れを示す。図6に示すように、本実施形態の検証装置は、半順序関係表現モデル作成手段1と、モデル検査入力作成手段21と、モデル検査手段22とを含む。本実施形態の検証装置の各手段は、例えば、特定の演算処理等を行うよう設計されたハードウェア、またはプログラムに従って動作するCPU(Central Processing Unit)等の情報処理装置によって実現される。
半順序関係表現モデル作成手段1は、システムまたはソフトウェアを定義する検査対象(例えば、モデル、ソースコード等)を入力する。そして、半順序関係表現モデル作成手段1は、検査対象が定義する半順序関係を抽出し、抽出した半順序関係を表現するモデルである半順序関係表現モデルを作成する。半順序関係表現モデル作成手段1は、入力された検査対象の形式により異なるものであり、検査対象の形式に応じて差し替え可能なものである。
モデル検査入力作成手段21は、半順序関係表現モデル作成手段1が作成した半順序関係表現モデルを入力し、モデル検査入力モデルを作成する。モデル検査入力モデルは、半順序関係表現モデルが表現する半順序関係を状態の遷移として表現し直したモデル検査用の状態遷移記述である。また、モデル検査入力作成手段21は、差し替えが可能であるので、ユーザは、より最適なモデル検査入力作成手段21を使用することができる。
モデル検査手段22は、モデル検査入力モデルを入力し、モデル検査を実施し、その結果を出力する。
なお、本実施形態の検証装置は、半順序関係表現モデル作成手段1の代わりに、第2の実施形態で示したモデル作成選択手段11及び半順序関係表現モデル作成手段12を備えていてもよい。
次に、本実施形態の検証装置の動作を説明する。図7は、本発明による検証装置の第3の実施形態の動作を示すフローチャートである。まず、半順序関係表現モデル作成手段1は、システムまたはソフトウェアを定義する検査対象(モデルやソースコード)を入力し、検査対象から半順序関係を抽出する(ステップB1)。半順序関係表現モデル作成手段1は、検査対象に半順序関係が含まれるかどうか判定し(ステップB2)、検査対象に半順序関係が含まれていなければ、動作は終了する。半順序関係表現モデル作成手段1は、半順序関係があれば、それを半順序関係表現モデルに書き出す(ステップB3)。
次に、モデル検査入力作成手段21は、半順序関係表現モデルを入力し、半順序関係表現モデルを、状態遷移を記述したモデル検査入力モデルに変換する(ステップB4)。モデル検査手段22は、モデル検査入力モデルを入力し、モデル検査により検査を行う(ステップB5)。最後に、モデル検査手段22は、モデル検査の結果が正常であれば(ステップB6のYES)、検査結果として検査が正常終了したことを出力する(ステップB7)。モデル検査手段22は、モデル検査の結果がエラーであれば(ステップB6のNO)、エラー及びモデル検査が出力するエラー時の反例を出力する(ステップB8)。
本実施形態の検証装置は、モデル検査入力モデルを作成するモデル検査入力作成手段21が、モデル検査手段22から分離されているため、モデル検査入力作成手段21を差し替えて使うことができる。一般的なモデル検査の実施においては、検査する状態数が膨大となり現実的な時間でモデル検査が実施できない状態爆発の問題が起こり得る。しかし、本実施形態の検証装置では、モデル検査入力作成手段21は、差し替えが可能であるので、ユーザは、よりコンパクトなモデルを作成するために最適なモデル検査入力作成手段21を使用することができる。よって、本実施形態の検証装置は、状態爆発が起きる可能性をより低減することができる。
図8は本発明による検証装置の主要部を示すブロック図である。図8に示すように、本発明の検査装置は、主要な構成として、システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段1と、半順序関係表現モデルを検査するモデル検査手段2とを備える。
また、上記の各実施形態には、以下の(1)〜(6)に示す検証装置も開示されている。
(1)システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段(例えば、半順序関係表現モデル作成手段1または半順序関係表現モデル作成手段12)と、半順序関係表現モデルを検査するモデル検査手段(モデル検査手段2またはモデル検査手段22)とを備えた検証装置。
(2)検証装置は、半順序関係表現モデル作成手段が、検査対象の形式に応じて差し替えられることが可能であるように構成されていてもよい。このような検証装置によれば、定義形式が異なる検査対象を共通の方法及び装置で検査できるため、各フェーズで使用される異なる形式で定義されたモデルやソースコードを共通に検査できる。
(3)検証装置は、半順序関係表現モデル作成手段(例えば、半順序関係表現モデル作成手段12)が、検査対象に用いられる形式に対応した複数のモデル作成手段を含むように構成されていてもよい。このような検証装置によれば、同じシステムまたはソフトウェアの挙動が複数の形式で定義されている場合に、その複数の形式に対して同じ検査を実施することができ、検査結果を比較することも可能になる。
(4)検証装置は、半順序関係表現モデル作成手段が用いるモデル作成手段を、検査対象の形式に応じて選択するモデル作成選択手段(例えば、モデル作成選択手段11)を備えるように構成されていてもよい。
(5)検証装置は、半順序関係表現モデルを入力し、当該半順序関係表現モデルを状態遷移表現に変換してモデル検査手段に出力するモデル検査入力作成手段(例えば、モデル検査入力作成手段21)を備えるように構成されていてもよい。
(6)検証装置は、モデル検査入力作成手段が、差し替えられることが可能であるように構成されていてもよい。
本発明は、ソフトウェア開発において、その仕様、設計、及びソースコードの正しさを検査する用途に適用できる。
1,12 半順序関係表現モデル作成手段
2,22 モデル検査手段
11 モデル作成選択手段
21 モデル検査入力作成手段
2,22 モデル検査手段
11 モデル作成選択手段
21 モデル検査入力作成手段
Claims (8)
- システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成手段と、
前記半順序関係表現モデルを検査するモデル検査手段とを備えた
ことを特徴とする検証装置。 - 半順序関係表現モデル作成手段は、
検査対象の形式に応じて差し替えられることが可能である
請求項1記載の検証装置。 - 半順序関係表現モデル作成手段は、
検査対象に用いられる形式に対応した複数のモデル作成手段を含む
請求項1または請求項2記載の検証装置。 - 半順序関係表現モデル作成手段が用いるモデル作成手段を、検査対象の形式に応じて選択するモデル作成選択手段を備えた
請求項3記載の検証装置。 - 半順序関係表現モデルを入力し、当該半順序関係表現モデルを状態遷移表現に変換してモデル検査手段に出力するモデル検査入力作成手段を備えた
請求項1から請求項4のうちのいずれか1項に記載の検証装置。 - モデル検査入力作成手段は、
差し替えられることが可能である
請求項5記載の検証装置。 - システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成し、
前記半順序関係表現モデルを検査する
ことを特徴とする検証方法。 - コンピュータに、
システムまたはソフトウェアを定義する検査対象を入力し、当該検査対象が定義する半順序関係を表現する半順序関係表現モデルを作成する半順序関係表現モデル作成処理と、
前記半順序関係表現モデルを検査するモデル検査処理とを
実行させるための検証プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271616A JP2014115960A (ja) | 2012-12-12 | 2012-12-12 | 検証装置、検証方法及び検証プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271616A JP2014115960A (ja) | 2012-12-12 | 2012-12-12 | 検証装置、検証方法及び検証プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014115960A true JP2014115960A (ja) | 2014-06-26 |
Family
ID=51171854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012271616A Pending JP2014115960A (ja) | 2012-12-12 | 2012-12-12 | 検証装置、検証方法及び検証プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014115960A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018221175A1 (ja) * | 2017-05-30 | 2018-12-06 | 日本電気株式会社 | 半順序手順計画装置、半順序手順計画方法および半順序手順計画プログラム |
JP2021072055A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社デイ・グリー | 発毛治療支援装置および発毛治療支援プログラム |
-
2012
- 2012-12-12 JP JP2012271616A patent/JP2014115960A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018221175A1 (ja) * | 2017-05-30 | 2018-12-06 | 日本電気株式会社 | 半順序手順計画装置、半順序手順計画方法および半順序手順計画プログラム |
JPWO2018221175A1 (ja) * | 2017-05-30 | 2020-04-02 | 日本電気株式会社 | 半順序手順計画装置、半順序手順計画方法および半順序手順計画プログラム |
US11194624B2 (en) | 2017-05-30 | 2021-12-07 | Nec Corporation | Partial order procedure planning device, partial order procedure planning method and partial order procedure planning program |
JP7176514B2 (ja) | 2017-05-30 | 2022-11-22 | 日本電気株式会社 | 半順序手順計画装置、半順序手順計画方法および半順序手順計画プログラム |
JP2021072055A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社デイ・グリー | 発毛治療支援装置および発毛治療支援プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6607565B2 (ja) | セーフティクリティカルソフトウェアのための統合された自動テストケース生成 | |
US10248541B2 (en) | Extraction of problem diagnostic knowledge from test cases | |
JP5659238B2 (ja) | ソースコード変換方法およびソースコード変換プログラム | |
US9535821B1 (en) | Displaying violated coding rules in source code | |
WO2012032890A1 (ja) | ソースコード変換方法およびソースコード変換プログラム | |
US20140214396A1 (en) | Specification properties creation for a visual model of a system | |
CN112765043A (zh) | 一种基于docker的自动化测试方法和装置 | |
US11615016B2 (en) | System and method for executing a test case | |
JP2014115960A (ja) | 検証装置、検証方法及び検証プログラム | |
JP6169302B2 (ja) | 仕様構成装置および方法 | |
JP6002507B2 (ja) | ソフトウェア検証用プログラムおよびソフトウェア検証システム | |
JPWO2012049816A1 (ja) | モデル検査装置、方法及びプログラム | |
JP2015011661A (ja) | 影響範囲分析システム、影響範囲分析方法および影響範囲分析プログラム | |
JP2009134360A (ja) | モデル検査システム、モデル検査方法およびモデル検査用プログラム | |
JP5755861B2 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
CN112559359A (zh) | 一种基于s2ml的安全攸关系统分析与验证方法 | |
JP6644188B2 (ja) | 影響抽出装置、影響抽出プログラム及び影響抽出方法 | |
JP2013206310A (ja) | モデル検査装置、モデル検査方法、およびプログラム | |
JP5736588B2 (ja) | ソースコード変換方法及びソースコード変換プログラム | |
JP2012248064A (ja) | 論理検証方法及び論理検証システム | |
US20240241816A1 (en) | Automated test generation | |
JP2018121245A (ja) | 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム | |
Chaudhary | ?? Translation from 2nd to 3rd generation mobile test cases with Appium | |
JP4971381B2 (ja) | 動作試験装置及び動作試験方法 | |
JP5949391B2 (ja) | 実行条件検査装置、実行条件検査システム、実行条件検査方法およびプログラム |