JP2014113731A - 画像形成装置、制御方法及びプログラム - Google Patents
画像形成装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP2014113731A JP2014113731A JP2012268624A JP2012268624A JP2014113731A JP 2014113731 A JP2014113731 A JP 2014113731A JP 2012268624 A JP2012268624 A JP 2012268624A JP 2012268624 A JP2012268624 A JP 2012268624A JP 2014113731 A JP2014113731 A JP 2014113731A
- Authority
- JP
- Japan
- Prior art keywords
- control means
- cpu
- request
- control unit
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】応答性の高さと電力消費の小ささとを両立させることを目的とする。
【解決手段】複数の制御手段を有する主制御手段と、主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を主制御手段に代わって代理応答する副制御手段と、を有し、主制御手段は、副制御手段が、副制御手段では代理応答することができない要求を情報処理装置から受け取ると、要求に係る受信パケット情報と、複数の制御手段の運用情報と、に基づいて、複数の制御手段のうち、要求に応答するための制御手段を決定し、決定した制御手段で省電力状態から復帰することによって課題を解決する。
【選択図】図8
【解決手段】複数の制御手段を有する主制御手段と、主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を主制御手段に代わって代理応答する副制御手段と、を有し、主制御手段は、副制御手段が、副制御手段では代理応答することができない要求を情報処理装置から受け取ると、要求に係る受信パケット情報と、複数の制御手段の運用情報と、に基づいて、複数の制御手段のうち、要求に応答するための制御手段を決定し、決定した制御手段で省電力状態から復帰することによって課題を解決する。
【選択図】図8
Description
本発明は、画像形成装置、制御方法及びプログラムに関する。
近年、省電力モードを備えた画像形成装置は一般的なものになっている。省電力モードを備えた画像形成装置では、画像形成装置が非スタンバイ状態のときに、画像形成装置を制御する主制御部への電力供給を通常より低減(或いは遮断)し、非スタンバイ状態における省電力モードを実現している。
また、画像形成装置には、省電力モードを維持した状態で、画像形成装置のコントローラに代わってネットワーク応答を実現する「代理応答」と呼ばれる機能がある。しかし、省電力モードでは利用可能なリソースに限りがあり、ネットワーク応答の全てを代理応答で行うことは不可能である。
例えば特許文献1には、複数CPUを搭載したシステムで、各CPUが行う仕事量を計測し、計測した仕事量に基づいて各CPUの使用率を予測する技術が開示されている。
また、画像形成装置には、省電力モードを維持した状態で、画像形成装置のコントローラに代わってネットワーク応答を実現する「代理応答」と呼ばれる機能がある。しかし、省電力モードでは利用可能なリソースに限りがあり、ネットワーク応答の全てを代理応答で行うことは不可能である。
例えば特許文献1には、複数CPUを搭載したシステムで、各CPUが行う仕事量を計測し、計測した仕事量に基づいて各CPUの使用率を予測する技術が開示されている。
特許文献1では、複数のCPUを備えるマルチプロセッサシステムにおいて、プロセッサバスを監視することによって個々のCPUの動作状態を検出するプロセッサバス監視部と、システムの負荷状態を監視するシステム状態監視部とを設けている。また、マルチプロセッサシステムでは、システム状態監視部からの通知に基づいて個々のCPUによる消費電力を制御するシステム状態制御部を設けている。そして、マルチプロセッサシステムキー入力待ち等のために特定のCPUに対する負荷が少ない状態が続くと、そのことがプロセッサバス監視部等によってシステム状態制御部に通知される。システム状態制御部は、クロック切り替え部に指令して該当するCPUへ供給するクロックを低い周波数に切り替えるようになっている。
特許文献1に開示された技術では、省電力状態での代理応答によるネットワーク応答が不可能な場合、コントローラは省電力モードからスタンバイ状態へ復帰し、システム状態監視を開始する。特定CPUコアのリソースを特定タスクの処理に占有させるマルチコアCPUシステム(以下、「非対称マルチコアCPUシステム」と記す)においては、特定のCPUに対する負荷を計測している期間、全CPUコアを動作させなければならない。このため、負荷計測中に特定CPUに対して割り当てられたタスクの実行が無い場合であったとしても、該当する特定CPUを停止させることは不可能である。CPU負荷の計測時間中、処理すべきタスクの無いCPUコアが動作することによって、電力消費のパフォーマンスの低下が招かれる結果となる。
本発明はこのような問題点に鑑みなされたもので、応答性の高さと電力消費の小ささとを両立させることを目的とする。
そこで、本発明の画像形成装置は、複数の制御手段を有する主制御手段と、前記主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を前記主制御手段に代わって代理応答する副制御手段と、を有し、前記主制御手段は、前記副制御手段が、前記副制御手段では代理応答することができない前記要求を前記情報処理装置から受け取ると、前記要求に係る受信パケット情報と、前記複数の制御手段の運用情報と、に基づいて、前記複数の制御手段のうち、前記要求に応答するための制御手段を決定し、決定した制御手段で前記省電力状態から復帰する。
本発明によれば、応答性の高さと電力消費の小ささとを両立させることができる。
以下、本発明の実施形態について図面に基づいて説明する。
<実施形態1>
図1は、ネットワークを介して通信可能な画像形成装置1の内部構成の一例を示す図である。
画像形成装置1は、スキャナ装置2と、コントローラ部(制御装置)3と、プリンタ装置4と、操作部5と補助記憶装置6と、電源部7とを有する。
スキャナ装置2は、原稿から光学的に画像を読み取りデジタル画像に変換する。
プリンタ装置4は、デジタル画像を紙デバイスに出力する。
操作部5は、画像形成装置1の入力デバイス等である。ユーザ等は、操作部5を操作することにより画像形成装置1を制御できる。
図1は、ネットワークを介して通信可能な画像形成装置1の内部構成の一例を示す図である。
画像形成装置1は、スキャナ装置2と、コントローラ部(制御装置)3と、プリンタ装置4と、操作部5と補助記憶装置6と、電源部7とを有する。
スキャナ装置2は、原稿から光学的に画像を読み取りデジタル画像に変換する。
プリンタ装置4は、デジタル画像を紙デバイスに出力する。
操作部5は、画像形成装置1の入力デバイス等である。ユーザ等は、操作部5を操作することにより画像形成装置1を制御できる。
補助記憶装置6は、デジタル画像や制御プログラム等を記憶する。
電源部7は、スキャナ装置2と、コントローラ部3と、プリンタ装置4とへの電源供給を制御する。
コントローラ部3は、スキャナ装置2と、プリンタ装置4と、操作部5と、補助記憶装置6と、電源部7とに接続され、各モジュールに指示を出すことにより画像形成装置1上でジョブを実行する。
LANI/F8は、画像形成装置1と、LAN10とをネットワーク接続するためのI/Fである。
コンピュータ9は、LAN10を介して画像形成装置1とデジタル画像の入出力を行い、画像形成装置1に対してジョブの発行、機器の指示等を行う情報処理装置である。
電源部7は、スキャナ装置2と、コントローラ部3と、プリンタ装置4とへの電源供給を制御する。
コントローラ部3は、スキャナ装置2と、プリンタ装置4と、操作部5と、補助記憶装置6と、電源部7とに接続され、各モジュールに指示を出すことにより画像形成装置1上でジョブを実行する。
LANI/F8は、画像形成装置1と、LAN10とをネットワーク接続するためのI/Fである。
コンピュータ9は、LAN10を介して画像形成装置1とデジタル画像の入出力を行い、画像形成装置1に対してジョブの発行、機器の指示等を行う情報処理装置である。
LAN10は、LANI/F8を介してコントローラ部3に接続される。
スキャナ装置2は、原稿束を自動的に逐次入れ替えられる原稿給紙ユニット部21と、原稿を光学スキャンしデジタル画像に変換できるスキャナユニット部22とを有し、スキャナユニット部22で変換された画像データをコントローラ部3に送信する。
プリンタ装置4は、給紙した紙に画像データを印刷するためのマーキングユニット部41と、紙束から一枚ずつ逐次給紙できる給紙ユニット部42と、印刷後の紙を排紙するための排紙ユニット部43とを有する。
なお、ここでは画像形成装置1をプリント機能とスキャナ機能とを備えるMFP(Multi Function Peripheral)であると説明したが、画像形成装置1はMFPに限るものではない。例えば、画像形成装置1はスキャナ機能を備えないSFP(Single Function Peripheral)であってもよい。
スキャナ装置2は、原稿束を自動的に逐次入れ替えられる原稿給紙ユニット部21と、原稿を光学スキャンしデジタル画像に変換できるスキャナユニット部22とを有し、スキャナユニット部22で変換された画像データをコントローラ部3に送信する。
プリンタ装置4は、給紙した紙に画像データを印刷するためのマーキングユニット部41と、紙束から一枚ずつ逐次給紙できる給紙ユニット部42と、印刷後の紙を排紙するための排紙ユニット部43とを有する。
なお、ここでは画像形成装置1をプリント機能とスキャナ機能とを備えるMFP(Multi Function Peripheral)であると説明したが、画像形成装置1はMFPに限るものではない。例えば、画像形成装置1はスキャナ機能を備えないSFP(Single Function Peripheral)であってもよい。
図2は、画像形成装置1のコントローラ部3のハードウェア構成の一例を示す図である。
コントローラ部3は、メインボード200と、サブボード220とを有する。
メインボード200は、汎用的なCPUシステムでCPU201と、ブートROM202と、メモリ203と、バスコントローラ部204と、不揮発性メモリ205と、ディスクコントローラ部206と、フラッシュディスク207と、LANI/F8とを有する。更に、メインボード200は、外部で操作部5及び補助記憶装置6等に接続されている。
CPU201は、メモリ203等に記憶されているプログラムに基づいてメインボード200及びサブボード220のボード全体を制御する。
ブートROM202は、ブートプログラムを記憶する。
メモリ203は、主としてCPU201が実行可能な制御プログラム及び各種設定を記憶する。また、メモリ203は、CPU201がワークメモリとして使用するメモリである。
コントローラ部3は、メインボード200と、サブボード220とを有する。
メインボード200は、汎用的なCPUシステムでCPU201と、ブートROM202と、メモリ203と、バスコントローラ部204と、不揮発性メモリ205と、ディスクコントローラ部206と、フラッシュディスク207と、LANI/F8とを有する。更に、メインボード200は、外部で操作部5及び補助記憶装置6等に接続されている。
CPU201は、メモリ203等に記憶されているプログラムに基づいてメインボード200及びサブボード220のボード全体を制御する。
ブートROM202は、ブートプログラムを記憶する。
メモリ203は、主としてCPU201が実行可能な制御プログラム及び各種設定を記憶する。また、メモリ203は、CPU201がワークメモリとして使用するメモリである。
バスコントローラ部204は、外部バスとのブリッジ機能を持つ。
不揮発性メモリ205は、電源が断たれた状態でも記憶を保持できるメモリである。
ディスクコントローラ部206は、フラッシュディスク207等のストレージ装置を制御する。
フラッシュディスク207は、半導体デバイスで構成された比較的小容量なストレージ装置である。
LANI/F8は、コントローラ部3と、外部とをネットワーク接続するためのインターフェースである。
不揮発性メモリ205は、電源が断たれた状態でも記憶を保持できるメモリである。
ディスクコントローラ部206は、フラッシュディスク207等のストレージ装置を制御する。
フラッシュディスク207は、半導体デバイスで構成された比較的小容量なストレージ装置である。
LANI/F8は、コントローラ部3と、外部とをネットワーク接続するためのインターフェースである。
サブボード220は、比較的小さな汎用CPUシステムと、画像処理ハードウェアとを有しており、リアルタイムデジタル画像処理を実行する。
ROM83は、CPU81が実行可能な制御プログラム及び各種設定情報等を記憶している。
CPU81は、ROM83に記憶されているプログラムに基づいて、システムバス86に接続されている各種のデバイスを総括的に制御する。
RAM84は、主としてCPU81の主記憶メモリ及びワークエリア等として機能する。
ネットワークI/F85は、CPU81と、ネットワーク上のホストコンピュータ及び画像形成装置等との通信処理を可能とするインターフェースである。
ROM83は、CPU81が実行可能な制御プログラム及び各種設定情報等を記憶している。
CPU81は、ROM83に記憶されているプログラムに基づいて、システムバス86に接続されている各種のデバイスを総括的に制御する。
RAM84は、主としてCPU81の主記憶メモリ及びワークエリア等として機能する。
ネットワークI/F85は、CPU81と、ネットワーク上のホストコンピュータ及び画像形成装置等との通信処理を可能とするインターフェースである。
また、メインボード200は、バスコントローラ部204を介してLANI/F8に接続されている。
メインボード200上のCPU201がプログラムを制御することで実現されるソフトウェアは、バスコントローラ部204を介して、LANI/F8とデータの送受信を行うことができる。同様に、LANI/F8上のCPU81がプログラムを制御することで実現されるソフトウェアは、バスコントローラ部204を介して、メインボード200とデータの送受信を行う事ができる。
なお、図2はコントローラ部3を簡略化して記載した図である。例えばCPU201は、チップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアを実際には多数有している。
CPU201は、主制御手段の一例である。また、CPU81は、副制御手段の一例である。
メインボード200上のCPU201がプログラムを制御することで実現されるソフトウェアは、バスコントローラ部204を介して、LANI/F8とデータの送受信を行うことができる。同様に、LANI/F8上のCPU81がプログラムを制御することで実現されるソフトウェアは、バスコントローラ部204を介して、メインボード200とデータの送受信を行う事ができる。
なお、図2はコントローラ部3を簡略化して記載した図である。例えばCPU201は、チップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアを実際には多数有している。
CPU201は、主制御手段の一例である。また、CPU81は、副制御手段の一例である。
図3は、画像形成装置1のコントローラ部3のソフトウェア構成の一例を示す図である。
コントローラ部3のソフトウェア構成は、非スリープ状態で動作するメインCPUソフトウェア301と、スリープ状態で動作するサブCPUソフトウェア309とに大別される。
まず、メインCPUソフトウェア301について説明する。
メインCPUソフトウェア301は、CPU201がメモリ203等に記憶されているプログラムを実行することで実現されるソフトウェアである。
スリープ制御部319は、メインボード200及びLANI/F8共に電力が供給されている通常状態から、メインボード200への電力供給が低減される省電力状態への移行に係る制御を行う。
コントローラ部3のソフトウェア構成は、非スリープ状態で動作するメインCPUソフトウェア301と、スリープ状態で動作するサブCPUソフトウェア309とに大別される。
まず、メインCPUソフトウェア301について説明する。
メインCPUソフトウェア301は、CPU201がメモリ203等に記憶されているプログラムを実行することで実現されるソフトウェアである。
スリープ制御部319は、メインボード200及びLANI/F8共に電力が供給されている通常状態から、メインボード200への電力供給が低減される省電力状態への移行に係る制御を行う。
メインCPUソフトウェア301は、Ethernet(登録商標)ヘッダー処理部303と、IPヘッダー処理部304と、TCP/UDPヘッダー処理部305とを含むプロトコルスタック302を含む。
IPsec処理部306は、IPヘッダー処理部304のレイヤーで動作し、IPsecネゴシエーション処理、ネットワークパケットのIPsec処理及びIPsec処理に必要なSA(SecutiryAssosiation)の管理等を行う。
CPU間通信部308は、バスコントローラ部204を介して、LANI/F8のサブCPUソフトウェア309とデータの送受信を行う。
IPsec処理部306は、IPヘッダー処理部304のレイヤーで動作し、IPsecネゴシエーション処理、ネットワークパケットのIPsec処理及びIPsec処理に必要なSA(SecutiryAssosiation)の管理等を行う。
CPU間通信部308は、バスコントローラ部204を介して、LANI/F8のサブCPUソフトウェア309とデータの送受信を行う。
次にサブCPUソフトウェア309について説明する。
サブCPUソフトウェア309は、CPU81がROM83に記憶されているプログラムを実行することで実現されるソフトウェアである。
CPU間通信部318は、バスコントローラ部204を介して、メインCPUソフトウェア301とデータの送受信を行う。
サブCPUソフトウェア309は、Ethernetヘッダー処理部311と、IPヘッダー処理部312と、TCP/UDPヘッダー処理部313とを含むプロトコルスタック310を含む。
IPsec処理部314は、受信パケットのIPsec処理及びSAの管理等を行う。
また、サブCPUソフトウェア309は、LANI/F8がコンピュータ9等から受信したネットワークパケット(以下、受信パケットという)やSA情報等を一時的に保存するための一時記憶領域315を含む。
サブCPUソフトウェア309は、CPU81がROM83に記憶されているプログラムを実行することで実現されるソフトウェアである。
CPU間通信部318は、バスコントローラ部204を介して、メインCPUソフトウェア301とデータの送受信を行う。
サブCPUソフトウェア309は、Ethernetヘッダー処理部311と、IPヘッダー処理部312と、TCP/UDPヘッダー処理部313とを含むプロトコルスタック310を含む。
IPsec処理部314は、受信パケットのIPsec処理及びSAの管理等を行う。
また、サブCPUソフトウェア309は、LANI/F8がコンピュータ9等から受信したネットワークパケット(以下、受信パケットという)やSA情報等を一時的に保存するための一時記憶領域315を含む。
代理応答処理部316は、コンピュータ9等から受信した受信パケットに対して、CPU201を復帰させずにCPU81の能力だけで応答可能か否かを判断し、応答可能と判断した場合、応答パケットの作成及びコンピュータ9等への送信制御を行う。
コンピュータ9等から受信した受信パケットは、コンピュータ9等からの要求の一例である。
WOL処理部317は、受信パケットがCPU201を復帰させるべきパケットパターンであるか否かを判断し、復帰させるパケットパターンであると判断した場合、CPU201の復帰処理を行う。
サブCPUソフトウェア309は、受信パケットを「破棄」と、「メインCPUソフトウェア301へ転送」と、「代理で応答を送信」との3種類に分類する。
コンピュータ9等から受信した受信パケットは、コンピュータ9等からの要求の一例である。
WOL処理部317は、受信パケットがCPU201を復帰させるべきパケットパターンであるか否かを判断し、復帰させるパケットパターンであると判断した場合、CPU201の復帰処理を行う。
サブCPUソフトウェア309は、受信パケットを「破棄」と、「メインCPUソフトウェア301へ転送」と、「代理で応答を送信」との3種類に分類する。
「破棄」は、受信パケットが自装置宛パケットではない場合等、無視してよい場合を示す。LANI/F8は、サブCPUソフトウェア309により受信パケットが「破棄」と分類された場合、受信パケットに対して何も処理を行わない。
「メインCPUソフトウェア301へ転送」は、受信パケットに対して何らかの処理が必要であるが、LANI/F8だけでは処理を行えない場合を示す。LANI/F8は、サブCPUソフトウェア309により受信パケットが「メインCPUソフトウェア301へ転送」と分類された場合、メインボード200を省電力状態から通常状態へ移行させ、受信パケットをメインCPUソフトウェア301へ転送する。
「代理で応答を送信」は、LANI/F8が受信パケットに対して応答し、応答パケットを作成しコンピュータ9等へ送信する場合を示す。なお、LANI/F8がコンピュータ9等と送受信するパケットがIPsecのパケットである場合、IPsec処理部314は、LANI/F8とコンピュータ9等との送受信を制御する。
「メインCPUソフトウェア301へ転送」は、受信パケットに対して何らかの処理が必要であるが、LANI/F8だけでは処理を行えない場合を示す。LANI/F8は、サブCPUソフトウェア309により受信パケットが「メインCPUソフトウェア301へ転送」と分類された場合、メインボード200を省電力状態から通常状態へ移行させ、受信パケットをメインCPUソフトウェア301へ転送する。
「代理で応答を送信」は、LANI/F8が受信パケットに対して応答し、応答パケットを作成しコンピュータ9等へ送信する場合を示す。なお、LANI/F8がコンピュータ9等と送受信するパケットがIPsecのパケットである場合、IPsec処理部314は、LANI/F8とコンピュータ9等との送受信を制御する。
図4は、画像形成装置1のコントローラ部3の電力状態遷移の一例を示す図である。
通常状態410にあるコントローラ部3は、省電力状態430への遷移イベントの発生により省電力状態430へ遷移する(401)。省電力状態430への遷移イベントの例として、ユーザによる省電力移行操作や、タイマー等がある。
省電力状態430にあるコントローラ部3は、通常状態410への遷移イベントの発生により通常状態410へ遷移する(402)。通常状態410への遷移イベントの例として、ネットワークパケットの受信、ユーザによる通常状態移行操作、タイマー等がある。
省電力状態430にあるコントローラ部3は、パワーオフ状態420への遷移イベントの発生によりパワーオフ状態420へ遷移する(403)。パワーオフ状態420への遷移イベントの例として、ユーザによる電源オフ操作等がある。
パワーオフ状態420にあるコントローラ部3は、通常状態410への遷移イベントの発生により通常状態410へ遷移する(405)。通常状態410への遷移イベントの例として、ユーザによる電源オン操作やタイマー等がある。
通常状態410にあるコントローラ部3は、パワーオフ状態420への遷移イベントの発生によりパワーオフ状態420へ遷移する(404)。パワーオフ状態420への遷移イベントの例として、ユーザによるパワーオフ操作やタイマー等がある。
通常状態410にあるコントローラ部3は、省電力状態430への遷移イベントの発生により省電力状態430へ遷移する(401)。省電力状態430への遷移イベントの例として、ユーザによる省電力移行操作や、タイマー等がある。
省電力状態430にあるコントローラ部3は、通常状態410への遷移イベントの発生により通常状態410へ遷移する(402)。通常状態410への遷移イベントの例として、ネットワークパケットの受信、ユーザによる通常状態移行操作、タイマー等がある。
省電力状態430にあるコントローラ部3は、パワーオフ状態420への遷移イベントの発生によりパワーオフ状態420へ遷移する(403)。パワーオフ状態420への遷移イベントの例として、ユーザによる電源オフ操作等がある。
パワーオフ状態420にあるコントローラ部3は、通常状態410への遷移イベントの発生により通常状態410へ遷移する(405)。通常状態410への遷移イベントの例として、ユーザによる電源オン操作やタイマー等がある。
通常状態410にあるコントローラ部3は、パワーオフ状態420への遷移イベントの発生によりパワーオフ状態420へ遷移する(404)。パワーオフ状態420への遷移イベントの例として、ユーザによるパワーオフ操作やタイマー等がある。
図5は、省電力状態430におけるサブCPUソフトウェア309の処理の一例を示すフローチャートである。
なお、サブCPUソフトウェア309には、代理応答パケットパターン及びWOLパケットパターンが、メインCPUソフトウェア301により予め設定されているものとする。
S501で、プロトコルスタック310は、CPU201がスリープ状態に移行しCPU81へパケット処理の制御が変遷すると、コンピュータ9等からの受信パケットの受信待ち状態となる。受信パケットを受信した場合、プロトコルスタック310は、処理をS502に進める。
S502で、プロトコルスタック310は、受信パケットを一時記憶領域315に記憶させ、処理をS503に進める。
S503で、プロトコルスタック310は、一時記憶領域315に記憶していた受信パケットをEthernetヘッダー処理部311、IPヘッダー処理部312等へ転送し、各解析処理部でヘッダー解析及びヘッダー部の除去を行い、処理をS504へ進める。
なお、サブCPUソフトウェア309には、代理応答パケットパターン及びWOLパケットパターンが、メインCPUソフトウェア301により予め設定されているものとする。
S501で、プロトコルスタック310は、CPU201がスリープ状態に移行しCPU81へパケット処理の制御が変遷すると、コンピュータ9等からの受信パケットの受信待ち状態となる。受信パケットを受信した場合、プロトコルスタック310は、処理をS502に進める。
S502で、プロトコルスタック310は、受信パケットを一時記憶領域315に記憶させ、処理をS503に進める。
S503で、プロトコルスタック310は、一時記憶領域315に記憶していた受信パケットをEthernetヘッダー処理部311、IPヘッダー処理部312等へ転送し、各解析処理部でヘッダー解析及びヘッダー部の除去を行い、処理をS504へ進める。
S504で、代理応答処理部316は、S503におけるヘッダー解析及びPAYLOAD部分の解析結果に基づき、受信パケットは代理応答可能なパターンであるか否かを判断し、代理応答可能なパターンと判断した場合、処理をS505に進める。
S505で、代理応答処理部316は、応答パケットの作成を行い、処理をS506に進める。
S506で、プロトコルスタック310は、応答パケットをコンピュータ9等に送信し、処理をS507に進める。
S507で、プロトコルスタック310は、一時記憶領域315に記憶しいていた受信パケットを消去し、再び処理をS501に進める。
S505で、代理応答処理部316は、応答パケットの作成を行い、処理をS506に進める。
S506で、プロトコルスタック310は、応答パケットをコンピュータ9等に送信し、処理をS507に進める。
S507で、プロトコルスタック310は、一時記憶領域315に記憶しいていた受信パケットを消去し、再び処理をS501に進める。
一方、S504で、代理応答処理部316は、受信パケットを代理応答不可能なパターンと判断した場合、処理をS508に進める。
S508で、WOL処理部317は、受信パケットはCPU201をWOLするパケットパターンであるか否かを判断し、WOLするパケットパターンではないと判断した場合、処理をS509に進める。
S509で、WOL処理部317は、受信パケットを破棄し、処理をS507に進める。
S508で、WOL処理部317は、受信パケットはCPU201をWOLするパケットパターンであるか否かを判断し、WOLするパケットパターンではないと判断した場合、処理をS509に進める。
S509で、WOL処理部317は、受信パケットを破棄し、処理をS507に進める。
一方、S508で、WOL処理部317は、受信パケットはCPU201をWOLすべきパターンであると判断した場合、処理をS510に進める。
S510で、WOL処理部317は、受信パケット情報を不揮発性メモリ205等に保存し、処理をS511に進める。ここで、受信パケット情報とは、例えば、受信パケットのプロトコル情報等である。
S511で、WOL処理部317は、CPU間通信部318を介してメインボード200を復帰させ、処理をS512に進める。
S512で、サブCPUソフトウェア309は、WOL処理部317に保持されている受信パケットではなく、一時記憶領域315に保持されている受信パケットをメインCPUソフトウェア301に転送し、処理をS513に進める。これは、サブCPUソフトウェア309が、WOL処理部317にあるヘッダー部が除去された受信パケットを転送してしまうと、メインCPUソフトウェア301のプロトコルスタック302は処理を実行できなくなるためである。
S513で、プロトコルスタック310は、一時記憶領域315に記憶していた受信パケットを消去する。一時記憶領域315に記憶されていた受信パケットが消去されると、CPU81による処理は、終了する。
S510で、WOL処理部317は、受信パケット情報を不揮発性メモリ205等に保存し、処理をS511に進める。ここで、受信パケット情報とは、例えば、受信パケットのプロトコル情報等である。
S511で、WOL処理部317は、CPU間通信部318を介してメインボード200を復帰させ、処理をS512に進める。
S512で、サブCPUソフトウェア309は、WOL処理部317に保持されている受信パケットではなく、一時記憶領域315に保持されている受信パケットをメインCPUソフトウェア301に転送し、処理をS513に進める。これは、サブCPUソフトウェア309が、WOL処理部317にあるヘッダー部が除去された受信パケットを転送してしまうと、メインCPUソフトウェア301のプロトコルスタック302は処理を実行できなくなるためである。
S513で、プロトコルスタック310は、一時記憶領域315に記憶していた受信パケットを消去する。一時記憶領域315に記憶されていた受信パケットが消去されると、CPU81による処理は、終了する。
図6は、画像形成装置1のコントローラ部3におけるメインボード200の構成の一例を示す図である。
図6を用いて、画像形成装置のコントローラ部3が、コンピュータ9等から受信パケットを受信することにより省電力状態430から通常状態410へ遷移する際の電力状態について説明する。
省電力状態430では、コントローラ部3のLANI/F8とメモリ203とが主に通電している。また、メモリ203は、セルフリフレッシュ状態で、コントローラ部3が通常状態410から省電力状態430に移行を開始した時点のメモリ内容を保持している。
図6を用いて、画像形成装置のコントローラ部3が、コンピュータ9等から受信パケットを受信することにより省電力状態430から通常状態410へ遷移する際の電力状態について説明する。
省電力状態430では、コントローラ部3のLANI/F8とメモリ203とが主に通電している。また、メモリ203は、セルフリフレッシュ状態で、コントローラ部3が通常状態410から省電力状態430に移行を開始した時点のメモリ内容を保持している。
省電力状態430でLANI/F8上のCPU81は、コンピュータ9等から受信パケットを受信した場合、省電力状態430を維持したまま応答が可能か否かを判断する。
CPU81は、応答可能と判断した場合、受信パケットに対して応答パケットを作成し、コンピュータ9等の送信元へ送信する。
CPU81は、応答不可能と判断した場合、メインボード200全体を起床させ、CPUコア2010と、CPUコア2011とをリセットする。
リセットされたCPUコア2010と、CPUコア2011とは、BIOS等の起動プログラムを実行し、省電力状態430から通常状態410へ遷移するための各種処理を実行する。
CPUコア2010と、CPUコア2011とは、前記各種処理を完了させると、通常状態410から省電力状態430へ遷移する前の状態を保持したメモリ203上の命令領域へジャンプし、起動プログラムの処理を終える。
その後、CPUコア2010と、CPUコア2011とは、OSによる通常状態410へ遷移するための各種処理を行うことにより、メインボード200上の全デバイスが使用可能な状態となる。
ここで、CPUコア2010と、CPUコア2011とは、省電力状態430を維持した状態での応答が不可能だった受信パケットに応答し、応答完了後に再び省電力状態430へ移行する。
CPUコア2010、2011は、複数の制御手段の一例である。なお、本実施形態では、特に言及しない限り、CPUコア数を2つとして説明を行うが、CPUコア数は後述する図7のように2つ以上であってもよい。
CPU81は、応答可能と判断した場合、受信パケットに対して応答パケットを作成し、コンピュータ9等の送信元へ送信する。
CPU81は、応答不可能と判断した場合、メインボード200全体を起床させ、CPUコア2010と、CPUコア2011とをリセットする。
リセットされたCPUコア2010と、CPUコア2011とは、BIOS等の起動プログラムを実行し、省電力状態430から通常状態410へ遷移するための各種処理を実行する。
CPUコア2010と、CPUコア2011とは、前記各種処理を完了させると、通常状態410から省電力状態430へ遷移する前の状態を保持したメモリ203上の命令領域へジャンプし、起動プログラムの処理を終える。
その後、CPUコア2010と、CPUコア2011とは、OSによる通常状態410へ遷移するための各種処理を行うことにより、メインボード200上の全デバイスが使用可能な状態となる。
ここで、CPUコア2010と、CPUコア2011とは、省電力状態430を維持した状態での応答が不可能だった受信パケットに応答し、応答完了後に再び省電力状態430へ移行する。
CPUコア2010、2011は、複数の制御手段の一例である。なお、本実施形態では、特に言及しない限り、CPUコア数を2つとして説明を行うが、CPUコア数は後述する図7のように2つ以上であってもよい。
図7は、非対称マルチコアCPUシステムの一例を示す図である。図7を用いて、非対称マルチコアCPUシステムにおいて、タスク処理を行わないCPUコアを動作させることによるパフォーマンス低下が起きる原因・メカニズムについて説明する。
メインボード200上のCPU201は、n個のCPUコアと、全CPUによって共有されているCPUコア間共有キャッシュ700と、各CPUコア専用の非共有キャッシュ710、720、・・・、730とから構成されているとする。
CPUコア#0はPDLタスクのみを実行するよう構成され、CPUコア#1はネットワークタスクのみを実行するよう構成され、CPUコア#nはその他処理を実行するよう構成されているとする。
特定CPUコアのリソースを特定タスク処理に占有させる理由は、特定処理のリアルタイム性能を確保するためであり、どのタスクにどのCPUを割り当てるかは、一般的にOSが提供するスケジューラ機能によって提供される。
メインボード200上のCPU201は、n個のCPUコアと、全CPUによって共有されているCPUコア間共有キャッシュ700と、各CPUコア専用の非共有キャッシュ710、720、・・・、730とから構成されているとする。
CPUコア#0はPDLタスクのみを実行するよう構成され、CPUコア#1はネットワークタスクのみを実行するよう構成され、CPUコア#nはその他処理を実行するよう構成されているとする。
特定CPUコアのリソースを特定タスク処理に占有させる理由は、特定処理のリアルタイム性能を確保するためであり、どのタスクにどのCPUを割り当てるかは、一般的にOSが提供するスケジューラ機能によって提供される。
上記のように構成されたシステムにおいて、省電力モード状態の画像形成装置がWOLするネットワークパケットを受信したとき、サブCPUソフトウェアによって全CPUコアが起動され、画像形成装置は通常状態に遷移する。ここで、通常状態へ遷移する要因となったネットワークパケットへの応答が、CPUコア#0によって実行されるPDLタスクを必要としない場合を考える。ネットワークパケットへの応答には不要であるCPUコア#0が動作してしまうと、PDLタスクに関するデータが非共有キャッシュ710及びCPUコア間共有キャッシュ700にロードされてしまう。このようなキャッシュの状態で、CPUコア#1がネットワークパケットに応答するとき、やはりネットワークタスクに関するデータが非共有キャッシュ720及びCPUコア間共有キャッシュ700にロードされる。
例えば、CPUコア#1がメモリ上のあるアドレスにアクセスするとき、まず自身の非共有キャッシュ720上にデータがあるかどうかチェックする。非共有キャッシュ720上にデータが無い場合、CPUコア#1は、CPUコア間共有キャッシュ700にデータがあるかどうかチェックを行うのではなく、別CPUコアの非共有キャッシュにデータがあるかどうかチェックを行う。以下、別CPUコアの非共有キャッシュにデータがあるかどうかチェックを行うことを「キャシュスヌープ」と記す。CPUコア間共有キャッシュ700をチェックするのではなく、キャシュスヌープを行う理由は、アクセス速度が高速なためである。
例えば、CPUコア#1がメモリ上のあるアドレスにアクセスするとき、まず自身の非共有キャッシュ720上にデータがあるかどうかチェックする。非共有キャッシュ720上にデータが無い場合、CPUコア#1は、CPUコア間共有キャッシュ700にデータがあるかどうかチェックを行うのではなく、別CPUコアの非共有キャッシュにデータがあるかどうかチェックを行う。以下、別CPUコアの非共有キャッシュにデータがあるかどうかチェックを行うことを「キャシュスヌープ」と記す。CPUコア間共有キャッシュ700をチェックするのではなく、キャシュスヌープを行う理由は、アクセス速度が高速なためである。
CPUコア#0によって実行されるPDLタスクを必要としない場合、CPUコア#1が非共有キャッシュ710をキャッシュスヌープしても、必ずキャッシュミスが発生する。その理由は、CPUコア#1が必要とするデータは、ネットワークタスクが必要とするデータであり、非共有キャッシュ710には、PDLタスクに関係するデータしか存在しないためである。このため、CPUコア#0によって実行されるPDLタスクが不要である場合、CPUコア#0を動作させないことによって、非共有キャッシュ710へキャッシュスヌープを行わなくなり、キャッシュミスの発生を抑止することが可能となる。また、CPUコア#0が動作すると、CPUコア間共有キャッシュ700上にPDLタスクに関するデータが存在するようになる。CPUコア#0を動作させないことによって、CPUコア間共有キャッシュ700上にPDLタスクに関するデータが無くなると、ネットワークタスクが必要とするデータがより多く残ることとなる。その結果、CPUコア間共有キャッシュ700へのキャッシュヒットが増加することによって、高速化が期待できる。
以上より、CPUコア#0を停止させることによって
・CPUコア#1からCPUコア#0への無駄なキャッシュスヌープを回避できる
・CPUコア間共有キャッシュでのキャッシュヒット率が向上する
という結果となり、CPUパフォーマンスが向上する。
スタンバイ状態でのネットワーク応答の終了後、省電力モードへ移行させるとき、上述した特許文献1に開示された技術では特定CPUの負荷を計測する必要があるために、速やかな状態遷移が不可能である。
・CPUコア#1からCPUコア#0への無駄なキャッシュスヌープを回避できる
・CPUコア間共有キャッシュでのキャッシュヒット率が向上する
という結果となり、CPUパフォーマンスが向上する。
スタンバイ状態でのネットワーク応答の終了後、省電力モードへ移行させるとき、上述した特許文献1に開示された技術では特定CPUの負荷を計測する必要があるために、速やかな状態遷移が不可能である。
図8は、本実施形態に係る制御処理の一例を示すフローチャートである。
以下、S800からS807までの処理は、LANI/F8のROM83に記憶されているプログラムに基づいてCPU81が実行する処理である。
S800で、CPU81は、ユーザによる操作やタイマー等により省電力状態430への移行を開始し、処理をS801に進める。
S801で、CPU81は、省電力状態430への移行を完了し、処理をS802に進める。
S802で、CPU81は、省電力状態430でコンピュータ9等からのパケット受信が可能な代理応答スタインバイ状態となり、処理をS803に進める。
S803で、CPU81は、省電力状態430でコンピュータ9等からパケットを受信し、処理をS804に進める。
以下、S800からS807までの処理は、LANI/F8のROM83に記憶されているプログラムに基づいてCPU81が実行する処理である。
S800で、CPU81は、ユーザによる操作やタイマー等により省電力状態430への移行を開始し、処理をS801に進める。
S801で、CPU81は、省電力状態430への移行を完了し、処理をS802に進める。
S802で、CPU81は、省電力状態430でコンピュータ9等からのパケット受信が可能な代理応答スタインバイ状態となり、処理をS803に進める。
S803で、CPU81は、省電力状態430でコンピュータ9等からパケットを受信し、処理をS804に進める。
S804で、CPU81は、LANI/F8が受信パケットに対して代理で応答可能か否かを判断し、可能であると判断した場合は処理をS805に進め、不可能であると判断した場合は処理をS806に進める。
S805で、CPU81は、省電力状態430を維持したまま受信パケットに対して応答し、応答終了後は次のパケット受信に備えて代理応答スタンバイ状態であるS802へ移行する。
S806で、CPU81は、受信パケット情報を不揮発性メモリ205等に保存し、処理をS807に進める。
S807で、CPU81は、メインボード200全体を起床させ、CPUコア2010と、CPUコア2011とをリセットする。
S805で、CPU81は、省電力状態430を維持したまま受信パケットに対して応答し、応答終了後は次のパケット受信に備えて代理応答スタンバイ状態であるS802へ移行する。
S806で、CPU81は、受信パケット情報を不揮発性メモリ205等に保存し、処理をS807に進める。
S807で、CPU81は、メインボード200全体を起床させ、CPUコア2010と、CPUコア2011とをリセットする。
以下、S808からS813までの処理は、メインボード200のメモリ203等に記憶されているBIOS等の起動プログラムに基づいてCPU201が実行する処理である。
S808で、CPU201は、S806で不揮発性メモリ205等に保存された受信パケット情報と、前回の画像形成装置の起動時にCPU201が不揮発性メモリ205等に保存しておいたマルチコア運用情報と、をチェックし、処理をS709に進める。なお、ここで、マルチコア運用情報とは、複数のCPUコアが、あるタスクを分散して処理する運用か、図7に示したように、各CPUコアが、各々特定のタスクを処理する運用か、を示す情報である。
S809で、CPU201は、S808でマルチコア運用情報をチェックした結果、各CPUコアが、各々特定のタスクを処理する運用か否かを判定する。CPU201は、各CPUコアが、各々特定のタスクを処理する運用であった場合、処理をS810に進め、各CPUコアが、各々特定のタスクを処理する運用でなかった場合、処理をS813に進める。
S808で、CPU201は、S806で不揮発性メモリ205等に保存された受信パケット情報と、前回の画像形成装置の起動時にCPU201が不揮発性メモリ205等に保存しておいたマルチコア運用情報と、をチェックし、処理をS709に進める。なお、ここで、マルチコア運用情報とは、複数のCPUコアが、あるタスクを分散して処理する運用か、図7に示したように、各CPUコアが、各々特定のタスクを処理する運用か、を示す情報である。
S809で、CPU201は、S808でマルチコア運用情報をチェックした結果、各CPUコアが、各々特定のタスクを処理する運用か否かを判定する。CPU201は、各CPUコアが、各々特定のタスクを処理する運用であった場合、処理をS810に進め、各CPUコアが、各々特定のタスクを処理する運用でなかった場合、処理をS813に進める。
S810で、CPU201は、S808で受信パケット情報をチェックした結果、受信パケットがジョブパケットか否かを判定する。CPU201は、受信パケットがジョブパケットであった場合、処理をS813に進め、受信パケットがジョブパケットでなかった場合、処理をS811に進める。
S811で、CPU201は、受信パケットの処理をネットワークタスクのみで応答可能か否かを判定する。CPU201は、ネットワークタスクのみで応答可能な場合、処理をS812に進め、ネットワークタスクのみで応答可能でない場合、CPUコアの停止は行わず、後続パケットを受信して処理をS813に進める。
S812で、CPU201は、ネットワークタスクによって占有されているCPUコア以外を停止する。つまり、CPU201は、要求に応答するためのネットワークタスクによって占有されているCPUコアを決定し、前記CPUコア以外のCPUコアを停止する。
S813で、CPU201は、通常状態へ遷移するためのOSへの遷移処理を実施する。
S811で、CPU201は、受信パケットの処理をネットワークタスクのみで応答可能か否かを判定する。CPU201は、ネットワークタスクのみで応答可能な場合、処理をS812に進め、ネットワークタスクのみで応答可能でない場合、CPUコアの停止は行わず、後続パケットを受信して処理をS813に進める。
S812で、CPU201は、ネットワークタスクによって占有されているCPUコア以外を停止する。つまり、CPU201は、要求に応答するためのネットワークタスクによって占有されているCPUコアを決定し、前記CPUコア以外のCPUコアを停止する。
S813で、CPU201は、通常状態へ遷移するためのOSへの遷移処理を実施する。
以下、S814からS821までの処理は、OS又はアプリケーションに基づいてCPU201が実行する処理である。
S814で、OSに制御が渡された停止されていないCPUコアは、OSによる通常状態410へ遷移するための処理を実行し、処理をS815に進める。
S815で、前記CPUコアは、OSによる通常状態410への遷移を完了させ、処理をS816に進める。
S816で、CPU201は、S806で不揮発性メモリ205等に保存された受信パケット情報をチェックし、処理をS817に進める。
S814で、OSに制御が渡された停止されていないCPUコアは、OSによる通常状態410へ遷移するための処理を実行し、処理をS815に進める。
S815で、前記CPUコアは、OSによる通常状態410への遷移を完了させ、処理をS816に進める。
S816で、CPU201は、S806で不揮発性メモリ205等に保存された受信パケット情報をチェックし、処理をS817に進める。
S817で、CPU201は、受信パケットがプリントジョブか否かを判断し、プリントジョブである場合、処理をS818に進め、プリントジョブでない場合、処理をS820に進める。
S818で、CPU201は、画像形成装置1がプリントジョブを実施するためのプリント準備処理を行い、処理をS819に進める。
S819で、CPU201は、画像形成装置1にプリント処理を実施させ、処理をS821に進める。
S820で、CPU201は、ネットワーク応答処理を行い、処理をS821に進める。
S821で、CPU201は、全ての応答処理を完了させると、省電力状態への遷移を開始し、CPU81にS800の処理の応答を指示する。
S818で、CPU201は、画像形成装置1がプリントジョブを実施するためのプリント準備処理を行い、処理をS819に進める。
S819で、CPU201は、画像形成装置1にプリント処理を実施させ、処理をS821に進める。
S820で、CPU201は、ネットワーク応答処理を行い、処理をS821に進める。
S821で、CPU201は、全ての応答処理を完了させると、省電力状態への遷移を開始し、CPU81にS800の処理の応答を指示する。
なお、本実施形態ではS820のネットワーク応答処理、若しくはS819のプリント処理の完了に応じて即座に省電力状態へ遷移する構成を説明したが、即座に省電力状態へ遷移せずに、所定時間経過後に省電力状態へ遷移してもよい。例えば、リモートUIによるhttpアクセス等の場合、すぐに省電力状態に遷移すると、リモートUIを操作するユーザ視点だと応答性が著しく低下する。このような場合、CPU201は、ユーザの最終操作からの時間経過等を観察しながら、省電力状態に遷移するタイミングを調整するようにしてもよい。
上述したように、メインボード200のメモリ203等に記憶されているBIOS等の起動プログラムに基づいてCPU201は、受信パケット情報と、マルチコア運用情報と、に基づいて、複数のCPUコアのうち、要求に応答するためのCPUコアを決定する。そして、CPU201は、決定したCPUコアだけで省電力状態から復帰し、応答を行う。
以上により、代理応答でのネットワーク応答が不可能な場合、メインボード200を起床させて速やかにネットワーク応答を行い、速やかに省電力モードへ移行可能な画像形成装置1を実現することができる。また、高い応答性を維持しつつ、速やかに省電力モードへの移行が可能となり、応答性の高さと電力消費の小ささとを両立させた画像形成装置1を提供することが可能となる。
以上により、代理応答でのネットワーク応答が不可能な場合、メインボード200を起床させて速やかにネットワーク応答を行い、速やかに省電力モードへ移行可能な画像形成装置1を実現することができる。また、高い応答性を維持しつつ、速やかに省電力モードへの移行が可能となり、応答性の高さと電力消費の小ささとを両立させた画像形成装置1を提供することが可能となる。
<その他の実施形態>
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
以上、上述した各実施形態によれば、応答性の高さと電力消費の小ささとを両立させることができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Claims (6)
- 複数の制御手段を有する主制御手段と、
前記主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を前記主制御手段に代わって代理応答する副制御手段と、
を有し、
前記主制御手段は、前記副制御手段が、前記副制御手段では代理応答することができない前記要求を前記情報処理装置から受け取ると、前記要求に係る受信パケット情報と、前記複数の制御手段の運用情報と、に基づいて、前記複数の制御手段のうち、前記要求に応答するための制御手段を決定し、決定した制御手段で前記省電力状態から復帰する画像形成装置。 - 前記副制御手段は、前記副制御手段では代理応答することができない前記要求を前記情報処理装置から受け取ると、前記要求を前記主制御手段に転送し、前記要求に係る受信パケット情報を予め定められた記憶領域に記憶し、
前記主制御手段は、前記要求を受け取ると、前記記憶領域に記憶されている前記受信パケット情報と、予め定められた記憶領域に保存されている前記運用情報と、に基づいて、前記複数の制御手段のうち、前記要求に応答するための制御手段を決定し、決定した制御手段で前記省電力状態から復帰する請求項1記載の画像形成装置。 - 前記主制御手段は、通常状態で動作している際に、前記予め定められた記憶領域に、前記複数の制御手段の運用情報を記憶する請求項2記載の画像形成装置。
- 前記複数の制御手段の運用情報とは、前記複数の制御手段が、あるタスクを分散して処理する運用か、前記複数の制御手段が、各々特定のタスクを処理する運用か、を示す情報である請求項1乃至3何れか1項記載の画像形成装置。
- 複数の制御手段を有する主制御手段と、
前記主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を前記主制御手段に代わって代理応答する副制御手段と、
を有する画像形成装置が実行する制御方法であって、
前記主制御手段が、前記副制御手段から、前記副制御手段では代理応答することができない前記要求を前記情報処理装置から受け取ると、前記要求に係る受信パケット情報と、前記複数の制御手段の運用情報と、に基づいて、前記複数の制御手段のうち、前記要求に応答するための制御手段を決定するステップと、
前記主制御手段が、前記決定した制御手段で前記省電力状態から復帰するステップと、を含む制御方法。 - コンピュータを、
複数の制御手段を有する主制御手段と、
前記主制御手段が省電力状態で動作している際に、ネットワークを介して通信可能な情報処理装置からの要求を前記主制御手段に代わって代理応答する副制御手段と、
して機能させ、
前記主制御手段は、前記副制御手段が、前記副制御手段では代理応答することができない前記要求を前記情報処理装置から受け取ると、前記要求に係る受信パケット情報と、前記複数の制御手段の運用情報と、に基づいて、前記複数の制御手段のうち、前記要求に応答するための制御手段を決定し、決定した制御手段で前記省電力状態から復帰するプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268624A JP2014113731A (ja) | 2012-12-07 | 2012-12-07 | 画像形成装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268624A JP2014113731A (ja) | 2012-12-07 | 2012-12-07 | 画像形成装置、制御方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014113731A true JP2014113731A (ja) | 2014-06-26 |
Family
ID=51170278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268624A Pending JP2014113731A (ja) | 2012-12-07 | 2012-12-07 | 画像形成装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014113731A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3029544A1 (en) * | 2014-12-03 | 2016-06-08 | Ricoh Company, Ltd. | Function control device apparatus including same and communication establishing method |
JP2021150794A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社Pfu | 画像読取装置、制御方法及び制御プログラム |
-
2012
- 2012-12-07 JP JP2012268624A patent/JP2014113731A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3029544A1 (en) * | 2014-12-03 | 2016-06-08 | Ricoh Company, Ltd. | Function control device apparatus including same and communication establishing method |
JP2016111447A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社リコー | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 |
US10061282B2 (en) | 2014-12-03 | 2018-08-28 | Ricoh Company, Ltd. | Function control device, apparatus including same, and communication establishing method |
JP2021150794A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社Pfu | 画像読取装置、制御方法及び制御プログラム |
JP7383538B2 (ja) | 2020-03-18 | 2023-11-20 | 株式会社Pfu | 画像読取装置、制御方法及び制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8738938B2 (en) | Information processing apparatus, method for controlling the same, and storage medium | |
US8941853B2 (en) | Image forming apparatus, method for controlling the same, and storage medium | |
JP5138100B2 (ja) | 複数の通信インターフェイスを有する情報処理装置、該情報処理装置の制御方法 | |
US20120246502A1 (en) | Information processing apparatus, control method therefor, and storage medium | |
US8504856B2 (en) | Communication apparatus with power saving | |
US8839014B2 (en) | Apparatus and method for shortening time for transitioning power mode of network communication device by utilizing a shared storage unit, a socket, and a socket wrapper | |
US8732497B2 (en) | Data processing apparatus, method for controlling data processing apparatus, and storage medium storing program | |
US11209885B2 (en) | Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium | |
JP2001180083A (ja) | 印刷装置 | |
US8730506B2 (en) | Image forming apparatus that can request ending time for processing print data by an external apparatus from the external apparatus and control method thereof | |
JP2015005236A (ja) | 情報処理装置、及び情報処理装置の制御方法 | |
US9552050B2 (en) | Information processing device, printing device, and control method | |
JP5871576B2 (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2014113731A (ja) | 画像形成装置、制御方法及びプログラム | |
JP2011159047A (ja) | 印刷システム及びプリンタ装置の制御方法 | |
JP2015087872A (ja) | ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム | |
JP2011192020A (ja) | 画像形成制御装置、画像形成装置、画像形成システム、画像形成制御方法及びプログラム | |
JP2011065548A (ja) | 画像形成装置および画像形成プログラムおよび画像形成システム | |
JP6355770B2 (ja) | 画像形成装置 | |
JP2016210035A (ja) | 通信装置、制御方法、プログラム | |
JP2009277057A (ja) | ネットワーク機器、ネットワーク機器の電力制御方法 | |
JP6632673B2 (ja) | 印刷装置およびその制御方法 | |
JP2011134223A (ja) | 印刷システム及びその印刷制御方法 | |
JP2012038156A (ja) | ネットワーク装置、ネットワーク装置の省電力方法、及びプログラム | |
JP2010165182A (ja) | 画像形成システム、管理装置、画像形成装置、及びプログラム |