JP2014102600A - 半導体装置のテスト支援方法 - Google Patents

Abstract

【課題】半導体装置のテストでの未検出箇所に対応するレイアウトを抽出して視覚化することで、半導体装置の不良流出率を低下させる。
【解決手段】未検出セグメント検索処理（１２１）と、レイアウト抽出処理（１２２）と、レイアウトビューア処理（１８）とをコンピュータが実行する。未検出セグメント検索処理は、半導体装置の故障シミュレーションで得られた故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する。レイアウト抽出処理は、上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得る。レイアウトビューア処理は、上記レイアウト抽出処理で得られたレイアウト図形を表示装置で可視化する。これにより、未検出セグメントを容易に認識することができる。
【選択図】図１

Description

本発明は、半導体装置の故障シミュレーションで得られた故障リストを用いて、上記半導体装置のテストを支援するためのテスト支援技術に関する。

半導体装置の製造工程で発生する微細な粒子状の異物等を「パーティクル」といい、このパーティクルが存在すると不良となってしまうような箇所の集合を「クリティカルエリア」という。クリティカルエリアを特定し、その面積を算出する技術として、クリティカルエリアアナリシス（Critical Area Analysis；ＣＡＡ）が知られている。ＣＡＡについては、非特許文献１にも記載されている。

特許文献１には、半導体製造時のシステム検証を階層化し、各階層におけるシステム検証のためのテストクラスタを設計用データベースに設けることにより、設計中に検証を行う際に設計用データベースを提供する集積回路の設計方法が記載されている。

特許文献２には、効率的に検出率を向上する方法及び未検出箇所が不良になる確率を低減させる手法により、多層配線層の検査工程を含む半導体製品の製造技術において、検査の迅速性を損なうことなく、半導体製品の製造歩留まりを向上させる技術が記載されている。

特開２０００−３１５２２３号公報 特開２０１２−１６４０２２号公報

Ａ． Ｖ． Ｆｅｒｒｉｓ−Ｐｒａｂｈｕ， "Ｍｏｄｅｌｉｎｇ ｏｆ ｃｒｉｔｉｃａｌ ａｒｅａ ｉｎ ｙｉｅｌｄ ｆｏｒｅｃａｓｔｓ，" ＩＥＥＥ Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ． ＳＣ−２０， ｎｏ． ４， ｐｐ． ８７４−８８０， Ａｕｇ． １９８５．

半導体装置のテスト検出率は、テストモデル毎に計算されており、テストモデル毎のテスト検出率の向上が図られている。テストでの未検出（テスト未検出）を対策するために、テスト上の改善も行われている。しかし、半導体装置の大規模化、複雑化により、同一モデルのテストであれば、検出率が１００％に近づくほど、テスト時間が急増する。検査の迅速性を損なうことなく、半導体装置の故障リスクが高い箇所を視覚的に把握可能とすることは、半導体装置の不良流出率を低下させる上で重要と考えられる。しかし上記特許文献や非特許文献には、半導体装置の故障リスクが高い箇所のレイアウト図形を可視化することについては考慮されていない。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、未検出セグメント検索処理と、レイアウト抽出処理と、レイアウトビューア処理とをコンピュータが実行する。未検出セグメント検索処理は、半導体装置の故障シミュレーションで得られた故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する。レイアウト抽出処理は、上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得る。

課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、半導体装置の故障リスクが高い箇所のレイアウト図形を可視化することにより、半導体装置の故障リスクが高い箇所を容易に認識することができる。

ワークステーションで行われるテスト支援のための処理のフローチャートである。 半導体装置のレイアウトの実施に用いられるワークステーションの構成例ブロック図である。 故障シミュレーションにおけるスキャンテストやファンクションテストで得られるスタック故障リストの説明図である。 スタック故障における未検出セグメントの説明図である。 モジュールの出力ポートが未検出の場合と、モジュールの入力ポートが未検出の場合の未検出セグメントの分岐に関する説明図である。 故障シミュレーションにおけるＩＤＤＱテストで得られるブリッジ故障リストの説明図である。 ブリッジ故障における未検出セグメントの説明図である。 ブリッジ故障とオープン故障におけるテスト未検出クリティカルエリアの説明図である。 テスト未検出クリティカルエリアの定義説明図である。 ディスプレイでの表示例の説明図である。 ワークステーションで行われるテスト支援のための処理のフローチャートである。 テストパタンの並べ替えについての説明図である。 欠陥検出率（テスト品質）とテストパタン数との関係説明図である。 長いネットを優先的にテストすることで欠陥検出の効率向上を図る場合の処理のフローチャートである。 テスト未検出のネット長とクリティカルエリアとの関係説明図である。 ネット数とネット長との関係説明図である。 欠陥検出率（テスト品質）とテストパタンとの関係説明図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕代表的な実施の形態に係る第１のテスト支援方法は、未検出セグメント検索処理（１２１）と、レイアウト抽出処理（１２２）と、レイアウトビューア処理（１８）とをコンピュータが実行する。

未検出セグメント検索処理（１２１）は、半導体装置の故障シミュレーションで得られた故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する。

レイアウト抽出処理（１２２）は、上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得る。

レイアウトビューア処理（１８）は、上記レイアウト抽出処理で得られたレイアウト図形を表示装置（３１）で可視化する。

このように上記レイアウト抽出処理で得られたレイアウト図形が表示装置で可視化されることにより、半導体装置の故障リスクが高い箇所を容易に認識することができる。これにより半導体装置の設計者は、設計データの不都合箇所を容易に理解することができるので、不都合箇所に対する対策の高効率化を図ることができる。また、上記のように合成テスト未検出図形が表示装置に表示されると、そのような表示に基づいて、設計の不都合箇所に対する対策を講ずることができるので、不良流出率の低下を図ることができる。

〔２〕上記未検出セグメント検索処理には、ノードの論理状態が固定されているスタック故障の場合の未検出セグメント検索処理を含めることができる。

上記スタック故障の場合の未検出セグメント検索処理では、上記故障シミュレーションでテスト未検出とされたポートが出力ポートの場合、上記出力ポートに接続された全セグメントが未検出セグメントとされ、上記半導体装置の故障シミュレーションでテスト未検出とされたポートが入力ポートの場合、上記入力ポートに接続される分岐が未検出セグメントとされる。これにより、未検出セグメント検索処理を適切に行うことができる。

〔３〕上記未検出セグメント検索処理は、複数のノードがショートしているブリッジ故障の場合の未検出セグメント検索処理を含む。

上記ブリッジ故障の場合の未検出セグメント検索処理においては、任意の時刻で異電位にならないネットペアが未検出セグメントとすることができる。

〔４〕上記ブリッジ故障の場合の未検出セグメント検索処理には、任意の時刻で異電位にならないネットペアにおけるネット間の距離が、予め設定された値以下となる部位を強調するための認識層の形成情報を付加する処理を含めることができる。

このように任意の時刻で異電位にならないネットペアにおけるネット間の距離が、予め設定された値以下となる部位を強調するための認識層の形成情報が付加されることにより、上記認識層を表示装置に表示することができる。そのような表示が行われることにより、注目すべきエリアを容易に認識することができる。

〔５〕上記コンピュータが実行する処理には、上記レイアウト抽出処理で得られたレイアウト図形に基づいて、ＣＡＡにより、テスト未検出クリティカルエリア図形を形成する処理（１７）を含めることができる。

上記レイアウトビューア処理では、上記レイアウト抽出処理で得られたレイアウト図形と、上記ＣＡＡにより得られたテスト未検出クリティカル図形とを表示装置（３１）で可視化するための処理が行われる。

〔６〕代表的な実施の形態に係る第２のテスト支援方法は、故障リスト作成処理と、未検出セグメント検索処理（１２１）と、レイアウト抽出処理（１２２）と、クリティカルエリア作成処理と、テストパタン並べ替え処理（９０４）とをコンピュータが実行する。

故障リスト作成処理は、テストパタンを用いた故障シミュレーション（９０６）により半導体装置の故障リストを作成する。

未検出セグメント検索処理（１２１）は、上記故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する。

レイアウト抽出処理（１２２）は、上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得る。

クリティカルエリア作成処理は、上記レイアウト抽出処理で得られたレイアウト図形に基づいて、ＣＡＡにより、テストパタン毎のクリティカルエリアを求める（１７）。

テストパタン並べ替え処理（９０４）は、上記クリティカルエリア作成処理で得られた、テストパタン毎のクリティカルエリアに基づいて、欠陥検出率が高い順に、上記故障シミュレーションの入力であるテストパタンの並べ替えを行う。

このようにテストパタンの並べ替えが行われた結果、その後の故障シミュレーションでは、欠陥がより多く検出されるテストパタンによる故障シミュレーションを優先的に行うことができるので、同一のテストパタン数における欠陥検出率が高くなる。

〔７〕代表的な実施の形態に係る第３のテスト支援方法は、故障リスト作成処理と、未検出セグメント検索処理（１２１）と、レイアウト抽出処理（１２２）と、クリティカルエリア作成処理と、ネット長領域分析処理（１４３）と、テストパタン追加処理（１４７）とをコンピュータが実行する。

故障リスト作成処理は、テストパタンを用いた故障シミュレーション（１４８）により半導体装置の故障リストを作成する。

未検出セグメント検索処理（１２１）は、上記故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する。

レイアウト抽出処理（１２２）は、上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得る。

クリティカルエリア作成処理は、上記レイアウト抽出処理で得られたレイアウト図形に基づいて、ＣＡＡにより、テスト未検出ネット毎のクリティカルエリアを求める（１７）。

ネット長領域分析処理（１４３）は、上記半導体装置の設計データに基づいてネット長領域の分析を行う。

テストパタン追加処理（１４７）は、上記クリティカルエリア作成処理の処理結果と、上記ネット長領域分析処理の結果とに基づいて、ネット長が長い順に優先的に故障シミュレーションが行われるように、上記故障シミュレーションで用いられるテストパタンを追加する。このようなテストパタンの追加が行われることにより、ネット長が長い順に優先的に故障シミュレーションが行われるため、欠陥検出率の改善を図ることができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

《実施の形態１》
図２には、半導体装置のレイアウトの実施に用いられるワークステーションが示される。図２に示されるワークステーション３０は、特に制限されないが、ディスプレイ（表示装置）３１、ワークステーション本体３２、記憶装置３３、及び入力装置３４を含んで成る。ワークステーション本体３２は、所定のプログラムを実行するためのＣＰＵ（中央処理装置）を備えており、このワークステーション本体３２が、コンピュータの一例とされる。記憶装置３３は、例えばハードディスク装置であり、ワークステーション本体３２で実行される各種ＥＤＡツール（プログラム）３３１や、半導体装置の故障リスト３３２、半導体装置の設計データ３３３が格納される。ワークステーション本体３２で実行されるＥＤＡツール３３１には、自動配置配線処理を行うための自動配置配線用プログラム、半導体装置の故障シミュレーションを行う故障シミュレータ、テスト未検出図形抽出ツール、ＣＡＡツール、レイアウトビューアなどが含まれる。設計データ３３３には、ネットリスト、配置配線情報、デザインルールライブラリ、セルライブラリが含まれる。入力装置３４は、例えばキーボードやマウスであり、半導体装置の設計者の操作により、ワークステーション本体３２に対して各種情報を入力することができる。ディスプレイ３１は、ワークステーション本体３２から供給された表示用データを可視化する。

上記構成のワークステーション３０を用いて半導体装置の設計支援、及び設計された半導体装置のテスト支援を行うことができる。

図１には、ワークステーション３０で行われるテスト支援のための処理の流れが示される。

テスト支援のための基本的な処理で参照される故障リスト３３２には、スタック故障リスト１０１、ブリッジ故障リスト１０２、その他の故障リスト１０３が含まれる。その他の故障リスト１０３は、スタック故障リスト１０１及びブリッジ故障リスト１０２を除く故障リストを指す。

スタック故障リスト１０１は、ノードの論理状態が、論理値‘１’又は‘０’に固定され、ノードの状態に拘わらず変化しない故障のリストである。スタック故障リスト１０１は、スキャンテストやファンクションテストによって得ることができる。スキャンテストやファンクションテストは、故障シミュレータによって行われる。尚、スタック故障は縮退故障とも呼ばれる。

ブリッジ故障リスト１０２は、複数のノードがショート（短絡）している故障のリストである。ブリッジ故障リスト１０２は、ＩＤＤＱテストによって得られる。このＩＤＤＱテストは、故障シミュレータによって行われる。

ワークステーション３０で行われるテスト支援のための基本的な処理で参照される設計データ３３３には、特に制限されないが、ＬＥＦ（Library Exchange Format）によるＬＥＦデータ１１１、ＤＥＦ（Design Exchange Format）によるＤＥＦデータ１１２が含まれる。また設計データ３３３には、チップのマスク・レイアウト・パタンであるＧＤＳデータ１１３が含まれる。

ワークステーション３０で行われるテスト支援のための処理では、先ず、テスト未検出図形作成処理１２が行われる。このテスト未検出図形作成処理１２には、未検出セグメント検索処理１２１及びレイアウト抽出処理１２２が含まれる。この未検出セグメント検索処理１２１及びレイアウト抽出処理１２２は、テスト未検出図形抽出ツール１２がワークステーション本体３２で実行されることによって実現される。

未検出セグメント検索処理１２１では、半導体装置の故障シミュレーションで得られた故障リストに基づいて、未検出セグメントが検索される。

故障シミュレーションにおけるスキャンテストやファンクションテストで得られるスタック故障リスト１０１には、例えば図３に示されるように、「故障の種類」、「ポートインスタンス名」、「検出の状態」などの項目が含まれ、そのようなスタック故障リスト１０１を参照することで、未検出セグメントの検索が可能になる。未検出セグメントは、スタック故障の場合と、ブリッジ故障の場合とで互いに異なる。

スタック故障の場合の未検出セグメントは、例えば図４に示されるように、入力又は出力のためのポート３０５を備えた複数のモジュール３０２が配置されて半導体チップ３０１が形成されている場合、上記故障シミュレーションで検出されなかったポート（「未検出ポート」という）３０３に接続されているセグメントが未検出セグメントとされる。この未検出セグメントは、出力ポートが未検出の場合と、入力ポートが未検出の場合とで異なる。

例えば図５の（Ａ）に示されるように、モジュール５０５の出力ポート５０６が未検出の場合、この出力ポート５０６に接続されるネットにおける全てのセグメント（破線で示す）５０７が未検出セグメントとされる。また、図５の（Ｂ）に示されるように、モジュール５０８の入力ポート５０９が未検出の場合、この入力ポート５０９に接続されるネットの分岐を含む信号源までのセグメント（破線で示す）５１０が未検出セグメントとされる。

故障シミュレーションにおけるＩＤＤＱテストで得られるブリッジ故障リスト１０２には、例えば図６に示されるように、ブリッジ故障に係る「ネットインスタンス名」が記述され、そのようなブリッジ故障リスト１０２を参照することで、未検出セグメント（未検出ネットペア）の検索が可能になる。

ブリッジ故障の場合の未検出セグメントは、例えば図７に示されるように、互いに隣接配置され、且つ、任意の時刻で異電位にならないネットペア７０１，７０２が未検出セグメントとして検索される。しかし、このようなネットペア７０１，７０２において、例えば７０３で示されるように、ネット間の距離が十分に離れている箇所は、ブリッジ故障のリスクは低い。これに対して、未検出セグメントとして検索されたネットペア７０１，７０２において、例えば７０５で示されるように、ネット間の距離が、予め設定された値以下となる部位は、ブリッジ故障のリスクが高くなる。そこで本例では、未検出セグメントとして検索されたネットペア７０１，７０２において、ネット間の距離が、予め設定された値以下となる部位（７０５）を強調するための認識層７０４の形成情報を付加する処理が行われる。認識層７０４は、例えば未検出セグメントとして検索されたネットペア７０１，７０２において、ネット間の距離が、予め設定された値以下となる部位（７０５）に重畳される網掛け領域とされる。

レイアウト抽出処理１２２では、上記未検出セグメント検索処理１２１で得られた未検出セグメントと、上記半導体装置の設計データ３３３とに基づいて、上記未検出セグメントに対応するレイアウト図形が得られる。レイアウト図形には、スタックテスト未検出図形１３、ブリッジテスト未検出図形１４、その他テスト未検出図形１５が含まれる。

スタックテスト未検出図形１３は、スタック故障リストに基づく未検出セグメント検索処理１２１で得られた未検出セグメントに対応する箇所のレイアウトが抽出されることで得られる。

ブリッジテスト未検出図形１４は、ブリッジ故障リストに基づく未検出セグメント検索処理１２１で得られた未検出セグメントに対応する箇所のレイアウトが抽出されることで形成される。

その他テスト未検出図形１５は、その他の故障リストに基づく未検出セグメント検索処理１２１で得られた未検出セグメントに対応する箇所のレイアウトが抽出されることで形成される。

スタックテスト未検出図形１３、ブリッジテスト未検出図形１４、及びその他テスト未検出図形１５は、合成することができ、この合成によって、合成テスト未検出図形１６が得られる。合成テスト未検出図形１６は、レイアウトビューアによって、ディスプレイ３１に表示することができる（１８）。また、合成テスト未検出図形１６は、必要に応じてＣＡＡツールでの処理（１７）に使用することができる。ＣＡＡツールでの処理（１７）では、テスト未検出クリティカルエリアを特定し、その面積を算出することによってテスト未検出クリティカルエリア図形１９を得ることができる。ＣＡＡツールでの処理（１７）で得られたテスト未検出クリティカルエリア図形１９は、レイアウトビューアでの処理（１８）によって、ディスプレイ３１に表示することができる。

ＣＡＡツールでの処理（１７）によって得られたテスト未検出クリティカルエリアデータ２０と、上記半導体装置の製造ライン欠陥密度データ２１とに基づいて、不良流出率２２を予測することができる。不良流出率２２は、次式の演算により予測することができる。この予測は、ワークステーション本体３２で実行することができる。

ηは、欠陥がテストで検出される確率で、それは次式によって得られる。

本例においては、ＣＡＡツールでの処理（１７）で得られたテスト未検出クリティカルエリアデータ２０を用いることにより、レイアウトごとの欠陥検出感度の違いを、η（欠陥がテストで検出される確率）に反映させることができる。このように、η（欠陥がテストで検出される確率）に、テスト未検出クリティカルエリアが考慮されることにより、不良流出率の高精度な予測が可能になる。

次に、ステップ１７のＣＡＡツールでの処理について説明する。

ＣＡＡツールは、本来、検出欠陥についてのクリティカルエリアを特定し、その面積を算出する機能を有する。このＣＡＡツールでの処理対象を合成テスト未検出図形１６とすることにより、ブリッジ故障やオープン故障についてのテスト未検出クリティカルエリアを特定し、その面積を算出することができる。

図８の（Ａ）にはブリッジ故障の例が示される。テストで検出されている配線（検出配線）と、テストで未検出の配線（未検出配線）との間の欠陥は、テストで検出されるため、検出欠陥とされる。未検出配線間の欠陥は、テストで検出されないため、未検出欠陥とされる。検出・未検出配線間のクリティカルエリアは検出可能とされる。このようなブリッジ故障の場合のテスト未検出クリティカルエリアは、図９の（Ａ）に示されるように、「未検出配線間クリティカルエリア」から、「検出配線間クリティカルエリア」と、「検出・未検出配線間クリティカルエリア」を減算することで求められる。

図８の（Ｂ）にはオープン故障の例が示される。検出配線と未検出配線とに跨る欠陥は、テストで検出されるため、検出欠陥とされる。検出配線のクリティカルエリアは、検出可能とされる。互いに隣接する二つの未検出配線上の欠陥は、テストで検出されないため、未検出欠陥とされる。このようなオープン故障の場合のテスト未検出クリティカルエリアは、図９の（Ｂ）に示されるように、「未検出配線クリティカルエリア」から「検出配線間クリティカルエリア」を減算することで求められる。

図１０には、ディスプレイ３１での表示例が示される。

ディスプレイ３１に表示されている図形は、合成テスト未検出図形１６がレイアウトビューアによって表示されたものである（１８）。未検出セグメント１０２には、テスト未検出クリティカルエリアが重畳されている。未検出セグメントが集中する箇所１０１では、それに重畳されるテスト未検出クリティカルエリアの面積も大きくなる。ネットペア１０３も未検出セグメントであるが、このネットペア１０３には、ネット間の距離が、予め設定された値以下となる部位（７０５）を強調するための認識層７０４が重畳されている。例えば未検出セグメントが黒色で表示される場合、テスト未検出クリティカルエリアは赤色で表示すると、未検出セグメントとテスト未検出クリティカルエリアとの関係が明確となる。テスト未検出クリティカルエリアを赤色で表示する場合、認識層７０４を青色で表示すれば、テスト未検出クリティカルエリアと認識層とを明確に区別することができる。

実施の形態１によれば、以下の作用効果を得ることができる。

（１）未検出セグメント検索処理１２１では、半導体装置の故障シミュレーションで得られた故障リストに基づいて、未検出セグメントが検索される。レイアウト抽出処理１２２では、未検出セグメント検索処理１２１で得られた未検出セグメントと、半導体装置の設計データ３３３とに基づいて、未検出セグメントに対応するレイアウト図形が得られる。スタックテスト未検出図形１３、ブリッジテスト未検出図形１４、及びその他テスト未検出図形１５は、合成することができ、この合成によって、合成テスト未検出図形１６が得られる。合成テスト未検出図形１６は、レイアウトビューアでの処理（１８）によって、ディスプレイ３１に表示される。このような表示が行われることで、半導体装置の故障リスクが高い箇所を容易に認識することができる。それにより半導体装置の設計者は、設計データの不都合箇所を容易に理解することができるので、不都合箇所に対する対策の高効率化を図ることができる。また、上記のように合成テスト未検出図形１６がレイアウトビューアでの処理（１８）によってディスプレイ３１に表示されると、そのような表示に基づいて、設計の不都合箇所に対する対策を講ずることができるので、不良流出率の低下を図ることができる。

（２）ブリッジ故障の場合の未検出セグメント検索処理は、任意の時刻で異電位にならないネットペアを未検出セグメントとする場合において、任意の時刻で異電位にならないネットペアにおけるネット間の距離が、予め設定された値以下となる部位を強調するための認識層の形成情報を付加する。これにより、レイアウトビューアは、任意の時刻で異電位にならないネットペアにおけるネット間の距離が、予め設定された値以下となる部位を強調して表示することができる。このような表示により、注目すべきエリアを容易に認識することができる。

（３）レイアウト抽出処理で得られたレイアウト図形に基づいて、ＣＡＡツールにより、テスト未検出クリティカルエリア図形を形成するテスト未検出クリティカルエリア図形形成処理が行われ（１７）、その処理結果がレイアウトビューアによってディスプレイ３１に表示される（１８）。このようにテスト未検出クリティカルエリア図形が可視化されることにより、不都合箇所に対する対策の高効率化は更に顕著になる。

《実施の形態２》
図１１には、ワークステーション３０で行われるテスト支援のための処理の流れが示される。

図１１に示される処理では、テストパタン９０５に基づく故障シミュレーションが故障シミュレータ９０６によって行われ、この故障シミュレーションの結果、故障リスト３３２として、スキャン故障リスト９０１が得られる。テスト未検出図形作成処理１２では、図１に示される場合と同様に、未検出セグメント検索処理１２１及びレイアウト抽出処理１２２が行われることで、テスト未検出図形が形成される。本例では、スキャン故障リストに基づいてテスト未検出図形作成処理が行われるため、レイアウト抽出処理１２２で形成されたレイアウト図形を、「スキャンテスト未検出図形」と称する。

ＣＡＡツールは、スキャンテスト未検出図形９０２に基づくクリティカルエリアアナリシスにより、テストパタン毎のクリティカルエリアを求めるクリティカルエリア作成処理を行う（１７）。このクリティカルエリア作成処理によって、テストパタン毎に、クリティカルエリアが示されたレイアウト図形９０３が得られる。

ＣＡＡツールによるクリティカルエリア作成処理（１７）によって、例えば図１２の（Ａ）に示されるように、テストパタン毎に、クリティカルエリアが示されたレイアウト図形９０３として、ＬＣ１，ＬＣ２，ＬＣ３が得られたものとする。レイアウト図形ＬＣ１は、テストパタン１を用いた場合の故障シミュレーションにより得られた図形であり、クリティカルエリアは比較的少ない。レイアウト図形ＬＣ２は、テストパタン２を用いた場合の故障シミュレーションにより得られた図形であり、クリティカルエリアは中程度とされる。レイアウト図形ＬＣ３は、テストパタン３を用いた場合の故障シミュレーションにより得られた図形であり、クリティカルエリアは比較的多い。

上記のように、テストパタン毎に、クリティカルエリアが示されたレイアウト図形９０３が得られると、クリティカルエリアが多い順にテストパタンの並べ替えが行われる（９０４）。例えば図１２の（Ａ）に示される例では、レイアウト図形ＬＣ１，ＬＣ２，ＬＣ３の順にクリティカルエリアが多くなる。このため、図１２の（Ｂ）に示されるように、レイアウト図形ＬＣ１とＬＣ３とを入れ替えると、レイアウト図形は、クリティカルエリアが多い順に並べ替えられ、それに対応するように、故障シミュレータ９０６での故障シミュレーションが行われるように、テストパタン９０５の並べ替えが行われる。このようにテストパタン９０５の並べ替えが行われた結果、その後の故障シミュレーションでは、欠陥がより多く検出されるテストパタンによる故障シミュレーションを優先的に行うことができるので、スキャンテストの効率化を図ることができる。

図１３には、欠陥検出率（テスト品質）とテストパタン数との関係が示される。

曲線１３１は、テストパタンの並べ替え前のテストパタン数と欠陥検出率との関係を示し、曲線１３２は、テストパタンの並べ替え後のテストパタン数と欠陥検出率との関係を示している。テストパタン９０５の並べ替えが行われた結果、その後の故障シミュレーションでは、欠陥がより多く検出されるテストパタンによる故障シミュレーションを優先的に行うことができるので、同一のテストパタン数（破線で示す）における欠陥検出率が高くなる。

《実施の形態３》
テスト未検出のネット長とクリティカルエリアとは、例えば図１５に示されるように、強い相関関係を有する。長いネットを優先的にテストすることで欠陥検出の効率向上を図ることができる。

図１６は、ネット数（％）とネット長（％）との関係を示している。尚、図１６の（Ａ）と（Ｂ）とは、横軸及び縦軸のスケールが異なる。

ネット長が長い順に並べると、傾きが異なる３つの領域（第１領域、第２領域、第３領域）に分かれる。このうち、第１領域と第２領域とのネット長の合計は、全体の８０％程度であるが、ネット数の割合は２０％に留まる。そこでこの２０％のネットを優先的にテストすれば、８０％の長さをカバーすることができ、それによって欠陥検出の効率向上を図ることができる。

図１４には、長いネットを優先的にテストすることで欠陥検出の効率向上を図る場合の処理の流れが示される。この処理はワークステーション３０で行われる。

ステップ１４１でのテスト未検出ネット毎のクリティカルエリアの計算処理は、図１におけるテスト未検出図形作成処理１２１や、ＣＡＡツールでの処理（１７）に相当する。ただし、ステップ１４１での処理では、テスト未検出ネット毎にクリティカルエリアの計算が行われる点が、図１の場合と異なる。このステップ１４１での処理により、クリティカルエリアでソートされたテスト未検出ネット名リスト１４２が得られる。

ネット長領域分析ツール１４３は、ＥＤＡツール３３１に含まれるツールの一つとされ、設計データ３３３を参照することで、ネット長領域を分析する。このネット長領域の分析により、領域分割されたネットリスト１４４が得られる。つまり、図１６に示されるように、傾きが異なる３つの領域（第１領域、第２領域、第３領域）に分割されたネットリスト１４４が形成される。

次に、クリティカルエリアでソートされたテスト未検出ネット名リスト１４２と、領域分割されたネット名リスト１４４とに基づいて、故障シミュレーション１４８で使用されるテストパタンが決定される。

すなわち、クリティカルエリアでソートされたテスト未検出ネット名リスト１４２と、領域分割されたネット名リスト１４４とに基づいて、テスト追加ネットの候補の作成が行われる（１４５）。このテスト追加ネットの候補の作成処理によって、テスト追加ネット名リスト１４６が形成される。上記テスト追加ネット名リスト１４６に従ってテストパタンが追加されて、故障シミュレータ１４８での故障シミュレーションが行われる。換言すれば、テストパタンの追加を、第１領域と第２領域とに制限するためのテスト追加ネット名リスト１４６が形成され、それに従ってテストパタンの追加が行われる。故障シミュレータ１４８は、ＥＤＡツール３３１に含まれるツールの一つとされ、この故障シミュレータ１４８での故障シミュレーションの結果によって、故障リスト３３２が更新される。

そしてテストパタンを追加するか否かの判別が行われる（１４９）。この判別において、テスト追加ネット名リスト１４６に記載されている全てのテスト追加ネットについての故障シミュレーションが完了していない場合には、テストパタンを追加する（Ｙ）と判断されて、テストパタンの追加が行われて（１４７）、故障シミュレータ１４８による故障シミュレーションが行われる。上記ステップ１４９の判別において、テスト追加ネット名リスト１４６に記載されている全てのテスト追加ネットについての故障シミュレーションが完了している場合には、テストパタンを追加しない（Ｎ）と判断されて、テストパタンの追加が終了される。

図１７には、欠陥検出率（テスト品質）とテストパタンとの関係が示される。クリティカルエリアを考慮したテストパタンの追加は、曲線１７２のように欠陥検出率の大幅な改善が期待できるのに対して、クリティカルエリアを考慮しない場合には、曲線１７１のように欠陥検出率の改善は小さい。上記のようにネット長とクリティカルエリアとは強い相関関係を有しているため、クリティカルエリアをネット長で代用しても同様のことがいえる。従って、ネット長領域分析ツール１４３により、領域分割されたネット名リスト１４４が形成され、それに基づいて、テストパタンの追加を第１領域と第２領域とに制限するためのテスト追加ネット名リスト１４６が形成され、それに従ってテストパタンの追加が行われる場合にも、図１７における曲線１７２のように欠陥検出率の大幅な改善が期待できる。

また、図１６の（Ａ），（Ｂ）に示されるように、第１領域と第２領域とのネット長の合計は、全体の８０％程度であるが、ネット数の割合は２０％に留まることから、ステップ１４５のテスト追加ネットの候補作成によって作成されたテスト追加ネット名リスト１４６に従って、２０％のネットを優先的にテストすればよい。それにより、８０％の長さをカバーすることができ、それによって欠陥検出の効率向上を図ることができる。

以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１７ ＣＡＡツール
１８ レイアウトビューア
３０ ワークステーション
３１ ディスプレイ
３２ ワークステーション本体
３３ 記憶装置
３４ 入力装置
３３１ ＥＤＡツール
３３２ 故障リスト
３３３ 設計データ

Claims (7)

1. 半導体装置の故障シミュレーションで得られた故障リストに基づいて、上記故障シミュレーションでテスト未検出とされたポートに接続されているセグメントを未検出セグメントとして検索する未検出セグメント検索処理と、
   上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得るレイアウト抽出処理と、
   上記レイアウト抽出処理で得られたレイアウト図形を表示装置で可視化するためのレイアウトビューア処理と、をコンピュータが実行する、半導体装置のテスト支援方法。
2. 上記未検出セグメント検索処理は、ノードの論理状態が固定されているスタック故障の場合の未検出セグメント検索処理を含み、
   上記スタック故障の場合の未検出セグメント検索処理は、上記故障シミュレーションで未検出とされたポートが出力ポートの場合、上記出力ポートに接続された全セグメントを未検出セグメントとし、上記半導体装置の故障シミュレーションで未検出とされたポートが入力ポートの場合、上記入力ポートに接続される分岐を未検出セグメントとする、請求項２記載の半導体装置のテスト支援方法。
3. 上記未検出セグメント検索処理は、複数のノードがショートしているブリッジ故障の場合の未検出セグメント検索処理を含み、
   上記ブリッジ故障の場合の未検出セグメント検索処理は、任意の時刻で異電位にならないネットペアを未検出セグメントとする、請求項２記載の半導体装置のテスト支援方法。
4. 上記ブリッジ故障の場合の未検出セグメント検索処理は、任意の時刻で異電位にならないネットペアにおけるネット間の距離が、予め設定された値以下となる部位を強調するための認識層の形成情報を付加する処理を含む、請求項３記載の半導体装置のテスト支援方法。
5. 上記コンピュータが実行する処理には、上記レイアウト抽出処理で得られたレイアウト図形に基づいて、クリティカルエリアアナリシスにより、テスト未検出クリティカルエリア図形を形成するテスト未検出クリティカルエリア図形形成処理が含まれ、
   上記レイアウトビューア処理では、上記レイアウト抽出処理で得られたレイアウト図形と、上記クリティカルエリアアナリシスにより得られたテスト未検出クリティカル図形とを表示装置で可視化するための処理が行われる、請求項４記載の半導体装置のテスト支援方法。
6. テストパタンを用いた故障シミュレーションにより半導体装置の故障リストを作成する故障リスト作成処理と、
   上記故障リストに基づいて、上記故障シミュレーションでは検出されなかったポートに接続されているセグメントを未検出セグメントとして検索する未検出セグメント検索処理と、
   上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得るレイアウト抽出処理と、
   上記レイアウト抽出処理で得られたレイアウト図形に基づいて、クリティカルエリアアナリシスにより、テストパタン毎のクリティカルエリアを求めるクリティカルエリア作成処理と、
   上記クリティカルエリア作成処理で得られた、テストパタン毎のクリティカルエリアに基づいて、欠陥検出率が高い順に、上記故障シミュレーションで使用されるテストパタンの並べ替えを行うテストパタン並べ替え処理と、をコンピュータが実行する、半導体装置のテスト支援方法。
7. テストパタンを用いた故障シミュレーションにより半導体装置の故障リストを作成する故障リスト作成処理と、
   上記故障リストに基づいて、上記故障シミュレーションでは検出されなかったポートに接続されているセグメントを未検出セグメントとして検索する未検出セグメント検索処理と、
   上記未検出セグメント検索処理で得られた未検出セグメントと、上記半導体装置の設計データとに基づいて、上記未検出セグメントに対応するレイアウト図形を得るレイアウト抽出処理と、
   上記レイアウト抽出処理で得られたレイアウト図形に基づいて、クリティカルエリアアナリシスにより、テスト未検出ネット毎のクリティカルエリアを求めるクリティカルエリア作成処理と、
   上記半導体装置の設計データに基づいてネット長領域の分析を行うネット長領域分析処理と、
   上記クリティカルエリア作成処理の処理結果と、上記ネット長領域分析処理の結果とに基づいて、ネット長が長い順に優先的に故障シミュレーションが行われるように、上記故障シミュレーションで用いられるテストパタンを追加するテストパタン追加処理と、をコンピュータが実行する、半導体装置のテスト支援方法。

Images