JP2014087565A - Communication lsi, and game machine - Google Patents

Communication lsi, and game machine Download PDF

Info

Publication number
JP2014087565A
JP2014087565A JP2012240653A JP2012240653A JP2014087565A JP 2014087565 A JP2014087565 A JP 2014087565A JP 2012240653 A JP2012240653 A JP 2012240653A JP 2012240653 A JP2012240653 A JP 2012240653A JP 2014087565 A JP2014087565 A JP 2014087565A
Authority
JP
Japan
Prior art keywords
unit
communication
data
processing data
front door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012240653A
Other languages
Japanese (ja)
Other versions
JP5730267B2 (en
Inventor
Yuichiro Suzuki
雄一郎 鈴木
Shinji Makisako
伸治 牧迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2012240653A priority Critical patent/JP5730267B2/en
Publication of JP2014087565A publication Critical patent/JP2014087565A/en
Application granted granted Critical
Publication of JP5730267B2 publication Critical patent/JP5730267B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent fraudulent actions without increase in load onto controllers of each board and to improve the degree of freedom in the layout of a control device.SOLUTION: A communication system is provided to a control device M3 comprising: a casing M31 provided with a casing-side control board M1; and a front door M32 mounted to the casing M31 in an openable and closable manner and provided with a front-door-side control board M2. The casing-side control board M1 comprises: a casing-side communication LSIM12; and a casing-side radio communication unit M13 for transmitting encoded processing data in a signal form of a radio signal to the outside. The front-door-side control board M2 comprises: a front-door-side radio communication unit M23 for receiving the radio signal of processing data; and a front-door-side communication LSIM22.

Description

本発明は、データを送受信する通信システム及び遊技機に関する。   The present invention relates to a communication system and a gaming machine that transmit and receive data.

例えば、特許文献1には、通信データを演算処理するために設けられた算術論理演算器および積和演算器と、算術論理演算器および積和演算器の動作を制御するための制御コードを供給するプロセッサと、プロセッサによって供給された制御コードに基づいて算術論理演算器および積和演算器を制御する演算制御器とを具備した通信用LSIが開示されている。従来、このように構成された通信用LSIは、送信側基板及び受信側基板のそれぞれに設けられており、基板の各々に設けられた制御部によりデータの送信及び受信が制御されている。   For example, Patent Document 1 supplies an arithmetic logic unit and a product-sum unit provided for arithmetic processing of communication data, and control codes for controlling operations of the arithmetic logic unit and the product-sum unit. There is disclosed a communication LSI that includes a processor for controlling the arithmetic logic unit and the product-sum unit based on a control code supplied by the processor. Conventionally, the communication LSI configured as described above is provided on each of the transmission-side substrate and the reception-side substrate, and transmission and reception of data are controlled by a control unit provided on each of the substrates.

特開2004−227264号JP 2004-227264 A

ところで、各基板間をデータが送受信される際に、データの傍受や改竄等の不正行為が行われる場合がある。例えば、パチスロ装置やパチンコ装置等の遊技機においては、遊技結果に関する制御を行う主制御部からサブ制御部へ遊技結果データが送信される途中で、この遊技結果データが外部からの操作により異なるデータに置き換えられるという不正行為が行われる場合がある。従って、このような不正行為を防ぐための措置を採る必要性が高まっている。   By the way, when data is transmitted and received between the boards, there are cases where fraudulent acts such as data interception and tampering are performed. For example, in a gaming machine such as a pachislot machine or a pachinko machine, the game result data differs depending on the operation from the outside while the game result data is being transmitted from the main control unit that controls the game result to the sub-control unit. There is a case where a fraudulent act of being replaced with is performed. Accordingly, there is an increasing need to take measures to prevent such illegal activities.

そこで、従来においては、上記の不正行為を防ぐために、所定の通信経路における制御コマンドデータの通信状態を監視するための状態監視コマンドを送信し、サブ制御部が状態監視コマンドを用いて制御コマンドデータの正当性を検証し、誤りがあると判断した場合には制御対象の制御を停止するように、制御部に処理させることが提案されている。しかしながら、この場合には、各基板における制御部は、通信用LSIの制御に加えて各種の処理及び制御を行っているため、大きな負担により制御速度が遅くなる等の不具合が生じる場合がある。特に、近年においては、通信技術の発達に伴って通信のデータ量が激増しているため、通信制御の遅延を招く可能性が大きい。従って、各基板の制御部の負担を増大させることなく不正行為の防止を図ることができることが望まれている。さらに、例えば、主制御部からサブ制御部への通信やサブ制御部から被制御装置への通信が通信ケーブルを用いて行われると、通信ケーブルの引き回しのためのスペースの確保等の制約から主制御部やサブ制御部の配置の自由度が低いという問題があり、このような問題も解消できることが望まれている。   Therefore, conventionally, in order to prevent the above-described fraud, a state monitoring command for monitoring the communication state of the control command data in a predetermined communication path is transmitted, and the sub control unit uses the state monitoring command to control the control command data. It has been proposed to cause the control unit to perform processing so as to stop the control of the control target when it is determined that there is an error. However, in this case, since the control unit in each board performs various processes and controls in addition to the control of the communication LSI, there may be a problem such as a slow control speed due to a large load. In particular, in recent years, the amount of communication data has increased dramatically with the development of communication technology, so there is a high possibility that communication control will be delayed. Therefore, it is desired that fraudulent acts can be prevented without increasing the burden on the control unit of each board. Furthermore, for example, when communication from the main control unit to the sub-control unit or communication from the sub-control unit to the controlled device is performed using a communication cable, the main control unit is restricted due to restrictions such as securing a space for routing the communication cable. There is a problem that the degree of freedom of arrangement of the control unit and the sub-control unit is low, and it is desired that such a problem can be solved.

本発明は、各基板の制御部の負担を増大させることなく不正行為の防止を図ることができると共に、制御装置の配置の自由度を高めることができる通信システム及び遊技機を提供することを目的とする。   It is an object of the present invention to provide a communication system and a gaming machine that can prevent fraud without increasing the burden on the control unit of each board and can increase the degree of freedom of arrangement of the control device. And

本発明は、筐体側制御基板が設けられた筐体と、前記筐体に開閉可能に取付けられ、前扉側制御基板が設けられた前扉とを有した制御装置に備えられ、前記筐体側制御基板から前記前扉側制御基板への処理データの無線通信を行う通信システムであって、
前記筐体側制御基板は、前記処理データを出力する筐体側制御回路と、前記筐体側制御回路からの処理データを暗号化する暗号部を備えた筐体側通信用LSIと、前記筐体側通信用LSIにおいて暗号化された処理データを無線信号の信号形態で外部に送信する筐体側無線通信部とを有しており、
前記前扉側制御基板は、前記筐体側無線通信部から送信された前記処理データの無線信号を受信する前扉側無線通信部と、前記前扉側無線通信部で受信された前記処理データを復号化する復号部を備えた前扉側通信用LSIと、前記復号部において復号化された前記処理データに基づいて前扉側制御処理を実行する前扉側制御回路とを有しており、
前記筐体側無線通信部及び前記前扉側無線通信部は、前記前扉が閉状態の場合にだけ前記前扉側通信用LSIを作動させることが可能な受信信号強度以上となるように設定されている。
The present invention is provided in a control device having a housing provided with a housing-side control board, and a front door attached to the housing so as to be openable and closable and provided with a front door-side control board. A communication system for performing wireless communication of processing data from a control board to the front door side control board,
The housing-side control board includes a housing-side control circuit that outputs the processing data, a housing-side communication LSI that includes an encryption unit that encrypts processing data from the housing-side control circuit, and the housing-side communication LSI. A casing-side wireless communication unit that transmits the processing data encrypted in the form of a wireless signal to the outside,
The front door side control board receives the processing data received by the front door side wireless communication unit and the front door side wireless communication unit that receives a wireless signal of the processing data transmitted from the housing side wireless communication unit. A front door side communication LSI having a decoding unit for decoding, and a front door side control circuit for executing front door side control processing based on the processing data decoded in the decoding unit,
The casing-side wireless communication unit and the front door-side wireless communication unit are set to have a received signal strength or higher that can operate the front door-side communication LSI only when the front door is closed. ing.

上記の構成によれば、処理データを送信する筐体側制御基板においては、筐体側通信用LSIが処理データを暗号化するため、筐体側制御回路における暗号化処理が不要になる。また、処理データを受信する前扉側制御基板においては、前扉側通信用LSIを備えることによって、前扉側通信用LSIが処理データを復号化するため、前扉側制御回路における処理データの復号化処理が不要になる。これにより、筐体側制御回路において暗号化に伴う処理負担を増大させることがないと共に、前扉側制御回路において復号化に伴う処理負担を増大させることがない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、通信システムは、筐体側通信用LSI及び前扉側通信用LSIを備えることによって、筐体側制御回路及び前扉側制御回路の負担を増大させることなく不正行為の防止を図ることができる。   According to the above configuration, in the casing-side control board that transmits the processing data, the casing-side communication LSI encrypts the processing data, so that the encryption processing in the casing-side control circuit is not necessary. In addition, the front door side control board that receives the processing data includes the front door side communication LSI so that the front door side communication LSI decodes the processing data. Decryption processing becomes unnecessary. This does not increase the processing burden associated with encryption in the housing side control circuit, and does not increase the processing burden associated with decryption in the front door side control circuit. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, the communication system includes the housing-side communication LSI and the front door-side communication LSI, thereby preventing illegal acts without increasing the burden on the housing-side control circuit and the front door-side control circuit. .

さらに、暗号化された処理データが無線信号により送受信されることによって、有線信号による送受信の場合において必要である通信ケーブルが不要になる。これにより、通信システムは、制御基板の配置について、通信ケーブルの引き回しの制約が無くなるため、配置の自由度を高めることができる。   Further, since the encrypted processing data is transmitted / received by a wireless signal, a communication cable necessary in the case of transmission / reception by a wired signal becomes unnecessary. As a result, the communication system eliminates restrictions on the routing of the communication cable with respect to the arrangement of the control board, and thus the degree of freedom in arrangement can be increased.

また、上記の構成によれば、前扉が閉状態でないと、受信信号強度が所定値以上にならないため、前扉側通信用LSIが作動しない。これにより、前扉が開状態であると、前扉側制御装置が処理データによる前扉側の機器を制御することができないことから、前扉が開状態になっていることを容易に外部から目視により確認することができる。この結果、通信システムは、前扉を開状態から閉状態に切替える作業の忘れを容易に防止することができると共に、前扉を開状態にして不正操作を行う行為に対して容易に気付かせることができる。   Further, according to the above configuration, if the front door is not closed, the received signal strength does not exceed a predetermined value, so the front door side communication LSI does not operate. As a result, if the front door is in the open state, the front door side control device cannot control the equipment on the front door side based on the processing data, so that the front door is easily opened from the outside. It can be confirmed visually. As a result, the communication system can easily prevent the user from forgetting to switch the front door from the open state to the closed state, and can easily recognize an act of performing an unauthorized operation by opening the front door. Can do.

本発明における通信システムであって、前記筐体側通信用LSIは、前記処理データを受信する受信部と、前記受信部で受信した受信データが平文である場合、当該処理データを暗号化する前記暗号部と、前記受信部で受信した受信データが暗号文である場合、当該処理データを復号化する復号部と、前記暗号部で暗号化された処理データ及び前記復号部で復号化された処理データを送信する送信部とを有しており、
前記前扉側通信用LSIは、前記処理データを受信する受信部と、前記受信部で受信した受信データが平文である場合、当該処理データを暗号化する暗号部と、前記受信部で受信した受信データが暗号文である場合、当該処理データを復号化する前記復号部と、前記暗号部で暗号化された処理データ及び前記復号部で復号化された処理データを送信する送信部とを有してもよい。
In the communication system according to the present invention, the housing-side communication LSI includes: a receiving unit that receives the processing data; and the encryption that encrypts the processing data when the reception data received by the receiving unit is plaintext. And the received data received by the receiving unit is a ciphertext, the decrypting unit for decrypting the processing data, the processing data encrypted by the encrypting unit, and the processing data decrypted by the decrypting unit And a transmission unit for transmitting
The front door side communication LSI receives the processing data, and when the reception data received by the receiving unit is plaintext, the encryption unit that encrypts the processing data and the reception unit When the received data is a ciphertext, the decrypting unit decrypts the processed data, and the transmitting unit transmits the processed data encrypted by the encrypting unit and the processed data decrypted by the decrypting unit. May be.

上記の構成によれば、筐体側通信用LSI及び前扉側通信用LSIの両方共に同一構成であることから、一種類の通信用LSIにより処理データの暗号化と複合化とを行うことができるため、通信システムの部品コスト及び製造コストを低減することができる。   According to the above configuration, since both the housing side communication LSI and the front door side communication LSI have the same configuration, the processing data can be encrypted and decrypted by one type of communication LSI. Therefore, the component cost and manufacturing cost of the communication system can be reduced.

本発明における通信システムであって、さらに、前記前扉側無線通信部と前記前扉側通信用LSIとの間に配置され、前記前扉側無線通信部で受信された前記処理データの受信信号強度が所定値以上である場合にだけ、前記前扉側無線通信部と前記前扉側通信用LSIとを接続状態にする受信許可部を有してもよい。   In the communication system according to the present invention, further, a reception signal of the processing data disposed between the front door side wireless communication unit and the front door side communication LSI and received by the front door side wireless communication unit A reception permission unit that connects the front door side wireless communication unit and the front door side communication LSI only when the strength is a predetermined value or more may be included.

上記の構成によれば、受信信号強度が所定値以上でないと、受信許可部が前扉側無線通信部と前扉側通信用LSIとの接続状態を許可しないため、受信信号強度を変化させる要因である筐体側無線通信部及び前扉側無線通信部間(基板間等)の距離に加えて、受信許可部においても前扉側通信用LSIの作動の許可と不許可とを切替えることができる。これにより、通信システムは、筐体側制御基板や前扉側制御基板の所定位置への取付け精度や位置ずれ範囲を容易に調整及び変更することができる。例えば、通信システムは、筐体側無線通信部及び前扉側無線通信部の受信信号強度で受信可能な範囲を粗調整した後、受信許可部で微調整することにより設定作業を短時間で完了することができる。   According to the above configuration, if the received signal strength is not equal to or higher than the predetermined value, the reception permission unit does not permit the connection state between the front door side wireless communication unit and the front door side communication LSI, and thus the factor that changes the received signal strength. In addition to the distance between the case-side wireless communication unit and the front door-side wireless communication unit (between boards, etc.), the reception permission unit can also switch between enabling and disabling the operation of the front-door communication LSI. . As a result, the communication system can easily adjust and change the mounting accuracy and the displacement range of the housing-side control board and the front door-side control board at predetermined positions. For example, in the communication system, after roughly adjusting the receivable range with the received signal strength of the housing side wireless communication unit and the front door side wireless communication unit, the setting operation is completed in a short time by finely adjusting the reception permission unit. be able to.

本発明における遊技機であって、本発明の通信システムを備えている。   The gaming machine according to the present invention includes the communication system according to the present invention.

上記の構成によれば、処理データを送信する筐体側制御基板においては、筐体側通信用LSIが処理データを暗号化するため、筐体側制御回路における暗号化処理が不要になる。また、処理データを受信する前扉側制御基板においては、前扉側通信用LSIを備えることによって、前扉側通信用LSIが処理データを復号化するため、前扉側制御回路における処理データの復号化処理が不要になる。これにより、筐体側制御回路において暗号化に伴う処理負担を増大させることがないと共に、前扉側制御回路において復号化に伴う処理負担を増大させることがない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、遊技機は、筐体側通信用LSI及び前扉側通信用LSIを備えることによって、筐体側制御回路及び前扉側制御回路の負担を増大させることなく不正行為の防止を図ることができる。   According to the above configuration, in the casing-side control board that transmits the processing data, the casing-side communication LSI encrypts the processing data, so that the encryption processing in the casing-side control circuit is not necessary. In addition, the front door side control board that receives the processing data includes the front door side communication LSI so that the front door side communication LSI decodes the processing data. Decryption processing becomes unnecessary. This does not increase the processing burden associated with encryption in the housing side control circuit, and does not increase the processing burden associated with decryption in the front door side control circuit. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, the gaming machine is provided with the housing side communication LSI and the front door side communication LSI, so that illegal acts can be prevented without increasing the burden on the housing side control circuit and the front door side control circuit. .

さらに、暗号化された処理データが無線信号により送受信されることによって、有線信号による送受信の場合において必要である通信ケーブルが不要になる。これにより、遊技機は、制御基板の配置について、通信ケーブルの引き回しの制約が無くなるため、配置の自由度を高めることができる。   Further, since the encrypted processing data is transmitted / received by a wireless signal, a communication cable necessary in the case of transmission / reception by a wired signal becomes unnecessary. As a result, the gaming machine is free from restrictions on the routing of the communication cable with respect to the arrangement of the control board, and thus the degree of freedom in arrangement can be increased.

また、上記の構成によれば、前扉が閉状態でないと、受信信号強度が所定値以上にならないため、前扉側通信用LSIが作動しない。これにより、前扉が開状態であると、前扉側制御装置が処理データによる前扉側の機器を制御することができないことから、前扉が開状態になっていることを容易に外部から目視により確認することができる。この結果、遊技機は、前扉を開状態から閉状態に切替える作業の忘れを容易に防止することができると共に、前扉を開状態にして不正操作を行う行為に対して容易に気付かせることができる。   Further, according to the above configuration, if the front door is not closed, the received signal strength does not exceed a predetermined value, so the front door side communication LSI does not operate. As a result, if the front door is in the open state, the front door side control device cannot control the equipment on the front door side based on the processing data, so that the front door is easily opened from the outside. It can be confirmed visually. As a result, the gaming machine can easily prevent forgetting the work of switching the front door from the open state to the closed state, and can easily notice the act of performing an unauthorized operation with the front door open. Can do.

本発明は、各基板の制御負担を増大させることなく不正行為の防止を図ることができると共に、制御装置の配置の自由度を高めることができる   The present invention can prevent fraud without increasing the control burden on each board, and can increase the degree of freedom of arrangement of the control device.

通信システムの説明図である。It is explanatory drawing of a communication system. 通信システムのブロック図である。1 is a block diagram of a communication system. 無線通信機構のブロック図である。It is a block diagram of a wireless communication mechanism. 通信用LSIのブロック図である。It is a block diagram of a communication LSI. 構成1の通信システムのブロック図である。It is a block diagram of the communication system of the structure 1. FIG. 構成1の通信システムのブロック図である。It is a block diagram of the communication system of the structure 1. FIG. 構成1の通信システムにおける処理データの状態を示す説明図である。It is explanatory drawing which shows the state of the process data in the communication system of structure 1. FIG. 構成2の通信システムのブロック図である。It is a block diagram of the communication system of the structure 2. FIG. 構成2の通信システムのブロック図である。It is a block diagram of the communication system of the structure 2. FIG. 構成2の通信システムにおける処理データの状態を示す説明図である。It is explanatory drawing which shows the state of the process data in the communication system of the structure 2. FIG. 遊技機の斜視図である。It is a perspective view of a gaming machine. 開放状態の遊技機の斜視図である。It is a perspective view of the game machine of an open state. 遊技機の電気ブロック図である。It is an electrical block diagram of a gaming machine. 無線通信機構のブロック図である。It is a block diagram of a wireless communication mechanism. 遊技機の電気ブロック図である。It is an electrical block diagram of a gaming machine. 無線通信機構のブロック図である。It is a block diagram of a wireless communication mechanism. 図柄配置テーブルの説明図である。It is explanatory drawing of a symbol arrangement | positioning table. メインCPUの制御によるフローチャートである。It is a flowchart by control of main CPU. メインCPUの制御による割込処理ルーチンのフローチャートである。It is a flowchart of the interruption process routine by control of main CPU. サブCPUにより行われる主基板通信タスクのフローチャートである。It is a flowchart of the main board | substrate communication task performed by sub CPU. サブCPUにより行われる演出登録タスクのフローチャートである。It is a flowchart of the production registration task performed by a sub CPU. ホスト側データ送信処理ルーチンのフローチャートである。It is a flowchart of a host side data transmission processing routine. UART処理ルーチンのフローチャートである。It is a flowchart of a UART processing routine. UARTマスタ動作処理ルーチンのフローチャートである。It is a flowchart of a UART master operation processing routine. SPI処理ルーチンのフローチャートである。It is a flowchart of an SPI processing routine. SPIマスタ動作処理ルーチンのフローチャートである。It is a flowchart of an SPI master operation processing routine. 暗号・復号処理ルーチンのフローチャートである。It is a flowchart of an encryption / decryption processing routine. DMAC処理ルーチンのフローチャートである。It is a flowchart of a DMAC processing routine. I2C処理ルーチンのフローチャートである。It is a flowchart of an I2C processing routine. 通信用LSIのブロック図である。It is a block diagram of a communication LSI.

以下、本発明の実施形態について説明する。   Hereinafter, embodiments of the present invention will be described.

(通信システムの概要)
本発明の実施形態に係る通信システムは、処理データを暗号化する通信用LSIを有し、この通信用LSIにおいて暗号化された処理データの無線信号の送受信により制御基板間の通信を行うように構成されている。具体的には、通信システムは、図1に示すように、内部空間を密閉可能な制御装置M3内に備えられている。『制御装置M3』としては、パチスロ装置やパチンコ装置等の遊技機、テレビや録画再生装置等の家電製品、自動車や電車、自動二輪車等の車両、プラントや処理装置等の産業用機器等のように、制御基板間において処理データを通信する構成を備えた全ての種類の機器が該当する。尚、本実施形態の通信システム及び通信システムを備えた遊技機の詳細については後述する。
(Outline of communication system)
A communication system according to an embodiment of the present invention includes a communication LSI that encrypts processing data, and performs communication between control boards by transmitting and receiving a wireless signal of the processing data encrypted in the communication LSI. It is configured. Specifically, as shown in FIG. 1, the communication system is provided in a control device M3 that can seal the internal space. “Control device M3” includes gaming machines such as pachislot devices and pachinko machines, home appliances such as televisions and recording / playback devices, vehicles such as automobiles, trains and motorcycles, industrial equipment such as plants and processing devices, etc. In addition, all types of devices having a configuration for communicating processing data between control boards are applicable. The details of the communication system and the gaming machine equipped with the communication system of this embodiment will be described later.

より具体的には、通信システムは、筐体側制御基板M1が設けられた筐体M31と、筐体M31に開閉可能に取付けられ、前扉側制御基板M2が設けられた前扉M32とを有した制御装置M3に備えられ、筐体側制御基板M1から前扉側制御基板M2への処理データの無線通信を行うように構成されている。筐体M31及び前扉M32は、筐体側制御基板M1及び前扉側制御基板M2を装置内に収納したときに、無線信号が装置外に漏出しないように、電磁シールド性能が高い材質や構造にされていることが好ましい。この場合には、筐体M31を開放しないと、暗号化された処理データの無線信号を傍受することができないため、無線信号について任意の受信信号強度や通信形態を採用することができる。尚、通信形態としては、放射電磁界を用いた通信形態や誘導電界を用いた通信形態が例示される。また、筐体側制御基板M1及び前扉側制御基板M2は、筐体M31及び前扉M32の何れか一方に設けられていてもよい。   More specifically, the communication system includes a housing M31 provided with a housing-side control board M1, and a front door M32 attached to the housing M31 so as to be openable and closable and provided with a front door-side control board M2. The control device M3 is configured to perform wireless communication of processing data from the housing side control board M1 to the front door side control board M2. The housing M31 and the front door M32 are made of a material and structure having high electromagnetic shielding performance so that a radio signal does not leak outside the device when the housing side control board M1 and the front door side control board M2 are housed in the device. It is preferable that In this case, since the wireless signal of the encrypted processing data cannot be intercepted unless the housing M31 is opened, any received signal strength and communication form can be adopted for the wireless signal. Note that examples of the communication mode include a communication mode using a radiated electromagnetic field and a communication mode using an induction electric field. The housing side control board M1 and the front door side control board M2 may be provided on either the housing M31 or the front door M32.

上記の筐体側制御基板M1は、処理データを出力する筐体側制御回路M11と、筐体側制御回路M11からの処理データを暗号化する暗号部を備えた筐体側通信用LSIM12と、筐体側通信用LSIM12において暗号化された処理データを無線信号の信号形態で外部に送信する筐体側無線通信部M13とを有している。一方、上記の前扉側制御基板M2は、筐体側無線通信部M13から送信された処理データの無線信号を受信する前扉側無線通信部M23と、前扉側無線通信部M23で受信された処理データを復号化する復号部を備えた前扉側通信用LSIM22と、復号部において復号化された処理データに基づいて前扉側制御処理を実行する前扉側制御回路M21とを有している。   The case-side control board M1 includes a case-side control circuit M11 that outputs processing data, a case-side communication LSI M12 that includes an encryption unit that encrypts processing data from the case-side control circuit M11, and case-side communication. A housing-side wireless communication unit M13 that transmits processing data encrypted in the LSI M12 to the outside in the form of a wireless signal. On the other hand, the front door side control board M2 is received by the front door side wireless communication unit M23 that receives the wireless signal of the processing data transmitted from the housing side wireless communication unit M13, and the front door side wireless communication unit M23. A front door side communication LSI M22 having a decoding unit for decoding the processing data, and a front door side control circuit M21 for executing the front door side control process based on the processing data decoded by the decoding unit; Yes.

上記の構成によれば、処理データを送信する筐体側制御基板M1においては、筐体側通信用LSIM12が処理データを暗号化するため、筐体側制御回路M11における暗号化処理が不要になる。また、処理データを受信する前扉側制御基板M2においては、前扉側通信用LSIM22を備えることによって、前扉側通信用LSIM22が処理データを復号化するため、前扉側制御回路M21における処理データの復号化処理が不要になる。これにより、筐体側制御回路M11において暗号化に伴う処理負担を増大させることがないと共に、前扉側制御回路M21において復号化に伴う処理負担を増大させることがない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、通信システムは、筐体側通信用LSIM12及び前扉側通信用LSIM22を備えることによって、筐体側制御回路M11及び前扉側制御回路M21の負担を増大させることなく不正行為の防止を図ることができる。   According to the above configuration, in the casing-side control board M1 that transmits processing data, the casing-side communication LSI M12 encrypts the processing data, so that the encryption processing in the casing-side control circuit M11 is not necessary. Further, the front door side control board M2 that receives the processing data includes the front door side communication LSI M22, so that the front door side communication LSI M22 decodes the processing data, so that the processing in the front door side control circuit M21 is performed. Data decryption processing becomes unnecessary. As a result, the processing load associated with encryption is not increased in the casing-side control circuit M11, and the processing load associated with decryption is not increased in the front door-side control circuit M21. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, the communication system includes the housing-side communication LSI M12 and the front door-side communication LSI M22, thereby preventing illegal acts without increasing the burden on the housing-side control circuit M11 and the front door-side control circuit M21. Can do.

さらに、暗号化された処理データが無線信号により送受信されることによって、有線信号による送受信の場合において必要である通信ケーブルが不要になる。これにより、通信システムは、筐体側制御基板M1や前扉側制御基板M2の配置について、通信ケーブルの引き回しの制約が無くなるため、配置の自由度を高めることができる。   Further, since the encrypted processing data is transmitted / received by a wireless signal, a communication cable necessary in the case of transmission / reception by a wired signal becomes unnecessary. Thereby, the communication system eliminates restrictions on the routing of the communication cable with respect to the arrangement of the housing-side control board M1 and the front door-side control board M2, so that the degree of freedom in arrangement can be increased.

また、通信システムは、前扉M32が閉状態の場合にだけ前扉側通信用LSIM22を作動させることが可能な受信信号強度以上となるように、筐体側無線通信部M13及び前扉側無線通信部M23が設定された構成を有している。筐体側無線通信部M13及び前扉側無線通信部M23の詳細については後述する。   In addition, the communication system includes the housing-side wireless communication unit M13 and the front door-side wireless communication so that the received signal strength is equal to or higher than the reception signal strength that can operate the front door-side communication LSI M22 only when the front door M32 is closed. The part M23 is configured to be set. Details of the casing-side wireless communication unit M13 and the front door-side wireless communication unit M23 will be described later.

上記の構成によれば、受信信号強度が所定値以上でないと、筐体側通信用LSIM12が作動しないように筐体側無線通信部M13と前扉側無線通信部M23とが設定されているため、受信信号強度を変化させる要因である筐体側無線通信部M13及び前扉側無線通信部M23間(基板間等)の距離に基づいて処理データの受信の許可と不許可とを切替えることができる。これにより、通信システムは、筐体側制御基板M1や前扉側制御基板M2が所定の設置場所から取り外された場合に、処理データの通信を行えなくすることによって、処理データの不正取得を困難にすることができる。   According to the above configuration, since the housing-side wireless communication unit M13 and the front door-side wireless communication unit M23 are set so that the housing-side communication LSI M12 does not operate unless the received signal strength is greater than or equal to a predetermined value, Based on the distance between the case-side wireless communication unit M13 and the front door-side wireless communication unit M23 (between substrates), which is a factor that changes the signal strength, it is possible to switch between reception and non-permission of processing data reception. As a result, the communication system makes it difficult to obtain unauthorized processing data by disabling processing data communication when the case-side control board M1 or the front door-side control board M2 is removed from a predetermined installation location. can do.

また、上記の構成によれば、前扉M32が閉状態でないと、受信信号強度が所定値以上にならないため、前扉側通信用LSIM22が作動しない。これにより、前扉M32が開状態であると、前扉側制御回路M21が処理データによる前扉M32側の機器を制御することができないことから、前扉M32が開状態になっていることを容易に外部から目視により確認することができる。この結果、通信システムは、前扉M32を開状態から閉状態に切替える作業の忘れを容易に防止することができると共に、前扉M32を開状態にして不正操作を行う行為に対して容易に気付かせることができる。   Further, according to the above configuration, if the front door M32 is not in the closed state, the reception signal strength does not exceed a predetermined value, and thus the front door side communication LSI M22 does not operate. Accordingly, if the front door M32 is in the open state, the front door side control circuit M21 cannot control the device on the front door M32 side based on the processing data, so that the front door M32 is in the open state. It can be easily confirmed visually from the outside. As a result, the communication system can easily prevent the user from forgetting to switch the front door M32 from the open state to the closed state, and can easily notice the act of performing the unauthorized operation with the front door M32 open. Can be made.

上記の筐体側通信用LSIM12及び前扉側通信用LSIM22は、暗号部と復号部との一方だけを備えた異なる通信用LSIによりそれぞれ構成されていてもよいが、同一構成の通信用LSIにより構成されていることが好ましい。即ち、筐体側通信用LSIM12及び前扉側通信用LSIM22は、図4に示す通信用LSIT1により構成されており、処理データを受信する受信部T2と、受信部T2で受信した受信データが平文である場合、この処理データを暗号化する暗号部T3と、受信部T2で受信した受信データが暗号文である場合、この処理データを復号化する復号部T5と、暗号部T3で暗号化された処理データ及び復号部T5で復号化された処理データを送信する送信部T4とを有している。通信用LSIT1の詳細については後述する。   The housing side communication LSI M12 and the front door side communication LSI M22 may be configured by different communication LSIs each including only one of the encryption unit and the decryption unit, but may be configured by communication LSIs having the same configuration. It is preferable that That is, the housing side communication LSIM12 and the front door side communication LSIM22 are configured by the communication LSIT1 shown in FIG. 4, and the reception data received by the reception unit T2 and the reception unit T2 are received in plain text. If there is, the encryption unit T3 that encrypts the processing data, and if the reception data received by the reception unit T2 is a ciphertext, the decryption unit T5 that decrypts the processing data and the encryption unit T3 And a transmission unit T4 that transmits the processing data and the processing data decoded by the decoding unit T5. Details of the communication LSIT1 will be described later.

これにより、通信システムは、筐体側通信用LSIM12及び前扉側通信用LSIM22の両方共に同一構成であることから、一種類の通信用LSIT1により処理データの暗号化と複合化とを行うことができるため、部品コスト及び製造コストを低減することが可能になっている。   As a result, both the housing side communication LSI M12 and the front door side communication LSI M22 have the same configuration in the communication system, so that processing data can be encrypted and decrypted by one type of communication LSI T1. Therefore, it is possible to reduce component costs and manufacturing costs.

また、図2に示すように、通信システムは、さらに、前扉側無線通信部M23と前扉側通信用LSIM22との間に配置され、前扉側無線通信部M23で受信された処理データの受信信号強度が所定値以上である場合にだけ、前扉側無線通信部M23と前扉側通信用LSIM22とを接続状態にする受信許可部M24を有していてもよい。   In addition, as shown in FIG. 2, the communication system is further arranged between the front door side wireless communication unit M23 and the front door side communication LSI M22, and the processing data received by the front door side wireless communication unit M23. Only when the received signal strength is greater than or equal to a predetermined value, the reception permitting unit M24 that connects the front door side wireless communication unit M23 and the front door side communication LSI M22 may be provided.

上記の構成によれば、受信信号強度が所定値以上でないと、受信許可部M24が前扉側無線通信部M23と前扉側通信用LSIM22との接続状態を許可しないため、受信信号強度を変化させる要因である筐体側無線通信部M13及び前扉側無線通信部M23間(基板間等)の距離に加えて、受信許可部M24においても前扉側通信用LSIM22の作動の許可と不許可とを切替えることができる。これにより、通信システムは、筐体側制御基板M1や前扉側制御基板M2の所定位置への取付け精度や位置ずれ範囲を容易に調整及び変更することができる。即ち、例えば、通信システムは、筐体側無線通信部M13及び前扉側無線通信部M23の受信信号強度で受信可能な範囲を粗調整した後、受信許可部M24で微調整することにより設定作業を短時間で完了することができる。   According to the above configuration, if the received signal strength is not greater than or equal to the predetermined value, the reception permission unit M24 does not permit the connection state between the front door side wireless communication unit M23 and the front door side communication LSI M22, so the received signal strength is changed. In addition to the distance between the case-side wireless communication unit M13 and the front door-side wireless communication unit M23 (such as between the boards), which is a factor that causes Can be switched. As a result, the communication system can easily adjust and change the mounting accuracy and the displacement range of the housing-side control board M1 and the front door-side control board M2 at predetermined positions. That is, for example, the communication system coarsely adjusts the receivable range with the received signal strengths of the housing side wireless communication unit M13 and the front door side wireless communication unit M23, and then finely adjusts the setting operation by the reception permission unit M24. It can be completed in a short time.

上記の受信許可部M24は、前扉側無線通信部M23で受信された処理データの信号電圧を平滑化する平滑部M241と、平滑化された信号電圧を基準電圧と比較し、基準電圧以上の信号電圧であるときにスイッチ信号を出力する比較部M242と、前扉側無線通信部M23と前扉側通信用LSIM22との信号線について接続と遮断とを比較部M242からのスイッチ信号により切替えるスイッチ部M243とを有している。これにより、受信許可部M24は、平滑部M241と比較部M242とスイッチ部M243との簡単なハードウエア構成で形成することが可能になっている。   The reception permission unit M24 compares the smoothed signal voltage with the reference voltage and the smoothing unit M241 that smoothes the signal voltage of the processing data received by the front door-side wireless communication unit M23. Comparison unit M242 that outputs a switch signal when it is a signal voltage, and a switch that switches between connection and disconnection of a signal line between front door side wireless communication unit M23 and front door side communication LSI M22 by a switch signal from comparison unit M242 Part M243. Thereby, the reception permission unit M24 can be formed with a simple hardware configuration of the smoothing unit M241, the comparison unit M242, and the switch unit M243.

(通信システム:筐体側無線通信部M13及び前扉側無線通信部M23)
筐体側無線通信部M13及び前扉側無線通信部M23は、図3に示すように、第1無線通信部M4及び第2無線通信部M5によりそれぞれ形成されている。第1無線通信部M4は、マルチプレクサ部M41と無線部M42とアンテナ部M43とを直列接続された状態で有している。また、第2無線通信部M5は、マルチプレクサ部M51と無線部M52とアンテナ部M53とを直列接続された状態で有している。第1無線通信部M4及び第2無線通信部M5は、アンテナ部M43・M53同士が所定距離内の位置関係であるときに無線送信が行われるように設定されている。
(Communication system: casing side wireless communication unit M13 and front door side wireless communication unit M23)
As shown in FIG. 3, the housing-side wireless communication unit M13 and the front door-side wireless communication unit M23 are formed by a first wireless communication unit M4 and a second wireless communication unit M5, respectively. The first wireless communication unit M4 includes a multiplexer unit M41, a wireless unit M42, and an antenna unit M43 connected in series. The second wireless communication unit M5 includes a multiplexer unit M51, a wireless unit M52, and an antenna unit M53 connected in series. The first wireless communication unit M4 and the second wireless communication unit M5 are set to perform wireless transmission when the antenna units M43 and M53 are in a positional relationship within a predetermined distance.

上記のマルチプレクサ部M41・M51は、複数の信号が入力可能にされ、これらの信号を一つの信号として出力する機能と、SDIO(Secure Digital Input/Output)規格等の所定規格で信号を出力する機能とを有している。   The multiplexer units M41 and M51 are capable of inputting a plurality of signals, a function of outputting these signals as one signal, and a function of outputting a signal in accordance with a predetermined standard such as the SDIO (Secure Digital Input / Output) standard. And have.

無線部M42・M52及びアンテナ部M43・M53は、『TransferJet』(登録商標)等の近接無線通信機能を有している。無線部M42・M52及びアンテナ部M43・M53は、誘導電界を用いたカプラ素子を有している。このカプラ素子は、結合電極と共振スタブとグラウンドとで構成されており、近距離では高い利得を得る一方、離れると急激に減衰するという性質を有している。これにより、無線部M42・M52及びアンテナ部M43・M53は、他の無線信号との干渉が起り難い通信が可能になっていると共に、電界の縦波を発生する結合電極によりアンテナ部M43・M53同士の角度を意識しないで接触や近接させても利得を落とさずに通信が可能になっている。   The wireless units M42 and M52 and the antenna units M43 and M53 have a proximity wireless communication function such as “TransferJet” (registered trademark). The radio units M42 and M52 and the antenna units M43 and M53 have coupler elements using an induced electric field. This coupler element is composed of a coupling electrode, a resonant stub, and a ground, and has a property that a high gain is obtained at a short distance and a sudden attenuation occurs at a distance. As a result, the radio units M42 and M52 and the antenna units M43 and M53 can communicate with each other with less interference with other radio signals, and the antenna units M43 and M53 are formed by coupling electrodes that generate a longitudinal wave of an electric field. Communication is possible without reducing the gain even if they are in contact or close to each other without being aware of the angle between them.

上記のように構成された第1無線通信部M4及び第2無線通信部M5からなる無線通信機構M6は、『TransferJet』による近接無線通信機能を有することによって、0〜3mm等の所定の通信距離内でのみ通信が可能にされている。これにより、無線通信機構M6は、上記の通信距離内での通信に限定されるため、他の無線通信との干渉の可能性が極めて低いという特性を有している。また、無線部M42・M52は、転送レートが最大560Mbps、実効レートが375Mbpsの通信速度での高速通信が可能であると共に、4.48GHzの周波数帯域を用いて通信することが可能である。これにより、通信システムは、筐体内で複数の制御基板間の通信を複数の無線通信機構M6を用いて同時に行う場合でも、これらの無線通信機構M6間で通信の干渉による通信性能の低下が起きないようにすることが可能になっている。即ち、例えば、遊技機においては、主制御基板とサブ側基板との通信と、サブ側基板と役物等の制御基板との通信とを無線通信機構M6を用いてそれぞれ無線により行うことが可能になっている。   The wireless communication mechanism M6 composed of the first wireless communication unit M4 and the second wireless communication unit M5 configured as described above has a proximity wireless communication function based on “TransferJet”, thereby allowing a predetermined communication distance such as 0 to 3 mm. Communication is possible only within. As a result, the wireless communication mechanism M6 is limited to communication within the above communication distance, and thus has a characteristic that the possibility of interference with other wireless communication is extremely low. The radio units M42 and M52 can perform high-speed communication at a communication rate of a maximum transfer rate of 560 Mbps and an effective rate of 375 Mbps, and can communicate using a frequency band of 4.48 GHz. As a result, even when communication between a plurality of control boards is simultaneously performed using a plurality of wireless communication mechanisms M6 in the housing, the communication performance deteriorates due to communication interference between these wireless communication mechanisms M6. It is possible not to. That is, for example, in a gaming machine, communication between the main control board and the sub-side board and communication between the sub-side board and the control board such as an accessory can be performed wirelessly using the wireless communication mechanism M6. It has become.

尚、無線部M42・M52は、『TransferJet』の近接無線通信機能に限定されるものではなく、他の近接無線通信機能で無線通信を行うものでもよい。また、無線部M42・M52は、近接無線通信機能に限定されるものでもなく、放射電磁界を用いた無線通信機能で無線通信を行うようにされていてもよい。尚、放射電磁界を用いた無線通信機能であっても、図2の受信許可部M24を搭載することによって、近接無線通信機能と同一の動作を実現することができる。   The wireless units M42 and M52 are not limited to the “TransferJet” proximity wireless communication function, and may perform wireless communication using other proximity wireless communication functions. The wireless units M42 and M52 are not limited to the close proximity wireless communication function, and may be configured to perform wireless communication with a wireless communication function using a radiated electromagnetic field. Even in the wireless communication function using the radiated electromagnetic field, the same operation as the proximity wireless communication function can be realized by mounting the reception permission unit M24 in FIG.

(通信用LSI:概要)
実施形態に係る通信システムに搭載される通信用LSIT1は、図4に示すように、制御基板のCPUに成り代わって、図1の筐体側制御基板M1や前扉側制御基板M2等の制御基板の処理データを暗号化して外部に送信する機能を有している。即ち、通信用LSIT1は、制御基板から外部への送信対象となる処理データを受信する受信部T2と、受信部T2で受信された処理データを暗号化する暗号部T3と、暗号部T3で暗号化された処理データを送信する送信部T4とを有している。
(Communication LSI: Overview)
As shown in FIG. 4, the communication LSIT1 mounted in the communication system according to the embodiment replaces the CPU of the control board, and controls boards such as the case side control board M1 and the front door side control board M2 of FIG. The processing data is encrypted and transmitted to the outside. That is, the communication LSI T1 includes a receiving unit T2 that receives processing data to be transmitted from the control board to the outside, an encryption unit T3 that encrypts processing data received by the receiving unit T2, and an encryption unit T3. A transmission unit T4 that transmits the processed data.

上記の受信部T2は、処理データをパラレルで受信してもよいし、シリアルで受信してもよい。受信部T2が処理データをパラレルで受信する場合は、CPUのデータバスに直結することができることから、送信の遅延を最小限に抑制することができる。また、受信部T2が処理データをシリアルで受信する場合は、通信用LSIT1を制御基板に搭載することに起因する信号線の増大を防止することができる。   The receiving unit T2 may receive the processing data in parallel or serially. When the reception unit T2 receives the processing data in parallel, it can be directly connected to the data bus of the CPU, so that transmission delay can be minimized. Further, when the receiving unit T2 receives the processing data serially, it is possible to prevent an increase in signal lines due to mounting the communication LSI T1 on the control board.

受信部T2としては、UART通信機能を備えたUART部T11と、SPI通信機能を備えたSPI1部T12及びSPI2部T13と、I2C通信機能を備えたI2C部T16とが該当する。即ち、通信用LSIT1は、4個の受信部T2を備えており、これらの受信部T2により3種類の通信形態で処理データを受信可能にされている。これにより、通信用LSIT1は、複数の通信形態で処理データを受信することができるため、各種の制御装置や通信環境にとって最適な通信形態を選択できることから汎用性の高いものになっている。   The receiving unit T2 includes a UART unit T11 having a UART communication function, an SPI1 unit T12 and an SPI2 unit T13 having an SPI communication function, and an I2C unit T16 having an I2C communication function. That is, the communication LSI T1 includes four receiving units T2, and these receiving units T2 can receive processing data in three types of communication modes. As a result, the communication LSIT 1 can receive processing data in a plurality of communication modes, and therefore can select an optimal communication mode for various control devices and communication environments, so that it is highly versatile.

尚、通信用LSIT1は、UART通信機能やSPI通信機能、I2C通信機能以外の通信規格による通信機能の有した受信部T2を備えていてもよい。即ち、通信用LSIT1は、1種類以上の通信機能の受信部T2を1以上備えていればよい。また、『処理データ』は、出力先の動作内容を指令する指令情報を含んでいてもよいし、出力先の表示等の情報処理に用いられる画像や文字の情報を含んでいてもよい。即ち、処理データは、どのようなデータであってもよい。   Note that the communication LSIT1 may include a receiving unit T2 having a communication function according to a communication standard other than the UART communication function, the SPI communication function, and the I2C communication function. That is, the communication LSIT1 only needs to include one or more reception units T2 having one or more types of communication functions. The “process data” may include command information for instructing the operation content of the output destination, or may include image and character information used for information processing such as display of the output destination. In other words, the processing data may be any data.

送信部T4は、処理データをパラレルで送信してもよいし、シリアルで送信してもよい。送信部T4が処理データをパラレルで送信する場合は、シリアルで送信する場合よりも送信時間を短縮することができる。また、送信部T4が処理データをシリアルで送信する場合は、通信用の信号線の数量をパラレルの場合よりも少なくすることができるため、通信ケーブルの外径の増大を抑制することができる。   The transmission unit T4 may transmit the processing data in parallel or serially. When the transmission unit T4 transmits the processing data in parallel, the transmission time can be shortened compared to the case where the transmission data is transmitted serially. Further, when the transmission unit T4 transmits the processing data serially, the number of communication signal lines can be reduced as compared with the parallel case, so that an increase in the outer diameter of the communication cable can be suppressed.

送信部T4としては、UART部T11とSPI1部T12及びSPI2部T13とI2C部T16とが該当する。即ち、通信用LSIT1は、4個の送信部T4を備えており、これらの送信部T4により3種類の通信形態で処理データを送信可能にされている。これにより、通信用LSIT1は、複数の通信形態で処理データを送信することができるため、各種の制御装置や通信環境にとって最適な通信形態を選択できることから汎用性の高いものになっている。   The transmission unit T4 corresponds to the UART unit T11, the SPI1 unit T12, the SPI2 unit T13, and the I2C unit T16. That is, the communication LSIT1 includes four transmission units T4, and these transmission units T4 can transmit processing data in three types of communication modes. As a result, the communication LSIT 1 can transmit processing data in a plurality of communication modes, and therefore can select an optimal communication mode for various control devices and communication environments, so that it is highly versatile.

尚、通信用LSIT1は、UART通信機能やSPI通信機能、I2C通信機能以外の通信規格による通信機能を有した送信部T4を備えていてもよい。即ち、通信用LSIT1は、1種類以上の通信機能の送信部T4を1以上備えていればよい。また、本実施形態における通信用LSIT1は、UART部T11とSPI1部T12及びSPI2部T13とI2C部T16とが送受信機能を有することによって、受信部T2及び送信部T4の両方を備えた構成にされているが、これに限定されるものでもない。即ち、通信用LSIT1は、受信専用の受信部T2や送信専用の送信部T4を備えていてもよい。   The communication LSIT1 may include a transmission unit T4 having a communication function based on a communication standard other than the UART communication function, the SPI communication function, and the I2C communication function. That is, the communication LSI T1 only needs to include one or more transmission units T4 having one or more types of communication functions. In addition, the communication LSIT1 in the present embodiment is configured to include both the reception unit T2 and the transmission unit T4 because the UART unit T11, the SPI1 unit T12, the SPI2 unit T13, and the I2C unit T16 have a transmission / reception function. However, it is not limited to this. That is, the communication LSIT1 may include a reception unit T2 dedicated to reception and a transmission unit T4 dedicated to transmission.

暗号部T3は、第三者が特別な知識無しでは読めないように変換する変換アルゴリズムで処理データを情報処理する暗号化機能を備えている。暗号化機能は、ステガノグラフィ方式やコード方式、サイファ方式による暗号化を採用することができる。ステガノグラフィ方式は、画像データ等に処理データを埋め込む電子透かし等の通信文を人目に付かない場所に記録する方法である。コード方式は、通信文の単語やフレーズを、事前に決めておいた言葉・記号で置き換える方法である。サイファ方式は、通信文を意味とは関係なく、所定のアルゴリズムに従って、1以上の文字やビットごとに置換や転置を行うことで、読めない文に変換する方法である。尚、サイファ方式としては、暗号化・復号化で同じ鍵を使う共通鍵暗号方式や暗号化・復号化で異なる鍵を使う公開鍵暗号方式等がある。   The encryption unit T3 has an encryption function for processing information with a conversion algorithm that converts a third party so that it cannot be read without special knowledge. As the encryption function, encryption by a steganography method, a code method, or a cipher method can be employed. The steganography method is a method of recording a communication sentence such as a digital watermark in which processing data is embedded in image data or the like in a place where it is not visible to the public. The code method is a method of replacing words and phrases in correspondence with words / symbols determined in advance. The cipher method is a method of converting a communication sentence into an unreadable sentence by performing substitution or transposition for each one or more characters or bits according to a predetermined algorithm regardless of the meaning. Cipher systems include a common key encryption system that uses the same key for encryption and decryption, and a public key encryption system that uses different keys for encryption and decryption.

上記の構成によれば、通信用LSIT1において、受信した処理データを暗号化して送信するため、通信用LSIT1に処理データを出力する制御基板側での暗号化処理が不要になる。これにより、暗号化に伴う制御基板の処理負担を増大させることはない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、制御基板側の負担を増大させることなく不正行為の防止を図ることができる。   According to the above configuration, since the received processing data is encrypted and transmitted in the communication LSIT1, the encryption processing on the control board side that outputs the processing data to the communication LSIT1 becomes unnecessary. As a result, the processing burden on the control board accompanying encryption is not increased. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, fraud can be prevented without increasing the burden on the control board.

さらに、本実施形態に係る通信用LSIT1は、制御基板のCPUに成り代わって、受信した処理データを復号化する復号化機能を暗号機能に加えて有している。即ち、通信用LSIT1は、処理データを受信する受信部T2と、受信部T2で受信した処理データが平文である場合、この処理データを暗号化する暗号部T3と、受信部T2で受信した処理データが暗号文である場合、この処理データを復号化する復号部T5と、暗号部T3で暗号化された処理データ及び復号部T5で復号化された処理データを送信する送信部T4とを有している。ここで、復号部T5は、暗号化・復号化で同じ鍵を使う共通鍵暗号方式による共通鍵により復号化してもよいし、公開鍵暗号方式による秘密鍵により復号化してもよい。   Further, the communication LSIT 1 according to the present embodiment has a decryption function for decrypting received processing data in addition to the encryption function in place of the CPU of the control board. That is, the communication LSI T1 receives the processing data when the processing data received by the receiving unit T2 and the processing data received by the receiving unit T2 are plaintext, and the processing received by the receiving unit T2 and the encryption unit T3 that encrypts the processing data. When the data is ciphertext, it has a decryption unit T5 that decrypts the processing data, and a transmission unit T4 that transmits the processing data encrypted by the encryption unit T3 and the processing data decrypted by the decryption unit T5. doing. Here, the decryption unit T5 may perform decryption using a common key based on a common key cryptosystem using the same key for encryption / decryption, or decryption using a secret key based on a public key cryptosystem.

本実施形態における通信用LSIT1は、AES(Advanced Encryption Standard)機能を備えたAES部T21が暗号部T3及び復号部T5に該当する。これにより、通信用LSIT1は、一つのAES部T21により暗号化及び復号化することが可能にされている。尚、通信用LSIT1は、暗号部T3と復号部T5とをそれぞれ独立して備えていてもよい。また、通信用LSIT1は、複数種類の暗号方式により暗号化及び復号化するように構成されていてもよい。   In the communication LSIT1 in the present embodiment, the AES unit T21 having an AES (Advanced Encryption Standard) function corresponds to the encryption unit T3 and the decryption unit T5. As a result, the communication LSIT1 can be encrypted and decrypted by one AES unit T21. Note that the communication LSIT1 may include an encryption unit T3 and a decryption unit T5 independently. Further, the communication LSIT1 may be configured to encrypt and decrypt by a plurality of types of encryption methods.

上記の構成によれば、通信用LSIT1において、受信した処理データを暗号化及び復号化して送信するため、通信用LSIT1に処理データを出力する制御基板側での暗号化処理が不要になると共に、制御基板側での復号化処理が不要になる。これにより、暗号化及び復号化に伴う制御基板の処理負担を増大させることはない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、制御基板側の負担を増大させることなく不正行為の防止を図ることができる。   According to the above configuration, the communication processing LSIT1 encrypts, decrypts, and transmits the received processing data, so that the encryption processing on the control board side that outputs the processing data to the communication LSIT1 becomes unnecessary. Decoding processing on the control board side becomes unnecessary. This does not increase the processing burden on the control board accompanying encryption and decryption. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, fraud can be prevented without increasing the burden on the control board.

尚、暗号部T3は、共通鍵ブロック暗号方式により暗号化することが好ましい。この場合は、暗号化において論理圧縮が可能であるため、実装が容易であると共に、データパスを容易に所定のビット単位で分割可能であるため、小型実装から高速処理まで柔軟に対応した通信用LSIT1とすることができる。また、暗号部T3は、共通鍵ブロック暗号方式としてAESの暗号アルゴリズムを有することが好ましい。尚、通信用LSIT1は、AES部T21が共通鍵ブロック暗号方式のAES機能を有している。これにより、通信用LSIT1は、暗号の強度が高いと共に、全ての内部処理をバイト単位で実行するため、暗号化処理時における演算効率が高いことから暗号化及び復号化の処理に要する時間を短時間化することができる。   Note that the encryption unit T3 is preferably encrypted by a common key block encryption method. In this case, since logical compression is possible in encryption, it is easy to implement, and the data path can be easily divided into predetermined bits, so it can be flexibly supported from small packaging to high-speed processing. It can be LSIT1. The encryption unit T3 preferably has an AES encryption algorithm as a common key block encryption method. In the communication LSIT1, the AES unit T21 has an AES function of a common key block encryption method. As a result, the communication LSIT 1 has high encryption strength and performs all internal processing in units of bytes, so that the computation efficiency during encryption processing is high, so the time required for encryption and decryption processing is shortened. Can be timed.

さらに、通信用LSIT1は、暗号化及び復号化に用いられる共通鍵を書き換え可能に記憶する記憶部T6と、記憶部T6に対して共通鍵を書き込む図示しない共通鍵書込み装置に接続される専用端子T221とを有している。これにより、共通鍵の書込みや書き換えの際に、共通鍵書込み装置の専用端子T221への接続が必要になるため、共通鍵の変更による不正行為を防止することができる。また、製品毎、機種毎に、共通鍵を変更することができる。よって、1製品で共通鍵が知られてしまったとしても、当該製品以外で不正行為が行われることを防止することができる。   Further, the communication LSIT1 includes a storage unit T6 that rewriteably stores a common key used for encryption and decryption, and a dedicated terminal connected to a common key writing device (not shown) that writes the common key to the storage unit T6. T221. Accordingly, when writing or rewriting the common key, it is necessary to connect to the dedicated terminal T221 of the common key writing device, so that it is possible to prevent an illegal act due to the change of the common key. Moreover, a common key can be changed for every product and every model. Therefore, even if the common key is known for one product, it is possible to prevent an illegal act from being performed on other products.

また、本実施形態においては、通信用LSIT1の不揮発性メモリ部T22が記憶部T6に該当するが、これに限定されるものではない。例えば、共通鍵はAES部T21等に記憶されていてもよい。   In the present embodiment, the non-volatile memory unit T22 of the communication LSI T1 corresponds to the storage unit T6, but is not limited thereto. For example, the common key may be stored in the AES unit T21 or the like.

(通信用LSI:構成:受信部・送信部:UART部T11)
上記の通信用LSIについての構成を具体的に説明する。
通信用LSIT1は、バスT19を有している。また、通信用LSIT1は、送信部及び受信部としてのUART部T11を有している。UART部T11は、バスT19にパラレルでデータを送受信可能に接続されている。UART部T11は、UART(Universal Asynchronous Receiver Transmitter)からなるシリアル通信装置をハードウエア構成として有している。また、UART部T11は、図23のUART処理ルーチン及び図24のUARTマスタ動作処理ルーチンを実行するハードウエア構成を有している。
(Communication LSI: Configuration: Receiver / Transmitter: UART T11)
The configuration of the communication LSI will be specifically described.
The communication LSIT1 has a bus T19. The communication LSIT1 has a UART unit T11 as a transmission unit and a reception unit. The UART unit T11 is connected to the bus T19 so that data can be transmitted and received in parallel. The UART unit T11 has a serial communication device including a UART (Universal Asynchronous Receiver Transmitter) as a hardware configuration. The UART unit T11 has a hardware configuration for executing the UART processing routine of FIG. 23 and the UART master operation processing routine of FIG.

ここで、UART部T11に接続された『HOST』とは、処理データを送受信する制御装置である。また、『LSI』とは、本通信用LSIT1に通信ケーブルを介して接続された通信用LSIである。尚、『LSI』は、同一構成の通信用LSIT1であることがコストダウンの点で好ましいが、異なる構成であってもよい。   Here, “HOST” connected to the UART unit T11 is a control device that transmits and receives processing data. The “LSI” is a communication LSI connected to the communication LSI T1 via a communication cable. The “LSI” is preferably the communication LSI T1 having the same configuration from the viewpoint of cost reduction, but may have a different configuration.

UART部T11は、1バイト(8ビット)のデータを1本の通信ケーブルで送るように、時系列にデータを分解して1ビットづつ出力(送信)又は入力(受信)する機能を有している。UART部T11は、送信用と受信用とGND用との3線式の構成にされている。UART部T11は、送信用のTX端子と受信用のRX端子とを有しており、相手側となる他のUARTへの接続は、送信用のTX端子が相手側の受信用のRX端子に接続されることで行われる。   The UART unit T11 has a function of decomposing data in time series and outputting (transmitting) or inputting (receiving) one bit at a time so that 1-byte (8-bit) data is transmitted by one communication cable. Yes. The UART unit T11 has a three-wire configuration for transmission, reception, and GND. The UART unit T11 has a TX terminal for transmission and an RX terminal for reception, and the connection to the other UART on the other side is performed by connecting the TX terminal for transmission to the RX terminal for reception on the other side. It is done by being connected.

通信フォーマットは、調歩同期式と称される方式であり、タイミングをとるための同期クロック線を不要にしたフォーマットである。通常の通信フォーマットは、スタートビットからストップビットまでが1バイト分の転送となるフォーマットである。処理データの転送がない時は、Hレベルとなっている。そして、処理データを転送する時に、送信用のTX端子からスタートビットとして一定期間Lレベルのパルスが出力される。これにより、相手側のUARTにおける受信用のRX端子は、スタートビットによりHレベルからLレベル(0Vなど)に変化したことで、転送が開始されることを認識する。スタートビットが終了すると、処理データの1バイト分がビット0側(LSBともいう)から順に送信され、1バイト分(8ビット)の送信が完了すると、必要に応じてパリティビットがエラーチェック用のビットとして送信される。この後、必要に応じてパリティビットが送信された後、ストップビット(Hレベルのパルス)が送信される。   The communication format is a method called start-stop synchronization, which eliminates the need for a synchronous clock line for timing. The normal communication format is a format in which transfer from the start bit to the stop bit is one byte. When there is no transfer of processing data, it is at the H level. When processing data is transferred, an L level pulse is output as a start bit from the TX terminal for transmission for a certain period. As a result, the receiving RX terminal in the partner UART recognizes that the transfer is started when the start bit changes from the H level to the L level (0 V or the like). When the start bit ends, 1 byte of processing data is transmitted in order from the bit 0 side (also referred to as LSB), and when transmission of 1 byte (8 bits) is completed, the parity bit is used for error checking as necessary. Sent as bits. Thereafter, a parity bit is transmitted as necessary, and then a stop bit (H level pulse) is transmitted.

尚、本実施形態の通信用LSIを用いた通信システムにおいては、処理データが暗号化前の平文である場合はパリティビットが送信されない一方、処理データが復号化後の平文である場合はパリティビットが送信される。これにより、暗号化前と復号化後とで処理データに付加される情報量や情報内容を変化させることによって秘匿性が向上されている。また、パリティビットは、暗号化前に付加される一方、復号化後に付加されないようにされていてもよい。また、暗号化前に付加されるパリティビットと復号化後に付加されるパリティビットとのビット数を相違するものであってもよい。さらには、パリティビットの付加や付加禁止は、処理データの通信積算量が所定量以上となったときに変更されてもよいし、日時や使用開始(電源投入)からの処理時間の経過毎に変更されてもよい。これにより、一層、処理データの秘匿性を向上させることができる。   In the communication system using the communication LSI of this embodiment, the parity bit is not transmitted when the processing data is plaintext before encryption, while the parity bit is transmitted when the processing data is plaintext after decryption. Is sent. Thereby, the confidentiality is improved by changing the amount of information and the information content added to the processing data before and after encryption. The parity bit may be added before encryption, but not added after decryption. Further, the number of parity bits added before encryption and the number of parity bits added after decryption may be different. Further, the addition or prohibition of parity bit may be changed when the communication data communication processing amount exceeds a predetermined amount, or every time the processing time has elapsed since the start of use (power-on). It may be changed. Thereby, the confidentiality of process data can be improved further.

また、UART部T11は、通信速度(ボーレート)が切替え可能にされている。具体的には、110bps、150bps、300bps、600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115kbps等の複数の設定速度中から特定の設定速度を選択可能にされている。bpsはビット/秒である。   In addition, the UART unit T11 is capable of switching the communication speed (baud rate). Specifically, a specific setting speed can be selected from a plurality of setting speeds such as 110 bps, 150 bps, 300 bps, 1200 bps, 2400 bps, 4800 bps, 9600 bps, 1920 bps, 38400 bps, and 115 kbps. bps is bits / second.

尚、本実施形態の通信用LSIT1を用いた通信システムにおいては、処理データが暗号化前の平文である場合の送信速度と、処理データが復号化後の平文である場合の送信速度とが異なった速度に設定されている。これにより、通信速度の相違により処理データの秘匿性が向上されている。ここで、通信速度は、処理データの通信積算量が所定量以上となったときに変更されてもよいし、日時や使用開始(電源投入)からの処理時間の経過毎に変更されてもよい。これにより、一層、処理データの秘匿性を向上させることができる。   In the communication system using the communication LSIT1 of the present embodiment, the transmission speed when the processing data is plaintext before encryption is different from the transmission speed when the processing data is plaintext after decryption. Speed is set. Thereby, the confidentiality of the processing data is improved due to the difference in communication speed. Here, the communication speed may be changed when the communication integration amount of the processing data becomes equal to or greater than a predetermined amount, or may be changed every time when the processing time has elapsed since the start of use (power-on). . Thereby, the confidentiality of process data can be improved further.

(通信用LSI:構成:受信部・送信部:SPI1部T12、SPI2部T13)
通信用LSIT1は、送信部及び受信部としてのSPI1部T12及びSPI2部T13を有している。これらのSPI1部T12及びSPI2部T13は、バスT19に接続されている。また、SPI1部T12及びSPI2部T13は、SPI(Serial Peripheral Interface)のハードウエア構成を有している。さらに、SPI1部T12及びSPI2部T13は、図25のSPI処理ルーチン及び図26のUSPIマスタ動作処理ルーチンを実行するハードウエア構成を有している。
(Communication LSI: Configuration: receiving unit / transmitting unit: SPI1 unit T12, SPI2 unit T13)
The communication LSIT1 includes an SPI1 unit T12 and an SPI2 unit T13 as a transmission unit and a reception unit. These SPI1 unit T12 and SPI2 unit T13 are connected to a bus T19. The SPI 1 unit T12 and the SPI 2 unit T13 have a hardware configuration of SPI (Serial Peripheral Interface). Furthermore, the SPI1 unit T12 and the SPI2 unit T13 have a hardware configuration for executing the SPI processing routine of FIG. 25 and the USPI master operation processing routine of FIG.

SPIは、同期式のシリアル通信の規格であり、非同期式シリアル通信に比べて高速で通信可能であると共に、複数のスレーブを接続することが可能にされている。具体的には、SPIは、同期式のシリアルバスの一種であり、クロック信号用のSCK(Serial Clock)、送信用のMISO(Master In Slave Out)、受信用のMOSI(Master Out Slave In)、及びスレーブ選択用のSS(Slave Select)からなる4本の信号線を有している。   SPI is a standard for synchronous serial communication, and can communicate at a higher speed than asynchronous serial communication and can connect a plurality of slaves. Specifically, the SPI is a kind of a synchronous serial bus, and includes an SCK (Serial Clock) for a clock signal, a MISO (Master In Slave Out) for transmission, a MOSI (Master Out Slave In) for reception, And four signal lines composed of SS (Slave Select) for slave selection.

SPI1部T12及びSPI2部T13は、シフトレジスタ同等の機能を内蔵しており、クロック信号用のSCKのクロックに合わせて送信側からシリアルデータが順次出されていき、受信側において、シリアルデータがパラレルデータとして内部バスへ出力する構成を有している。処理データの送信タイミングは、クロックを出す側のSPI1部T12・T13が決定する。クロック信号を送信する側がマスタと称される。一方、クロック信号を受信してそのタイミングに従って処理データを送受信する側がスレーブと称される。これにより、例えば、マスタ側の通信用LSIT1やスレーブ側の通信用LSIT1、スレーブ側の制御機器等と称することができる。尚、クロック信号は、リロードタイマ部T14やクロック・リセット制御部T15により生成されている。   The SPI1 unit T12 and the SPI2 unit T13 have a shift register equivalent function, serial data is sequentially output from the transmission side according to the clock signal SCK, and serial data is parallelized on the reception side. The data is output to the internal bus as data. The processing data transmission timing is determined by the SPI 1 units T12 and T13 on the clock output side. The side that transmits the clock signal is called the master. On the other hand, a side that receives a clock signal and transmits / receives processing data according to the timing is called a slave. Thus, for example, the communication LSIT1 on the master side, the communication LSIT1 on the slave side, the control device on the slave side, and the like can be referred to. The clock signal is generated by the reload timer unit T14 and the clock / reset control unit T15.

例えば、1マスタ及び1スレーブ間で通信する場合は、送信用のMISO(Master In Slave Out)と、受信用のMOSIとを互い違いに接続して、クロック信号用のSCK(Serial Clock)同士が接続される。また、1マスタ及び複数スレーブ間で通信する場合は、1つのマスタに対して複数のスレーブのSS同士が接続される。そして、スレーブ選択用のSSを用いて、複数のスレーブ中からマスタと通信する相手となるSPIを通信をするか否かが選択可能にされる。複数のスレーブ中からマスタと通信する相手を特定するため、スレーブ選択用のSS端子がLレベルに設定されることによって、そのスレーブが有効にされる。   For example, when communication is performed between one master and one slave, a transmission MISO (Master In Slave Out) and a reception MOSI are alternately connected, and SCK (Serial Clock) for clock signals are connected to each other. Is done. When communicating between one master and a plurality of slaves, a plurality of slave SSs are connected to one master. Then, using the SS for slave selection, it is possible to select whether or not to communicate an SPI that is a partner to communicate with the master from among a plurality of slaves. In order to identify a partner to communicate with the master from among a plurality of slaves, the slave is made valid by setting the SS terminal for slave selection to L level.

尚、一方向の通信の場合は、スレーブからマスタへのデータ信号を省略可能である。これにより、ハードウエア的に一方向の通信を実現することができる。また、本実施形態の通信用LSIT1を用いた通信システムにおいて、通信用LSIT1同士を接続してSPI通信により行う場合は、SPI1部T12及びSPI2部T13とを接続し、一方をマスタ、他方をスレーブとする。これら通信用LSIT1と通信用LSIT1との間の通信速度は、UART部T11の通信速度とは異なる速度に設定されている。これにより、通信用LSIT1の受信側及び送信側における通信速度の相違により処理データの秘匿性が向上されている。ここで、SPI1部T12及びSPI2部T13の通信速度は、処理データの通信積算量が所定量以上となったときに変更されてもよいし、日時や使用開始(電源投入)からの処理時間の経過毎に変更されてもよい。これにより、一層、処理データの秘匿性を向上させることができる。   In the case of one-way communication, the data signal from the slave to the master can be omitted. Thereby, one-way communication can be realized in hardware. Further, in the communication system using the communication LSIT1 of the present embodiment, when the communication LSIT1 is connected to each other by SPI communication, the SPI1 unit T12 and the SPI2 unit T13 are connected, one being a master and the other being a slave. And The communication speed between the communication LSIT1 and the communication LSIT1 is set to a speed different from the communication speed of the UART unit T11. Thereby, the confidentiality of the processing data is improved due to the difference in communication speed between the reception side and the transmission side of the communication LSIT1. Here, the communication speeds of the SPI1 part T12 and the SPI2 part T13 may be changed when the communication integrated amount of the processing data becomes a predetermined amount or more, or the processing time from the start date / time of use (power-on). It may be changed every time. Thereby, the confidentiality of process data can be improved further.

(通信用LSI:構成:受信部・送信部:I2C部T16)
通信用LSIT1は、送信部及び受信部としてのI2C部T16を有している。I2C部T16は、バスT19に接続されている。I2C部T16は、同期式のシリアル通信を行うI2C(Inter−Integrated Circuit)のハードウエア構成を有している。また、I2C部T16は、図29のI2C処理ルーチンを実行するハードウエア構成を有している。I2C部T16は、非同期式シリアル通信に比べて、高速で通信可能であると共に、SPIと同様に、複数のスレーブを接続することが可能になっている。マスタは、複数のスレーブの中からアドレスを指定しすることによりスレーブを選択し、その後、そのスレーブと通信するようになっている。ビットレートにより、標準モードやファーストモード、ハイスピードモード等の複数の通信速度を切替え可能になっている。
(Communication LSI: Configuration: receiving unit / transmitting unit: I2C unit T16)
The communication LSIT1 has an I2C unit T16 as a transmission unit and a reception unit. The I2C unit T16 is connected to the bus T19. The I2C unit T16 has a hardware configuration of I2C (Inter-Integrated Circuit) that performs synchronous serial communication. The I2C unit T16 has a hardware configuration for executing the I2C processing routine of FIG. The I2C unit T16 can communicate at a higher speed than the asynchronous serial communication, and can connect a plurality of slaves similarly to the SPI. The master selects a slave by designating an address from a plurality of slaves, and then communicates with the slave. Depending on the bit rate, a plurality of communication speeds such as a standard mode, a fast mode, and a high speed mode can be switched.

尚、I2C部T16の通信速度は、上述のUART部T11の通信速度及びSPI1部T12の通信速度とは異なる速度であることが好ましい。これにより、通信用LSIT1の受信側及び送信側における通信速度の相違により処理データの秘匿性が向上されている。ここで、I2C部T16の通信速度は、処理データの通信積算量が所定量以上となったときに変更されてもよいし、日時や使用開始(電源投入)からの処理時間の経過毎に変更されてもよい。これにより、一層、処理データの秘匿性を向上させることができる。   The communication speed of the I2C unit T16 is preferably different from the communication speed of the UART unit T11 and the communication speed of the SPI1 unit T12. Thereby, the confidentiality of the processing data is improved due to the difference in communication speed between the reception side and the transmission side of the communication LSIT1. Here, the communication speed of the I2C unit T16 may be changed when the communication integration amount of the processing data becomes equal to or greater than a predetermined amount, or is changed every time the processing time has elapsed since the start of use (power-on). May be. Thereby, the confidentiality of process data can be improved further.

I2C部T16は、単数のマスタと単数又は複数のスレーブとの間をSCL線とSDA線とでパーティーライン状に接続することによりデータ通信可能にされている。I2C部T16は、マスタが常に権限を持っており、マスタが送信するクロック信号SCLを基準にして、データ信号がSDAライン上で転送される。また、各スレーブは、アドレスを有しており、データの中にアドレスが含まれていることと、1バイト転送毎に受信側からACK信号の返送をして、互いに確認を取りながらデータ転送を行うようになっている。そして、I2C部T16は、ブロック転送により大量のデータを転送することが可能にされている。   The I2C unit T16 is configured to be capable of data communication by connecting a single master and a single or multiple slaves in a party line shape with an SCL line and an SDA line. The I2C unit T16 is always authorized by the master, and the data signal is transferred on the SDA line with reference to the clock signal SCL transmitted by the master. In addition, each slave has an address, the address is included in the data, and the ACK signal is returned from the receiving side for each byte transfer, and the data transfer is performed while confirming each other. To do. The I2C unit T16 can transfer a large amount of data by block transfer.

I2C通信の基本的な転送動作は、先ず、マスタ側におけるSCLがHighの場合にSDAをLowにしたときをスタートコンディションとし、その後、続けてマスタがクロックの供給を続けながらアドレスとRead/Write要求のデータを送信する。この後、アドレスで指定されたスレーブが、マスタと1対1で指定された方向に通信を行う。即ち、SCLのクロックに従って送信側から8ビットのデータが出力され、続いて受信側からアクノリッジ(ACK)信号が返送される。この時、受信する側は、処理データの取り出しが完了するまで、ビジーとしてSCLを強制的にLowにすれば、この間は見かけ上クロックが無くなるので、送信側は次のデータを出力するのを待つことになる。最後のデータ送信を完了し、ACKを確認したあと、スレーブがSDAを解放し、マスタがSDAをLowにしてクロックを停止してHighにしてから、SDAをHighにすることでストップシーケンスとなり通信が完了する。   The basic transfer operation of I2C communication starts with the start condition when SDA is Low when the SCL on the master side is High, and then the address and Read / Write request while the master continues to supply the clock. Send the data. Thereafter, the slave designated by the address communicates with the master in the direction designated on a one-to-one basis. That is, 8-bit data is output from the transmission side in accordance with the SCL clock, and then an acknowledgment (ACK) signal is returned from the reception side. At this time, if the receiving side is busy and the SCL is forcibly set to Low until extraction of the processing data is completed, the clock apparently disappears during this period, so the transmitting side waits to output the next data. It will be. After completing the last data transmission and confirming the ACK, the slave releases SDA, the master sets SDA to Low, stops the clock and sets it to High, and then sets SDA to High, so that the stop sequence becomes a communication. Complete.

I2C通信の基本的な通信のデータフォーマットとしては、アドレスフォーマットとデータフォーマットとがある。通信データ全体のフォーマットは、マスタが受信側になる場合には、最初にアドレスフォーマットの部分で、受信側になることを特定スレーブに向けて送信し、それに続いて指定されたスレーブがデータの送信を開始する。マスタはデータを受信したらACKを返信する。   The basic communication data format of I2C communication includes an address format and a data format. When the master becomes the receiving side, the format of the entire communication data is first sent to the specific slave in the address format part, and then the designated slave sends the data. To start. When the master receives the data, it returns an ACK.

(通信用LSI:構成:受信部・送信部:DMAC部T17)
通信用LSIT1は、通信用LSIT1に接続されたDMAC部T17を有している。DMAC部T17は、CPUを介さずにデータ転送を行うDMAコントローラからなるDMA(Direct Memory Access)のハードウエア構成を有している。また、DMAC部T17は、図28のDMAC処理ルーチンを実行するハードウエア構成を有している。DMAC部T17は、UART部T11やSPI1部T12、SPI2部T13、I2C部T16が送信部となってシリアル送信する場合に、必要に応じて、これらの送信と連動してDMA機能により処理データをシリアル送信させるようになっている。
(Communication LSI: Configuration: Receiver / Transmitter: DMAC T17)
The communication LSIT1 has a DMAC unit T17 connected to the communication LSIT1. The DMAC unit T17 has a hardware configuration of DMA (Direct Memory Access) including a DMA controller that performs data transfer without using a CPU. The DMAC unit T17 has a hardware configuration that executes the DMAC processing routine of FIG. When the UART unit T11, the SPI1 unit T12, the SPI2 unit T13, and the I2C unit T16 serve as a transmission unit and serially transmits the DMAC unit T17, if necessary, the DMAC unit T17 transmits processing data using the DMA function in conjunction with these transmissions. It is supposed to send serially.

DMAC部T17は、通信バッファ用のSRAM部T18に対してバスT19を介して読み書き可能にされている。尚、DMAC部T17は、ワーク用のSRAM部T20に対して読み書き可能にされていてもよい。例えば、DMAC部T17は、ワーク用のSRAM部T20から通信バッファ用のSRAM部T18に転送するようになっていてもよい。この場合には、SRAM部T20・T18間におけるデータ転送を短時間で処理することができる。   The DMAC unit T17 is readable / writable via the bus T19 with respect to the SRAM unit T18 for communication buffer. The DMAC unit T17 may be readable / writable with respect to the work SRAM unit T20. For example, the DMAC unit T17 may transfer data from the work SRAM unit T20 to the communication buffer SRAM unit T18. In this case, data transfer between the SRAM units T20 and T18 can be processed in a short time.

また、DMAC部T17は、シングル転送モードやブロック転送モード、デマンド伝送モードを切替え可能に有している。これらの転送モードは、使用目的やDMAスレーブデバイスの機能に応じて使い分け可能にされている。ここで、シングル転送モードは、DMA転送を1サイクル実行するたびにバス制御権を解放する方式である。ブロック転送モードは、DMA転送を開始すると、指定転送回数が完了するまで連続でDMA転送を実行し、バス制御権を解放しない方式である。デマンド伝送モードは、DMAスレーブデバイスから発行されるDMA転送要求信号によってDMA転送を開始し、要求信号がアクティブになっている間だけDMA転送を行う方式である。尚、バス制御権とは、バスT19を専有する権利のことであり、例えば、DMAC部T17がバス制御権を有すると、後述のAES部T21等のデバイスがバスT19を介して受信部T20にアクセスできない状態を言う。   The DMAC unit T17 has a single transfer mode, a block transfer mode, and a demand transfer mode that can be switched. These transfer modes can be selectively used according to the purpose of use and the function of the DMA slave device. Here, the single transfer mode is a system in which the bus control right is released every time one cycle of DMA transfer is executed. In the block transfer mode, when DMA transfer is started, DMA transfer is continuously executed until the designated transfer count is completed, and the bus control right is not released. The demand transmission mode is a system in which DMA transfer is started by a DMA transfer request signal issued from a DMA slave device, and DMA transfer is performed only while the request signal is active. Note that the bus control right is the right to exclusively use the bus T19. For example, when the DMAC unit T17 has the bus control right, a device such as an AES unit T21 described later is connected to the receiving unit T20 via the bus T19. Inaccessible state.

尚、DMAC部T17は、転送時に誤り訂正データを必要に応じて処理データに付加してもよい。これにより、転送先においては、暗号化前や暗号化後に拘わらずに転送された処理データの誤り訂正が可能になる。尚、誤り訂正データは、DMAC部T17に記憶されていてもよいし、SRAM部T20やSRAM部T18、不揮発性メモリ部T22等の記憶部に記憶されていてもよいし、さらには、送信部T4となるSPI1部T12やSPI2部T13、UART部T11、I2C部T16に記憶されていてもよい。SRAM部T20に誤り訂正データが記憶された場合は、受信した処理データがSRAM部T20に記憶されたときに、誤り訂正データが付加された状態となる。   Note that the DMAC unit T17 may add error correction data to the processing data as necessary during transfer. As a result, at the transfer destination, it becomes possible to correct the error of the processed data transferred before or after encryption. Note that the error correction data may be stored in the DMAC unit T17, may be stored in a storage unit such as the SRAM unit T20, the SRAM unit T18, the nonvolatile memory unit T22, or further, may be a transmission unit. It may be stored in the SPI1 unit T12, SPI2 unit T13, UART unit T11, or I2C unit T16 serving as T4. When error correction data is stored in the SRAM unit T20, the error correction data is added when the received processing data is stored in the SRAM unit T20.

(通信用LSI:構成:暗号部・復号部:AES部T21)
通信用LSIT1は、暗号部及び復号部としてのAES部T21を有している。AES部T21は、バスT19に接続されている。AES部T21は、秘密の共通鍵を使う共通鍵ブロック暗号方式により暗号化と復号化を行うようになっている。即ち、AES部T21は、AES(Advanced Encryption Standard)暗号化アルゴリズムと、AES暗号化アルゴリズムの逆関数であるAES復号化アルゴリズムとをハードウエア構成で備えている。これらのアルゴリズムは、共通鍵を使って平文の処理データを暗号化すると共に、同じ共通鍵を使って暗号化した処理データを元の平文に戻すようになっている。また、AES部T21は、図27の暗号・復号処理ルーチンを実行するハードウエア構成を有している。
(Communication LSI: Configuration: Encryption / Decryption: AES T21)
The communication LSIT1 has an AES unit T21 as an encryption unit and a decryption unit. The AES unit T21 is connected to the bus T19. The AES unit T21 performs encryption and decryption by a common key block encryption method using a secret common key. That is, the AES unit T21 includes an AES (Advanced Encryption Standard) encryption algorithm and an AES decryption algorithm that is an inverse function of the AES encryption algorithm in hardware configuration. These algorithms encrypt the plaintext process data using a common key and return the encrypted process data using the same common key to the original plaintext. The AES unit T21 has a hardware configuration for executing the encryption / decryption processing routine of FIG.

ここで、AES暗号アルゴリズムは、共通鍵暗号方式の代表的な暗号化アルゴリズムであり、鍵長が128ビット、192ビット、256ビットから選ぶことが可能であって、ブロック長が128ビットのSPN構造のブロック暗号である。   Here, the AES encryption algorithm is a typical encryption algorithm of the common key encryption method, and the key length can be selected from 128 bits, 192 bits, and 256 bits, and the block length is a 128-bit SPN structure. Block cipher.

SPN構造(Substitution Permutation Network Structure)は、ブロック暗号の構成法の一種である。小さな非線形置換と、それを処理ブロック単位に拡大する転置からなる構造からSPN構造と称される。ほとんどのブロック暗号は、実装コストを効率化するため、同一のラウンド関数を繰り返す繰返し暗号になっており、SPN構造は、繰返し暗号の代表的な構成法である。他の構成としてはFeistel構造がある。また、ブロック暗号とは、共通鍵暗号の一種であり、固定長のデータ(ブロックと呼ぶ)を単位として処理する暗号の総称である。これに対して、ビット単位やバイト単位で処理を行う暗号はストリーム暗号と称される。   The SPN structure (Substitution Permutation Network Structure) is a kind of block cipher configuration method. The SPN structure is referred to as a structure consisting of a small non-linear replacement and a transposition that expands it into processing block units. Most block ciphers are repetitive ciphers that repeat the same round function in order to increase the implementation cost, and the SPN structure is a typical configuration method of repetitive ciphers. Another configuration is a Feistel structure. The block cipher is a kind of common key cipher and is a generic name for ciphers that are processed in units of fixed-length data (referred to as blocks). On the other hand, ciphers that perform processing in bit units or byte units are called stream ciphers.

また、AES部T21は、暗号化前に誤り訂正データを処理データに付加することが可能になっている。これにより、転送先において、復号された処理データの誤り訂正を訂正することを可能にしている。尚、誤り訂正データは、AES部T21に記憶されていてもよいし、SRAM部T20やSRAM部T18、不揮発性メモリ部T22等の記憶部に記憶されていてもよい。SRAM部T20に誤り訂正データが記憶された場合は、受信した処理データがSRAM部T20に記憶されたときに、誤り訂正データが付加された状態となる。   In addition, the AES unit T21 can add error correction data to the processing data before encryption. As a result, it is possible to correct the error correction of the decoded processing data at the transfer destination. The error correction data may be stored in the AES unit T21, or may be stored in a storage unit such as the SRAM unit T20, the SRAM unit T18, or the nonvolatile memory unit T22. When error correction data is stored in the SRAM unit T20, the error correction data is added when the received processing data is stored in the SRAM unit T20.

(通信用LSI:構成:記憶部:不揮発性メモリ部T22)
通信用LSIT1は、不揮発性メモリ部T22を有している。不揮発性メモリ部T22は、バスT19に接続されている。不揮発性メモリ部T22は、電源を供給しなくても記憶を保持する不揮発性メモリを有している。不揮発性メモリとしては、EEPROM(Electrically Erasable Programmable Read−Only Memory)、磁気抵抗RAM(MRAM:Magnetoresistive Random Access Memory)、抵抗変化型メモリ(ReRAM:Resistance Random Access Memory)、強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)、PRAM(Phase change RAM)等を用いることができる。
(Communication LSI: Configuration: Storage unit: Non-volatile memory unit T22)
The communication LSIT1 has a nonvolatile memory unit T22. The nonvolatile memory unit T22 is connected to the bus T19. The non-volatile memory unit T22 has a non-volatile memory that retains memory even when power is not supplied. Non-volatile memory includes EEPROM (Electrically Erasable Programmable Read-Only Memory), magnetoresistive RAM (MRAM: Magnetostatic Random Access Memory), and resistance change memory (ReRAM: Resistor Memory Memory). Random Access Memory), PRAM (Phase change RAM), etc. can be used.

不揮発性メモリ部T22は、AES部T21における暗号化や復号化に用いられるAES暗号化アルゴリズム、AES復号化アルゴリズム、及び共通鍵を書き換え可能に記憶している。   The nonvolatile memory unit T22 stores the AES encryption algorithm, the AES decryption algorithm, and the common key used for encryption and decryption in the AES unit T21 in a rewritable manner.

また、不揮発性メモリ部T22は、専用端子T221に接続されており、専用端子T221に接続された専用端子T221により記憶内容を変更可能にされている。専用端子T221は、汎用の端子とは形状やサイズ、ピン数等が異なる特殊な端子であり、共通鍵書込み装置は、専用端子T221に接続することが可能な端子を備えている。これにより、不揮発性メモリ部T22は、専用端子T221に接続可能な共通鍵書込み装置からのみアクセス可能にされている。   The nonvolatile memory unit T22 is connected to the dedicated terminal T221, and the stored contents can be changed by the dedicated terminal T221 connected to the dedicated terminal T221. The dedicated terminal T221 is a special terminal that is different in shape, size, number of pins, and the like from a general-purpose terminal, and the common key writing device includes a terminal that can be connected to the dedicated terminal T221. As a result, the nonvolatile memory unit T22 can be accessed only from a common key writing device that can be connected to the dedicated terminal T221.

(通信用LSI:構成:記憶部:SRAM部T20)
通信用LSIT1は、記憶部としてワーク用のSRAM部T20を有している。SRAM部T20は、バスT19に接続されている。SRAM部T20は、496B等のSRAM(Static Random Access Memory)を有している。SRAM部T20は、制御装置からの処理データをUART部T11が受信したときの一時記憶用のメモリとして用いられると共に、AES部T21による処理データの暗号化及び復号化に用いられるようになっている。
(Communication LSI: Configuration: Storage unit: SRAM unit T20)
The communication LSIT1 has a work SRAM unit T20 as a storage unit. The SRAM unit T20 is connected to the bus T19. The SRAM unit T20 has an SRAM (Static Random Access Memory) such as 496B. The SRAM unit T20 is used as a memory for temporary storage when the processing data from the control device is received by the UART unit T11, and is used for encryption and decryption of the processing data by the AES unit T21. .

(通信用LSI:構成:記憶部:SRAM部T18)
通信用LSIT1は、記憶部として通信バッファ用のSRAM部T18を有している。SRAM部T18は、バスT19に接続されている。SRAM部T18は、32K×8ページ分等のSRAMを有している。SRAM部T18は、AES部T21により復号化された平文の処理データを一時的に記憶し、DMAC部T17によりI2C部T16等の送信部を介して外部に送信される処理データの通信バッファとして用いられるようになっている。
(Communication LSI: Configuration: Storage unit: SRAM unit T18)
The communication LSIT1 has a communication buffer SRAM unit T18 as a storage unit. The SRAM unit T18 is connected to the bus T19. The SRAM unit T18 has an SRAM of 32K × 8 pages or the like. The SRAM unit T18 temporarily stores the plaintext processing data decrypted by the AES unit T21, and is used as a communication buffer for processing data transmitted to the outside by the DMAC unit T17 via the transmission unit such as the I2C unit T16. It is supposed to be.

(通信用LSI:構成:受信部・送信部:リロードタイマ部T14・クロック・リセット制御部T15)
通信用LSIT1は、バスT19に接続されたリロードタイマ部T14及びクロック・リセット制御部T15を備えている。リロードタイマ部T14は、リロードタイマのハードウエア構成を有している。リロードタイマは、カウントダウンのスタート値が決定されており、タイマがスタートすると、設定で決められた一定周期毎にカウントダウンし、カウントが0まで到達するとカウントダウン終了となり、カウンタのスタート値が再設定され、再びカウントダウンが再会されるという動作を繰り返すタイマである。リロードタイマ部T14は、このリロードタイマを2チェンネル分備えている。尚、このリロードタイマは、UART部T11やI2C部T16や等の処理データの通信時のクロックに用いられるようになっている。
(Communication LSI: Configuration: Receiver / Transmitter: Reload Timer T14 / Clock / Reset Controller T15)
The communication LSIT1 includes a reload timer unit T14 and a clock / reset control unit T15 connected to the bus T19. The reload timer unit T14 has a hardware configuration of a reload timer. In the reload timer, the countdown start value is determined. When the timer starts, the countdown is performed at a fixed period determined by the setting, and when the count reaches 0, the countdown ends, the counter start value is reset, It is a timer that repeats the operation of recounting the countdown again. The reload timer unit T14 includes the reload timer for two channels. The reload timer is used as a clock for communication of processing data such as the UART unit T11 and the I2C unit T16.

また、クロック・リセット制御部T15は、OSC(electronic oscillator)に接続されており、通信用LSIT1が動作するときのタイミングを取るための周期的な信号であるクロックパルスが入力されるようになっている。また、クロック・リセット制御部T15は、外部リセット信号が入力されるようになっており、この外部リセット信号の入力をトリガーとして通信用LSIT1の動作を初期化するようになっている。尚、外部リセット信号は、自動又は手動で出力されるものであり、例えば、不正や不具合が発生していることを管理者が発見したときに、異常ボタンを押圧操作して外部リセット信号をクロック・リセット制御部T15に出力して非常リセットする場合等に用いられる。AES部T21、DMAC部T17、SPI1部T12、SPI2部T13、UART部T11、及びI2C部T16は、条件判断や動作処理を実行するプログラムをハードウエア構成として備えている。尚、通信用LSIT1がバスT19に接続され、各プログラムを実行させるCPU部を備えていてもよい。   The clock reset control unit T15 is connected to an OSC (electronic oscillator), and receives a clock pulse that is a periodic signal for taking a timing when the communication LSIT1 operates. Yes. The clock reset controller T15 receives an external reset signal, and initializes the operation of the communication LSI T1 using the input of the external reset signal as a trigger. The external reset signal is output automatically or manually. For example, when an administrator finds that an irregularity or malfunction has occurred, the external reset signal is clocked by pressing the abnormal button. -Used when outputting to the reset control unit T15 and performing an emergency reset. The AES unit T21, the DMAC unit T17, the SPI1 unit T12, the SPI2 unit T13, the UART unit T11, and the I2C unit T16 include a program for executing condition determination and operation processing as a hardware configuration. The communication LSIT1 may be connected to the bus T19 and may include a CPU unit that executes each program.

(通信用LSIを搭載した通信システム:構成1)
上記の通信用LSIT1及び無線通信機構M6を搭載した構成1の通信システムを図5〜図7に基づいて説明する。
(Communication system with communication LSI: Configuration 1)
A communication system of configuration 1 in which the communication LSIT1 and the wireless communication mechanism M6 are mounted will be described with reference to FIGS.

構成1の通信システムは、図5に示すように、暗号化前の処理データを出力するホスト側制御装置T31と、ホスト側制御装置T31に通信可能にされ、この通信により受信した処理データを暗号化するマスタ側の通信用LSIT33と、マスタ側の通信用LSIT33に通信可能にされ、この通信により受信した暗号化された処理データを復号化するスレーブ側の通信用LSIT34と、通信用LSIT34に通信可能にされ、この通信により受信した復号化された処理データに基づいて作動するサブホスト側制御装置T32とを有している。通信用LSIT33及び通信用LSIT34間には、上述の無線通信機構M6が配置されている。無線通信機構M6は、通信用LSIT33及び通信用LSIT34間の無線通信を可能にしている。   As shown in FIG. 5, the communication system of configuration 1 is communicable to the host-side control device T31 that outputs the processing data before encryption and the host-side control device T31. The processing data received by this communication is encrypted. The master side communication LSIT 33 and the master side communication LSIT 33 that can communicate with each other, and communicate with the communication side LSIT 34 and the slave side communication LSIT 34 that decrypts the encrypted processing data received by this communication. A sub-host-side control device T32 that is enabled and operates based on the decrypted processing data received by this communication. The above-described wireless communication mechanism M6 is disposed between the communication LSIT 33 and the communication LSIT. The wireless communication mechanism M6 enables wireless communication between the communication LSIT33 and the communication LSIT34.

尚、通信用LSIT33及び通信用LSIT34には、上述の通信用LSIT1がそれぞれ用いられている。また、通信は、無線通信機構M6による無線の他、通信ケーブルを用いた有線であってもよい。また、ホスト側制御装置T31及びサブホスト側制御装置T32は、遊技機の制御装置の他、掃除機や冷蔵庫、テレビ等の家電製品、自動車や電車等の制御装置、その他の産業機器の制御装置が該当する。   The communication LSIT1 is used as the communication LSIT33 and the communication LSIT34. The communication may be wired using a communication cable in addition to the wireless communication mechanism M6. The host-side control device T31 and the sub-host-side control device T32 include game machine control devices, home appliances such as vacuum cleaners, refrigerators, and televisions, control devices for automobiles and trains, and other industrial equipment control devices. Applicable.

ホスト側制御装置T31と通信用LSIT33とは、UART通信により双方向にシリアル送信可能にされている。ホスト側制御装置T31及び通信用LSIT33間の第1通信速度は、38400bpsに設定されている。また、通信用LSIT34とサブホスト側制御装置T32とは、UART通信により双方向にシリアル送信可能にされている。通信用LSIT34及びサブホスト側制御装置T32間の第3通信速度は、38400bpsに設定されている。尚、本実施形態においては、第1通信速度と第3通信速度とが同一の通信速度に設定されているが、これに限定されるものではなく、異なる通信速度に設定されていてもよい。これにより、処理データの秘匿性を高めることが可能になっている。   The host-side control device T31 and the communication LSI T33 are capable of serial transmission in both directions by UART communication. The first communication speed between the host-side control device T31 and the communication LSI T33 is set to 38400 bps. Further, the communication LSIT 34 and the sub-host-side control device T32 are capable of serial transmission in both directions by UART communication. The third communication speed between the communication LSIT 34 and the sub-host control device T32 is set to 38400 bps. In the present embodiment, the first communication speed and the third communication speed are set to the same communication speed, but the present invention is not limited to this, and may be set to different communication speeds. Thereby, it is possible to improve the confidentiality of the processing data.

また、通信用LSIT33と通信用LSIT34とは、SPI通信により通信用LSIT33から通信用LSIT34への一方向にシリアル通信可能にされている。通信用LSIT33及び通信用LSIT34間の第2通信速度は、ホスト側制御装置T31及び通信用LSIT33間の第1通信速度よりも低速に設定されていると共に、通信用LSIT34及びサブホスト側制御装置T32間の第3通信速度よりも低速に設定されている。これにより、暗号化された処理データを送信する第2通信速度が第1通信速度及び第3通信速度とは異なる通信速度に設定されることによって、処理データの秘匿性を高めることが可能になっている。尚、第1通信速度と第2通信速度と第3通信速度とは、それぞれ異なる通信速度であってもよい。   The communication LSIT 33 and the communication LSIT 34 are configured to be capable of serial communication in one direction from the communication LSI T 33 to the communication LSI T 34 by SPI communication. The second communication speed between the communication LSIT33 and the communication LSIT34 is set to be lower than the first communication speed between the host-side control device T31 and the communication LSIT33, and between the communication LSIT34 and the sub-host-side control device T32. Is set to be lower than the third communication speed. As a result, the second communication speed for transmitting the encrypted processing data is set to a communication speed different from the first communication speed and the third communication speed, thereby improving the confidentiality of the processing data. ing. Note that the first communication speed, the second communication speed, and the third communication speed may be different from each other.

構成1の通信システムを具体的に説明すると、図6に示すように、ホスト側制御装置T31のUARTT311が通信用LSIT33のUART部T11に接続されている。通信用LSIT33のSPI1部T12は、通信用LSIT34のSPI1部T12に接続されている。通信用LSIT34のUART部T11は、サブホスト側制御装置T32のUARTT321に接続されている。   The communication system of configuration 1 will be specifically described. As shown in FIG. 6, the UARTTT 311 of the host-side control device T31 is connected to the UART unit T11 of the communication LSIT33. The SPI1 unit T12 of the communication LSIT33 is connected to the SPI1 unit T12 of the communication LSIT34. The UART unit T11 of the communication LSIT 34 is connected to the UART T321 of the sub-host side control device T32.

尚、通信用LSIT33のSPI1部T12における送信用のMISO(Master
In Slave Out)と、通信用LSIT34のSPI1部T12における受信用のMOSIとがデータ信号用としてのみ接続されている。即ち、その他の送信用のMISOと受信用のMOSIとの接続は行われていない。これにより、通信用LSIT33から通信用LSIT34への一方向のデータ通信が実現されている。
It should be noted that the transmission MISO (Master) in the SPI1 unit T12 of the communication LSIT33.
In Slave Out) and the reception MOSI in the SPI1 unit T12 of the communication LSI T34 are connected only for data signals. That is, the connection between the other MISO for transmission and the MOSI for reception is not performed. Thereby, one-way data communication from the communication LSIT 33 to the communication LSIT 34 is realized.

上記のように構成された通信システムの動作を説明する。
先ず、出荷段階や通信用LSIT1を搭載した機器の設置後の段階において、暗号化のための共通鍵データ、AES暗号化アルゴリズム、及びAES復号化アルゴリズムが専用端子T221に接続された共通鍵書込み装置から不揮発性メモリ部T22に記憶される。この処理は、全ての通信用LSIT33及び通信用LSIT34において行われる。
The operation of the communication system configured as described above will be described.
First, the common key writing device in which the common key data for encryption, the AES encryption algorithm, and the AES decryption algorithm are connected to the dedicated terminal T221 at the shipment stage or after the installation of the device equipped with the communication LSIT1. To the non-volatile memory unit T22. This process is performed in all the communication LSIT 33 and communication LSIT 34.

この後、図7に示すように、ホスト側制御装置T31から所定量の処理データが8ビット(1バイト)単位でシリアル送信されると、通信用LSIT33のUART部T11に受信される。この際、パリティビットは付加されてない。また、通信は、非同期であり、リロードタイマとOSCを用いたクロックに基づいて行われる。また、UART通信は、ハードウエアフロー制御によりデータの欠落が防止されている。   Thereafter, as shown in FIG. 7, when a predetermined amount of processing data is serially transmitted in units of 8 bits (1 byte) from the host side control device T31, it is received by the UART unit T11 of the communication LSIT33. At this time, no parity bit is added. Communication is asynchronous and is performed based on a clock using a reload timer and OSC. In UART communication, data loss is prevented by hardware flow control.

通信用LSIT33のUART部T11に受信された処理データは、496Bのワーク用のSRAM部T20に記憶される。SRAM部T20に所定量の処理データが記憶されると、AES部T21が作動し、誤り訂正データが処理データに付加された後、共通鍵データ及びAES暗号化アルゴリズムを用いて処理データ及び誤り訂正データが暗号化される。これにより、処理データ及び誤り訂正データは、暗号文からなる暗号化処理データ及び暗号化誤り訂正データに置き換わることになる。   The processing data received by the UART unit T11 of the communication LSIT 33 is stored in the work SRAM unit T20 of 496B. When a predetermined amount of processing data is stored in the SRAM unit T20, the AES unit T21 operates, and after error correction data is added to the processing data, the processing data and error correction are performed using the common key data and the AES encryption algorithm. Data is encrypted. As a result, the processing data and the error correction data are replaced with the encryption processing data and the encryption error correction data composed of ciphertext.

次に、通信用LSIT33において暗号化処理データ及び暗号化誤り訂正データがSPI1部T12間のSPI通信により通信用LSIT34に無線通信の形態でシリアル送信され、この通信用LSIT34におけるワーク用のSRAM部T20に記憶される。そして、全ての処理データが記憶されたときに、AES部T21による復号化が行われる。尚、一部の処理データが記憶される毎にAES部T21による復号化を順次行うようにしてもよい。即ち、共通鍵データとAES復号化アルゴリズムとを用いて暗号化処理データ及び暗号化誤り訂正データが復号化される。そして、復号化された誤り訂正データを用いて処理データの誤り訂正が行われる。この結果、ワーク用のSRAM部T20は、復号化された処理データに置き換わることになる。   Next, in the communication LSIT 33, the encrypted processing data and the encrypted error correction data are serially transmitted in the form of wireless communication to the communication LSIT 34 by SPI communication between the SPI1 unit T12, and the work SRAM unit T20 in the communication LSIT34. Is remembered. Then, when all the processing data is stored, the AES unit T21 performs decoding. It should be noted that the decoding by the AES unit T21 may be sequentially performed every time a part of the processing data is stored. That is, the encryption process data and the encryption error correction data are decrypted using the common key data and the AES decryption algorithm. Then, error correction of the processed data is performed using the decoded error correction data. As a result, the work SRAM unit T20 is replaced with the decrypted processing data.

この後、復号化された処理データにパリティビットが付加されながら、サブホスト側制御装置T32のUARTT321にパリティビット+8ビット(1バイト)の単位でシリアル送信される。そして、サブホスト側制御装置T32におけるパリーティーチェックによりデータ送信の成否が判定され、失敗していれば、送信先の通信用LSIT34のUART部T11に対して再送信を促したり、データを破棄する。   Thereafter, while the parity bit is added to the decoded processing data, it is serially transmitted in units of parity bit + 8 bits (1 byte) to the UART T321 of the sub-host side control device T32. Then, the success or failure of data transmission is determined by a parity check in the sub-host-side control device T32. If the data transmission has failed, the UART unit T11 of the communication LSIT 34 as the transmission destination is urged to retransmit or the data is discarded.

また、このような一連の処理動作中や処理動作の前後において、クロック・リセット制御部T15に対して外部リセット信号が自動や手動で入力されると、通信用LSIT33及び通信用LSIT34が初期状態に復帰される。これにより、不正行為や異常動作の検知時や発見時に、外部リセット信号を自動や手動で入力可能に構成することによって、不正行為や異常動作を検知や発見してから短時間でリセットすることができる。   Further, when an external reset signal is automatically or manually input to the clock / reset control unit T15 during such a series of processing operations or before and after the processing operations, the communication LSIT 33 and the communication LSIT 34 are in an initial state. Will be restored. By configuring the external reset signal so that it can be input automatically or manually when detecting or discovering fraud or abnormal behavior, it can be reset in a short time after detecting or discovering fraud or abnormal behavior. it can.

(通信用LSIを搭載したシステム:構成2)
上記の通信用LSIT1及び無線通信機構M6を搭載した構成2の通信システムを図8〜図10に基づいて説明する。
(System with communication LSI: Configuration 2)
A communication system having the configuration 2 in which the communication LSIT1 and the wireless communication mechanism M6 are mounted will be described with reference to FIGS.

構成2の通信システムは、図8に示すように、暗号化前の処理データを出力するホスト側制御装置T41と、ホスト側制御装置T41に通信可能にされ、この通信により受信した処理データを暗号化するマスタ側の通信用LSIT43と、マスタ側の通信用LSIT43に通信可能にされ、この通信により受信した暗号化された処理データを復号化するスレーブ側の複数(2個等)の通信用LSIT44・T45と、これらの通信用LSIT44・T45に通信可能にされ、この通信により受信した復号化された処理データに基づいて作動する複数(4個×2等)のI2CデバイスT42とを有している。マスタ側の通信用LSIT43及びスレーブ側の複数の通信用LSIT44・T45間には、上述の無線通信機構M6が配置されている。無線通信機構M6は、通信用LSIT43及び複数の通信用LSIT44・T45間の無線通信を可能にしている。   As shown in FIG. 8, the communication system of configuration 2 is configured to be able to communicate with the host-side control device T41 that outputs the processing data before encryption and the host-side control device T41, and the processing data received by this communication is encrypted. The master-side communication LSIT 43 and the master-side communication LSIT 43 that can communicate with each other, and the slave-side communication LSIT 44 that decrypts the encrypted processing data received by this communication. T45 and a plurality of (4 × 2 etc.) I2C devices T42 which are communicable with these communication LSIs T44 and T45 and operate based on the decoded processing data received by this communication Yes. The wireless communication mechanism M6 described above is arranged between the communication LSIT 43 on the master side and the plurality of communication LSIs 44 and T45 on the slave side. The wireless communication mechanism M6 enables wireless communication between the communication LSIT 43 and the plurality of communication LSITs 44 and T45.

尚、通信用LSIT43及び通信用LSIT44には、上述の通信用LSIT1がそれぞれ用いられている。また、通信は、無線通信機構M6による無線の他、通信ケーブルを用いた有線であってもよい。また、ホスト側制御装置T41は、遊技機の制御装置の他、掃除機や冷蔵庫、テレビ等の家電製品、自動車や電車等の制御装置、その他の産業機器の制御装置が該当する。   The communication LSIT1 is used for the communication LSIT43 and the communication LSIT44. The communication may be wired using a communication cable in addition to the wireless communication mechanism M6. The host-side control device T41 corresponds to a control device for a gaming machine, a home appliance such as a vacuum cleaner, a refrigerator, and a television, a control device for an automobile, a train, and the like, and a control device for other industrial equipment.

ホスト側制御装置T41と通信用LSIT43とは、SPI通信により双方向にシリアル送信可能にされている。ホスト側制御装置T41及び通信用LSIT43間の第4通信速度は、最大5Mbpsに設定されている。また、通信用LSIT43と各通信用LSIT44とは、SPI通信により双方向にシリアル送信可能にされている。通信用LSIT43及び各通信用LSIT44間の第5送信速度は、最大5Mbpsに設定されている。尚、第4通信速度と第5通信速度とは、同一の通信速度であってもよいが、データの秘匿性の観点から異なる通信速度であることが好ましい。さらに、複数の第5通信速度間において、同一の通信速度であってもよいが、データの秘匿性の観点から異なる通信速度であることが好ましい。   The host-side control device T41 and the communication LSIT 43 are capable of serial transmission in both directions by SPI communication. The fourth communication speed between the host-side control device T41 and the communication LSI T43 is set to a maximum of 5 Mbps. The communication LSIT 43 and each communication LSIT 44 can be serially transmitted in both directions by SPI communication. The fifth transmission rate between the communication LSIT 43 and each communication LSIT 44 is set to a maximum of 5 Mbps. The fourth communication speed and the fifth communication speed may be the same communication speed, but are preferably different communication speeds from the viewpoint of data confidentiality. Furthermore, although the same communication speed may be used among a plurality of fifth communication speeds, it is preferable that the communication speeds are different from the viewpoint of data confidentiality.

通信用LSIT44とI2CデバイスT42とは、I2Cにより通信用LSIT44から通信用LSIT43へ一方向にシリアル送信可能にされている。通信用LSIT44及びI2CデバイスT42間の第6通信速度は、最大1Mbpsに設定されている。尚、第6通信速度は、第4通信速度及び第5通信速度と同一の通信速度であってもよいが、データの秘匿性の観点から異なる通信速度であることが好ましい。さらに、複数の第6通信速度間においても、データの秘匿性の観点から異なる通信速度に設定されていることが好ましい。   The communication LSIT 44 and the I2C device T42 can be serially transmitted in one direction from the communication LSIT 44 to the communication LSIT 43 by I2C. The sixth communication speed between the communication LSIT 44 and the I2C device T42 is set to a maximum of 1 Mbps. The sixth communication speed may be the same communication speed as the fourth communication speed and the fifth communication speed, but is preferably a different communication speed from the viewpoint of data confidentiality. Furthermore, it is preferable that different communication speeds are set between the plurality of sixth communication speeds from the viewpoint of data confidentiality.

構成2の通信システムを具体的に説明すると、図9に示すように、ホスト側制御装置T41のUARTT411が通信用LSIT43のSPI2部T13に接続されている。通信用LSIT43のSPI1部T12は、複数の通信用LSIT44のSPI1部T12に接続されている。通信用LSIT44のI2C部T16は、複数のI2CデバイスT42に接続されている。   The communication system of configuration 2 will be specifically described. As shown in FIG. 9, the UARTTT 411 of the host-side control device T41 is connected to the SPI2 unit T13 of the communication LSIT43. The SPI1 unit T12 of the communication LSIT43 is connected to the SPI1 unit T12 of the plurality of communication LSIT44. The I2C unit T16 of the communication LSIT 44 is connected to a plurality of I2C devices T42.

尚、通信用LSIT43及び通信用LSIT44は、SPI1部T12における送信用のMISOと受信用のMOSIとが相互に接続されている。これにより、通信用LSIT43及び通信用LSIT44間の双方向のデータ通信が実現されている。   In the communication LSIT 43 and the communication LSIT 44, the MISO for transmission and the MOSI for reception in the SPI1 unit T12 are connected to each other. Thereby, bidirectional data communication between the communication LSIT 43 and the communication LSIT 44 is realized.

上記のように構成された通信システムの動作を説明する。
先ず、出荷段階や通信用LSIT1を搭載した機器の設置後の段階において、暗号化のための共通鍵データ、AES暗号化アルゴリズム、及びAES復号化アルゴリズムが専用端子T221に接続された共通鍵書込み装置から不揮発性メモリ部T22に記憶される。この処理は、全ての通信用LSIT43及び通信用LSIT44において行われる。
The operation of the communication system configured as described above will be described.
First, the common key writing device in which the common key data for encryption, the AES encryption algorithm, and the AES decryption algorithm are connected to the dedicated terminal T221 at the shipment stage or after the installation of the device equipped with the communication LSIT1. To the non-volatile memory unit T22. This processing is performed in all the communication LSIT 43 and the communication LSIT 44.

この後、図10に示すように、ホスト側制御装置T41から所定量の処理データが8ビット(1バイト)単位でSPI通信によりシリアル送信されると、通信用LSIT43のSPI2部T13に受信される。尚、通信は、リロードタイマとOSCを用いたクロックに基づいて行われる。   Thereafter, as shown in FIG. 10, when a predetermined amount of processing data is serially transmitted in units of 8 bits (1 byte) from the host-side control device T41, it is received by the SPI2 unit T13 of the communication LSIT43. . Communication is performed based on a clock using a reload timer and OSC.

通信用LSIT43のSPI2部T13に受信された処理データは、496Bのワーク用のSRAM部T20に記憶される。SRAM部T20に所定量の処理データが記憶されると、AES部T21が作動し、誤り訂正データが処理データに付加された後、共通鍵データ及びAES暗号化アルゴリズムを用いて処理データ及び誤り訂正データが暗号化される。これにより、処理データ及び誤り訂正データは、暗号文からなる暗号化処理データ及び暗号化誤り訂正データに置き換わることになる。   The processing data received by the SPI2 unit T13 of the communication LSIT 43 is stored in the work SRAM unit T20 of 496B. When a predetermined amount of processing data is stored in the SRAM unit T20, the AES unit T21 operates, and after error correction data is added to the processing data, the processing data and error correction are performed using the common key data and the AES encryption algorithm. Data is encrypted. As a result, the processing data and the error correction data are replaced with the encryption processing data and the encryption error correction data composed of ciphertext.

次に、スレーブとなる送信先の通信用LSIT44のスレーブ選択用のSSがアクティブにされることにより選択される。そして、暗号化処理データ及び暗号化誤り訂正データがSPI通信により通信用LSIT44のSPI1部T12に無線信号の形態でシリアル送信される。シリアル送信された暗号化処理データ及び暗号化誤り訂正データは、ワーク用のSRAM部T20に記憶される。そして、全ての暗号化処理データ及び暗号化誤り訂正データが記憶されたときに、AES部T21による復号化が行われる。尚、一部の処理データが記憶される毎にAES部T21による復号化を順次行うようにしてもよい。そして、復号化された誤り訂正データを用いて処理データの誤り訂正が行われる。この結果、ワーク用のSRAM部T20は、復号化された処理データに置き換わることになる。   Next, the slave selection SS of the transmission destination communication LSIT 44 to be a slave is selected by being activated. Then, the encryption processing data and the encryption error correction data are serially transmitted in the form of a radio signal to the SPI1 unit T12 of the communication LSI T44 by SPI communication. The serially transmitted encrypted data and encrypted error correction data are stored in the work SRAM unit T20. When all the encryption processing data and encryption error correction data are stored, the AES unit T21 performs the decryption. It should be noted that the decoding by the AES unit T21 may be sequentially performed every time a part of the processing data is stored. Then, error correction of the processed data is performed using the decoded error correction data. As a result, the work SRAM unit T20 is replaced with the decrypted processing data.

復号化された処理データは、通信バッファ用のSRAM部T18に記憶される。記憶されたデータ量は、DMAC部T17により監視されている。この後、通信バッファ用のSRAM部T18に所定量以上の処理データが格納されると、DMAC部T17において転送要求が生成され、この転送要求によりDMAC部T17は、サイクルスチールの通常モードで作動する。即ち、DMAC部T17は、送信先のI2CデバイスT42を選択した後、このI2CデバイスT42に対してリロードタイマ及びOSCにより形成されたバスサイクルの下、一回の転送単位(例えば、16 バイト単位)で通信バッファ用のSRAM部T18からI2C部T16を介してI2CデバイスT42に転送する。そして、一回の転送単位ごとにバス権を他のUART部T11やAES部T21等のバスマスタに渡し、その後、転送要求が生成されれば、他のバスマスタからバス権を取り戻し、再び1転送単位の転送を行うという通信処理を転送終了条件が満たされるまで繰り返す。   The decrypted processing data is stored in the communication buffer SRAM unit T18. The stored data amount is monitored by the DMAC unit T17. Thereafter, when a predetermined amount or more of processing data is stored in the SRAM unit T18 for communication buffer, a transfer request is generated in the DMAC unit T17, and the DMAC unit T17 operates in the normal mode of cycle steal by this transfer request. . That is, after selecting the destination I2C device T42, the DMAC unit T17 performs a single transfer unit (for example, 16-byte unit) under the bus cycle formed by the reload timer and OSC for the I2C device T42. Then, the data is transferred from the communication buffer SRAM unit T18 to the I2C device T42 via the I2C unit T16. Then, the bus right is transferred to another bus master such as the UART unit T11 or the AES unit T21 for each transfer unit. After that, if a transfer request is generated, the bus right is regained from the other bus master, and again one transfer unit. The communication process of transferring is repeated until the transfer end condition is satisfied.

また、このような一連の処理動作中や処理動作の前後において、クロック・リセット制御部T15に対して外部リセット信号が自動や手動で入力されると、通信用LSIT33及び通信用LSIT34が初期状態に復帰される。これにより、不正行為や異常動作の検知時や発見時に、外部リセット信号を自動や手動で入力可能に構成することによって、不正行為や異常動作を検知や発見してから短時間でリセットすることができる。   Further, when an external reset signal is automatically or manually input to the clock / reset control unit T15 during such a series of processing operations or before and after the processing operations, the communication LSIT 33 and the communication LSIT 34 are in an initial state. Will be restored. By configuring the external reset signal so that it can be input automatically or manually when detecting or discovering fraud or abnormal behavior, it can be reset in a short time after detecting or discovering fraud or abnormal behavior. it can.

(遊技機:概要)
次に、上記の通信システムを備えた遊技機1について説明する。
図12に示すように、遊技機1は、遊技を実行する主基板11と、主基板11から送信される処理データに基づいて遊技に関する演出処理を実行するサブ側基板12とを有している。そして、図13に示すように、主基板11は、処理データを暗号化し、サブ側基板12に送信する第1の通信用LSIT33を有しており、サブ側基板12は、第1の通信用LSIT33からの処理データを受信し、当該処理データを復号化する第2の通信用LSIT34を有している。
(Amusement machine: Overview)
Next, the gaming machine 1 provided with the above communication system will be described.
As shown in FIG. 12, the gaming machine 1 includes a main board 11 that executes a game, and a sub-side board 12 that executes an effect process related to a game based on processing data transmitted from the main board 11. . As shown in FIG. 13, the main board 11 has a first communication LSIT 33 that encrypts the processing data and transmits it to the sub-side board 12. The sub-side board 12 is used for the first communication. It has a second communication LSIT 34 that receives processing data from the LSIT 33 and decrypts the processing data.

上記の構成によれば、遊技機1は、主基板11の通信用LSIT33において、処理データを暗号化して送信し、サブ側基板12の通信用LSIT34において処理データを復号化するため、主基板11及びサブ側基板12での暗号化処理が不要になる。これにより、暗号化に伴う主基板11及びサブ側基板12の処理負担を軽減させることができると共に、処理データが暗号化された状態で主基板11からサブ側基板12に送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。   According to the above configuration, the gaming machine 1 encrypts and transmits the processing data in the communication LSIT 33 of the main board 11 and decrypts the processing data in the communication LSIT 34 of the sub-side board 12. And the encryption process in the sub-side board | substrate 12 becomes unnecessary. As a result, the processing load on the main board 11 and the sub-side board 12 accompanying encryption can be reduced, and the processing data is transmitted from the main board 11 to the sub-side board 12 in an encrypted state. Since secrecy is ensured during transmission, it is possible to prevent fraud by stealing processing data during transmission and reading its contents.

また、上記の第1の通信用LSIT33及び第2の通信用LSIT34は、処理データを受信する受信部と、受信部で受信した受信データが平文である場合、当該処理データを暗号化する暗号部と、受信部で受信した受信データが暗号文である場合、当該処理データを復号化する復号部と、暗号部で暗号化された処理データ及び復号部で復号化された処理データを送信する送信部とを有する。   Further, the first communication LSIT 33 and the second communication LSIT 34 described above include a receiving unit that receives processing data, and an encryption unit that encrypts the processing data when the received data received by the receiving unit is plaintext. And, when the received data received by the receiving unit is a ciphertext, a decrypting unit that decrypts the processing data, and transmission that transmits the processing data encrypted by the encrypting unit and the processing data decrypted by the decrypting unit Part.

上記の構成によれば、通信用LSIT33及び通信用LSIT34を同一の通信用LSIT1で形成することができるため、通信用LSIT33及び通信用LSIT34に要する部品コストを低減することができる。   According to the above configuration, the communication LSIT 33 and the communication LSIT 34 can be formed by the same communication LSIT 1, so that the component costs required for the communication LSIT 33 and the communication LSIT 34 can be reduced.

さらに、遊技機1は、主基板11とサブ側基板12とを無線通信するように構成されていると共に、サブ側基板12(筐体側制御基板M1)と前扉52に設けられた前扉側制御基板M2とを無線通信するように構成されている。これにより、主基板11とサブ側基板12との位置関係やサブ側基板12と前扉側制御基板M2との位置関係が崩れたときに、無線通信機構M6による無線通信が行えなくなることを利用して、遊技中に何等かの不具合が発生したことを検知することが可能になっている。   Further, the gaming machine 1 is configured to wirelessly communicate between the main board 11 and the sub-side board 12, and the front door side provided on the sub-side board 12 (housing side control board M 1) and the front door 52. It is configured to wirelessly communicate with the control board M2. As a result, when the positional relationship between the main board 11 and the sub-side board 12 or the positional relation between the sub-side board 12 and the front door-side control board M2 is broken, wireless communication by the wireless communication mechanism M6 cannot be performed. Thus, it is possible to detect that some trouble has occurred during the game.

尚、本実施形態においては、パチスロ装置を用いて遊技機1を説明するが、これに限定されるものではなく、遊技機1がパチンコ装置であってもよい。さらに、遊技機1は、ストップボタンを有しないスロットマシンであってもよいし、その他のルーレットゲーム等のゲーミングマシンであってもよい。また、本実施形態においては、主基板11とサブ側基板12とが筐体51(筐体)内に配置されているが、これに限定されるものではなく、主基板11が筐体51内に配置される一方、サブ側基板12が前扉52に配置されていてもよい。   In the present embodiment, the gaming machine 1 is described using a pachislot device, but the present invention is not limited to this, and the gaming machine 1 may be a pachinko device. Furthermore, the gaming machine 1 may be a slot machine that does not have a stop button, or may be a gaming machine such as another roulette game. In the present embodiment, the main board 11 and the sub-side board 12 are arranged in the casing 51 (housing). However, the present invention is not limited to this, and the main board 11 is in the casing 51. On the other hand, the sub-side substrate 12 may be disposed on the front door 52.

(遊技機1の構造)
次に、パチスロ装置が適用された遊技機1の構造について説明する。図11は、遊技機1の外部構造を示す。
(Structure of gaming machine 1)
Next, the structure of the gaming machine 1 to which the pachislot device is applied will be described. FIG. 11 shows the external structure of the gaming machine 1.

(リール53a・53b・53cと表示窓55a・55b・55c)
遊技機1は、リールや回路基板等を収容する筐体51と、筐体51に対して開閉可能に取り付けられる前扉52とを備える。筐体51の内部には、3つのリール53a・53b・53cが横並びに設けられている。各リール53a・53b・53cは、円筒状のフレームの周面に帯状のシートを貼り付けた構成にされている。、帯状のシートは、複数の図柄(例えば21個)を有している。これらの図柄は、リール53a・53b・53cの回転方向に沿って連続的に配置されている。
(Reels 53a, 53b, 53c and display windows 55a, 55b, 55c)
The gaming machine 1 includes a housing 51 that houses a reel, a circuit board, and the like, and a front door 52 that is attached to the housing 51 so as to be openable and closable. Inside the casing 51, three reels 53a, 53b, 53c are provided side by side. Each of the reels 53a, 53b, and 53c has a configuration in which a belt-like sheet is attached to the peripheral surface of a cylindrical frame. The belt-like sheet has a plurality of patterns (for example, 21 pieces). These symbols are continuously arranged along the rotation direction of the reels 53a, 53b, and 53c.

前扉52の中央には、液晶表示装置54が配置されている。液晶表示装置54は、図柄表示領域54a・54b・54cを含む表示画面を備えている。液晶表示装置54は、正面から見て3つのリール53a・53b・53cに重畳する手前側に位置するように配置されている。図柄表示領域54a・54b・54cは、3つのリール53a・53b・53cのそれぞれに対応して配置されている。図柄表示領域54a・54b・54cは、その背後に設けられたリール53a・53b・53cを透過することが可能になっている。   A liquid crystal display device 54 is disposed at the center of the front door 52. The liquid crystal display device 54 includes a display screen including symbol display areas 54a, 54b, and 54c. The liquid crystal display device 54 is disposed so as to be positioned on the front side overlapping the three reels 53a, 53b, and 53c when viewed from the front. The symbol display areas 54a, 54b, and 54c are arranged corresponding to the three reels 53a, 53b, and 53c, respectively. The symbol display areas 54a, 54b, and 54c can pass through the reels 53a, 53b, and 53c provided behind the symbol display areas 54a, 54b, and 54c.

つまり、図柄表示領域54a・54b・54cは、表示窓55a・55b・55cとしての機能を果たすものであり、その背後に設けられたリール53a・53b・53cの回転及びその停止の動作が遊技者側から視認可能となる。また、本実施形態では、図柄表示領域54a・54b・54cを含めた表示画面の全体を使って、映像の表示が行われ、演出が実行される。   That is, the symbol display areas 54a, 54b, and 54c serve as display windows 55a, 55b, and 55c, and the operation of rotating and stopping the reels 53a, 53b, and 53c provided behind them is performed by the player. Visible from the side. In the present embodiment, the entire display screen including the symbol display areas 54a, 54b, and 54c is used to display an image and execute an effect.

図柄表示領域54a・54b・54c(以下、表示窓55a・55b・55c)は、その背後に設けられたリール53a・53b・53cの回転が停止されたとき、リール53a・53b・53cの表面に配された複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)を表示する。また、各表示窓55a・55b・55cが有する上段、中段及び下段からなる3つの領域のうち予め定められた何れかをそれぞれ組合せてなる擬似的なラインを、入賞か否かの判定を行う対象となるライン(入賞判定ライン)として定義する。   Symbol display areas 54a, 54b, and 54c (hereinafter, display windows 55a, 55b, and 55c) are formed on the surfaces of the reels 53a, 53b, and 53c when the rotation of the reels 53a, 53b, and 53c provided behind them is stopped. Among a plurality of types of symbols arranged, one symbol (three in total) is displayed in each of the upper, middle, and lower regions within the frame. In addition, a target for determining whether or not to win a pseudo line that is a combination of any of the predetermined areas of the upper, middle, and lower areas of the display windows 55a, 55b, and 55c. Is defined as a line (winning determination line).

本実施の形態では、各表示窓55a・55b・55cの上段を組合せてなるトップライン、各表示窓55a・55b・55cの中段を組合せてなるセンターライン、各表示窓55a・55b・55cの下段を組合せてなるボトムライン、左表示窓55aの上段、中表示窓55bの中段及び右表示窓55cの下段を組合せてなるクロスダウンライン、左表示窓55aの下段、中表示窓55bの中段及び右表示窓55cの上段を組合せてなるクロスアップラインの5つを入賞判定ラインとして設けている。   In the present embodiment, a top line that combines the upper stages of the display windows 55a, 55b, and 55c, a center line that combines the middle stages of the display windows 55a, 55b, and 55c, and the lower stages of the display windows 55a, 55b, and 55c. A bottom line formed by combining the upper display of the left display window 55a, the middle display window 55b, and the lower display window 55c. The cross down line, the lower display window 55a, the lower display window 55b, the middle display window 55b, and the right display window. Five cross-up lines formed by combining the upper stages of the display windows 55c are provided as winning determination lines.

(操作装置)
前扉52には、遊技者による操作の対象となる各種装置が設けられている。ベットボタン56a・56b・56cは、1回の遊技にベットする枚数を指定するためのものである。1ベットボタン56aは1ベットを指定し、2ベットボタン56bは2ベットを指定し、MAXベットボタン56cは3ベット等の最大ベット数をMAXベットとして指定する。これらのベットボタン56a・56b・56cは、図13のベット用ボタンランプ76a〜76cを内蔵している。精算ボタン57は、メダルを外部に引き出すためのものである。尚、メダルの引き出しは、遊技カード等により行われる。スタートレバー58は、全てのリール53a・53b・53cの回転を開始するために設けられる。ストップボタン59a・59b・59cは、3つのリール53a・53b・53cのそれぞれに対応付けられ、対応するリール53a・53b・53cの回転を停止するためのものである。
(Operating device)
The front door 52 is provided with various devices to be operated by the player. The bet buttons 56a, 56b, and 56c are for designating the number of bets for one game. The 1 bet button 56a designates 1 bet, the 2 bet button 56b designates 2 bets, and the MAX bet button 56c designates a maximum bet such as 3 bets as a MAX bet. These bet buttons 56a, 56b, and 56c incorporate the bet button lamps 76a to 76c shown in FIG. The checkout button 57 is for pulling out a medal to the outside. The medals are withdrawn using a game card or the like. The start lever 58 is provided to start rotation of all the reels 53a, 53b, and 53c. The stop buttons 59a, 59b, and 59c are associated with the three reels 53a, 53b, and 53c, respectively, and are for stopping the rotation of the corresponding reels 53a, 53b, and 53c.

(その他装置)
7セグ表示器60は、7セグメントLEDからなり、今回の遊技においてベットされたメダルの枚数(以下、投入枚数)、特典として遊技者に対して払い出すメダルの枚数(以下、払出枚数)、電子データ化されたメダルの枚数(以下、クレジット枚数)等の情報を遊技者に対してデジタル表示する。尚、クレジット枚数は、例えば、50枚、100枚、200枚、クレジット無しである。表示ランプ61(LED等)は、演出内容に応じた点消灯のパターンにて光を出力する。スピーカ62・62は、前扉52の下部両側に配置されており、演出内容に応じた効果音や楽曲等の音を出力する。スピーカ62・62の上方には、光を透過する材質で形成されたパネル板63が設けられている。パネル板63には、遊技に登場するキャラクター等の絵柄が形成されている。メダル払出口69は、パネル板63の下方に設けられ、後述のメダル払出装置68の駆動により排出されるメダルを外部に導く。メダル払出口69から排出されたメダルは、遊技機1の下端部に配置されているメダル受皿70に貯められる。
(Other equipment)
The 7-segment display 60 is made up of 7-segment LEDs, and the number of medals bet in the current game (hereinafter referred to as inserted number), the number of medals to be paid out to the player as a privilege (hereinafter referred to as payout number), electronic Information such as the number of medals converted into data (hereinafter referred to as the number of credits) is digitally displayed to the player. The number of credits is, for example, 50, 100, 200, and no credit. The display lamp 61 (LED or the like) outputs light in a turn-on / off pattern according to the content of the effect. The speakers 62 and 62 are arranged on both lower sides of the front door 52, and output sound such as sound effects and music according to the contents of the production. A panel plate 63 made of a material that transmits light is provided above the speakers 62 and 62. On the panel board 63, patterns such as characters appearing in the game are formed. The medal payout opening 69 is provided below the panel plate 63 and guides medals discharged by driving a medal payout device 68 described later to the outside. The medals discharged from the medal payout opening 69 are stored in a medal tray 70 disposed at the lower end of the gaming machine 1.

(内部構造)
次に、遊技機1の内部構造を説明する。図12は、本実施形態における遊技機1の内部構造を示す。前扉52が開放され、前扉52の裏面側の構造及び筐体51内の構造が現れた状態が示されている。
(Internal structure)
Next, the internal structure of the gaming machine 1 will be described. FIG. 12 shows the internal structure of the gaming machine 1 in this embodiment. The state where the front door 52 is opened and the structure on the back surface side of the front door 52 and the structure in the housing 51 appear is shown.

筐体51内の上部には、主制御回路を構成する基板(以下、主基板11が配置されている。主制御回路は、内部当籤役の決定、リール53a・53b・53cの回転及び停止、入賞の有無の判定といった、パチスロにおける遊技の主な流れを制御する回路である。主制御回路の具体的な構成は後述する。筐体51内の中央部には、3つのリール53a・53b・53cが配置されている。各リール53a・53b・53cのそれぞれには、所定の減速比をもったギアを介してステッピングモータが接続されている。   A board (hereinafter, the main board 11) constituting the main control circuit is disposed in the upper part of the housing 51. The main control circuit determines the internal winning combination, rotates and stops the reels 53a, 53b, and 53c, It is a circuit that controls the main flow of games in the pachislot, such as determining whether or not there is a prize.The specific configuration of the main control circuit will be described later.In the central part of the housing 51, three reels 53a, 53b, A stepping motor is connected to each of the reels 53a, 53b, and 53c via a gear having a predetermined reduction ratio.

3つのリール53a・53b・53cの左側には、サブ制御回路を構成する基板(以下、サブ側基板12)が筐体側制御基板M1として設けられている。主基板11とサブ側基板12とは、SPI通信によるデータ転送を無線通信により可能にされている。サブ制御回路は、映像の表示等による演出の実行を制御する回路である。サブ制御回路の具体的な構成は後述する。筐体51内の下部には、各装置に対して必要な電力を供給する電源装置67が設けられている。また、電源装置67の周辺には、メダルセレクター64やメダルホッパー65、メダル払出装置68が配置されている。   On the left side of the three reels 53a, 53b, and 53c, a substrate constituting the sub control circuit (hereinafter referred to as sub-side substrate 12) is provided as a case-side control substrate M1. The main board 11 and the sub-side board 12 are capable of data transfer by SPI communication by wireless communication. The sub-control circuit is a circuit that controls execution of effects by displaying images. A specific configuration of the sub control circuit will be described later. A power supply device 67 that supplies necessary power to each device is provided at a lower portion in the housing 51. Further, a medal selector 64, a medal hopper 65, and a medal payout device 68 are disposed around the power supply device 67.

また、サブ側基板12(筐体側制御基板M1)の前方には、前扉側制御基板M2が配置されている。前扉側制御基板M2は、前扉52に設けられている。サブ側基板12には、図16に示す無線通信機構M8の筐体側無線通信部M81が設けられている。一方、前扉側制御基板M2には、図16に示す無線通信機構M8の前扉側無線通信部M82が設けられている。無線通信機構M8は、前扉52が筐体51を閉鎖した状態となったときに、筐体側無線通信部M81と前扉側無線通信部M82との間隔が無線通信を可能にするように設定されている。一方、無線通信機構M8は、前扉52が筐体51を開放した状態となったときに、筐体側無線通信部M81と前扉側無線通信部M82との間隔が無線通信を不可能にするように設定されている。   A front door side control board M2 is disposed in front of the sub side board 12 (housing side control board M1). The front door side control board M2 is provided on the front door 52. The sub-side substrate 12 is provided with a housing-side wireless communication unit M81 of the wireless communication mechanism M8 shown in FIG. On the other hand, the front door side control board M2 is provided with a front door side wireless communication unit M82 of the wireless communication mechanism M8 shown in FIG. The wireless communication mechanism M8 is set so that when the front door 52 is in a state in which the housing 51 is closed, the interval between the housing-side wireless communication unit M81 and the front door-side wireless communication unit M82 enables wireless communication. Has been. On the other hand, in the wireless communication mechanism M8, when the front door 52 is in a state where the housing 51 is opened, the interval between the housing side wireless communication unit M81 and the front door side wireless communication unit M82 makes wireless communication impossible. Is set to

(遊技機1の回路構成)
次に、遊技機1の回路構成について説明する。図13に示すように、遊技機1は、主制御回路71、サブ制御回路72及びこれらと電気的に接続された周辺装置(アクチュエータ等)を備える。
(Circuit configuration of the gaming machine 1)
Next, the circuit configuration of the gaming machine 1 will be described. As shown in FIG. 13, the gaming machine 1 includes a main control circuit 71, a sub control circuit 72, and peripheral devices (actuators and the like) electrically connected to these.

(主制御回路71)
主制御回路71は、回路基板上に設置されたマイクロコンピュータ711を主たる構成要素としている。マイクロコンピュータ711は、CPU(以下、メインCPU7111)、ROM(以下、メインROM7112)及びRAM(以下、メインRAM7113)を有していると共に、UART部7114を有している。
(Main control circuit 71)
The main control circuit 71 includes a microcomputer 711 installed on a circuit board as a main component. The microcomputer 711 includes a CPU (hereinafter, main CPU 7111), ROM (hereinafter, main ROM 7112) and RAM (hereinafter, main RAM 7113), and also has a UART unit 7114.

メインROM7112には、メインCPU7111により実行される制御プログラム、内部抽籤テーブル等のデータテーブル、サブ制御回路72に対して各種制御指令(コマンド)を送信するためのデータ等が記憶されている。メインRAM7113には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。   The main ROM 7112 stores a control program executed by the main CPU 7111, a data table such as an internal lottery table, data for transmitting various control commands (commands) to the sub control circuit 72, and the like. The main RAM 7113 is provided with a storage area for storing various data such as an internal winning combination determined by execution of the control program.

メインCPU7111には、クロックパルス発生回路712、分周器713、乱数発生器714及びサンプリング回路715が接続されている。クロックパルス発生回路712及び分周器713は、クロックパルスを発生する。メインCPU7111は、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器714は、予め定められた範囲の乱数(例えば、0〜65535)を発生する。サンプリング回路715は、発生された乱数の中から1つの値を抽出する。   A clock pulse generation circuit 712, a frequency divider 713, a random number generator 714, and a sampling circuit 715 are connected to the main CPU 7111. The clock pulse generation circuit 712 and the frequency divider 713 generate clock pulses. The main CPU 7111 executes a control program based on the generated clock pulse. The random number generator 714 generates a random number in a predetermined range (for example, 0 to 65535). The sampling circuit 715 extracts one value from the generated random numbers.

マイクロコンピュータ711のI/Oポート716には、入力スイッチユニット73のスイッチ等が接続されている。メインCPU7111は、スイッチ等の入力を受けて、ステッピングモータ等の周辺装置の動作を制御する。ストップスイッチ731L・731C・731Rは、3つのストップボタン59a・59b・59cのそれぞれが遊技者により押されたこと(停止操作)を検出する。これらのストップスイッチ731L・731C・731Rは、リール停止信号回路735を介してI/Oポート716に接続されている。   A switch of the input switch unit 73 and the like are connected to the I / O port 716 of the microcomputer 711. The main CPU 7111 controls the operation of peripheral devices such as a stepping motor in response to input from a switch or the like. The stop switches 731L, 731C, and 731R detect that each of the three stop buttons 59a, 59b, and 59c has been pressed by the player (stop operation). These stop switches 731L, 731C, and 731R are connected to an I / O port 716 via a reel stop signal circuit 735.

また、スタートスイッチ732は、スタートレバー58が遊技者により操作されたこと(開始操作)を検出する。1ベットスイッチ733aは、1ベットボタン56aが遊技者により押圧操作されたことを検出する。2ベットスイッチ733bは、2ベットボタン56bが遊技者により押圧操作されたことを検出する。MAXベットスイッチ733cは、MAXベットボタン56cが遊技者により押圧操作されたことを検出する。また、精算スイッチ734は、精算ボタン57が遊技者により押圧操作されたことを検出する。   The start switch 732 detects that the start lever 58 has been operated by the player (start operation). The 1-bet switch 733a detects that the 1-bet button 56a has been pressed by the player. The 2-bet switch 733b detects that the 2-bet button 56b has been pressed by the player. The MAX bet switch 733c detects that the MAX bet button 56c has been pressed by the player. The settlement switch 734 detects that the settlement button 57 has been pressed by the player.

(周辺装置及び回路)
マイクロコンピュータ711により動作が制御される周辺装置としては、ステッピングモータや7セグ表示器等がある。また、マイクロコンピュータ711のI/Oポート716の出力ポートには、各周辺装置の動作を制御するための回路が接続されている。
(Peripheral devices and circuits)
Peripheral devices whose operations are controlled by the microcomputer 711 include a stepping motor and a 7-segment display. A circuit for controlling the operation of each peripheral device is connected to the output port of the I / O port 716 of the microcomputer 711.

モータ駆動回路741は、各リール53a・53b・53cに対応して設けられたステッピングモータ742a・742b・742cの駆動を制御する。リール位置検出回路743は、発光部と受光部とを有する光センサにより、リール53a・53b・53cが一回転したことを示すリールインデックスを各リール53a・53b・53cに応じて検出する。   The motor driving circuit 741 controls driving of stepping motors 742a, 742b, and 742c provided corresponding to the reels 53a, 53b, and 53c. The reel position detection circuit 743 detects a reel index indicating that the reels 53 a, 53 b, and 53 c have made one rotation according to each reel 53 a, 53 b, and 53 c by an optical sensor having a light emitting unit and a light receiving unit.

ステッピングモータ742a・742b・742cは、運動量がパルスの出力数に比例し、指定された角度で回転軸を停止させることが可能な構成を備えている。ステッピングモータ742a・742b・742cの駆動力は、所定の減速比をもったギアを介してリール53a・53b・53cに伝達される。ステッピングモータ742a・742b・742cに対して1回のパルスが出力されるごとに、リール53a・53b・53cは一定の角度で回転する。   The stepping motors 742a, 742b, and 742c have a configuration in which the momentum is proportional to the number of output pulses and the rotation shaft can be stopped at a specified angle. The driving force of the stepping motors 742a, 742b, and 742c is transmitted to the reels 53a, 53b, and 53c via a gear having a predetermined reduction ratio. Each time one pulse is output to the stepping motors 742a, 742b, and 742c, the reels 53a, 53b, and 53c rotate at a constant angle.

メインCPU7111は、リールインデックスを検出してからステッピングモータ742a・742b・742cに対してパルスを出力した回数をカウントすることによって、リール53a・53b・53cの回転角度(主に、リールが図柄何個分だけ回転したか)を管理し、リール53a・53b・53cの表面に配された各図柄の位置を管理するようにしている。   The main CPU 7111 counts the number of times the pulses are output to the stepping motors 742a, 742b, and 742c after detecting the reel index, so that the rotation angle of the reels 53a, 53b, and 53c (mainly, the number of symbols of the reels) The position of each symbol arranged on the surface of the reels 53a, 53b, and 53c is managed.

I/Oポート716は、ランプ駆動回路717に接続されている。ランプ駆動回路717は、各種ランプや7セグ表示器の動作を制御する。ランプ駆動回路717は、1ベットランプ75a、2ベットランプ75b、MAXベットランプ75c、1ベット用ボタンランプ76a、2ベット用ボタンランプ76b、MAXベット用ボタンランプ76c及び表示ランプ61を点灯及び消灯させる。1ベット用ボタンランプ76a、2ベット用ボタンランプ76b及びMAXベット用ボタンランプ76cは、1ベットボタン56a、2ベットボタン56b及びMAXベットボタン56cにそれぞれ設けられていてもよい。尚、これらのランプ75a〜75c・76a〜76c・61は、フルカラーLED等により複数色に変更可能に発光するように構成されていてもよい。   The I / O port 716 is connected to the lamp driving circuit 717. A lamp driving circuit 717 controls operations of various lamps and a 7-segment display. The lamp driving circuit 717 turns on and off the 1-bet lamp 75a, the 2-bet lamp 75b, the MAX-bet lamp 75c, the 1-bet button lamp 76a, the 2-bet button lamp 76b, the MAX-bet button lamp 76c, and the display lamp 61. . The 1-bet button lamp 76a, the 2-bet button lamp 76b, and the MAX-bet button lamp 76c may be provided on the 1-bet button 56a, the 2-bet button 56b, and the MAX-bet button 56c, respectively. The lamps 75a to 75c and 76a to 76c and 61 may be configured to emit light so as to be changed into a plurality of colors by a full color LED or the like.

さらに、上記のように構成された主制御回路71は、外部集中端子板14に対してデータ及び信号を送受信可能に接続されている。外部集中端子板14はホールコンピュータ3に対してデータ及び信号を一方向に送信可能に接続されている。   Further, the main control circuit 71 configured as described above is connected to the external concentrated terminal board 14 so as to be able to transmit and receive data and signals. The external concentration terminal board 14 is connected to the hall computer 3 so that data and signals can be transmitted in one direction.

また、主制御回路71は、通信用LSIT33及び通信用LSIT34によりサブ制御回路72に対して処理データのシリアル通信が可能にされていると共に、このシリアル通信が無線通信機構M7の無線により行われるようになっている。具体的には、無線通信機構M7は、図3の無線通信機構M6と同一構成であり、主基板11に設けられたホスト側無線通信部M71と、サブ側基板12に設けられたサブホスト側無線通信部M72とを有している。図14に示すように、ホスト側無線通信部M71は、マルチプレクサ部M41が通信用LSIT33の複数の端子に接続されている。一方、サブホスト側無線通信部M72は、マルチプレクサ部M51が通信用LSIT34の複数の端子に接続されている。これにより、無線通信機構M7は、主基板11側の通信用LSIT33と、サブ側基板12側の通信用LSIT34との無線通信を可能にしている。   In addition, the main control circuit 71 enables serial communication of processing data to the sub control circuit 72 by the communication LSIT 33 and the communication LSIT 34, and this serial communication is performed wirelessly by the wireless communication mechanism M7. It has become. Specifically, the wireless communication mechanism M7 has the same configuration as the wireless communication mechanism M6 in FIG. 3, and the host-side wireless communication unit M71 provided on the main board 11 and the sub-host-side wireless provided on the sub-side board 12. And a communication unit M72. As shown in FIG. 14, in the host-side wireless communication unit M71, the multiplexer unit M41 is connected to a plurality of terminals of the communication LSIT33. On the other hand, in the sub-host side wireless communication unit M72, the multiplexer unit M51 is connected to a plurality of terminals of the communication LSIT34. Accordingly, the wireless communication mechanism M7 enables wireless communication between the communication LSIT 33 on the main board 11 side and the communication LSIT 34 on the sub-board 12 side.

マイクロコンピュータ711のUART7114は、通信用LSIT33に対してUART通信により双方向にシリアル送信可能にされている。通信用LSIT33は、主制御回路71と共に主基板11に設けられている。通信用LSIT33は、UART部7114から受信した処理データを暗号化する機能を有している。この通信用LSIT33は、無線通信機構M7を介してサブ制御回路72の通信用LSIT34に接続され、SPI通信により通信用LSIT34に対して一方向に無線によるシリアル通信が可能にされている。通信用LSIT34は、暗号化された処理データを復号化する機能を有している。そして、通信用LSIT34は、UART通信よりマイクロコンピュータ721のUART部7214に双方向にシリアル通信可能にされている。即ち、主制御回路71とサブ制御回路72とは、図5〜図7の構成1の通信システムにより無線通信によるデータ転送が可能にされている。   The UART 7114 of the microcomputer 711 can be serially transmitted bi-directionally to the communication LSIT 33 by UART communication. The communication LSIT 33 is provided on the main board 11 together with the main control circuit 71. The communication LSIT 33 has a function of encrypting processing data received from the UART unit 7114. The communication LSIT 33 is connected to the communication LSIT 34 of the sub-control circuit 72 via the wireless communication mechanism M7, and enables serial communication in one direction with the communication LSIT 34 by SPI communication. The communication LSIT 34 has a function of decrypting the encrypted processing data. The communication LSIT 34 is capable of bidirectional serial communication with the UART unit 7214 of the microcomputer 721 by UART communication. That is, the main control circuit 71 and the sub control circuit 72 can perform data transfer by wireless communication by the communication system having the configuration 1 shown in FIGS.

(サブ制御回路72)
サブ制御回路72は、図15に示すように、主制御回路71から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。サブ制御回路72は、基本的に、CPU(以下、サブCPU7211)、ROM(以下、サブROM7212)、RAM(以下、サブRAM7213)、UART部7214、及びSPI部7215とを有したマイクロコンピュータ721を有している。
(Sub control circuit 72)
As shown in FIG. 15, the sub control circuit 72 performs processing such as determination and execution of effect contents based on a command transmitted from the main control circuit 71. The sub-control circuit 72 basically includes a microcomputer 721 having a CPU (hereinafter referred to as sub-CPU 7211), ROM (hereinafter referred to as sub-ROM 7212), RAM (hereinafter referred to as sub-RAM 7213), UART unit 7214, and SPI unit 7215. Have.

サブCPU7211は、レンダリングプロセッサ722、描画用RAM723、ドライバ724、DSP725(デジタルシグナルプロセッサ)、オーディオRAM726及びA/D変換器727及びアンプ728に接続されている。   The sub CPU 7211 is connected to the rendering processor 722, the drawing RAM 723, the driver 724, the DSP 725 (digital signal processor), the audio RAM 726, the A / D converter 727, and the amplifier 728.

サブCPU7211は、主制御回路71から送信されたコマンドに応じて、サブROM7212に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。サブRAM7213は、決定された演出内容や演出データを登録する格納領域や、主制御回路71から送信される内部当籤役等の各種データを格納する格納領域が設けられている。サブROM7212は、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。   The sub CPU 7211 controls the output of video, sound, and light according to the control program stored in the sub ROM 7212 in accordance with the command transmitted from the main control circuit 71. The sub-RAM 7213 is provided with a storage area for registering the determined contents and effects data, and a storage area for storing various data such as an internal winning combination transmitted from the main control circuit 71. The sub ROM 7212 basically includes a program storage area and a data storage area.

プログラム記憶領域には、サブCPU7211が実行する制御プログラムが記憶されている。例えば、制御プログラムには、主制御回路71との通信を制御するための主基板通信タスクや、演出用乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置54による映像の表示を制御する描画制御タスク、ランプによる光の出力を制御するランプ制御タスク、スピーカによる音の出力を制御する音声制御タスク等が含まれる。さらに、制御プログラムには、第1役物201の動作を制御する第1役物制御タスクや第2役物202の動作を制御する第2役物制御タスクが含まれる。   In the program storage area, a control program executed by the sub CPU 7211 is stored. For example, in the control program, a main board communication task for controlling communication with the main control circuit 71 and an effect registration task for extracting effect random numbers and determining and registering effect contents (effect data) , A drawing control task for controlling the display of the video by the liquid crystal display device 54 based on the determined production content, a lamp control task for controlling the light output by the lamp, a voice control task for controlling the sound output by the speaker, etc. . Further, the control program includes a first accessory control task that controls the operation of the first accessory 201 and a second accessory control task that controls the operation of the second accessory 202.

第1役物201及び第2役物202は、前扉52に配置されている。これらの役物201・202は、遊技機1を操作する遊技者から目視可能な位置に左右対称等の配置形態で設けられている。例えば、遊技機1の筐体51の上部にキャラクター部材が設けられ、そのキャラクター部材が両腕を上下動させながら、両腕の先端部等に設けられたフルカラーLEDに動画を表示させ、さらに、両腕の上下動や動画表示に連携させてランプを点滅させるような動作を行うとすれば、これらの両腕である左腕及び右腕が第1役物201及び第2役物202に相当することになる。   The first accessory 201 and the second accessory 202 are disposed on the front door 52. These accessories 201 and 202 are provided in a symmetrical form or the like at a position that can be viewed by a player who operates the gaming machine 1. For example, a character member is provided on the upper portion of the casing 51 of the gaming machine 1, and the character member moves the arms up and down while displaying a moving image on a full color LED provided at the tip of the both arms. If an operation of blinking the lamp in cooperation with the vertical movement of both arms or the video display is performed, the left arm and the right arm, which are both arms, correspond to the first role 201 and the second role 202. become.

第1役物201は、第1ランプ駆動装置2011と、第1モータ駆動装置2012と、フルカラータイプのLEDを駆動する第1LED駆動装置2013と、スピーカ駆動装置2014とを備えている。また、第2役物202は、第2ランプ駆動装置2021と、第2モータ駆動装置2013と、第2LED駆動装置2023と、スピーカ駆動装置2024とを備えている。尚、ランプ駆動やLED駆動、スピーカ駆動は例示であり、これらに限定されるものではない。これらの第1役物201の駆動装置2011〜2014及び第2役物202の駆動装置2021〜2024は、図8のI2CデバイスT42となるように、I2C通信によるデータ通信により処理データを受信可能にされている。   The first accessory 201 includes a first lamp driving device 2011, a first motor driving device 2012, a first LED driving device 2013 that drives a full color LED, and a speaker driving device 2014. In addition, the second accessory 202 includes a second lamp driving device 2021, a second motor driving device 2013, a second LED driving device 2023, and a speaker driving device 2024. Note that lamp driving, LED driving, and speaker driving are examples, and are not limited to these. The driving devices 2011 to 2014 of the first accessory 201 and the driving devices 2021 to 2024 of the second accessory 202 can receive processing data by data communication by I2C communication so as to become the I2C device T42 of FIG. Has been.

上記の第1役物201及び第2役物202は、サブ制御回路72に対して図8〜図10の構成2の通信システムにより無線によるデータ通信が可能にされている。具体的には、マイクロコンピュータ721のSPI部7215がサブ制御回路72と共にサブ側基板12に実装された通信用LSIT43に接続されている。そして、通信用LSIT43が無線通信機構M8を介して通信用LSIT44・T45に接続され、これらの通信用LSIT44・T45が役物201・202のI2C部に接続されている。   The first accessory 201 and the second accessory 202 are capable of wireless data communication with the sub-control circuit 72 by the communication system having the configuration 2 shown in FIGS. Specifically, the SPI unit 7215 of the microcomputer 721 is connected to the communication LSIT 43 mounted on the sub-side substrate 12 together with the sub-control circuit 72. The communication LSIT 43 is connected to the communication LSIT 44 / T45 via the wireless communication mechanism M8, and the communication LSIT 44 / T45 is connected to the I2C section of the accessory 201/202.

上記の通信用LSIT44・T45は、図12に示す前扉52の前扉側制御基板M2に設けられている。また、前扉側制御基板M2には、無線通信機構M8の前扉側無線通信部M82が設けられている。図16に示すように、無線通信機構M8は、図3の無線通信機構M6と同一構成であり、筐体側無線通信部M81と前扉側無線通信部M82とを有している。筐体側無線通信部M81は、サブ側基板12(筐体側制御基板M1)に設けられている。筐体側無線通信部M81は、マルチプレクサ部M41が通信用LSIT43の複数の端子に接続されている。一方、前扉側無線通信部M82は、マルチプレクサ部M51が通信用LSIT44・T45の複数の端子に接続されている。これにより、無線通信機構M8は、通信用LSIT43と通信用LSIT44・T45との無線通信を可能にしている。   The communication LSIs T44 and T45 are provided on the front door side control board M2 of the front door 52 shown in FIG. Further, the front door side control board M2 is provided with a front door side wireless communication unit M82 of the wireless communication mechanism M8. As shown in FIG. 16, the wireless communication mechanism M8 has the same configuration as the wireless communication mechanism M6 of FIG. 3, and includes a housing-side wireless communication unit M81 and a front door-side wireless communication unit M82. The case-side wireless communication unit M81 is provided on the sub-side substrate 12 (the case-side control substrate M1). In the case-side wireless communication unit M81, the multiplexer unit M41 is connected to a plurality of terminals of the communication LSIT43. On the other hand, in the front door side wireless communication unit M82, the multiplexer unit M51 is connected to a plurality of terminals of the communication LSIs T44 and T45. Thereby, the wireless communication mechanism M8 enables wireless communication between the communication LSIT 43 and the communication LSIs T44 and T45.

尚、本実施形態において、通信用LSIT1は、第1役物201のように、一つのまとまりのある機器の1以上の駆動装置に対応して設けられた場合を説明しているが、これに限定されるものではなく、同一機能や同一用途の1以上の駆動装置に対応して設けられていてもよい。例えば、一つの通信用LSIT1に対して、第1ランプ駆動装置・第2ランプ駆動装置・第3ランプ駆動装置が接続され、別の通信用LSIT1に対して、第1モータ駆動装置・第2モータ駆動装置・第3モータ駆動装置が接続され、更に別の通信用LSIT1に対して、第1LED駆動装置・第2LED駆動装置・第3LED駆動装置が接続されてもよい。さらに、通信用LSIT1は、連携動作する演出グループの駆動装置毎に設けられていてもよい。   In the present embodiment, the communication LSIT1 is described as being provided corresponding to one or more drive devices of a single unit like the first accessory 201. It is not limited and may be provided corresponding to one or more drive devices of the same function or the same use. For example, the first lamp driving device, the second lamp driving device, and the third lamp driving device are connected to one communication LSIT1, and the first motor driving device and the second motor are connected to another communication LSIT1. The driving device and the third motor driving device may be connected, and the first LED driving device, the second LED driving device, and the third LED driving device may be connected to another communication LSIT1. Furthermore, the communication LSIT1 may be provided for each drive device of the effect group that performs the cooperative operation.

また、サブROM7212のデータ記憶領域は、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等が含まれている。   In addition, the data storage area of the sub ROM 7212 is a storage area for storing various data tables, a storage area for storing effect data constituting each effect content, a storage area for storing animation data related to the creation of video, BGM and sound effects. A storage area for storing sound data, a storage area for storing lamp data relating to the light on / off pattern, and the like are included.

(メインROM7112におけるデータテーブル)
次に、メインROM7112に記憶されているデータテーブルについて説明する。メインROM7112は、図柄配置テーブルや図柄組合せテーブル、ボーナス作動時テーブル、内部抽籤テーブル、内部当籤役決定テーブル等の各種のデータテーブルを記憶している。
(Data table in the main ROM 7112)
Next, the data table stored in the main ROM 7112 will be described. The main ROM 7112 stores various data tables such as a symbol arrangement table, a symbol combination table, a bonus operation time table, an internal lottery table, and an internal winning combination determination table.

図柄配置テーブルは、図17に示すように、各リールの回転方向における各図柄の位置と、各位置に配された図柄の種類を特定するデータ(以下、図柄コード)とを規定している。図柄配置テーブルは、リールインデックスが検出されるときに表示窓内の中段に存在する図柄の位置を「0」として、リールの回転方向に進む順に、各図柄の位置に対して「0」〜「20」をそれぞれ割り当てている。したがって、リールインデックスが検出されてから図柄何個分の回転が行われたかを管理しつつ、図柄配置テーブルを参照することによって、主として表示窓の中段に存在する図柄の位置及びその図柄の種類を常に管理することが可能となっている。   As shown in FIG. 17, the symbol arrangement table defines the position of each symbol in the rotation direction of each reel and data (hereinafter referred to as symbol code) specifying the type of symbol arranged at each position. In the symbol arrangement table, when the reel index is detected, the symbol position existing in the middle of the display window is set to “0”, and “0” to ““ 20 ”is assigned. Therefore, by managing the number of symbols that have been rotated since the reel index was detected, by referring to the symbol arrangement table, the position of the symbol that exists mainly in the middle of the display window and the type of the symbol can be determined. It can always be managed.

また、図柄組合せテーブルは、入賞判定ラインに沿って各リールにより表示される図柄の組合せが、図柄組合せテーブルにより規定されている図柄の組合せと一致する場合に、入賞と判定され、メダルの払い出し、再遊技の作動、ボーナスゲームの作動といった特典が遊技者に対して与えられる。図柄組合せテーブルは、特典の種類に応じて予め定められた図柄の組合せと、表示役と、払出枚数とを規定している。表示役は、入賞判定ラインに沿って表示された図柄の組合せを識別するデータである。   In addition, the symbol combination table is determined to be a winning combination when the symbol combination displayed by each reel along the winning determination line matches the symbol combination defined by the symbol combination table, and a medal is paid out. Benefits such as re-game operation and bonus game operation are given to the player. The symbol combination table defines a symbol combination, a display combination, and a payout number that are predetermined according to the type of privilege. The display combination is data for identifying a combination of symbols displayed along the winning determination line.

表示役は、各ビットに対して固有の図柄の組合せが割り当てられた1バイトのデータとして表される。例えば、各リールの図柄「ベル」が入賞判定ラインに沿って表示されたとき、表示役として「ベル(00000010)」が決定される。   The display combination is represented as 1-byte data in which a unique symbol combination is assigned to each bit. For example, when the symbol “bell” of each reel is displayed along the winning determination line, “bell (00000010)” is determined as the display combination.

また、払出枚数として1以上の数値が決定された場合、メダルの払い出しが行われる。本実施の形態では、表示役としてチェリー、ベル又はスイカが決定されたときメダルの払い出しが行われる。また、払出枚数は、投入枚数に応じて規定されており、基本的に投入枚数が少ないときの方がより多くの払出枚数が決定される。   Further, when a numerical value of 1 or more is determined as the payout number, medals are paid out. In the present embodiment, when a cherry, bell, or watermelon is determined as a display combination, medals are paid out. The number of payouts is defined according to the number of inserted sheets. Basically, a larger number of paid-out sheets is determined when the number of inserted sheets is small.

また、表示役としてリプレイが決定されたとき、再遊技の作動が行われる。表示役としてBBが決定されたとき、ボーナスの作動が行われる。尚、入賞判定ラインに沿って表示された図柄の組合せが、図柄組合せテーブルにより規定されている図柄の組合せの何れとも一致しない場合には、いわゆる「ハズレ」となる。   In addition, when replay is determined as the display combination, replaying is performed. When BB is determined as the display combination, the bonus is activated. If the symbol combination displayed along the winning determination line does not match any of the symbol combinations defined by the symbol combination table, it is a so-called “losing”.

ボーナス作動時テーブルは、ボーナスの作動が行われるときに、メインRAM7113に設けられた各種格納領域に格納するデータを規定している。作動中フラグは、作動が行われるボーナスの種類を識別するためのデータである。本実施の形態では、ボーナスの種類としてBB(第1種特別役物に係る役物連続作動装置)及びRB(第1種特別役物)を設けている。RBの作動は、BBの作動が行われている間、連続的に行われる。尚、本実施形態では、RB中の最大ベット枚数は2枚、その他の遊技は3枚とするが、これに限定されるものではない。   The bonus operation time table defines data to be stored in various storage areas provided in the main RAM 7113 when the bonus operation is performed. The in-operation flag is data for identifying the type of bonus that is activated. In the present embodiment, BB (a combination continuous action device related to a first type special combination) and RB (a first type special combination) are provided as bonus types. The operation of RB is continuously performed while the operation of BB is performed. In the present embodiment, the maximum bet number in the RB is two and the other games are three. However, the present invention is not limited to this.

BBの作動は、規定枚数に達するメダルの払い出しが行われた場合に終了する。RBの作動は、規定回数に達する遊技が行われた場合、規定回数に達する入賞が有った場合、又は、BBの作動が終了した場合の何れかによって終了する。ボーナス終了枚数カウンタ、遊技可能回数カウンタ及び入賞可能回数カウンタは、ボーナスの終了契機となる上記規定枚数或いは上記規定回数に達したか否かを管理するためのデータである。   The operation of BB is ended when the medals that have reached the prescribed number are paid out. The operation of the RB is ended when a game that reaches the specified number of times is performed, when there is a winning that reaches the specified number of times, or when the operation of the BB ends. The bonus end number counter, the possible game number counter, and the possible winning number counter are data for managing whether or not the specified number of times or the specified number of times as a trigger end timing of the bonus has been reached.

より具体的には、ボーナス作動時テーブルにより規定されている数値が上記各カウンタに格納され、ボーナスの作動を通じてその減算が行われていく。その結果、各カウンタの値が「0」に更新されたことを条件に該当ボーナスの作動が終了する。   More specifically, numerical values defined by the bonus operation time table are stored in the respective counters, and the subtraction is performed through the operation of the bonus. As a result, the operation of the corresponding bonus is completed on condition that the value of each counter is updated to “0”.

内部抽籤テーブルは、当籤番号に応じて、データポインタと抽籤値とを規定している。データポインタは、内部抽籤テーブルを参照して行う抽籤の結果として取得されるデータであり、後述の内部当籤役決定テーブルにより規定されている内部当籤役を指定するためのデータである。データポインタには、小役・リプレイ用データポインタ及びボーナス用データポインタが設けられている。   The internal lottery table defines a data pointer and a lottery value according to the winning number. The data pointer is data acquired as a result of lottery performed with reference to the internal lottery table, and is data for designating an internal winning combination defined by an internal winning combination determination table described later. The data pointer is provided with a small role / replay data pointer and a bonus data pointer.

本実施の形態では、予め定められた数値の範囲「0〜65535」から抽出される乱数値を、各当籤番号に応じた抽籤値で順次減算し、減算の結果が負となったか否か(いわゆる「桁かり」が生じたか否か)の判定を行うことによって内部的な抽籤が行われる。   In the present embodiment, random numbers extracted from a predetermined numerical range “0 to 65535” are sequentially subtracted by lottery values corresponding to each winning number, and whether or not the result of the subtraction is negative ( An internal lottery is performed by determining whether or not a so-called “digit” has occurred.

したがって、抽籤値として規定されている数値が大きいほど、これが割り当てられたデータ(つまり、データポインタ)が決定される確率が高い。尚、各当籤番号の当籤確率は、「各当籤番号に対応する抽籤値/抽出される可能性のある全ての乱数値の個数(65536)」によって表すことができる。   Therefore, the larger the numerical value defined as the lottery value, the higher the probability that the data (that is, the data pointer) to which it is assigned will be determined. The winning probability of each winning number can be represented by “the lottery value corresponding to each winning number / the number of all random numbers that may be extracted (65536)”.

内部当籤役決定テーブルは、データポインタに応じて内部当籤役を規定している。データポインタが決定されると、内部当籤役が一義的に取得される構成となっている。内部当籤役は、入賞判定ラインに沿って表示を許可する各リールの図柄の組合せを識別するデータである。内部当籤役は、表示役と同様に、各ビットに対して固有の図柄の組合せが割り当てられた1バイトのデータとして表される。尚、データポインタが「0」のとき、内部当籤役の内容は「ハズレ」となるが、これは前述の図柄組合せテーブルにより規定されている図柄の組合せの表示が何れも許可されないことを示す。   The internal winning combination determination table defines an internal winning combination in accordance with the data pointer. When the data pointer is determined, the internal winning combination is uniquely acquired. The internal winning combination is data for identifying a combination of symbols of each reel that is permitted to be displayed along the winning determination line. Like the display combination, the internal winning combination is represented as 1-byte data in which a unique symbol combination is assigned to each bit. When the data pointer is “0”, the content of the internal winning combination is “lost”, which indicates that any display of symbol combinations defined by the symbol combination table described above is not permitted.

(メインRAM7113における格納領域の構成)
次に、メインRAM7113に設けられている各種格納領域の構成について説明する。メインRAM7113は、内部当籤役格納領域や持越役格納領域、作動中フラグ格納領域等を有している。内部当籤役格納領域は、前述の1バイトのデータにより表される内部当籤役を格納する。ビットに「1」が立っているとき、該当する図柄の組合せの表示が許可される。尚、全ビットが「0」であるとき、その内容はハズレとなる。メインRAM7113には、前述の表示役が格納される表示役格納領域が設けられている。表示役格納領域の構成は、内部当籤役格納領域の構成と同様となっている。ビットに「1」が立っているとき、該当する図柄の組合せが入賞判定ラインに沿って表示されたことになる。
(Configuration of storage area in main RAM 7113)
Next, the configuration of various storage areas provided in the main RAM 7113 will be described. The main RAM 7113 has an internal winning combination storage area, a carryover combination storage area, an operating flag storage area, and the like. The internal winning combination storing area stores the internal winning combination represented by the above-mentioned 1-byte data. When the bit is set to “1”, display of the corresponding symbol combination is permitted. When all bits are “0”, the content is lost. The main RAM 7113 is provided with a display combination storage area in which the display combination described above is stored. The configuration of the display combination storing area is the same as the configuration of the internal winning combination storing area. When “1” is set in the bit, the corresponding symbol combination is displayed along the winning determination line.

持越役格納領域は、前述の抽籤の結果、ボーナスの作動に係る内部当籤役が決定されたときに格納される。持越役格納領域に格納されたボーナスの作動に係る内部当籤役(以下、持越役)は、対応する図柄の組合せが入賞判定ラインに表示されるまで、その内容がクリアされずに保持される構成となっている。そして、持越役格納領域に持越役が格納されている間は、前述の抽籤の結果にかかわらず、これが内部当籤役格納領域に格納される。   The carryover combination storage area is stored when the internal winning combination related to the bonus operation is determined as a result of the lottery described above. The internal winning combination (hereinafter referred to as the carryover combination) related to the operation of the bonus stored in the carryover combination storage area is retained without being cleared until the corresponding symbol combination is displayed on the winning determination line. It has become. And while the carryover combination is stored in the carryover combination storage area, it is stored in the internal winning combination storage area regardless of the result of the lottery described above.

作動中フラグ格納領域は、1バイトからなる作動中フラグを格納する。作動中フラグは、各ビットに対して固有のボーナスが割り当てられている。ビットに「1」が立っているとき、該当するボーナスの作動が行われている。尚、全ビットが「0」であるときの状態を一般遊技状態と定義する。   The operating flag storage area stores an operating flag consisting of 1 byte. The operating flag has a unique bonus assigned to each bit. When “1” is set in the bit, the corresponding bonus is activated. The state when all bits are “0” is defined as a general gaming state.

(遊技機:動作)
次に、遊技システムの動作をフローチャートを用いて説明する。
電源が投入されると、遊技機1が各種のプログラムを実行する。遊技機1においては、主制御回路71においてメインルーチン等のプログラムをメインCPU7111が実行することにより遊技を行うと共に、サブ制御回路72において演出ルーチン等のプログラムを実行することにより液晶表示装置54の演出画像の表示等を実施可能な状態になる。
(Game machine: Operation)
Next, the operation of the gaming system will be described using a flowchart.
When the power is turned on, the gaming machine 1 executes various programs. In the gaming machine 1, a game such as a main routine is executed in the main control circuit 71 by the main CPU 7111, and a program such as an effect routine is executed in the sub control circuit 72, thereby producing an effect of the liquid crystal display device 54. It becomes possible to display an image.

(遊技機1:主制御回路71:メインルーチン)
具体的には、主制御回路71においてメインルーチン等が実行されると、図18に示すようにパチスロに電源が投入されると、はじめに、初期化処理が行われる(S1)。次に、メインRAM7113における指定格納領域のクリアが行われる(S2)。例えば、内部当籤役格納領域や表示役格納領域等、1回の遊技ごとに消去が必要となる格納領域に格納されたデータがクリアされる。
(Game machine 1: main control circuit 71: main routine)
Specifically, when a main routine or the like is executed in the main control circuit 71, an initialization process is first performed when the pachislot is turned on as shown in FIG. 18 (S1). Next, the designated storage area in the main RAM 7113 is cleared (S2). For example, data stored in a storage area that needs to be erased for each game, such as an internal winning combination storage area or a display combination storage area, is cleared.

次に、メダル受付・スタートチェック処理が行われる(S3)。この処理では、メダルセンサやスタートスイッチの入力のチェック等が行われる。   Next, a medal acceptance / start check process is performed (S3). In this process, the medal sensor and start switch input are checked.

次に、乱数値が抽出され、メインRAM7113に設けられた乱数値格納領域に格納される(S4)。次に、内部抽籤処理が行われる(S5)。この処理では、乱数値に基づいた抽籤により内部当籤役の決定が行われる。次に、スタートコマンドがサブ制御回路72に対して送信される(S6)。スタートコマンドは、内部当籤役等を特定するパラメータを含んで構成される。尚、スタートコマンド等の各種のコマンドは、通信用LSIT1の処理データであり、一時的にメインRAM7113のコマンド領域に格納された後、一定の周期(1.1173msec)で実行される割込処理(図20)をトリガーとして送信される。   Next, a random value is extracted and stored in a random value storage area provided in the main RAM 7113 (S4). Next, an internal lottery process is performed (S5). In this process, the internal winning combination is determined by lottery based on a random value. Next, a start command is transmitted to the sub-control circuit 72 (S6). The start command includes a parameter for specifying an internal winning combination. Note that various commands such as a start command are processing data of the communication LSIT1, and are temporarily stored in the command area of the main RAM 7113 and then executed at a constant cycle (1.1173 msec) ( 20) is transmitted as a trigger.

次に、全メインリールの回転開始が要求される(S7)。尚、全メインリールの回転開始が要求されると、一定の周期(1.1173msec)で実行される割込処理によってステッピングモータの駆動が制御され、各リールの回転が開始される。   Next, the start of rotation of all main reels is requested (S7). When the start of rotation of all the main reels is requested, the driving of the stepping motor is controlled by an interrupt process executed at a constant cycle (1.1173 msec), and rotation of each reel is started.

次に、リール停止制御処理が行われる(S8)。この処理では、ストップスイッチ731L・731C・731Rの入力のチェックが行われ、ストップボタン59a・59b・59cが押されたタイミングと内部当籤役とに基づいて該当リール53a・53b・53cの回転が停止される。   Next, a reel stop control process is performed (S8). In this process, input of the stop switches 731L, 731C, and 731R is checked, and the rotation of the corresponding reels 53a, 53b, and 53c is stopped based on the timing when the stop buttons 59a, 59b, and 59c are pressed and the internal winning combination. Is done.

次に、入賞判定ラインに沿って表示された図柄の組合せが検索され、その結果に基づいて払出枚数等が決定される(S9)。検索の結果、入賞判定ラインに沿って表示された図柄の組合せが図柄組合せテーブルにより規定されている図柄の組合せと一致する場合、対応する表示役及び払出枚数が決定される。次に、表示コマンドがサブ制御回路72に対して送信される(S10)。表示コマンドは、表示役や払出枚数等を特定するパラメータを含んで構成される。   Next, the combination of symbols displayed along the winning determination line is searched, and the payout number and the like are determined based on the result (S9). As a result of the search, if the symbol combination displayed along the winning determination line matches the symbol combination defined by the symbol combination table, the corresponding display combination and the number of payouts are determined. Next, a display command is transmitted to the sub-control circuit 72 (S10). The display command includes parameters that specify the display combination, the number of payouts, and the like.

次に、メダル払出処理が行われる(S11)。決定された払出枚数に基づいて、ホッパーの駆動やクレジット枚数の更新が行われる。次に、払出枚数に基づいて、ボーナス終了枚数カウンタが更新される(S12)。払出枚数として決定された数値がボーナス終了枚数カウンタから減算される。   Next, a medal payout process is performed (S11). Based on the determined payout number, the hopper is driven and the credit number is updated. Next, the bonus end number counter is updated based on the payout number (S12). The numerical value determined as the payout number is subtracted from the bonus end number counter.

次に、ボーナス作動中フラグがオンであるか否かが判別される(S13)。ボーナス作動中フラグがオンであると判別したときには、ボーナス終了チェック処理が行われる(S14)。ボーナスの終了契機を管理するための各種カウンタを参照して、ボーナスの作動を終了するか否かがチェックされる。   Next, it is determined whether or not the bonus operating flag is ON (S13). When it is determined that the bonus operating flag is on, bonus end check processing is performed (S14). It is checked whether or not to end the bonus operation with reference to various counters for managing the bonus end timing.

S14の後、又は、S13においてボーナス作動中フラグがオンではないと判別されたときには、ボーナス作動チェック処理が行われる(S15)。ボーナスの作動を開始するか否かがチェックされる。この処理が終了すると、S2に移る。   After S14 or when it is determined in S13 that the bonus operating flag is not on, bonus operation check processing is performed (S15). It is checked whether or not the bonus operation starts. When this process ends, the process proceeds to S2.

(遊技機1:主制御回路71:割込処理ルーチン)
次に、図19を参照して、メインCPUの制御による割込処理(1.1173msec)について説明する。はじめに、メインCPUは、レジスタの退避を行う(S161)。次に、メインCPUは、入力ポートチェック処理を行う(S162)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。また、入力ポートチェック処理でコマンドの存在が確認された場合は、そのコマンドがUART部7114にパラレル出力され、UART部7114から通信用LSIT33にシリアル出力される。そして、通信用LSIT33からサブ制御回路72の通信用LSIT34にシリアル送信される。
(Game machine 1: main control circuit 71: interrupt processing routine)
Next, an interrupt process (1.1173 msec) controlled by the main CPU will be described with reference to FIG. First, the main CPU saves the register (S161). Next, the main CPU performs an input port check process (S162). In this process, signals input from various switches such as a stop switch are checked. If the presence of a command is confirmed in the input port check process, the command is output in parallel to the UART unit 7114 and serially output from the UART unit 7114 to the communication LSIT 33. Then, it is serially transmitted from the communication LSIT 33 to the communication LSIT 34 of the sub-control circuit 72.

次に、メインCPUは、リール制御処理を行う(S163)。この処理では、全リールの回転開始が要求されたときに、各リールの回転を開始し、その後一定速度での回転を行うよう、ステッピングモータの駆動が制御される。また、滑り駒数が決定されたときは、該当リールの回転が滑り駒数分継続するのを待ってその回転の減速及び停止を行うよう、ステッピングモータの駆動が制御される。   Next, the main CPU performs a reel control process (S163). In this process, when the start of rotation of all the reels is requested, the driving of the stepping motor is controlled so that the rotation of each reel is started and then rotated at a constant speed. When the number of sliding pieces is determined, the driving of the stepping motor is controlled so that the rotation of the corresponding reel waits for the number of sliding pieces and the rotation is decelerated and stopped.

次に、メインCPUは、ランプ・7セグ駆動処理を行う(S164)。次に、メインCPUは、レジスタの復帰を行う(S165)。この処理が終了すると、割込処理を終了する。   Next, the main CPU performs a lamp and 7-segment driving process (S164). Next, the main CPU restores the register (S165). When this process ends, the interrupt process ends.

主制御回路のメインCPU7111により実行されるプログラムの内容についての説明は以上である。次に、図20を参照して、サブ制御回路72のサブCPU7211により実行されるプログラムの内容について説明する。   This completes the description of the contents of the program executed by the main CPU 7111 of the main control circuit. Next, the contents of a program executed by the sub CPU 7211 of the sub control circuit 72 will be described with reference to FIG.

(遊技機1:サブ制御回路72:主基板通信タスク)
先ず、サブ制御回路72のサブCPU7211は、主制御回路71から送信されたコマンドの受信チェックを行う(S301)。次に、サブCPU7211は、コマンドを受信した場合、そのコマンドの種別を抽出する(S302)。次に、前回とは異なるコマンドを受信したか否かが判定される(S303)。前回とは異なるコマンドを受信しなかったと判定した場合には(S303:NO)、S301に移る一方で、前回とは異なるコマンドを受信したと判別したときには、メッセージキューに格納し(S304)、S301に移る。
(Game machine 1: Sub control circuit 72: Main board communication task)
First, the sub CPU 7211 of the sub control circuit 72 checks reception of a command transmitted from the main control circuit 71 (S301). Next, when receiving a command, the sub CPU 7211 extracts the type of the command (S302). Next, it is determined whether or not a command different from the previous one has been received (S303). If it is determined that a command different from the previous command has not been received (S303: NO), the process proceeds to S301. On the other hand, if it is determined that a command different from the previous command has been received, the command is stored in the message queue (S304). Move on.

(遊技機1:サブ制御回路72:演出登録タスク)
次に、図21を参照して、サブCPU7211により行われる演出登録タスクについて説明する。先ず、サブCPU7211は、メッセージキューからメッセージを取り出す(S311)。次に、メッセージが有るか否かを判定される(S312)。メッセージは有ると判別された場合には(S312:YES)、メッセージから遊技情報を複写する(S313)。例えば、パラメータによって特定される、内部当籤役、回転が停止したリールの種別、表示役、作動中フラグ等といった各種データがサブRAM7213に設けられた格納領域に複写される。
(Game machine 1: Sub control circuit 72: Production registration task)
Next, an effect registration task performed by the sub CPU 7211 will be described with reference to FIG. First, the sub CPU 7211 takes out a message from the message queue (S311). Next, it is determined whether or not there is a message (S312). If it is determined that there is a message (S312: YES), game information is copied from the message (S313). For example, various data specified by parameters, such as an internal winning combination, a type of reel that has stopped rotating, a display combination, an operating flag, and the like are copied to a storage area provided in the sub RAM 7213.

次に、演出内容決定処理が行われる(S314)。この処理では、受信したコマンドの種別に応じて、演出内容の決定や演出データの登録等が行われる。   Next, effect content determination processing is performed (S314). In this process, depending on the type of the received command, the contents of the effect are determined and the effect data is registered.

S314の後、又は、S312においてメッセージは無かったと判定した場合には(S312:NO)、アニメーションデータの登録が行われる(S315)。次に、サウンドデータの登録が行われる(S316)。その後、ランプデータの登録が行われる(S317)。アニメーションデータの登録、サウンドデータの登録及びランプデータの登録は、演出内容決定処理において登録された演出データに基づいて行われる。この処理が終了すると、S311に移る。   After S314 or when it is determined that there is no message in S312 (S312: NO), animation data is registered (S315). Next, sound data is registered (S316). Thereafter, registration of lamp data is performed (S317). The registration of the animation data, the registration of the sound data, and the registration of the ramp data are performed based on the effect data registered in the effect content determination process. When this process ends, the process proceeds to S311.

(遊技機1:主制御回路71:ホスト側データ送信処理ルーチン)
主制御回路71からサブ制御回路72に対するコマンドの送信は、図22のホスト側データ送信処理ルーチンが一定の周期(1.1173msec)で実行される割込処理(図20)をトリガーとして実行されることにより行われる。即ち、本ルーチンが実行されると、処理データであるコマンドが読み出された後(S101)、UART部7114と通信用LSIT33のUART部T11とがハードウエアフロー制御によるハンドシェイク状態で接続されていることから、通信用LSIT33のUART部T11が受信可能な状態であるか否かが判定される(S102)。
(Game machine 1: main control circuit 71: host side data transmission processing routine)
Transmission of a command from the main control circuit 71 to the sub control circuit 72 is executed by using an interrupt process (FIG. 20) in which the host-side data transmission process routine of FIG. 22 is executed at a constant cycle (1.1173 msec) as a trigger. Is done. That is, when this routine is executed, after the command as processing data is read (S101), the UART unit 7114 and the UART unit T11 of the communication LSIT 33 are connected in a handshake state by hardware flow control. Therefore, it is determined whether or not the UART unit T11 of the communication LSIT 33 is in a receivable state (S102).

UART部T11が受信可能でない場合は(S102:NO)、S102が再実行されることによって、読み出したコマンドの8ビット分が処理データとして38400bpsで送信される(S104)。この後、ストップビットが送信される(S105)。この後、全データの送信、即ち、コマンドの送信が完了したか否かが判定される(S106)。全データの送信が完了していなければ(S106:NO)、S102から再実行される一方、全データの送信が完了すれば(S106:YES)、コマンドの送信が完了したとして本ルーチンが終了される。尚、コマンドからなる処理データは、暗号化前の平文である。   If the UART unit T11 is not receivable (S102: NO), S102 is re-executed to transmit 8 bits of the read command as processing data at 38400 bps (S104). Thereafter, a stop bit is transmitted (S105). Thereafter, it is determined whether transmission of all data, that is, transmission of the command is completed (S106). If transmission of all data has not been completed (S106: NO), the process is re-executed from S102. On the other hand, if transmission of all data has been completed (S106: YES), this routine is terminated assuming that transmission of the command has been completed. The Note that the processing data consisting of commands is plaintext before encryption.

(UART部T11:UART処理ルーチン)
通信用LSIT1(通信用LSIT33等)におけるUART部T11は、UART処理ルーチンを実行している。即ち、図23に示すように、スレーブ動作であるか否かが判定され(S111)、スレーブ動作でなければ(S111:NO)、続いて、マスタ動作であるか否かが判定される(S112)。マスタ動作でなければ(S112:NO)、S111から再実行され、いずれか動作になるまで待機状態とされる。スレーブ動作である場合には(S111:YES)、続いて、データを受信したか否かが判定される(S114)。データを受信しなければ(S114:NO)、S114が再実行されて待機状態となる。データを受信した場合には(S114:YES)、データを8ビット単位で受信し、ワーク用のSRAM部T20に記憶する(S115)。尚、8ビット単位の受信は、スタートビット及びストップビットの検出により行われる。そして、全データの受信を完了したか否かが判定され(S116)、全データを受信していなければ(S116:NO)、S114から再実行される。そして、全データを受信すれば(S116:YES)、本ルーチンが終了される。
(UART part T11: UART processing routine)
The UART unit T11 in the communication LSIT1 (communication LSIT33 or the like) executes a UART processing routine. That is, as shown in FIG. 23, it is determined whether or not the operation is a slave operation (S111). If the operation is not a slave operation (S111: NO), it is determined whether or not the operation is a master operation (S112). ). If it is not a master operation (S112: NO), the process is re-executed from S111 and is in a standby state until any operation is performed. If the operation is a slave operation (S111: YES), it is subsequently determined whether or not data has been received (S114). If no data is received (S114: NO), S114 is re-executed to enter a standby state. When data is received (S114: YES), the data is received in units of 8 bits and stored in the work SRAM unit T20 (S115). Note that reception in units of 8 bits is performed by detecting a start bit and a stop bit. Then, it is determined whether or not the reception of all data has been completed (S116). If all the data has not been received (S116: NO), the process is re-executed from S114. If all the data has been received (S116: YES), this routine ends.

また、マスタ動作である場合には(S112:YES)、UARTマスタ動作処理が実行される(S113)。即ち、図24に示すように、データ送信条件が成立したか否かが判定される(S121)。例えば、データ送信先となるスレーブ側のデータ受信が可能になり、且つ、データの復号化が完了した場合のように、データ送信条件が成立した場合は(S121:YES)、先ず、スタートビットデータが送信され(S122)、その後、暗号化されたデータがワーク用のSRAM部T20から8ビット単位で読み出されて38400bpsで送信される(S123)。この後、パリティビットデータが送信され(S124)、ストップビットデータが送信される(S125)。この後、全データの送信が完了したか否かが判定され(S126)、完了していなければ(S126:NO)、S122から再実行される。一方、全データの送信を完了すれば(S126:YES)、本ルーチンが終了される。   If the operation is a master operation (S112: YES), a UART master operation process is executed (S113). That is, as shown in FIG. 24, it is determined whether or not the data transmission condition is satisfied (S121). For example, if data transmission conditions are satisfied (S121: YES), such as when data reception on the slave side that is a data transmission destination is possible and data decoding is completed, first, start bit data Is transmitted (S122), and then the encrypted data is read from the work SRAM unit T20 in units of 8 bits and transmitted at 38400 bps (S123). Thereafter, parity bit data is transmitted (S124), and stop bit data is transmitted (S125). Thereafter, it is determined whether or not the transmission of all data has been completed (S126). If not completed (S126: NO), the process is re-executed from S122. On the other hand, if transmission of all data is completed (S126: YES), this routine is terminated.

(SPI1部T12・SPI2部T13:SPI処理ルーチン)
通信用LSIT1(通信用LSIT33等)におけるSPI1部T12及びSPI2部T13は、図25に示すように、SPI処理ルーチンを実行している。即ち、スレーブ動作であるか否かが判定され(S131)、スレーブ動作でなければ(S131:NO)、続いて、マスタ動作であるか否かが判定される(S132)。マスタ動作でなければ(S132:NO)、S131から再実行され、いずれか動作になるまで待機状態とされる。スレーブ動作である場合には(S131:YES)、続いて、スレーブとして選択されたか否かが判定される(S134)。スレーブとして選択されなければ(S134:NO)、本ルーチンが終了される。
(SPI1 part T12 / SPI2 part T13: SPI processing routine)
As shown in FIG. 25, the SPI1 unit T12 and the SPI2 unit T13 in the communication LSIT1 (communication LSIT33 etc.) execute an SPI processing routine. That is, it is determined whether or not it is a slave operation (S131). If it is not a slave operation (S131: NO), it is subsequently determined whether or not it is a master operation (S132). If it is not the master operation (S132: NO), the process is re-executed from S131, and is in a standby state until any operation is performed. If the operation is a slave operation (S131: YES), it is subsequently determined whether or not it is selected as a slave (S134). If it is not selected as a slave (S134: NO), this routine is terminated.

一方、スレーブとして選択された場合には(S134:YES)、データを受信したか否かが判定される(S135)。データを受信しなければ(S135:NO)、S135が再実行されて待機状態となる。データを受信した場合には(S135:YES)、データを8ビット単位で受信し、ワーク用のSRAM部T20に記憶する(S136)。そして、全データの受信を完了したか否かが判定され(S137)、全データを受信していなければ(S137:NO)、S135から再実行される。そして、全データを受信すれば(S137:YES)、本ルーチンが終了される。   On the other hand, when the slave is selected (S134: YES), it is determined whether or not data has been received (S135). If no data is received (S135: NO), S135 is re-executed to enter a standby state. When the data is received (S135: YES), the data is received in units of 8 bits and stored in the work SRAM unit T20 (S136). Then, it is determined whether or not reception of all data has been completed (S137). If all data has not been received (S137: NO), the process is re-executed from S135. If all data is received (S137: YES), this routine is terminated.

また、マスタ動作である場合には(S132:YES)、SPIマスタ動作処理が実行される(S133)。即ち、図26に示すように、データ送信条件が成立したか否かが判定される(S141)。データ送信条件が成立した場合は(S141:YES)、先ず、スレーブが選択される(S142)。この後、データが25600bpsで送信される(S143)。この後、全データの送信が完了したか否かが判定され(S144)、完了していなければ(S144:NO)、S142から再実行される。一方、全データの送信を完了すれば(S144:YES)、本ルーチンが終了される。   If the operation is a master operation (S132: YES), an SPI master operation process is executed (S133). That is, as shown in FIG. 26, it is determined whether or not the data transmission condition is satisfied (S141). If the data transmission condition is satisfied (S141: YES), first, a slave is selected (S142). Thereafter, the data is transmitted at 25600 bps (S143). Thereafter, it is determined whether or not the transmission of all data has been completed (S144). If it has not been completed (S144: NO), the process is re-executed from S142. On the other hand, if transmission of all data is completed (S144: YES), this routine is terminated.

(AES部T21:暗号・復号処理ルーチン)
通信用LSIT1(通信用LSIT33等)におけるAES部T21は、図27に示すように、暗号・復号処理ルーチンを実行している。即ち、先ず、ワーク用のSRAM部T20において、所定量のデータが記憶されたか否かが判定され(S151)、記憶されていなければ(S151:NO)、S151が再実行されることによって、待機状態にされる。
(AES unit T21: encryption / decryption processing routine)
As shown in FIG. 27, the AES unit T21 in the communication LSIT1 (communication LSIT33 or the like) executes an encryption / decryption processing routine. That is, first, it is determined whether or not a predetermined amount of data is stored in the work SRAM unit T20 (S151). If not stored (S151: NO), S151 is re-executed to wait. Put into state.

一方、所定量のデータが記憶された場合は(S151:YES)、続いて、データが暗号化データであるか否かが判定される(S152)。暗号化データでなければ(S152:NO)、平文のデータに対して暗号化する暗号処理が実行された後(S153)、本ルーチンが終了される。   On the other hand, when a predetermined amount of data is stored (S151: YES), it is subsequently determined whether the data is encrypted data (S152). If it is not encrypted data (S152: NO), encryption processing for encrypting plaintext data is executed (S153), and then this routine is terminated.

一方、暗号化データであれば(S152:YES)、SRAM部T20において、暗号文のデータに対して復号化する復号処理が実行される(S154)。この後、I2C送信可能状態であるか否かが判定される(S155)。I2C送信可能状態でなければ(S155:NO)、S155の再実行により待機状態にされ、I2C送信可能状態であれば(S155:YES)、復号化されたデータがSRAM部T20から通信用のバッファであるSRAM部T18に転送された後(S156)、本ルーチンが終了される。   On the other hand, if it is encrypted data (S152: YES), a decryption process for decrypting the ciphertext data is executed in the SRAM unit T20 (S154). Thereafter, it is determined whether or not the I2C transmission is possible (S155). If it is not in the I2C transmission enabled state (S155: NO), it is put into a standby state by re-execution of S155. If it is in the I2C transmission enabled state (S155: YES), the decrypted data is transferred from the SRAM unit T20 to the communication buffer. (S156), this routine is terminated.

(DMAC部T17:DMAC処理ルーチン)
通信用LSIT1(通信用LSIT33等)におけるDMAC部T17は、図28に示すように、DMAC処理ルーチンを実行している。即ち、先ず、データ送信条件が成立したか否かが判定される(S161)。条件が成立しなければ(S161:NO)、S161が再実行されて待機状態にされる。一方、条件が成立した場合には(S161:YES)、転送先のスレーブが決定された後(S162)、I2C部T16に転送先(スレーブ)が出力される(S163)。この後、I2C部T16に16バイト単位でSRAM部T18のデータが出力され(S164)る。そして、全データの出力が完了したか否かが判定され(S165)、完了していなければ(S165:NO)、S164から再実行される。そして、全データの出力が完了した場合に(S165:YES)、本ルーチンが終了される。
(DMAC part T17: DMAC processing routine)
The DMAC unit T17 in the communication LSIT1 (communication LSIT33 etc.) executes a DMAC processing routine as shown in FIG. That is, first, it is determined whether or not a data transmission condition is satisfied (S161). If the condition is not satisfied (S161: NO), S161 is re-executed to enter a standby state. On the other hand, if the condition is satisfied (S161: YES), after the transfer destination slave is determined (S162), the transfer destination (slave) is output to the I2C unit T16 (S163). Thereafter, the data of the SRAM unit T18 is output to the I2C unit T16 in units of 16 bytes (S164). Then, it is determined whether or not the output of all data has been completed (S165). If it has not been completed (S165: NO), the process is re-executed from S164. When the output of all data is completed (S165: YES), this routine is terminated.

(I2C部T16:I2C処理ルーチン)
通信用LSIT1(通信用LSIT33等)におけるI2C部T16は、図29に示すように、I2C処理ルーチンを実行している。即ち、先ず、DMAC部T17から転送先データを受信したか否かが判定される(S171)。受信しなければ(S171:NO)、S171が再実行されて待機状態にされる。一方、転送先データを受信した場合は(S171:YES)、転送先のスレーブが選択された後(S172)、DMAC部T17によるデータ送信が最大(MAX)1Mbpsで行われる(S173)。この後、送信が完了したか否かが判定され(S174)、送信が完了していなれば(S174:NO)、S172から再実行される。一方、送信が完了していれば(S174:YES)、スレーブの選択が解除された後(S175)、本ルーチンが終了される。
(I2C unit T16: I2C processing routine)
The I2C unit T16 in the communication LSIT1 (communication LSIT33 or the like) executes an I2C processing routine as shown in FIG. That is, first, it is determined whether transfer destination data has been received from the DMAC unit T17 (S171). If not received (S171: NO), S171 is re-executed to enter a standby state. On the other hand, when the transfer destination data is received (S171: YES), after the transfer destination slave is selected (S172), data transmission by the DMAC unit T17 is performed at the maximum (MAX) 1 Mbps (S173). Thereafter, it is determined whether or not the transmission is completed (S174). If the transmission is not completed (S174: NO), the process is re-executed from S172. On the other hand, if the transmission has been completed (S174: YES), the slave is deselected (S175), and then this routine is terminated.

以上、本発明の実施形態を説明したが、具体例を例示したに過ぎず、特に本発明を限定するものではなく、具体的構成などは、適宜設計変更可能である。また、発明の実施の形態に記載された、作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、本実施の形態に記載されたものに限定されるものではない。   The embodiment of the present invention has been described above, but only specific examples are illustrated, and the present invention is not particularly limited, and the specific configuration and the like can be appropriately changed in design. Further, the actions and effects described in the embodiments of the present invention only list the most preferable actions and effects resulting from the present invention, and the actions and effects according to the present invention are described in the present embodiments. It is not limited to things.

(通信用LSIの変形例による通信システム及び遊技機)
以上の説明においては、図4の通信用LSIT1間に無線通信機構M6を配置することにより無線通信を行う通信システム及び遊技機について説明したが、これに限定されるものではなく、図30に示すように、無線通信を行う無線通信部M91を備えた通信用LSIM9により無線通信を行うものであってもよい。
(Communication system and gaming machine according to a modification of communication LSI)
In the above description, the communication system and the gaming machine that perform wireless communication by disposing the wireless communication mechanism M6 between the communication LSIT1 of FIG. 4 are not limited to this, but are shown in FIG. As described above, wireless communication may be performed by the communication LSI M9 including the wireless communication unit M91 that performs wireless communication.

通信用LSIM9は、処理データを受信する受信部T2と、受信部T2で受信された処理データを暗号化する暗号部T3と、暗号部T3で暗号化された処理データを無線送信すると共に、外部から無線送信された処理データを受信する無線通信部M91とを有している。その他の構成は、図4の通信用LSIT1と同一である。   The communication LSI M9 wirelessly transmits the reception unit T2 that receives the processing data, the encryption unit T3 that encrypts the processing data received by the reception unit T2, and the processing data encrypted by the encryption unit T3. Wireless communication unit M91 that receives processing data wirelessly transmitted from the wireless communication unit M91. Other configurations are the same as those of the communication LSIT1 in FIG.

無線通信部M91は、上述の『TransferJet』による近接無線通信機能を有している。尚、無線通信部M91は、『TransferJet』の近接無線通信機能に限定されるものではなく、他の近接無線通信機能で無線通信を行うものでもよいし、放射電磁界を用いた無線通信機能を有していてもよい。さらに、無線通信部M91は、放射電磁界を用いた無線通信機能に加えて、近接無線通信機能を実現するように、図2の受信許可部M24による受信許可機能を有してもよい。この場合には、図5等の通信システムにおいて無線通信機構M6を不要にしながら無線通信を行うことができる。   The wireless communication unit M91 has a proximity wireless communication function based on the above-described “TransferJet”. Note that the wireless communication unit M91 is not limited to the proximity wireless communication function of “TransferJet”, and may be a wireless communication function using another proximity wireless communication function or a wireless communication function using a radiated electromagnetic field. You may have. Further, the wireless communication unit M91 may have a reception permission function by the reception permission unit M24 of FIG. 2 so as to realize the proximity wireless communication function in addition to the wireless communication function using the radiated electromagnetic field. In this case, wireless communication can be performed without using the wireless communication mechanism M6 in the communication system of FIG.

上記のように構成された通信用LSIM9によれば、図4の通信用LSIT1と同様に、受信した処理データを暗号化して送信するため、通信用LSIM9に処理データを出力する制御基板側での暗号化処理が不要になる。これにより、暗号化に伴う制御基板の処理負担を増大させることはない。さらに、処理データが暗号化された状態で送信されることによって、送信途中における秘匿が確保されるため、送信途中の処理データを盗み取って内容を読み取ることによる不正行為を防止することができる。この結果、制御基板側の負担を増大させることなく不正行為の防止を図ることができる。さらに、通信用LSIM9は、暗号化された処理データが無線通信部M91から無線送信されることによって、無線送信用の図3の無線通信機構M6を別個に設ける作業やスペース、部品を削減することができる。   According to the communication LSI M9 configured as described above, similarly to the communication LSI T1 in FIG. 4, since the received processing data is encrypted and transmitted, the processing board outputs the processing data to the communication LSI M9. Encryption processing is unnecessary. As a result, the processing burden on the control board accompanying encryption is not increased. Furthermore, since the processing data is transmitted in an encrypted state, secrecy is ensured during transmission, and therefore it is possible to prevent an illegal act by stealing the processing data during transmission and reading the contents. As a result, fraud can be prevented without increasing the burden on the control board. Further, the communication LSI M9 reduces the work, space, and parts of separately providing the wireless communication mechanism M6 of FIG. 3 for wireless transmission by wirelessly transmitting the encrypted processing data from the wireless communication unit M91. Can do.

また、無線通信部M91は、外部から無線送信された処理データの受信信号強度が所定値以上である場合に、この処理データの受信を許可する受信許可部を有している。これにより、受信信号強度が所定値以上でないと、受信許可部が無線信号により送信された処理データの受信を許可しないため、一対の通信用LSIM9・M9間の距離により無線通信の許可と不許可とを切替えることができる。これにより、一方の通信用LSIM9が制御基板から取り外されたり、この通信用LSIM9が制御基板と共に取り外された場合に、処理データの通信を行えなくすることによって、処理データの不正取得を困難にすることができる。   In addition, the wireless communication unit M91 includes a reception permission unit that permits reception of processing data when the received signal strength of processing data wirelessly transmitted from the outside is equal to or greater than a predetermined value. Thus, if the received signal strength is not greater than or equal to a predetermined value, the reception permission unit does not permit the reception of the processing data transmitted by the wireless signal, so that wireless communication is permitted or not permitted depending on the distance between the pair of communication LSIs M9 and M9 And can be switched. As a result, when one communication LSI M9 is removed from the control board or when this communication LSI M9 is removed together with the control board, it becomes difficult to illegally obtain the processing data by disabling communication of the processing data. be able to.

上述した詳細な説明は、コンピュータで実行される処理を含むものである。以上での説明及び表現は、当業者が最も効率的に理解することを目的として記載している。本明細書では、1の結果を導き出すために用いられる各ステップは、自己矛盾がない処理として理解されるべきである。また、各ステップでは、電気的又は磁気的な信号の送受信、記録等が行われる。各ステップにおける処理では、このような信号を、ビット、値、シンボル、文字、用語、数字等で表現しているが、これらは単に説明上便利であるために用いたものであることに留意する必要がある。また、各ステップにおける処理は、人間の行動と共通する表現で記載される場合があるが、本明細書で説明する処理は、原則的に各種の装置により実行されるものである。また、各ステップを行うために要求されるその他の構成は、以上の説明から自明になるものである。   The above detailed description includes processing executed by a computer. The above explanations and expressions are given for the purpose of enabling those skilled in the art to understand the most efficiently. In this specification, each step used to derive one result should be understood as a self-consistent process. In each step, transmission / reception, recording, and the like of electrical or magnetic signals are performed. In the processing in each step, such a signal is expressed by bits, values, symbols, characters, terms, numbers, etc., but these are used only for convenience of explanation. There is a need. In addition, the processing in each step may be described in an expression common to human behavior, but the processing described in this specification is executed by various devices in principle. Further, other configurations required for performing each step will be apparent from the above description.

1 遊技機
3 ホールコンピュータ
11 主基板
12 サブ側基板
14 外部集中端子板
T1 通信用LSI
T2 受信部
T3 暗号部
T4 送信部
T11 UART部
T12 SPI1部
T13 SPI2部
T14 リロードタイマ部
T15 クロック・リセット制御部
T16 I2C部
T17 DMAC部
T18 SRAM部
T19 バス
T20 SRAM部
T21 AES部
T22 不揮発性メモリ部
M1 筐体側制御基板
M2 前扉側制御基板
M3 制御装置
M4 第1無線通信部
M5 第2無線通信部
M6 無線通信機構
M7 無線通信機構
M8 無線通信機構
M9 通信用LSI
M24 受信許可部
M31 筐体
M32 前扉
1 gaming machine 3 hall computer 11 main board 12 sub-side board 14 external concentrated terminal board T1 communication LSI
T2 Reception unit T3 Encryption unit T4 Transmission unit T11 UART unit T12 SPI1 unit T13 SPI2 unit T14 Reload timer unit T15 Clock / reset control unit T16 I2C unit T17 DMAC unit T18 SRAM unit T19 Bus T20 SRAM unit T21 AES unit T22 Non-volatile memory unit M1 Case side control board M2 Front door side control board M3 Control device M4 First wireless communication unit M5 Second wireless communication part M6 Wireless communication mechanism M7 Wireless communication mechanism M8 Wireless communication mechanism M9 Communication LSI
M24 Reception permission part M31 Case M32 Front door

Claims (4)

筐体側制御基板が設けられた筐体と、前記筐体に開閉可能に取付けられ、前扉側制御基板が設けられた前扉とを有した制御装置に備えられ、前記筐体側制御基板から前記前扉側制御基板への処理データの無線通信を行う通信システムであって、
前記筐体側制御基板は、
前記処理データを出力する筐体側制御回路と、
前記筐体側制御回路からの処理データを暗号化する暗号部を備えた筐体側通信用LSIと、
前記筐体側通信用LSIにおいて暗号化された処理データを無線信号の信号形態で外部に送信する筐体側無線通信部とを有しており、
前記前扉側制御基板は、
前記筐体側無線通信部から送信された前記処理データの無線信号を受信する前扉側無線通信部と、
前記前扉側無線通信部で受信された前記処理データを復号化する復号部を備えた前扉側通信用LSIと、
前記復号部において復号化された前記処理データに基づいて前扉側制御処理を実行する前扉側制御回路とを有しており、
前記筐体側無線通信部及び前記前扉側無線通信部は、前記前扉が閉状態の場合にだけ前記前扉側通信用LSIを作動させることが可能な受信信号強度以上となるように設定されていることを特徴とする通信システム。
Provided in a control device having a casing provided with a casing-side control board, and a front door provided with a front door-side control board, which is attached to the casing so as to be openable and closable. A communication system for performing wireless communication of processing data to the front door side control board,
The housing-side control board is
A housing-side control circuit that outputs the processing data;
A housing-side communication LSI including an encryption unit that encrypts processing data from the housing-side control circuit;
A housing-side wireless communication unit that transmits processing data encrypted in the housing-side communication LSI to the outside in the form of a wireless signal;
The front door side control board is
A front door side wireless communication unit that receives a wireless signal of the processing data transmitted from the housing side wireless communication unit;
Front door side communication LSI comprising a decoding unit for decoding the processing data received by the front door side wireless communication unit;
A front door side control circuit that executes front door side control processing based on the processing data decoded in the decoding unit,
The casing-side wireless communication unit and the front door-side wireless communication unit are set to have a received signal strength or higher that can operate the front door-side communication LSI only when the front door is closed. A communication system.
前記筐体側通信用LSIは、
前記処理データを受信する受信部と、前記受信部で受信した受信データが平文である場合、当該処理データを暗号化する前記暗号部と、前記受信部で受信した受信データが暗号文である場合、当該処理データを復号化する復号部と、前記暗号部で暗号化された処理データ及び前記復号部で復号化された処理データを送信する送信部とを有しており、
前記前扉側通信用LSIは、
前記処理データを受信する受信部と、前記受信部で受信した受信データが平文である場合、当該処理データを暗号化する暗号部と、前記受信部で受信した受信データが暗号文である場合、当該処理データを復号化する前記復号部と、前記暗号部で暗号化された処理データ及び前記復号部で復号化された処理データを送信する送信部とを有していることを特徴とする請求項1に記載の通信システム。
The housing side communication LSI is:
When the reception unit that receives the processing data and the reception data received by the reception unit are plaintext, the encryption unit that encrypts the processing data, and the reception data received by the reception unit is ciphertext A decrypting unit that decrypts the processing data, and a transmission unit that transmits the processing data encrypted by the encryption unit and the processing data decrypted by the decryption unit,
The front door side communication LSI is:
When the reception unit that receives the processing data and the reception data received by the reception unit are plaintext, the encryption unit that encrypts the processing data, and the reception data received by the reception unit are ciphertext, The decryption unit that decrypts the processing data, and the transmission unit that transmits the processing data encrypted by the encryption unit and the processing data decrypted by the decryption unit. Item 12. The communication system according to Item 1.
さらに、前記前扉側無線通信部と前記前扉側通信用LSIとの間に配置され、前記前扉側無線通信部で受信された前記処理データの受信信号強度が所定値以上である場合にだけ、前記前扉側無線通信部と前記前扉側通信用LSIとを接続状態にする受信許可部を有することを特徴とする請求項1又は2に記載の通信システム。   Furthermore, when the received signal strength of the processing data that is disposed between the front door side wireless communication unit and the front door side communication LSI and is received by the front door side wireless communication unit is a predetermined value or more. The communication system according to claim 1, further comprising a reception permission unit that connects the front door side wireless communication unit and the front door side communication LSI. 請求項1乃至3の何れか1項に記載の通信システムを備えたことを特徴とする遊技機。   A gaming machine comprising the communication system according to any one of claims 1 to 3.
JP2012240653A 2012-10-31 2012-10-31 Communication system and game machine Active JP5730267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240653A JP5730267B2 (en) 2012-10-31 2012-10-31 Communication system and game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240653A JP5730267B2 (en) 2012-10-31 2012-10-31 Communication system and game machine

Publications (2)

Publication Number Publication Date
JP2014087565A true JP2014087565A (en) 2014-05-15
JP5730267B2 JP5730267B2 (en) 2015-06-03

Family

ID=50790047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240653A Active JP5730267B2 (en) 2012-10-31 2012-10-31 Communication system and game machine

Country Status (1)

Country Link
JP (1) JP5730267B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125900A (en) * 2017-01-30 2018-08-09 株式会社東芝 Electrical apparatus system
JP2019011732A (en) * 2017-06-30 2019-01-24 株式会社荏原製作所 Water supply device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193230A (en) * 1987-10-02 1989-04-12 Nippon Telegr & Teleph Corp <Ntt> System for sharing variable secret information
JP2002185447A (en) * 2000-12-18 2002-06-28 Toshiba Corp Secret data processor and its electronic components
JP2002224274A (en) * 2001-02-06 2002-08-13 Olympia:Kk Electrical connection structure for game machine
JP2004024747A (en) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd Game machine
JP2004181144A (en) * 2002-12-06 2004-07-02 Omron Corp Game machine
JP2004188166A (en) * 2002-10-16 2004-07-08 Adachi Light Co Ltd Game machine
JP2004344482A (en) * 2003-05-23 2004-12-09 Aruze Corp Game machine
JP2005065864A (en) * 2003-08-21 2005-03-17 Toyomaru Industry Co Ltd Game machine
JP2006034660A (en) * 2004-07-28 2006-02-09 Olympia:Kk Game machine and fraudulent conduct prevention method of game machine and program

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193230A (en) * 1987-10-02 1989-04-12 Nippon Telegr & Teleph Corp <Ntt> System for sharing variable secret information
JP2002185447A (en) * 2000-12-18 2002-06-28 Toshiba Corp Secret data processor and its electronic components
JP2002224274A (en) * 2001-02-06 2002-08-13 Olympia:Kk Electrical connection structure for game machine
JP2004024747A (en) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd Game machine
JP2004188166A (en) * 2002-10-16 2004-07-08 Adachi Light Co Ltd Game machine
JP2004181144A (en) * 2002-12-06 2004-07-02 Omron Corp Game machine
JP2004344482A (en) * 2003-05-23 2004-12-09 Aruze Corp Game machine
JP2005065864A (en) * 2003-08-21 2005-03-17 Toyomaru Industry Co Ltd Game machine
JP2006034660A (en) * 2004-07-28 2006-02-09 Olympia:Kk Game machine and fraudulent conduct prevention method of game machine and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125900A (en) * 2017-01-30 2018-08-09 株式会社東芝 Electrical apparatus system
JP2019011732A (en) * 2017-06-30 2019-01-24 株式会社荏原製作所 Water supply device
JP7127967B2 (en) 2017-06-30 2022-08-30 株式会社荏原製作所 Water supply device

Also Published As

Publication number Publication date
JP5730267B2 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5483642B1 (en) Communication system, communication LSI and gaming machine
JP5730266B2 (en) Communication LSI and game machine
JP5730267B2 (en) Communication system and game machine
JP5730270B2 (en) Communication LSI and game machine
JP5376351B1 (en) Program and system for preventing fraud in gaming machine
JP5730269B2 (en) Communication LSI and game machine
JP5730268B2 (en) Communication LSI and game machine
JP5643800B2 (en) Communication system and game machine
JP5740016B2 (en) Game machine
JP5643801B2 (en) Communication LSI and game machine
JP2014241654A (en) Communication system
JP2014049845A (en) Communication lsi and game machine
JP6144526B2 (en) Game system
JP6031180B1 (en) Game machine
JP6080661B2 (en) GAME SYSTEM AND GAME SYSTEM CONTROL METHOD
JP6148889B2 (en) Game machine and game system
JP6080662B2 (en) Game system
JP6335359B2 (en) GAME SYSTEM AND GAME AREA MANAGEMENT DEVICE
JP6134560B2 (en) Game system
JP2017158697A (en) Game system
JP2017158695A (en) Game machine
JP6130190B2 (en) Game system
JP6130189B2 (en) GAME SYSTEM AND GAME AREA MANAGEMENT DEVICE
JP6075549B2 (en) Game machine
JP6058478B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150407

R150 Certificate of patent or registration of utility model

Ref document number: 5730267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250