JP2014079097A - Method of controlling series connection switch - Google Patents
Method of controlling series connection switch Download PDFInfo
- Publication number
- JP2014079097A JP2014079097A JP2012225587A JP2012225587A JP2014079097A JP 2014079097 A JP2014079097 A JP 2014079097A JP 2012225587 A JP2012225587 A JP 2012225587A JP 2012225587 A JP2012225587 A JP 2012225587A JP 2014079097 A JP2014079097 A JP 2014079097A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- voltage
- switching element
- connection switch
- series connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体スイッチング素子を２個以上直列に接続し、見かけ上の半導体スイッチング素子の耐圧を高くした直列接続スイッチに係り、特に、この直列接続スイッチの制御方法に関する。 The present invention relates to a series connection switch in which two or more semiconductor switching elements are connected in series to increase the apparent breakdown voltage of the semiconductor switching element, and more particularly to a method for controlling the series connection switch.
半導体電力変換装置を高電圧化する場合、半導体スイッチング素子の耐圧によって出力電圧が制限される。半導体スイッチング素子の耐圧には物理的な限界があり、例えば、ＩＧＢＴにおいては現在市販されている素子の限度が６５００Ｖ程度である。しかし、系統電圧にはより高い電圧が存在すること、半導体電力変換装置の効率を改善するため変圧器を使用せずに直接スイッチング動作をさせたいこと、などの理由により高耐圧の半導体スイッチング素子が求められている。 When increasing the voltage of the semiconductor power conversion device, the output voltage is limited by the breakdown voltage of the semiconductor switching element. The breakdown voltage of a semiconductor switching element has a physical limit. For example, in IGBT, the limit of the element currently marketed is about 6500V. However, a high voltage semiconductor switching element is used because of the fact that a higher voltage exists in the system voltage and that it is desired to perform a switching operation directly without using a transformer in order to improve the efficiency of the semiconductor power converter. It has been demanded.
半導体電力変換装置を高電圧化させるため、半導体スイッチング素子を２個以上直列に接続し同期制御させることにより、半導体スイッチング素子の見かけ上の耐圧を高める技術が従来から知られている。 In order to increase the voltage of a semiconductor power conversion device, a technique for increasing the apparent breakdown voltage of a semiconductor switching element by connecting two or more semiconductor switching elements in series and controlling them synchronously has been conventionally known.
図８は、半導体スイッチング素子を複数直列接続して１つのスイッチを構成した直列接続スイッチ２と、その直列接続スイッチ２の制御回路１と、を示すブロック図である。図８に示すように、制御回路１では、基準ゲート信号Ｇ0をゲート信号Ｇ1，Ｇ2に分割し、ゲートドライブ回路３ａ，３ｂにより半導体スイッチング素子ＳＷ1，ＳＷ2を同期してスイッチング制御する。このように、半導体スイッチング素子ＳＷ1，ＳＷ2を直列接続し、同期制御することで、各半導体スイッチング素子ＳＷ1，ＳＷ2に電圧が分担され、素子耐圧の不足を補うことができる。また、スイッチング損失を低下させられる場合がある。
FIG. 8 is a block diagram showing a
また、種々の５レベル電力変換回路が提案されている。例えば、図９は、特許文献１（ｆｉｇ４）に開示されている５レベル電力変換回路の一例を示す回路構成図である。図９に示す５レベル電力変換回路は、５レベル（２Ｅ，Ｅ，０，−Ｅ，−２Ｅ）の電圧出力が可能である。直列接続スイッチＳＡは、２つの半導体スイッチング素子Ｓ１，Ｓ２を直列接続して構成され、この半導体スイッチング素子Ｓ１，Ｓ２は同期制御される。同様に、直列接続スイッチＳＢは半導体スイッチング素子Ｓ７，Ｓ８，直列接続スイッチＳＣはＳ９，Ｓ１０，直列接続スイッチＳＤは半導体スイッチング素子Ｓ１１，Ｓ１２を直列接続して構成している。 Various five-level power conversion circuits have been proposed. For example, FIG. 9 is a circuit configuration diagram illustrating an example of a five-level power conversion circuit disclosed in Patent Document 1 (FIG. 4). The 5-level power conversion circuit shown in FIG. 9 can output voltage of 5 levels (2E, E, 0, −E, −2E). The series connection switch SA is configured by connecting two semiconductor switching elements S1 and S2 in series, and the semiconductor switching elements S1 and S2 are synchronously controlled. Similarly, the series connection switch SB is configured by connecting semiconductor switching elements S7 and S8, the series connection switch SC is configured by S9 and S10, and the series connection switch SD is configured by connecting semiconductor switching elements S11 and S12 in series.
この半導体スイッチング素子Ｓ１，Ｓ２，Ｓ７〜Ｓ１２を直列接続する理由は、他の半導体スイッチング素子Ｓ３〜Ｓ６のそれぞれにかかる電圧（Ｅ）に比べて、直列接続スイッチＳＡ，ＳＢ，ＳＣ，ＳＤにかかる最大電圧は２倍（２Ｅ）となり、同じ耐圧の半導体スイッチング素子を利用して構成すると、半導体スイッチング素子１つでは耐電圧が不足するためである。すなわち、通常、電源電圧Ｅに対して、半導体スイッチング素子の定格電圧はある程度マージンを取ったものが利用される。マージンを考慮して、半導体スイッチング素子にかかる最大電圧が実際の利用電圧よりも高い場合、複数の半導体スイッチング素子を直列に接続する。また、付随する効果として、コス トやスイッチングロスの低減が見込める場合もある。 The reason why the semiconductor switching elements S1, S2, S7 to S12 are connected in series is that the series connection switches SA, SB, SC, and SD are applied in comparison with the voltage (E) applied to each of the other semiconductor switching elements S3 to S6. This is because the maximum voltage is doubled (2E), and if a semiconductor switching element having the same breakdown voltage is used, the withstand voltage of one semiconductor switching element is insufficient. That is, normally, the rated voltage of the semiconductor switching element with a margin to some extent with respect to the power supply voltage E is used. In consideration of the margin, when the maximum voltage applied to the semiconductor switching element is higher than the actual use voltage, a plurality of semiconductor switching elements are connected in series. In addition, there are cases where cost and switching loss can be reduced as an accompanying effect.
直列接続した半導体スイッチング素子は動作を同期させる必要があるが、素子の特性，ゲートドライバの特性，信号遅延のバラツキ，主回路その他に発生する浮遊容量，寄生インダクタンスなどに起因して、直列接続した半導体スイッチング素子の動作が完全には同期しない。そのため、図１０に示すように電圧ＶCE1，ＶCE2（半導体スイッチング素子Ｓ１，Ｓ２のコレクタ−エミッタ間電圧）のアンバランスや、損失ＰOFF1，ＰOFF2，ＰON1，ＰON2のアンバランスが発生する。 It is necessary to synchronize the operation of semiconductor switching devices connected in series, but they are connected in series due to device characteristics, gate driver characteristics, signal delay variation, stray capacitance generated in the main circuit and others, and parasitic inductance. The operation of the semiconductor switching element is not completely synchronized. Therefore, voltage V CE1, V CE2 as shown in FIG. 10 (the collector of semiconductor switching element S1, S2 - emitter voltage) and unbalance, unbalance of losses P OFF1, P OFF2, P ON1 , P ON2 is generated To do.
半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2のアンバランスにより、半導体スイッチング素子に対して耐圧を超える電圧がかかり、半導体スイッチング素子が破壊に至る可能性がある。また、損失のアンバランスによっては、特定の半導体スイッチング素子の寿命が縮む恐れがある。 Due to the unbalance of the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2, a voltage exceeding the withstand voltage is applied to the semiconductor switching element, and the semiconductor switching element may be destroyed. In addition, depending on the loss imbalance, the life of a specific semiconductor switching element may be shortened.
上記の問題に対して、以下のように種々の方式が提案されている。
・半導体スイッチング素子にスナバ回路など電圧アンバランスを抑制する付属回路を追加する方式（特許文献２参照）
・半導体スイッチング素子それぞれのゲートとコレクタ（ドレイン）間に定電圧素子を接続し、過電圧時にその定電圧素子を介してゲートに電流を供給することによってゲートを制御して素子電圧をクランプする方式（特許文献３参照）
・半導体スイッチング素子それぞれの電圧を検出し、その電圧に基づいてそれぞれのゲート信号またはゲート電圧を制御することにより、過電圧の抑制や、スイッチングのタイミングを調整することで電圧のアンバランスを抑制する方式（特許文献４参照)。
Various methods have been proposed for the above problems as follows.
A method of adding an attached circuit that suppresses voltage imbalance, such as a snubber circuit, to a semiconductor switching element (see Patent Document 2)
A system that clamps the device voltage by controlling the gate by connecting a constant voltage device between the gate and collector (drain) of each semiconductor switching device and supplying current to the gate through the constant voltage device when overvoltage occurs ( (See Patent Document 3)
・ Semiconductor switching element voltage is detected, and each gate signal or gate voltage is controlled based on that voltage, thereby suppressing overvoltage and adjusting the switching timing to suppress voltage imbalance. (See Patent Document 4).
これらの方式はいずれも、半導体スイッチング素子とそのゲートドライブ回路に対して、電圧・電流検出回路や受動素子で構成されるバランス均衡回路など付属の回路が必要になり、またゲートドライブ回路の信号制御に高速な演算を加える必要が生じる。そのため、回路の大型化，コストの上昇等の問題が生じる。 Both of these methods require an attached circuit, such as a voltage / current detection circuit and a balanced circuit composed of passive elements, for the semiconductor switching element and its gate drive circuit, and signal control of the gate drive circuit. It is necessary to add a high-speed operation to. Therefore, problems such as an increase in circuit size and an increase in cost occur.
図１１は、５レベル電力変換回路の他例を示す回路構成図である。図１１に示す回路構成の場合、直列接続スイッチにかかる電圧は、図９に示す５レベル電力変換回路と異なる。 FIG. 11 is a circuit configuration diagram showing another example of the five-level power conversion circuit. In the case of the circuit configuration shown in FIG. 11, the voltage applied to the series connection switch is different from that of the 5-level power conversion circuit shown in FIG.
図９に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢ，ＳＣ，ＳＤにかかる電圧が常に２Ｅとなるため、２Ｅの電圧をスイッチングすることになる。一方、図１１に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢにかかる電圧はＥまたは２Ｅとなり、かつ、ＰＷＭ制御を行うと、スイッチングが必要な期間（オン，オフの変化が行われる期間）では、常にＥの電圧がかかることが分かっている。 In the five-level power conversion circuit shown in FIG. 9, since the voltage applied to the series connection switches SA, SB, SC, SD is always 2E, the voltage of 2E is switched. On the other hand, in the five-level power conversion circuit shown in FIG. 11, the voltage applied to the series-connected switches SA and SB is E or 2E, and when PWM control is performed, a period during which switching is required (on and off changes). It is known that a voltage of E is always applied in (period).
このような回路においても、従来の図８に示すように半導体スイッチング素子の同期制御を行うと、電圧のアンバランスや損失のアンバランスが生じるため、従来と同様の直列接続スイッチング制御および制御回路や補助回路が必要となる。 Even in such a circuit, as shown in FIG. 8, when the semiconductor switching element is synchronously controlled, voltage unbalance and loss unbalance are generated. An auxiliary circuit is required.
以上示したように、直列接続スイッチにおける損失のアンバランスを抑制すると共に、回路の小型化，コストの低減を図った直列接続スイッチの制御方法を提供することが課題となる。 As described above, it is an object to provide a control method for a series connection switch that suppresses loss imbalance in the series connection switch, and that achieves circuit miniaturization and cost reduction.
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、 複数の半導体スイッチング素子を直列接続することによって構成される直列接続スイッチの制御回路において、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、１つの半導体スイッチング素子で遮断・導通動作を行うと共に、遮断する半導体スイッチング素子を切り換え、直列接続スイッチの両端子間における電圧が１つの半導体スイッチング素子の定格電圧以上の時は、複数の半導体スイッチング素子で遮断動作を行うことを特徴とする。 The present invention has been devised in view of the above-described conventional problems. One aspect of the present invention is a control circuit for a series connection switch configured by connecting a plurality of semiconductor switching elements in series. When the voltage between the elements is less than or equal to the rated voltage of one semiconductor switching element, the single semiconductor switching element performs a cut-off / conducting operation, and switches the semiconductor switching element to be cut off. When the voltage is equal to or higher than the rated voltage of one semiconductor switching element, a plurality of semiconductor switching elements perform a shut-off operation.
また、その一態様は、前記直列接続スイッチは５レベル電力変換回路に用いられ、５レベル電力変換回路の基本波電圧指令の極性と、その極性時における直列接続スイッチの両端子間電圧に基づいて、遮断・導通動作を行う半導体スイッチング素子の数を決定することを特徴とする。 Further, according to one aspect, the series connection switch is used in a five-level power conversion circuit, based on the polarity of the fundamental voltage command of the five-level power conversion circuit and the voltage between both terminals of the series connection switch at that polarity. , Determining the number of semiconductor switching elements that perform a blocking / conducting operation.
さらに、その一態様は、前記基本波電圧指令の極性が切り換わることにより、遮断・導通動作を行う半導体スイッチング素子が１つから複数に切り換わる直前に、直列接続スイッチ内の半導体スイッチング素子を同期してスイッチングを行うことを特徴とする。 Further, according to one aspect of the present invention, the polarity of the fundamental voltage command is switched, so that the semiconductor switching elements in the series connection switch are synchronized immediately before switching from one to a plurality of semiconductor switching elements that perform the cutoff / conduction operation. Then, switching is performed.
また、その一態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子をスイッチング毎に切り換えることを特徴とする。 Further, according to one aspect, when the voltage between both terminals of the series connection switch is equal to or lower than the rated voltage of one semiconductor switching element, the semiconductor switching element to be cut off is switched for each switching.
また、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定回数毎に切り換えることを特徴とする。 Another aspect of the invention is characterized in that when the voltage between both terminals of the series connection switch is equal to or lower than the rated voltage of one semiconductor switching element, the semiconductor switching element to be cut off is switched at a predetermined number of times.
さらに、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定期間毎に切り換えることを特徴とする。 Furthermore, the other aspect is characterized in that when the voltage between both terminals of the series connection switch is equal to or lower than the rated voltage of one semiconductor switching element, the semiconductor switching element to be cut off is switched at regular intervals.
また、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、半導体スイッチング素子の損失を測定または予測し、遮断する半導体スイッチング素子の損失が均等になるように切り換えることを特徴とする。 Another aspect is that the loss of the semiconductor switching element that measures or predicts the loss of the semiconductor switching element and shuts off when the voltage between both terminals of the series-connected switch is equal to or lower than the rated voltage of one semiconductor switching element. Are switched so as to be even.
さらに、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時、遮断の定常時は、複数の半導体スイッチング素子で遮断することを特徴とする。 Furthermore, another aspect thereof is characterized in that when the voltage between both terminals of the series connection switch is equal to or lower than the rated voltage of one semiconductor switching element, the semiconductor switching element is cut off by a plurality of semiconductor switching elements at the time of steady interruption. .
また、その別の態様は、半導体スイッチング素子の定格電圧よりも低い電圧にクランプする補助回路を半導体スイッチング素子に接続することを特徴とする。 Another aspect is characterized in that an auxiliary circuit for clamping to a voltage lower than the rated voltage of the semiconductor switching element is connected to the semiconductor switching element.
本発明によれば、直列接続スイッチの制御方法において、直列接続スイッチにおける損失のアンバランスを抑制すると共に、回路の小型化，コストの低減を図ることが可能となる。 According to the present invention, in the series connection switch control method, it is possible to suppress the loss imbalance in the series connection switch, and to reduce the size and cost of the circuit.
以下、実施形態１〜３における直列接続スイッチの制御方法を図面に基づいて説明する。 Hereinafter, the control method of the serial connection switch in Embodiments 1-3 is demonstrated based on drawing.
［実施形態１］
まず、図１１に示す５レベル電力変換回路の動作〈モード１〜７〉を簡単に説明する。なお、図１１において、半導体スイッチング素子Ｓ４，Ｓ５の共通接続点を出力端子Ａとし、コンデンサＣ３とＣ４との中性点を出力端子Ｂとする。
[Embodiment 1]
First, the operation <
〈モード１〉
半導体スイッチング素子Ｓ５〜Ｓ８，Ｓ１０が各々ＯＦＦ，半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ９が各々ＯＮとなり、電流Ｉは出力端子Ｂ→Ｃ３→Ｓ１→Ｓ２→Ｓ３→Ｓ４→出力端子Ａの経路で流れ、出力端子Ａ，Ｂ間の電圧は２Ｅとなる。
<
The semiconductor switching elements S5 to S8 and S10 are turned off, the semiconductor switching elements S1 to S4 and S9 are turned on, and the current I flows through the path of the output terminal B → C3 → S1 → S2 → S3 → S4 → output terminal A, The voltage between the output terminals A and B is 2E.
〈モード２〉
半導体スイッチング素子Ｓ３，Ｓ６〜Ｓ８，Ｓ１０が各々ＯＦＦ、半導体スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５，Ｓ９が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｃ３→Ｓ１→Ｓ２→Ｃ１→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧はＥとなる。
<
The semiconductor switching elements S3, S6 to S8, S10 are turned off, the semiconductor switching elements S1, S2, S4, S5, S9 are turned on, and the current I is output from the output terminals B → C3 → S1 → S2 → C1 → D1 → S4. → Flows along the path of output terminal A. The voltage between the output terminals A and B is E.
〈モード３〉
半導体スイッチング素子Ｓ１，Ｓ２，Ｓ５〜Ｓ８が各々ＯＦＦ、半導体スイッチング素子Ｓ３，Ｓ４，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｃ１→Ｓ３→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧はＥとなる。
<
The semiconductor switching elements S1, S2, S5 to S8 are turned off, the semiconductor switching elements S3, S4, S9 and S10 are turned on, and the current I is output from the output terminal B → S9 → S10 → C1 → S3 → S4 → output terminal A. It flows in the route. The voltage between the output terminals A and B is E.
〈モード４〉
半導体スイッチング素子Ｓ１〜Ｓ３，Ｓ６〜Ｓ８が各々ＯＦＦ、半導体スイッチング素子Ｓ４，Ｓ５，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は０となる。
<
The semiconductor switching elements S1 to S3, S6 to S8 are turned off, the semiconductor switching elements S4, S5, S9 and S10 are turned on, and the current I is a path from the output terminal B → S9 → S10 → D1 → S4 → output terminal A. It flows in. The voltage between the output terminals A and B is zero.
〈モード５〉
半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ７，Ｓ８が各々ＯＦＦとなり、半導体スイッチング素子Ｓ５，Ｓ６，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｃ２→Ｓ６→Ｓ５→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−Ｅとなる。
<
The semiconductor switching elements S1 to S4, S7, and S8 are turned off, the semiconductor switching elements S5, S6, S9, and S10 are turned on, and the current I is output terminal B → S9 → S10 → C2 → S6 → S5 → output terminal. It flows along the route A. The voltage between the output terminals A and B is -E.
〈モード６〉
半導体スイッチング素子Ｓ１〜Ｓ３，Ｓ６，Ｓ９が各々ＯＦＦ、半導体スイッチング素子Ｓ４，Ｓ５，Ｓ７，Ｓ８，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｃ４→Ｓ８→Ｓ７→Ｃ２→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−Ｅとなる。
<
The semiconductor switching elements S1 to S3, S6, and S9 are turned off, the semiconductor switching elements S4, S5, S7, S8, and S10 are turned on, and the current I is output from the output terminals B → C4 → S8 → S7 → C2 → D1 → S4. → Flows along the path of output terminal A. The voltage between the output terminals A and B is -E.
〈モード７〉
半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ９が各々ＯＦＦ、半導体スイッチング素子Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ１０が各々ＯＮとなり、電流Ｉは出力端子Ｂ→Ｃ４→Ｓ８→Ｓ７→Ｓ６→Ｓ５→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−２Ｅとなる。
<
The semiconductor switching elements S1 to S4, S9 are turned off, the semiconductor switching elements S5, S6, S7, S8, S10 are turned on, and the current I is output from the output terminal B → C4 → S8 → S7 → S6 → S5 → output terminal A. It flows along the route. The voltage between the output terminals A and B is −2E.
このように、図１１に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢにかかる電圧は、Ｅまたは２Ｅとなり、また、ＰＷＭ制御を行う期間では、常にＥの電圧がかかることがわかっている。 As described above, in the five-level power conversion circuit shown in FIG. 11, the voltage applied to the series connection switches SA and SB is E or 2E, and it is understood that the voltage of E is always applied during the PWM control period. Yes.
次に、図１に基づいて、本実施形態１における直列接続スイッチの制御回路を説明する。
Next, based on FIG. 1, the control circuit of the serial connection switch in this
図１に示す半導体スイッチング素子Ｓ１，Ｓ２は、図１１に示す５レベル電力変換回路における直列接続スイッチＳＡの半導体スイッチング素子Ｓ１，Ｓ２または直列接続スイッチＳＢの半導体スイッチング素子Ｓ７，Ｓ８に対応している。 The semiconductor switching elements S1 and S2 shown in FIG. 1 correspond to the semiconductor switching elements S1 and S2 of the series connection switch SA or the semiconductor switching elements S7 and S8 of the series connection switch SB in the 5-level power conversion circuit shown in FIG. .
図１に示すように、制御対象となる半導体スイッチング素子Ｓ１，Ｓ２は直列に接続され、この半導体スイッチング素子Ｓ１，Ｓ２により、見かけ上１つの直列接続スイッチＳＡを構成している。制御回路１１は、ゲート信号制御部１２と、ゲートドライブ回路１３ａ，１３ｂと、を備える。
As shown in FIG. 1, the semiconductor switching elements S1 and S2 to be controlled are connected in series, and the semiconductor switching elements S1 and S2 apparently constitute one series connection switch SA. The
ゲート信号制御部１２に、基準ゲート信号Ｇ0と電圧指令極性（５レベル電力変換回路の基本波電圧指令の極性）Ｖｒｅｆｐｏの信号を入力する。ここで、基準ゲート信号Ｇ0は、半導体スイッチング素子Ｓ１，Ｓ２を直列に接続することによって構成した見かけ上１つの直列スイッチＳＡをＯＮ／ＯＦＦ制御するための制御信号（ゲート信号）である。ゲート信号制御部１２からは、制御されたゲート信号Ｇ1，Ｇ2が、それぞれのゲートドライブ回路１３ａ，１３ｂに向けて出力される。ゲートドライブ回路１３ａ，１３ｂは、直列接続スイッチＳＡを構成する半導体スイッチング素子Ｓ１，Ｓ２を駆動する。
A reference gate signal G 0 and a voltage command polarity (polarity of the fundamental voltage command of the five-level power conversion circuit) Vrefpo are input to the gate
次に、ゲート信号制御部１１の制御について説明する。図２は、ゲート信号制御部１２の処理ステップを示すフローチャートである。図２に示すフローチャートは図１１に示す直列接続スイッチＳＡを制御する場合を示している。
Next, control of the gate
Ｓ１：まず、基準ゲート信号Ｇ0がＯＮかＯＦＦかを判定する。基準ゲート信号Ｇ0がＯＮの時はＳ２へ移行し、ＯＦＦの時は、Ｓ３へ移行する。 S1: First, the reference gate signal G 0 is determined whether ON or OFF. Reference gate signal G 0 is proceeds to S2 when turned ON, the OFF, the process proceeds to S3.
Ｓ２：基準ゲート信号Ｇ0がオンの時は、直列接続スイッチＳＡを導通させるため、半導体スイッチング素子Ｓ１，Ｓ２のゲート信 号Ｇ1，Ｇ2をＯＮにする。 S2: reference gate signal G 0 is time on, for conducting the series switch SA, is turned ON the semiconductor switching element S1, the gate signal G 1 of S2, G 2.
Ｓ３：基準ゲート信号Ｇ0がＯＦＦの時は、直列接続スイッチＳＡを遮断する。ここで、電圧指令極性Ｖｒｅｆｐｏが正か負かを判定する。電圧指令極性Ｖｒｅｆｐｏが負の場合はＳ４へ移行し、正の場合はＳ５へ移行する。 S3: reference gate signal G 0 is the OFF interrupts the series switch SA. Here, it is determined whether the voltage command polarity Vrefpo is positive or negative. If the voltage command polarity Vrefpo is negative, the process proceeds to S4, and if positive, the process proceeds to S5.
Ｓ４：電圧指令極性Ｖｒｅｆｐｏが負の場合は、半導体スイッチング素子Ｓ１，Ｓ２のゲート信号Ｇ１，Ｇ２を ＯＦＦにして、 ２つの半導体スイッチング素子Ｓ１，Ｓ２で遮断する。 S4: When the voltage command polarity Vrefpo is negative, the gate signals G1 and G2 of the semiconductor switching elements S1 and S2 are turned off and the two semiconductor switching elements S1 and S2 are cut off.
Ｓ５：電圧指令極性Ｖｒｅｆｐｏが正の場合は、ゲート信号Ｇ１またはＧ２どちらか１つをＯＦＦにし、もう１つのゲート信号はＯＮにすることで片側の半導体ス イッチング素子で遮断する。 S5: When the voltage command polarity Vrefpo is positive, either one of the gate signals G1 or G2 is turned off, and the other gate signal is turned on to cut off by the semiconductor switching element on one side.
片側の半導体スイッチング素子（Ｓ１またはＳ２）で遮断する場合、ＯＦＦする半導体スイッチング素子の選択方法は以下のように、いくつか考えられる。
１．毎回、ＯＦＦにする半導体スイッチング素子を切り換え、交互にＯＦＦする。
２．一定回数毎にＯＦＦする半導体スイッチング素子を切り換える。
３．一定期間ごとにＯＦＦする半導体スイッチング素子を切り換える。
４．損失を測定または予測し、損失が均等になるようにＯＦＦする半導体スイッチング素子を切り換える。
When the semiconductor switching element (S1 or S2) on one side cuts off, there are several possible methods for selecting the semiconductor switching element to be turned off as follows.
1. Each time, the semiconductor switching element to be turned off is switched and turned off alternately.
2. The semiconductor switching element that is turned OFF is switched every certain number of times.
3. The semiconductor switching element that is turned off at regular intervals is switched.
4). Loss is measured or predicted, and the semiconductor switching element that is turned off is switched so that the loss becomes uniform.
なお、図２に示すフローチャートは、上記１の場合を示しており、Ｓ５で前回ＯＦＦした半導体スイッチング素子がＳ１，Ｓ２のどちらかを判定し、半導体スイッチング素子Ｓ２がＯＦＦの場合は、Ｓ６へ移行して半導体スイッチング素子Ｓ１をＯＦＦし、半導体スイッチング素子Ｓ１がＯＦＦの場合は、Ｓ７へ移行して半導体スイッチング素子Ｓ２をＯＦＦする。
The flow chart shown in FIG. 2 shows the
次に、上記制御を利用した場合における直列接続スイッチＳＡ（半導体スイッチング素子Ｓ１，Ｓ２）の動作を図３に基づいて説明する。 Next, the operation of the serial connection switch SA (semiconductor switching elements S1, S2) when the above control is used will be described with reference to FIG.
図１１に示す５レベル電力変換回路では、電圧指令極性Ｖｒｅｆｐｏが正の区間は、半導体スイッチング素子を遮断する場合にかかる電圧ＶX-Y（図１の端子Ｘ−Ｙ間に掛かる電圧指令）はＥであるため、一つの半導体スイッチング素子でも遮断が可能である。従って、基準ゲート信号Ｇ0がＯＦＦかつ電圧指令極性Ｖｒｅｆｐｏが正の区間は、半導体スイッチング素子Ｓ１，Ｓ２を用いて交互に遮断を行う。 In the 5-level power conversion circuit shown in FIG. 11, the voltage V XY (voltage command applied between the terminals XY in FIG. 1) applied when the semiconductor switching element is cut off is E when the voltage command polarity Vrefpo is positive. Therefore, even a single semiconductor switching element can be cut off. Therefore, the reference gate signal G 0 is OFF and the voltage command polarity Vrefpo positive section performs blocking alternating with semiconductor switching elements S1, S2.
一方、電圧指令極性Ｖｒｅｆｐｏが負の期間は、直列接続スイッチＳＡ は導通することは無く、常に遮断期間である。また、遮断時にかかる電圧ＶX-Yは、Ｅまたは２Ｅになる可能性がある。そのため、電圧指令極性Ｖｒｅｆｐｏが負の場合は半導体スイッチング素子Ｓ１，Ｓ２の両方をＯＦＦする。 On the other hand, when the voltage command polarity Vrefpo is negative, the series connection switch SA does not conduct and is always a cutoff period. Further, the voltage V XY applied at the time of interruption may be E or 2E. Therefore, when the voltage command polarity Vrefpo is negative, both the semiconductor switching elements S1 and S2 are turned off.
また、一般的なＰＷＭ変調を行った場合、通常、電圧指令極性Ｖｒｅｆｐｏが変わった瞬間に直列接続スイッチＳＡにかかる電圧ＶX-YはＥとなる。そのため、半導体スイッチング素子Ｓ１，Ｓ２を両方ＯＦＦすると、両者に漏れ電流が流れ、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2は、そのバランスに従った電圧に徐々に近づいていき、半導体スイッチング素子Ｓ１，Ｓ２の特性が等しいとすると、各半導体スイッチング素子Ｓ１，Ｓ２のそれぞれにかかる電圧ＶCE1，ＶCE2はＥ／２に近づいていく。その後、電圧ＶX-Yが２Ｅに変化すると、半導体スイッチング素子Ｓ１，Ｓ２にかかる電圧ＶCE1，ＶCE2はＥに近づいていく。 When general PWM modulation is performed, the voltage V XY applied to the series connection switch SA is usually E at the moment when the voltage command polarity Vrefpo changes. Therefore, when both of the semiconductor switching elements S1 and S2 are turned OFF, a leakage current flows through both of them, and the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2 gradually approach the voltage according to the balance. Assuming that the characteristics of the elements S1 and S2 are equal, the voltages V CE1 and V CE2 applied to the semiconductor switching elements S1 and S2 approach E / 2. Thereafter, when the voltage V XY changes to 2E, the voltages V CE1 and V CE2 applied to the semiconductor switching elements S1 and S2 approach E.
図３では、電圧指令極性Ｖｒｅｆｐｏが変化してから、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2が均衡した後に、図１１に示す５レベル電力変換回路における他の半導体スイッチング素子の状態が変化することによって直列接続スイッチＳＡの電圧ＶX-Yにおける２Ｅへの変化が起きているが、実際には、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥ／２に均衡しないうちに５レベル電力変換回路における他の半導体スイッチング素子の状態に変化が起こる場合がある。そのような場合は、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥを超えてしまう可能性がある。また、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥ／ ２に均衡していても、直列接続スイッチＳＡの電圧ＶX-Yが２Ｅへ変化する際にバランスが崩れ、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥを超えてしまうことがある。このような場合の対策としては、その半導体スイッチング素子の定格電圧にクランプして過電圧から保護する補助回路（アクティブゲートコントロール回路やスナバ回路）を半導体スイッチング素子に接続する方法がある。 In FIG. 3, after the voltage command polarity Vrefpo is changed, the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2 are balanced, and the states of the other semiconductor switching elements in the five-level power conversion circuit shown in FIG. The change causes a change in the voltage V XY of the serial connection switch SA to 2E, but actually, the voltage V CE1 and V CE2 of the semiconductor switching elements S1 and S2 is 5 before the voltage is balanced to E / 2. There may be a change in the state of other semiconductor switching elements in the level power conversion circuit. In such a case, the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2 may exceed E. Even if the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2 are balanced to E / 2, the balance is lost when the voltage V XY of the series connection switch SA changes to 2E, and the semiconductor switching elements S1 and S2 The voltages V CE1 and V CE2 of S2 may exceed E. As a countermeasure in such a case, there is a method of connecting an auxiliary circuit (active gate control circuit or snubber circuit) that protects against an overvoltage by clamping to the rated voltage of the semiconductor switching element to the semiconductor switching element.
図１〜３では、図１１に示す直列接続スイッチＳＡの制御について示したが、直列接続スイッチＳＢについても同様に制御可能である。ただし、直列接続スイッチＳＢは電圧指令極性Ｖｒｅｆｐｏが負の時、スイッチングが発生し、正の時は常に遮断状態となるため、図２に示すフローチャートのＳ３における電圧指令極性Ｖｒｅｆｐｏの正負の判断が逆になる。 Although FIGS. 1 to 3 show the control of the series connection switch SA shown in FIG. 11, the series connection switch SB can be similarly controlled. However, since the series connection switch SB is switched when the voltage command polarity Vrefpo is negative and is always cut off when the voltage command polarity Vrefpo is positive, the determination of whether the voltage command polarity Vrefpo is positive or negative at S3 in the flowchart shown in FIG. 2 is reversed. become.
以上示したように、本実施形態１における直列接続スイッチの制御回路によれば、従来の過電圧クランプによる直列制御方式と比較して、半導体スイッチング素子Ｓ１，Ｓ２における損失の均等化を図ることが可能となる。 As described above, according to the control circuit for the series connection switch in the first embodiment, it is possible to equalize the losses in the semiconductor switching elements S1 and S2 as compared with the conventional series control system using the overvoltage clamp. It becomes.
また、タイミング制御などの従来の損失均等化方式と比較して、高速な制御回路が不要となるため、制御回路の小型化，低コスト化を図ることが可能である。 In addition, since a high-speed control circuit is not required as compared with a conventional loss equalization method such as timing control, it is possible to reduce the size and cost of the control circuit.
さらに、直列同期スイッチングのための補助回路（検出回路やスナバ回路アクティブゲートコントロール回路など）を省略することや、規模を小さくすることが可能となる。 Furthermore, it becomes possible to omit an auxiliary circuit (such as a detection circuit and a snubber circuit active gate control circuit) for serial synchronous switching, and to reduce the scale.
また、従来の制御では複数の半導体スイッチング素子を同期スイッチングするため、半導体スイッチング素子それぞれに設けられている全てのゲートドライブ回路がスイッチングする度に動作し、スイッチングの度に全てのドライブ回路で損失が発生していた。それに対し、本実施形態１では、複数の半導体スイッチング素子のうち、必要な数の半導体スイッチング素子だけがＯＮ／ＯＦＦ動作をする。そのため、従来の制御と比較して駆動するドライブ回路の数が減少し、ゲートドライブ回路の消費エネルギーを低減することが可能となる。 Further, in the conventional control, since a plurality of semiconductor switching elements are synchronously switched, each gate switching circuit provided in each of the semiconductor switching elements operates every time switching is performed, and loss occurs in all the driving circuits every time switching is performed. It has occurred. On the other hand, in the first embodiment, only a required number of semiconductor switching elements among the plurality of semiconductor switching elements perform ON / OFF operations. Therefore, the number of drive circuits to be driven is reduced as compared with the conventional control, and the energy consumption of the gate drive circuit can be reduced.
［実施形態２］
次に、実施形態２における直列接続スイッチＳＡ，ＳＢの制御方法を説明する。実施形態２も、実施形態１と同様に、図１１に示す５レベル電力変換回路の直列接続スイッチＳＡ，ＳＢを、図１に示す制御回路を用いて制御を行う。
[Embodiment 2]
Next, a method for controlling the serial connection switches SA and SB in the second embodiment will be described. In the second embodiment, similarly to the first embodiment, the series connection switches SA and SB of the five-level power conversion circuit shown in FIG. 11 are controlled using the control circuit shown in FIG.
基本的には実施形態１と同様であるが、本実施形態２では、電圧指令極性Ｖｒｅｆｐｏが正から負へ切り換わる直前のスイッチ導通状態から遮断への切り換え時には、半導体スイッチング素子Ｓ１，Ｓ２を同期してＯＦＦにスイッチングする。 Basically the same as in the first embodiment, but in the second embodiment, the semiconductor switching elements S1 and S2 are synchronized at the time of switching from the switch conduction state to the cutoff immediately before the voltage command polarity Vrefpo switches from positive to negative. And switch to OFF.
また、実施形態１と同様に、直列接続スイッチＳＢ（Ｓ７，Ｓ８）の場合は、電圧指令極性Ｖｒｅｆｐｏの判定が図２の場合の反対となる。 Similarly to the first embodiment, in the case of the series connection switches SB (S7, S8), the determination of the voltage command polarity Vrefpo is opposite to the case of FIG.
以下、電圧指令極性Ｖｒｅｆｐｏが切り換わる直前の判定方法の一例を、図４に示すフローチャートに基づいて説明する。 Hereinafter, an example of the determination method immediately before the voltage command polarity Vrefpo is switched will be described based on the flowchart shown in FIG.
Ｓ１〜Ｓ４：実施形態１におけるＳ１〜Ｓ４と同様である。 S1 to S4: The same as S1 to S4 in the first embodiment.
Ｓ８〜Ｓ１０：電圧指令が０±ΔＶ（ΔＶは予め定められた値）の範囲外の時は、図２のＳ５〜Ｓ７と同様に、Ｓ８で前回ＯＦＦした半導体スイッチング素子がどちらかを判定し、半導体スイッチング素子Ｓ２がＯＦＦの場合は、Ｓ９へ移行して半導体スイッチング素子Ｓ１をＯＦＦし、半導体スイッチング素子Ｓ１がＯＦＦの場合は、Ｓ１０へ移行して半導体スイッチング素子Ｓ２をＯＦＦする。電圧指令極性Ｖｒｅｆｐｏが０±ΔＶの範囲に入った場合は、Ｓ１１へ移行する。 S8 to S10: When the voltage command is outside the range of 0 ± ΔV (ΔV is a predetermined value), as in S5 to S7 in FIG. When the semiconductor switching element S2 is OFF, the process proceeds to S9 and the semiconductor switching element S1 is turned OFF. When the semiconductor switching element S1 is OFF, the process proceeds to S10 and the semiconductor switching element S2 is turned OFF. When the voltage command polarity Vrefpo is in the range of 0 ± ΔV, the process proceeds to S11.
Ｓ１１：電圧指令極性Ｖｒｅｆｐｏが０±ΔＶの範囲に入った時、半導体スイッチング素子Ｓ１，Ｓ２を同期してスイッチングを行う。ここで、電圧指令極性Ｖｒｅｆｐｏが切り換わった場合、電圧指令値にオフセットを加えて、直列接続スイッチＳＡ，ＳＢが次にスイッチングするまでは電圧指令極性Ｖｒｅｆｐｏが切り換わらないようにし、半導体スイッチング素子Ｓ１，Ｓ２が同期してスイッチングを行った後は、オフセットをなくす。 S11: When the voltage command polarity Vrefpo enters the range of 0 ± ΔV, the semiconductor switching elements S1 and S2 are switched in synchronization. Here, when the voltage command polarity Vrefpo is switched, an offset is added to the voltage command value so that the voltage command polarity Vrefpo is not switched until the series connection switches SA and SB are switched next, so that the semiconductor switching element S1 is switched. , S2 are switched in synchronization to eliminate the offset.
このオフセットによる出力電圧ひずみを抑制する方法としては、５レベル電力変換回路が単相の場合、加えたオフセットによって発生した誤差電圧を電圧指令から計算し、次回のスイッチング時にそれを補償するように電圧指令を制御する方法が挙げられる。また、５レベル電力変換回路が三相の場合は、三相すべてに同じオフセットを加えられる場合は三相すべてにオフセットを加えることで，出力線間電圧ひずみは抑制できる。 As a method of suppressing the output voltage distortion due to this offset, when the five-level power conversion circuit is a single phase, the error voltage generated by the added offset is calculated from the voltage command, and the voltage is compensated at the next switching. A method for controlling the command is mentioned. When the five-level power conversion circuit has three phases, output line voltage distortion can be suppressed by adding offsets to all three phases when the same offset is applied to all three phases.
以上示したように、本実施形態２における直列接続スイッチの制御方法によれば、実施形態１と同様の作用効果を奏する。また、電圧指令極性Ｖｒｅｆｐｏが正から負に変わった際、実施形態１では必ず半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がアンバランス状態になるが、半導体スイッチング素子Ｓ１，Ｓ２を同期してスイッチングすることにより、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2のアンバランス量を小さくすることが可能となる。これにより、クランプ回路などの補助回路の小型化・簡素化を図ることが可能となる。 As described above, according to the control method of the serial connection switch in the second embodiment, the same effects as those in the first embodiment can be obtained. Further, when the voltage command polarity Vrefpo changes from positive to negative, the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2 are always in an unbalanced state in the first embodiment, but the semiconductor switching elements S1 and S2 are synchronized. By switching in this manner, it is possible to reduce the unbalance amount of the voltages V CE1 and V CE2 of the semiconductor switching elements S1 and S2. This makes it possible to reduce the size and simplification of auxiliary circuits such as a clamp circuit.
［実施形態３］
実施形態３における直列接続スイッチＳＡ，ＳＢの制御方法は、実施形態１，２と基本的に同様であるが、１つの半導体スイッチング素子で導通，遮断の処理を行う際に、不測の事態によって各半導体スイッチング素子Ｓ１，Ｓ２にＥを超える高電圧がかかってしまった場合、半導体スイッチング素子を保護しやすくする方式である。
[Embodiment 3]
The method for controlling the serial connection switches SA and SB in the third embodiment is basically the same as that in the first and second embodiments. However, when conducting the conduction / shut-off process with one semiconductor switching element, each control method is different depending on the unexpected situation. This is a system that makes it easy to protect the semiconductor switching elements when a high voltage exceeding E is applied to the semiconductor switching elements S1 and S2.
図５は、本実施形態３における制御回路１１の構成を示すブロック図である。ゲートドライブ回路１３ａ，１３ｂ，直列接続スイッチＳＡについては、実施形態１（図１）と同様であるため図示は省略する。
FIG. 5 is a block diagram showing a configuration of the
図５に示すように、本実施形態３におけるゲート信号制御部１２では、実施形態１，２と同様に電圧指令極性Ｖｒｅｆｐｏに従ってゲート信号Ｇ１，Ｇ２を制御する。
As shown in FIG. 5, the gate
まず、基準ゲート信号Ｇ0を遅延回路１４ａに入力し、基準ゲート信号Ｇ0を遅延時間ｔD1だけ遅らせた遅延ゲート信号ＧD1を作成する。また、遅延ゲート信号ＧD1を遅延回路１４ｂに入力し、遅延ゲート信号ＧD1を遅延時間ｔD2だけ遅らせた遅延ゲート信号ＧD2を作成する。また、遅延ゲート信号ＧD2は遅延ゲート信号ＧD1を遅延回路１４ｂに入力することにより生成したが、基準ゲート信号Ｇ0を遅延回路１４ｂに入力して生成するようにしてもよい。
First, the reference gate signal G 0 is input to the
直列接続スイッチＳＡにおける電圧指令極性Ｖｒｅｆｐｏが正の時、半導体スイッチング素子Ｓ１，Ｓ２はそれぞれ一つの半導体スイッチング素子で遮断，導通のスイッチングを行う。本実施形態３における制御において、半導体スイッチング素子Ｓ１で遮断を行う場合の例を図６，図７に示す。 When the voltage command polarity Vrefpo in the series connection switch SA is positive, the semiconductor switching elements S1 and S2 are switched off and connected by one semiconductor switching element, respectively. In the control according to the third embodiment, an example in which the semiconductor switching element S1 is used for blocking is shown in FIGS.
まず、図６について説明する。ゲート信号制御回路１２では、ゲート信号Ｇ１は、遅延ゲート信号ＧD1をそのまま出力する。ゲート信号Ｇ２は遅延ゲート信号ＧD2の立ち下がりで立ち下げ、基準ゲート信号Ｇ0の立ち上がりで立ち上げる。
First, FIG. 6 will be described. In the gate
これにより、直列接続スイッチＳＡにおける遮断，導通は、半導体スイッチング素子Ｓ１だけで行いながら、遮断の定常状態では，２つの半導体スイッチング素子Ｓ１，Ｓ２でＯＦＦすることができる。 Thereby, the interruption and conduction in the serial connection switch SA can be performed only by the semiconductor switching element S1, while the two semiconductor switching elements S1 and S2 can be turned OFF in the steady state of interruption.
次に、図７について説明する。図７では、ゲート信号制御回路１２において、ゲート信号Ｇ1は、遅延ゲート信号ＧD1の立ち下がりで立ち下げ、基準ゲート信号Ｇ0の立ち上がりで立ち上げる。ゲート信号Ｇ2は、遅延ゲート信号ＧD2の立ち下がりで立ち下げ、遅延ゲート信号ＧD1の立ち上がりで立ち上げる。
Next, FIG. 7 will be described. In Figure 7, the gate
これにより、直列接続スイッチＳＡにおける遮断は半導体スイッチング素子Ｓ１，導通は半導体スイッチング素子Ｓ２で行うように制御し、実施形態１と同様に、遮断の定常状態では、２つの半導体スイッチング素子Ｓ１，Ｓ２で遮断することができる。 As a result, the switching in the series connection switch SA is controlled so as to be performed by the semiconductor switching element S1, and the conduction is performed by the semiconductor switching element S2. In the steady state of the disconnection, similarly to the first embodiment, the two semiconductor switching elements S1 and S2 Can be blocked.
以上示したように、本実施形態３における直列接続スイッチの制御装置によれば、 直列接続スイッチＳＡ，ＳＢにおける遮断の定常状態の時に、万が一、直列接続スイッチＳＡ，ＳＢにＥを超える電圧がかかっても、２つの半導体スイッチング素子Ｓ１，Ｓ２でその電圧上昇を分担するため、半導体スイッチング素子Ｓ１，Ｓ２が過電圧になることを抑制することが可能となる。 As described above, according to the control device for the series connection switch in the third embodiment, a voltage exceeding E is applied to the series connection switches SA and SB when the series connection switches SA and SB are in the steady state of interruption. Even so, since the two semiconductor switching elements S1 and S2 share the voltage increase, it is possible to suppress the semiconductor switching elements S1 and S2 from becoming overvoltage.
また、特許文献４のように、半導体スイッチング素子Ｓ１，Ｓ２の過電圧をフィードバックしてゲートに電流を注入し、半導体スイッチング素子Ｓ１，Ｓ２の過電圧保護を行う回路を設置していた場合、片方の半導体スイッチング素子Ｓ１またはＳ２だけで保護を行うと、その半導体スイッチング素子は大電圧・大電流を流すことになり、大きな損失が発生するため、破損する恐れがある。
Further, as in
さらに、本実施形態３における制御を用いることにより、急速に２つの半導体スイッチング素子で電圧を分担するようになるため、過電圧保護機能がすぐに終了し、破壊の可能性が低下する。 Furthermore, since the voltage is rapidly shared by the two semiconductor switching elements by using the control in the third embodiment, the overvoltage protection function is immediately terminated, and the possibility of destruction is reduced.
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。 Although the present invention has been described in detail only for the specific examples described above, it is obvious to those skilled in the art that various changes and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are naturally within the scope of the claims.
例えば、本願発明において、直列接続スイッチＳＡ，ＳＢにおける半導体スイッチング素子の直列数は２つに限定したものではなく、当然ながら３つ以上の時も同様に適用可能である。また、半導体スイッチング素子が３つ以上の時は同時にターンオフする半導体スイッチング素子数は１より多くても良い。 For example, in the present invention, the number of semiconductor switching elements connected in series in the serial connection switches SA and SB is not limited to two, and can naturally be applied to three or more. Further, when there are three or more semiconductor switching elements, the number of semiconductor switching elements that are simultaneously turned off may be more than one.
Ｓ１，Ｓ２…半導体スイッチング素子
ＳＡ，ＳＢ…直列接続スイッチ
ＶX-Y…直列接続スイッチの両端子間における電圧
Ｖｒｅｆｐｏ…電圧指令極性（５レベル電力変換回路の基本波電圧指令の極性）
S1, S2 ... semiconductor switching elements SA, SB ... (polarity of the fundamental wave voltage command 5-level power conversion circuit) voltage Vrefpo ... voltage command polarity between both terminals of the series-connected switches V XY ... series switch
Claims (9)
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、１つの半導体スイッチング素子で遮断・導通動作を行うと共に、遮断する半導体スイッチング素子を切り換え、
直列接続スイッチの両端子間における電圧が１つの半導体スイッチング素子の定格電圧以上の時は、複数の半導体スイッチング素子で遮断動作を行うことを特徴とする直列接続スイッチの制御方法。 In a control circuit for a serial connection switch configured by connecting a plurality of semiconductor switching elements in series,
When the voltage between both terminals of the series connection switch is less than the rated voltage of one semiconductor switching element, the semiconductor switching element is switched off and switched on and cut off and conducted with one semiconductor switching element.
A control method for a series connection switch, characterized in that when a voltage between both terminals of the series connection switch is equal to or higher than a rated voltage of one semiconductor switching element, a cutoff operation is performed by a plurality of semiconductor switching elements.
遮断の定常時は、複数の半導体スイッチング素子で遮断することを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。 When the voltage between both terminals of the series connection switch is less than the rated voltage of one semiconductor switching element,
The method for controlling a serial connection switch according to claim 1, wherein a plurality of semiconductor switching elements are used to shut off when the shut-off is steady.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012225587A JP2014079097A (en) | 2012-10-11 | 2012-10-11 | Method of controlling series connection switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012225587A JP2014079097A (en) | 2012-10-11 | 2012-10-11 | Method of controlling series connection switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014079097A true JP2014079097A (en) | 2014-05-01 |
Family
ID=50783965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012225587A Pending JP2014079097A (en) | 2012-10-11 | 2012-10-11 | Method of controlling series connection switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014079097A (en) |
-
2012
- 2012-10-11 JP JP2012225587A patent/JP2014079097A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3657661B1 (en) | Conversion circuit, control method, and power supply device | |
| US9825549B2 (en) | Multi-level inverter | |
| US9520807B2 (en) | Power converter that delays state changes of on/off pulses and control method thereof | |
| EP2975754B1 (en) | Energy conversion system and method | |
| US8908405B2 (en) | Snubber circuit and inverter with the same | |
| CN103944148A (en) | T-type three-level inverter protecting method and device and inverter circuit | |
| US9214875B2 (en) | Multilevel inverter | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| JP2012210066A (en) | Multilevel conversion apparatus | |
| RU2016124170A (en) | METHOD FOR OPERATION OF A THREE-PHASE PRIMARY WINDING STRUCTURE AND A PRIMARY BLOCK | |
| WO2015111154A1 (en) | Switching circuit, inverter circuit, and motor control apparatus | |
| JP2016100960A (en) | Power converter, solar power system, reverse current prevention method, and reverse current prevention program | |
| Ning et al. | The experiments of voltage balancing methods in IGBTs series connection | |
| KR20140013863A (en) | Npc 3-level clamping diode inverter circuit and pwm control method thereof | |
| JP6025045B2 (en) | Inverter | |
| US11722071B2 (en) | Control circuit of NPC-type three-level converter, NPC-type three-level converter and wind power generator set | |
| WO2019167244A1 (en) | Power conversion device and electric motor system | |
| RU2671839C2 (en) | Method of potential neutral point control for a single-phase npc inverter | |
| JP2014079097A (en) | Method of controlling series connection switch | |
| KR102261327B1 (en) | Inverter system | |
| US20230208416A1 (en) | Thyristor current interrupter | |
| JP4491718B2 (en) | 3-level converter | |
| JP2003230275A (en) | Protection method for pwm cycloconverter | |
| JP2014161148A (en) | Control system for multilevel power conversion circuit | |
| JP2017175740A (en) | Power conversion device and control method thereof |