JP2014075565A - Method of manufacturing compound semiconductor device - Google Patents
Method of manufacturing compound semiconductor device Download PDFInfo
- Publication number
- JP2014075565A JP2014075565A JP2012234182A JP2012234182A JP2014075565A JP 2014075565 A JP2014075565 A JP 2014075565A JP 2012234182 A JP2012234182 A JP 2012234182A JP 2012234182 A JP2012234182 A JP 2012234182A JP 2014075565 A JP2014075565 A JP 2014075565A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gan
- heat sink
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明はパワー系化合物半導体、とりわけGaN基板やSiC基板を用いる半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device using a power compound semiconductor, particularly a GaN substrate or SiC substrate.
図1において、従来から公表されている窒化ガリウム(GaN)基板を用いる接合型FET(JFET)の素子の断面を示す。図1−aはSi基板1の上に、10μm厚のGaN薄膜層2が形成されその層内に接合型ゲート部がゲート13となりFETのドレイン12、ソース11間の導通を制御する素子構造を示した断面図である。ドレイン、ソース間に数百ボルトの負荷電圧が印加され、ゲートが接地電圧(ソースと同電位)では導通状態(オン状態)であるものが、ゲート部に負電圧が印加されることにより空乏層14の拡がりにより非導通状態(オフ状態)となるものである。図1−bは,その表層に配線を形成して、GaN素子としての電極であるゲート電極23、ドレイン電極22、ソース電極21を形成した状態を表す。ベース基板であるSiの厚さは4インチ径のウエーハ状態では、製造工程での剛性を確保するために400μmの厚さであるが、個別素子として分離され実装される直前には、熱伝導良くするために50μmまで薄く研磨して、裏面に半田付けをするためのメタライズ加工がされる。 FIG. 1 shows a cross section of an element of a junction FET (JFET) using a conventionally published gallium nitride (GaN) substrate. 1A shows an element structure in which a GaN
このGaN素子を個別素子として取り出し、リードフレームに実装したのが図2である。図2−aは、図1のGaN素子がリードフレームにヒートシンクを介して半田付け、或いは高低熱伝導性の接着剤を介して実装され、ワイアボンディング34により、リードフレームの外部ゲート、外部ドレイン32、、外部ソース31に電気的接続されている様子を示す。ヒートシンク40は、GaN素子内で発生する熱分布を均一にしてリードフレーム33に伝えるために、或いは素子のスイッチング時に発生する過渡熱を吸収するために設けられるものである。図2−bはヒートシンク部が導電性材料からなる導電部41とヒートシンク部が絶縁性の材料からなる絶縁部42の2層に分かれている構造を示す。リードフレームの電位と素子基板部の電位を分離する場合の構造である。 FIG. 2 shows the GaN element taken out as an individual element and mounted on a lead frame. 2A shows that the GaN device of FIG. 1 is soldered to the lead frame via a heat sink or mounted via a high and low heat conductive adhesive, and an external gate and an
この一般的な構造のパワー半導体としての課題は、GaN素子部で発生する熱の伝達経路にある。主たる熱伝導は、Si基板を経由してヒートシンクを介して、リードフレームに至るものであるが、Si基板の熱伝導率が低いために、GaN素子内で発生する熱がヒートシンクを介してリードフレームに伝わりにくい構造となっている。すなわちGaN素子から、リードフレームに至る熱抵抗が大きなものとなっていることが課題である。GaN素子内で発生する熱のために素子温度が上昇し、電流が流れにくくなり、それがさらに発熱を増すという悪循環に落ちる。この様にGaN素子内で発生する熱のために上昇するGaN素子の温度を熱伝導により出来るだけ下げることは素子を安定して動作させるためには必須のことである。 The problem as a power semiconductor having this general structure lies in a heat transfer path generated in the GaN element portion. The main heat conduction is through the Si substrate to the lead frame via the heat sink, but because the heat conductivity of the Si substrate is low, the heat generated in the GaN element is led through the heat sink to the lead frame. It has a structure that is difficult to communicate with. That is, the problem is that the thermal resistance from the GaN element to the lead frame is large. The element temperature rises due to the heat generated in the GaN element, and it becomes difficult for current to flow, which falls into a vicious circle that further increases heat generation. Thus, it is indispensable to stably operate the device by lowering the temperature of the GaN device, which rises due to heat generated in the GaN device, as much as possible by heat conduction.
この構造におけるGaN素子からリードフレームに至る熱抵抗を下げるためには、Si基板の厚さを薄くすることも考えられるが、ウエーハ状態から素子を分離して、素子を実装するための取り扱いのためには50μm厚は最低限必要な厚さである。また、この構造において、GaN素子内で発生する熱をGaN素子内で分散させるために、GaN素子を大きくすることも必要である。これはGaN半導体の価格を上昇させてしまうことになる。これは熱伝導を良くするためにはGaN素子の大きさを素子のオン状態の損失を下げるためだけに大きくするのではなく、熱伝導のために大きくしなければならない、すなわち熱伝導の良し悪しは素子の大きさにも影響を与え、コストにも大きく影響がある重要課題な要素であることを意味する。In order to reduce the thermal resistance from the GaN device to the lead frame in this structure, it is conceivable to reduce the thickness of the Si substrate, but for handling to separate the device from the wafer state and mount the device. 50 μm thickness is the minimum required thickness. Further, in this structure, it is necessary to enlarge the GaN element in order to disperse the heat generated in the GaN element in the GaN element. This increases the price of the GaN semiconductor. In order to improve heat conduction, the size of the GaN element must be increased not only to reduce the on-state loss of the element but also to increase heat conduction, that is, whether the heat conduction is good or bad. This means that it is an important factor that affects the size of the device and also has a large impact on the cost.
また、この構造におけるGaN素子からリードフレームに至る熱抵抗を下げるために、Si基板の他に、熱伝導の良い半導体基板としてSiCを用いることも可能である。これにより、素子からリードフレームに至る熱伝導が良くなり、SiC基板の素子ではSi基板の素子において意図的に大きくしていた素子の大きさを減少させることも可能である。しかし、SiC基板では、基板コストが高いこと、SiC基板が硬いために研磨コストが高いことが課題として発生する。Si基板を用いる場合にもSiC基板を用いる場合にも一長一短がある。Further, in order to lower the thermal resistance from the GaN element to the lead frame in this structure, it is possible to use SiC as a semiconductor substrate having good thermal conductivity in addition to the Si substrate. Thereby, the heat conduction from the element to the lead frame is improved, and in the element of the SiC substrate, it is possible to reduce the size of the element intentionally increased in the element of the Si substrate. However, with a SiC substrate, the problem is that the substrate cost is high and the polishing cost is high because the SiC substrate is hard. There are advantages and disadvantages when using a Si substrate and a SiC substrate.
本発明はこの様なGaN素子からリードフレームに至る熱伝導の構造に新規構造を適用してコストダウンとGaN素子部の温度上昇を抑えて安定的に動作させることを目的としている。図2−aにおける着眼点としてはヒートシンクとSi基板との関係にある。ヒートシンクがGaN素子をリードフレームに実装する時の介在物としてではなくSi基板の代わりにGaN素子部の土台となれば、そもそもSi基板の熱伝導が良くないということ欠点を排除することができる。これにより熱伝導率の悪さゆえに素子の大きさを大きくしている点を改善させることができる。また、図2−bにおける着眼点としてはヒートシンクがGaN素子をリードフレームに実装する時の介在物としてではなくSi基板の代わりにGaN素子部の土台となり、なおかつヒートシンクが導電材料と絶縁材料の2層構造であれば、そもそもSi基板の熱伝導が良くないということ欠点を排除しつつ絶縁構造を取ることができる。An object of the present invention is to apply a new structure to such a heat conducting structure from the GaN element to the lead frame, and to operate stably while suppressing cost reduction and temperature increase of the GaN element part. The point of interest in FIG. 2A is the relationship between the heat sink and the Si substrate. If the heat sink becomes the foundation of the GaN element part instead of the Si substrate rather than as an inclusion when the GaN element is mounted on the lead frame, the disadvantage that the heat conduction of the Si substrate is not good can be eliminated. This can improve the point that the size of the element is increased due to the poor thermal conductivity. 2B, the heat sink is not an inclusion when the GaN element is mounted on the lead frame, but serves as a foundation for the GaN element portion instead of the Si substrate, and the heat sink is composed of a conductive material and an insulating material. In the case of a layer structure, an insulating structure can be taken while eliminating the disadvantage that the heat conduction of the Si substrate is not good.
この考察した結果を実現するために、GaN素子の基板のハンドリングのために必要な基板がウエーハ状態の最終段階ではヒートシンクになっている構造を実用化するものである。一方でGaN素子を10μm厚のGaN薄膜内に形成する過程においては、1000℃以上の高温度に耐える必要があるので、素子形成時には、基板としてはSi基板或いはSiC基板、或いは、他の高耐熱の基板が必要である。ヒートシンク材として用いる銅やモリブデンなどの金属では溶融、酸化などしてしまう。このような着眼に立ち、GaN素子工程ではSi基板、或いは他の高耐熱性の基板を用いて、素子分離の直前にこれらの高耐熱の基板からヒートシンク基板は転換させることが、本発明の要点となる。In order to realize the result of this consideration, a structure in which the substrate necessary for handling the substrate of the GaN element becomes a heat sink in the final stage of the wafer state is put into practical use. On the other hand, in the process of forming a GaN element in a 10 μm-thick GaN thin film, it is necessary to withstand a high temperature of 1000 ° C. or higher. Therefore, when forming the element, the substrate may be a Si substrate or a SiC substrate, Substrate is required. Metals such as copper and molybdenum used as a heat sink material melt and oxidize. With this in mind, the main point of the present invention is to use a Si substrate or other high heat resistant substrate in the GaN element process, and convert the heat sink substrate from these high heat resistant substrates immediately before element separation. It becomes.
以上の課題を解決する為の手段を以下に示す。
1. 第1の化合物半導体(GaN)を用いた半導体装置の製造方法であって、
第1のベース基板又は該ベース基板の表面に第2の化合物半導体層を形成してなる基板又は該ベース基板の表面に第3の化合物半導体層を形成してなる基板を第1基板とし、該第1基板の表面に第1の化合物半導体を形成し、
前記第1の化合物半導体層にP型領域及びN型領域の少なくとも1つを形成すると共に電極を形成することによって半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程により形成された半導体素子の表面と、第2基板の表面とを貼り合わせる第1接合工程と、
前記第1接合工程の後に前記第1基板を除去する第1基板除去工程と、
前記第1基板除去工程により前記第1基板が除去された表面と第3の基板とを貼り合わせ、その後前記第2基板を除去する第2基板除去工程と、
を備えることを特徴とする半導体装置の製造方法。
2. 前記第2基板除去工程は、前記半導体素子を分離して実装基板に装着した後に前記第2基板を除去する請求項1のいずれかに記載の半導体装置の製造方法。
3. 前記ベース基板はサファイア基板であり、前記第2の化合物半導体はGa系化合物半導体である請求項1乃至2のいずれかに記載の半導体装置の製造方法。
4. 前記第1基板除去工程は、前記サファイア基板の前記Ga系化合物半導体が形成された表面にレーザ光を照射することにより前記第1基板を除去する請求項3記載の半導体装置の製造方法。
5. 前記ベース基板はシリコン基板である請求項1乃至2のいずれかに記載の半導体装置の製造方法。
6. 前記第1基板除去工程は、前記シリコン基板を薄くして、その後、シリコン基板を無くする、或いは薄くする最終段階ではケミカルエッチングにより前記第一基板を除去する請求項3記載の半導体装置の製造方法。
7. 前記第2基板は透明ガラスであり、
前記第2接合工程は、前記半導体素子の表面に光により剥離される材料を用いた接着層を形成した後、該接着層を介して前記第2基板の表面と貼り合わせ、
前記第2基板除去工程は、光を照射することによって前記第2基板を除去する、
請求項1乃至7のいずれかに記載の半導体装置の製造方法。
8. 前記第1の化合物半導体は窒化ガリウム(GaN)である請求項1乃至7のいずれかに記載の半導体装置の製造方法。
9. 前記第3の化合物半導体は炭化ケイ素(SiC)である、請求項1乃至9のいずれかに記載の半導体装置の製造方法。
10. 前記第3の基板はヒートシンク材料である、請求項1乃至9のいずれかに記載の半導体装置の製造方法。
11. 前記第3の基板は導電性のヒートシンク材料と絶縁材料の2層構造からなる材料である、請求項1乃至9のいずれかに記載の半導体装置の製造方法。Means for solving the above problems will be described below.
1. A method of manufacturing a semiconductor device using a first compound semiconductor (GaN),
The first base substrate or the substrate formed by forming the second compound semiconductor layer on the surface of the base substrate or the substrate formed by forming the third compound semiconductor layer on the surface of the base substrate is used as the first substrate, Forming a first compound semiconductor on the surface of the first substrate;
Forming a semiconductor element by forming at least one of a P-type region and an N-type region in the first compound semiconductor layer and forming an electrode; and
A first bonding step of bonding the surface of the semiconductor element formed by the semiconductor element formation step and the surface of the second substrate;
A first substrate removing step of removing the first substrate after the first bonding step;
A second substrate removing step of bonding the surface from which the first substrate has been removed by the first substrate removing step and a third substrate, and then removing the second substrate;
A method for manufacturing a semiconductor device, comprising:
2. 2. The method of manufacturing a semiconductor device according to
3. The method for manufacturing a semiconductor device according to
4). 4. The method of manufacturing a semiconductor device according to
5. The method for manufacturing a semiconductor device according to
6). 4. The method of manufacturing a semiconductor device according to
7). The second substrate is transparent glass;
In the second bonding step, an adhesive layer using a material that is peeled off by light is formed on the surface of the semiconductor element, and then bonded to the surface of the second substrate through the adhesive layer.
The second substrate removing step removes the second substrate by irradiating with light.
A method for manufacturing a semiconductor device according to
8). The method of manufacturing a semiconductor device according to
9. The method for manufacturing a semiconductor device according to
10. The method for manufacturing a semiconductor device according to
11. The method for manufacturing a semiconductor device according to
高電圧駆動に適したGaN素子の実用化の期待は大きいが、これまで素子のコスト、特性の安定性、素子内で発生する発熱が制約となってその用途の拡大が制限されている。本発明により、GaN素子用の基板から実装までスルーで見てコストダウンが可能となる。この画期的なコスト低減を実現する構造は産業界の発展に貢献するものである。Although there are great expectations for the practical application of GaN devices suitable for high-voltage driving, the expansion of their applications has been limited so far due to the limitations of device cost, stability of characteristics, and heat generated in the devices. According to the present invention, it is possible to reduce the cost by looking through from the substrate for the GaN element to the mounting. This revolutionary cost reduction structure contributes to industrial development.
本発明の実施する為の形態は、基板形成から素子形成、実装時に用いるヒートシンク材までスルーで見て、簡素な工程及び安価な材料により、高価なGaN層の使用を最小限にするものである。具体的には、パワー素子においてはヒートシンク部(図2参照)が必須であることに着目し、ヒートシンク基板を支持台としてSiベース基板を使わずに実装できるようにして、Siベース基板の使用を不要にすることである。これにより熱伝導を良くして、GaN素子の大きさを小さくするものである。10μm厚のGaN層内に形成された素子で発生する熱はSiなどの基板を無くすることにより、直接ヒートシンク基板へ伝わり、それがリードフレームへ伝わる。しかし、GaN素子の支持台となる基板(第一の基板)にGaN膜を形成するには1000℃以上の高温で処理することが必要であり、金属からなるヒートシンク基板では熱膨張係数。融点、酸化などの点から制限を受ける。その為、実装する時には支持台となるヒートシンクをGaN素子の作成工程においては支持台とすることはできない。この為にGaN膜の支持台としては高温度に耐えるサファイア基板を用いて、GaN素子の作成工程の後には、サファイア基板を除去し、ヒートシンク材に置き換える手法が考えられる。この置き換え時に、支持台であるサファイア基板(第一の基板)の除去に先立って、反対面である素子面側に安価なガラス基板(第2の基板)を貼り合わせ、仮の支持台とする。その状態で、サファイア基板(第一の基板)を除去し、ガラス基板(第二の基板)を支持台としてサファイア基板(第一の基板)を除去した面にヒートシンク基板(第3の基板)を貼り合わせる。この状態で支持台はヒートシンク基板であり、ガラス基板を除去することが可能となる。このような形態とすることによりGaN素子とヒートシンクの間の熱伝達を理想的な状態とすることができる。ガラス基板は半導体素子と熱膨張係数を合わせることが好ましく、無アルカリガラスを用いることができる。ガラス基板は研磨の後に再利用可能である。サファイア基板の除去はガラス基板を支持台としてレーザリフトオフにより容易に行うことができる。サファイア基板も研磨の後に再利用可能である。また、ヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との2層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とGaN素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。The embodiment for carrying out the present invention minimizes the use of an expensive GaN layer through a simple process and an inexpensive material as seen through from substrate formation to element formation and a heat sink material used for mounting. . Specifically, paying attention to the fact that a heat sink (see FIG. 2) is essential in the power element, the heat base can be mounted without using the Si base substrate as a support base, and the use of the Si base substrate is recommended. It is to make it unnecessary. This improves heat conduction and reduces the size of the GaN element. The heat generated in the element formed in the GaN layer having a thickness of 10 μm is directly transmitted to the heat sink substrate by eliminating the substrate such as Si, and is transmitted to the lead frame. However, in order to form a GaN film on a substrate (first substrate) that serves as a support base for a GaN element, it is necessary to perform processing at a high temperature of 1000 ° C. or higher. A heat sink substrate made of metal has a thermal expansion coefficient. Limited by melting point and oxidation. For this reason, a heat sink that becomes a support base when mounting cannot be used as a support base in the GaN element manufacturing process. For this reason, a sapphire substrate that can withstand high temperatures is used as a support for the GaN film, and after the GaN element fabrication process, the sapphire substrate is removed and replaced with a heat sink material. At the time of replacement, prior to the removal of the sapphire substrate (first substrate) that is a support base, an inexpensive glass substrate (second substrate) is bonded to the element surface side that is the opposite surface to form a temporary support base. . In that state, the sapphire substrate (first substrate) is removed, and the heat sink substrate (third substrate) is placed on the surface from which the sapphire substrate (first substrate) is removed using the glass substrate (second substrate) as a support. to paste together. In this state, the support base is a heat sink substrate, and the glass substrate can be removed. With this configuration, the heat transfer between the GaN element and the heat sink can be in an ideal state. The glass substrate preferably has the same thermal expansion coefficient as that of the semiconductor element, and alkali-free glass can be used. The glass substrate can be reused after polishing. The sapphire substrate can be easily removed by laser lift-off using the glass substrate as a support. Sapphire substrates can also be reused after polishing. In addition, the heat sink substrate is made of a material having a two-layer structure of a conductive and heat conductive material and an insulating material, so that the potential of the lead frame on which the element is mounted and the substrate potential of the GaN element are separated. It is possible to achieve a structure in which the degree of freedom in circuit configuration is increased.
具体的な手順としては、Ga系化合物半導体の薄膜層(第2の薄膜)を形成したサファイア基板(ベース基板、及びベース基板上に第2の化合物半導体層を形成した基板を第1基板という)のGa系化合物半導体の薄膜面に10μm厚のGaN膜を形成して、その後GaN膜にGaN素子を形成する。サファイア基板は最近の発光ダイオード用途で実用化が進んだ、平坦度が良く安価な基板である。また、Ga系化合物半導体の薄膜層を介するのは、後にサファイア基板をレーザリフトオフ技術により剥離するのに利用するためである。Ga系の化合物半導体はのGaNでも良いが、素子形成とは別に数μm厚さの薄膜を形成する必要がある。GaN膜に形成する素子は接合ゲート型FETであり素子形成過程においては、P型領域及びN型領域の活性化のために1000以上の高温度に耐える必要があるが、サファイア基板、GaN層ともに2000℃以上の融点であり、十分に高耐熱を有する材料である。サファイア基板はこの高温に耐えるベース基板であり、レーザ光を通しやすく、後にGa系化合物半導体層において剥離のし易い材料である。接合ゲート型FETのソース、ゲート、ドレインを形成し、電極形成し(素子の形成)、その後、最終的には不要となる基板となる透明なガラス基板(第2基板)を接着剤、或いはシート材を介して接合ゲート型FETが形成されている面で貼り合せる。接着剤は紫外線照射により貼りつけたガラス基板が剥離出来る紫外光剥離材料である。ガラス接着後はこのガラス基板が支持台となりウエーハ状態で取り扱いができるため、サファイア基板を除去することができる。このサファイア基板の除去は、レーザ光を照射してレーザリフトオフにより容易にできる。(第一の基板除去)。その後、GaN薄膜を除去し、その面をメタライズ処理した後に熱電導率が良く電気的抵抗の低いヒートシンク基板(第3の基板)を基板状態で貼り合せる。一例として銅材料やモリブデン材料が挙げられる。接続には、高温半田材料などその後の標準半田づけに耐えられるような材料が好ましい。ヒートシンク基板の貼り合せにより、ガラス基板は支持台としての役割を終了する。ガラス基板側から紫外線を照射することにより接着層を剥離して、ガラス基板は除去される。これにより、ウエーハ状態でヒートシンク材を支持台とするGaN素子が完了となる。この状態では、ヒートシンク材の上に薄膜ウエーハ状態のGaN層が搭載され、素子が形成されている。この後は、素子の大きさで切りだして実装基板の上に装着される。この過程で使用したサファイア基板、ガラス基板は、表面を研磨の後、再利用することができる。 As a specific procedure, a sapphire substrate on which a Ga-based compound semiconductor thin film layer (second thin film) is formed (a base substrate and a substrate on which the second compound semiconductor layer is formed on the base substrate are referred to as a first substrate). A GaN film having a thickness of 10 μm is formed on the thin film surface of the Ga-based compound semiconductor, and then a GaN element is formed on the GaN film. The sapphire substrate is an inexpensive substrate with good flatness that has been put into practical use in recent light-emitting diode applications. Further, the reason why the thin film layer of the Ga-based compound semiconductor is interposed is to use it for peeling the sapphire substrate later by a laser lift-off technique. The Ga-based compound semiconductor may be GaN, but it is necessary to form a thin film having a thickness of several μm separately from the element formation. The element formed on the GaN film is a junction gate type FET, and in the element formation process, it is necessary to withstand a high temperature of 1000 or more to activate the P-type region and the N-type region. It is a material having a melting point of 2000 ° C. or higher and sufficiently high heat resistance. The sapphire substrate is a base substrate that can withstand this high temperature, and is a material that easily allows laser light to pass through and easily peels off later in the Ga-based compound semiconductor layer. The source, gate and drain of the junction gate type FET are formed, electrodes are formed (element formation), and then a transparent glass substrate (second substrate), which will eventually become unnecessary, is bonded to an adhesive or sheet. Bonding is performed on the surface on which the junction gate type FET is formed via a material. The adhesive is an ultraviolet light peeling material that can peel the glass substrate attached by ultraviolet irradiation. After glass bonding, this glass substrate becomes a support and can be handled in the wafer state, so that the sapphire substrate can be removed. This removal of the sapphire substrate can be easily performed by laser lift-off by irradiating a laser beam. (First substrate removal). Then, after removing the GaN thin film and subjecting the surface thereof to metallization, a heat sink substrate (third substrate) having good thermal conductivity and low electrical resistance is bonded in the substrate state. An example is a copper material or a molybdenum material. For the connection, a material capable of withstanding the subsequent standard soldering such as a high-temperature solder material is preferable. By bonding the heat sink substrate, the glass substrate finishes its role as a support base. The adhesive layer is peeled off by irradiating ultraviolet rays from the glass substrate side, and the glass substrate is removed. As a result, the GaN element using the heat sink material as a support base in the wafer state is completed. In this state, a thin film wafer state GaN layer is mounted on the heat sink material to form an element. After that, it is cut out by the size of the element and mounted on the mounting substrate. The sapphire substrate and glass substrate used in this process can be reused after polishing the surface.
また、この事例においてヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との2層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とGaN素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。 In this case, the heat sink substrate is made of a material having a two-layer structure of a conductive and heat conductive material and an insulating material, so that the potential of the lead frame on which the element is mounted and the substrate potential of the GaN element Can be separated from each other and the degree of freedom in circuit configuration can be increased.
上記の事例では、ガラス基板の貼り合せ後、続いてヒートシンク基板を貼り合せる事例を示したが、ガラス基板の貼り合せ後、サファイア基板を除去し、必要に応じGaN薄膜も除去し、裏面であるその面に金属を蒸着(メタライズ処理)した状態で,すなわち、ヒートシンクが貼り合せされない状態で素子を分離して取り扱うことも可能である。この場合はガラス基板が支持台となっている。ウエーハ状態で素子を分離して、実装基板の上でヒートシンク材に搭載することが可能であり、ヒートシンク無しでそのままリードフレームなど実装基板に搭載することも可能である。リードフレームに搭載の後に、表面のガラス層は紫外線照射してガラス基板を除去することができる。In the above example, after the glass substrate was bonded, the heat sink substrate was subsequently bonded. However, after the glass substrate was bonded, the sapphire substrate was removed, and the GaN thin film was also removed as necessary. It is also possible to separate and handle the element in a state where metal is vapor-deposited (metallized) on the surface, that is, in a state where the heat sink is not bonded. In this case, the glass substrate is a support base. The elements can be separated in a wafer state and mounted on a heat sink material on a mounting board, or can be mounted on a mounting board such as a lead frame without a heat sink. After mounting on the lead frame, the glass layer on the surface can be irradiated with ultraviolet rays to remove the glass substrate.
上記の事例では、第一の基板として、Ga系化合物半導体の薄膜層(第2の薄膜)を形成したサファイア基板に直接GaN層を積層する場合を説明したが、GaN層を積層する下地に結晶性のより良いものが必要な場合には、単結晶ケイ素(Si)或いは単結晶炭化ケイ素(SiC)をウエーハ状態の種基板からスマートカットにより貼り合せて形成する基板を用いることも可能である。In the above example, the case where the GaN layer is directly laminated on the sapphire substrate on which the Ga-based compound semiconductor thin film layer (second thin film) is formed as the first substrate has been described. In the case where a material having better properties is required, it is also possible to use a substrate formed by bonding single crystal silicon (Si) or single crystal silicon carbide (SiC) from a wafer state seed substrate by smart cut.
上記の事例では、第一の基板としてサファイア基板を用いる事例を説明したが、Si基板を用いることも可能である。前述のサファイア基板の代わりにSi基板の上にGaN層を形成して、素子を形成した後に、第2の基板であるガラス基板を貼り合わせる。その状態で、Si基板を薄く研磨して、その後エッチング除去するものである。In the above case, the case of using the sapphire substrate as the first substrate has been described, but it is also possible to use a Si substrate. A GaN layer is formed on a Si substrate instead of the sapphire substrate described above to form an element, and then a glass substrate which is a second substrate is bonded. In this state, the Si substrate is thinly polished and then etched away.
図3に本発明の実施例を開示する。図3−aは支持台となる基板である約200μm厚のサファイア基板3にGa系化合物半導体4を形成した面に10μ厚のGaN層2を形成した状態である。図7−bは、このGaN膜内に接合ゲート型FETを形成した状態を示す。ゲート13が接合部からなり、ソース11、ドレイン12との間の電流の遮断、導通を行う公知の構造である。その上に配線層15に配線を施した(半導体素子形成工程)状態が図7−cである。ゲート電極23、ソース電極21、ドレイン電極22が表層にある。この表面に約400μm厚のガラス基板5を光剥離性接着材からなる接着剤6を介して貼り合わせる(第1接合工程)。この様にGaN層2に接合型FET素子が形成されているサファイア基板3とガラス基板5を貼り合せたのが図7−dである。この状態でサファイア基板の面からレーザ光を照射し、GaN系薄膜層4でガリウム(Ga)を析出せしめサファイア基板3を剥離せしめ(第1基板除去工程)、露出したGaN面にメタライズ層16を形成したのが図7−eである。レーザ光によりサファイア基板上のGa系薄膜層で剥離させるには、発光ダイオード用に既に普及が始まっているレーザリフトオフ手法を適用することができる。図7−eの状態で支持台はガラス基板5となっている。この状態で裏面を金属膜を蒸着(メタライズ)したGaN層2の裏面に半田めっきをした銅材料からなるヒートシンク基板7を貼り合せし、基板の接合を行う。ヒートシンク基板7はこの状態ではウエーハ形状をしており、この後の支持台となる。この状態が図7−fである。この状態でガラス基板5の表面から紫外光を照射し、接着材を剥離せしめ、ガラス基板5を剥離し(第2基板除去工程)、接着剤を洗浄除去したのが図7−gである。この状態で支持台はヒートシンク基板7である。この後に、素子を分離してリードフレームなどに実装して素子の完成となる。 FIG. 3 discloses an embodiment of the present invention. FIG. 3A shows a state in which a
図3にの事例において、ヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との2層構造からなら材料とすることにより、GaN素子が実装されるリードフレームの電位とGaN素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。 In the example shown in FIG. 3, the potential of the lead frame on which the GaN element is mounted and the GaN element can be obtained by using a material having a two-layer structure of a conductive and heat conductive material and an insulating material as the heat sink substrate. It is possible to separate the substrate potential from each other and increase the degree of freedom in circuit configuration.
図4にこの素子の実装図を示す。図4−aはリードフレームの上にヒートシンクとGaN素子が一体化した素子が実装されている様子を示す。ヒートシンクと素子が一体化され、ヒートシンクがリードフレームに接着され、この状態でモールドで樹脂成形されてパッケージの完了となる。図4−bはリードフレーム基板7がヒートシンク導電材料部8とヒートシンク絶縁材料部9から構成されている場合の断面図である。FIG. 4 shows a mounting diagram of this element. FIG. 4A shows a state in which an element in which a heat sink and a GaN element are integrated is mounted on a lead frame. The heat sink and the element are integrated, the heat sink is bonded to the lead frame, and in this state, resin molding is performed with a mold to complete the package. FIG. 4B is a cross-sectional view when the
図5に本発明の別の実施例を示す。図3との違いは、ヒートシンク基板7を基板状態では貼り合わせしないで、ガラス基板5が支持台となっている状態、図3−eの状態で半導体素子を分離して、各素子をリードフレーム上に形成したヒートシンク(図示せず)上へ実装し、その後にガラス基板5を除去することである。製造は図3と同様に工程を進め、図5−fに示す状態が、図3−eに相当する状態と同じである。この事例では、図5−fの状態で素子を個別に分離して、リードフレームに設けたヒートシンクへ実装する。 FIG. 5 shows another embodiment of the present invention. The difference from FIG. 3 is that the
図5においてはヒートシンク基板7を単層の事例で示しているが、ヒートシンク基板7をヒートシンク導電材部とヒートシンク絶縁材部の2層構造とすることも可能である。この場合は、素子の基板電位と素子が実装されるリードフレームの電位と分離することができる。 In FIG. 5, the
図6に、図5−fの状態で素子を個別に分離して、リードフレームに設けたヒートシンクへ実装された様子を示す。図6−aはGaN素子の支持台がガラス基板5の状態でリードフレーム33の上のヒートシンク40に実装された状態を示す。この状態で表面から紫外光を照射することにより接着樹脂6を剥離し、ガラス基板5を剥離することができる。その後、表面の接着剤を除去し、洗浄し、その後にワイアボンディングした状態が図6−bであり、この後にパッケージングを行うことにより半導体装置の完成となる。図6−cはヒートシンク40を導電材料単層ではなく、ヒートシンク導電材部41とヒートシンク絶縁材部42〜構成した場合の図を示す。 FIG. 6 shows a state where the elements are individually separated in the state shown in FIG. 5-f and mounted on a heat sink provided in the lead frame. FIG. 6A shows a state in which the GaN element support is mounted on the
図3、図5において、GaN素子を形成するGaN膜は10μm程度の薄膜であり、それ自体では薄すぎて単独では取り扱いが出来ないものであるが、支持台となる基板を製造工程の目的ごとに交換して、貼り合せ、剥離の繰り返しで最後の目的基板のヒートシンク基板に貼り合せる一連の工程で、GaN層の使用量を最小限に抑え、またウエーハ状態で素子に分離することなくヒートシンクを形成することは画期的なことである 3 and 5, the GaN film forming the GaN element is a thin film of about 10 μm, which is too thin to handle by itself. In the series of steps of bonding to the heat sink substrate of the final target substrate by repeated bonding and peeling, the amount of GaN layer used is minimized, and the heat sink is not separated into elements in the wafer state. Forming is a breakthrough
図3,図5の事例ではベース基板にサファイア基板を用い、第2基板としてガラス基板を用いる事例を示したが、この組み合わせはその他の基板材料でもいろいろ可能である。 3 and 5 show an example in which a sapphire substrate is used as the base substrate and a glass substrate is used as the second substrate, but various combinations of other substrate materials are possible.
上記の事例では、第1の基板として、Ga系化合物半導体の薄膜層(第2の薄膜)を形成したサファイア基板に直接GaN層を積層する場合を説明したが、GaN層を積層する下地に結晶性の一層良いものが必要な場合には、種基板としてSi層或いはSiC層を種基板からスマートカット(商標登録)により薄い結晶層を貼り合せて形成する基板を用いることも可能である。図7においてその製造工程を示す。図7−aはウエーハ状態の種結晶のSi基板51の表面に約0.5μm程度の深さに水素(H)イオンの高濃度層(スマートカット層)52を設けた状態を示す。図7−bはサファイア基板3にGa系薄膜層4が形成された、その面がSi基板51に貼り合わされた状態を表す。この状態で高温にすることによりスマートカット層52で劈開が発生しSiの種薄膜層53が剥離される。図7−cはスマートカット層が形成されたSi種薄膜層53とサファイア基板が貼り合わされた状態を示す。Si表面を研磨し、これがサファイア基板に結晶性の良いSi層が形成された状態であり、この上にGaN層を形成していくための基板となるものである。In the above example, the case where the GaN layer is directly laminated on the sapphire substrate on which the Ga-based compound semiconductor thin film layer (second thin film) is formed as the first substrate has been described. In the case where a material having better properties is required, it is also possible to use a substrate in which a Si layer or SiC layer is formed as a seed substrate by bonding a thin crystal layer from the seed substrate by smart cut (registered trademark). FIG. 7 shows the manufacturing process. FIG. 7A shows a state in which a high concentration layer (smart cut layer) 52 of hydrogen (H) ions is provided at a depth of about 0.5 μm on the surface of the
上記の事例では、種基板としてSi基板を用いる事例を示したが、格子定数がGaNに近い材料としてSiC基板を用いて、同様にサファイア基板の上にSiC薄膜を形成されることができる。図7の製造工程と全く同じである。 In the above example, an Si substrate is used as a seed substrate. However, an SiC thin film can be similarly formed on a sapphire substrate using an SiC substrate as a material having a lattice constant close to that of GaN. This is exactly the same as the manufacturing process of FIG.
上図3から図7に至る事例では、第1の基板としてサファイア基板を用いる事例を説明したが、Si基板を用いることも可能である。前述のサファイア基板の代わりにSi基板の上にGaN層を形成して、接合型FET素子、配線層を形成した後に、第2の基板であるガラス基板を貼り合わせる。その状態で、Si基板を薄く研磨して、その後エッチング除去することにより可能である。図8においてその製造工程の事例を示す。図8に本発明の実施例を開示する。図8−aは支持台となる基板である約400μm厚のSi基板10の表面に10μ厚のGaN層2を形成した状態である。図8−bは、このGaN層内に接合ゲート型FETを形成した状態を示す。ゲート13が接合部からなり、ソース11、ドレイン12との間の電流の遮断、導通を行う公知の構造である。その上に配線層15に配線を施した(半導体素子形成工程)状態が図8−cである。ゲート電極23、ソース電極21、ドレイン電極22が表層にある。この表面に約400μm厚のガラス基板5を光剥離性接着材からなる接着剤6を介して貼り合わせる(第1接合工程)。この様にGaN層2に接合型FET素子が形成されているSi基板10とガラス基板5を貼り合せたのが図7−dである。この状態でSi基板10の裏面から研磨によりSi厚を薄くして、最後は化学研磨により除去して(第1基板除去工程)、露出したGaN面に金属膜でメタライズ層16を形成したのが図8−eである。この状態で裏面をメタライズしたGaNの裏面に半田めっきをした銅材料からなるヒートシンク基板7を貼り合せ接合を行う。ヒートシンク基板はこの状態ではウエーハ形状をしており、この後の支持台となる。この状態が図8−fである。この状態でガラス基板52の表面から紫外光を照射し、接着材を剥離せしめ、ガラス基板を剥離し(第2基板除去工程)、接着剤を洗浄除去したのが図8−gである。この状態で支持台はヒートシンク7である。この後に、素子を分離してリードフレームなどに実装して素子の完成となる。 In the examples from FIG. 3 to FIG. 7, the example in which the sapphire substrate is used as the first substrate has been described, but a Si substrate can also be used. A GaN layer is formed on a Si substrate instead of the sapphire substrate described above to form a junction FET element and a wiring layer, and then a glass substrate which is a second substrate is bonded. In this state, it is possible to polish the Si substrate thinly and then remove it by etching. FIG. 8 shows an example of the manufacturing process. FIG. 8 discloses an embodiment of the present invention. FIG. 8A shows a state in which a
図8においてヒートシンク基板7として導電性で熱伝導性の良い材料と絶縁性の材料との2層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とGaN素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。 In FIG. 8, if the
サイファイア基板の事例で図5に示したいように図8の事例においても、ヒートシンク材を基板状態では貼り合わせしないで、ガラス基板が支持台となっている状態である図8−eの状態にて半導体素子を分離して、各素子をヒートシンク上へ実装し、その後にガラス基板5を除去することも可能である。 As shown in FIG. 5 in the case of the sci-fi substrate, in the case of FIG. 8 as well, the heat sink material is not bonded in the substrate state, and the state shown in FIG. It is also possible to separate the semiconductor elements, mount each element on a heat sink, and then remove the
尚、本発明においては、以上に記載した実施形態に限られず、目的、用途に応じて本発明の範囲内で種々変更した実施形態とすることが可能である。 The present invention is not limited to the embodiment described above, and various modifications can be made within the scope of the present invention depending on the purpose and application.
GaNを用いたパワー系化合物半導体素子は、車においてはハイブリッド車の普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のためにパワー系化合物半導体装置の役割が重要になってくる。本発明により、高価な材料となっているGaNの使用量を大幅に減らすことができ、GaN素子の素子部の温度上昇を抑え安定的な動作をさせ、それで安価なGaNの半導体装置を製造することが可能となる。これによって、当該分野のパワー系化合物半導体装置の普及に大きく貢献するものとなる。 Power-based compound semiconductor devices using GaN are becoming increasingly important with the spread of hybrid vehicles and electric vehicles. In addition, with the spread of smart grids, the role of power-based compound semiconductor devices is becoming important for household appliances and for energy management. According to the present invention, the amount of GaN, which is an expensive material, can be greatly reduced, the temperature of the element portion of the GaN element can be suppressed and a stable operation can be performed, and an inexpensive GaN semiconductor device can be manufactured. It becomes possible. This greatly contributes to the popularization of power compound semiconductor devices in this field.
1・・・Si基板 2・・・GaN層 3・・・サファイア基板
4・・・Ga系薄膜層 5・・・ガラス基板 6・・・光剥離接着材
7・・・ヒートシンク基板 8・・・ヒートシンク導電材料部
9・・・ヒートシンク絶縁部 10・・・シリコン基板
11・・・ソース 12・・・ドレイン 13・・・ゲート
14・・・接合の空乏層 15・・・配線層 16・・・メタライズ層
21・・・ソース電極 22・・・ドレイン電極 23・・・ゲート電極
31・・・リードフレームのソース部 32・・・リードフレームのドレイン部
33・・・リードフレームの素子支持部 34・・・ワイア
40・・・ヒートシンク
41・・・ヒートシンクの導電材部 42・・・ヒートシンクの絶縁材部
51・・・Si種基板 52・・・・スマートカット層
53・・・・種薄膜層DESCRIPTION OF
Claims (11)
第1のベース基板又は該ベース基板の表面に第2の化合物半導体層を形成してなる基板又は該ベース基板の表面に第3の化合物半導体層を形成してなる基板を第1基板とし、該第1基板の表面に第1の化合物半導体を形成し、
前記第1の化合物半導体層にP型領域及びN型領域の少なくとも1つを形成すると共に電極を形成することによって半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程により形成された半導体素子の表面と、第2基板の表面とを貼り合わせる第1接合工程と、
前記第1接合工程の後に前記第1基板を除去する第1基板除去工程と、
前記第1基板除去工程により前記第1基板が除去された表面と第3の基板とを貼り合わせ、その後前記第2基板を除去する第2基板除去工程と、
を備えることを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device using a first compound semiconductor,
The first base substrate or the substrate formed by forming the second compound semiconductor layer on the surface of the base substrate or the substrate formed by forming the third compound semiconductor layer on the surface of the base substrate is used as the first substrate, Forming a first compound semiconductor on the surface of the first substrate;
Forming a semiconductor element by forming at least one of a P-type region and an N-type region in the first compound semiconductor layer and forming an electrode; and
A first bonding step of bonding the surface of the semiconductor element formed by the semiconductor element formation step and the surface of the second substrate;
A first substrate removing step of removing the first substrate after the first bonding step;
A second substrate removing step of bonding the surface from which the first substrate has been removed by the first substrate removing step and a third substrate, and then removing the second substrate;
A method for manufacturing a semiconductor device, comprising:
前記第2接合工程は、前記半導体素子の表面に光により剥離される材料を用いた接着層を形成した後、該接着層を介して前記第1基板の表面と貼り合わせ、
前記第2基板除去工程は、光を照射することによって前記第2基板を除去する、
請求項1乃至6のいずれかに記載の半導体装置の製造方法。The second substrate is transparent glass;
In the second bonding step, an adhesive layer using a material that is peeled by light is formed on the surface of the semiconductor element, and then bonded to the surface of the first substrate via the adhesive layer.
The second substrate removing step removes the second substrate by irradiating with light.
A method for manufacturing a semiconductor device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234182A JP2014075565A (en) | 2012-10-04 | 2012-10-04 | Method of manufacturing compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234182A JP2014075565A (en) | 2012-10-04 | 2012-10-04 | Method of manufacturing compound semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014075565A true JP2014075565A (en) | 2014-04-24 |
Family
ID=50749495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012234182A Pending JP2014075565A (en) | 2012-10-04 | 2012-10-04 | Method of manufacturing compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014075565A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016140229A1 (en) * | 2015-03-04 | 2016-09-09 | 有限会社Mtec | Method for manufacturing semiconductor substrate and semiconductor substrate |
CN108368640A (en) * | 2015-05-21 | 2018-08-03 | Ev 集团 E·索尔纳有限责任公司 | Method for being applied to outgrowth layer on seed layer |
WO2019004469A1 (en) * | 2017-06-29 | 2019-01-03 | 株式会社テンシックス | Method for producing semiconductor element substrate |
JP2019012756A (en) * | 2017-06-29 | 2019-01-24 | 株式会社テンシックス | Manufacturing method of semiconductor element substrate |
WO2019244460A1 (en) * | 2018-06-19 | 2019-12-26 | 株式会社ブイ・テクノロジー | Semiconductor element forming sapphire substrate, method of manufacturing semiconductor element forming sapphire substrate, and method of transferring semiconductor element |
JP2019220666A (en) * | 2018-06-19 | 2019-12-26 | 株式会社ブイ・テクノロジー | Sapphire substrate for forming semiconductor element, method of manufacturing the same, and method of transferring semiconductor element |
-
2012
- 2012-10-04 JP JP2012234182A patent/JP2014075565A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10424514B2 (en) | 2015-03-04 | 2019-09-24 | Mtec Corporation | Method for manufacturing semiconductor substrate |
CN107484431A (en) * | 2015-03-04 | 2017-12-15 | 有限会社Mtec | The manufacture method and semiconductor substrate of semiconductor substrate |
JPWO2016140229A1 (en) * | 2015-03-04 | 2018-01-11 | 有限会社Mtec | Manufacturing method of semiconductor substrate |
CN107484431B (en) * | 2015-03-04 | 2018-10-02 | 有限会社Mtec | The manufacturing method of semiconductor substrate |
WO2016140229A1 (en) * | 2015-03-04 | 2016-09-09 | 有限会社Mtec | Method for manufacturing semiconductor substrate and semiconductor substrate |
CN108368640A (en) * | 2015-05-21 | 2018-08-03 | Ev 集团 E·索尔纳有限责任公司 | Method for being applied to outgrowth layer on seed layer |
JP2018523287A (en) * | 2015-05-21 | 2018-08-16 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Method for applying a growth layer on a seed layer |
WO2019004469A1 (en) * | 2017-06-29 | 2019-01-03 | 株式会社テンシックス | Method for producing semiconductor element substrate |
JP2019012756A (en) * | 2017-06-29 | 2019-01-24 | 株式会社テンシックス | Manufacturing method of semiconductor element substrate |
CN110663097A (en) * | 2017-06-29 | 2020-01-07 | X-Vi株式会社 | Method for manufacturing semiconductor element substrate |
JPWO2019004469A1 (en) * | 2017-06-29 | 2020-07-30 | 株式会社テンシックス | Method for manufacturing semiconductor element substrate |
CN110663097B (en) * | 2017-06-29 | 2023-12-12 | X-Vi株式会社 | Method for manufacturing semiconductor element substrate |
WO2019244460A1 (en) * | 2018-06-19 | 2019-12-26 | 株式会社ブイ・テクノロジー | Semiconductor element forming sapphire substrate, method of manufacturing semiconductor element forming sapphire substrate, and method of transferring semiconductor element |
JP2019220666A (en) * | 2018-06-19 | 2019-12-26 | 株式会社ブイ・テクノロジー | Sapphire substrate for forming semiconductor element, method of manufacturing the same, and method of transferring semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673163B2 (en) | Semiconductor device with flip chip structure and fabrication method of the semiconductor device | |
US9666437B2 (en) | Method for manufacturing semiconductor device | |
CN103730480B (en) | A kind of manufacture method of high drive flip LED thin film chip | |
JP2014075565A (en) | Method of manufacturing compound semiconductor device | |
CN104584214B (en) | Carrier wafer goes to be bonded from the laser of device wafer | |
CN108305837B (en) | Method for producing semiconductor device | |
US20170171978A1 (en) | Power module and manufacturing method thereof | |
JP2014057035A (en) | Compound semiconductor device manufacturing method | |
CN110676165A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2017041514A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN111326479A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2018049938A (en) | Semiconductor device | |
KR20240024876A (en) | Semiconductor package and manufacturing method thereof | |
EP2466659B1 (en) | Light emitting device | |
US10892253B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US10475721B2 (en) | Power semiconductor device and method for manufacturing same | |
WO2018137280A1 (en) | Chip packaging device and method | |
JP6868455B2 (en) | Electronic component package and its manufacturing method | |
JP7029778B2 (en) | Semiconductor devices and their manufacturing methods | |
TW202113926A (en) | Method for manufacturing micro-LED chip | |
CN111937127A (en) | Reduced material metal plate on power semiconductor chip | |
US9761506B2 (en) | Semiconductor device and fabrication method for the same | |
TW201225227A (en) | Method for manufacturing heat dissipation bulk of semiconductor device | |
EP3306663A1 (en) | Sic-on-si-based semiconductor module with short circuit failure mode | |
CN107634104B (en) | High-heat-dissipation GaN diode structure with buried metal layer and preparation method thereof |