JP2014073054A - 電源制御回路およびスイッチング電源装置 - Google Patents

Abstract

【課題】スイッチング電源装置内で発生する直流誤差を低減可能な電源制御回路およびスイッチング電源装置を提供する。
【解決手段】電源制御回路３は、直流電圧レベルの変換を行う電圧変換部の出力電圧に相関する第１センス信号を生成する第１センス部４と、直流誤差の検出動作と、出力電圧と参照電圧との電圧差に応じた第１差分信号を検出する電圧差検出動作と、を制御信号に応じて切り替えて行う第１増幅器５と、第１差分信号に含まれる所定の周波数以上の高周波成分を除去したフィルタリング信号を生成するフィルタ部６と、第１センス信号とフィルタリング信号との電圧差に応じた第２差分信号を生成して電圧変換部に供給する第２増幅器７と、を備える。
【選択図】図１

Description

本発明の実施形態は、電源制御回路およびスイッチング電源装置に関する。

スイッチング電源装置は、出力電圧を参照電圧と比較して、両電圧が一致するようにスイッチング素子をオンまたはオフさせる帰還制御を行う。このとき、出力電圧と参照電圧のどちらかが直流誤差を含んでいると、正常な帰還制御を行えなくなることから、直流誤差を検出して、そのオフセット補正を行う技術が提案されている。

また、出力電圧、出力電流、オフセット値、ループゲイン等を自動的に制御する技術も提案されている。

スイッチング電源装置内で発生する直流誤差とそのオフセット補正のために、スイッチング電源装置内に複数の帰還ループを設ける場合がある。このような場合、一方の帰還ループで直流誤差を低減する制御を行ったとしても、他方の帰還ループで、直流誤差が発生してしまい、結果として直流誤差を低減できないおそれがある。

特開２０１２−１０５７９号公報 特開２００６−１９０１４０号公報

本発明は、スイッチング電源装置内で発生する直流誤差を低減可能な電源制御回路およびスイッチング電源装置を提供するものである。

本実施形態によれば、直流電圧レベルの変換を行う電圧変換部の出力電圧に相関する第１センス信号を生成する第１センス部と、直流誤差の検出動作と、前記出力電圧と参照電圧との電圧差に応じた第１差分信号を検出する電圧差検出動作と、を制御信号に応じて切り替えて行う第１増幅器と、前記第１差分信号に含まれる所定の周波数以上の高周波成分を除去したフィルタリング信号を生成するフィルタ部と、前記第１センス信号と前記フィルタリング信号との電圧差に応じた第２差分信号を生成して前記電圧変換部に供給する第２増幅器と、を備える電源制御回路が提供される。

第１の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。 図１に切替回路８を追加して第２増幅器７およびローパスフィルタ６の内部構成を具体化した一例を示すブロック図。 第１センス部４の一具体例を示す回路図。 第１センス部４の他の具体例を示す回路図。 図１に第２センス部９を追加したスイッチング電源装置１の概略構成を示すブロック図。 第２の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。 図６をより具体化したブロック図。 第３の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。 図２の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図。 図８および図９の制御信号生成部１０が生成する制御信号の動作タイミングの一例を示す図。 図６の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図。 図７の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図。 図１１および図１２の制御信号生成部１０が生成する制御信号の動作タイミングの一例を示す図。 第４の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。 第５の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。 第６の実施形態によるスイッチング電源装置１の概略構成を示すブロック図。

以下、図面を参照しながら、本発明の実施形態を説明する。

（第１の実施形態）
図１は第１の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図１のスイッチング電源装置１は、入力電圧Ｖinから出力電圧Ｖoutを生成する電圧変換部２と、出力電圧Ｖoutを帰還制御する電源制御回路３とを備えている。

電源制御回路３は、第１センス部４と、第１増幅器５と、ローパスフィルタ（フィルタ部）６と、第２増幅器７とを有する。

第１センス部４は、電圧変換部２の出力電圧Ｖoutに相関する第１センス信号を生成する。より具体的には、第１センス部４は、出力電圧Ｖoutの位相と振幅の少なくとも一つを調整した第１センス信号を生成する。

第１増幅器５は、スイッチング電源装置１内で発生する直流誤差の検出動作と、出力電圧Ｖoutと参照電圧Ｖrefとの電圧差に応じた第１差分信号を検出する電圧差検出動作とを、制御信号に応じて切り替えて行う。制御信号は、例えば外部から与えられる信号である。

ローパスフィルタ６は、第１差分信号に含まれる所定の周波数以上の高周波成分を除去したフィルタリング信号を生成する。

第２増幅器７は、第１センス信号とローパスフィルタ６の出力信号（フィルタリング信号）との電圧差に応じた第２差分信号を生成して電圧変換部２に供給する。

電圧変換部２は、第２差分信号がゼロになるように、不図示のスイッチング素子を切替制御して入力電圧Ｖinから出力電圧Ｖoutを生成する。電圧変換部２は、例えばＤＣ−ＤＣコンバータである。

図１のスイッチング電源装置１は、出力電圧Ｖoutの帰還制御を行うために、メジャーループとマイナーループの２つを備えている。メジャーループでは、第１増幅器５を用いて、上述した直流誤差の検出動作と電圧差検出動作を切り替えて行う。マイナーループでは、第２増幅器７を用いて出力電圧Ｖoutの帰還制御を連続的に行う。

マイナーループは、連続的に出力電圧Ｖoutの帰還制御を行うため、マイナーループの中で、スイッチング電源装置１内の直流誤差を検出することはできない。そこで、本実施形態では、メジャーループで、まず直流誤差を検出した後に、電圧差検出動作を行うことで、直流誤差の影響を受けずに電圧差検出動作を行えるようにし、かつマイナーループで発生した直流誤差もメジャーループにて相殺除去する。

また、本実施形態では、マイナーループの動作周波数を、メジャーループよりも高くしている。よって、出力電圧Ｖoutの急峻な変動は、マイナーループにて抑制することができる。

このように、メジャーループでは、直流誤差の検出動作と電圧差検出動作を切り替えて行っており、この動作の切替は切替回路が行う。図１では、簡略化のために切替回路を省略している。図２は図１に切替回路８を追加して第２増幅器７およびローパスフィルタ６の内部構成を具体化した一例を示すブロック図である。

図２に示すように、第１増幅器５は、オペアンプ１１と、オペアンプ１１の二つの入力端子にそれぞれ接続されるキャパシタＣ１，Ｃ２とを有する。これらキャパシタＣ１，Ｃ２には、スイッチング電源装置１内の直流誤差に応じた電荷が保持される。

なお、図２では、オペアンプ１１の直流誤差をキャパシタＣ３で表し、同様に、図２では、第２増幅器７の直流誤差をキャパシタＣ４で表している。本実施形態では、キャパシタＣ３の両端電圧である直流誤差をＶos1、キャパシタＣ４の両端電圧である第２増幅器７自身の直流誤差をＶos2としている。

ローパスフィルタ６は、第２増幅器７の一方の入力端子と接地端子との間に接続されるキャパシタＣ５，Ｃ６を有する。

切替回路８は、第１増幅器５が直流誤差の検出動作を行った後に電圧差検出動作を行い、その後にフィルタ部が高周波成分の除去を行うように、制御信号に基づいて第１増幅器５とフィルタ部を切替制御する。

より詳細には、切替回路８は、オペアンプ１１の出力信号をローパスフィルタ６に供給するか否かを切り替えるスイッチＳ１と、オペアンプ１１の出力信号を入力側に帰還させるか否かを切り替えるスイッチＳ２，Ｓ３と、キャパシタＣ１，Ｃ２の各一端を接地するか否かを切り替えるスイッチＳ４，Ｓ５と、キャパシタＣ１に出力電圧Ｖoutに応じた電荷を保持するか否かを切り替えるスイッチＳ６と、キャパシタＣ２に参照電圧Ｖrefに応じた電荷を保持するか否かを切り替えるスイッチＳ７と、ローパスフィルタ６内のキャパシタＣ６の電荷をキャパシタＣ５に転送するか否かを切り替えるスイッチＳ８と、初期動作時にキャパシタＣ５に参照電圧Ｖrefを印加するか否かを切り替えるスイッチＳ９とを有する。

切替回路８内のスイッチＳ１〜Ｓ９は、外部からの制御信号によりオンまたはオフに切り替えられる。

次に、図２のスイッチング電源装置１の動作を説明する。まず、初期動作時には、スイッチＳ９がオンし、キャパシタＣ５に参照電圧Ｖrefに応じた電荷が保持される。その後、電圧変換部２は、入力電圧Ｖinを出力電圧Ｖoutに変換する動作を行う。

ここで、第２増幅器７の入力電圧ＶinをＶa、Ｖbとし、第１センス部４が出力電圧Ｖoutと同じ振幅の電圧Ｖoutを出力する場合、Ｖa＝Ｖout＋Ｖos2、Ｖb＝Ｖrefである。

電圧変換部２は、第２増幅器７の出力電圧Ｖoutである第２差分信号が小さくなるように、すなわちＶa＝Ｖbになるように動作する。よって、Ｖout＋Ｖos2＝Ｖrefとなり、電圧変換部２は、参照電圧ＶrefよりもＶos2低い電圧であるＶout＝Ｖref−Ｖos2を出力する。

切替回路８は、制御信号により、スイッチＳ２，Ｓ３，Ｓ４，Ｓ５をオンし、他のスイッチをオフする。これにより、キャパシタＣ１，Ｃ２にはスイッチング電源装置１内の直流誤差分の電荷が保持される。キャパシタＣ１，Ｃ２の両端電圧により、キャパシタＣ３の両端電圧Ｖos1を相殺することができる。

次に、切替回路８は、制御信号により、スイッチＳ１，Ｓ６，Ｓ７をオンし、他のスイッチをオフする。これにより、オペアンプ１１は、出力電圧Ｖoutと参照電圧Ｖrefとの電圧差を、直流誤差Ｖos1の影響を受けずに検出できる。

オペアンプ１１は、Ｖout＝Ｖref−Ｖos2と参照電圧Ｖrefとの電圧差をＡ倍して出力するため、電圧（Ａ×Ｖos2）に応じた電荷がキャパシタＣ６に保持される。

次に、切替回路８は、制御信号により、スイッチＳ８をオンし、他のスイッチをオフする。これにより、キャパシタＣ２の保持電荷はキャパシタＣ５に転送されて、キャパシタＣ１の両端電圧は、（Ｖref×Ｃ５＋Ａ×Ｖos2×Ｃ６）／（Ｃ５＋Ｃ６）となる。

ここで、Ａ＞（Ｖref／Ｖos2）とすると、キャパシタＣ１の両端電圧は、参照電圧Ｖrefより高くなる。キャパシタＣ１の両端電圧が参照電圧Ｖrefより高い分をＶcとすると、Ｖb＝Ｖref＋Ｖcとなる。

このように、第２増幅器７の入力電圧Ｖinは、Ｖa＝Ｖout＋Ｖos2、Ｖb＝Ｖref＋Ｖcとなり、第２増幅器７は、ＶaとＶbの電圧差に応じた信号を出力する。

電圧変換部２は、Ｖa＝ＶbとなるようなＶoutを出力するため、Ｖout＋Ｖos2＝Ｖref＋Ｖcとなり、これを変形すると、Ｖout＝Ｖref−（Ｖos2−Ｖc）となる。この式からわかるように、直流誤差が当初はＶos2であったが、Ｖc分だけ小さくなって（Ｖos2−Ｖc）になっている。このような動作を繰り返して、Ｖos2＝ＶcとなったときにＶout＝Ｖrefとなり、直流誤差の含まれないＶoutが出力される。

直流誤差は、制御方法や電圧変換部２の構成（例えば昇圧型や降圧型など）に関係なく生じる問題であるが、本実施形態によれば、どのような場合であっても、マイナーループの直流誤差をメジャーループで相殺することができる。相殺可能なマイナーループの直流誤差は、第２増幅器７自身の直流誤差だけでなく、例えば第１センス部４と電圧変換部２の直流誤差も含んでいる。

なお、マイナーループの直流誤差をマイナーループで相殺しない理由は、マイナーループは電圧差検出動作を連続的に行っていて、マイナーループでは直流誤差の検出動作が行えないためである。これに対して、メジャーループは電圧差検出動作を連続的に行う必要はないため、メジャーループ内に直流誤差の検出期間を設けて、直流誤差が検出された後に、電圧差検出動作を行うことで、電圧差検出動作期間中に直流誤差の相殺処理を行うことができる。

メジャーループが直流誤差の検出動作を行うタイミングは、例えば、電源投入時、ソフトスタート時、温度や入力電圧等の変化を通知する信号（センサ検出信号など）が外部から与えられた時、予め定めた所定間隔ごと、などが考えられる。

図３は第１センス部４の一具体例を示す回路図である。図３の第１センス部４は、出力電圧Ｖoutと接地電圧との間に直列接続された複数の抵抗素子Ｒ１，Ｒ２を有し、これら抵抗素子Ｒ１，Ｒ２の間から出力電圧Ｖoutの分圧電圧を第１センス信号として出力する。

図３の回路に示すように、第１センス部４は、例えば抵抗分圧回路で構成でき、出力電圧Ｖoutよりも電圧レベルの小さい第１センス信号を第２増幅器７に供給できるため、第２増幅器７には高耐圧トランジスタを用いる必要がなくなり、低耐圧トランジスタで第２増幅器７を構成できる。一般には、低耐圧トランジスタの方が小面積で形成できるため、製造コストを抑制できる。

図４は第１センス部４の他の具体例を示す回路図である。図４の第１センス部４は、図３と同様に直列接続された複数の抵抗素子Ｒ１，Ｒ２と、そのうちの一つの抵抗素子Ｒ１に並列接続されたキャパシタＣとを有する。

図４に示すように、抵抗素子Ｒ１に並列接続されたキャパシタＣを設けることで、直列接続された複数の抵抗素子の一端に供給される出力電圧Ｖoutの位相を進めた位相を持つ第１センス信号を出力できる。キャパシタＣの代わりにインダクタを接続することで、出力電圧Ｖoutの位相を遅らせた位相を持つ第１センス信号を出力することも可能である。

ここで、図４に示す第１センス部４のように、出力電圧Ｖoutの位相を調整する必要があるのは、第２増幅器７、電圧変換部２および第１センス部４で構成されるマイナーループは、その内部に容量成分と誘導成分を含んでおり、出力電圧Ｖoutの位相が変動しやすいためであり、出力電圧Ｖoutの位相に合わせて、第１センス部４にて位相調整を行った第１センス信号を第２増幅器７に供給することで、出力電圧Ｖoutの位相と振幅をより安定に制御できるようになる。

なお、第１センス部４の具体的な内部構成は図３や図４に示したものに限定されない。第１センス部４は、出力電圧Ｖoutの電圧振幅と位相の少なくとも一方に相関する第１センス信号を生成するものであれば、どのような回路で構成してもよい。

図５は図１に第２センス部９を追加したスイッチング電源装置１の概略構成を示すブロック図である。第２センス部９は、出力電圧Ｖoutに相関する第２センス信号を生成し、生成した第２センス信号を第１増幅器５に供給する。

第２センス部９は、例えば図３や図４の回路で構成されており、出力電圧Ｖoutの振幅と位相の少なくとも一方を調整した第２センス信号を生成する。

第２センス部９を設けることで、第１増幅器５で比較動作に用いる参照電圧Ｖrefよりも高い電圧レベルの出力電圧Ｖoutを出力できる。

また、第２センス部９をローパスフィルタで構成すれば、出力電圧Ｖoutに含まれるスイッチングノイズや外乱ノイズの成分をローパスフィルタで除去した上で、第１増幅器５で参照電圧Ｖrefと比較することができ、スイッチングノイズや外乱の影響を受けることなくメジャーループの帰還制御を行うことができる。

なお、図５では省略しているが、図５のスイッチング電源装置１は、図２と同様の切替回路８を有する。

このように、第１の実施形態では、電圧変換部２で生成した出力電圧Ｖoutを帰還制御するために、マイナーループとメジャーループを設けて、マイナーループでは連続的に出力電圧Ｖoutの帰還制御を行い、メジャーループでは直流誤差の検出動作と電圧差検出動作を切り替えて行うようにしたため、マイナーループで生じた直流誤差をメジャーループで相殺することができ、直流誤差の影響のない出力電圧Ｖoutを生成できる。

（第２の実施形態）
以下に説明する第２の実施形態は、デジタル的な制御を行うものである。

図６は第２の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図６のスイッチング電源装置１は、図１と比べて、第１増幅器５をコンパレータ５ａに置換し、ローパスフィルタ６をデジタルローパスフィルタ６ａに置換している。

デジタルローパスフィルタ６ａは、一般にアナログノイズによる影響を受けにくいため、アナログノイズの大きいスイッチング電源装置１では、デジタルローパスフィルタ６ａを用いるのが有効である。デジタルローパスフィルタ６ａを用いる場合は、その入力信号もデジタル信号である必要があるため、図６では第１増幅器５の代わりにコンパレータ５ａを用いている。

図７は図６をより具体化したブロック図である。図７のスイッチング電源装置１は、図２と比べて、ローパスフィルタ６をセレクタ１２に置換し、オペアンプ１１の出力段にラッチ１３を設けている。また、図７の切替回路８のスイッチ構成は図２とは一部異なっている。

ラッチ１３は、オペアンプ１１の出力信号をデジタル値に変換して、セレクタ１２に供給する。例えば、ラッチ１３は、出力電圧Ｖoutが参照電圧Ｖrefより大きければロウレベル、出力電圧Ｖoutが参照電圧Ｖref以下であればハイレベルのデジタル値を生成する。

セレクタ１２は、ラッチ１３から出力されたデジタル値に基づいて、Ｖd刻みで異なる複数の基準電圧から一つを選択する。複数の基準電圧は、例えば抵抗ラダー１４により生成される。抵抗ラダー１４の一端を入力電圧Ｖin、他端を接地電圧に設定すれば、直列接続された抵抗の数に応じて定まるＶd刻みで基準電圧を出力できる。

ラッチ１３とセレクタ１２には、外部からの制御信号が供給され、制御信号が特定の論理のときだけ、動作を行う。これにより、ラッチ１３とセレクタ１２は無駄な電力を消費しなくなる。

図７の切替回路８は、図２のスイッチＳ１，Ｓ８，Ｓ９を備えていない。スイッチＳ２〜Ｓ７の接続形態は図２と同様である。

次に、図６のスイッチング電源装置１の動作を説明する。セレクタ１２は、初期動作時には、抵抗ラダー１４から参照電圧Ｖrefを選択して、第２増幅器７に供給する。このとき、第２増幅器７の入力電圧Ｖaは、第１センス部４の出力電圧Ｖoutに直流誤差Ｖos2を加えたＶout＋Ｖos2になる。また、第２増幅器７の入力電圧Ｖbは、セレクタ１２の出力電圧Ｖrefである。

電圧変換部２は、第２アンプ部の２つの入力電圧Ｖa，Ｖbの電圧差がなくなるように帰還制御を行うため、Ｖout＋Ｖos2＝Ｖrefとなり、この式を変形すると、Ｖout＝Ｖref−Ｖos2となり、参照電圧ＶrefよりもＶos2だけ低い電圧になる。

次に、外部からの制御信号により、コンパレータ５ａとデジタルローパスフィルタ６ａを動作させる。まず、第１増幅器５内のオペアンプ１１にて、直流誤差の検出動作を行う。このときは、スイッチＳ２〜Ｓ５がオンで、他のスイッチはオフになり、キャパシタＣ１，Ｃ２には、直流誤差Ｖos1を相殺するための電荷が保持される。

次に、スイッチＳ６，Ｓ７をオンし、他のスイッチをオフすると、オペアンプ１１は、出力電圧Ｖoutと参照電圧Ｖrefとの電圧差を増幅して出力するメジャーループの帰還動作を行う。このとき、キャパシタＣ１，Ｃ２には、直流誤差を相殺するための電荷が保持されているため、メジャーループによる帰還動作は、Ｖos1の影響を受けない。

オペアンプ１１が出力電圧Ｖout＝Ｖref−Ｖos2と参照電圧Ｖrefの差を出力すると、次に、ラッチ１３がラッチ動作を行う。このとき、スイッチＳ２〜Ｓ７はオフである。これにより、ラッチ１３は、出力電圧Ｖoutと参照電圧Ｖrefとの電圧差に応じたデジタル値を出力する。例えば、出力電圧Ｖoutが参照電圧Ｖref未満であれば、ラッチ１３はハイ論理のデジタル値を出力する。

次に、制御信号により、セレクタ１２が動作を開始し、ラッチ１３から出力されたデジタル値に応じた基準電圧を選択する。例えば、ラッチ１３がハイ論理のデジタル値を出力した場合は、セレクタ１２は、前回選択した参照電圧Ｖrefよりも１段階大きな電圧（Ｖref＋Ｖd）を選択する。これにより、第２増幅器７の入力電圧Ｖb＝Ｖref＋Ｖdとなる。

マイナーループの動作により、電圧変換部２の出力電圧Ｖoutは、Ｖout＝Ｖref−（Ｖos2−Ｖd）となり、直流誤差はＶdだけ小さくなる。この動作を繰り返すことで、第２増幅器７の入力電圧ＶaとＶbは徐々に近づいていき、Ｖos2＝Ｖdとなったときに、Ｖout＝Ｖrefとなり、直流誤差を含まない出力電圧Ｖoutが出力される。

このように、第２の実施形態では、メジャーループ内の第１増幅器５の出力電圧Ｖoutをデジタル値で出力し、このデジタル値に応じて、Ｖd刻みで基準電圧を選択して第２増幅器７に供給するようにしたため、スイッチングノイズや外乱等の影響を受けにくいデジタル制御が可能となる。また、第１の実施形態と比べてスイッチの数も削減でき、回路規模を縮小できる。

（第３の実施形態）
以下に説明する第３の実施形態は、自動的に制御信号を生成するものである。

図８は第３の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図８のスイッチング電源装置１内の電源制御回路３は、図１の構成に加えて、制御信号生成部１０を備えている。

制御信号生成部１０は、電圧変換部２の動作周波数に同期した制御信号を生成する。電圧変換部２は、その内部構成は省略しているが、第２増幅器７の出力信号に応じて、不図示のスイッチング素子をオンまたはオフさせて、出力電圧Ｖoutを生成している。そこで、制御信号生成部１０は、電圧変換部２内のスイッチング素子のオンオフの動作に同期して制御信号を生成する。

図９は図２の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図である。

図１０は図８および図９の制御信号生成部１０が生成する制御信号の動作タイミングの一例を示す図である。図１０のタイミング信号は、電圧変換部２内の不図示のスイッチング素子のオンオフの切替信号である。制御信号生成部１０は、このタイミング信号に同期させて、４種類の制御信号を生成する。これら制御信号は、順に切替回路８に与えられる。最初の制御信号は、第１増幅器５内のオペアンプ１１を動作（オン）させるか否かを切り替える信号である。この制御信号によって、オペアンプ１１が動作を開始すると、次に、２番目の制御信号によって、第１増幅器５は、直流誤差（ＤＣ誤差）の検出動作を行う。２番目の制御信号は、より具体的には、スイッチＳ２〜Ｓ５をオンして、その他のスイッチをオフする信号である。

直流誤差に応じた電荷がキャパシタＣ１，Ｃ２に保持されると、次に、３番目の制御信号によって、第１増幅器５は、出力電圧Ｖoutと参照電圧Ｖrefとの電圧差の検出動作を行う。３番目の制御信号は、より具体的には、スイッチＳ１，Ｓ６，Ｓ７をオンして、その他のスイッチをオフする信号である。

第１増幅器５内のオペアンプ１１が出力電圧Ｖoutと参照電圧Ｖrefとの電圧差に応じた信号を出力すると、次に、４番目の制御信号によって、ローパスフィルタ６が動作を開始し、オペアンプ１１の出力信号に含まれるノイズ成分を除去して、第２増幅器７の入力電圧Ｖbを生成する。４番目の制御信号は、より具体的には、スイッチＳ８をオンする信号である。４番目の制御信号により、マイナーループが動作を開始し、電圧変換部２は、第２増幅器７の入力電圧Ｖa，Ｖbの電圧差がなくなるように帰還制御を行う。

図１０に示すように、制御信号生成部１０は、電圧変換部２から供給されたタイミング信号に同期させて４種類の制御信号を生成するため、切替回路８内の各スイッチの切替動作を自動化することができる。

図１１は図６の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図である。また、図１２は図７の構成に加えて制御信号生成部１０を設けたスイッチング電源装置１の概略構成を示すブロック図である。

図１３は図１１および図１２の制御信号生成部１０が生成する制御信号の動作タイミングの一例を示す図である。制御信号生成部１０は、電圧変換部２内の不図示のスイッチング素子のオンオフの切替信号であるタイミング信号に同期させて、５種類の制御信号を生成する。これら制御信号は、順に切替回路８に与えられる。最初から３番目までの制御信号は図１０の制御信号と同様である。

３番目の制御信号により、第１増幅器５内のオペアンプ１１が出力電圧Ｖoutと参照電圧Ｖrefとの電圧差に応じた信号を出力すると、４番目の制御信号によって、ラッチ１３はオペアンプ１１の出力信号をラッチしてデジタル値を生成する。次に、５番目の制御信号によって、セレクタ１２は、デジタル値に応じた基準電圧を選択して第２増幅器７の入力電圧Ｖbを設定する。

このように、第３の実施形態では、電圧変換部２内のスイッチング素子のオンオフの切替信号に同期して、切替回路８内の各スイッチを含めて電源制御回路３内の各部の動作タイミングを切り替えるようにしたため、電源制御回路３の動作を完全自動化することができる。

（第４の実施形態）
以下に説明する第４の実施形態は、ローパスフィルタ６の出力変動量が所定の基準量以内に収まるようになったら、第１増幅器５の動作を停止させるものである。

図１４は第４の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図１４のスイッチング電源装置１内の電源制御回路３は、図１の構成に加えて、出力変動量判定部２１を有する。出力変動量判定部２１は、ローパスフィルタ６の出力変動量ｄｖ／ｄｔが所定の基準量｜Ｖth｜未満か否かを判定し、所定の基準量未満であれば、第１増幅器５の動作を強制的に停止させる。

これにより、ローパスフィルタ６の出力変動量が大きい場合のみ、第１増幅器５を用いたメジャーループの帰還制御が行われることになり、第１増幅器５の動作時間を短縮できることから、消費電力の低減が図れる。

なお、図１４の出力変動量判定部２１は、図１だけでなく、上述した種々のスイッチング電源装置１内に設けてもよい。

（第５の実施形態）
以下に説明する第５の実施形態は、第１増幅器５に入力される参照電圧Ｖrefが変化した場合のみメジャーループを動作させるものである。

図１５は第５の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図１５のスイッチング電源装置１内の電源制御回路３は、図１の構成に加えて、参照電圧Ｖrefの電圧レベルが変化したことを検出する参照電圧変化検出部２２を有する。この参照電圧変化検出部２２は、デジタル化された参照電圧Ｖrefをアナログ電圧に変換して第１増幅器５に供給するＤＡＣ２２である。このＤＡＣ２２は、参照電圧Ｖrefが変化したことを検出すると、第１増幅器５の動作を開始させる。

図１５のスイッチング電源装置１内の電源制御回路３に、図１４と同様の出力変動量判定部２１を設ければ、ローパスフィルタ６の出力変動量が小さくなったと出力変動量判定部２１にて判定された場合は、第１増幅器５の動作を停止させ、その後、参照電圧Ｖrefが変化したことがＤＡＣ２２にて検出された場合は、第１増幅器５の動作を再開させるような制御を行うことができる。

このように、第５の実施形態によれば、参照電圧Ｖrefが変化したタイミングに合わせて、第１増幅器５を動作させることができ、第１増幅器５の動作時間を短縮できることから、消費電力の低減が図れる。

なお、図１５の参照電圧変化検出部２２は、図１だけでなく、上述した種々のスイッチング電源装置１内に設けてもよい。

（第６の実施形態）
以下に説明する第６の実施形態は、スイッチング電源装置１内に複数の電圧変換部２を設けるものである。

図１６は第６の実施形態によるスイッチング電源装置１の概略構成を示すブロック図である。図１６のスイッチング電源装置１は、複数の電圧変換部２を備えており、各電圧変換部２ごとに、第１センス部４、ローパスフィルタ６および第１増幅器５が設けられている。ただし、メジャーループ用の第１増幅器５は、一つだけ設けられる。

切替回路８は、複数の出力電圧Ｖoutのうち一つを第１増幅器５に入力するためのスイッチＳ１１，Ｓ１２と、複数の参照電圧Ｖrefのうち一つを第１増幅器５に入力するためのスイッチＳ１３，Ｓ１４と、第１増幅器５の出力を複数のローパスフィルタ６のうち一つに入力するためのスイッチＳ１５，Ｓ１６とを有する。

これらスイッチを時分割で切り替えることにより、各電圧変換部２からの出力電圧Ｖoutと参照電圧Ｖrefとの比較動作を順に行うことができる。

なお、図１６では、電圧変換部２、第１センス部４、ローパスフィルタ６および第２増幅器７を２組設ける例を説明したが、３組以上設けてもよい。設ける組の数に合わせて、切替回路８内のスイッチの数を調整すればよい。

このように、スイッチング電源装置１内に複数の電圧変換部２が設けられていても、メジャーループ用の第１増幅器５はすべての電圧変換部２で共用できるため、回路規模を縮小できる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ スイッチング電源装置、２ 電圧変換部、３ 電源制御回路、４ 第１センス部、５ 第１増幅器、６ ローパスフィルタ、７ 第２増幅器、１１ オペアンプ、１２ 出力変動量判定部、２１ 出力変動量判定部、２２ 参照電圧変化検出部

Claims (13)

1. 直流電圧レベルの変換を行う電圧変換部の出力電圧に相関する第１センス信号を生成する第１センス部と、
   直流誤差の検出動作と、前記出力電圧と参照電圧との電圧差に応じた第１差分信号を検出する電圧差検出動作と、を制御信号に応じて切り替えて行う第１増幅器と、
   前記第１差分信号に含まれる所定の周波数以上の高周波成分を除去したフィルタリング信号を生成するフィルタ部と、
   前記第１センス信号と前記フィルタリング信号との電圧差に応じた第２差分信号を生成して前記電圧変換部に供給する第２増幅器と、を備える電源制御回路。
2. 前記第２差分信号がゼロになるように前記電圧変換部にて前記出力電圧の帰還制御を行うマイナーループの動作周波数は、前記第１差分信号がゼロになるように前記第１増幅器にて前記電圧差検出動作を行うメジャーループの動作周波数よりも高く、
   前記マイナーループでは、前記出力電圧の帰還制御が連続的に行われ、
   前記メジャーループでは、前記直流誤差の検出動作と、前記電圧差検出動作と、が切り替えて行われる請求項１に記載の電源制御回路。
3. 前記フィルタ部は、前記第１増幅器の出力信号に含まれる、前記マイナーループの動作周波数を超える周波数成分を除去する請求項２に記載の電源制御回路。
4. 前記第１増幅器が直流誤差の検出動作を行った後に前記電圧差検出動作を行い、その後に前記フィルタ部が前記フィルタリング信号の生成を行うように、前記制御信号に基づいて前記第１増幅器および前記フィルタ部を切替制御する切替回路を備える請求項１乃至３のいずれかに記載の電源制御回路。
5. 前記第１センス部は、前記出力電圧の位相および振幅の少なくとも一つを調整した前記第１センス信号を生成する請求項１乃至４のいずれかに記載の電源制御回路。
6. 前記電圧変換部の出力電圧に相関する第２センス信号を生成する第２センス部を備え、
   前記第１増幅器は、前記電圧差検出動作を行う際には、前記第２センス信号と前記参照電圧との電圧差に応じた前記第１差分信号を検出する請求項１乃至５のいずれかに記載の電源制御回路。
7. 前記第１増幅器は、前記第１差分信号に対応するデジタル信号を生成し、
   前記フィルタ部は、前記デジタル信号に含まれる前記高周波成分を除去するデジタルフィルタである請求項１乃至６のいずれかに記載の電源制御回路。
8. 前記フィルタ部は、前記デジタル信号に基づいて、所定の電圧ごとに異なる複数の基準電圧の中から選択した基準電圧を前記フィルタリング信号として前記第２増幅器に供給する請求項７に記載の電源制御回路。
9. 前記電圧変換部の動作に同期した前記制御信号を生成する制御信号生成部を備え、
   前記第１増幅器および前記フィルタ部は、前記制御信号に同期して動作する請求項１乃至８のいずれかに記載の電源制御回路。
10. 前記フィルタリング信号の変動値が所定の閾値以下になったことを検出する変動値検出部を備え、
    前記第１増幅器は、前記フィルタリング信号の変動値が前記閾値以下になると、動作を停止する請求項１乃至９のいずれかに記載の電源制御回路。
11. 前記参照電圧が変化したことを検出する参照電圧変化検出部を備え、
    前記第１増幅器は、前記参照電圧変化検出部により前記参照電圧の変化が検出されると、前記電圧差検出動作を開始する請求項１乃至１０のいずれかに記載の電源制御回路。
12. 複数の前記電圧変換部のそれぞれから出力された複数の前記出力電圧の中から一つを選択するとともに、前記複数の前記出力電圧のそれぞれに対応する複数の前記参照電圧の中から、選択した前記出力電圧に対応する一つの前記参照電圧を選択して、選択した前記出力電圧および前記参照電圧を前記第１増幅器に供給する第１選択部と、
    前記第１増幅器の出力信号を、複数の前記電圧変換部のそれぞれに対応して設けられる複数の前記フィルタ部のいずれかに供給する第２選択部と、を備える請求項１乃至１１のいずれかに記載の電源制御回路。
13. 入力電圧から出力電圧を生成する電圧変換部と、
    前記出力電圧を帰還制御する電源制御回路と、を備え、
    前記電源制御回路は、
    前記電圧変換部の出力電圧に相関する第１センス信号を生成する第１センス部と、
    直流誤差の検出動作と、前記出力電圧と参照電圧との電圧差に応じた第１差分信号を検出する電圧差検出動作と、を制御信号に応じて切り替えて行う第１増幅器と、
    前記第１差分信号に含まれる所定の周波数以上の高周波成分を除去したフィルタリング信号を生成するフィルタ部と、
    前記第１センス信号と前記フィルタリング信号との電圧差に応じた第２差分信号を生成して前記電圧変換部に供給する第２増幅器と、を有し、
    前記電圧変換部は、前記第２差分信号がゼロになるように前記出力電圧を帰還制御するスイッチング電源装置。

Images