JP2014072557A - Harmonic processing circuit and amplifying device using the same - Google Patents
Harmonic processing circuit and amplifying device using the same Download PDFInfo
- Publication number
- JP2014072557A JP2014072557A JP2012214720A JP2012214720A JP2014072557A JP 2014072557 A JP2014072557 A JP 2014072557A JP 2012214720 A JP2012214720 A JP 2012214720A JP 2012214720 A JP2012214720 A JP 2012214720A JP 2014072557 A JP2014072557 A JP 2014072557A
- Authority
- JP
- Japan
- Prior art keywords
- harmonic
- processing circuit
- amplifier
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、例えば、無線通信装置等に用いられる、高調波処理回路、及びこれを用いた増幅装置に関するものである。 The present invention relates to a harmonic processing circuit used in, for example, a radio communication device and an amplification device using the same.
電力増幅器の高効率化において、ピーク電力の低減は重要技術の１つである。例えば、広帯域伝送を行う場合、変調方式としてＷ-ＣＤＭＡ，ＯＦＤＭが導入されており、これらの信号は平均電力対ピーク電力比が大きいという特徴を持っている。 Reducing peak power is one of the important technologies in increasing the efficiency of power amplifiers. For example, in the case of performing broadband transmission, W-CDMA and OFDM are introduced as modulation schemes, and these signals have a feature of a large average power to peak power ratio.
このため、これらの信号を電力増幅器で増幅する場合、まれにしか発生しないピーク電力を出力する瞬間に対しても線形に増幅しなければならず、ピーク電力を出力可能な大出力の増幅器が必要となる。
従って、平均電力とピーク電力の比が大きい場合には、極端に大きな増幅器が必要となり、非常に無駄の多い、電力効率の低い装置になる。
For this reason, when these signals are amplified by a power amplifier, they must be linearly amplified even at the moment when peak power that occurs infrequently is output, and a high-power amplifier capable of outputting peak power is required. It becomes.
Therefore, when the ratio of the average power and the peak power is large, an extremely large amplifier is required, resulting in a very wasteful and low power efficiency device.
そこで、出力電力に応じて必要な分だけ増幅器を動作させる方式が有効である。そのための１つの方式として、ＥＴ方式又はＥＥＲ方式などの電源変調方式（Ｓｕｐｐｌｙ Ｍｏｄｕｌａｔｉｏｎ：ＳＭ方式）がある。
また、もう１つの方式として、負荷インピーダンスを変更する方式（Ｌｏａｄ Ｍｏｄｕｌａｔｉｏｎ：ＬＭ方式）がある（例えば、非特許文献１参照）。
Therefore, a method of operating the amplifier by a necessary amount according to the output power is effective. As one method for this purpose, there is a power supply modulation method (Supply Modulation: SM method) such as an ET method or an EER method.
Further, as another method, there is a method (Load Modulation: LM method) of changing load impedance (see, for example, Non-Patent Document 1).
前者のＳＭ方式は、増幅器の電源電圧を変化させて、出力電力を変化させるものである。一方、後者のＬＭ方式は、増幅器の電源に一定電圧を印加するが、増幅器の出力側の負荷インピーダンスを変化させる事で、出力電力を変化させる方式である。 The former SM system changes the output power by changing the power supply voltage of the amplifier. On the other hand, the latter LM method is a method in which a constant voltage is applied to the power supply of the amplifier, but the output power is changed by changing the load impedance on the output side of the amplifier.
本発明者は、入力信号の振幅情報を増幅後の信号に反映させる上記２つの方法を採用した増幅装置について、さらなる電力効率の向上を可能とする技術について鋭意研究を行った。その中で、ＬＭ方式において、入力信号の振幅に応じた当該基本波に対する負荷インピーダンスの変更によって生じる、高調波に対する負荷インピーダンスの変化が、増幅器の電力効率を低下させる要因となる場合があることを見出した。
また、本発明者は、一般に出力側の負荷インピーダンスを固定するＳＭ方式の場合においても、高調波に対する負荷インピーダンスが、特定の電圧で増幅器の電力効率を低下させる要因となる場合があることを見出した。
The present inventor has intensively studied a technique that can further improve the power efficiency of the amplifying apparatus adopting the above two methods for reflecting the amplitude information of the input signal in the amplified signal. Among them, in the LM system, a change in load impedance with respect to harmonics caused by a change in load impedance with respect to the fundamental wave according to the amplitude of the input signal may cause a reduction in the power efficiency of the amplifier. I found it.
Further, the present inventor has found that, even in the case of the SM system in which the load impedance on the output side is generally fixed, the load impedance with respect to the harmonics may cause a reduction in the power efficiency of the amplifier at a specific voltage. It was.
つまり、上記知見から、入力信号の振幅と、高調波に対する負荷インピーダンスとの関係（基本波に対する負荷インピーダンスと、高調波に対する負荷インピーダンスとの関係と実質的に等しい）が、増幅器の電力効率に影響を与えていることが判る。
しかし、一般的な高調波整合回路は、基本波に対する負荷インピーダンスの影響を反映することができないため、増幅器の電力効率をさらに高める余地があるといえる。
In other words, from the above knowledge, the relationship between the amplitude of the input signal and the load impedance with respect to the harmonic (substantially equal to the relationship between the load impedance with respect to the fundamental and the load impedance with respect to the harmonic) affects the power efficiency of the amplifier. It can be seen that
However, since a general harmonic matching circuit cannot reflect the influence of the load impedance on the fundamental wave, it can be said that there is room for further improving the power efficiency of the amplifier.
本発明はこのような事情に鑑みてなされたものであり、増幅器の電力効率低下をより抑制することが可能な高調波処理回路、及びこれを用いた増幅装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a harmonic processing circuit capable of further suppressing a reduction in power efficiency of an amplifier, and an amplification device using the same.
（１）上記目的を達成するための本発明は、増幅器に入出力される信号に含まれる高調波を処理する高調波処理回路であって、前記信号のうち前記増幅器に入力される入力信号の振幅に基づいて前記高調波に対する負荷インピーダンスを調整する調整部を備えていることを特徴としている。 (1) The present invention for achieving the above object is a harmonic processing circuit for processing harmonics included in a signal input / output to / from an amplifier, wherein an input signal input to the amplifier among the signals is processed. An adjustment unit that adjusts the load impedance for the harmonics based on the amplitude is provided.
上記構成の高調波処理回路によれば、高調波に対する負荷インピーダンスを入力信号の振幅に基づいて変更することができる。前記信号に含まれる基本波の負荷インピーダンスは、入力信号の振幅に応じて変化する。よって、増幅器の電力効率が最適となる、基本波に対する負荷インピーダンスと、高調波に対する負荷インピーダンスとの関係を予め把握しておけば、関係に近似するように高調波に対する負荷インピーダンスを、入力信号の振幅に基づいて調整することができる。これにより、高調波が電力効率に与える影響を低減することができ、増幅器の電力効率低下をより抑制することができる。 According to the harmonic processing circuit having the above configuration, the load impedance with respect to the harmonic can be changed based on the amplitude of the input signal. The load impedance of the fundamental wave included in the signal changes according to the amplitude of the input signal. Therefore, if the relationship between the load impedance with respect to the fundamental wave and the load impedance with respect to the harmonic wave, at which the power efficiency of the amplifier is optimal, is known in advance, the load impedance with respect to the harmonic wave can be calculated as an approximation of the relationship. Adjustments can be made based on the amplitude. Thereby, the influence which a harmonic gives to power efficiency can be reduced, and the power efficiency fall of an amplifier can be suppressed more.
（２）上記高調波処理回路において、前記調整部は、インダクタンス及び／又はキャパシタンスが可変とされていることが好ましい。
この場合、調整部は、インダクタンス及び／又はキャパシタンスが変更されることで、高調波の位相をずらし、高調波に対する負荷インピーダンスを調整することができる。
(2) In the above harmonic processing circuit, it is preferable that the adjustment unit has variable inductance and / or capacitance.
In this case, the adjustment unit can adjust the load impedance with respect to the harmonics by changing the phase of the harmonics by changing the inductance and / or the capacitance.
（３）また、前記調整部は、前記信号が伝送される信号線路から分岐した線路に接続された所定のインダクタンスを有するインダクタンス素子と、前記インダクタンス素子と前記伝送線路との間に設けられ、前記インダクタンス素子を前記伝送線路に対して切断可能に接続するスイッチ部と、を備えていてもよい。
この場合、インダクタンス素子は、信号線路に対するスタブを構成するとともに、スイッチ部によって、当該インダクタンス素子を信号線路に対して接続、又は切断することができる。これにより、調整部のインダクタンスを変更することができ、高調波に対する負荷インピーダンスを調整することができる。
(3) The adjustment unit is provided between an inductance element having a predetermined inductance connected to a line branched from a signal line through which the signal is transmitted, and between the inductance element and the transmission line, And a switch unit that severably connects the inductance element to the transmission line.
In this case, the inductance element constitutes a stub for the signal line, and the inductance element can be connected to or disconnected from the signal line by the switch unit. Thereby, the inductance of an adjustment part can be changed and the load impedance with respect to a harmonic can be adjusted.
（４）また、前記調整部は、前記信号が伝送される信号線路から分岐した線路に接続された所定のインダクタンスを有するインダクタンス素子と、前記インダクタンス素子の後段に接続された、キャパシタンスが可変とされている可変容量素子と、を備えていてもよい。
この場合、キャパシタンスを変更することで、高調波に対する負荷インピーダンスを調整することができる。
(4) In the adjustment unit, an inductance element having a predetermined inductance connected to a line branched from a signal line through which the signal is transmitted, and a capacitance connected to a subsequent stage of the inductance element are variable. And a variable capacitance element.
In this case, the load impedance with respect to the harmonic can be adjusted by changing the capacitance.
（５）上記高調波処理回路において、前記入力信号の振幅に基づいて、前記増幅器の電力効率が高まるように前記調整部を制御する制御部をさらに備えていることが好ましい。
この場合、制御部によって、適切な負荷インピーダンスとなるように調整部を制御することができる。
(5) It is preferable that the harmonic processing circuit further includes a control unit that controls the adjustment unit so that the power efficiency of the amplifier is increased based on the amplitude of the input signal.
In this case, the adjustment unit can be controlled by the control unit so as to obtain an appropriate load impedance.
（６）また、高調波処理回路は、互いに異なる複数の高調波それぞれに対応する前記調整部を備えていてもよい。
この場合、複数の高調波それぞれに対する負荷インピーダンスを個別に調整することで各高調波の影響を低減することができ、増幅器の電力効率低下をさらに抑制することができる。
(6) Moreover, the harmonic processing circuit may include the adjusting unit corresponding to each of a plurality of different harmonics.
In this case, by individually adjusting the load impedance for each of the plurality of harmonics, it is possible to reduce the influence of each harmonic and further suppress the reduction in power efficiency of the amplifier.
（７）また、前記調整部は、前記高調波に対する負荷インピーダンスを調整するとともに、前記高調波に対する信号源インピーダンスを調整するものである場合、前記増幅器への入力信号に対する高調波による影響を抑制でき、増幅器の電力効率低下をより抑制することができる。 (7) In addition, when the adjustment unit adjusts the load impedance with respect to the harmonic and adjusts the signal source impedance with respect to the harmonic, the adjustment unit can suppress the influence of the harmonic on the input signal to the amplifier. Thus, a reduction in power efficiency of the amplifier can be further suppressed.
（８）本発明は、入力信号の電力を増幅する増幅器と、前記入力信号の包絡線に応じて変調された電源電圧を、前記増幅器に付与する電源変調部と、を備えた増幅装置であって、上記（１）〜（７）に記載の高調波処理回路を備えていることを特徴としている。 (8) The present invention is an amplifying apparatus comprising: an amplifier that amplifies power of an input signal; and a power supply modulation unit that applies a power supply voltage modulated according to an envelope of the input signal to the amplifier. The harmonic processing circuit described in the above (1) to (7) is provided.
（９）また、本発明は、振幅情報及び位相情報を有する入力信号を増幅する増幅装置であって、前記位相情報を有する信号を増幅する増幅器と、前記増幅器の出力側に接続された負荷変動部と、前記振幅情報に基づいて前記負荷変動部における負荷を変動させて、前記増幅器の出力信号に振幅変動を生じさせる負荷制御部と、上記（１）〜（７）に記載の高調波処理回路と、を備えていることを特徴としている。 (9) Further, the present invention is an amplifying apparatus for amplifying an input signal having amplitude information and phase information, an amplifier for amplifying the signal having the phase information, and a load fluctuation connected to the output side of the amplifier A load control unit that varies the load in the load variation unit based on the amplitude information to cause amplitude variation in the output signal of the amplifier, and the harmonic processing described in (1) to (7) above And a circuit.
上記（７）及び（８）による増幅装置によれば、電力効率低下をより抑制することができる。 According to the amplification device according to the above (7) and (8), it is possible to further suppress a decrease in power efficiency.
本発明によれば、増幅器の電力効率低下をより抑制することができる。 According to the present invention, it is possible to further suppress a reduction in power efficiency of the amplifier.
以下、本発明の好ましい実施形態について図面を参照しながら説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
〔１． 第１の実施形態〕
〔１．１ 全体構成について〕
図１は、第１の実施形態に係る増幅装置１の構成を示すブロック図である。この増幅装置１は、移動体通信システムにおけるモバイル端末又は基地局装置などの無線通信装置に搭載され、通信信号の増幅を行う。
無線通信装置は、ＯＦＤＭ（ＯＦＤＭＡを含む）、Ｗ−ＣＤＭＡなどの広帯域信号を扱う方式に準拠したものである。ＯＦＤＭ及びＷ−ＣＤＭＡなどの方式における信号は、ピーク電力がまれにしか発生しない。つまり、これらの方式における信号は、瞬時電力変動を伴う信号である。なお、ＯＦＤＭ及びＷ−ＣＤＭＡなどの方式において、平均電力とピーク電力との比は、３ｄＢ以上となる。
[1. First Embodiment]
[1.1 Overall configuration]
FIG. 1 is a block diagram showing a configuration of an amplifying apparatus 1 according to the first embodiment. The amplification device 1 is mounted on a wireless communication device such as a mobile terminal or a base station device in a mobile communication system, and amplifies a communication signal.
The wireless communication apparatus is compliant with a scheme that handles wideband signals such as OFDM (including OFDMA) and W-CDMA. Signals in systems such as OFDM and W-CDMA rarely have peak power. That is, the signals in these systems are signals accompanied by instantaneous power fluctuations. Note that, in the schemes such as OFDM and W-CDMA, the ratio between the average power and the peak power is 3 dB or more.
図１に示す増幅装置１は、ＬＭ方式に準拠した回路構成を有している。つまり、この増幅装置１の増幅器２には、位相情報を有するが振幅情報を有しない定包絡線信号（振幅が一定の信号）が入力として与えられる。
増幅器２の出力側に接続された負荷変動部３は、入力信号に対する負荷インピーダンスが当該入力信号の振幅変動に応じて変化するように構成されている。
負荷変動部３による入力信号の振幅変動に応じた負荷インピーダンスの変動によって、増幅器２の出力信号には、入力信号の振幅が反映される。これによって、増幅装置１は、入力信号の位相及び振幅と同様の位相及び振幅を有する出力信号を負荷変動部３を通じて出力する。
The amplifying apparatus 1 shown in FIG. 1 has a circuit configuration conforming to the LM method. In other words, a constant envelope signal (a signal having a constant amplitude) having phase information but not amplitude information is given to the
The
The amplitude of the input signal is reflected in the output signal of the
増幅装置１は、入力信号であるＩ／Ｑ信号に対する信号処理を行う処理部４を備えている。処理部４は、Ｉ／Ｑ信号が示す振幅を演算する振幅演算部４ａと、この振幅演算部４ａが演算した振幅に基づいて、負荷変動部３の負荷インピーダンスを変動させるための制御信号を生成する負荷制御部４ｃとを備えている。
負荷制御部４ｃは、入力信号（Ｉ／Ｑ信号）の振幅が小さいほど負荷変動部３の負荷インピーダンスを大きくし、入力信号の振幅が大きいほど、負荷変動部３の負荷インピーダンスを小さくする制御信号を生成する。
The amplifying apparatus 1 includes a
The
負荷制御部４ｃから出力された制御信号は、負荷変動部３との間に設けられた遅延調整部５によって遅延調整がなされる。遅延調整された信号は、負荷変動部３に与えられる。
遅延調整部５は、増幅器２の出力信号と、制御信号との間のタイミングが一致するように、制御信号の遅延調整を行う。
The control signal output from the
The
処理部４の前段には、歪補償を行うためのＤＰＤ部９が配置されている。
また、処理部４の後段には、直交変調部６が接続されている。処理部４は、Ｉ／Ｑ信号を直交変調部６に与える。
直交変調部６は、Ｉ／Ｑ信号を直交変調した直交変調信号を出力する。すなわち、直交変調部６が出力する直交変調信号は、位相情報及び振幅情報を含んでいる（図１のＡ参照）。
直交変調部６が出力する変調信号は、直交変調部６後段の増幅器２への入力信号Ｐｉとなる。
A
A
The
The modulation signal output from the
増幅器２は、ＧａＮ−ＨＥＭＴ等の半導体素子等を用いて構成された、Ｄ級、Ｅ級、Ｆ級などのスイッチング増幅器（Switching Amplifier）である。スイッチング増幅器は、スイッチング動作する増幅器であり、デジタル増幅器（Digital Amplifier）とも呼ばれる。スイッチング増幅器は、基本的に常に飽和状態で動作するため、理論的な電力効率は、出力電力の大きさに関わらず、常に１００％である。
The
本実施形態における増幅器２は、上述のようにスイッチング増幅器により構成されているので、位相情報及び振幅情報を含んだ直交変調信号が入力されたとしても、位相情報は含むが振幅情報のない信号（定包絡線信号）を出力する（図１のＢ参照）。
Since the
増幅器２の出力信号Ｐｏは、信号線路７を通じて負荷変動部３に与えられる。信号線路７には、増幅器２の入力信号Ｐｉに含まれる高調波のインピーダンス整合を行うための整合基板やワイヤ等（図示省略）が配置されている。
さらに、本実施形態では、増幅器２と負荷変動部３との間には、高調波処理回路１０が接続されている。高調波処理回路１０は、信号線路７に接続されており、増幅器２の入力信号Ｐｉに含まれる高調波に関する処理を行う機能を有している。この高調波処理回路１０による処理については、後に詳述する。
The output signal Po of the
Further, in the present embodiment, a
負荷変動部３による、増幅器２の出力信号Ｐｏに対する負荷インピーダンスは、負荷制御部４ｃから出力された制御信号に応じて変化する。このため、負荷変動部３を通じて出力される増幅装置１の出力信号は、図１のＣに示すように、振幅振動する信号となる。制御信号は、入力信号の振幅情報に基づいて生成されているため、増幅装置１の出力信号には、増幅装置１の入力信号の振幅が反映される。
これによって、増幅装置１の出力信号は、入力信号の位相及び振幅と同様の振幅を有する信号となる。増幅装置１の出力信号は、前記無線通信装置が有する図示しないアンテナ等から出力される。
The load impedance for the output signal Po of the
As a result, the output signal of the amplification device 1 becomes a signal having the same amplitude as the phase and amplitude of the input signal. An output signal of the amplifying apparatus 1 is output from an antenna (not shown) included in the wireless communication apparatus.
なお、図１では、振幅情報を有する入力信号Ｐｉを増幅器２に与える構成を示したが、増幅器２の前段に位相変調器を設けた構成であってもよい。この場合、直交変調部６から出力される振幅情報を有する信号を前記位相変調器によって定包絡線信号に変換した信号が、入力信号Ｐｉとして増幅器２に与えられる。
Although FIG. 1 shows a configuration in which the input signal Pi having amplitude information is supplied to the
〔１．２ 高調波処理回路について〕
図２は、高調波処理回路１０の構成を示すブロック図である。
図２中、増幅器２に入出力される信号である入力信号Ｐｉ、及び出力信号Ｐｏは、基本波成分の他に高調波成分を含んでいる。
高調波処理回路１０は、信号線路７に接続されており、増幅器２の出力信号Ｐｏに含まれる高調波に対する負荷インピーダンスを調整する機能を有している。
なお、上記高調波に対する負荷インピーダンスとは、増幅器２から出力側（負荷変動部３側）をみたときの高調波に対するインピーダンスを示している。
[1.2 Harmonic processing circuit]
FIG. 2 is a block diagram showing the configuration of the
In FIG. 2, an input signal Pi and an output signal Po, which are signals input to and output from the
The
The load impedance with respect to the harmonics indicates the impedance with respect to the harmonics when the output side (
高調波処理回路１０は、調整部１１と、制御部１２とを備えている。
調整部１１は、当該調整部１１のインダクタンスが可変とされている。高調波処理回路１０は、調整部１１のインダクタンスが変更されることで、高調波に対する負荷インピーダンスを調整する。
The
The adjusting
調整部１１は、信号線路７から分岐した分岐線路１５に接続された所定のインダクタンスを有するインダクタンス素子（第１インダクタンス素子１３ａ及び第２インダクタンス素子１３ｂ）と、分岐線路１５に接続されたスイッチ部１４とを備えている。
両インダクタンス素子１３ａ，１３ｂは、マイクロストリップライン（ストリップライン）等からなる伝送線路により構成されている。両インダクタンス素子１３ａ，１３ｂは、分岐線路１５においてそれぞれ互いに直列に接続されている。
第１インダクタンス素子１３ａは、一端が信号線路７側に接続されるとともに、他端が第２インダクタンス素子１３ｂの一端側に接続されている。第２インダクタンス素子１３ｂは、他端がオープン状態で終端されている。
両インダクタンス素子１３ａ，１３ｂは、互いに異なるインダクタンスに設定されていてもよいし、同じインダクタンスに設定されていてもよい。
The
Both
The
Both
スイッチ部１４は、第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとの間に接続されている。
スイッチ部１４は、分岐線路１５から分岐して接続された電源部１６と、分岐線路１５に直列に接続されたＰＩＮダイオード１７と、一端が分岐線路１５から分岐して接続され他端が接地された抵抗器１８とを備えている。
ＰＩＮダイオード１７は、電源部１６の接続部よりも後段に接続されており、アノード側が信号線路７側となるように接続されている。抵抗器１８は、ＰＩＮダイオード１７の後段側に接続されている。
The
The
The
電源部１６は、コイル１９を介して分岐線路１５に接続されている。このコイル１９のインダクタンスは、増幅器２の出力信号Ｐｏに対して十分大きな値に設定されており、コイル１９以降後段の電源部１６が出力信号Ｐｏに影響を与えないようにされている。
電源部１６は、分岐線路１５に対して、所定値の直流電圧を印加する機能を有している。電源部１６は、制御部１２の制御に基づいて、正電圧の印加のオン、オフを選択的に行う。
The
The
電源部１６が分岐線路１５に対して正電圧を印加している状態では、ＰＩＮダイオード１７には順方向の電圧が作用し、抵抗器１８の接地端に向けて電流が流れる。これによって、分岐線路１５におけるＰＩＮダイオード１７の前段側と後段側とが電気的に接続される。
よって、スイッチ部１４は、この場合、第２インダクタンス素子１３ｂと、第１インダクタンス素子１３ａとを電気的に接続する。
なお、抵抗器１８は、ＰＩＮダイオード１７の後段側の抵抗値を高めることによって、当該ＰＩＮダイオード１７のバイアス電圧を実質的に高めている。これによって、電源部１６による正電圧が印加されたときにのみ、ＰＩＮダイオード１７の前段側と後段側とが接続される。
In a state where the
Therefore, in this case, the
The
一方、電源部１６が分岐線路１５に対する電圧印加を停止している状態では、ＰＩＮダイオード１７の前段側と後段側とは、電気的に切断される。
よって、スイッチ部１４は、この場合、第２インダクタンス素子１３ｂと、第１インダクタンス素子１３ａとを電気的に切断する。
On the other hand, when the
Therefore, in this case, the
以上のようにして、スイッチ部１４は、第２インダクタンス素子１３ｂを第１インダクタンス素子１３ａ（信号線路７）に対して切断可能に接続している。なお、調整部１１は、信号線路７との間には、増幅器２の出力信号Ｐｏを調整部１１に導くと同時に電源部１６の直流電圧が信号線路７に達するのを遮断するために、信号線路７側の基端にキャパシタンス素子２０を備えている。
As described above, the
第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとは、互いにスイッチ部１４を介して分岐線路１５に直列に接続されている。また、第２インダクタンス素子１３ｂは、上述のように、他端がオープン状態で終端されている。
よって、調整部１１は、スイッチ部１４が接続状態である場合、信号線路７に接続されたオープンスタブを構成する。調整部１１が前記オープンスタブを構成する場合のインダクタンスは、両インダクタンス素子１３ａ，１３ｂによって定まる。
また、調整部１１は、スイッチ部１４が切断状態である場合、ＰＩＮダイオード１７により終端される。よってこの場合、調整部１１は、ＰＩＮダイオード１７より上段に接続された第１インダクタンス素子１３ａによって定まるインダクタンスを有するスタブを構成する。
The
Therefore, the
The
本実施形態の調整部１１は、第２インダクタンス素子１３ｂが接続された状態におけるオープンスタブとしてのライン長が、１／４λ ± １／８λ以内の長さ（１／８λ＜ライン長＜３／８λ）に設定されている。
In the
なお、上記波長λは、高調波の波長であり、２次高調波（２倍波）の波長の他、３次、４次等の高調波（ｎ倍波）の波長も含んでいる。
上記設定とすることで、第２インダクタンス素子１３ｂが接続された状態の調整部１１は、２倍波の位相に対して大きく影響を与えることができる。このため、後述するように、スイッチ部１４を断続したときに、その断続に応じて生じる２倍波の位相の変化を大きくすることができる。
The wavelength λ is a harmonic wavelength, and includes the wavelength of the second harmonic (second harmonic), the third harmonic, the fourth harmonic, and the like (n harmonic).
With the above setting, the adjusting
ここで、調整部１１のスイッチ部１４は、上述のように、第２インダクタンス素子１３ｂを第１インダクタンス素子１３ａ（信号線路７）に対して切断可能に接続している。よって、スイッチ部１４は、第２インダクタンス素子１３ｂを第１インダクタンス素子１３ａに対して接続、又は切断することで、調整部１１全体のインダクタンスを変更することができる。
調整部１１は、自己のインダクタンスが変更されることで、２倍波の位相をずらし、２倍波に対する負荷インピーダンスを変更する。
Here, as described above, the
The
つまり、調整部１１のインダクタンスは、スイッチ部１４の断続によって、第２インダクタンス素子１３ｂが接続されたときの値と、第２インダクタンス素子１３ｂが切断されたとき値のいずれか一方に変更することができる。
これによって、２倍波の位相も、インダクタンスの変更に応じて２通りに変更することができ、位相に応じて定まる負荷インピーダンスについても２通りに変更することができる。
以上のように、本実施形態では、スイッチ部１４によって、第２インダクタンス素子１３ｂを第１インダクタンス素子１３ａに対して接続、又は切断することで、調整部１１のインダクタンスの設定を変更し、２倍波に対する負荷インピーダンスを２つの設定の内のいずれかに調整できる。
In other words, the inductance of the
As a result, the phase of the second harmonic can also be changed in two ways according to the change in inductance, and the load impedance determined according to the phase can also be changed in two ways.
As described above, in the present embodiment, the setting of the inductance of the
スイッチ部１４の断続は、制御部１２によって制御される。制御部１２は、電源部１６による分岐線路１５への電圧の印加を制御することで、スイッチ部１４の断続を行う。
The switching of the
また、制御部１２は、負荷制御部４ｃ（図１）が出力する制御信号を取得する。制御信号は、上述のように、増幅装置１の入力信号の振幅情報に基づいて生成されており、増幅器２の出力信号Ｐｏに付加される振幅を示している。よって、制御部１２は、制御信号より、増幅器２の入力信号Ｐｉの振幅に関する情報を取得することができる。
制御部１２は、取得した入力信号Ｐｉの振幅情報に基づいて、スイッチ部１４の断続を行い、２倍波に対する負荷インピーダンスを調整する。
Moreover, the
Based on the amplitude information of the acquired input signal Pi, the
制御部１２は、図示しない記憶部を備えている。記憶部には、入力信号Ｐｉの振幅レベルに応じて、スイッチ部１４における接続、又は切断のいずれを選択するかについての制御情報が記憶されている。
The
前記制御情報は、増幅器の電力効率が最適となる、入力信号Ｐｉの振幅と、２倍波に対する負荷インピーダンスとの関係に基づいて設定される。すなわち、前記関係を予め把握しておき、入力信号Ｐｉの振幅レベルに対して、負荷インピーダンスを前記関係にできるだけ近似させることができるスイッチ部１４の断続の設定を決定する。その決定した設定を制御情報として、制御部１２に記憶させる。
The control information is set based on the relationship between the amplitude of the input signal Pi and the load impedance with respect to the second harmonic, at which the power efficiency of the amplifier is optimal. That is, the relationship is grasped in advance, and the intermittent setting of the
図３は、増幅器２の電力効率が最適となるときの、基本波の負荷インピーダンスと、基本波に対する２倍波の負荷インピーダンスとの関係を測定した結果の一例を示すグラフである。
図３中、横軸は、基本波に対する負荷インピーダンスを示す値としてＳパラメータのＭＡＧを示している。縦軸は、２倍波に対する負荷インピーダンスを示す値としてＳパラメータのＡＮＧ（ｄｅｇ）を示している。
なお、上記基本波に対する負荷インピーダンスとは、増幅器２から出力側（負荷変動部３側）をみたときの基本波に対するインピーダンスを示している。
FIG. 3 is a graph showing an example of the result of measuring the relationship between the load impedance of the fundamental wave and the load impedance of the second harmonic wave with respect to the fundamental wave when the power efficiency of the
In FIG. 3, the horizontal axis indicates the MAG of the S parameter as a value indicating the load impedance with respect to the fundamental wave. The vertical axis represents S parameter ANG (deg) as a value indicating the load impedance with respect to the second harmonic.
The load impedance with respect to the fundamental wave indicates the impedance with respect to the fundamental wave when the output side (
図３に示すグラフは、実際の増幅器についてロードプル装置を用いて整合条件について評価試験を行った結果であり、増幅器の電力効率が最適となる、基本波のＭＡＧ（振幅）と、２倍波のＡＮＧ（位相）の値との組み合わせがプロットされている。 The graph shown in FIG. 3 is a result of an evaluation test for matching conditions using a load-pull device for an actual amplifier, and the fundamental wave MAG (amplitude) and the second harmonic wave that optimize the power efficiency of the amplifier. Combinations with ANG (phase) values are plotted.
上記評価試験においては、基本波の負荷インピーダンスについては基本波の位相を固定した上で振幅（ＭＡＧ）を変化させることで調整し、２倍波に対する負荷インピーダンスについては当該２倍波の振幅を０．８５で固定した上で位相（ＡＮＧ）を変化させることで調整した。
よって、図３は、実質的に基本波の負荷インピーダンスと、２倍波の負荷インピーダンスとの関係を示している。つまり、図３は、増幅器２の電力効率が最適となる、基本波の負荷インピーダンスと、２倍波の負荷インピーダンスとの関係を示している。
In the above evaluation test, the fundamental wave load impedance is adjusted by changing the amplitude (MAG) after fixing the fundamental wave phase, and the second harmonic wave amplitude is set to 0 for the load impedance for the second harmonic wave. It was adjusted by changing the phase (ANG) after fixing at .85.
Therefore, FIG. 3 substantially shows the relationship between the load impedance of the fundamental wave and the load impedance of the second harmonic wave. That is, FIG. 3 shows the relationship between the fundamental wave load impedance and the double wave load impedance at which the power efficiency of the
図３から、入力信号Ｐｉの振幅に対応する値である基本波のＭＡＧ（振幅）に応じて、増幅器の電力効率が最適となる２倍波のＡＮＧ（位相）が変化することが判る。仮に、２倍波の位相を固定したとすると、基本波の振幅の変化によって２倍波の位相の最適値が変化するので、固定した位相と最適値との差が大きくなる場合、増幅器の電力効率が大きく劣化する。 It can be seen from FIG. 3 that the double wave ANG (phase) at which the power efficiency of the amplifier is optimal changes in accordance with the fundamental wave MAG (amplitude) which is a value corresponding to the amplitude of the input signal Pi. If the phase of the second harmonic wave is fixed, the optimum value of the phase of the second harmonic wave changes due to a change in the amplitude of the fundamental wave. Therefore, if the difference between the fixed phase and the optimum value becomes large, the power of the amplifier Efficiency is greatly degraded.
この点、本実施形態の高調波処理回路１０は、２倍波に対する負荷インピーダンスを、基本波のＭＡＧに対応する入力信号Ｐｉの振幅に基づいて調整することができる。出力信号Ｐｏに含まれる基本波の負荷インピーダンスは、入力信号Ｐｉの振幅に応じて変化する。よって、増幅器の電力効率が最適となる、基本波に対する負荷インピーダンスと、高調波に対する負荷インピーダンスとの関係を予め把握しておけば、その関係に近似するように２倍波に対する負荷インピーダンスを、入力信号Ｐｉの振幅に基づいて調整することができる。これにより、２倍波が増幅器２の電力効率に与える影響を低減することができ、増幅器２の電力効率低下をより抑制することができる。
In this regard, the
つまり、制御部１２は、調整部１１のスイッチ部１４を制御することによって、図３に示すような、増幅器２の電力効率が最適となるときの、基本波の負荷インピーダンスと、２倍波の負荷インピーダンスとの関係に近似するように、２倍波に対する負荷インピーダンスを調整する。
これによって、本実施形態の高調波処理回路１０は、２倍波に対する負荷インピーダンスを適切に制御することができる。
In other words, the
Thereby, the
なお、本実施形態の調整部１２は、２倍波に対する負荷インピーダンスを調整するとともに、２倍波に対する、増幅器２から入力側をみたときの信号源インピーダンスも調整することができる。これによって、増幅器２への入力信号に対する２倍波による影響を抑制でき、増幅器２の電力効率低下をより抑制することができる。
The
〔１．３ 第１の実施形態の変形例について〕
上記実施形態では、１つのインダクタンス素子１３と、１つのスイッチ部１４とを備えた調整部１１を１つ含む高調波処理回路１０を示した。しかし、高調波処理回路１０は、より多数の調整部１１を含んだ構成とすることもできる。
[1.3 Modification of First Embodiment]
In the embodiment described above, the
図４（ａ）は、第１の実施形態の第１の変形例に係る高調波処理回路１０の構成を示すブロック図である。図４（ａ）に示す高調波処理回路１０は、図２にて示した調整部１１を３つ含んでいる。各調整部１１は、それぞれ、信号線路７に対する分岐箇所が互いに異なっている。各調整部１１は、信号線路７の異なる位置に接続されている。各調整部１１それぞれのスイッチ部１４は、１つの制御部１２に接続されており、各スイッチ部１４は、制御部１２によって制御される。
FIG. 4A is a block diagram illustrating a configuration of the
制御部１２は、負荷制御部４ｃ（図１）からの入力信号Ｐｉの振幅情報に基づいて、各スイッチ部１４をそれぞれ独立して制御する。
また、各調整部１１は、上述のように、スイッチ部１４の断続によって、インダクタンスの設定を２通りに変更できる。
従って、本例の高調波処理回路１０は、各スイッチ部１４の設定を組み合わせることによって、インダクタンスを８通りに設定することができ、２倍波に対する負荷インピーダンスも８通りに設定することができる。
The
Further, as described above, each
Therefore, the
この場合、各調整部１１におけるインダクタンス素子１３のインダクタンスの値や、信号線路７に対する各調整部１１の接続位置、信号線路７に接続される整合基板等を調整することにより、設定可能な８通りの負荷インピーダンスは、入力信号Ｐｉの振幅に応じた調整を行うために好適な値に設定される。
In this case, eight values can be set by adjusting the inductance value of the
これによって、高調波処理回路１０は、入力信号Ｐｉの振幅に応じて２倍波に対する負荷インピーダンスを８通りの設定の中から選択して調整することが可能となる。
すなわち、図２で示した高調波処理回路１０では、１つのインダクタンス素子１３と、１つのスイッチ部１４とにより構成された調整部１１を１つ含むものであるため、２倍波に対する負荷インピーダンスを２通りに設定することができる。
一方、図４に示す本例の高調波処理回路１０によれば、２倍波に対する負荷インピーダンスを８通りに設定することができるので、増幅器の電力効率が最適となる基本波のＭＡＧに対応する入力信号Ｐｉの振幅と２倍波に対する負荷インピーダンスとの関係に、より近似するように、２倍波に対する負荷インピーダンスを調整することができる。
As a result, the
That is, since the
On the other hand, according to the
つまり、入力信号Ｐｉの振幅の範囲を、２通りの負荷インピーダンスで設定する場合と、８通りの負荷インピーダンスで設定する場合とで比較すると、８通りの負荷インピーダンスで設定する場合の方が、自由度が高く、より前記関係に近似させることができる。
この結果、２倍波が増幅器２の電力効率に与える影響をより低減することができ、増幅器２の電力効率低下をより抑制することができる。
That is, when the range of the amplitude of the input signal Pi is set with two kinds of load impedances and when it is set with eight kinds of load impedances, it is more freely set with eight kinds of load impedances. The degree is high and can be more closely approximated to the relationship.
As a result, the influence of the second harmonic on the power efficiency of the
図４（ｂ）は、第２の変形例に係る高調波処理回路１０の構成を示すブロック図である。図４（ｂ）に示す高調波処理回路１０は、図２にて示した調整部１１を２つ含んでいる。
この場合も、高調波処理回路１０は、２倍波に対する負荷インピーダンスの設定を複数通りに設定することができる。よって、高調波処理回路１０は、２倍波に対する負荷インピーダンスを、入力信号Ｐｉの振幅に応じて調整することができる。この結果、２倍波が増幅器２の電力効率に与える影響を低減することができ、増幅器２の電力効率低下をより抑制することができる。
FIG. 4B is a block diagram showing a configuration of the
Also in this case, the
図５は、第３の変形例に係る高調波処理回路１０の構成を示すブロック図である。上記第１及び第２の変形例では、各調整部１１が、スイッチ部１４を１つ備えている場合を示したが、本例では、調整部１１が、スイッチ部１４を２つ備えている場合を示している。
図５に示す高調波処理回路１０は、２つのスイッチ部（第１スイッチ部１４ａ、第２スイッチ部１４ｂ）と、３つのインダクタンス素子（第１〜第３インダクタンス素子１３ａ〜１３ｃ）とを備えた調整部１１を１つ含んでいる。
FIG. 5 is a block diagram showing a configuration of the
The
本例の調整部１１は、図２に示した調整部１１が有する第２インダクタンス素子１３ｂの他端に、第２スイッチ部１４ｂと、第３インダクタンス素子１３ｃとを接続した構成とされている。
第３インダクタンス素子１３ｃは、一端側が第２インダクタンス素子１３ｂの他端に接続され他端側がオープン状態とされている。
The
The
第１スイッチ部１４ａは、上述のように、第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとの間に接続されている。
また、第２スイッチ部１４ｂは、第２インダクタンス素子１３ｂと、第３インダクタンス素子１３ｃとの間に接続されている。
As described above, the
The
第１スイッチ部１４ａは、電源部１６ａと、ＰＩＮダイオード１７ａと、抵抗器１８ａとを備えており、スイッチ部１４（図２）と同様の機能を有している。
すなわち、第１スイッチ部１４ａは、上述のように、第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとを切断可能に接続している。なお、第１スイッチ部１４ａの構成は、図２で示したスイッチ部１４と同様なので各部の説明は省略する。
The
That is, as described above, the
第２スイッチ部１４ｂは、電源部１６ｂと、ＰＩＮダイオード１７ｂとを備えている。第２スイッチ部１４ｂも、スイッチ部１４（図２）と同様の機能を有しており、第２インダクタンス素子１３ｂと、第３インダクタンス素子１３ｃとを切断可能に接続している。
なお、第２スイッチ部１４ｂのＰＩＮダイオード１７ｂは、カソード側が信号線路７側となるように接続されているとともに、電源部１６ｂの接続部よりも前段に接続されている。
この場合、電源部１６ｂが分岐線路１５に対して正電圧を印加すると、ＰＩＮダイオード１７ｂには順方向の電圧が作用し、第１スイッチ部１４ａの抵抗器１８の接地端に向けて電流が流れる。これによって、ＰＩＮダイオード１７ｂの前段側と後段側とを電気的に接続する。
このように、第２スイッチ部１４ｂは、第１スイッチ部１４ａの抵抗器１８を利用するように構成されている。
The
The
In this case, when the
Thus, the
各インダクタンス素子１３ａ，１３ｂ，１３ｃは、第１スイッチ部１４ａ、及び第２スイッチ部１４ｂを介して直列に接続されている。また、第３インダクタンス素子１３ｃの他端はオープン状態であるので、両スイッチ部１４ａ，１４ｂが接続状態である場合、調整部１１は、信号線路７に接続されたオープンスタブを構成する。調整部１１が前記オープンスタブを構成する場合のインダクタンスは、各インダクタンス素子１３ａ，１３ｂ，１３ｃによって定まる。
Each
また、調整部１１は、第１スイッチ部１４ａが接続状態、第２スイッチ部１４ｂが切断状態である場合、ＰＩＮダイオード１７ｂにより終端される。よってこの場合、調整部１１は、ＰＩＮダイオード１７ｂよりも上段に位置する第１インダクタンス素子１３ａ及び第２インダクタンス素子１３ｂによって定まるインダクタンスを有するスタブを構成する。
また、調整部１１は、第１スイッチ部１４ａが切断状態である場合、第１スイッチ部１４ａのＰＩＮダイオード１７ａにより終端される。よってこの場合、調整部１１は、ＰＩＮダイオード１７ａより上段に接続された第１インダクタンス素子１３ａによって定まるインダクタンスを有するスタブを構成する。
The
Further, the
本例の調整部１１も、第１及び第２の変形例と同様、全てのインダクタンス素子１３ａ，１３ｂ，１３ｃが接続された状態におけるオープンスタブとしてのライン長が、１／４λ ± １／８λ以内の長さに設定されている。
Similarly to the first and second modifications, the adjusting
制御部１２は、負荷制御部４ｃ（図１）からの入力信号Ｐｉの振幅情報に基づいて、両スイッチ部１４ａ，１４ｂをそれぞれ独立して制御する。
この場合、制御部１２は、両スイッチ部１４ａ，１４ｂを共に接続状態とすることで、全てのインダクタンス素子１３ａ，１３ｂ，１３ｃを直列に接続する場合、第１スイッチ部１４ａを接続状態とし、第２スイッチ部１４ｂを切断状態とすることで、第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとを信号線路７に接続する場合、及び、第１スイッチ部１４ａを切断状態とすることで、第１インダクタンス素子１３ａのみを接続する場合の３通りの設定のいずれかを選択するように制御する。
The
In this case, the
従って、調整部１１のインダクタンスは、全てのインダクタンス素子１３ａ，１３ｂ，１３ｃを直列に信号線路７に接続したときのインダクタンス、第１インダクタンス素子１３ａと、第２インダクタンス素子１３ｂとを接続したときのインダクタンス、及び、第１インダクタンス素子１３ａのみを接続したときのインダクタンスの３通りに設定することができる。
Therefore, the inductance of the adjusting
これによって、高調波処理回路１０は、２倍波に対する負荷インピーダンスを３通りに設定することができる。よって、高調波処理回路１０は、２倍波に対する負荷インピーダンスを、入力信号Ｐｉの振幅に応じて調整することができる。この結果、２倍波が増幅器２の電力効率に与える影響を低減することができ、増幅器２の電力効率低下をより抑制することができる。
Thereby, the
図６は、第４の変形例に係る高調波処理回路１０の構成を示すブロック図である。本例の調整部１１は、分岐線路１５に接続された所定のインダクタンスを有するインダクタンス素子３０と、インダクタンス素子３０の後段に接続されたバラクタダイオード３１とを備えている。
バラクタダイオード３１は、カソード側がインダクタンス素子３０に接続されており、、アノード側が接地されている。
インダクタンス素子３０は、一端が信号線路７側に接続され、他端には上述のようにバラクタダイオード３１のカソード側が接続されている。よって、このインダクタンス素子３０は、バラクタダイオード３１によって終端されている。
このため、本例の調整部１１は、インダクタンス素子３０を含んだスタブを構成している。
FIG. 6 is a block diagram showing a configuration of the
The
The
For this reason, the
本例の調整部１１も、第１及び第２の変形例と同様、スタブとしてのライン長が、１／４λ ± １／８λ以内の長さに設定されている。
Similarly to the first and second modified examples, the adjusting
インダクタンス素子３０の前段に接続された電源部１６は、制御部１２による制御に基づいて、接続線路３３に正電圧を印加する。また、電源部１６は、印加電圧を所定の範囲で設定することができる。
The
ここで、電源部１６が分岐線路１５に正電圧を印加すると、バラクタダイオード３１には、印加電圧によって逆電圧が作用する。つまり、バラクタダイオード３１への逆電圧は、電源部１６の印加電圧の設定によって定まる。
よって、電源部１６の印加電圧を調整すれば、バラクタダイオード３１への逆電圧を調整することができ、この結果、バラクタダイオード３１のキャパシタンスを変更することができる。つまり、バラクタダイオード３１は、自己の有するキャパシタンスが変更可能な可変容量素子を構成している。
Here, when the
Therefore, by adjusting the voltage applied to the
バラクタダイオード３１のキャパシタンスが変化すると、調整部１１全体としてのインピーダンスを変化させることができる。
これによって、本例の高調波処理回路１０は、２倍波に対する負荷インピーダンスを調整することができる。
When the capacitance of the
Thereby, the
制御部１２は、負荷制御部４ｃ（図１）からの入力信号Ｐｉの振幅情報に基づいて、電源部１６の印加電圧を調整する。
本例の制御部１２は、入力信号の振幅レベルに応じた電源部１６の印加電圧の設定値に関する情報を、制御情報として記憶している。
The
The
入力信号の振幅レベルに応じた電源部１６の印加電圧の設定値は、増幅器の電力効率が最適となる、入力信号Ｐｉの振幅と、２倍波に対する負荷インピーダンスとの関係に基づいて設定される。すなわち、前記関係を予め把握しておき、入力信号Ｐｉの振幅レベルに対して、負荷インピーダンスが前記関係に近似するような印加電圧の設定値を取得する。取得した設定値を制御情報として、制御部１２に記憶させる。
The set value of the applied voltage of the
本例の高調波処理回路１０は、制御部１２が印加電圧を調整することにより、２倍波に対する負荷インピーダンスを調整することができる。
よって、高調波処理回路１０は、２倍波に対する負荷インピーダンスを、入力信号Ｐｉの振幅に応じて調整することができる。この結果、２倍波が電力効率に与える影響を低減することができ、増幅器の電力効率低下をより抑制することができる。
The
Therefore, the
この場合、制御部１２が印加電圧を無段階に調整すれば、２倍波に対する負荷インピーダンスも無段階に調整することができる。このため、前記関係に近似するように、より好適に２倍波に対する負荷インピーダンスを調整することができる。
In this case, if the
なお、上記各例は、例示的に示したものであり、例えば、図２に示した高調波処理回路１０の調整部１１において、スイッチ部１４の前段に設けた第１インダクタンス素子１３ａを省略することもできる。
また、図４（ａ）では、３つの調整部１１を、互いに異なる分岐箇所となるように信号線路７に接続した場合を示したが、より多くの調整部１１を接続してもよい。
さらに、図４（ａ）のように互いに異なる分岐箇所に接続した複数の調整部１１の内、少なくともいずれか１つの調整部１１については、図４（ｂ）で示したように同一の分岐箇所に複数の調整部１１を接続する構成とすることもできる。
また、図４（ｂ）では、同一の分岐箇所に２つの調整部１１を接続した場合を示したが、より多数の調整部１１を接続してもよい。
Each of the above examples is exemplarily shown. For example, in the
4A shows the case where the three
Furthermore, as shown in FIG. 4 (b), at least one of the plurality of
4B shows a case where two
また、図５では、２つのスイッチ部１４ａ，１４ｂと、３つのインダクタンス素子１３ａ，１３ｂ，１３ｃを信号線路７からみて交互に配置した場合を示したが、スイッチ部を３つ以上直列に接続してもよいし、それに応じて、より多くのインダクタンス素子を接続してもよい。
また、調整部１１そのものを直列に多数接続してもよい。
さらに、上記図２、４、５、及び６で示した各調整部１１を混在させて信号線路７に接続してもよい。
FIG. 5 shows a case where two
Further, a large number of adjusting
Furthermore, the
また、上記各例では、調整部１１は、二次高調波（２倍波）に対する負荷インピーダンスを調整するように構成したが、三次高調波等、より高次の高調波に対する負荷インピーダンスを調整するように構成してもよい。
In each of the above examples, the
さらに、図４（ａ）や（ｂ）に示すように、複数の調整部１１を含んだ高調波処理回路１０において、複数の調整部１１が、互いに異なる複数の高調波それぞれに対応するものであってもよい。
この場合、複数の高調波それぞれに対する負荷インピーダンスを個別に調整することで、各高調波の影響を低減することができ、増幅器の電力効率低下をさらに抑制することができる。
Furthermore, as shown in FIGS. 4A and 4B, in the
In this case, by individually adjusting the load impedance for each of the plurality of harmonics, it is possible to reduce the influence of each harmonic and further suppress the power efficiency reduction of the amplifier.
また、上記実施形態の高調波処理回路は、増幅器２の後段に接続され、信号線路７における出力信号Ｐｏに含まれる高調波に対して処理を行う場合を例示したが、高調波処理回路は、増幅器２の前段に設け、増幅器２前段において入力信号Ｐｉに含まれる高調波に対して処理を行うように構成してもよいし、負荷変動部３の後段に設けてもよい。
Moreover, although the harmonic processing circuit of the said embodiment was connected to the back | latter stage of the
〔２． 第２の実施形態〕
図７は、第２の実施形態に係る増幅装置５０の構成を示すブロック図である。この増幅装置５０は、ＥＴ方式（ＳＭ方式）に準拠した回路構成を有している。つまり、この増幅装置１の増幅器５１には、電源変調部５２により、入力信号Ｐｉに基づいて変調された電源電圧（以下、ドレイン電圧ともいう）が与えられる。
[2. Second Embodiment]
FIG. 7 is a block diagram illustrating a configuration of the amplifying
電源変調部５２は、入力信号Ｐｉを検波してエンベロープ信号を取り出す検波部５２ａと、エンベロープ信号に対して電力−電圧変換を行い増幅器５１にドレイン電圧を与える電圧制御部５２ｂとを備えている。
The power
入力信号Ｐｉが、ゲート信号として増幅器５１に与えられるとき、電圧制御部５２ｂは、エンベロープ信号に応じて変調されたドレイン電圧を増幅器５１に与える。
ここで、電圧制御部５２ｂは、入力信号Ｐｉの振幅に応じて変調されたドレイン電圧を与えるので、必要な電力だけ増幅器５１に与えることができる。これによって、増幅器５１の電力効率を高めている。
増幅器５１の出力信号Ｐｏは、図示しないアンテナ等が接続される出力端５３に与えられる。増幅器５１と、出力端５３とは、信号線路５４によって接続されている。
接続線路５４には、増幅器５１の出力信号Ｐｏに含まれる高調波の整合を行うための整合基板やワイヤ等（図示省略）が配置されている。
When the input signal Pi is supplied to the
Here, since the
The output signal Po of the
The
増幅器５１と出力端５３との間には、高調波処理回路１０が接続されている。高調波処理回路１０は、信号線路５４に接続されており、出力信号Ｐｏに含まれる高調波に関する処理を行う機能を有している。
The
本実施形態の高調波処理回路１０は、基本的に第１の実施形態によって示した高調波処理回路１０（図２、４、５、及び６参照）と同じ構成を有している。
本実施形態の高調波処理回路１０は、増幅器５１の入力信号Ｐｉの振幅に関する情報を、検波部５２ａから取得する点において、第１の実施形態の高調波処理回路１０と相違している。
The
The
検波部５２ａが入力信号Ｐｉから取り出すエンベロープ信号は、入力信号Ｐｉ、及び増幅器５１の出力信号Ｐｏの振幅を示している。
本実施形態の高調波処理回路１０は、検波部５２ａが取り出すエンベロープ信号より、増幅器５１の入力信号Ｐｉの振幅に関する情報を取得する。
The envelope signal extracted from the input signal Pi by the
The
本実施形態の高調波処理回路１０の制御部１２は、本実施形態の増幅器５１の電力効率が最適となる、増幅器５１の入力信号Ｐｉの振幅と、２倍波に対する負荷インピーダンスとの関係に基づいて設定された制御情報を記憶している。
これによって、本実施形態の高調波処理回路１０は、上記第１の実施形態と同様、２倍波が増幅器２の電力効率に与える影響を低減することができ、増幅器２の電力効率低下をより抑制することができる。
The
As a result, the
なお、上記実施形態の高調波処理回路は、増幅器５１の後段に接続され、出力信号Ｐｏに含まれる高調波に対して処理を行う場合を例示したが、高調波処理回路は、増幅器５１の前段に設けて入力信号Ｐｉに含まれる高調波に対する処理を行うように構成してもよいし、出力端５３の後段に設けてもよい。
Although the harmonic processing circuit of the above embodiment is connected to the subsequent stage of the
〔３． シミュレーションによる検証結果〕
本発明者は、上記実施形態にて示した高調波処理回路１０について、コンピュータを用いたシミュレーションによって、その効果を検証するための試験を行った。
検証試験は、高調波処理回路１０の構成について、ＬＭ方式及びＳＭ方式それぞれの増幅装置１に対して複数のモデルを設定した。そしてこれらモデルにおける高調波に対する負荷インピーダンスをシミュレーションによって求めた。
[3. (Verification result by simulation)
The inventor conducted a test for verifying the effect of the
In the verification test, with respect to the configuration of the
上記シミュレーションの結果から、高調波に対する負荷インピーダンスが調整可能かどうかを確認するとともに、本実施形態の高調波処理回路による、増幅器の電力効率に対する影響を評価した。 From the simulation results, it was confirmed whether or not the load impedance for the harmonics can be adjusted, and the influence on the power efficiency of the amplifier by the harmonic processing circuit of the present embodiment was evaluated.
〔３．１ ＬＭ方式の増幅装置における第１のモデル〕
図８は、ＬＭ方式の増幅装置に接続された第１のモデルに係る高調波処理回路１０を示す回路図である。図中、増幅器２（図１）側の負荷抵抗を再現する負荷抵抗６０と、負荷変動部３（図１）の負荷抵抗を再現する負荷抵抗６１とが、信号線路７により接続されている。
[3.1 First Model in LM Amplifier]
FIG. 8 is a circuit diagram showing the
信号線路７は、ワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５、ジャンクション部６６等を含んで構成されている。信号線路７を構成しているこれら部材は、高調波のインピーダンス整合を行うことができるように選定配置されている。
第１のモデルに係る高調波処理回路１０は、信号線路７に含まれているＴ型のジャンクション部６６に接続されている。
この高調波処理回路１０は、１つの調整部１１を含んで構成されている。調整部１１は、電源部１６、ＰＩＮダイオード１７、及び抵抗器１８からなるスイッチ部１４と、スイッチ部１４の後段に接続されたインダクタンス素子１３とを１つづつ備えている。調整部１１の機能については上記第１の実施形態及び図２で説明した通りであり、スイッチ部１４を断続することによって、２倍波に対する負荷インピーダンスを選択的に調整することができる。
なお、図２で示した調整部１１は、スイッチ部１４の前段に接続された第１インダクタンス素子１３ａと、スイッチ部１４の後段に接続された第２インダクタンス素子１３ｂとを備えている。一方、第１のモデルの調整部１１は、調整部１１の後段にのみインダクタンス素子が接続されている。この場合でも、第１のモデルの調整部１１は、スイッチ部１４を断続することによって、２倍波に対する負荷インピーダンスを選択的に調整する機能を備えている。
The
The
The
2 includes a
また、基本波の周波数は、２．１４ＧＨｚに設定し、シミュレーションを行った。以下に示すＬＭ方式の増幅装置によるモデルについても、基本波の周波数を２．１４ＧＨｚに設定し、シミュレーションを行った。 The frequency of the fundamental wave was set to 2.14 GHz and simulation was performed. For the model based on the LM amplification device shown below, the fundamental frequency was set to 2.14 GHz, and the simulation was performed.
表１は、第１のモデル（図８の回路）における、２倍波（周波数４．２８ＧＨｚ）に対する負荷インピーダンスを求めた結果であり、図９は、求めた２倍波に対する負荷インピーダンスをプロットしたスミスチャートである。 Table 1 shows the result of obtaining the load impedance for the second harmonic (frequency 4.28 GHz) in the first model (circuit of FIG. 8), and FIG. 9 plots the obtained load impedance for the second harmonic. It is a Smith chart.
表１では、２倍波に対する負荷インピーダンスに相当する値として、Ｓパラメータ（反射係数の大きさ（ＭＡＧ）及び位相（ＡＮＧ））を示している。
表１に示すように、スイッチ部１４を切断状態にしたときの２倍波の位相（ＡＮＧ）は、５１度となり、スイッチ部１４を接続したときの２倍波の位相（ＡＮＧ）は、３１度となった。
また、図９中、太線で示した実線は、スイッチ部１４が切断状態のときのインピーダンス特性を示しており、一点鎖線は、スイッチ部１４が接続状態のときのインピーダンス特性を示している。各線上に表した丸印は、求めた２倍波に対する負荷インピーダンスをプロットしたものである。
In Table 1, S parameters (reflection coefficient magnitude (MAG) and phase (ANG)) are shown as values corresponding to the load impedance for the second harmonic.
As shown in Table 1, the phase (ANG) of the second harmonic when the
In FIG. 9, a solid line indicated by a bold line indicates an impedance characteristic when the
表１及び図９から、第１のモデルによる高調波処理回路１０は、スイッチ部１４の断続によって、２倍波の位相をずらし、負荷インピーダンスを２通りに調整できることが判る。
From Table 1 and FIG. 9, it can be seen that the
また、表２は、第１のモデル（図８）の回路における、３倍波（周波数６．４２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。また、図９中、各線上に表した三角印は、求めた３倍波に対する負荷インピーダンスをプロットしたものである。 Table 2 shows the results of obtaining the load impedance for the third harmonic (frequency: 6.42 GHz) in the circuit of the first model (FIG. 8). Further, in FIG. 9, the triangular marks shown on each line are plots of the obtained load impedance with respect to the third harmonic.
表２及び図９に示すように、第１のモデルによる高調波処理回路１０は、スイッチ部１４の断続によって、３倍波の位相及び負荷インピーダンスについても調整できることが確認できる。
As shown in Table 2 and FIG. 9, it can be confirmed that the
〔３．２ ＬＭ方式の増幅装置における第２のモデル〕
図１０は、ＬＭ方式の増幅装置に接続された第２のモデルに係る高調波処理回路１０を示す回路図である。図中、信号線路７に含まれているワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５、ジャンクション部６６等は、図８にて示した信号線路７とは、配置や配列が異なっている。
第２のモデルに係る高調波処理回路１０は、信号線路７に含まれているクロス型のジャンクション部６６に接続されている。ジャンクション部６６の信号線路７に交差する両接続端には、調整部１１が１つづつ接続されている。
すなわち、この高調波処理回路１０は、２つの調整部１１（第１調整部１１ａ、第２調整部１１ｂ）を含んで構成されている。両調整部１１ａ，１１ｂは、クロス型のジャンクション部６６を用いて接続されることで、信号線路７に対する分岐箇所が同一である。
両調整部１１ａ，１１ｂの構成は、第１のモデルの調整部１１と同様である。
[3.2 Second Model in LM Amplifier]
FIG. 10 is a circuit diagram showing the
The
That is, the
The configuration of both
表３は、第２のモデル（図１０の回路）における、２倍波（周波数４．２８ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 3 shows the results of obtaining the load impedance for the second harmonic (frequency: 4.28 GHz) in the second model (circuit of FIG. 10).
表３に示すように、第２のモデルによる高調波処理回路１０は、第１調整部１１ａと第２調整部１１ｂそれぞれのスイッチ部１４の断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを４通りに調整できることが確認できる。
As shown in Table 3, the
〔３．３ ＬＭ方式の増幅装置における第３のモデル〕
図１１は、ＬＭ方式の増幅装置に接続された第３のモデルに係る高調波処理回路１０を示す回路図である。図中、信号線路７は、ワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５を含んでいる。また信号線路７は、クロス型ジャンクション部６６ａと、Ｔ型ジャンクション部６６ｂとをさらに含んでいる。
[3.3 Third Model in LM Amplifier]
FIG. 11 is a circuit diagram showing the
第３のモデルに係る高調波処理回路１０は、信号線路７に含まれているクロス型ジャンクション部６６ａと、Ｔ型ジャンクション部６６ｂとに接続されている。この高調波処理回路１０は、３つの調整部１１（第１調整部１１ａ、第２調整部１１ｂ、第３調整部１１ｃ）を含んで構成されている。
クロス型ジャンクション部６６ａの信号線路７に交差する両接続端には、第１及び第２調整部１１ａ，１１ｂが１つづつ接続されている。また、Ｔ型ジャンクション部６６ｂには、第３調整部１１ｃが１つ接続されている。
すなわち、第１及び第２調整部１１ａ，１１ｂは、クロス型ジャンクション部６６ａを用いて接続されることで、信号線路７に対する分岐箇所が同一である。第３調整部１１ｃは、Ｔ型ジャンクション部６６ｂによって、第１及び第２調整部１１ｂ，１１ｃとは異なる箇所に接続されている。
各調整部１１ａ，１１ｂ，１１ｃの構成は、第１のモデルの調整部１１と同様である。
The
The first and
That is, the 1st and
The configuration of each of the
表４は、第３のモデル（図１１の回路）における、２倍波（周波数４．２８ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 4 shows the result of obtaining the load impedance for the second harmonic (frequency: 4.28 GHz) in the third model (circuit of FIG. 11).
表４に示すように、第３のモデルによる高調波処理回路１０は、第１調整部１１ａ、第２調整部１１ｂ、及び第３調整部１１ｃそれぞれのスイッチ部１４の断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを８通りに調整できることが確認できる。
As shown in Table 4, the
〔３．４ ＬＭ方式の増幅装置における第４のモデル〕
図１２は、ＬＭ方式の増幅装置に接続された第４のモデルに係る高調波処理回路１０を示す回路図である。図中、信号線路７は、ワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５、ジャンクション部６６を含んでいる。
第４のモデルに係る高調波処理回路１０は、信号線路７に含まれているＴ型のジャンクション部６６に接続されている。
この高調波処理回路１０は、１つの調整部１１を含んで構成されている。この調整部１１は、電源部１６と、インダクタンス素子３０と、バラクタダイオード３１とを備えており、上記第１の実施形態の第４の変形例（図６）にて説明した調整部１１と同様の構成である。
バラクタダイオード３１を用いた調整部１１の機能については第１の実施形態の第４の変形例にて説明した通りであり、電源部１６の印加電圧を調整することによって、２倍波に対する負荷インピーダンスを調整することができる。
[3.4 Fourth Model in LM Amplifier]
FIG. 12 is a circuit diagram showing the
The
The
The function of the
表５は、第４のモデル（図１２の回路）における、２倍波（周波数４．２８ＧＨｚ）に対する負荷インピーダンスを求めた結果の一例である。
なお、第４のモデルでは、電源部１６の印加電圧を無段階に調整すれば、２倍波に対する負荷インピーダンスも無段階に調整が可能であるが、ここでは、３つの電圧に設定したときの負荷インピーダンスを求めた。
Table 5 is an example of the result of obtaining the load impedance for the second harmonic (frequency: 4.28 GHz) in the fourth model (circuit of FIG. 12).
In the fourth model, if the applied voltage of the
表５に示すように、第４のモデルによる高調波処理回路１０は、バラクタダイオード３１の逆電圧（電源部１６の印加電圧）を変更することで、２倍波の位相、及び負荷インピーダンスを調整できることが確認できる。
As shown in Table 5, the
また、表６は、第４のモデル（図１２の回路）における、３倍波（周波数６．４２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 6 shows the results of obtaining the load impedance for the third harmonic (frequency: 6.42 GHz) in the fourth model (circuit of FIG. 12).
表６に示すように、第４のモデルによる高調波処理回路１０は、バラクタダイオード３１の逆電圧（電源部１６の印加電圧）を変更することで、３倍波の位相及び負荷インピーダンスについても調整できることが確認できる。
As shown in Table 6, the
〔３．５ ＬＭ方式の増幅装置における電力効率の評価結果〕
図１３は、ＬＭ方式の増幅装置に、第３のモデルに係る高調波処理回路１０を設けた場合の電力効率を求めた結果を示すグラフである。
図１３中、横軸は、基本波の振幅（ＭＡＧ）を示している。縦軸は、電力効率（％）を示している。
図中、実線１００は、第３のモデルに係る高調波処理回路１０を設けた場合の増幅器の電力効率を求めた結果を示している。一点鎖線１０１は、実質的に得ることが可能な電力効率の最大値（最大電力効率）を示している。また、破線１０２は、２倍波の位相（ＡＮＧ）を５０度に固定したときの電力効率を示している。
[3.5 Evaluation Results of Power Efficiency in LM Amplifier]
FIG. 13 is a graph showing the result of obtaining the power efficiency when the
In FIG. 13, the horizontal axis indicates the amplitude (MAG) of the fundamental wave. The vertical axis represents power efficiency (%).
In the figure, a
なお、第３のモデルに係る高調波処理回路１０は、スイッチ部１４を３つ備えており、８通りの負荷インピーダンスに調整可能である。第３のモデルに係る高調波処理回路１０は、基本波の振幅に対して、最大限の電力効率が得られるように各スイッチ部１４を制御するように設定されている。
Note that the
図１３において、第３のモデルに係る高調波処理回路１０の電力効率は、２倍波の位相を固定した場合と比較して、ほぼ全域に亘って、電力効率が高くなっていることが判る。また、第３のモデルに係る高調波処理回路１０の電力効率は、２倍波の位相を固定した場合と比較して、最大電力効率により近似するように現れていることも判る。
In FIG. 13, it can be seen that the power efficiency of the
このように、本実施形態の高調波処理回路によれば、ＬＭ方式の増幅装置の電力効率を、当該増幅器の最大電力効率により近づけることができ、電力効率低下を効果的に抑制することができることが確認できた。 As described above, according to the harmonic processing circuit of the present embodiment, the power efficiency of the LM amplification device can be made closer to the maximum power efficiency of the amplifier, and a reduction in power efficiency can be effectively suppressed. Was confirmed.
〔３．６ ＳＭ方式の増幅装置における第５のモデル〕
図１４は、ＳＭ方式の増幅装置に接続された第５のモデルに係る高調波処理回路１０を示す回路図である。図中、増幅器５１（図７）側の負荷抵抗を再現する負荷抵抗７０と、出力端５３（図７）の負荷抵抗を再現する負荷抵抗７１とが、信号線路７により接続されている。
信号線路７は、ワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５等を含んで構成されている。信号線路７を構成しているこれら部材は、高調波のインピーダンス整合を行うことができるように選定配置されている。
第５のモデルに係る高調波処理回路１０は、負荷抵抗７０側に位置するワイヤ６２と、これに隣接配置されているテーパ線路６４との間に、ワイヤ６７を介して接続されている。
[Fifth model in the amplifying device of the SM system]
FIG. 14 is a circuit diagram showing the
The
The
この高調波処理回路１０は、２つの調整部１１（第１調整部１１ａ、第２調整部１１ｂ）を含んで構成されている。両調整部１１ａ，１１ｂは、それぞれがワイヤ６７を介して信号線路７に接続されている。よって、両調整部１１ａ，１１ｂは、信号線路７に対する分岐箇所が同一である。
両調整部１１ａ，１１ｂの構成は、第１のモデルと同様である。なお、ＳＭ方式の増幅器に用いるための変更は適宜行っている。
The
The structure of both
また、基本波の周波数は、２．６ＧＨｚに設定し、シミュレーションを行った。以下に示すＳＭ方式の増幅装置によるモデルについても、基本波の周波数を２．６ＧＨｚに設定し、シミュレーションを行った。 The frequency of the fundamental wave was set to 2.6 GHz and simulation was performed. For the model based on the SM amplification device shown below, the fundamental frequency was set to 2.6 GHz, and the simulation was performed.
表７は、第５のモデル（図１４の回路）における、２倍波（周波数５．２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 7 shows the results of obtaining the load impedance for the second harmonic (frequency: 5.2 GHz) in the fifth model (circuit of FIG. 14).
表７に示すように、第５のモデルによる高調波処理回路１０は、第１調整部１１ａと第２調整部１１ｂそれぞれのスイッチ部１４の断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを４通りに調整できることが確認できる。
As shown in Table 7, the
〔３．７ ＳＭ方式の増幅装置における第６のモデル〕
図１５は、ＳＭ方式の増幅装置に接続された第６のモデルに係る高調波処理回路１０を示す回路図である。
第６のモデルに係る高調波処理回路１０は、信号線路７に対して、第５のモデルとは異なる分岐箇所に接続されている点において相違している。
[Sixth model of 3.7-type amplification apparatus]
FIG. 15 is a circuit diagram showing the
The
第６のモデルに係る高調波処理回路１０が有する２つの調整部１１（第１調整部１１ａ、第２調整部１１ｂ）は、テーパ線路６４と、当該テーパ線路６４よりも負荷抵抗７１側に位置するワイヤ６２との間に、ワイヤ６７を介して接続されている。
両調整部１１ａ，１１ｂの構成は、第５のモデルと同様である。
The two adjustment units 11 (the
The configuration of both
表８は、図１５の回路における、２倍波（周波数５．２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 8 shows the result of obtaining the load impedance for the second harmonic (frequency: 5.2 GHz) in the circuit of FIG.
表８に示すように、第６のモデルによる高調波処理回路１０は、第１調整部１１ａと第２調整部１１ｂそれぞれのスイッチ部１４の断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを４通りに調整できることが確認できる。
As shown in Table 8, the
また、第５のモデルによる負荷インピーダンスと、本モデルの負荷インピーダンスとを比較すると、２倍波の位相の調整範囲が、互いに大きく異なっている。すなわち、第５のモデルによる場合の調整範囲は、５５〜６６度であるのに対し、本モデルによる調整範囲は、４１．８〜５５．２度であった。 Further, when the load impedance according to the fifth model is compared with the load impedance according to the present model, the adjustment range of the phase of the second harmonic is greatly different from each other. That is, the adjustment range in the case of the fifth model is 55 to 66 degrees, whereas the adjustment range in the present model is 41.8 to 55.2 degrees.
第５のモデルと第６のモデルとの違いは、高調波処理回路１０（調整部１１ａ，１１ｂ）の信号線路７に対する取り付け位置のみである。
よって、このことから、高調波処理回路１０は、信号線路７に対する取り付け位置を変更することによっても、２倍波の位相、及び負荷インピーダンスを調整できることが判った。
The difference between the fifth model and the sixth model is only the mounting position of the harmonic processing circuit 10 (
Therefore, it was found that the
〔３．８ ＳＭ方式の増幅装置における第７のモデル〕
図１６は、ＳＭ方式の増幅装置に接続された第７のモデルに係る高調波処理回路１０を示す回路図である。
[3.8 Seventh Model of SM System Amplifier]
FIG. 16 is a circuit diagram showing the
本モデルに係る高調波処理回路１０は、１つの調整部１１を含んでいる。この調整部１１は、２つのスイッチ部１４ａ，１４ｂと、２つのインダクタンス素子１３ａ，１３ｂとを備えている。
本モデルの構成は、上述した第１の実施形態の第３の変形例（図５）と同じ構成である。よって、調整部１１の機能については上記第１の実施形態の第３の変形例及び図５で説明した通りであり、両スイッチ部１４ａ，１４ｂを断続することによって、２倍波に対する負荷インピーダンスを選択的に調整することができる。
The
The configuration of this model is the same as that of the third modification (FIG. 5) of the first embodiment described above. Therefore, the function of the
表９は、図１６の回路における、２倍波（周波数５．２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 9 shows the results of obtaining the load impedance for the second harmonic (frequency 5.2 GHz) in the circuit of FIG.
表９に示すように、第７のモデルによる高調波処理回路１０は、第１スイッチ部１４ａと、第２スイッチ部１４ｂの断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを４通りに調整できることが確認できる。
As shown in Table 9, in the
〔３．９ ＳＭ方式の増幅装置における第８のモデル〕
図１７は、ＳＭ方式の増幅装置に接続された第８のモデルに係る高調波処理回路１０を示す回路図である。図中、信号線路７は、ワイヤ６２や、整合基板６３、テーパ線路６４、リボン６５を含んでいる。また信号線路７は、クロス型ジャンクション部６６ａと、Ｔ型ジャンクション部６６ｂとをさらに含んでいる。
[3.98th model in the amplifying apparatus of SM type]
FIG. 17 is a circuit diagram showing the
第８のモデルに係る高調波処理回路１０は、信号線路７に含まれているクロス型ジャンクション部６６ａに接続されている。この高調波処理回路１０は、３つの調整部１１（第１調整部１１ａ、第２調整部１１ｂ、第３調整部１１ｃ）を含んで構成されている。
クロス型ジャンクション部６６ａの信号線路７に交差する接続端の内の一方には、第１調整部１１ａが接続されている。また、他方には、第２調整部１１ｂ及び第３調整部１１ｃが接続されている。両調整部１１ｂ，１１ｃは、ワイヤ６７を介することで、共に接続端の他方に接続されている。
各調整部１１ａ，１１ｂ，１１ｃは、クロス型ジャンクション部６６ａを用いて接続されることで、信号線路７に対する分岐箇所が同一である。
各調整部１１ａ，１１ｂ，１１ｃの構成は、第１のモデルの調整部１１と同様である。
The
The
Each
The configuration of each of the
表４は、図１１の回路における、２倍波（周波数５．２ＧＨｚ）に対する負荷インピーダンスを求めた結果である。 Table 4 shows the results of obtaining the load impedance for the second harmonic (frequency: 5.2 GHz) in the circuit of FIG.
表１０に示すように、第８のモデルによる高調波処理回路１０は、第１調整部１１ａ、第２調整部１１ｂ、及び第３調整部１１ｃそれぞれのスイッチ部１４の断続の組み合わせによって、２倍波の位相、及び負荷インピーダンスを８通りに調整できることが確認できる。
As shown in Table 10, the
〔３．１０ ＳＭ方式の増幅装置における電力効率の評価結果〕
図１８は、ＳＭ方式の増幅装置に、第８のモデルに係る高調波処理回路１０を設けた場合の電力効率を求めた結果を示すグラフである。
図１８中、横軸は、ドレイン電圧を示している。縦軸は、電力効率（％）を示している。
図中、実線２００は、第８のモデルに係る高調波処理回路１０を設けた場合の増幅器の電力効率を求めた結果を示している。一点鎖線２０１は、実質的に得ることが可能な電力効率の最大値（最大電力効率）を示している。また、破線２０２は、２倍波の位相（ＡＮＧ）を１２０度に固定したときの電力効率を示している。
[3.10 Evaluation results of power efficiency in SM type amplifier]
FIG. 18 is a graph showing the results of obtaining the power efficiency when the
In FIG. 18, the horizontal axis indicates the drain voltage. The vertical axis represents power efficiency (%).
In the figure, a
なお、第８のモデルに係る高調波処理回路１０は、スイッチ部１４を３つ備えており、８通りの負荷インピーダンスに調整可能である。第８のモデルに係る高調波処理回路１０は、基本波の振幅としてのドレイン電圧に対して、最大限の電力効率が得られるように各スイッチ部１４を制御するように設定されている。
Note that the
図１８において、第８のモデルに係る高調波処理回路１０の電力効率は、２倍波の位相を固定した場合と比較して、特にドレイン電圧が大きい領域で電力効率が高くなっていることが判る。また、第８のモデルに係る高調波処理回路１０の電力効率は、２倍波の位相を固定した場合と比較して、最大電力効率により近似するように現れていることも判る。
In FIG. 18, the power efficiency of the
このように、本実施形態の高調波処理回路によれば、ＳＭ方式の増幅装置の電力効率を、当該増幅器の最大電力効率により近づけることができ、電力効率低下を効果的に抑制することができることが確認できた。 Thus, according to the harmonic processing circuit of the present embodiment, the power efficiency of the SM amplification device can be made closer to the maximum power efficiency of the amplifier, and a reduction in power efficiency can be effectively suppressed. Was confirmed.
〔４． 付記〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
[4. (Appendix)
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ 増幅装置
２ 増幅器
３ 負荷変動部
４ｃ 負荷制御部
７ 信号線路
１０ 高調波処理回路
１１ 調整部
１１ａ 第１調整部
１１ｂ 第２調整部
１１ｃ 第３調整部
１２ 制御部
１３ インダクタンス素子
１３ａ 第１インダクタンス素子
１３ｂ 第２インダクタンス素子
１４ スイッチ部
１４ａ 第１スイッチ部
１４ｂ 第２スイッチ部
３０ インダクタンス素子
３１ バラクタダイオード
５０ 増幅装置
５１ 増幅器
５２ 電源変調部
DESCRIPTION OF SYMBOLS 1
Claims (9)
前記信号のうち前記増幅器に入力される入力信号の振幅に基づいて前記高調波に対する負荷インピーダンスを調整する調整部を備えていることを特徴とする高調波処理回路。 A harmonic processing circuit for processing harmonics included in a signal input to and output from an amplifier,
A harmonic processing circuit comprising: an adjustment unit that adjusts a load impedance for the harmonics based on an amplitude of an input signal input to the amplifier among the signals.
前記信号が伝送される信号線路から分岐した線路に接続された所定のインダクタンスを有するインダクタンス素子と、
前記インダクタンス素子と前記伝送線路との間に設けられ、前記インダクタンス素子を前記伝送線路に対して切断可能に接続するスイッチ部と、
を備えている請求項１又は２に記載の高調波処理回路。 The adjustment unit is
An inductance element having a predetermined inductance connected to a line branched from a signal line through which the signal is transmitted;
A switch unit that is provided between the inductance element and the transmission line, and that connects the inductance element to the transmission line so as to be cut;
The harmonic processing circuit according to claim 1, comprising:
前記信号が伝送される信号線路から分岐した線路に接続された所定のインダクタンスを有するインダクタンス素子と、
前記インダクタンス素子の後段に接続された、キャパシタンスが可変とされている可変容量素子と、
を備えている請求項１又は２に記載の高周波処理回路。 The adjustment unit is
An inductance element having a predetermined inductance connected to a line branched from a signal line through which the signal is transmitted;
A variable capacitance element connected to a subsequent stage of the inductance element and having a variable capacitance;
The high frequency processing circuit according to claim 1, comprising:
前記入力信号の包絡線に応じて変調された電源電圧を、前記増幅器に付与する電源変調部と、
を備えた増幅装置であって、
請求項１に記載の高調波処理回路を備えていることを特徴としている増幅装置。 An amplifier that amplifies the power of the input signal;
A power supply modulation section for applying a power supply voltage modulated according to an envelope of the input signal to the amplifier;
An amplifying device comprising:
An amplifying apparatus comprising the harmonic processing circuit according to claim 1.
前記位相情報を有する信号を増幅する増幅器と、
前記増幅器の出力側に接続された負荷変動部と、
前記振幅情報に基づいて前記負荷変動部における負荷を変動させて、前記増幅器の出力信号に振幅変動を生じさせる負荷制御部と、
請求項１に記載の高調波処理回路と、
を備えていることを特徴とする増幅装置。 An amplification device for amplifying an input signal having amplitude information and phase information,
An amplifier for amplifying the signal having the phase information;
A load changing unit connected to the output side of the amplifier;
A load control unit that varies the load in the load variation unit based on the amplitude information, and causes an amplitude variation in the output signal of the amplifier;
A harmonic processing circuit according to claim 1;
An amplifying device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012214720A JP2014072557A (en) | 2012-09-27 | 2012-09-27 | Harmonic processing circuit and amplifying device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012214720A JP2014072557A (en) | 2012-09-27 | 2012-09-27 | Harmonic processing circuit and amplifying device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014072557A true JP2014072557A (en) | 2014-04-21 |
Family
ID=50747431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012214720A Pending JP2014072557A (en) | 2012-09-27 | 2012-09-27 | Harmonic processing circuit and amplifying device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014072557A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045440A (en) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | Power amplifier and radio communication apparatus using the same |
| JP2008124947A (en) * | 2006-11-15 | 2008-05-29 | Nec Corp | Amplifier |
| US20100156540A1 (en) * | 2006-09-12 | 2010-06-24 | Nxp, B.V. | Amplifier architecture for polar modulation |
| WO2012061244A1 (en) * | 2010-11-01 | 2012-05-10 | Cree, Inc. | Matching network for transmission circuitry |
-
2012
- 2012-09-27 JP JP2012214720A patent/JP2014072557A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045440A (en) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | Power amplifier and radio communication apparatus using the same |
| US20100156540A1 (en) * | 2006-09-12 | 2010-06-24 | Nxp, B.V. | Amplifier architecture for polar modulation |
| JP2008124947A (en) * | 2006-11-15 | 2008-05-29 | Nec Corp | Amplifier |
| WO2012061244A1 (en) * | 2010-11-01 | 2012-05-10 | Cree, Inc. | Matching network for transmission circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1912328B1 (en) | Highly efficient amplifier | |
| US7786797B2 (en) | Amplifying apparatus | |
| US8837629B2 (en) | Extended bandwidth digital Doherty transmitter | |
| JP5243192B2 (en) | amplifier | |
| US9787259B2 (en) | Outphasing power amplifier signal splitter using next stage input impedance and multiple biasing | |
| JP4793807B2 (en) | amplifier | |
| Nemati et al. | Design of highly efficient load modulation transmitter for wideband cellular applications | |
| EP1310039A1 (en) | Transmitter including a composite amplifier | |
| WO2014019071A1 (en) | Extended bandwidth digital doherty transmitter | |
| KR101731321B1 (en) | Apparatus and method for improving performance in doherty amplifier | |
| JP2006345341A (en) | Amplifier | |
| EP2879291A1 (en) | Broadband RF power amplifier with active load modulation | |
| JP2008125044A (en) | Amplifier | |
| Darraji et al. | RF/DSP codesign methodology of enhanced Doherty amplifiers | |
| Sadeque et al. | Design of a broadband continuous class-F RF power amplifier for 5G communication system | |
| CN107276541B (en) | Variable vector mixed superposition type predistortion linearization method | |
| JP2011229122A (en) | Power amplifier | |
| JP5965618B2 (en) | Power amplifier | |
| Lasser et al. | Gate control of a two-stage GaN MMIC amplifier for amplitude and phase linearization | |
| JP2014072557A (en) | Harmonic processing circuit and amplifying device using the same | |
| JP2014072543A (en) | Amplifying device and fundamental wave processing circuit | |
| Qureshi et al. | A highly efficient chireix amplifier using adaptive power combining | |
| JP6007666B2 (en) | Amplifying device and wireless communication device | |
| Bousnina | Analysis and design of high-efficiency variable conduction angle Doherty amplifier | |
| Wang et al. | Design of a high-efficiency GaN HEMT RF power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |