JP2014069998A - Glass substrate, and method for manufacturing glass substrate - Google Patents

Glass substrate, and method for manufacturing glass substrate Download PDF

Info

Publication number
JP2014069998A
JP2014069998A JP2012218100A JP2012218100A JP2014069998A JP 2014069998 A JP2014069998 A JP 2014069998A JP 2012218100 A JP2012218100 A JP 2012218100A JP 2012218100 A JP2012218100 A JP 2012218100A JP 2014069998 A JP2014069998 A JP 2014069998A
Authority
JP
Japan
Prior art keywords
glass substrate
area
roughened
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012218100A
Other languages
Japanese (ja)
Other versions
JP5572195B2 (en
Inventor
Eita Boku
永太 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avanstrate Inc
Original Assignee
Avanstrate Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avanstrate Inc filed Critical Avanstrate Inc
Priority to JP2012218100A priority Critical patent/JP5572195B2/en
Priority to KR1020130060925A priority patent/KR101543831B1/en
Publication of JP2014069998A publication Critical patent/JP2014069998A/en
Application granted granted Critical
Publication of JP5572195B2 publication Critical patent/JP5572195B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00Surface treatment of glass, not in the form of fibres or filaments, by etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133302Rigid substrates, e.g. inorganic substrates

Abstract

PROBLEM TO BE SOLVED: To provide a glass substrate in which the static build-up on a surface is effectively suppressed, and a method for manufacturing a glass substrate.SOLUTION: A glass substrate 10 is provided with an element formation surface 12a, and a roughened surface 12b. The element formation surface 12a is a surface where semiconductor elements are formed. The roughened surface 12b is a surface which lies opposite to the element formation surface 12a. The area incremental ratio of roughened surface 12b is at least 0.05%. The area incremental ratio is a value dS calculated by the equation dS=[(S-S)/S]×100(%), based on an actual area Sand a measurement area S. The actual area Sis a surface area calculated from three-dimensional data obtained by measuring a scan range of 1 μm×1 μm of the roughened surface 12b using an atomic force microscope, and is the surface area of the roughened surface 12b in the scan range. The measurement area Sis the area of the geometric shape in the scan range.

Description

本発明は、ガラス基板、および、ガラス基板の製造方法に関する。   The present invention relates to a glass substrate and a method for producing a glass substrate.

従来、液晶表示装置等のフラットパネルディスプレイ(FPD)の製造にガラス基板が用いられている。FPDの製造工程において、ガラス基板表面にTFT(Thin Film Transistor)等の半導体素子を形成するために、ガラス基板は、半導体製造装置の反応容器内のサセプタに載置されて、成膜処理される。ガラス基板に複数種類の薄膜を形成するため、成膜処理は、複数の半導体製造装置によって複数回行われる。成膜処理が行われる度に、ガラス基板はサセプタから取り外される。このとき、ガラス基板を載置するサセプタの金属表面と、ガラス基板表面との間において、摩擦による静電気、すなわち、剥離帯電が発生して、ガラス基板に静電気が蓄積される。そのため、複数回の成膜処理が行われたガラス基板は、大量の静電気を蓄積している。特に、液晶表示装置に用いられる無アルカリガラスからなるガラス基板は、その表面が帯電されやすく、かつ、静電気が除去されにくい。そして、剥離帯電の発生が繰り返されると、ガラス基板は、サセプタの金属表面に対して、静電気によって貼り付きやすくなる。そのため、ガラス基板をサセプタから取り外す際に、ガラス基板に過度な力が加えられて、ガラス基板が破損してしまうおそれがある。また、剥離帯電によって蓄積された静電気に起因する電圧は、ガラス基板表面に形成された半導体素子を破壊してしまうおそれがある。さらに、ガラス基板のローラ搬送等によって発生する、ガラス基板の静電気帯電によって、ガラス基板の表面に、雰囲気中のパーティクルが引き付けられてしまう場合がある。   Conventionally, a glass substrate is used for manufacturing a flat panel display (FPD) such as a liquid crystal display device. In the FPD manufacturing process, in order to form a semiconductor element such as a TFT (Thin Film Transistor) on the surface of the glass substrate, the glass substrate is placed on a susceptor in a reaction vessel of a semiconductor manufacturing apparatus and subjected to a film formation process. . In order to form a plurality of types of thin films on a glass substrate, the film forming process is performed a plurality of times by a plurality of semiconductor manufacturing apparatuses. Each time a film forming process is performed, the glass substrate is removed from the susceptor. At this time, static electricity due to friction, that is, peeling electrification occurs between the metal surface of the susceptor on which the glass substrate is placed and the glass substrate surface, and the static electricity is accumulated on the glass substrate. Therefore, a glass substrate on which a plurality of film formation processes has been performed accumulates a large amount of static electricity. In particular, a glass substrate made of non-alkali glass used in a liquid crystal display device has a surface that is easily charged and static electricity is difficult to remove. And when generation | occurrence | production of peeling electrification is repeated, a glass substrate will adhere easily with the static electricity with respect to the metal surface of a susceptor. Therefore, when removing a glass substrate from a susceptor, an excessive force may be applied to the glass substrate and the glass substrate may be damaged. In addition, the voltage caused by static electricity accumulated due to peeling charging may destroy the semiconductor element formed on the glass substrate surface. Furthermore, there are cases where particles in the atmosphere are attracted to the surface of the glass substrate due to electrostatic charging of the glass substrate that occurs due to roller conveyance of the glass substrate.

このような状況の下、FPDの製造工程における、表面の帯電が発生しにくいガラス基板の製造が提案されている。例えば、特許文献1(特開2005−255478号公報)に開示されるガラス基板は、電極線や各種デバイスが形成される第1表面と、第1表面の反対側の第2表面とを有する。第2表面は、物理的研磨または化学処理された面であり、0.3nm〜10nmのRa(算術平均粗さ)を有する。第2表面の粗面化処理によって、ガラス基板の帯電が抑制される。   Under such circumstances, it has been proposed to manufacture a glass substrate in which surface charging is unlikely to occur in the FPD manufacturing process. For example, a glass substrate disclosed in Patent Document 1 (Japanese Patent Application Laid-Open No. 2005-255478) has a first surface on which electrode wires and various devices are formed, and a second surface opposite to the first surface. The second surface is a surface that has been physically polished or chemically treated and has a Ra (arithmetic mean roughness) of 0.3 nm to 10 nm. The glass substrate is prevented from being charged by the roughening treatment of the second surface.

しかし、ガラス基板に静電気が蓄積されてガラス基板表面が帯電している場合においても、静電気破壊(ESD)を伴うことなくガラス基板表面から電荷が漏洩して静電気が放出されれば、ガラス基板表面の帯電が抑制された状態になる。   However, even when static electricity is accumulated on the glass substrate and the glass substrate surface is charged, if the static electricity is released from the glass substrate surface without electrostatic breakdown (ESD), the glass substrate surface Charging is suppressed.

ここで、ガラス基板表面内において電荷の移動が起こりやすい場合、ガラス基板表面から電荷が漏洩して静電気が放出されやすい。また、非特許文献1(静電気学会誌、第18巻、第4号(1994)364〜370ページ)に記載されているように、ガラス基板表面の吸着水分量が多いほど、ガラス基板の表面抵抗率が小さくなり、ガラス基板表面から電荷が漏洩しやすい傾向がある。従って、ガラス基板表面に保持される水分量が多いほど、ガラス基板表面の帯電が抑制される効果が大きいと考えられる。   Here, when the movement of electric charge easily occurs in the glass substrate surface, the electric charge leaks from the glass substrate surface and the static electricity is easily released. Further, as described in Non-Patent Document 1 (Journal of the Electrostatic Society, Vol. 18, No. 4 (1994), pages 364 to 370), the greater the amount of moisture adsorbed on the surface of the glass substrate, the more the surface resistance of the glass substrate. The rate tends to be small, and charges tend to leak from the glass substrate surface. Therefore, it can be considered that the greater the amount of moisture retained on the glass substrate surface, the greater the effect of suppressing the charging of the glass substrate surface.

本発明の目的は、表面の帯電が効果的に抑制されるガラス基板、および、ガラス基板の製造方法を提供することである。   An object of the present invention is to provide a glass substrate in which surface charging is effectively suppressed, and a method for producing the glass substrate.

本発明に係るガラス基板は、半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板である。ガラス基板は、第1表面と、第2表面とを備える。第1表面は、半導体素子またはカラーフィルタが形成される表面である。第2表面は、第1表面の反対側の表面である。第2表面の面積増分率は、少なくとも0.05%である。面積増分率は、実面積S1と、測定面積S0とに基づいて、下記の式(I):
dS=[(S1−S0)/S0]×100(%) (I)
により算出される値dSである。実面積S1は、原子間力顕微鏡を用いて第2表面の1μm×1μmのスキャン範囲を測定して得られる3次元データから算出される表面積であって、第2表面のスキャン範囲における表面積である。測定面積S0は、スキャン範囲の幾何学的形状の面積である。
The glass substrate which concerns on this invention is a glass substrate for flat panel displays in which a semiconductor element or a color filter is formed. The glass substrate includes a first surface and a second surface. The first surface is a surface on which a semiconductor element or a color filter is formed. The second surface is a surface opposite to the first surface. The area increment of the second surface is at least 0.05%. The area increment rate is calculated based on the actual area S 1 and the measured area S 0 by the following formula (I):
dS = [(S 1 −S 0 ) / S 0 ] × 100 (%) (I)
The value dS calculated by The actual area S 1 is a surface area calculated from three-dimensional data obtained by measuring a 1 μm × 1 μm scan range of the second surface using an atomic force microscope, and is a surface area in the scan range of the second surface. is there. The measurement area S 0 is the area of the geometric shape of the scan range.

このガラス基板は、ウエットエッチング等によって表面積を増加させる表面処理が行われた第2表面を有する。この表面処理によって、第2表面に保持される水分量が増加する。ガラス基板の第2表面に保持される水分量が多いほど、ガラス基板の表面抵抗率が小さくなり、ガラス基板表面から電荷が漏洩しやすい。そのため、このガラス基板は、帯電が効果的に抑制される。   The glass substrate has a second surface that has been subjected to a surface treatment that increases the surface area by wet etching or the like. This surface treatment increases the amount of moisture retained on the second surface. The greater the amount of moisture held on the second surface of the glass substrate, the smaller the surface resistivity of the glass substrate, and the more likely the charge leaks from the glass substrate surface. Therefore, this glass substrate is effectively suppressed from being charged.

また、面積増分率は、少なくとも0.15%であることが好ましい。   The area increment rate is preferably at least 0.15%.

本発明に係るガラス基板の製造方法は、半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板の製造方法である。ガラス基板の製造方法は、エッチング工程を備える。エッチング工程は、半導体素子またはカラーフィルタが形成されるガラス基板の表面である第1表面の反対側の表面である第2表面をエッチングする。第2表面の面積増分率は、少なくとも0.05%である。面積増分率は、実面積S1と、測定面積S0とに基づいて、下記の式(II):
dS=[(S1−S0)/S0]×100(%) (II)
により算出される値dSである。実面積S1は、原子間力顕微鏡を用いて第2表面の1μm×1μmのスキャン範囲を測定して得られる3次元データから算出される表面積であって、エッチング工程でエッチングされた第2表面のスキャン範囲における表面積である。測定面積S0は、スキャン範囲の幾何学的形状の面積である。
The manufacturing method of the glass substrate which concerns on this invention is a manufacturing method of the glass substrate for flat panel displays in which a semiconductor element or a color filter is formed. The method for manufacturing a glass substrate includes an etching process. The etching step etches the second surface, which is the surface opposite to the first surface, which is the surface of the glass substrate on which the semiconductor element or the color filter is formed. The area increment of the second surface is at least 0.05%. The area increment rate is expressed by the following formula (II) based on the actual area S 1 and the measured area S 0 :
dS = [(S 1 −S 0 ) / S 0 ] × 100 (%) (II)
The value dS calculated by The actual area S 1 is a surface area calculated from three-dimensional data obtained by measuring the 1 μm × 1 μm scan range of the second surface using an atomic force microscope, and is etched in the etching process. The surface area in the scan range. The measurement area S 0 is the area of the geometric shape of the scan range.

このガラス基板の製造方法では、ガラス基板の第2表面は、エッチングによって表面積を増加させる表面処理が行われる。この表面処理によって、第2表面に保持される水分量が増加する。ガラス基板の第2表面に保持される水分量が多いほど、ガラス基板の表面抵抗率が小さくなり、ガラス基板表面から電荷が漏洩しやすい。そのため、このガラス基板の製造方法では、ガラス基板の帯電が効果的に抑制される。   In this glass substrate manufacturing method, the second surface of the glass substrate is subjected to a surface treatment that increases the surface area by etching. This surface treatment increases the amount of moisture retained on the second surface. The greater the amount of moisture held on the second surface of the glass substrate, the smaller the surface resistivity of the glass substrate, and the more likely the charge leaks from the glass substrate surface. Therefore, in this glass substrate manufacturing method, charging of the glass substrate is effectively suppressed.

また、面積増分率は、少なくとも0.15%であることが好ましい。   The area increment rate is preferably at least 0.15%.

また、エッチング工程において、第2表面は、フッ化水素を含むエッチャントによってエッチングされることが好ましい。   In the etching step, the second surface is preferably etched with an etchant containing hydrogen fluoride.

また、エッチング工程において、第1表面は、第2表面と共にエッチングされることが好ましい。このガラス基板の製造方法では、ガラス基板の第1表面および第2表面の帯電が効果的に抑制される。   In the etching step, the first surface is preferably etched together with the second surface. In this method for manufacturing a glass substrate, charging of the first surface and the second surface of the glass substrate is effectively suppressed.

本発明に係るガラス基板、および、ガラス基板の製造方法によって製造されたガラス基板は、表面の帯電が効果的に抑制される。   As for the glass substrate manufactured by the glass substrate which concerns on this invention, and the manufacturing method of a glass substrate, surface charging is suppressed effectively.

実施形態に係るガラス基板の断面図である。It is sectional drawing of the glass substrate which concerns on embodiment. 実施形態に係るガラス基板の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the glass substrate which concerns on embodiment. ドライエッチング装置の一例を示す図である。It is a figure which shows an example of a dry etching apparatus. ウエットエッチング装置の一例を示す図である。It is a figure which shows an example of a wet etching apparatus.

(1)ガラス基板の製造方法の概略
本発明の実施形態について、図面を参照しながら説明する。本実施形態で用いられるガラス基板の製造方法によって製造されるガラス基板10は、液晶ディスプレイ、プラズマディスプレイおよび有機ELディスプレイ等のフラットパネルディスプレイ(FPD)の製造に用いられる。ガラス基板10は、例えば、0.2mm〜0.8mmの厚みを有し、かつ、縦680mm〜2200mmおよび横880mm〜2500mmのサイズを有する。
(1) Outline of Glass Substrate Manufacturing Method An embodiment of the present invention will be described with reference to the drawings. The glass substrate 10 manufactured by the glass substrate manufacturing method used in the present embodiment is used for manufacturing flat panel displays (FPD) such as liquid crystal displays, plasma displays, and organic EL displays. The glass substrate 10 has a thickness of 0.2 mm to 0.8 mm, for example, and has a size of 680 mm to 2200 mm in length and 880 mm to 2500 mm in width.

図1は、ガラス基板10の断面図である。ガラス基板10は、一方の主表面である素子形成表面12aと、他方の主表面である粗面化表面12bとを有する。素子形成表面12aは、FPDの製造工程において、TFT等の半導体素子、ポリシリコン薄膜、ITO(Indium Thin Oxide)薄膜、および、カラーフィルタ等からなる複数層の薄膜が形成される面である。そのため、一般的に、素子形成表面12aは、算術平均粗さRaが0.2nm以下である極めて滑らかな面である。一方、粗面化表面12bは、後述するように、ガラス基板10の製造工程において、エッチング処理によって微小な凹凸が形成される面である。本実施形態において、ガラス基板10の粗面化表面12bは、エッチングによって表面処理される。   FIG. 1 is a cross-sectional view of the glass substrate 10. The glass substrate 10 has an element forming surface 12a which is one main surface and a roughened surface 12b which is the other main surface. The element forming surface 12a is a surface on which a plurality of thin films including a semiconductor element such as a TFT, a polysilicon thin film, an ITO (Indium Thin Oxide) thin film, and a color filter are formed in the FPD manufacturing process. Therefore, in general, the element formation surface 12a is an extremely smooth surface having an arithmetic average roughness Ra of 0.2 nm or less. On the other hand, the roughened surface 12b is a surface on which minute irregularities are formed by an etching process in the manufacturing process of the glass substrate 10, as will be described later. In the present embodiment, the roughened surface 12b of the glass substrate 10 is surface-treated by etching.

ガラス基板10の一例として、以下の組成を有するガラスが挙げられる。   An example of the glass substrate 10 is glass having the following composition.

(a)SiO2:50質量%〜70質量%、
(b)Al23:10質量%〜25質量%、
(c)B23:5質量%〜18質量%、
(d)MgO:0質量%〜10質量%、
(e)CaO:0質量%〜20質量%、
(f)SrO:0質量%〜20質量%、
(g)BaO:0質量%〜10質量%、
(h)RO:5質量%〜20質量%(Rは、Mg、Ca、SrおよびBaから選択される少なくとも1種である。)、
(i)R’ 2O:0質量%〜2.0質量%(R’は、Li、NaおよびKから選択される少なくとも1種である。)、
(j)SnO2、Fe23およびCeO2から選ばれる少なくとも1種の金属酸化物。
なお、上記の組成を有するガラスは、0.1質量%未満の範囲で、その他の微量成分の存在が許容される。
(A) SiO 2 : 50% by mass to 70% by mass,
(B) Al 2 O 3 : 10% by mass to 25% by mass,
(C) B 2 O 3 : 5% by mass to 18% by mass,
(D) MgO: 0% by mass to 10% by mass,
(E) CaO: 0% by mass to 20% by mass,
(F) SrO: 0% by mass to 20% by mass,
(G) BaO: 0% by mass to 10% by mass,
(H) RO: 5% by mass to 20% by mass (R is at least one selected from Mg, Ca, Sr and Ba),
(I) R ′ 2 O: 0% by mass to 2.0% by mass (R ′ is at least one selected from Li, Na and K),
(J) At least one metal oxide selected from SnO 2 , Fe 2 O 3 and CeO 2 .
The glass having the above composition is allowed to contain other trace components in the range of less than 0.1% by mass.

ガラス基板10は、フロート法およびダウンドロー法等により成形される。本実施形態では、オーバーフローダウンドロー法を用いるFPD用のガラス基板10の製造工程について説明する。図2は、ガラス基板10の製造工程を表すフローチャートの一例である。ガラス基板10の製造工程は、主として、熔解工程(ステップS10)と、清澄工程(ステップS20)と、攪拌工程(ステップS30)と、成形工程(ステップS40)と、徐冷工程(ステップS50)と、採板工程(ステップS60)と、切断工程(ステップS70)と、粗面化工程(ステップS80)と、端面加工工程(ステップS90)とからなる。熔解工程S10と、清澄工程S20と、攪拌工程S30と、成形工程S40と、徐冷工程S50と、採板工程S60と、切断工程S70とは、ガラス原料からガラス基板10が製造される基板製造工程である。粗面化工程S80は、ガラス基板10の粗面化表面12bがエッチングにより粗面化される表面処理工程である。次に、各工程の概略を説明する。   The glass substrate 10 is formed by a float method, a down draw method, or the like. In the present embodiment, a manufacturing process of the glass substrate 10 for FPD using the overflow downdraw method will be described. FIG. 2 is an example of a flowchart showing a manufacturing process of the glass substrate 10. The manufacturing process of the glass substrate 10 mainly includes a melting process (step S10), a clarification process (step S20), a stirring process (step S30), a molding process (step S40), and a slow cooling process (step S50). The plate-making process (step S60), the cutting process (step S70), the roughening process (step S80), and the end face machining process (step S90). The melting step S10, the refining step S20, the stirring step S30, the forming step S40, the slow cooling step S50, the plate-drawing step S60, and the cutting step S70 are substrate manufactures in which the glass substrate 10 is manufactured from glass raw materials. It is a process. The roughening step S80 is a surface treatment step in which the roughened surface 12b of the glass substrate 10 is roughened by etching. Next, an outline of each process will be described.

熔解工程S10では、熔解槽において、バーナー等の加熱手段によりガラス原料が熔解され、1500℃〜1600℃の高温の熔融ガラスが生成される。ガラス原料は、所望の組成のガラスを実質的に得ることができるように調製される。ここで、「実質的に」とは、0.1質量%未満の範囲で、その他の微量成分の存在が許容されることを意味する。熔融ガラスは、熔解槽の底部に設けられた流出口から下流工程に送られる。   In the melting step S10, the glass raw material is melted by a heating means such as a burner in the melting tank, and high-temperature molten glass at 1500 ° C. to 1600 ° C. is generated. The glass raw material is prepared so that a glass having a desired composition can be substantially obtained. Here, “substantially” means that the presence of other trace components is allowed in the range of less than 0.1% by mass. The molten glass is sent to a downstream process from an outlet provided at the bottom of the melting tank.

清澄工程S20では、清澄槽において、熔解工程S10で生成された熔融ガラスをさらに昇温させることで、熔融ガラスの清澄が行われる。清澄槽において、熔融ガラスの温度は、1600℃〜1800℃、好ましくは1650℃〜1750℃に上昇させられる。清澄槽では、熔融ガラスに含まれるO2、CO2およびSO2の微小な泡が、ガラス原料に含まれるSnO2等の清澄剤の還元により生じたO2を吸収して成長し、熔融ガラスの液面に浮上する。 In the clarification step S20, the molten glass is clarified by further raising the temperature of the molten glass generated in the melting step S10 in the clarification tank. In the clarification tank, the temperature of the molten glass is raised to 1600 ° C to 1800 ° C, preferably 1650 ° C to 1750 ° C. In the clarification tank, fine bubbles of O 2 , CO 2 and SO 2 contained in the molten glass grow by absorbing O 2 generated by the reduction of the fining agent such as SnO 2 contained in the glass raw material. Ascend to the liquid level.

攪拌工程S30では、攪拌槽において、清澄工程S20で清澄された熔融ガラスが攪拌され、化学的および熱的に均質化される。攪拌槽では、熔融ガラスは鉛直方向に流れながら、軸回転するスターラーによって攪拌され、攪拌槽の底部に設けられた流出口から下流工程に送られる。また、攪拌工程S30では、ジルコニアリッチの熔融ガラス等、熔融ガラスの平均的な比重と異なる比重を有するガラス成分が攪拌槽から除去される。   In the stirring step S30, the molten glass clarified in the clarification step S20 is stirred and chemically and thermally homogenized in the stirring tank. In the stirring tank, the molten glass is stirred by a rotating shaft stirrer while flowing in the vertical direction, and sent to a downstream process from an outlet provided at the bottom of the stirring tank. Moreover, in stirring process S30, the glass component which has specific gravity different from the average specific gravity of molten glass, such as a zirconia rich molten glass, is removed from a stirring tank.

成形工程S40では、オーバーフローダウンドロー法によって、攪拌工程S30で攪拌された熔融ガラスからガラスリボンが成形される。具体的には、成形セルの上部から溢れて分流した熔融ガラスが、成形セルの側壁に沿って下方へ流れ、成形セルの下端で合流することでガラスリボンが連続的に成形される。熔融ガラスは、成形工程S40に流入する前に、オーバーフローダウンドロー法による成形に適した温度、例えば、1200℃まで冷却される。   In the forming step S40, a glass ribbon is formed from the molten glass stirred in the stirring step S30 by the overflow downdraw method. Specifically, the molten glass that overflows from the upper part of the forming cell flows downward along the side wall of the forming cell, and joins at the lower end of the forming cell, whereby the glass ribbon is continuously formed. The molten glass is cooled to a temperature suitable for molding by the overflow downdraw method, for example, 1200 ° C. before flowing into the molding step S40.

徐冷工程S50では、成形工程S40で連続的に生成されたガラスリボンが、歪みおよび反りが発生しないように温度制御されながら、徐冷点以下まで徐冷される。   In the slow cooling step S50, the glass ribbon continuously produced in the forming step S40 is gradually cooled to the annealing point or lower while the temperature is controlled so as not to cause distortion and warpage.

採板工程S60では、徐冷工程S50で徐冷されたガラスリボンが、所定の長さごとに切断される。   In the plate-drawing step S60, the glass ribbon slowly cooled in the slow cooling step S50 is cut for each predetermined length.

切断工程S70では、採板工程S60で所定の長さごとに切断されたガラスリボンが、所定の大きさに切断されて、ガラス基板10が得られる。   In cutting process S70, the glass ribbon cut | disconnected for every predetermined length by the plate-drawing process S60 is cut | disconnected by the predetermined magnitude | size, and the glass substrate 10 is obtained.

粗面化工程S80では、後述するように、切断工程S70で得られたガラス基板10の粗面化表面12bの表面粗さを増加させる表面処理が行われる。粗面化工程S80は、主として、ガラス基板10の粗面化表面12bを洗浄する洗浄工程と、洗浄工程で洗浄された粗面化表面12bをエッチングするエッチング工程とからなる。   In the roughening step S80, as will be described later, a surface treatment for increasing the surface roughness of the roughened surface 12b of the glass substrate 10 obtained in the cutting step S70 is performed. The roughening step S80 mainly includes a cleaning step for cleaning the roughened surface 12b of the glass substrate 10 and an etching step for etching the roughened surface 12b cleaned in the cleaning step.

端面加工工程S90では、粗面化工程S80で粗面化表面12bが表面処理されたガラス基板10の端部を研磨および研削する。   In the end face processing step S90, the end portion of the glass substrate 10 whose surface is roughened in the roughening step S80 is polished and ground.

なお、端面加工工程S90の後に、ガラス基板10の洗浄工程および検査工程が行われる。洗浄工程および検査工程の詳細は省略する。最終的に、ガラス基板10は梱包されて、FPDの製造業者に出荷される。FPD製造業者は、ガラス基板10の素子形成面12aにTFT等からなる薄膜を形成して、FPDを製造する。   In addition, the washing | cleaning process and test | inspection process of the glass substrate 10 are performed after end surface processing process S90. Details of the cleaning process and the inspection process are omitted. Finally, the glass substrate 10 is packed and shipped to the FPD manufacturer. The FPD manufacturer manufactures an FPD by forming a thin film made of TFT or the like on the element forming surface 12a of the glass substrate 10.

(2)粗面化工程の詳細
次に、粗面化工程S80で行われる、粗面化表面12bの洗浄工程およびエッチング工程について、それぞれ説明する。
(2) Details of Roughening Step Next, the cleaning step and the etching step of the roughened surface 12b performed in the roughening step S80 will be described.

(2−1)洗浄工程
洗浄工程では、粗面化表面12bの洗浄処理が行われる。洗浄処理は、例えば、プラズマ洗浄処理である。プラズマ洗浄処理では、例えば、窒素および酸素の混合ガスである空気、および、アルゴンから生成される、プラズマ状態で活性化されたガスが用いられる。
(2-1) Cleaning Step In the cleaning step, the roughened surface 12b is cleaned. The cleaning process is, for example, a plasma cleaning process. In the plasma cleaning process, for example, air, which is a mixed gas of nitrogen and oxygen, and a gas activated in a plasma state generated from argon are used.

プラズマ洗浄処理では、プラズマ状態で活性化されたガスを、ガラス基板10の粗面化表面12bに吹き付けることにより、粗面化表面12bに付着している有機物の薄膜が除去される。有機物の薄膜は、後のエッチング処理において、マスクとして機能する。そのため、エッチング処理の前に、粗面化表面12bから有機物の薄膜を除去する洗浄処理を行う。   In the plasma cleaning process, the gas activated in the plasma state is sprayed onto the roughened surface 12b of the glass substrate 10, whereby the organic thin film adhering to the roughened surface 12b is removed. The organic thin film functions as a mask in a later etching process. Therefore, before the etching process, a cleaning process for removing the organic thin film from the roughened surface 12b is performed.

なお、粗面化表面12bの洗浄工程において、プラズマ洗浄処理を行う代わりに、オゾンガスの吹き付け処理、および、紫外線の照射処理を行うことにより、有機物の薄膜を除去することもできる。洗浄工程では、少なくとも、有機物を酸化または改質させることにより、有機物の薄膜が除去されればよい。なお、エッチング工程での表面処理の前に行う洗浄工程は、必須の工程ではなく、表面処理される粗面化表面12bの清浄度が高ければ行う必要はない。   In the cleaning process of the roughened surface 12b, instead of performing the plasma cleaning process, an organic gas thin film can be removed by performing an ozone gas spray process and an ultraviolet irradiation process. In the cleaning step, at least the organic thin film may be removed by oxidizing or modifying the organic matter. Note that the cleaning process performed before the surface treatment in the etching process is not an essential process, and is not necessary if the cleanliness of the roughened surface 12b to be surface-treated is high.

(2−2)エッチング工程
エッチング工程では、粗面化表面12bのエッチング処理が行われる。エッチング処理は、例えば、ドライエッチング処理およびウエットエッチング処理である。エッチング処理では、フッ素系のエッチャントが用いられ、特に、フッ化水素を含むエッチャントが用いられることが好ましい。
(2-2) Etching Step In the etching step, the roughened surface 12b is etched. The etching process is, for example, a dry etching process or a wet etching process. In the etching process, a fluorine-based etchant is used, and in particular, an etchant containing hydrogen fluoride is preferably used.

図3は、ドライエッチング装置の一例を示す図である。ドライエッチング装置30は、主として、エッチングノズル31と搬送ローラ32とを備える。ガラス基板10は、搬送ローラ32により搬送される。ガラス基板10の粗面化表面12bは、搬送ローラ32と接触する表面である。エッチングノズル31は、ガラス基板10の幅方向に延びるスリット状のノズルである。エッチングノズル31は、搬送されるガラス基板10の粗面化表面12bに、エッチャントを吹き付ける。エッチャントは、例えば、プラズマ状態のキャリアガス中に、四フッ化炭素および水の混合ガスを通過させることにより生成される、気体のフッ化水素である。キャリアガスとしては、窒素およびアルゴン等が用いられる。   FIG. 3 is a diagram illustrating an example of a dry etching apparatus. The dry etching apparatus 30 mainly includes an etching nozzle 31 and a conveyance roller 32. The glass substrate 10 is conveyed by the conveyance roller 32. The roughened surface 12 b of the glass substrate 10 is a surface that contacts the transport roller 32. The etching nozzle 31 is a slit-like nozzle that extends in the width direction of the glass substrate 10. The etching nozzle 31 sprays an etchant on the roughened surface 12b of the glass substrate 10 to be conveyed. The etchant is, for example, gaseous hydrogen fluoride generated by passing a mixed gas of carbon tetrafluoride and water through a carrier gas in a plasma state. Nitrogen, argon, etc. are used as carrier gas.

図4は、ウエットエッチング装置の一例を示す図である。ウエットエッチング装置40は、主として、搬送ローラ42と、粗面化ローラ44と、接触ローラ46と、エッチャント槽48とを備える。ガラス基板10は、搬送ローラ42および粗面化ローラ44により搬送される。ガラス基板10の粗面化表面12bは、搬送ローラ42および粗面化ローラ44と接触する表面である。粗面化ローラ44の外周面は、スポンジで構成される。粗面化ローラ44の外周面の一部は、エッチャント槽48に貯留されているエッチング液49に浸漬されている。エッチング液49は、例えば、フッ化水素酸である。粗面化ローラ44の表面は、エッチング液49を吸収する。そのため、粗面化ローラ44に吸収されたエッチング液49は、ガラス基板10の粗面化表面12bと接触するので、エッチング液49が粗面化表面12bに塗布される。粗面化表面12bに塗布されるエッチング液49の量を調節するために、粗面化ローラ44に吸収されたエッチング液49の一部は、粗面化ローラ44の表面を押圧する接触ローラ46によって絞り取られる。また、ガラス基板10の素子形成表面12aにエアー等を吹き付けることにより、ガラス基板10の粗面化表面12bと粗面化ローラ44との接触する圧力を高く保つことができる。   FIG. 4 is a diagram illustrating an example of a wet etching apparatus. The wet etching apparatus 40 mainly includes a conveyance roller 42, a roughening roller 44, a contact roller 46, and an etchant tank 48. The glass substrate 10 is transported by the transport roller 42 and the roughening roller 44. The roughened surface 12 b of the glass substrate 10 is a surface in contact with the conveying roller 42 and the roughened roller 44. The outer peripheral surface of the roughening roller 44 is made of sponge. A part of the outer peripheral surface of the roughening roller 44 is immersed in an etching solution 49 stored in an etchant tank 48. The etchant 49 is, for example, hydrofluoric acid. The surface of the roughening roller 44 absorbs the etching solution 49. Therefore, the etching liquid 49 absorbed by the roughening roller 44 comes into contact with the roughened surface 12b of the glass substrate 10, and thus the etching liquid 49 is applied to the roughened surface 12b. In order to adjust the amount of the etching solution 49 applied to the roughened surface 12 b, a part of the etching solution 49 absorbed by the roughening roller 44 presses the surface of the roughening roller 44. Squeezed by. Further, by blowing air or the like to the element forming surface 12a of the glass substrate 10, the pressure at which the roughened surface 12b of the glass substrate 10 and the roughening roller 44 come into contact can be kept high.

エッチング工程では、ガラス基板10の搬送速度を調整することによって、エッチング処理に要する時間を調整し、また、粗面化表面12bに付着するエッチャントの量を調整することができる。エッチング工程が行われる前に、ガラス基板10の粗面化表面12bは、洗浄工程において有機物の薄膜が除去されているので、粗面化表面12bは均一にエッチングされる。   In the etching step, the time required for the etching process can be adjusted by adjusting the conveyance speed of the glass substrate 10, and the amount of the etchant adhering to the roughened surface 12b can be adjusted. Before the etching process is performed, the roughened surface 12b of the glass substrate 10 is uniformly etched because the organic thin film is removed in the cleaning process.

エッチング工程後の粗面化表面12bの表面積は、エッチング工程前の粗面化表面12bの表面積より大きい。粗面化表面12bの面積増分率は、少なくとも0.05%であり、好ましくは、少なくとも0.15%である。面積増分率は、実面積S1と、測定面積S0とに基づいて、下記の式(III):
dS=[(S1−S0)/S0]×100(%) (III)
により算出される値dSである。実面積S1は、原子間力顕微鏡を用いて粗面化表面12bの1μm×1μmのスキャン範囲を測定して得られる3次元データから算出される表面積であって、粗面化表面12bのスキャン範囲における表面積である。測定面積S0は、スキャン範囲の幾何学的形状の面積である。
The surface area of the roughened surface 12b after the etching process is larger than the surface area of the roughened surface 12b before the etching process. The area increment of the roughened surface 12b is at least 0.05%, preferably at least 0.15%. The area increment rate is expressed by the following formula (III) based on the actual area S 1 and the measured area S 0 :
dS = [(S 1 −S 0 ) / S 0 ] × 100 (%) (III)
The value dS calculated by The actual area S 1 is a surface area calculated from three-dimensional data obtained by measuring a 1 μm × 1 μm scan range of the roughened surface 12b using an atomic force microscope, and is a scan of the roughened surface 12b. The surface area in the range. The measurement area S 0 is the area of the geometric shape of the scan range.

(3)特徴
ガラス基板10の表面には、ガラス基板10の周囲の雰囲気に存在する水分子が付着する。具体的には、ガラス基板10の表面に、水分子が物理的に吸着する。また、ガラス基板10の表面に存在するシラノール構造(Si−OH)のヒドロキシル基に、水分子が水素結合する。そのため、ガラス基板10の表面は、水分を保持することができ、ガラス基板10の表面には、水分子の膜が形成される。
(3) Features Water molecules present in the atmosphere around the glass substrate 10 adhere to the surface of the glass substrate 10. Specifically, water molecules are physically adsorbed on the surface of the glass substrate 10. Further, water molecules are hydrogen-bonded to the hydroxyl group of the silanol structure (Si—OH) present on the surface of the glass substrate 10. Therefore, the surface of the glass substrate 10 can retain moisture, and a film of water molecules is formed on the surface of the glass substrate 10.

水分子の膜において、ガラス基板10の表面に近い下層の水分子は、ガラス基板10の表面との吸着力によって移動しにくい。一方、上層の水分子は、ガラス基板10の表面との吸着力が小さいので、ガラス基板10の表面に形成される水分子の膜の中を容易に移動することができる。   In the water molecule film, water molecules in the lower layer close to the surface of the glass substrate 10 are difficult to move due to the adsorption force with the surface of the glass substrate 10. On the other hand, since the water molecules in the upper layer have a small adsorption force with the surface of the glass substrate 10, they can easily move through the water molecule film formed on the surface of the glass substrate 10.

また、水中において、水分子の一部は、H+イオンとOH-イオンとに解離している。そして、水中には、水分子がH+イオンと会合することによって生成されたH3+およびH94 +等が存在する。そのため、ガラス基板10の表面に形成される水分子の膜の上層では、H3+およびH94 +等が、ガラス基板10の表面に沿って移動している。 In water, some of the water molecules are dissociated into H + ions and OH ions. In water, there are H 3 O +, H 9 O 4 + and the like generated when water molecules associate with H + ions. Therefore, in the upper layer of the water molecule film formed on the surface of the glass substrate 10, H 3 O +, H 9 O 4 + and the like move along the surface of the glass substrate 10.

本実施形態では、ガラス基板10の粗面化表面12bは、エッチングによる粗面化処理が行われる。粗面化処理によって、粗面化表面12bの表面積が増加する。粗面化表面12bの表面積の増加によって、粗面化表面12bに付着する水分子の数が増加する。従って、ガラス基板10の粗面化表面12bが保持する水分量は、エッチングされる前の粗面化表面12bが保持する水分量より大きい。   In the present embodiment, the roughened surface 12b of the glass substrate 10 is subjected to a roughening process by etching. The surface area of the roughened surface 12b is increased by the roughening treatment. As the surface area of the roughened surface 12b increases, the number of water molecules attached to the roughened surface 12b increases. Accordingly, the amount of water retained by the roughened surface 12b of the glass substrate 10 is larger than the amount of water retained by the roughened surface 12b before being etched.

そして、ガラス基板10の粗面化表面12bに保持される水分量が多いほど、粗面化表面12bに形成される水分子の膜が厚くなる。そのため、粗面化表面12bの保持水分量が多いほど、水分子の膜の中を容易に移動することができるH3+およびH94 +等の数が増加するので、粗面化表面12bの表面抵抗が減少する。ガラス基板10の粗面化表面12bの表面抵抗が小さいほど、粗面化表面12bにおいて電荷が移動しやすい。そのため、粗面化表面12bの表面抵抗が小さいほど、粗面化表面12bから電荷が漏洩しやすく、粗面化表面12bの帯電がより効果的に抑制される。すなわち、ガラス基板10の粗面化表面12bのエッチング処理を、粗面化表面12bの表面積が増加するように行うことで、ガラス基板10に蓄積された静電気は、粗面化表面12bから放出されやすくなる。 And the film | membrane of the water molecule formed in the roughening surface 12b becomes thick, so that the moisture content hold | maintained on the roughening surface 12b of the glass substrate 10 is large. Therefore, as the amount of moisture retained on the roughened surface 12b increases, the number of H 3 O + and H 9 O 4 + that can easily move in the water molecule film increases. The surface resistance of the surface 12b is reduced. The smaller the surface resistance of the roughened surface 12b of the glass substrate 10, the easier the charges move on the roughened surface 12b. Therefore, the smaller the surface resistance of the roughened surface 12b, the easier the charge leaks from the roughened surface 12b, and the charging of the roughened surface 12b is more effectively suppressed. That is, by performing the etching process on the roughened surface 12b of the glass substrate 10 so that the surface area of the roughened surface 12b increases, static electricity accumulated in the glass substrate 10 is released from the roughened surface 12b. It becomes easy.

フラットパネルディスプレイの製造工程において、ガラス基板10の素子形成表面12aには、TFT等の半導体素子、ポリシリコン薄膜およびITO薄膜等からなる複数層の薄膜が形成される。素子形成表面12aに成膜処理が行われる度に、ガラス基板10は、半導体製造装置の反応容器内のサセプタから取り外される。このとき、ガラス基板10を載置するサセプタの金属表面と、ガラス基板10の粗面化表面12bとの間において、剥離帯電が発生する。剥離帯電によってガラス基板10に静電気が蓄積されると、ガラス基板10の粗面化表面12bは、サセプタの金属表面に対して、静電気によって貼り付きやすくなる。これにより、ガラス基板10をサセプタから取り外す際に、ガラス基板10に過度な力を与えることでガラス基板10を破損させてしまう場合がある。また、剥離帯電によって蓄積された静電気に起因する電圧は、ガラス基板10の素子形成表面12aに形成された半導体素子等を破壊してしまう場合がある。   In the flat panel display manufacturing process, a thin film having a plurality of layers made of a semiconductor element such as a TFT, a polysilicon thin film, an ITO thin film, or the like is formed on the element forming surface 12a of the glass substrate 10. Each time a film forming process is performed on the element forming surface 12a, the glass substrate 10 is removed from the susceptor in the reaction container of the semiconductor manufacturing apparatus. At this time, peeling electrification occurs between the metal surface of the susceptor on which the glass substrate 10 is placed and the roughened surface 12b of the glass substrate 10. When static electricity is accumulated on the glass substrate 10 due to peeling charging, the roughened surface 12b of the glass substrate 10 is likely to stick to the metal surface of the susceptor due to static electricity. Thereby, when removing the glass substrate 10 from a susceptor, the glass substrate 10 may be damaged by giving an excessive force to the glass substrate 10. In addition, a voltage caused by static electricity accumulated due to peeling charging may destroy a semiconductor element or the like formed on the element formation surface 12 a of the glass substrate 10.

本実施形態に係るガラス基板の製造方法では、ガラス基板10に蓄積された静電気が粗面化表面12bから放出されやすく、粗面化表面12bの帯電が効果的に抑制される。従って、フラットパネルディスプレイの製造工程において、ガラス基板10の破損、および、ガラス基板10の表面に形成された半導体素子等の破壊を効果的に抑制することができる。また、ガラス基板10の静電気の帯電に起因してガラス基板10の表面にパーティクルが付着することが防止され、パーティクルの付着によるカラーフィルタ剥がれ、および、配線電極剥がれを抑制することができる。   In the glass substrate manufacturing method according to the present embodiment, static electricity accumulated in the glass substrate 10 is easily released from the roughened surface 12b, and charging of the roughened surface 12b is effectively suppressed. Therefore, in the manufacturing process of the flat panel display, it is possible to effectively suppress the breakage of the glass substrate 10 and the destruction of the semiconductor elements and the like formed on the surface of the glass substrate 10. Further, it is possible to prevent particles from adhering to the surface of the glass substrate 10 due to electrostatic charging of the glass substrate 10, and to prevent color filter peeling and wiring electrode peeling due to the adhesion of particles.

(4)変形例
以上、本発明に係るガラス基板の製造方法について説明したが、本発明は上記の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良および変更が施されてもよい。当然、本発明は、半導体素子が表面に形成されるガラス基板だけでなく、カラーフィルタが表面に形成されるガラス基板にも効果を奏する。
(4) Modifications Although the method for manufacturing a glass substrate according to the present invention has been described above, the present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the spirit of the present invention. May be. Of course, the present invention is effective not only on a glass substrate on which a semiconductor element is formed on the surface but also on a glass substrate on which a color filter is formed on the surface.

(4−1)変形例A
本実施形態では、ガラス基板10の粗面化表面12bのみが、エッチングによる粗面化処理が行われる。しかし、ガラス基板10の素子形成表面12aおよび粗面化表面12bが、エッチングによる粗面化処理が行われてもよい。これにより、粗面化表面12bの帯電だけでなく、素子形成表面12aの帯電も効果的に抑制されるので、ガラス基板10に蓄積された静電気が粗面化表面12bからより放出されやすい。
(4-1) Modification A
In the present embodiment, only the roughened surface 12b of the glass substrate 10 is subjected to a roughening process by etching. However, the element forming surface 12a and the roughened surface 12b of the glass substrate 10 may be roughened by etching. Thereby, not only the charging of the roughened surface 12b but also the charging of the element forming surface 12a is effectively suppressed, so that the static electricity accumulated in the glass substrate 10 is more easily released from the roughened surface 12b.

なお、ガラス基板10の素子形成表面12aには、TFT(Thin Film Transistor)等の半導体素子が形成されるので、素子形成表面12aは、半導体素子の形成が阻害されない程度に粗面化されることが好ましい。具体的には、粗面化された素子形成表面12aは、2.0nm未満のRa(算術平均粗さ)を有することが好ましい。   In addition, since a semiconductor element such as a TFT (Thin Film Transistor) is formed on the element forming surface 12a of the glass substrate 10, the element forming surface 12a is roughened to the extent that the formation of the semiconductor element is not hindered. Is preferred. Specifically, the roughened element forming surface 12a preferably has an Ra (arithmetic average roughness) of less than 2.0 nm.

(4−2)変形例B
本実施形態では、ガラス基板10の粗面化表面12bは、洗浄処理で洗浄された後、エッチング処理で粗面化される。しかし、粗面化表面12bのエッチング処理が行われる前に、サンドブラスト法等によって粗面化表面12bを研磨する表面処理が行われてもよい。この場合においても、粗面化表面12bは、研磨された後、エッチング工程において、フッ素系のエッチャントを用いてエッチング処理される。
(4-2) Modification B
In the present embodiment, the roughened surface 12b of the glass substrate 10 is cleaned by a cleaning process and then roughened by an etching process. However, a surface treatment for polishing the roughened surface 12b by a sandblasting method or the like may be performed before the roughened surface 12b is etched. Also in this case, the roughened surface 12b is polished and then etched using a fluorine-based etchant in an etching process.

(4−3)変形例C
本実施形態では、ガラス基板10の粗面化表面12bのウエットエッチング処理の例として、粗面化ローラ44を用いて粗面化表面12bにエッチング液を塗布するローラエッチング処理について説明した。しかし、粗面化表面12bのウエットエッチング処理は、例えば、シャワーエッチング処理およびディップエッチング処理であってもよい。
(4-3) Modification C
In the present embodiment, as an example of the wet etching process for the roughened surface 12b of the glass substrate 10, the roller etching process for applying an etching solution to the roughened surface 12b using the roughening roller 44 has been described. However, the wet etching process of the roughened surface 12b may be, for example, a shower etching process and a dip etching process.

シャワーエッチング処理では、ガラス基板10の粗面化表面12bに、エッチング液の微小な液滴が吹き付けられる。これにより、エッチング液が粗面化表面12bに均一に付着して、粗面化表面12bが粗面化される。   In the shower etching process, fine droplets of the etching solution are sprayed on the roughened surface 12b of the glass substrate 10. As a result, the etchant uniformly adheres to the roughened surface 12b, and the roughened surface 12b is roughened.

ディップエッチング処理では、ガラス基板10全体を、エッチング液が貯留されているエッチング液槽に浸漬する。これにより、ガラス基板10の素子形成表面12aおよび粗面化表面12bが粗面化される。   In the dip etching process, the entire glass substrate 10 is immersed in an etching solution tank in which an etching solution is stored. Thereby, the element formation surface 12a and the roughened surface 12b of the glass substrate 10 are roughened.

(5)実施例
本発明に係るガラス基板の製造方法の実施例として、ガラス基板の一方の主表面を粗面化処理して、表面積の変化を測定した。具体的には、複数のガラス基板に対して、互いに異なる条件下でエッチング処理を行って、エッチング処理された表面の表面積を測定した。また、エッチング処理が行われていないガラス基板の表面の表面積を測定した。さらに、ガラス基板表面の帯電性および漏電性を測定した。なお、ガラス基板として、ボロアルミノシリケートガラスを用いた液晶表示装置用のガラス基板を使用した。ガラス基板の帯電性の評価は、730mm×920mmのサイズを有し、厚さが0.5mmのガラス基板を用いた。
(5) Example As an example of the method for producing a glass substrate according to the present invention, one main surface of the glass substrate was subjected to a roughening treatment, and a change in surface area was measured. Specifically, an etching process was performed on a plurality of glass substrates under different conditions, and the surface area of the etched surface was measured. Moreover, the surface area of the surface of the glass substrate which has not been etched is measured. Further, the chargeability and leakage of the glass substrate surface were measured. As the glass substrate, a glass substrate for a liquid crystal display device using boroaluminosilicate glass was used. Evaluation of the charging property of the glass substrate was a glass substrate having a size of 730 mm × 920 mm and a thickness of 0.5 mm.

最初に、ガラス基板の一方の主表面を、プラズマ洗浄装置を用いて洗浄した。洗浄工程では、プラズマ状態のアルゴンガスを、毎分所定の量、ガラス基板の表面に吹き付けて、ガラス基板の表面を洗浄した。   First, one main surface of the glass substrate was cleaned using a plasma cleaning apparatus. In the cleaning step, plasma surface argon gas was sprayed on the surface of the glass substrate at a predetermined amount per minute to clean the surface of the glass substrate.

次に、洗浄したガラス基板の表面を、ドライエッチング処理またはウエットエッチング処理によって粗面化した。ドライエッチング処理では、プラズマ状態のアルゴンからなるキャリアガス中に、四フッ化炭素および水の混合ガスを通過させることにより、エッチングガスであるフッ化水素を生成した。そして、生成されたエッチングガスをガラス基板の表面に吹き付けて、ガラス基板の表面をエッチングした。ウエットエッチング処理では、上述したローラエッチング処理、シャワーエッチング処理およびディップエッチング処理のいずれかを行った。   Next, the surface of the cleaned glass substrate was roughened by a dry etching process or a wet etching process. In the dry etching process, hydrogen fluoride as an etching gas was generated by passing a mixed gas of carbon tetrafluoride and water through a carrier gas composed of argon in a plasma state. And the produced | generated etching gas was sprayed on the surface of the glass substrate, and the surface of the glass substrate was etched. In the wet etching process, any of the above-described roller etching process, shower etching process, and dip etching process was performed.

次に、粗面化処理されたガラス基板から、一辺が50mmである正方形の試料を切り出して、エッチングされたガラス基板表面の評価を行った。   Next, a square sample having a side of 50 mm was cut out from the roughened glass substrate, and the etched glass substrate surface was evaluated.

第一に、エッチング処理によるガラス基板表面積の増加率を算出した。具体的には、原子間力顕微鏡を用いて、ガラス基板試料の1μm×1μmのスキャン範囲を、256ポイント×256ポイント測定し、得られた3次元データからスキャン範囲の表面積を算出した。算出されたスキャン範囲の実際の表面積を、実面積S1とする。また、スキャン範囲の幾何学的形状の面積である測定面積S0を算出した。そして、実面積S1と、測定面積S0とから上記の式(III)に基づいて、面積増分率dSを算出した。 First, the increase rate of the glass substrate surface area by the etching treatment was calculated. Specifically, a 1 μm × 1 μm scan range of the glass substrate sample was measured by 256 points × 256 points using an atomic force microscope, and the surface area of the scan range was calculated from the obtained three-dimensional data. The actual surface area of the calculated scan range is defined as an actual area S 1 . In addition, a measurement area S 0 that is an area of a geometric shape in the scan range was calculated. Then, the area increment rate dS was calculated from the actual area S 1 and the measured area S 0 based on the above formula (III).

第二に、ガラス基板表面の帯電性を評価した。帯電性の評価は、温度25℃、湿度50%の環境下で行った。具体的には、最初に、ガラス基板をテーブルに載置して、真空吸着によって、所定の時間、ガラス基板とテーブル表面とを密着させた。次に、ピンを用いて、ガラス基板を持ち上げてテーブル表面から剥離した。次に、表面電位計(オムロン株式会社製)を使用して、ガラス基板表面の帯電量を測定した。以上の工程を、所定のインターバルを置いて4回繰り返して、ガラス基板表面の最大帯電量を測定した。そして、ガラス基板表面の最大帯電量の絶対値が小さいほど、ガラス基板表面の帯電性が低いと判定した。   Second, the chargeability of the glass substrate surface was evaluated. Evaluation of charging property was performed in an environment of a temperature of 25 ° C. and a humidity of 50%. Specifically, first, the glass substrate was placed on the table, and the glass substrate and the table surface were brought into close contact with each other for a predetermined time by vacuum suction. Next, using a pin, the glass substrate was lifted and peeled off from the table surface. Next, the amount of charge on the surface of the glass substrate was measured using a surface potentiometer (manufactured by OMRON Corporation). The above process was repeated four times at predetermined intervals to measure the maximum charge amount on the glass substrate surface. And it was determined that the smaller the absolute value of the maximum charge amount on the glass substrate surface, the lower the chargeability of the glass substrate surface.

第三に、ガラス基板表面の漏電性を評価した。漏電性の評価は、ガラス基板の表面を所定の電位に帯電させ、ガラス基板をテーブル表面から剥離した状態、すなわち、ガラス基板をリフトアップした状態で放置した。次に、ガラス基板の表面の帯電量が減少する速度を計測した。そして、ガラス基板表面の帯電量が減少する速度が大きいほど、ガラス基板表面の漏電性が高いと判定した。   Third, the leakage of the glass substrate surface was evaluated. In the evaluation of electrical leakage, the surface of the glass substrate was charged to a predetermined potential, and the glass substrate was peeled off from the table surface, that is, the glass substrate was left in a lifted-up state. Next, the rate at which the amount of charge on the surface of the glass substrate decreased was measured. And it was determined that the higher the rate at which the amount of charge on the surface of the glass substrate decreased, the higher the leakage of the glass substrate surface.

下記の表1には、実施例1〜4、比較例1、比較例2および参考例からなる7枚のガラス基板に関して、エッチング処理の方法、面積増分率、帯電性の評価結果、および、漏電性の測定結果が示されている。参考例は、表面を研磨する処理の後にエッチング処理が行われたガラス基板に関する。なお、エッチング処理に使用したエッチャントは、フッ化水素である。   Table 1 below shows the etching treatment method, area increment rate, chargeability evaluation results, and electrical leakage for the seven glass substrates of Examples 1-4, Comparative Example 1, Comparative Example 2, and Reference Example. Sexual measurement results are shown. The reference example relates to a glass substrate that has been subjected to an etching process after the process of polishing the surface. Note that the etchant used for the etching treatment is hydrogen fluoride.

Figure 2014069998
Figure 2014069998

表1において、「処理方法」は、ガラス基板表面のエッチング処理の方法を表す。実施例1,2,4、比較例2および参考例の「処理方法」の欄には、使用されたエッチャントの濃度が記載されている。例えば、実施例1のロールエッチング処理では、2000ppmのフッ化水素酸が使用された。実施例4のディップエッチング処理では、ガラス基板の両面がエッチング処理された。参考例では、シャワーエッチング処理の前に、酸化セリウム研磨剤を用いてガラス基板の表面を研磨する処理が行われた。比較例1では、ガラス基板表面のエッチング処理は行われなかった。表1において、「帯電性」は、ガラス基板表面の帯電量の評価において、ガラス基板表面の最大帯電量の絶対値が小さい順に、「○」、「△」および「×」で表される。   In Table 1, “treatment method” represents a method for etching the glass substrate surface. The concentration of the used etchant is described in the “treatment method” column of Examples 1, 2, 4, Comparative Example 2 and Reference Example. For example, 2000 ppm hydrofluoric acid was used in the roll etching process of Example 1. In the dip etching process of Example 4, both surfaces of the glass substrate were etched. In the reference example, the process of polishing the surface of the glass substrate using a cerium oxide abrasive was performed before the shower etching process. In Comparative Example 1, the glass substrate surface was not etched. In Table 1, “Chargeability” is represented by “◯”, “Δ”, and “X” in ascending order of absolute value of the maximum charge amount on the glass substrate surface in the evaluation of the charge amount on the glass substrate surface.

表1によると、実施例1〜4に示されるように、エッチング処理による面積増分率が0.10%以上である場合に、高い漏電性が確認された。また、参考例に示されるように、エッチング処理による面積増分率が0.05%である場合においても、ある程度の漏電性が確認された。また、帯電性と漏電性との間に相関関係が確認された。   According to Table 1, as shown in Examples 1 to 4, high leakage was confirmed when the area increment rate by the etching treatment was 0.10% or more. In addition, as shown in the reference example, a certain level of leakage was confirmed even when the area increment rate by the etching process was 0.05%. In addition, a correlation was confirmed between chargeability and leakage.

さらに、実施例1〜4の帯電性の評価を、ガラス基板の剥離回数を増やして比較したところ、実施例1,2および4では、実施例3よりも帯電性が抑制されることが確認され、実施例2および4では、実施例1および3よりも帯電性が抑制されることが確認された。また、片面が粗面化された実施例2と、両面が粗面化された実施例4とでは、帯電性が抑制される効果は、ほぼ同等であった。   Furthermore, when the evaluation of the chargeability of Examples 1 to 4 was compared by increasing the number of times the glass substrate was peeled off, it was confirmed that the chargeability was suppressed in Examples 1, 2, and 4 as compared with Example 3. In Examples 2 and 4, it was confirmed that the chargeability was suppressed as compared with Examples 1 and 3. Further, in Example 2 in which one side was roughened and Example 4 in which both sides were roughened, the effect of suppressing the chargeability was almost the same.

以上より、ガラス基板の粗面化工程において、ガラス基板の表面積が増加するように、エッチング処理を行うことで、ガラス基板表面の漏電性が向上することが確認された。すなわち、ガラス基板の表面積が大きいほど、ガラス基板の表面に剥離帯電が発生した場合においても、表面から電荷が漏洩しやすいため、表面の帯電が効果的に抑制されることが判明した。   From the above, it was confirmed that the leakage property on the surface of the glass substrate is improved by performing the etching process so that the surface area of the glass substrate is increased in the roughening step of the glass substrate. That is, it has been found that the larger the surface area of the glass substrate, the more easily the surface charge is suppressed because the charge is more likely to leak from the surface even when peeling charge is generated on the surface of the glass substrate.

10 ガラス基板
12a 素子形成表面(第1表面)
12b 粗面化表面(第2表面)
10 Glass substrate 12a Element formation surface (first surface)
12b Roughened surface (second surface)

特開2005−255478号公報JP 2005-255478 A

静電気学会誌、第18巻、第4号(1994)364〜370ページJournal of the Electrostatic Society, Vol. 18, No. 4 (1994) pp. 364-370

Claims (6)

半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板であって、
半導体素子またはカラーフィルタが形成される表面である第1表面と、
前記第1表面の反対側の表面である第2表面と、
を備え、
原子間力顕微鏡を用いて前記第2表面の1μm×1μmのスキャン範囲を測定して得られる3次元データから算出される表面積であって、前記第2表面の前記スキャン範囲における表面積である実面積S1と、前記スキャン範囲の幾何学的形状の面積である測定面積S0とに基づいて、下記の式(I):
dS=[(S1−S0)/S0]×100(%) (I)
により算出される値dSである面積増分率が少なくとも0.05%である、
ガラス基板。
A glass substrate for a flat panel display on which a semiconductor element or a color filter is formed,
A first surface on which a semiconductor element or a color filter is formed;
A second surface that is a surface opposite to the first surface;
With
A surface area calculated from three-dimensional data obtained by measuring a scan range of 1 μm × 1 μm of the second surface using an atomic force microscope, and an actual area that is a surface area of the second surface in the scan range Based on S 1 and the measurement area S 0 which is the area of the geometric shape of the scan range, the following formula (I):
dS = [(S 1 −S 0 ) / S 0 ] × 100 (%) (I)
The area increment rate which is the value dS calculated by is at least 0.05%,
Glass substrate.
前記面積増分率は、少なくとも0.15%である、
請求項1に記載のガラス基板。
The area increment is at least 0.15%;
The glass substrate according to claim 1.
半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板の製造方法であって、
半導体素子またはカラーフィルタが形成されるガラス基板の表面である第1表面の反対側の表面である第2表面をエッチングするエッチング工程を備え、
原子間力顕微鏡を用いて前記第2表面の1μm×1μmのスキャン範囲を測定して得られる3次元データから算出される表面積であって、前記エッチング工程でエッチングされた前記第2表面の前記スキャン範囲における表面積である実面積S1と、前記スキャン範囲の幾何学的形状の面積である測定面積S0とに基づいて、下記の式(II):
dS=[(S1−S0)/S0]×100(%) (II)
により算出される値dSである面積増分率が少なくとも0.05%である、
ガラス基板の製造方法。
A method for producing a glass substrate for a flat panel display in which a semiconductor element or a color filter is formed,
An etching step of etching a second surface which is a surface opposite to the first surface which is a surface of a glass substrate on which a semiconductor element or a color filter is formed;
The surface area calculated from three-dimensional data obtained by measuring a scan range of 1 μm × 1 μm of the second surface using an atomic force microscope, and the scan of the second surface etched in the etching step Based on the actual area S 1 which is the surface area in the range and the measured area S 0 which is the area of the geometric shape of the scan range, the following formula (II):
dS = [(S 1 −S 0 ) / S 0 ] × 100 (%) (II)
The area increment rate which is the value dS calculated by is at least 0.05%,
A method for producing a glass substrate.
前記面積増分率は、少なくとも0.15%である、
請求項3に記載のガラス基板の製造方法。
The area increment is at least 0.15%;
The manufacturing method of the glass substrate of Claim 3.
前記エッチング工程において、前記第2表面は、フッ化水素を含むエッチャントによってエッチングされる、
請求項3または4に記載のガラス基板の製造方法。
In the etching step, the second surface is etched by an etchant containing hydrogen fluoride.
The manufacturing method of the glass substrate of Claim 3 or 4.
前記エッチング工程において、前記第1表面は、前記第2表面と共にエッチングされる、
請求項3〜5のいずれか1項に記載のガラス基板の製造方法。
In the etching step, the first surface is etched together with the second surface.
The manufacturing method of the glass substrate of any one of Claims 3-5.
JP2012218100A 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method Active JP5572195B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012218100A JP5572195B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method
KR1020130060925A KR101543831B1 (en) 2012-09-28 2013-05-29 Glass substrate and glass substrate production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218100A JP5572195B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2014069998A true JP2014069998A (en) 2014-04-21
JP5572195B2 JP5572195B2 (en) 2014-08-13

Family

ID=50651767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218100A Active JP5572195B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method

Country Status (2)

Country Link
JP (1) JP5572195B2 (en)
KR (1) KR101543831B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049324A (en) * 2015-08-31 2017-03-09 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display and manufacturing method of the same
CN115246711A (en) * 2021-04-28 2022-10-28 Oppo广东移动通信有限公司 Glass shell for electronic equipment, preparation method of glass shell and electronic equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134537A (en) * 1986-11-27 1988-06-07 Toyota Central Res & Dev Lab Inc Water-repellent inorganic glass
JP2005255478A (en) * 2004-03-12 2005-09-22 Nippon Electric Glass Co Ltd Glass substrate
JP2010243381A (en) * 2009-04-08 2010-10-28 Avanstrate Inc Glass plate evaluation method based on electrification characteristic, glass plate production method using the same, and device for evaluation
WO2010128673A1 (en) * 2009-05-07 2010-11-11 日本電気硝子株式会社 Glass substrate and method for producing same
JP2010275167A (en) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd Method for producing glass substrate
JP2012171831A (en) * 2011-02-21 2012-09-10 Avanstrate Inc Method of manufacturing glass substrate and glass substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066895B2 (en) 2006-11-14 2012-11-07 旭硝子株式会社 Glass substrate for display and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134537A (en) * 1986-11-27 1988-06-07 Toyota Central Res & Dev Lab Inc Water-repellent inorganic glass
JP2005255478A (en) * 2004-03-12 2005-09-22 Nippon Electric Glass Co Ltd Glass substrate
JP2010243381A (en) * 2009-04-08 2010-10-28 Avanstrate Inc Glass plate evaluation method based on electrification characteristic, glass plate production method using the same, and device for evaluation
WO2010128673A1 (en) * 2009-05-07 2010-11-11 日本電気硝子株式会社 Glass substrate and method for producing same
JP2010275167A (en) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd Method for producing glass substrate
JP2012171831A (en) * 2011-02-21 2012-09-10 Avanstrate Inc Method of manufacturing glass substrate and glass substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014010041; 北林宏佳、外1名: '電気学会論文誌A' 高抵抗絶縁ガラスの接触帯電特性 Vol.125, No.2, 20050201, p.179-184 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049324A (en) * 2015-08-31 2017-03-09 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display and manufacturing method of the same
CN115246711A (en) * 2021-04-28 2022-10-28 Oppo广东移动通信有限公司 Glass shell for electronic equipment, preparation method of glass shell and electronic equipment

Also Published As

Publication number Publication date
KR101543831B1 (en) 2015-08-11
KR20140042639A (en) 2014-04-07
JP5572195B2 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
JP5961719B2 (en) Manufacturing method of glass substrate for display and glass substrate
JP5687088B2 (en) Manufacturing method of glass substrate
KR101391675B1 (en) Glass substrate and method for producing same
JP5572196B2 (en) Glass substrate and glass substrate manufacturing method
US9126858B2 (en) Method for making glass substrate for display, glass substrate and display panel
JP2010275167A (en) Method for producing glass substrate
JP2014201445A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display using the same
JP2014201446A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display
JP6263534B2 (en) Glass substrate manufacturing method, glass substrate, and display panel
JP5572195B2 (en) Glass substrate and glass substrate manufacturing method
JP5774562B2 (en) Manufacturing method of glass substrate
JP6870617B2 (en) Display glass substrate and its manufacturing method
CN103373818B (en) Method for making glass substrate for display, glass substrate and display panel
JP7024373B2 (en) Glass substrate for display
JP6368364B2 (en) Manufacturing method of glass substrate
JP2015067512A (en) Glass substrate for display and method for manufacturing glass substrate for display

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5572195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250