JP2014063848A - Integrated photoelectric conversion device manufacturing method - Google Patents

Integrated photoelectric conversion device manufacturing method Download PDF

Info

Publication number
JP2014063848A
JP2014063848A JP2012207472A JP2012207472A JP2014063848A JP 2014063848 A JP2014063848 A JP 2014063848A JP 2012207472 A JP2012207472 A JP 2012207472A JP 2012207472 A JP2012207472 A JP 2012207472A JP 2014063848 A JP2014063848 A JP 2014063848A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
transparent conductive
semiconductor layer
type
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012207472A
Other languages
Japanese (ja)
Inventor
Hiroshi Tanaka
拓 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012207472A priority Critical patent/JP2014063848A/en
Publication of JP2014063848A publication Critical patent/JP2014063848A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated photoelectric conversion device manufacturing method which can improve conversion efficiency.SOLUTION: An integrated photoelectric conversion device manufacturing method comprises: sequentially laminating transparent conductive films 21-2n, photoelectric conversion layers 31', 32''-3n'', back electrodes 41-4n and conductive protection films 51-5n on a translucent substrate 1 and forming element isolation grooves 61 to 6n-1, element isolation grooves 71 to 7n-1 for connection and element division grooves 81 to 8n-1 in a manner such that a plurality of photoelectric conversion layers 31-3n are connected in series; and subsequently processing the photoelectric conversion layers 31', 32''-3n'', the back electrodes 41-4n and the conductive protection films 51-5n by a hydrogen plasma treatment by using a hydrogen atom-containing gas through the element division grooves 81 to 8n-1 (process (i)).

Description

この発明は、集積型光電変換装置の製造方法に関するものである。   The present invention relates to a method for manufacturing an integrated photoelectric conversion device.

従来、少なくとも1つの結晶質光電変換ユニット層を含む集積型光電変換装置が知られている(特許文献1)。   Conventionally, an integrated photoelectric conversion device including at least one crystalline photoelectric conversion unit layer is known (Patent Document 1).

この光電変換装置は、透明絶縁基板上に積層された透明電極層、少なくとも一の結晶質シリコン系光電変換ユニット層、および裏面電極層が複数の光電変換セルを形成するように分離溝によって分離されており、複数の光電変換セルが直列接続された光電変換装置において、裏面電極層を複数の裏面電極に分離するための裏面電極分離溝は、透明基板側からスクライブ用レーザービームを照射して光電変換ユニット層の所定領域と同時に裏面電極層の所定領域を吹き飛ばすことによって形成されたものであり、裏面電極分離溝の領域内で露出された透明電極層の金属学顕微鏡による観察において、透明電極層の熱損傷を表わす変色または剥離を生じている面積割合が2%以上で10%未満の範囲内にあることを特徴としている。   In this photoelectric conversion device, a transparent electrode layer, at least one crystalline silicon-based photoelectric conversion unit layer, and a back electrode layer laminated on a transparent insulating substrate are separated by a separation groove so as to form a plurality of photoelectric conversion cells. In the photoelectric conversion device in which a plurality of photoelectric conversion cells are connected in series, the back electrode separation groove for separating the back electrode layer into a plurality of back electrodes is irradiated with a laser beam for scribing from the transparent substrate side. The transparent electrode layer is formed by blowing a predetermined region of the back electrode layer at the same time as the predetermined region of the conversion unit layer, and is observed in the metallographic microscope of the transparent electrode layer exposed in the region of the back electrode separation groove. It is characterized in that the ratio of the area causing discoloration or peeling representing the thermal damage is in the range of 2% or more and less than 10%.

特許文献1においては、少なくとも一以上の結晶質光電変換ユニットを含む光電変換装置において、裏面電極分離溝を形成するために高エネルギー密度のレーザービームを照射する場合に、透明電極層が熱損傷を受けることを抑制できるため、集積型薄膜太陽電池の集積化に伴う受光面積当りの変換効率の低下を最小限にするとしている。   In Patent Document 1, in a photoelectric conversion device including at least one crystalline photoelectric conversion unit, when a high energy density laser beam is irradiated to form a back electrode separation groove, the transparent electrode layer is thermally damaged. Since it can be suppressed, the decrease in conversion efficiency per light receiving area due to the integration of the integrated thin film solar cell is minimized.

特開2001−267613号公報JP 2001-267613 A

しかし、裏面電極分離溝を形成する方法として、スクライブ用のレーザービームを照射する方法を用いる場合、光電変換ユニット層の所定領域と同時に裏面電極層の所定領域を吹き飛ばすことによって裏面電極分離溝を形成する際に、裏面電極分離溝の領域内に露出された透明電極層だけでなく、光電変換ユニット層の端部にも熱損傷が与えられていた。このようにして熱損傷を受けた部分が、変換効率を低下させる要因となっていた。   However, when using a method of irradiating a scribing laser beam as a method for forming the back electrode separation groove, the back electrode separation groove is formed by blowing a predetermined region of the back electrode layer simultaneously with a predetermined region of the photoelectric conversion unit layer. When doing so, not only the transparent electrode layer exposed in the area | region of the back surface electrode separation groove | channel but the thermal damage was given also to the edge part of the photoelectric conversion unit layer. Thus, the part which received heat damage became a factor which reduces conversion efficiency.

そこで、この発明の実施の形態によれば、変換効率を向上可能な集積型光電変換装置の製造方法を提供する。   Therefore, according to the embodiment of the present invention, a method for manufacturing an integrated photoelectric conversion device capable of improving the conversion efficiency is provided.

この発明の実施の形態による集積型光電変換装置の製造方法は、透光性基板上に形成された透明導電膜にレーザービームを照射して透明導電膜に素子分離溝を形成する第1の工程と、素子分離溝および第1の透明導電膜上に光電変換層を形成する第2の工程と、レーザービームを照射して光電変換層に接続用分離溝を形成する第3の工程と、接続用分離溝および光電変換層上に裏面電極および導電性保護膜を順次形成する第4の工程と、レーザービームを照射して光電変換層、裏面電極および導電性保護膜に素子分割溝を形成する第5の工程と、素子分割溝を介して、光電変換層、裏面電極および導電性保護膜の端面側の一部を水素原子を含むガスを用いたプラズマ処理によって膜中水素濃度を補償する第6の工程とを備える。   The manufacturing method of the integrated photoelectric conversion device according to the embodiment of the present invention includes a first step of irradiating a transparent conductive film formed on a translucent substrate with a laser beam to form an element isolation groove in the transparent conductive film. A second step of forming a photoelectric conversion layer on the element isolation groove and the first transparent conductive film, a third step of irradiating a laser beam to form a separation groove for connection in the photoelectric conversion layer, and a connection A fourth step of sequentially forming a back electrode and a conductive protective film on the isolation trench and the photoelectric conversion layer, and forming an element dividing groove in the photoelectric conversion layer, the back electrode and the conductive protective film by irradiating a laser beam In the fifth step, the hydrogen concentration in the film is compensated by plasma treatment using a gas containing hydrogen atoms for a part of the photoelectric conversion layer, the back electrode, and the end face side of the conductive protective film through the element dividing groove. 6 steps.

好ましくは、水素原子を含むガスは、少なくともHを含む。   Preferably, the gas containing a hydrogen atom contains at least H.

好ましくは、水素原子を含むガスは、少なくともCHを含む。 Preferably, the gas containing a hydrogen atom contains at least CH 4 .

好ましくは、水素原子を含むガスは、少なくともCを含む。 Preferably, the gas containing a hydrogen atom contains at least C 2 H 6 .

好ましくは、水素プラズマ処理を行うときの圧力は、1Pa以上100Pa以下である。   Preferably, the pressure when performing the hydrogen plasma treatment is 1 Pa or more and 100 Pa or less.

好ましくは、水素プラズマ処理を行うときの処理時間は、3分以上10分以下である。   Preferably, the treatment time when performing the hydrogen plasma treatment is 3 minutes or more and 10 minutes or less.

この発明の実施の形態による集積型光電変換装置の製造方法においては、素子分割溝を形成した後、水素原子を含むガスを用いたプラズマ処理によって光電変換層、裏面電極および導電性保護膜の端面側の一部の膜中水素濃度を高める。その結果、素子分割溝の形成時に光電変換層に与えられた熱損傷によって低下した膜中水素濃度を適正化でき、光電変換装置の電流−電圧特性が向上する。   In the manufacturing method of the integrated photoelectric conversion device according to the embodiment of the present invention, after the element dividing grooves are formed, the photoelectric conversion layer, the back electrode, and the end surfaces of the conductive protective film are formed by plasma treatment using a gas containing hydrogen atoms. Increase the hydrogen concentration in part of the film on the side. As a result, it is possible to optimize the hydrogen concentration in the film which has been reduced due to thermal damage given to the photoelectric conversion layer when the element dividing grooves are formed, and the current-voltage characteristics of the photoelectric conversion device are improved.

従って、集積型光電変換装置の変換効率を向上できる。   Therefore, the conversion efficiency of the integrated photoelectric conversion device can be improved.

この発明の実施の形態における集積型光電変換装置の断面図である。It is sectional drawing of the integrated photoelectric conversion apparatus in embodiment of this invention. 図1に示す光電変換層の断面図である。It is sectional drawing of the photoelectric converting layer shown in FIG. 図1に示す集積型光電変換装置を製造する製造方法を示す第1の工程図である。FIG. 3 is a first process diagram showing a manufacturing method for manufacturing the integrated photoelectric conversion device shown in FIG. 1. 図1に示す集積型光電変換装置を製造する製造方法を示す第2の工程図である。FIG. 6 is a second process diagram illustrating a manufacturing method for manufacturing the integrated photoelectric conversion device illustrated in FIG. 1. 図1に示す集積型光電変換装置を製造する製造方法を示す第3の工程図である。FIG. 6 is a third process diagram illustrating a manufacturing method for manufacturing the integrated photoelectric conversion device illustrated in FIG. 1. 図3に示す工程(c)の詳細な工程を示す工程図である。It is process drawing which shows the detailed process of the process (c) shown in FIG.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

この明細書において、「アモルファス」の用語は、当該分野で一般的に使用される「アモルファス」と同義語として使用される。また、「微結晶」の用語は、当該分野で一般的に使用されるとおり、実質的に結晶相のみからなる状態だけではなく、結晶相とアモルファス相とが混在した状態のものも含む。   In this specification, the term “amorphous” is used as a synonym for “amorphous” commonly used in the art. Moreover, the term “microcrystal” includes not only a state substantially consisting of only a crystalline phase but also a state in which a crystalline phase and an amorphous phase are mixed as commonly used in the art.

例えば、ラマン散乱スペクトルにおいて、結晶シリコン中のシリコン−シリコン結合に起因する520cm−1付近の鋭いピークがわずかでも検出されれば、「微結晶シリコン」が存在すると考えられており、この明細書においても、同様の意味で用語「微結晶シリコン」を使用する。 For example, in the Raman scattering spectrum, if even a slight peak near 520 cm −1 due to a silicon-silicon bond in crystalline silicon is detected, it is considered that “microcrystalline silicon” exists. Also uses the term “microcrystalline silicon” in a similar sense.

また、この明細書において、「微結晶シリコンゲルマニウム」とは、上述した微結晶状態となっているシリコンゲルマニウムを指す。即ち、微結晶シリコンゲルマニウムは、実質的に結晶相のみからなる状態だけではなく、アモルファスシリコンゲルマニウム相および結晶シリコンゲルマニウム相を含むものとする。   In this specification, “microcrystalline silicon germanium” refers to silicon germanium in the above-described microcrystalline state. That is, the microcrystalline silicon germanium includes not only a state substantially consisting of only a crystalline phase but also an amorphous silicon germanium phase and a crystalline silicon germanium phase.

微結晶シリコンゲルマニウムにおいては、ゲルマニウム濃度の増加に比例して、結晶の単位格子サイズが結晶シリコンの単位格子サイズから結晶ゲルマニウムの単位格子サイズまでの範囲で変化することが知られている。これは、被測定体積中に存在する単位格子のシリコン−ゲルマニウム結合の割合がゲルマニウム濃度の増加に伴って増加することを意味する。   In microcrystalline silicon germanium, it is known that the unit cell size of the crystal varies in the range from the unit cell size of crystalline silicon to the unit cell size of crystalline germanium in proportion to the increase in germanium concentration. This means that the ratio of silicon-germanium bonds in the unit cell existing in the volume to be measured increases as the germanium concentration increases.

そこで、例えば、X線回折法を用いて、単位格子のサイズを求めることによって、結晶シリコンゲルマニウム相の存在を検出できる。また、ラマン散乱スペクトルにおいて、結晶シリコンゲルマニウムに起因するピークが観測されるか、または結晶シリコンのシリコン−シリコンに起因するピークの位置が変化することによっても、微結晶シリコンゲルマニウム相の存在を検出できる。   Therefore, for example, the presence of the crystalline silicon germanium phase can be detected by determining the size of the unit cell using the X-ray diffraction method. In addition, the presence of a microcrystalline silicon germanium phase can be detected by observing a peak due to crystalline silicon germanium in the Raman scattering spectrum or by changing the position of the peak due to silicon-silicon in crystalline silicon. .

従って、この明細書においては、
(A)二次イオン質量分析によって、シリコンおよびゲルマニウムの存在を確認する
(B)X線回折法における(220)回折ピーク角度から求められる単位格子サイズが、結晶シリコンの単位格子サイズ(5.43オングストローム)よりも大きく、結晶ゲルマニウムの単位格子サイズ(5.67オングストローム)よりも小さい
(C)ラマン散乱スペクトルにおいて、結晶シリコンのシリコン−シリコンに起因するピークが観測される
(D)シリコン−シリコンに起因するピークのラマンシフト値が、ゲルマニウムを含まない結晶シリコンのラマンシフト位置よりも低周波数側にシフトしている
(E)結晶シリコンゲルマニウムに起因する400cm−1付近のピークが観測される
の5項目について、少なくとも項目(A),(B),(C)を同時に満たす場合、または項目(A),(C),(D)を同時に満たす場合、または少なくとも項目(A),(C),(E)を同時に満たす場合に結晶シリコンゲルマニウム相が存在していると看做し、結晶シリコンゲルマニウムであると看做す。
Therefore, in this specification,
(A) The presence of silicon and germanium is confirmed by secondary ion mass spectrometry. (B) The unit cell size determined from the (220) diffraction peak angle in the X-ray diffraction method is the unit cell size (5.43) of crystalline silicon. (C) In the Raman scattering spectrum, a peak due to silicon-silicon of crystalline silicon is observed. (D) Silicon-silicon has a peak that is larger than the unit cell size of crystal germanium (5.67 angstrom). The peak due to Raman shift is shifted to a lower frequency side than the Raman shift position of crystalline silicon not containing germanium. (E) A peak around 400 cm −1 due to crystalline silicon germanium is observed. For items, at least items (A), (B) When (C) is satisfied simultaneously, or when items (A), (C), (D) are satisfied simultaneously, or at least when items (A), (C), (E) are satisfied simultaneously, the crystalline silicon germanium phase is It is considered to be present and is considered to be crystalline silicon germanium.

なお、結晶シリコンゲルマニウムに起因するピークは、ゲルマニウム濃度が比較的低い場合には、観測することが難しい。従って、上記の項目(A),(B),(C),(D)を結晶シリコンゲルマニウムの有無を判断する手段として用いてもよい。   Note that it is difficult to observe the peak due to crystalline silicon germanium when the germanium concentration is relatively low. Therefore, the above items (A), (B), (C), and (D) may be used as means for determining the presence or absence of crystalline silicon germanium.

更に、この明細書において、「アモルファスシリコン」および「微結晶シリコン」は、それぞれ、当該分野で一般的に使用される「水素化アモルファスシリコン」および「水素化微結晶シリコン」を含むものとする。   Further, in this specification, “amorphous silicon” and “microcrystalline silicon” include “hydrogenated amorphous silicon” and “hydrogenated microcrystalline silicon”, which are generally used in the art, respectively.

そして、この明細書においては、アモルファスシリコンを「a−Si」と表記するが、この表記は、実際には、水素(H)原子が含まれていることを意味する。炭素(C)原子を含むアモルファスシリコン(a−Si:C)、窒素(N)原子を含むアモルファスシリコン(a−Si:N)、C原子およびN原子を含むアモルファスシリコン(a−Si:C:N)、アモルファスシリコンゲルマニウム(a−SiGe)、アモルファスゲルマニウム(a−Ge)、C原子を含む微結晶シリコン(μc−Si:C)、N原子を含む微結晶シリコン(μc−Si:N)、C原子およびN原子を含む微結晶シリコン(μc−Si:C:N)、微結晶シリコン(μc−Si)、微結晶シリコンゲルマニウム(μc−SiGe)、および微結晶ゲルマニウム(μc−Ge)についても、同様に、H原子が含まれていることを意味する。   In this specification, amorphous silicon is expressed as “a-Si”. This notation actually means that hydrogen (H) atoms are included. Amorphous silicon containing carbon (C) atoms (a-Si: C), amorphous silicon containing nitrogen (N) atoms (a-Si: N), amorphous silicon containing C atoms and N atoms (a-Si: C: N), amorphous silicon germanium (a-SiGe), amorphous germanium (a-Ge), microcrystalline silicon containing C atoms (μc-Si: C), microcrystalline silicon containing N atoms (μc-Si: N), Also for microcrystalline silicon containing C and N atoms (μc-Si: C: N), microcrystalline silicon (μc-Si), microcrystalline silicon germanium (μc-SiGe), and microcrystalline germanium (μc-Ge) Similarly, it means that an H atom is contained.

図1は、この発明の実施の形態における集積型光電変換装置の断面図である。この発明の実施の形態における集積型光電変換装置10は、透光性基板1と、透明導電膜21〜2n(nは、2以上の整数)と、光電変換層31〜3nと、裏面電極41〜4nと、導電性保護膜51〜5nとを備える。   FIG. 1 is a cross-sectional view of an integrated photoelectric conversion device according to an embodiment of the present invention. An integrated photoelectric conversion device 10 according to an embodiment of the present invention includes a translucent substrate 1, transparent conductive films 21 to 2n (n is an integer of 2 or more), photoelectric conversion layers 31 to 3n, and a back electrode 41. To 4n and conductive protective films 51 to 5n.

透明導電膜21〜2nは、透光性基板1の一主面上に素子分離溝61〜6n−1を介して所望の間隔で配置される。   The transparent conductive films 21 to 2n are arranged on the main surface of the translucent substrate 1 at desired intervals via the element isolation grooves 61 to 6n-1.

光電変換層31は、透明導電膜21および素子分離溝61を覆うように配置される。光電変換層32は、透明導電膜22および素子分離溝62を覆うように配置される。以下、同様にして、光電変換層3n−1は、透明導電膜2n−1および素子分離溝6n−1を覆うように配置され、光電変換層3nは、透明導電膜2nを覆うように配置される。光電変換層31〜3nの各々は、少なくとも1つのpin構造からなる。そして、光電変換層31〜3nの各々は、主に、CVD(Chemical Vapour Deposition)法によって形成される。CVD法としては、常圧CVD法、減圧CVD法、プラズマCVD法、熱CVD法、ホットワイヤーCVD法、およびMOCVD法を使用できる。   The photoelectric conversion layer 31 is disposed so as to cover the transparent conductive film 21 and the element isolation trench 61. The photoelectric conversion layer 32 is disposed so as to cover the transparent conductive film 22 and the element isolation trench 62. Hereinafter, similarly, the photoelectric conversion layer 3n-1 is disposed so as to cover the transparent conductive film 2n-1 and the element isolation groove 6n-1, and the photoelectric conversion layer 3n is disposed so as to cover the transparent conductive film 2n. The Each of the photoelectric conversion layers 31 to 3n has at least one pin structure. Each of the photoelectric conversion layers 31 to 3n is mainly formed by a CVD (Chemical Vapor Deposition) method. As the CVD method, an atmospheric pressure CVD method, a low pressure CVD method, a plasma CVD method, a thermal CVD method, a hot wire CVD method, and an MOCVD method can be used.

裏面電極41は、光電変換層31および接続用分離溝71を覆うように配置される。裏面電極42は、光電変換層32および接続用分離溝72を覆うように配置される。以下、同様にして、裏面電極4n−1は、光電変換層3n−1および接続用分離溝7n−1を覆うように配置され、裏面電極4nは、光電変換層3nを覆うように配置される。   The back electrode 41 is disposed so as to cover the photoelectric conversion layer 31 and the connection separation groove 71. The back electrode 42 is disposed so as to cover the photoelectric conversion layer 32 and the connection separation groove 72. Hereinafter, similarly, the back electrode 4n-1 is disposed so as to cover the photoelectric conversion layer 3n-1 and the connection separation groove 7n-1, and the back electrode 4n is disposed so as to cover the photoelectric conversion layer 3n. .

その結果、光電変換層31〜3nは、接続用分離溝71〜7n−1を介して透光性基板1の面内方向に配置される。   As a result, the photoelectric conversion layers 31 to 3n are arranged in the in-plane direction of the translucent substrate 1 via the connection separation grooves 71 to 7n-1.

導電性保護膜51〜5nは、それぞれ、裏面電極41〜4nを覆うように配置される。   The conductive protective films 51 to 5n are disposed so as to cover the back electrodes 41 to 4n, respectively.

そして、光電変換層31〜3n、裏面電極41〜4nおよび導電性保護膜51〜5nは、素子分割溝81〜8n−1によって分離されている。従って、光電変換層31〜3n、裏面電極41〜4nおよび導電性保護膜51〜5nは、素子分割溝81〜8n−1を介して透光性基板1の面内方向に配置される。   The photoelectric conversion layers 31 to 3n, the back electrodes 41 to 4n, and the conductive protective films 51 to 5n are separated by the element dividing grooves 81 to 8n-1. Accordingly, the photoelectric conversion layers 31 to 3n, the back electrodes 41 to 4n, and the conductive protective films 51 to 5n are arranged in the in-plane direction of the translucent substrate 1 via the element dividing grooves 81 to 8n-1.

光電変換層31は、透明導電膜21に接し、裏面電極41は、光電変換層31と透明導電膜22とに接し、光電変換層32は、透明導電膜22に接し、裏面電極42は、光電変換層32と透明導電膜23とに接する。以下、同様にして、光電変換層3n−1は、透明導電膜2n−1に接し、裏面電極4n−1は、光電変換層3n−1と透明導電膜2nとに接し、光電変換層3nは、透明導電膜2nに接し、裏面電極4nは、光電変換層3nに接する。   The photoelectric conversion layer 31 is in contact with the transparent conductive film 21, the back electrode 41 is in contact with the photoelectric conversion layer 31 and the transparent conductive film 22, the photoelectric conversion layer 32 is in contact with the transparent conductive film 22, and the back electrode 42 is photoelectric. The conversion layer 32 and the transparent conductive film 23 are in contact with each other. Hereinafter, similarly, the photoelectric conversion layer 3n-1 is in contact with the transparent conductive film 2n-1, the back electrode 4n-1 is in contact with the photoelectric conversion layer 3n-1 and the transparent conductive film 2n, and the photoelectric conversion layer 3n is The back electrode 4n is in contact with the photoelectric conversion layer 3n.

その結果、光電変換層31〜3nは、透明導電膜22〜2nおよび裏面電極41〜4n−1を介して透明導電膜21と裏面電極4nとの間で直列に接続される。   As a result, the photoelectric conversion layers 31 to 3n are connected in series between the transparent conductive film 21 and the back electrode 4n via the transparent conductive films 22 to 2n and the back electrodes 41 to 4n-1.

裏面電極41〜4nの各々は、透明導電膜2と、電極3とを含む。裏面電極41〜4n−1において、透明導電膜2は、それぞれ、光電変換層31〜3n−1および接続用分離溝71〜7n−1を覆うように配置される。電極3は、透明導電膜2を覆うように配置される。   Each of the back electrodes 41 to 4n includes a transparent conductive film 2 and an electrode 3. In the back electrodes 41 to 4n-1, the transparent conductive film 2 is disposed so as to cover the photoelectric conversion layers 31 to 3n-1 and the connection separation grooves 71 to 7n-1, respectively. The electrode 3 is disposed so as to cover the transparent conductive film 2.

透光性基板1は、例えば、ガラス、ポリイミドおよびポリビニル等の耐熱性を有する透光性樹脂板、またはガラス等が積層されたものからなり、一般的には、光透過性が高く、光電変換装置全体を構造的に支持し得るものからなる。また、透光性基板1の透明導電膜21〜2n側の表面は、金属膜、透明導電膜および絶縁膜等によって被覆されていてもよい。   The translucent substrate 1 is made of, for example, a glass, polyimide, polyvinyl or other heat-resistant translucent resin plate, or a laminate of glass and the like, and generally has high light transmissivity and photoelectric conversion. It consists of what can structurally support the entire device. Moreover, the surface of the transparent conductive film 21 on the side of the transparent conductive films 21 to 2n may be covered with a metal film, a transparent conductive film, an insulating film, or the like.

透明導電膜21〜2nの各々は、透明導電性の材料からなり、たとえば、ITO(Indium Tin Oxide)、酸化錫(SnO)および酸化亜鉛(ZnO)等の透明導電性膜の単層または複数層からなる。 Each of the transparent conductive films 21 to 2n is made of a transparent conductive material, for example, a single layer or a plurality of transparent conductive films such as ITO (Indium Tin Oxide), tin oxide (SnO 2 ), and zinc oxide (ZnO). Consists of layers.

透明導電膜21〜2nの各々は、電極としての役割を担っているので、電気伝導性が高い方が好ましく、微量の不純物を添加することによって電気伝導性を向上させたものからなっていてもよい。   Since each of the transparent conductive films 21 to 2n plays a role as an electrode, it is preferable that the electrical conductivity is high, even if the electrical conductivity is improved by adding a small amount of impurities. Good.

そして、透明導電膜21〜2nの各々は、スパッタリング法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法等のいずれかの方法を用いて形成される。   And each of the transparent conductive films 21-2n is formed using any methods, such as sputtering method, CVD method, electron beam vapor deposition method, sol gel method, spray method, and electrodeposition method.

また、透明導電膜21〜2nの各々の表面(光電変換層31〜3n側の表面)は、凹凸形状になっていることが好ましい。この凹凸形状によって、透光性基板1から入射した入射光を散乱・屈折させて光路長を伸ばすことができるので、光電変換層31〜3n内での光閉じ込め効果が高まり、短絡電流を向上できる。   Moreover, it is preferable that each surface (surface by the side of the photoelectric converting layers 31-3n) of the transparent conductive films 21-2n is uneven | corrugated shape. This uneven shape can scatter and refract the incident light incident from the translucent substrate 1 to extend the optical path length, so that the light confinement effect in the photoelectric conversion layers 31 to 3n is increased and the short-circuit current can be improved. .

透明導電膜21〜2nの表面を凹凸化する方法としては、透光性基板1の上に、一旦、透明導電膜を堆積し、その後、エッチング法およびサンドブラストのような機械加工により凹凸化する方法、透明導電膜21〜2nの成膜時に膜材料の結晶成長により形成される凹凸を利用する方法、結晶成長面が配向しているために規則的な凹凸が形成されることを利用する方法等が用いられる。   As a method of making the surface of the transparent conductive films 21 to 2n uneven, a method of temporarily depositing the transparent conductive film on the translucent substrate 1 and then making the unevenness by mechanical processing such as etching and sandblasting. , A method using irregularities formed by crystal growth of the film material when forming the transparent conductive films 21 to 2n, a method utilizing regular irregularities formed because the crystal growth surface is oriented, etc. Is used.

なお、透明導電膜21〜2n上に酸化亜鉛層をスパッタリング法で堆積することによって、後に光電変換層31〜3nを形成する際に透明導電膜21〜2nを構成する酸化錫がプラズマによって損傷を受けるのを防止することができる。   In addition, by depositing a zinc oxide layer on the transparent conductive films 21 to 2n by a sputtering method, the tin oxide constituting the transparent conductive films 21 to 2n is damaged by plasma when the photoelectric conversion layers 31 to 3n are formed later. It can be prevented from receiving.

光電変換層31〜3nは、主に、アモルファスシリコンまたは微結晶シリコンからなる。   The photoelectric conversion layers 31 to 3n are mainly made of amorphous silicon or microcrystalline silicon.

透明導電膜2は、透明導電膜21〜2nと同じ材料からなり、透明導電膜21〜2nの形成方法と同じ方法によって形成される。そして、透明導電膜2の膜厚は、20〜3000nmである。膜厚が厚すぎると、透明導電膜2における光吸収のために、電極3で反射されて光電変換層31〜3nへ戻る光量が減少し、膜厚が薄すぎると、シート抵抗が高くなり、光電変換層31〜3nで発電した電流を効率良く収集できないからである。   The transparent conductive film 2 is made of the same material as the transparent conductive films 21 to 2n, and is formed by the same method as the method for forming the transparent conductive films 21 to 2n. And the film thickness of the transparent conductive film 2 is 20-3000 nm. If the film thickness is too thick, the amount of light reflected by the electrode 3 and returning to the photoelectric conversion layers 31 to 3n decreases due to light absorption in the transparent conductive film 2, and if the film thickness is too thin, the sheet resistance increases. This is because the current generated by the photoelectric conversion layers 31 to 3n cannot be collected efficiently.

透明導電膜2は、入射光に対する光閉じ込め効果および光反射率を向上させるとともに、電極3に含まれる元素の光電変換層31〜3nへの拡散を抑制する。   The transparent conductive film 2 improves the light confinement effect and light reflectivity for incident light, and suppresses diffusion of elements contained in the electrode 3 into the photoelectric conversion layers 31 to 3n.

電極3は、少なくとも1層の導電層からなり、光反射率が大きく、かつ、導電率が高い材料が好ましい。より具体的には、電極3は、銀(Ag)、アルミニウム(Al)、チタン(Ti)、パラジウム(Pd)、およびこれらの合金からなる。   The electrode 3 is composed of at least one conductive layer, and is preferably made of a material having a high light reflectance and a high conductivity. More specifically, the electrode 3 is made of silver (Ag), aluminum (Al), titanium (Ti), palladium (Pd), and alloys thereof.

電極3は、CVD法、スパッタリング法、真空蒸着法、電子ビーム蒸着法、スプレー法およびスクリーン印刷法等によって形成される。   The electrode 3 is formed by a CVD method, a sputtering method, a vacuum evaporation method, an electron beam evaporation method, a spray method, a screen printing method, or the like.

そして、電極3は、光電変換層31〜3nで吸収されなかった光を反射して、再度、光電変換層31〜3nへ光を戻す。   And the electrode 3 reflects the light which was not absorbed by the photoelectric converting layers 31-3n, and returns light to the photoelectric converting layers 31-3n again.

電極3の厚さは、十分な光反射率を確保し、素子分割溝81〜8n−1の形成を妨げない範囲が好ましく、例えば、100〜400nmである。   The thickness of the electrode 3 is preferably in a range that ensures sufficient light reflectance and does not hinder the formation of the element dividing grooves 81 to 8n−1, and is, for example, 100 to 400 nm.

導電性保護膜51〜5nは、一般的に、水素プラズマ耐性を有する材料からなり、例えば、SnO、ITOおよびZnO等からなる。これらの中でも、ZnOが比較的高い水素プラズマ耐性を有するので、特に好ましい。これは、素子分割溝81〜8n−1を形成した後に、光電変換層31〜3nの素子分割溝81〜8n−1側の端部のうち、熱損傷を受けた結果、水素濃度が低下した領域の水素濃度を高める際に、裏面電極41〜4nを物理的および化学的損傷から保護できるからである。 Conductive protection film 51~5n generally made of a material having a hydrogen plasma resistance, for example, made of SnO 2, ITO and ZnO, and the like. Among these, ZnO is particularly preferable because it has a relatively high hydrogen plasma resistance. This is because, after the element dividing grooves 81 to 8n-1 were formed, the hydrogen concentration decreased as a result of thermal damage among the ends of the photoelectric conversion layers 31 to 3n on the element dividing grooves 81 to 8n-1 side. This is because the back electrodes 41 to 4n can be protected from physical and chemical damage when increasing the hydrogen concentration in the region.

導電性保護膜51〜5nの膜厚は、特に、限定されないが、水素プラズマ条件に耐え得る膜厚であればよく、例えば、20〜200nmである。   The film thickness of the conductive protective films 51 to 5n is not particularly limited, but may be any film thickness that can withstand the hydrogen plasma conditions, for example, 20 to 200 nm.

図2は、図1に示す光電変換層31の断面図である。図2を参照して、光電変換層31は、p型半導体層311と、i型半導体層312と、n型半導体層313とを含む。   FIG. 2 is a cross-sectional view of the photoelectric conversion layer 31 shown in FIG. With reference to FIG. 2, the photoelectric conversion layer 31 includes a p-type semiconductor layer 311, an i-type semiconductor layer 312, and an n-type semiconductor layer 313.

p型半導体層311、i型半導体層312およびn型半導体層313は、透光性基板1側からp型半導体層311、i型半導体層312およびn型半導体層313の順で透明導電膜21および素子分離溝61上に積層される。このように、光電変換層31は、pin構造からなる。   The p-type semiconductor layer 311, the i-type semiconductor layer 312 and the n-type semiconductor layer 313 are formed of the transparent conductive film 21 in the order of the p-type semiconductor layer 311, the i-type semiconductor layer 312 and the n-type semiconductor layer 313 from the translucent substrate 1 side. And laminated on the element isolation trench 61. Thus, the photoelectric conversion layer 31 has a pin structure.

p型半導体層311は、p型導電型のドーパントがドープされたシリコン層からなる。p型ドーパントは、例えば、ホウ素(B)、アルミニウム(Al)およびガリウム(Ga)等からなる。   The p-type semiconductor layer 311 is a silicon layer doped with a p-type conductivity dopant. The p-type dopant is made of, for example, boron (B), aluminum (Al), gallium (Ga), or the like.

より具体的には、p型半導体層311は、p型アモルファスシリコン(p型a−Si)、C原子を含むp型アモルファスシリコン(p型a−Si:C)、N原子を含むp型アモルファスシリコン(p型a−Si:N)、C原子およびN原子を含むp型アモルファスシリコン(p型a−Si:C:N)、p型微結晶シリコン(p型μc−Si)、C原子を含むp型微結晶シリコン(p型μc−Si:C)、N原子を含むp型微結晶シリコン(p型μc−Si:N)、およびC原子とN原子との両方を含むp型微結晶シリコン(p型μc−Si:C:N)のいずれかからなる。   More specifically, the p-type semiconductor layer 311 includes p-type amorphous silicon (p-type a-Si), p-type amorphous silicon containing C atoms (p-type a-Si: C), and p-type amorphous containing N atoms. Silicon (p-type a-Si: N), p-type amorphous silicon containing C and N atoms (p-type a-Si: C: N), p-type microcrystalline silicon (p-type μc-Si), C atoms P-type microcrystalline silicon containing (p-type μc-Si: C), p-type microcrystalline silicon containing N atoms (p-type μc-Si: N), and p-type microcrystalline containing both C and N atoms It is made of any one of silicon (p-type μc-Si: C: N).

p型半導体層311がp型μc−Si、p型μc−Si:C、p型μc−Si:Nおよびp型μc−Si:C:Nのいずれかからなる場合、即ち、p型半導体層311が結晶シリコン相を含んでいる場合、高い導電性が得られ、光電変換層31の直列抵抗を小さくできるので、曲線因子が向上し、高い変換効率を得ることができる。   When the p-type semiconductor layer 311 is made of any of p-type μc-Si, p-type μc-Si: C, p-type μc-Si: N, and p-type μc-Si: C: N, that is, a p-type semiconductor layer When 311 includes a crystalline silicon phase, high conductivity is obtained and the series resistance of the photoelectric conversion layer 31 can be reduced, so that the fill factor is improved and high conversion efficiency can be obtained.

また、p型半導体層311が結晶シリコン相を含んでいる場合、i型半導体層312の結晶化の下地層として優れているので、i型半導体層312は、堆積初期に下地層(=p型半導体層311)の影響を受けて結晶成分が成長し易くなり、結晶化率が高い高品質なi型半導体層312が得られる。その結果、短絡電流が増加し、変換効率を向上できる。   In addition, when the p-type semiconductor layer 311 includes a crystalline silicon phase, the i-type semiconductor layer 312 is excellent as a base layer for crystallization of the i-type semiconductor layer 312. Under the influence of the semiconductor layer 311), the crystal component easily grows, and a high-quality i-type semiconductor layer 312 having a high crystallization rate is obtained. As a result, the short circuit current increases and the conversion efficiency can be improved.

従って、p型半導体層311は、結晶シリコン相を含んでいることが好ましい。   Accordingly, the p-type semiconductor layer 311 preferably includes a crystalline silicon phase.

p型半導体層311がp型a−Si:C、p型a−Si:N、p型a−Si:C:N、p型μc−Si:C、p型μc−Si:Nおよびp型μc−Si:C:Nのいずれかからなる場合、即ち、p型半導体層311が炭素原子および/または窒素原子を含んでいる場合、p型半導体層が炭素原子および/または窒素原子を含んでいない場合よりも、光電変換層31の開放電圧が向上し、高い変換効率を得ることができる。その理由は、次のとおりである。   The p-type semiconductor layer 311 is p-type a-Si: C, p-type a-Si: N, p-type a-Si: C: N, p-type μc-Si: C, p-type μc-Si: N, and p-type When it consists of any of μc-Si: C: N, that is, when the p-type semiconductor layer 311 contains a carbon atom and / or a nitrogen atom, the p-type semiconductor layer contains a carbon atom and / or a nitrogen atom. The open circuit voltage of the photoelectric conversion layer 31 is improved and high conversion efficiency can be obtained as compared with the case where there is not. The reason is as follows.

(1)p型半導体層の光学的バンドギャップが広がってpin接合における拡散電位が高くなる。   (1) The optical band gap of the p-type semiconductor layer widens and the diffusion potential at the pin junction increases.

(2)不純物(炭素原子または窒素原子)を添加したことによる結晶粒界の界面パッシベーション効果と、p型半導体層/i型半導体層の界面パッシベーション効果とによって、界面再結合が低減する。   (2) Interface recombination is reduced by the interface passivation effect of the crystal grain boundary due to the addition of impurities (carbon atoms or nitrogen atoms) and the interface passivation effect of the p-type semiconductor layer / i-type semiconductor layer.

また、不純物(炭素原子または窒素原子)濃度が低い場合、p型半導体層311とi型半導体層312との間におけるバンドの不連続またはミスマッチが生じ難く、p型半導体層311とi型半導体層312との間に界面層等を設ける必要がない。その結果、簡易に、かつ、安価で、変換効率が高い光電変換装置を得ることができる。   In addition, when the impurity (carbon atom or nitrogen atom) concentration is low, band discontinuity or mismatch between the p-type semiconductor layer 311 and the i-type semiconductor layer 312 hardly occurs, and the p-type semiconductor layer 311 and the i-type semiconductor layer are not easily generated. There is no need to provide an interface layer or the like between the substrate 312 and the like. As a result, a photoelectric conversion device that is simple, inexpensive, and has high conversion efficiency can be obtained.

従って、p型半導体層が炭素原子または窒素原子を含んでいることが好ましい。   Therefore, it is preferable that the p-type semiconductor layer contains a carbon atom or a nitrogen atom.

そして、p型半導体層311の膜厚は、例えば、5〜50nmであり、好ましくは、10〜30nmである。   And the film thickness of the p-type semiconductor layer 311 is 5-50 nm, for example, Preferably, it is 10-30 nm.

i型半導体層312は、特に不純物を添加していないアモルファスシリコンまたは微結晶シリコンからなる。なお、i型半導体層312は、実質的に真性な半導体であれば、少量の不純物元素が含まれていてもよい。   The i-type semiconductor layer 312 is made of amorphous silicon or microcrystalline silicon to which no impurity is added. Note that the i-type semiconductor layer 312 may contain a small amount of an impurity element as long as it is a substantially intrinsic semiconductor.

i型半導体層312は、微結晶シリコンからなっていることが好ましい。光劣化を防止して高い変換効率を得ることができるからである。   The i-type semiconductor layer 312 is preferably made of microcrystalline silicon. This is because light conversion can be prevented and high conversion efficiency can be obtained.

また、i型半導体層312は、長波長感度を高めるためにアモルファスシリコンゲルマニウムまたは微結晶シリコンゲルマニウムを含んでいてもよい。この場合、i型半導体層312のゲルマニウム濃度は、5〜30原子%が好適である。ゲルマニウム濃度が5原子%未満であると、光学的バンドギャップがあまり減少しないので、短絡電流があまり増加せず、実用的でない。ゲルマニウム濃度が30原子%を超えると、光学的バンドギャップの減少に伴って光電変換層31の開放電圧が低下する影響が顕著に現れたり、結晶粒径が小さくなりすぎたりすることによって、変換効率が低下するため、好ましくない。   Further, the i-type semiconductor layer 312 may contain amorphous silicon germanium or microcrystalline silicon germanium in order to increase long wavelength sensitivity. In this case, the germanium concentration of the i-type semiconductor layer 312 is preferably 5 to 30 atomic%. If the germanium concentration is less than 5 atomic%, the optical band gap does not decrease so much, so the short circuit current does not increase so much and is not practical. When the germanium concentration exceeds 30 atomic%, the conversion efficiency is increased due to the remarkable effect that the open-circuit voltage of the photoelectric conversion layer 31 decreases as the optical band gap decreases or the crystal grain size becomes too small. Is unfavorable because of lowering.

そして、i型半導体層312の膜厚は、例えば、100〜5000nmであり、好ましくは、200〜4000nmである。   And the film thickness of the i-type semiconductor layer 312 is 100-5000 nm, for example, Preferably, it is 200-4000 nm.

n型半導体層313は、n型導電型のドーパントがドープされたシリコン層からなる。n型導電型のドーパントは、例えば、リン(P)、窒素(N)および酸素(O)等からなる。   The n-type semiconductor layer 313 is formed of a silicon layer doped with an n-type conductivity dopant. The n-type conductivity type dopant includes, for example, phosphorus (P), nitrogen (N), oxygen (O), and the like.

より具体的には、n型半導体層313は、n型a−Si、n型a−Si:C、n型a−Si:N、n型a−Si:C:N、n型μc−Si、n型μc−Si:C、n型μc−Si:Nおよびn型μc−Si:C:Nのいずれかからなる。   More specifically, the n-type semiconductor layer 313 includes n-type a-Si, n-type a-Si: C, n-type a-Si: N, n-type a-Si: C: N, and n-type μc-Si. N-type μc-Si: C, n-type μc-Si: N, and n-type μc-Si: C: N.

n型半導体層313がn型μc−Si、n型μc−Si:C、n型μc−Si:Nおよびn型μc−Si:C:Nのいずれかからなる場合、即ち、n型半導体層313が結晶シリコン相を含んでいる場合、高い導電性が得られ、光電変換層31の直列抵抗を小さくできるので、曲線因子が向上し、高い変換効率を得ることができる。   When the n-type semiconductor layer 313 is made of any of n-type μc-Si, n-type μc-Si: C, n-type μc-Si: N, and n-type μc-Si: C: N, that is, the n-type semiconductor layer When 313 contains a crystalline silicon phase, high conductivity is obtained and the series resistance of the photoelectric conversion layer 31 can be reduced, so that the fill factor is improved and high conversion efficiency can be obtained.

従って、n型半導体層313は、結晶シリコン相を含んでいることが好ましい。   Therefore, the n-type semiconductor layer 313 preferably includes a crystalline silicon phase.

n型半導体層313がn型a−Si:C、n型a−Si:N、n型a−Si:C:N、n型μc−Si:C、n型μc−Si:Nおよびn型μc−Si:C:Nのいずれかからなる場合、即ち、n型半導体層313が炭素原子または窒素原子を含んでいる場合、n型半導体層が炭素原子または窒素原子を含んでいない場合よりも、光電変換層31の開放電圧が向上し、高い変換効率を得ることができる。その理由は、次のとおりである。   The n-type semiconductor layer 313 is n-type a-Si: C, n-type a-Si: N, n-type a-Si: C: N, n-type μc-Si: C, n-type μc-Si: N, and n-type In the case where it is composed of any one of μc-Si: C: N, that is, when the n-type semiconductor layer 313 contains a carbon atom or a nitrogen atom, compared with the case where the n-type semiconductor layer does not contain a carbon atom or a nitrogen atom. The open circuit voltage of the photoelectric conversion layer 31 is improved, and high conversion efficiency can be obtained. The reason is as follows.

(1)n型半導体層の光学的バンドギャップが広がってpin接合における拡散電位が高くなる。   (1) The optical band gap of the n-type semiconductor layer widens and the diffusion potential at the pin junction increases.

(2)窒素原子を添加したことによる結晶粒界の界面パッシベーション効果と、i型半導体層/n型半導体層の界面パッシベーション効果とによって、界面再結合が低減する。   (2) Interface recombination is reduced by the interface passivation effect of the crystal grain boundary due to the addition of nitrogen atoms and the interface passivation effect of the i-type semiconductor layer / n-type semiconductor layer.

そして、n型半導体層313の膜厚は、たとえば、5〜100nmであり、好ましくは、10〜30nmである。   And the film thickness of the n-type semiconductor layer 313 is 5-100 nm, for example, Preferably, it is 10-30 nm.

なお、p型半導体層311およびn型半導体層313が炭素原子を含有する場合、シリコンカーバイドの結晶相を実質的に含まないものとする。従って、p型μc−Si:C、n型μc−Si:C、p型μc−Si:C:N、およびn型μc−Si:C:Nは、シリコンカーバイドの結晶相を実質的に含んでいない。   Note that in the case where the p-type semiconductor layer 311 and the n-type semiconductor layer 313 contain carbon atoms, it is assumed that a crystal phase of silicon carbide is not substantially contained. Therefore, p-type μc-Si: C, n-type μc-Si: C, p-type μc-Si: C: N, and n-type μc-Si: C: N substantially contain the crystalline phase of silicon carbide. Not.

この状態は、例えば、炭素原子を含有する微結晶シリコンのラマン散乱スペクトルを観測したとき、シリコンカーバイド結晶を構成するシリコン−カーボン結合に起因するピークが実質的に観測されないことによって確認される。また、この状態は、X線回折においてシリコンカーバイド結晶構造に起因する回折ピークが実質的に検出されないことによって確認される。   This state is confirmed by, for example, that when a Raman scattering spectrum of microcrystalline silicon containing a carbon atom is observed, a peak due to a silicon-carbon bond constituting the silicon carbide crystal is not substantially observed. This state is confirmed by the fact that a diffraction peak due to the silicon carbide crystal structure is not substantially detected in X-ray diffraction.

なお、光電変換層32〜3nの各々も、図2に示す光電変換層31と同じ構成からなる。   Each of the photoelectric conversion layers 32 to 3n also has the same configuration as the photoelectric conversion layer 31 illustrated in FIG.

光電変換層31〜3nを形成する際に使用する材料ガスとしては、シラン(SiH)ガスおよびジシラン(Si)ガス等のシリコン原子を含むガスであれば、特に限定されないが、一般的には、SiHガスが使用される場合が多い。 The material gas used when forming the photoelectric conversion layers 31 to 3n is not particularly limited as long as it is a gas containing silicon atoms such as a silane (SiH 4 ) gas and a disilane (Si 2 H 6 ) gas. Specifically, SiH 4 gas is often used.

また、シリコン原子を含むガスとともに使用される希釈ガスとしては、水素(H)ガス、窒素(N)ガス、アルゴン(Ar)ガスおよびヘリウム(He)ガスを用いることができるが、アモルファスシリコンまたは微結晶シリコンを形成する場合には、Hガスを用いる場合が多い。 In addition, as a diluent gas used together with a gas containing silicon atoms, hydrogen (H 2 ) gas, nitrogen (N 2 ) gas, argon (Ar) gas, and helium (He) gas can be used. In the case of forming microcrystalline silicon, H 2 gas is often used.

p型半導体層およびn型半導体層の形成時には、シリコン原子を含むガスおよび希釈ガスとともにドーピングガスを使用する。このドーピングガスは、目的とする導電型を決定する元素を含むガスであれば、特に限定されないが、一般的にp型導電型を決定する元素がホウ素(B)である場合、ジボラン(B)ガスがドーピングガスとして用いられ、一般的にn型導電型を決定する元素がリン(P)である場合、フォスフィン(PH)ガスがドーピングガスとして用いられる。 When forming the p-type semiconductor layer and the n-type semiconductor layer, a doping gas is used together with a gas containing silicon atoms and a dilution gas. The doping gas is not particularly limited as long as it includes an element that determines the target conductivity type. Generally, when the element that determines the p-type conductivity type is boron (B), diborane (B 2 H 6 ) gas is used as a doping gas, and phosphine (PH 3 ) gas is generally used as a doping gas when the element that determines the n-type conductivity is phosphorus (P).

プラズマCVD法によって光電変換層31〜3nを形成する場合、基板温度、反応室内の圧力、ガス流量、およびプラズマへの投入電力を制御することによって、アモルファス相と結晶相との存在比率を制御することができる。   When the photoelectric conversion layers 31 to 3n are formed by the plasma CVD method, the abundance ratio of the amorphous phase and the crystalline phase is controlled by controlling the substrate temperature, the pressure in the reaction chamber, the gas flow rate, and the input power to the plasma. be able to.

素子分離溝61〜6n−1、接続用分離溝71〜7n−1および素子分割溝81〜8n−1の形成方法は、対象とする材料を加工できる方法であれば、特に限定されず、例えば、薬液によるウェットエッチング法、反応性イオンエッチング(RIE:Reactive Ion Etching)およびレーザースクライブ法等のドライエッチング法であってもよい。   The formation method of the element isolation grooves 61 to 6n-1, the connection isolation grooves 71 to 7n-1, and the element division grooves 81 to 8n-1 is not particularly limited as long as the target material can be processed. Further, a wet etching method using a chemical solution, a reactive ion etching (RIE) method, and a dry etching method such as a laser scribing method may be used.

このうち、乾式で、かつ、真空装置を用いずに材料を加工できるレーザースクライブ法が好適に用いられる。そして、レーザースクライブ法においては、レーザーは、一般的に、基板側から入射される。   Among these, a laser scribing method that can be processed by a dry method without using a vacuum apparatus is preferably used. In the laser scribing method, the laser is generally incident from the substrate side.

レーザースクライブ法において用いられるレーザー波長は、YAG1064nm(以下、「IRレーザー」と言う。)およびYAGレーザーの第二高調波であるSHG532nm(以下、「SHGレーザー」と言う。)である。   The laser wavelength used in the laser scribing method is YAG 1064 nm (hereinafter referred to as “IR laser”) and SHG532 nm (hereinafter referred to as “SHG laser”) which is the second harmonic of the YAG laser.

IRレーザーは、透明導電膜21〜2nに吸収される。その結果、透明導電膜21〜2nが発熱することによってアブレーションが生じ、透明導電膜21〜2nの一部が除去される。従って、素子分離溝61〜6n−1を形成する工程においては、IRレーザーが用いられる。   The IR laser is absorbed by the transparent conductive films 21 to 2n. As a result, the transparent conductive films 21 to 2n generate heat and ablation occurs, and a part of the transparent conductive films 21 to 2n is removed. Therefore, an IR laser is used in the step of forming the element isolation grooves 61 to 6n-1.

一方、SHGレーザーは、透明導電膜21〜2nに殆ど吸収されず、その大部分は、光電変換層31〜3nで吸収される。その結果、光電変換層31〜3nが発熱することによってアブレーションが生じ、光電変換層31〜3nの一部、および光電変換層31〜3nの一部上に堆積されている層が除去される。従って、接続用分離溝71〜7n−1および素子分割溝81〜8n−1を形成する工程においては、SHGレーザーが用いられる。   On the other hand, the SHG laser is hardly absorbed by the transparent conductive films 21 to 2n, and most of the SHG laser is absorbed by the photoelectric conversion layers 31 to 3n. As a result, when the photoelectric conversion layers 31 to 3n generate heat, ablation occurs, and a part of the photoelectric conversion layers 31 to 3n and a layer deposited on a part of the photoelectric conversion layers 31 to 3n are removed. Therefore, an SHG laser is used in the step of forming the connection separating grooves 71 to 7n-1 and the element dividing grooves 81 to 8n-1.

なお、IRレーザーおよびSHGレーザーを照射する際には、適当な周波数でパルス状にレーザーを照射する場合が多く、周波数は、5kHz〜30kHz等が典型的に用いられる。レーザー照射によって膜を除去した痕跡が、連続して溝を形成するように、加工速度等も適宜調整される。加工速度としては、50mm/秒〜1000mm/秒が典型的に用いられるが、パルス状にレーザーを照射するときの周波数、加工痕跡の形状、加工痕跡の幅、および加工速度等の組み合わせによって、連続して溝を形成できるように各パラメータが組み合わされて選択される。   In addition, when irradiating IR laser and SHG laser, the laser is often irradiated in a pulse shape at an appropriate frequency, and the frequency is typically 5 kHz to 30 kHz or the like. The processing speed and the like are adjusted as appropriate so that the trace from which the film is removed by laser irradiation continuously forms grooves. As the processing speed, 50 mm / second to 1000 mm / second is typically used. However, the processing speed is continuous depending on the combination of the frequency when irradiating the pulsed laser, the shape of the processing trace, the width of the processing trace, and the processing speed. Thus, the parameters are selected in combination so that the groove can be formed.

レーザーの出力は、パルス出力状態の平均パワーによって決定され、IRレーザーの場合、8〜15W程度の出力が用いられ、SHGレーザーの場合、0.1〜0.5W程度の出力が用いられる。そして、加工対象物の体積、加工対象物の付着強度および加工速度によって、適切な出力は変化するので、加工状態を勘案して適切な値が選択される。   The output of the laser is determined by the average power in the pulse output state. In the case of the IR laser, an output of about 8 to 15 W is used, and in the case of the SHG laser, an output of about 0.1 to 0.5 W is used. Since the appropriate output varies depending on the volume of the processing object, the adhesion strength of the processing object, and the processing speed, an appropriate value is selected in consideration of the processing state.

この発明の実施の形態においては、素子分割溝81〜8n−1を形成した後、水素プラズマ処理を行う。これによって、素子分割溝81〜8n−1の形成時に光電変換層31〜3nの端部に生じた熱損傷の結果、低下した膜中水素濃度を適正化することができる。   In the embodiment of the present invention, after the element dividing grooves 81 to 8n-1 are formed, hydrogen plasma treatment is performed. As a result, the reduced hydrogen concentration in the film can be optimized as a result of thermal damage that has occurred at the ends of the photoelectric conversion layers 31 to 3n during the formation of the element dividing grooves 81 to 8n-1.

水素プラズマ処理を行う場合、装置は、外部から電界を与える平行平板が真空チャンバー内部に設けられた構成からなる。   When performing the hydrogen plasma treatment, the apparatus has a configuration in which a parallel plate for applying an electric field from the outside is provided inside the vacuum chamber.

そして、真空チャンバー内に、水素を含むガスを流しながら、適切な条件で電界を印加すると、プラズマ放電によってエネルギーを有するイオン種およびラジカル種等の種々の活性水素種が生成される。生成された活性水素種がシリコンのダングリングボンドと反応すると、シリコンと結合することによって、シリコンのダングリングボンドを終端することができる。電界の印加のためには、周波数が13.56MHzのRF電源が広く使用される。   When an electric field is applied under an appropriate condition while flowing a gas containing hydrogen in the vacuum chamber, various active hydrogen species such as ion species and radical species having energy are generated by plasma discharge. When the generated active hydrogen species reacts with the silicon dangling bond, the silicon dangling bond can be terminated by bonding with the silicon. For the application of an electric field, an RF power source having a frequency of 13.56 MHz is widely used.

水素プラズマ処理のためには、水素ガスの他、メタンガスおよびエタンガス等、水素を含むガスが用いられる。これらのガスのうち、水素ガスが、炭素堆積物の析出がないこと、および未反応のガスを除害化した際に、地球温暖化の原因となるCOガスが生成されないため、好ましい。 For the hydrogen plasma treatment, a gas containing hydrogen such as methane gas and ethane gas is used in addition to hydrogen gas. Of these gases, hydrogen gas is preferable because there is no deposition of carbon deposits and CO 2 gas that causes global warming is not generated when the unreacted gas is detoxified.

この発明の実施の形態においては、素子分割溝81〜8n−1に露出した光電変換層31〜3nの端部を水素終端処理することを目的としている。これを好適に実施するためには、圧力は、1Pa以上100Pa以下とすればよい。この範囲内の圧力とすることによって、水素ガスの活性種の平均自由行程または活性水素種が有するエネルギーを大きくできる。その結果、素子分割溝81〜8n−1を介して光電変換層31〜3nの端部を好適に水素終端できる。   In the embodiment of the present invention, the end of the photoelectric conversion layers 31 to 3n exposed to the element dividing grooves 81 to 8n-1 is subjected to hydrogen termination treatment. In order to implement this suitably, the pressure may be 1 Pa or more and 100 Pa or less. By setting the pressure within this range, the mean free path of the active species of hydrogen gas or the energy of the active hydrogen species can be increased. As a result, the end portions of the photoelectric conversion layers 31 to 3n can be suitably terminated with hydrogen through the element dividing grooves 81 to 8n-1.

また、処理時間は、光電変換層31〜3nの端部を終端する程度によって決定される。即ち、素子分割溝81〜8n−1を形成する際のレーザー出力を大きくした場合、光電変換層31〜3nの端部で熱損傷を受けた領域が広く分布しているので、長い処理時間が好ましい。   Moreover, processing time is determined by the grade which terminates the edge part of the photoelectric converting layers 31-3n. That is, when the laser output at the time of forming the element dividing grooves 81 to 8n-1 is increased, the heat-damaged regions are widely distributed at the ends of the photoelectric conversion layers 31 to 3n. preferable.

逆に、レーザー出力を抑えて素子分割溝81〜8n−1を形成した場合、光電変換装置としての発電領域を広く取ることができるので、プロセス時間を短縮するために、短い処理時間が好ましい。   On the contrary, when the element dividing grooves 81 to 8n-1 are formed while suppressing the laser output, since a power generation region as a photoelectric conversion device can be widened, a short processing time is preferable in order to shorten the process time.

また、処理時間は、ガスの種類および温度にも依存するが、反応空間中の活性種の濃度にも依存し、投入電力に大きく依存する。以上を勘案して、投入電力としては、0.1W/cm以上10W/cm以下を用い、処理時間としては、3分以上10分以下を用いた。 Further, the treatment time depends on the type and temperature of the gas, but also depends on the concentration of active species in the reaction space, and greatly depends on the input power. Considering the above, the input power is 0.1 W / cm 2 or more and 10 W / cm 2 or less, and the treatment time is 3 minutes or more and 10 minutes or less.

図3から図5は、それぞれ、図1に示す集積型光電変換装置10を製造する製造方法を示す第1から第3の工程図である。   3 to 5 are first to third process diagrams showing a manufacturing method for manufacturing the integrated photoelectric conversion device 10 shown in FIG. 1, respectively.

なお、図3から図5においては、透光性基板1および透明導電膜21〜2nが青板ガラス(旭硝子(株)、商品名Asahi−U)上にCVD法により酸化錫を堆積し、その酸化錫上にスパッタリング法によって酸化亜鉛を20nm堆積したものからなり、p型半導体層311がp型μc−Siからなり、i型半導体層312がi型μc−Siからなり、n型半導体層313がn型μc−SiNからなり、透明導電膜2が酸化亜鉛からなり、電極3が銀からなり、導電性保護膜51〜5nが酸化亜鉛からなる場合を例にして集積型光電変換装置10の製造方法を説明する。   3 to 5, the light-transmitting substrate 1 and the transparent conductive films 21 to 2n are formed by depositing tin oxide on a blue plate glass (Asahi Glass Co., Ltd., trade name Asahi-U) by a CVD method. It is made of zinc deposited with a thickness of 20 nm by sputtering on tin, the p-type semiconductor layer 311 is made of p-type μc-Si, the i-type semiconductor layer 312 is made of i-type μc-Si, and the n-type semiconductor layer 313 is made of Manufacture of integrated photoelectric conversion device 10 by taking as an example a case where n-type μc-SiN is used, transparent conductive film 2 is made of zinc oxide, electrode 3 is made of silver, and conductive protective films 51 to 5n are made of zinc oxide. A method will be described.

集積型光電変換装置10の製造が開始されると、上述した透光性基板1および透明導電膜20が準備される(図3の工程(a)参照)。   When the manufacture of the integrated photoelectric conversion device 10 is started, the above-described translucent substrate 1 and the transparent conductive film 20 are prepared (see step (a) in FIG. 3).

そして、IRレーザーによってレーザー光を透光性基板1側から透明導電膜20に照射し、透明導電膜20に素子分離溝61〜6n−1を形成する(図3の工程(b)参照)。これによって、透明導電膜21〜2nが透光性基板1の一主面に形成される。   Then, the transparent conductive film 20 is irradiated with laser light from the translucent substrate 1 side by IR laser to form element isolation grooves 61 to 6n-1 in the transparent conductive film 20 (see step (b) in FIG. 3). Thereby, the transparent conductive films 21 to 2n are formed on one main surface of the translucent substrate 1.

その後、光電変換層30がプラズマCVD法によって素子分離溝61〜6n−1を埋めるように透明導電膜21〜2n上に形成される(図3の工程(c)参照)。   Thereafter, the photoelectric conversion layer 30 is formed on the transparent conductive films 21 to 2n by the plasma CVD method so as to fill the element isolation grooves 61 to 6n-1 (see step (c) in FIG. 3).

そして、SHGレーザーによってレーザー光を透光性基板1側から光電変換層30に照射し、光電変換層30に接続用分離溝71〜7n−1を形成する(図3の工程(d)参照)。これによって光電変換層31’〜3n’が透明導電膜21〜2n上に形成される。   Then, the photoelectric conversion layer 30 is irradiated with laser light from the translucent substrate 1 side by the SHG laser to form connection separation grooves 71 to 7n-1 in the photoelectric conversion layer 30 (see step (d) in FIG. 3). . As a result, photoelectric conversion layers 31 ′ to 3 n ′ are formed on the transparent conductive films 21 to 2 n.

工程(d)の後、接続用分離溝71〜7n−1を埋めるようにDCスパッタリング法によって酸化亜鉛からなる透明導電膜4を光電変換層31’〜3n’上に形成する(図3の工程(e)参照)。この場合、スパッタリングの条件は、アルゴンガスの流量が200sccmであり、圧力が0.532Paであり、投入電力は、150Wである。また、透明導電膜4(=ZnO)の膜厚は、例えば、80nmである。   After the step (d), the transparent conductive film 4 made of zinc oxide is formed on the photoelectric conversion layers 31 ′ to 3n ′ by DC sputtering so as to fill the connection separation grooves 71 to 7n-1 (step of FIG. 3). (See (e)). In this case, sputtering conditions are as follows: the flow rate of argon gas is 200 sccm, the pressure is 0.532 Pa, and the input power is 150 W. The film thickness of the transparent conductive film 4 (= ZnO) is, for example, 80 nm.

工程(e)の後、DCスパッタリング法によって銀からなる電極5を透明導電膜4上に堆積する(図4の工程(f)参照)。この場合、スパッタリングの条件は、アルゴンガスの流量が200sccmであり、圧力が2.66Paであり、投入電力は、300Wである。また、電極5の膜厚は、120nmである。   After the step (e), an electrode 5 made of silver is deposited on the transparent conductive film 4 by a DC sputtering method (see step (f) in FIG. 4). In this case, sputtering conditions are as follows: the flow rate of argon gas is 200 sccm, the pressure is 2.66 Pa, and the input power is 300 W. The film thickness of the electrode 5 is 120 nm.

工程(f)の後、酸化亜鉛からなる導電性保護膜6を電極5上に形成する(図4の工程(g)参照)。この場合、導電性保護膜6の膜厚は、80nmである。   After the step (f), a conductive protective film 6 made of zinc oxide is formed on the electrode 5 (see step (g) in FIG. 4). In this case, the thickness of the conductive protective film 6 is 80 nm.

工程(g)の後、SHGレーザーによってレーザー光を透光性基板1側から光電変換層31’〜3n’、透明導電膜4、電極5および導電性保護膜6に照射し、光電変換層31’〜3n’、透明導電膜4、電極5および導電性保護膜6に素子分割溝81〜8n−1を形成する(図4の工程(h)参照)。これによって、光電変換層31’,32”〜3n”、裏面電極41’〜4n’および導電性保護膜51’〜5n’が形成される。   After the step (g), the photoelectric conversion layers 31 ′ to 3 n ′, the transparent conductive film 4, the electrode 5, and the conductive protective film 6 are irradiated with laser light from the translucent substrate 1 side by the SHG laser. Element division grooves 81 to 8n-1 are formed in '~ 3n', transparent conductive film 4, electrode 5 and conductive protective film 6 (see step (h) in FIG. 4). As a result, photoelectric conversion layers 31 ′, 32 ″ to 3 n ″, backside electrodes 41 ′ to 4 n ′, and conductive protective films 51 ′ to 5 n ′ are formed.

工程(h)の後、水素プラズマ処理によって素子分割溝81〜8n−1を介して光電変換層31’,32”〜3n”、裏面電極41’〜4n’および導電性保護膜51’〜5n’の端部を水素終端する(図5の工程(i)参照)。この場合、水素プラズマガスとしてHガスを用い、処理時間を3分とし、投入電力として13.56MHzの周波数を有する0.6W/cmの高周波電力を用いた。これによって、集積型光電変換装置10が完成する。 After the step (h), the photoelectric conversion layers 31 ′, 32 ″ to 3n ″, the back electrodes 41 ′ to 4n ′, and the conductive protective films 51 ′ to 5n are passed through the element dividing grooves 81 to 8n-1 by hydrogen plasma treatment. The end of 'is terminated with hydrogen (see step (i) in Fig. 5). In this case, H 2 gas was used as the hydrogen plasma gas, the treatment time was 3 minutes, and 0.6 W / cm 2 high frequency power having a frequency of 13.56 MHz was used as the input power. Thereby, the integrated photoelectric conversion device 10 is completed.

図6は、図3に示す工程(c)の詳細な工程を示す工程図である。   FIG. 6 is a process diagram showing a detailed process of the process (c) shown in FIG.

図3に示す工程(b)の後、素子分離溝61〜6n−1を埋めるようにプラズマCVD法によってp型半導体層301を透明導電膜21〜2n上に堆積する(図6の工程(c−1)参照)。この場合、原料ガスとして、SiHガス、HガスおよびBガスからなる混合ガスを用いた。そして、SiHガスに対するHガスの流量比を150倍とし、SiHガスに対するBガスの流量比を0.003倍とした。また、基板温度は、180℃である。これによって、p型μc−Siからなるp型半導体層301が形成される。そして、p型半導体層301の膜厚は、20nmである。 After the step (b) shown in FIG. 3, a p-type semiconductor layer 301 is deposited on the transparent conductive films 21 to 2n by plasma CVD so as to fill the element isolation grooves 61 to 6n-1 (step (c) in FIG. -1)). In this case, a mixed gas composed of SiH 4 gas, H 2 gas, and B 2 H 6 gas was used as the source gas. The flow rate ratio of H 2 gas to SiH 4 gas was 150 times, and the flow rate ratio of B 2 H 6 gas to SiH 4 gas was 0.003 times. The substrate temperature is 180 ° C. Thereby, the p-type semiconductor layer 301 made of p-type μc-Si is formed. The film thickness of the p-type semiconductor layer 301 is 20 nm.

工程(c−1)の後、i型半導体層302をプラズマCVD法によってp型半導体層301上に堆積する(図6の工程(c−2)参照)。この場合、原料ガスとして、SiHガスおよびHガスからなる混合ガスを用いた。そして、SiHガスに対するHガスの流量比を80倍とした。また、基板温度は、180℃である。これによって、i型μc−Siからなるi型半導体層302が形成される。そして、i型半導体層302の膜厚は、1850nmである。 After the step (c-1), the i-type semiconductor layer 302 is deposited on the p-type semiconductor layer 301 by a plasma CVD method (see step (c-2) in FIG. 6). In this case, a mixed gas composed of SiH 4 gas and H 2 gas was used as the source gas. The flow rate ratio of H 2 gas to SiH 4 gas was 80 times. The substrate temperature is 180 ° C. Thereby, an i-type semiconductor layer 302 made of i-type μc-Si is formed. The film thickness of the i-type semiconductor layer 302 is 1850 nm.

工程(c−2)の後、n型半導体層303をプラズマCVD法によってi型半導体層302上に堆積する(図6の工程(c−3)参照)。この場合、原料ガスとして、SiHガス、HガスおよびPHガスからなる混合ガスを用いた。そして、SiHガスに対するHガスの流量比を100倍とし、SiHガスに対するPHガスの流量比を0.03倍とした。また、基板温度は、180℃である。これによって、n型μc−Siからなるn型半導体層303が形成される。そして、n型半導体層303の膜厚は、20nmである。 After the step (c-2), an n-type semiconductor layer 303 is deposited on the i-type semiconductor layer 302 by a plasma CVD method (see step (c-3) in FIG. 6). In this case, a mixed gas composed of SiH 4 gas, H 2 gas and PH 3 gas was used as the source gas. The flow rate ratio of H 2 gas to SiH 4 gas was set to 100 times, and the flow rate ratio of PH 3 gas to SiH 4 gas was set to 0.03 times. The substrate temperature is 180 ° C. Thereby, an n-type semiconductor layer 303 made of n-type μc-Si is formed. The film thickness of the n-type semiconductor layer 303 is 20 nm.

工程(c−3)の終了によって、光電変換層30が形成され、図3に示す工程(c)が終了する。   The photoelectric conversion layer 30 is formed by completion | finish of a process (c-3), and the process (c) shown in FIG. 3 is complete | finished.

上述したように、素子分割溝81〜8n−1を形成した後、素子分割溝81〜8n−1を介して光電変換層31’,32”〜3n”の端部を水素プラズマ処理によって水素終端することによって集積型光電変換装置10を製造する。   As described above, after the element dividing grooves 81 to 8n−1 are formed, the end portions of the photoelectric conversion layers 31 ′ and 32 ″ to 3n ″ are hydrogen-terminated by hydrogen plasma treatment via the element dividing grooves 81 to 8n−1. Thus, the integrated photoelectric conversion device 10 is manufactured.

これによって、素子分割溝81〜8n−1を形成するときに熱損傷を受けた結果、水素濃度が低下した領域の水素濃度を適正化できる。その結果、光電変換層31〜3nの電流−電圧特性が向上し、集積型光電変換装置10の変換効率を向上できる。   As a result, the hydrogen concentration in the region where the hydrogen concentration has decreased as a result of thermal damage when forming the element dividing grooves 81 to 8n-1 can be optimized. As a result, the current-voltage characteristics of the photoelectric conversion layers 31 to 3n are improved, and the conversion efficiency of the integrated photoelectric conversion device 10 can be improved.

なお、図3から図6に示す工程(a)〜(j)(工程(c−1)〜(c−3)を含む)においては、光電変換層31〜3nが1つのpin構造からなる場合について集積型光電変換装置10の製造方法を説明したが、光電変換層31〜3nが2つ以上のpin構造からなる場合、図3に示す工程(c)において、2つ以上のpin構造が透明導電膜21〜2n上に順次積層される。この場合、図6に示す工程(c−1)〜(c−3)が2回以上繰り返し実行される。   In the steps (a) to (j) (including steps (c-1) to (c-3)) shown in FIGS. 3 to 6, the photoelectric conversion layers 31 to 3n have a single pin structure. The manufacturing method of the integrated photoelectric conversion device 10 has been described. However, when the photoelectric conversion layers 31 to 3n have two or more pin structures, in the step (c) shown in FIG. 3, two or more pin structures are transparent. The layers are sequentially stacked on the conductive films 21 to 2n. In this case, steps (c-1) to (c-3) shown in FIG. 6 are repeatedly executed twice or more.

光電変換層31〜3nの各々が2つのpin構造からなる場合、透光性基板1側に配置されるpin構造をトップセルと呼び、裏面電極41〜4n側に配置されるpin構造をボトムセルと呼ぶ。   When each of the photoelectric conversion layers 31 to 3n has two pin structures, the pin structure disposed on the translucent substrate 1 side is referred to as a top cell, and the pin structure disposed on the back electrodes 41 to 4n side is referred to as a bottom cell. Call.

そして、トップセルは、例えば、アモルファスシリコンからなり、ボトムセルは、例えば、微結晶シリコンまたはアモルファスシリコンゲルマニウムからなる。   The top cell is made of, for example, amorphous silicon, and the bottom cell is made of, for example, microcrystalline silicon or amorphous silicon germanium.

また、光電変換層31〜3nの各々が3つのpin構造からなる場合、透光性基板1側に配置されるpin構造をトップセルと呼び、裏面電極41〜4n側に配置されるpin構造をボトムセルと呼び、トップセルとボトムセルとの間に配置されるpin構造をミドルセルと呼ぶ。   In addition, when each of the photoelectric conversion layers 31 to 3n has three pin structures, the pin structure disposed on the translucent substrate 1 side is referred to as a top cell, and the pin structure disposed on the back electrodes 41 to 4n side. It is called a bottom cell, and the pin structure arranged between the top cell and the bottom cell is called a middle cell.

そして、トップセルは、例えば、アモルファスシリコン、またはC原子を含むアモルファスシリコン、またはN原子を含むアモルファスシリコンからなり、ミドルセルは、例えば、アモルファスシリコンまたはアモルファスシリコンゲルマニウムまたは微結晶シリコンからなり、ボトムセルは、例えば、アモルファスシリコンまたは微結晶シリコンまたは微結晶シリコンゲルマニウムからなる。   The top cell is made of, for example, amorphous silicon, amorphous silicon containing C atoms, or amorphous silicon containing N atoms, the middle cell is made of, for example, amorphous silicon, amorphous silicon germanium, or microcrystalline silicon, and the bottom cell is made of For example, it is made of amorphous silicon, microcrystalline silicon, or microcrystalline silicon germanium.

従って、光電変換層31〜3nの各々が2つ以上のpin構造からなる場合、透光性基板1側から裏面電極41〜4n側へ光学的バンドギャップが小さくなるように2つ以上のpin構造を構成する材料が選択される。   Accordingly, when each of the photoelectric conversion layers 31 to 3n has two or more pin structures, the two or more pin structures have a small optical band gap from the translucent substrate 1 side to the back electrodes 41 to 4n side. Is selected.

(実施例1)
図3から図6に示す工程(a)〜(i)(工程(c−1)〜(c−3)を含む)に従って集積型光電変換素装置を作製した。そして、その作製した集積型光電変換装置について、AM1.5、照射強度100mW/cmの条件下において1cmの面積を有するセルの電流−電圧特性を測定した。
Example 1
An integrated photoelectric conversion device was manufactured according to steps (a) to (i) (including steps (c-1) to (c-3)) shown in FIGS. Then, a manufacturing the integrated photoelectric conversion device, AM 1.5, current of the cell having an area of 1 cm 2 under the conditions of an irradiation intensity 100 mW / cm 2 - voltage characteristics were measured.

その結果、短絡電流密度は、21.8mA/cmであり、開放電圧は、0.520Vであり、曲線因子は、0.715であり、変換効率は、8.11%であった。 As a result, the short-circuit current density was 21.8 mA / cm 2 , the open circuit voltage was 0.520 V, the fill factor was 0.715, and the conversion efficiency was 8.11%.

(比較例1)
実施例1において、水素プラズマ処理によって光電変換層31’,32”〜3n”の端部を水素終端しなかったこと以外は、実施例1と同様にして集積型光電変換装置を作製した。そして、その作製した集積型光電変換装置について、AM1.5、照射強度100mW/cmの条件下において1cmの面積を有するセルの電流−電圧特性を測定した。
(Comparative Example 1)
In Example 1, an integrated photoelectric conversion device was produced in the same manner as in Example 1 except that the end portions of the photoelectric conversion layers 31 ′, 32 ″ to 3n ″ were not hydrogen-terminated by hydrogen plasma treatment. Then, a manufacturing the integrated photoelectric conversion device, AM 1.5, current of the cell having an area of 1 cm 2 under the conditions of an irradiation intensity 100 mW / cm 2 - voltage characteristics were measured.

その結果、短絡電流密度は、21.8mA/cmであり、開放電圧は、0.510Vであり、曲線因子は、0.703であり、変換効率は、7.81%であった。 As a result, the short-circuit current density was 21.8 mA / cm 2 , the open circuit voltage was 0.510 V, the fill factor was 0.703, and the conversion efficiency was 7.81%.

実施例1と比較例1との比較によれば、素子分割溝81〜8n−1の形成後に水素プラズマ処理を行った実施例1の方が、主に曲線因子および開放電圧が向上したことによって、高い変換効率が得られた。   According to the comparison between Example 1 and Comparative Example 1, the curve factor and the open-circuit voltage were mainly improved in Example 1 in which the hydrogen plasma treatment was performed after the formation of the element dividing grooves 81 to 8n−1. High conversion efficiency was obtained.

素子分割溝81〜8n−1の形成時に、意図的にレーザーの出力を増加させると、変換効率が低下する傾向にあることが経験的に知られており、これは、光電変換層の端面にダメージが及ぶからであると考えられる。即ち、素子分割溝81〜8n−1の形成後には、光電変換層の端面にダメージがあるために、変換効率が低い値に留まっている。具体的には、熱的なレーザーアブレーションによって、これらの領域は、加熱されているため、膜中から水素が放出され、水素濃度が低下している。   It has been empirically known that conversion efficiency tends to decrease when the laser output is intentionally increased during the formation of the element dividing grooves 81 to 8n-1, and this is found on the end face of the photoelectric conversion layer. This is thought to be due to damage. That is, after the element dividing grooves 81 to 8n−1 are formed, the conversion efficiency remains low because the end face of the photoelectric conversion layer is damaged. Specifically, since these regions are heated by thermal laser ablation, hydrogen is released from the film, and the hydrogen concentration is lowered.

そこで、この発明の実施の形態による製造方法のように、素子分割溝81〜8n−1の形成後に、光電変換層31’,32”〜3n”のダメージを受けた部分を水素プラズマ処理によって水素濃度を適正化することにより、変換効率が向上した。従って、この発明の実施の形態による製造方法によれば、素子分割溝81〜8n−1の形成時のダメージを修復して集積型光電変換装置10の変換効率を向上できる。   Therefore, as in the manufacturing method according to the embodiment of the present invention, after the element dividing grooves 81 to 8n−1 are formed, the damaged portions of the photoelectric conversion layers 31 ′, 32 ″ to 3n ″ are hydrogenated by hydrogen plasma treatment. Conversion efficiency was improved by optimizing the concentration. Therefore, according to the manufacturing method according to the embodiment of the present invention, the damage at the time of forming the element dividing grooves 81 to 8n-1 can be repaired, and the conversion efficiency of the integrated photoelectric conversion device 10 can be improved.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、集積型光電変換装置の製造方法に適用される。   The present invention is applied to a manufacturing method of an integrated photoelectric conversion device.

1 透光性基板、2,4,20〜2n 透明導電膜、3,5 電極、10 集積型光電変換装置、30〜3n 光電変換層、41〜4n 裏面電極、51〜5n 導電性保護膜、61〜6n−1 素子分離溝、71〜7n−1 接続用分離溝、81〜8n−1 素子分割溝、301,311 p型半導体層、302,312 i型半導体層、303,313 n型半導体層。   DESCRIPTION OF SYMBOLS 1 Translucent board | substrate, 2,4,20-2n transparent conductive film, 3,5 electrode, 10 integrated photoelectric conversion apparatus, 30-3n photoelectric conversion layer, 41-4n back electrode, 51-5n conductive protective film, 61 to 6n-1 element isolation groove, 71 to 7n-1 connection isolation groove, 81 to 8n-1 element division groove, 301, 311 p-type semiconductor layer, 302, 312 i-type semiconductor layer, 303, 313 n-type semiconductor layer.

Claims (5)

集積型光電変換装置の製造方法であって、
透光性基板上に形成された透明導電膜にレーザービームを照射して前記透明導電膜に素子分離溝を形成する第1の工程と、
前記素子分離溝および前記第1の透明導電膜上に光電変換層を形成する第2の工程と、
レーザービームを照射して前記光電変換層に接続用分離溝を形成する第3の工程と、
前記接続用分離溝および前記光電変換層上に裏面電極および導電性保護膜を順次形成する第4の工程と、
レーザービームを照射して前記光電変換層、前記裏面電極および前記導電性保護膜に素子分割溝を形成する第5の工程と、
前記素子分割溝を介して、前記光電変換層、前記裏面電極および前記導電性保護膜の端面側の一部を水素原子を含むガスを用いた水素プラズマ処理する第6の工程とを備える集積型光電変換装置の製造方法。
A method for manufacturing an integrated photoelectric conversion device, comprising:
A first step of irradiating a transparent conductive film formed on a light-transmitting substrate with a laser beam to form an element isolation groove in the transparent conductive film;
A second step of forming a photoelectric conversion layer on the element isolation trench and the first transparent conductive film;
A third step of irradiating a laser beam to form a separation groove for connection in the photoelectric conversion layer;
A fourth step of sequentially forming a back electrode and a conductive protective film on the connection separation groove and the photoelectric conversion layer;
A fifth step of irradiating a laser beam to form an element dividing groove in the photoelectric conversion layer, the back electrode, and the conductive protective film;
A sixth step of performing a hydrogen plasma treatment using a gas containing hydrogen atoms on the photoelectric conversion layer, the back electrode, and a part of the end face side of the conductive protective film through the element dividing groove. A method for manufacturing a photoelectric conversion device.
前記水素原子を含むガスは、少なくともHを含む、請求項1に記載の集積型光電変換装置の製造方法。   The method for manufacturing an integrated photoelectric conversion device according to claim 1, wherein the gas containing hydrogen atoms contains at least H. 前記水素原子を含むガスは、少なくともCHを含む、請求項1に記載の集積型光電変換装置の製造方法。 The method for manufacturing an integrated photoelectric conversion device according to claim 1, wherein the gas containing hydrogen atoms contains at least CH 4 . 前記水素原子を含むガスは、少なくともCを含む、請求項1に記載の集積型光電変換装置の製造方法。 The method for manufacturing an integrated photoelectric conversion device according to claim 1, wherein the gas containing hydrogen atoms includes at least C 2 H 6 . 前記水素プラズマ処理を行うときの圧力は、1Pa以上100Pa以下である、請求項1から請求項4のいずれか1項に記載の集積型光電変換装置の製造方法。   5. The method for manufacturing an integrated photoelectric conversion device according to claim 1, wherein a pressure when performing the hydrogen plasma treatment is 1 Pa or more and 100 Pa or less.
JP2012207472A 2012-09-20 2012-09-20 Integrated photoelectric conversion device manufacturing method Pending JP2014063848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012207472A JP2014063848A (en) 2012-09-20 2012-09-20 Integrated photoelectric conversion device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207472A JP2014063848A (en) 2012-09-20 2012-09-20 Integrated photoelectric conversion device manufacturing method

Publications (1)

Publication Number Publication Date
JP2014063848A true JP2014063848A (en) 2014-04-10

Family

ID=50618830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207472A Pending JP2014063848A (en) 2012-09-20 2012-09-20 Integrated photoelectric conversion device manufacturing method

Country Status (1)

Country Link
JP (1) JP2014063848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022537593A (en) * 2019-08-26 2022-08-26 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022537593A (en) * 2019-08-26 2022-08-26 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof
JP7237403B2 (en) 2019-08-26 2023-03-13 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof

Similar Documents

Publication Publication Date Title
JP5762552B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5156641B2 (en) Substrate with transparent conductive film for photoelectric conversion device and method for manufacturing photoelectric conversion device
JP4940290B2 (en) Photoelectric conversion device and manufacturing method thereof
US20100307574A1 (en) Solar cell and manufacturing method thereof
WO2009119124A1 (en) Photoelectric conversion device
JP4215697B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4443274B2 (en) Photoelectric conversion device
JP2014063848A (en) Integrated photoelectric conversion device manufacturing method
WO2013121817A1 (en) Integrated photoelectric conversion apparatus, method for manufacturing same, and solar cell
JP4441377B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5770294B2 (en) Photoelectric conversion device and manufacturing method thereof
US20100307573A1 (en) Solar cell and manufacturing method thereof
JPWO2006049003A1 (en) Method for manufacturing thin film photoelectric conversion device
JP4215694B2 (en) Photoelectric conversion device and manufacturing method thereof
WO2010061667A1 (en) Method for producing photoelectric conversion device
US20100116328A1 (en) Process For Producing Photovoltaic Device And Photovoltaic Device
JP5763411B2 (en) Stacked photoelectric conversion device
JP5373045B2 (en) Photoelectric conversion device
JP4642126B2 (en) Laminated photovoltaic device and method for producing laminated photovoltaic device
JP2013258199A (en) Method for manufacturing integrated photoelectric converter
JP2010283162A (en) Solar cell and method for manufacturing the same
JP2007184505A (en) Method for manufacturing silicon system thin film photoelectric converter
WO2010146846A1 (en) Photoelectric conversion device and method for producing photoelectric conversion device
JP2013258198A (en) Integrated photoelectric converter
JP5307280B2 (en) Thin film photoelectric conversion element